JP2002025934A - 電極パターン形成方法および半導体装置 - Google Patents

電極パターン形成方法および半導体装置

Info

Publication number
JP2002025934A
JP2002025934A JP2000205270A JP2000205270A JP2002025934A JP 2002025934 A JP2002025934 A JP 2002025934A JP 2000205270 A JP2000205270 A JP 2000205270A JP 2000205270 A JP2000205270 A JP 2000205270A JP 2002025934 A JP2002025934 A JP 2002025934A
Authority
JP
Japan
Prior art keywords
film
metal film
electrode pattern
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000205270A
Other languages
English (en)
Inventor
Chikage Noritake
千景 則武
Ichiji Kondo
市治 近藤
Takeshi Miyajima
健 宮嶋
Mikimasa Suzuki
幹昌 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000205270A priority Critical patent/JP2002025934A/ja
Publication of JP2002025934A publication Critical patent/JP2002025934A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】積層金属膜が逆テーパであっても剥離の発生を
回避することが可能となる電極パターン形成方法および
半導体装置を提供する。 【解決手段】シリコン基板1の上においてアルミ膜2と
ポリイミド膜4が露出した状態から、ポリイミド膜4の
表面に対し過大な凹凸を生じさせないようなアルゴンガ
スイオンの照射を行う。シリコン基板1の上に、チタン
膜5、全応力が150N/m以上の引張応力を持つニッ
ケル膜6、金膜7を順に成膜する。チタン膜5とニッケ
ル膜6と金膜7の3層構造の金属膜に対しオーバーエッ
チングとなるフォトエッチングを行い、所定領域の積層
構造の金属膜5,6,7を残す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は半導体装置に係
り、詳しくは、基板上での所望の領域に金属多層膜を剥
離することなく安定に形成する技術に関するものであ
る。
【0002】
【従来の技術】半導体デバイスの金属電極形成方法とし
て、ホトリソグラフィーを用いたパターン形成方法がよ
く知られており、これにより、所望の領域に電極を形成
することができる。特に、多層膜のエッチングにおいて
は、剥離などの問題回避のためエッチング液・条件の制
御により逆テーパ(サイドエッチング)発生防止を行っ
ている(畑田賢造、TAB技術入門、工業調査会P.1
01)。
【0003】ところが、前述のエッチング液・条件制御
では、エッチング残りが発生する等の問題がある。
【0004】
【発明が解決しようとする課題】本発明はこのような背
景の下になされたものであり、その目的は、積層金属膜
が逆テーパであっても剥離の発生を回避することが可能
となる電極パターン形成方法および半導体装置を提供す
ることにある。
【0005】
【課題を解決するための手段】本発明者らは、電極パタ
ーンである積層金属膜が逆テーパ構造で、はんだ付け用
金属膜の全応力が150N/m以上の引張応力を持つ場
合においても剥離を回避可能であることを見出した。こ
れを基にして、請求項1に記載の電極パターン形成方法
によれば、基板の上において下地用金属膜とポリイミド
膜が露出した状態から、ポリイミド膜に不活性ガスイオ
ンを照射して表面に凹凸を生じさせた後、当該基板の上
に、コンタクト金属膜、全応力が150N/m以上の引
張応力を持つはんだ付け用金属膜が順に成膜される。そ
の後、コンタクト金属膜とはんだ付け用金属膜の積層構
造の金属膜に対しオーバーエッチングとなるフォトエッ
チングが行われ、所定領域の積層構造の金属膜が残され
る。
【0006】その結果、請求項6に記載のように、積層
構造の金属膜における端面部での断面構造が逆テーパ状
をなすとともに、はんだ付け用金属膜の全応力が150
N/m以上の引張応力を持つ半導体装置が得られる。
【0007】ここで、前述のオーバーエッチングにより
エッチング残りが発生するのが防止される。このように
して、積層金属膜が逆テーパであっても剥離の発生を回
避することが可能となる。
【0008】ここで、請求項2に記載のように、過大な
凹凸を生じさせないようにすると、適度な凹凸が付けら
れ、その上に成膜するときにボイドの発生を回避でき
る。より詳しくは、請求項3に記載のように、イオン照
射後のポリイミド膜の表面の中心線平均あらさ(Ra)
が1nm以下にするとよい。つまり、請求項6に記載の
ごとく、ポリイミド膜の表面が、中心線平均あらさ(R
a)が1nm以下の粗面となっている半導体装置とする
とよい。
【0009】このポリイミド膜の表面に対し適度な凹凸
を付ける処理を行う場合において、請求項4,7に記載
のように、はんだ付け用金属膜は全応力が800N/m
以下の引張応力を持つようにすると、実用上好ましいも
のとなる。
【0010】また、請求項5,8に示すように、コンタ
クト金属膜は、チタン、クロム、バナジウムのいずれか
の膜であり、はんだ付け用金属膜は、ニッケル膜または
銅膜であると、実用上好ましいものになる。
【0011】
【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。本実施形態において
は、図1に示すIGBT(絶縁ゲート型バイポーラトラ
ンジスタ)に具体化している。
【0012】図1において、p+ シリコン基板1aの上
にn- エピタキシャル層1bが形成され、基板1aとエ
ピタキシャル層1bにてシリコン基板1が構成されてい
る。n- エピタキシャル層1bの表層部に深さの異なる
p型層20,21が形成されるとともに同p型層20,
21の表層部にn+ 領域22が形成されている。シリコ
ン基板1の上にはゲート酸化膜23を介してゲート電極
24が配置されている。このようなセルがシリコン基板
1に多数形成され、多数のセルにてIGBTが構成され
ている。本例の半導体装置は、1つの基板(チップ)1
に複数のIGBT(セル群)が形成されている。
【0013】また、シリコン基板1の上面にはエミッタ
電極としてアルミ膜2、チタン膜5、ニッケル膜6、金
膜7が順に成膜されている。一方、シリコン基板1の裏
面(下面)には凹凸1cが形成され、当該凹凸1cに対
しコレクタ電極としてチタン膜10、ニッケル膜11、
金膜12が順に成膜されている。ここで、チタン薄膜
5,10がコンタクト金属膜であり、ニッケル膜6,1
1がはんだ付け用金属膜であり、金膜7,12が酸化防
止膜である。
【0014】さらに、シリコン基板1の上面(金膜7
側)にはヒートシンク兼エミッタリード25がはんだ2
6により接合される。一方、シリコン基板1の裏面(金
膜12側)にはヒートシンク兼コレクタリード27がは
んだ28により接合される。
【0015】次に、このIGBTの製造工程、特に、電
極パターンであるチタン膜5、ニッケル膜6、金膜7の
形成方法を主に説明する。工程説明のための断面図を、
図2〜図14に示す。
【0016】まず、図2に示すように、シリコン基板1
を用意する。そして、ウェハ状態のシリコン基板1に対
し一般的な半導体デバイス製造技術(イオン注入など)
を用いてIGBT素子を形成する。さらに、シリコン基
板1の上面における、隣接するIGBT(セル群)との
境界部2aに絶縁膜3を形成する。この絶縁膜3はBP
SG膜やPSG膜などから成る。その後、絶縁膜3を含
むシリコン基板1の上にアルミ膜2を蒸着する。このア
ルミ膜2は、IGBTのエミッタ電極部の下地となる。
そして、フォトリソグラフィー手法により、アルミ膜2
における、隣接するIGBT(セル群)との境界部2a
を除去する。
【0017】そして、図3に示すように、アルミ膜2お
よび絶縁膜3の上の所定領域に保護膜としてのポリイミ
ド膜4を形成する。これにより、シリコン基板1の上に
おいて下地用金属膜であるアルミ膜2とポリイミド膜4
が露出した状態となる。このポリイミド膜4のパターニ
ング工程に関して、詳しくは、レジストを塗布し、露光
を行い、現像液に浸けてレジストの現像を行うとともに
ポリイミド膜のエッチングを行う。さらに、アセトンな
どを用いてレジストを剥離し、アニールを行う。
【0018】引き続き、図4に示すように、チタン膜5
(図5参照)の成膜を行う前に(電極成膜前の処理とし
て)、ポリイミド膜4に対し不活性ガスイオンであるア
ルゴンガスイオンを照射する。このアルゴンガスイオン
の照射を行う装置の概略的な構成を図15に示す。
【0019】図15において、チャンバー30は、ガス
が導入される導入口30aが設けられると共に、排気減
圧用のターボポンプ31を介して排出口30bが設けら
れている。チャンバー30の内部の上下の各面には高周
波電圧を印加するための電極板32a,32bが配置さ
れている。これらの電極板32a,32b間には高周波
電源33から高周波出力が印加されるようになってい
る。シリコンウェハ34は下側の電極32b上に載置さ
れるようになっている。また、チャンバー30の外周部
にはマグネット35が配置され、チャンバー30内に磁
界を作用させて不活性ガスイオンを発生させるようにな
っている。
【0020】この装置において、シリコンウェハ34が
チャンバー30内の電極32b上に載置された状態で起
動させると、チャンバー30内はターボポンプ31によ
り排気され、真空に引かれた状態(具体的には、3P
a)でアルゴンガスが導入口30aから導入される。そ
して、高周波電源33により高周波出力を電極32a,
32b間に印加させるとともにマグネット35により磁
界を発生させる。この状態で、チャンバー30内にアル
ゴンガスイオンが発生してシリコンウェハ34の表面に
照射される。
【0021】このとき、パワーを100Wとし、イオン
照射を60秒間行う。これは、イオン照射としては低出
力なものである。つまり、一般的な処理は400W、1
20秒程度であるが、本実施の形態においては100
W、60秒にしている。これにより、ポリイミド膜4の
表面に対し過大な凹凸を生じさせないような不活性ガス
イオンの照射が行われ、適度な凹凸が付けられるととも
に最表面が清浄化される。具体的には、イオン照射後の
ポリイミド膜4の表面の中心線平均あらさ(Ra)が1
nm以下である。アルゴンガスイオン照射に伴う凹凸形
成により表面積が増加しその上に成膜する膜の密着性が
向上して剥離の発生を改善できる。特に、適度な凹凸
(Raが1nm以下)により、その上に成膜するときに
ボイドの発生が回避でき、信頼性向上が図られる。ま
た、上述したように低出力・短時間のイオン照射であ
り、パーティクルが発生することもなく、装置が汚染さ
れない。
【0022】図16(a),(b)にはアルゴンガスイ
オンの照射前後における、ポリイミド膜4の表面の測定
結果を示す。測定にはAFMを用いた。図16(a)は
処理前であり、ポリイミド膜のRa値は0.404nm
であり、表面積は250560nm2 (250000n
2 あたり)であった。図16(b)は処理後であり、
ポリイミド膜のRa値は0.495nmであり、表面積
は252224nm2 (250000nm2 あたり)で
あった。このように、処理後のRa値が1nm以下であ
り、処理により表面積が増加していることが確認でき
た。
【0023】引き続き、図4でのシリコン基板1の上に
アルミ膜2とポリイミド膜4が露出した状態から、図5
に示すように、電極成膜として、シリコン基板1の上
に、チタン膜5、ニッケル膜6、金膜7を順に成膜す
る。このとき、ニッケル膜6は、全応力が150N/m
以上の引張応力を持つ(図中のFの大きさ)。また、前
述の不活性ガスイオンの照射工程を含む半導体製造方法
を採用する場合には、ニッケル膜6は、全応力が800
N/m以下の引張応力を持つものにする。なお、膜の全
応力(total stress) は、膜厚と内部応力との乗算値
(全応力=膜厚×内部応力)である。
【0024】さらに、図6に示すように、3層構造の金
属膜5,6,7の上の所定領域にレジスト8を塗布す
る。引き続き、図7,8,9に示すように、3層構造の
金属膜5,6,7に対しオーバーエッチングとなるウェ
ットエッチングを行い、レジスト8の無い領域における
金膜7、ニッケル膜6、チタン膜5を順に除去する。詳
しくは、図7のごとく、金膜7をエッチングする際に
は、Auエッチング液(Auエッチャント)として、ヨ
ウ素+ヨウ化カリウム+水の混合液を用いる。また、図
8のごとく、ニッケル膜6をエッチングする際には、N
iエッチング液として、リン酸+硝酸+酢酸+水の混合
液を用いる。さらに、図9のごとく、チタン膜5をエッ
チングする際には、Tiエッチング液として、EDTA
+アンモニア+過酸化水素水+水の混合液を用いる。
【0025】このように3層構造の金属膜5,6,7に
対しフォトエッチングを行うことにより、図9に示すよ
うに、所定領域の3層構造の金属膜5,6,7が残され
る。つまり、隣接するIGBT(セル群)における電極
の分離が行われる。また、3層構造の金属膜5,6,7
における端面部がサイドエッチング(アンダーカット)
により、その断面構造が逆テーパ状になる。
【0026】引き続き、図10に示すように、レジスト
8を除去した後、図11に示すように、シリコン基板1
の表面(上面)に保護テープ9を貼り付ける。このテー
プ9は基板1の裏面研削を行うためのものである。
【0027】そして、図12に示すように、シリコン基
板1の裏面を研削して凹凸1cを形成する。さらに、図
13に示すように、保護テープ9を剥がした後、図14
に示すように、シリコン基板1の裏面にチタン膜10と
ニッケル膜11と金膜12を順に成膜する。これにより
得られる半導体装置の構造は、シリコン基板1の上にア
ルミ膜2とポリイミド膜4が配置されるとともに、その
上に、チタン膜5とニッケル膜6と金膜7を順に積層し
た3層構造の金属膜がパターニングされ、さらに、3層
構造の金属膜5,6,7における端面部での断面構造が
逆テーパ状をなすとともに、ニッケル膜6の全応力が1
50N/m以上の引張応力を持つ(図中のFの大き
さ)。また、ポリイミド膜4の表面は中心線平均あらさ
Raが1nm以下の粗面となる。また、ニッケル膜6
は、全応力が800N/m以下の引張応力を持つとよ
い。
【0028】ニッケル膜6の全応力が150N/m以上
の引張応力を持ち、かつ、3層構造の金属膜5,6,7
の成膜を行う前に、ポリイミド膜4の表面に対し過大な
凹凸を生じさせないようなアルゴンガスイオン(不活性
ガスイオン)の照射を行うことにより、ポリイミド膜4
の表面積が適度に増加して密着力が向上し、これによ
り、剥離防止の改善が図られる。つまり、ニッケル膜6
の全応力として非常に大きな引張応力を持つ場合には、
図12の保護テープ9を剥がす時、図17に示すよう
に、保護テープ9でポリイミド膜4の上、及びアルミ膜
2上の電極5,6,7が剥がれてしまうが、本実施形態
ではこれを回避することができる。
【0029】本発明者らは、アルゴンガスイオンの照射
に代わる処理での剥離性を確認すべく、次の(i) 〜(iv)
の実験を行った。 (i) IPA(イソプロピルアルコール)による洗浄を行
った後に、テープによる剥離試験 (ii)リン酸による洗浄を行った後に、テープによる剥離
試験 (iii) CVDエッチング液による洗浄を行った後に、テ
ープによる剥離試験 (iv)CF4 による表面処理を行った後に、テープによる
剥離試験 しかしながら、いずれも剥離は発生した。これにより、
アルゴンガスイオンの照射の有用性が確認できた。
【0030】なお、剥離発生防止のためにイオンビーム
照射による密着性改善が報告されている(Proc.BEA
MS1999,袴田ら)が、この場合には表面の中心線
平均あらさRaが1nmより大きく、成膜後のボイド発
生など信頼性に課題が残るが、Ra値を1nm以下にす
ることにより上述したように成膜後にボイドの発生等の
不具合が発生することはない。
【0031】一方、積層構造の金属膜5,6,7に対し
オーバーエッチングとなるフォトエッチングを行わず
(逆テーパとせずに)、図18に示すように、順テーパ
にすると、エッチング残りが発生し、本来、電気的に分
離すべきIGBTが電気的につながってしまう。これに
対し、オーバーエッチングとなるフォトエッチングを行
い、逆テーパ構造にすることによりエッチング残りは発
生しない。
【0032】なお、製造工程において、できあがったウ
ェハ(各半導体装置)は電気特性検査を行った後に各チ
ップにダイシングされ、組付けられる。以上、電極パタ
ーンである3層金属膜5,6,7が逆テーパ構造で、ニ
ッケル膜6の全応力が150N/m以上の引張応力を持
つ場合にも剥離を回避可能であり、ポリイミド膜4の表
面への不活性ガスイオンの照射を行うことにより剥離防
止に効果があり、このとき、イオン照射は過大な凹凸を
生じさせないようにし(具体的にはRa値が1nm以
下)、かつ、ニッケル膜6の全応力が800N/m以下
の引張応力を持つようにするとよい。
【0033】これまで説明してきたものの他にも下記の
ように実施してもよい。コンタクト金属膜がチタン膜5
であったが、チタン膜の他にもクロム、バナジウムのい
ずれかの膜でもよい。また、はんだ付け用金属膜はニッ
ケル膜6であったが、他の金属膜、例えば銅膜であって
もよい。さらに、酸化防止膜として金膜7を用いたが、
銀膜を用いてもよい。さらに、酸化防止膜である金膜7
は、必ずしも必要としない。
【図面の簡単な説明】
【図1】 本実施形態の半導体装置の一部断面図。
【図2】 電極パターン形成方法を説明するための断面
図。
【図3】 電極パターン形成方法を説明するための断面
図。
【図4】 電極パターン形成方法を説明するための断面
図。
【図5】 電極パターン形成方法を説明するための断面
図。
【図6】 電極パターン形成方法を説明するための断面
図。
【図7】 電極パターン形成方法を説明するための断面
図。
【図8】 電極パターン形成方法を説明するための断面
図。
【図9】 電極パターン形成方法を説明するための断面
図。
【図10】 電極パターン形成方法を説明するための断
面図。
【図11】 電極パターン形成方法を説明するための断
面図。
【図12】 電極パターン形成方法を説明するための断
面図。
【図13】 電極パターン形成方法を説明するための断
面図。
【図14】 電極パターン形成方法を説明するための断
面図。
【図15】 不活性ガスイオンの照射装置の概略構成
図。
【図16】 ポリイミド膜の表面の測定結果を示す図。
【図17】 電極パターン形成方法を説明するための断
面図。
【図18】 電極パターン形成方法を説明するための断
面図。
【符号の説明】
1…シリコン基板、2…アルミ膜、4…ポリイミド膜、
5…チタン膜、6…ニッケル膜、7…金膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 652 H01L 21/88 T 21/336 29/78 658F (72)発明者 宮嶋 健 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 (72)発明者 鈴木 幹昌 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4M104 BB02 CC01 DD20 DD24 DD64 EE18 FF06 FF17 GG20 HH09 5F004 AA14 AA16 BA04 BA08 BB07 BB13 DA23 DB25 5F033 HH07 HH08 HH13 HH18 MM08 MM17 PP14 QQ08 QQ09 QQ10 QQ19 QQ33 QQ91 RR14 RR15 RR22 TT04 VV07 WW00 XX00 5F043 AA27 BB17 BB18 FF04 GG02

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 基板(1)の上において下地用金属膜
    (2)とポリイミド膜(4)が露出した状態から、ポリ
    イミド膜(4)に不活性ガスイオンを照射して表面に凹
    凸を生じさせた後、当該基板(1)の上に、コンタクト
    金属膜(5)、全応力が150N/m以上の引張応力を
    持つはんだ付け用金属膜(6)を順に成膜する工程と、 前記コンタクト金属膜(5)とはんだ付け用金属膜
    (6)の積層構造の金属膜に対しオーバーエッチングと
    なるフォトエッチングを行い、所定領域の積層構造の金
    属膜(5,6)を残す工程と、を備えたことを特徴とす
    る電極パターン形成方法。
  2. 【請求項2】 請求項1に記載の電極パターン形成方法
    において、 前記不活性ガスイオンの照射の際、過大な凹凸を生じさ
    せないようにしたことを特徴とする電極パターン形成方
    法。
  3. 【請求項3】 請求項2に記載の電極パターン形成方法
    において、 前記イオン照射後のポリイミド膜(4)の表面の中心線
    平均あらさが1nm以下であることを特徴とする電極パ
    ターン形成方法。
  4. 【請求項4】 請求項2に記載の電極パターン形成方法
    において、 前記はんだ付け用金属膜(6)は、全応力が800N/
    m以下の引張応力を持つものであることを特徴とする電
    極パターン形成方法。
  5. 【請求項5】 請求項1〜4のいずれか1項に記載の電
    極パターン形成方法において、 前記コンタクト金属膜(5)は、チタン、クロム、バナ
    ジウムのいずれかの膜であり、前記はんだ付け用金属膜
    (6)は、ニッケル膜または銅膜であることを特徴とす
    る電極パターン形成方法。
  6. 【請求項6】 基板(1)の上に下地用金属膜(2)と
    ポリイミド膜(4)が配置されるとともに、その上に、
    コンタクト金属膜(5)とはんだ付け用金属膜(6)を
    順に積層した積層構造の金属膜がパターニングされた半
    導体装置であって、 前記積層構造の金属膜(5,6)における端面部での断
    面構造が逆テーパ状をなすとともに、前記はんだ付け用
    金属膜(6)の全応力が150N/m以上の引張応力を
    持ち、前記ポリイミド膜(4)の表面は、中心線平均あ
    らさが1nm以下の粗面となっていることを特徴とする
    半導体装置。
  7. 【請求項7】 請求項6に記載の半導体装置において、 前記はんだ付け用金属膜(6)は、全応力が800N/
    m以下の引張応力を持つものであることを特徴とする半
    導体装置。
  8. 【請求項8】 請求項6または7に記載の半導体装置に
    おいて、 前記コンタクト金属膜(5)は、チタン、クロム、バナ
    ジウムのいずれかの膜であり、前記はんだ付け用金属膜
    (6)は、ニッケル膜または銅膜であることを特徴とす
    る半導体装置。
JP2000205270A 2000-07-06 2000-07-06 電極パターン形成方法および半導体装置 Pending JP2002025934A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000205270A JP2002025934A (ja) 2000-07-06 2000-07-06 電極パターン形成方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000205270A JP2002025934A (ja) 2000-07-06 2000-07-06 電極パターン形成方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2002025934A true JP2002025934A (ja) 2002-01-25

Family

ID=18702390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000205270A Pending JP2002025934A (ja) 2000-07-06 2000-07-06 電極パターン形成方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2002025934A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024829A (ja) * 2004-07-09 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
JP2014078732A (ja) * 2008-06-02 2014-05-01 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246246A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
JPH0963986A (ja) * 1995-08-23 1997-03-07 Toyota Central Res & Dev Lab Inc 半導体装置の電極形成方法及び半導体装置
JPH09293691A (ja) * 1996-04-26 1997-11-11 Nippon Telegr & Teleph Corp <Ntt> 配線の製法
JPH11274160A (ja) * 1998-03-25 1999-10-08 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH11354563A (ja) * 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
JP2000133669A (ja) * 1998-10-26 2000-05-12 Sony Corp 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246246A (ja) * 1989-03-20 1990-10-02 Fujitsu Ltd 半導体装置の製造方法
JPH0963986A (ja) * 1995-08-23 1997-03-07 Toyota Central Res & Dev Lab Inc 半導体装置の電極形成方法及び半導体装置
JPH09293691A (ja) * 1996-04-26 1997-11-11 Nippon Telegr & Teleph Corp <Ntt> 配線の製法
JPH11274160A (ja) * 1998-03-25 1999-10-08 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH11354563A (ja) * 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
JP2000133669A (ja) * 1998-10-26 2000-05-12 Sony Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024829A (ja) * 2004-07-09 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
US7964939B2 (en) 2004-07-09 2011-06-21 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2014078732A (ja) * 2008-06-02 2014-05-01 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2002025934A (ja) 電極パターン形成方法および半導体装置
US3836446A (en) Semiconductor devices manufacture
JPH05275373A (ja) 化合物半導体装置の製造方法
JPH0555228A (ja) 半導体装置
JP4231580B2 (ja) 半導体装置
JPH03198342A (ja) 半導体装置の製造方法
JP2750860B2 (ja) 半導体装置の製造方法
JP3082356B2 (ja) 半導体装置の製造方法
JPH0290623A (ja) 半導体装置の製造方法
JP2001313295A (ja) パターン形成方法
JPH09148326A (ja) 半導体素子およびその製造方法
JPH04307737A (ja) 半導体装置の製造方法
JPH0620984A (ja) 半導体装置の裏面電極形成方法
JP3417829B2 (ja) 半導体装置の製造方法
JP2823046B2 (ja) 半導体装置およびその製造方法
JPS62281356A (ja) 半導体装置の製造方法
JPH04323821A (ja) 半導体装置及びその電極用導電体の形成方法
JP3729437B2 (ja) 化合物半導体素子の製造方法
JPH0287526A (ja) 半導体装置の製造方法
JPS60257182A (ja) 半導体装置の製造方法
JPS62249451A (ja) 多層配線構造体の製造法
JPH0613338A (ja) 半導体集積回路の製造方法
JPH01286330A (ja) 半導体装置の製造方法
JPS6292340A (ja) 半導体装置の製造方法
JPS5940585A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102