JP2002016119A - 半導体装置製造方法及び半導体洗浄評価方法 - Google Patents
半導体装置製造方法及び半導体洗浄評価方法Info
- Publication number
- JP2002016119A JP2002016119A JP2000200062A JP2000200062A JP2002016119A JP 2002016119 A JP2002016119 A JP 2002016119A JP 2000200062 A JP2000200062 A JP 2000200062A JP 2000200062 A JP2000200062 A JP 2000200062A JP 2002016119 A JP2002016119 A JP 2002016119A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- liquid
- cleaning
- film
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cleaning By Liquid Or Steam (AREA)
- Detergent Compositions (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】凹凸の激しい複雑な表面形状を有する半導体ウ
エハの洗浄及び乾燥を効果的に行うことのできる評価方
法を提供する。したがって、半導体を高品質、高歩留ま
りで製造することができる。 【解決手段】半導体ウエハ３の表面に形成された、トレ
ンチ孔のような高アスペクト比構造の内部への洗浄液の
浸入最適条件を見出すため、微細な溝を形成した模擬基
板２を組み込んだ半導体基板を用いて洗浄及び乾燥評価
を行う。
エハの洗浄及び乾燥を効果的に行うことのできる評価方
法を提供する。したがって、半導体を高品質、高歩留ま
りで製造することができる。 【解決手段】半導体ウエハ３の表面に形成された、トレ
ンチ孔のような高アスペクト比構造の内部への洗浄液の
浸入最適条件を見出すため、微細な溝を形成した模擬基
板２を組み込んだ半導体基板を用いて洗浄及び乾燥評価
を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、電子材料、磁性材
料、光学材料、セラミックスなど多くの製造プロセスに
おいて、洗浄方法、表面処理方法（以下、洗浄方法、表
面処理方法等を総称して洗浄方法と記す）及び装置製造
方法に係る。特に、半導体装置の製造工程等において半
導体装置の洗浄評価方法及び半導体装置製造方法に関す
る。
料、光学材料、セラミックスなど多くの製造プロセスに
おいて、洗浄方法、表面処理方法（以下、洗浄方法、表
面処理方法等を総称して洗浄方法と記す）及び装置製造
方法に係る。特に、半導体装置の製造工程等において半
導体装置の洗浄評価方法及び半導体装置製造方法に関す
る。
【０００２】
【従来の技術】半導体ウエハの従来の一般的な洗浄及び
乾燥は、前記ウエハを希釈フッ酸やアンモニアと過酸化
水素水との混合液等に所定時間浸漬させて洗浄した後に
純水により前記ウエハを水洗し、続いてスピン乾燥やIP
A（イソプロピルアルコール）ベーパ乾燥等によりウエ
ハを乾燥する手段で行われている。なお、アンモニアと
過酸化水素水と超純水の混合液については、例えば、
「シリコーンウェハー表面のクリーン化技術 p.242
服部 毅著 リアライズ社発行」に、スピン乾燥やIPA
ベーパ乾燥等については、例えば、「シリコーンウェハ
ー表面のクリーン化技術 p.285〜286 服部 毅著 リ
アライズ社発行」に記載されている。
乾燥は、前記ウエハを希釈フッ酸やアンモニアと過酸化
水素水との混合液等に所定時間浸漬させて洗浄した後に
純水により前記ウエハを水洗し、続いてスピン乾燥やIP
A（イソプロピルアルコール）ベーパ乾燥等によりウエ
ハを乾燥する手段で行われている。なお、アンモニアと
過酸化水素水と超純水の混合液については、例えば、
「シリコーンウェハー表面のクリーン化技術 p.242
服部 毅著 リアライズ社発行」に、スピン乾燥やIPA
ベーパ乾燥等については、例えば、「シリコーンウェハ
ー表面のクリーン化技術 p.285〜286 服部 毅著 リ
アライズ社発行」に記載されている。
【０００３】近年、集積回路の高密度化を図るために、
半導体ウエハの主要面に対してほぼ垂直状に微細な深い
溝（幅１μｍ以下、深さ５μｍ以上）をドライエッチン
グなどにより加工し、この溝を利用して素子分離を形成
したり、キャパシタを大容量化することが試みられてい
る。
半導体ウエハの主要面に対してほぼ垂直状に微細な深い
溝（幅１μｍ以下、深さ５μｍ以上）をドライエッチン
グなどにより加工し、この溝を利用して素子分離を形成
したり、キャパシタを大容量化することが試みられてい
る。
【０００４】上記洗浄後、上記溝内の洗浄度を観察する
ために半導体ウエハを割り、その断面を電子顕微鏡にて
観察し異物数等汚染の状態を観察したり、酸化膜の除去
残りがないか観察を行った。また、製品歩留まりで間接
的に評価を行った。
ために半導体ウエハを割り、その断面を電子顕微鏡にて
観察し異物数等汚染の状態を観察したり、酸化膜の除去
残りがないか観察を行った。また、製品歩留まりで間接
的に評価を行った。
【０００５】
【発明が解決しようとする課題】近年、集積回路の高密
度化を図るために、半導体ウエハの主要面に対してほぼ
垂直状に微細な深い溝（幅１μｍ以下、深さ５μｍ以
上）をドライエッチングなどにより加工し、この溝を利
用して素子分離を形成したり、キャパシタを大容量化す
ることが試みられている。
度化を図るために、半導体ウエハの主要面に対してほぼ
垂直状に微細な深い溝（幅１μｍ以下、深さ５μｍ以
上）をドライエッチングなどにより加工し、この溝を利
用して素子分離を形成したり、キャパシタを大容量化す
ることが試みられている。
【０００６】凹凸の激しい複雑な表面形状を有する高密
度半導体集積回路が形成されている半導体ウエハが薬液
及び純水に単に浸漬させる洗浄手段では、その表面の深
い溝状部分において薬液や純水が入れ替わり難く、洗浄
効果が相当に低下する。そのため、最適な洗浄条件を見
つけることが重要な課題となっている。
度半導体集積回路が形成されている半導体ウエハが薬液
及び純水に単に浸漬させる洗浄手段では、その表面の深
い溝状部分において薬液や純水が入れ替わり難く、洗浄
効果が相当に低下する。そのため、最適な洗浄条件を見
つけることが重要な課題となっている。
【０００７】しかしながら、このような洗浄評価方法で
は、半導体を破壊するため次の工程の評価には使えな
い。また、製品歩留まりで評価を行うと洗浄起因の不良
との区別、また前後の工程起因の不良の区別を行うこと
ができないばかりか、製品歩留まりの結果がでるまでに
時間を有するため迅速に対策を行ったり製品の状態を把
握することができない。
は、半導体を破壊するため次の工程の評価には使えな
い。また、製品歩留まりで評価を行うと洗浄起因の不良
との区別、また前後の工程起因の不良の区別を行うこと
ができないばかりか、製品歩留まりの結果がでるまでに
時間を有するため迅速に対策を行ったり製品の状態を把
握することができない。
【０００８】また、従来ドライエッチングで形成した加
工溝の内部表面に犠牲酸化膜を形成した半導体ウエハを
ウエットエッチングして除去することにより、犠牲酸化
膜とともに加工溝内部表面に付着していた汚染物を除去
することが行われている。ところが、この加工溝は上記
したように溝の開口部が微細で深さも深いため、エッチ
ング液やエッチング後の洗浄液が溝内部に十分浸入せ
ず、満足できる溝内表面処理を行うことができなかっ
た。
工溝の内部表面に犠牲酸化膜を形成した半導体ウエハを
ウエットエッチングして除去することにより、犠牲酸化
膜とともに加工溝内部表面に付着していた汚染物を除去
することが行われている。ところが、この加工溝は上記
したように溝の開口部が微細で深さも深いため、エッチ
ング液やエッチング後の洗浄液が溝内部に十分浸入せ
ず、満足できる溝内表面処理を行うことができなかっ
た。
【０００９】乾燥時においても、クラウン形状等の深い
溝状部やフィン形状等の羽状に代表されるスタック構造
等の複雑な形状になっている部分に存在する水分は前述
のスピン乾燥やIPA乾燥等の乾燥手段では十分に除去さ
れ難い。そして、洗浄及び乾燥が不十分であると、その
後の薄膜形成等のプロセスにおいて膜質の劣化等の種々
の不都合が生じて集積回路の信頼性に重大な悪影響を及
ぼす。そのため迅速に、半導体を非破壊で直積的に評価
ができる評価方法が不可欠である。
溝状部やフィン形状等の羽状に代表されるスタック構造
等の複雑な形状になっている部分に存在する水分は前述
のスピン乾燥やIPA乾燥等の乾燥手段では十分に除去さ
れ難い。そして、洗浄及び乾燥が不十分であると、その
後の薄膜形成等のプロセスにおいて膜質の劣化等の種々
の不都合が生じて集積回路の信頼性に重大な悪影響を及
ぼす。そのため迅速に、半導体を非破壊で直積的に評価
ができる評価方法が不可欠である。
【００１０】本発明は、このような従来の問題点に鑑み
てなされたものであり、凹凸の激しい複雑な表面形状を
有する半導体ウエハの洗浄及び乾燥を効果的に行うため
の最適条件を見出すことができる評価方法を提供するこ
とを技術的課題とするものである。
てなされたものであり、凹凸の激しい複雑な表面形状を
有する半導体ウエハの洗浄及び乾燥を効果的に行うため
の最適条件を見出すことができる評価方法を提供するこ
とを技術的課題とするものである。
【００１１】
【課題を解決するための手段】図１に本発明の基本概念
図を示す。図（a）は、フッ酸等による溝中の酸化膜の
削れ具合の評価用半導体の模擬基板である。図（b）
は、洗浄液の溝内へ浸入具合を評価するための評価用半
導体の模擬基板である。また、図１に示す模擬基板は、
半導体のどこに組み込んでも良く、図２（a）に示すよ
うに、半導体メモリー５内部の周辺、図２（b）に示す
ように、半導体メモリー外部の周辺、図２（c）及び図
２（d）に示すように、半導体メモリー内部の中心部な
どどこにあっても良い。また、半導体基板の全面にあっ
てもいいことは言うまでもない。また、本発明は、上記
課題を解決するため、図３（a）に示すように、洗浄槽
７内にはウエハキャリア８に収納された本発明の模擬基
板を組み込んだ半導体ウエハ３が設置されている。そし
て、図３（b）に示すように洗浄を行い、本発明を抜き
取り洗浄液の浸入具合を光学顕微鏡で観察を行ない、再
度収納する。また、リンス後のも同様な評価を行う。ウ
エハ搬送装置10にて半導体ウエハを乾燥室11に搬送し、
図３（c）に示すように、乾燥室で乾燥を行う。そして
同様な評価を行う。
図を示す。図（a）は、フッ酸等による溝中の酸化膜の
削れ具合の評価用半導体の模擬基板である。図（b）
は、洗浄液の溝内へ浸入具合を評価するための評価用半
導体の模擬基板である。また、図１に示す模擬基板は、
半導体のどこに組み込んでも良く、図２（a）に示すよ
うに、半導体メモリー５内部の周辺、図２（b）に示す
ように、半導体メモリー外部の周辺、図２（c）及び図
２（d）に示すように、半導体メモリー内部の中心部な
どどこにあっても良い。また、半導体基板の全面にあっ
てもいいことは言うまでもない。また、本発明は、上記
課題を解決するため、図３（a）に示すように、洗浄槽
７内にはウエハキャリア８に収納された本発明の模擬基
板を組み込んだ半導体ウエハ３が設置されている。そし
て、図３（b）に示すように洗浄を行い、本発明を抜き
取り洗浄液の浸入具合を光学顕微鏡で観察を行ない、再
度収納する。また、リンス後のも同様な評価を行う。ウ
エハ搬送装置10にて半導体ウエハを乾燥室11に搬送し、
図３（c）に示すように、乾燥室で乾燥を行う。そして
同様な評価を行う。
【００１２】図３は本発明の一例であって、本発明の他
の洗浄方法として図４（a）に示すように、本発明の模
擬基板を組み込んだ半導体ウエハを洗浄室に設置し、次
に図４（b）に示すように、洗浄液供給装置11から洗浄
液９を供給して洗浄する。洗浄液を排液した後、図４
（c）に示すように乾燥を行う方法もある。
の洗浄方法として図４（a）に示すように、本発明の模
擬基板を組み込んだ半導体ウエハを洗浄室に設置し、次
に図４（b）に示すように、洗浄液供給装置11から洗浄
液９を供給して洗浄する。洗浄液を排液した後、図４
（c）に示すように乾燥を行う方法もある。
【００１３】また、図３及び図４は本発明の一例にすぎ
ず、図示していないが、１枚１枚ウエハの洗浄を行う枚
葉式洗浄装置にも適応できることは言うまでもない。
ず、図示していないが、１枚１枚ウエハの洗浄を行う枚
葉式洗浄装置にも適応できることは言うまでもない。
【００１４】本発明により、洗浄後の洗浄液の浸入具合
を直接、迅速に観察できることから洗浄の最適条件を見
出すことができるため微細加工溝内部に付着した汚染物
及び乾燥をより確実に除去ができ、さらに、「発明が解
決しようとする課題」で述べたようにキャパシタ形成時
の酸化膜除去の最適条件を見い出せ、製品の品質管理を
確実にしかも容易となるため、半導体ウエハにおける品
質や歩留まり向上を図ることが可能な半導体ウエハ洗浄
評価方法及び半導体装置製造方法を提供することができ
る。
を直接、迅速に観察できることから洗浄の最適条件を見
出すことができるため微細加工溝内部に付着した汚染物
及び乾燥をより確実に除去ができ、さらに、「発明が解
決しようとする課題」で述べたようにキャパシタ形成時
の酸化膜除去の最適条件を見い出せ、製品の品質管理を
確実にしかも容易となるため、半導体ウエハにおける品
質や歩留まり向上を図ることが可能な半導体ウエハ洗浄
評価方法及び半導体装置製造方法を提供することができ
る。
【００１５】
【発明の実施の形態】（実施例１）本発明の評価用模擬
基板は次の手順で作成できる。
基板は次の手順で作成できる。
【００１６】図５の示すプロセスフローに従い、図５
（a）に示すようにSi基板２に熱酸化膜12を膜厚0.1〜0.
8μｍ成膜する。次に図５（b）に示すようにレジスト13
を塗布してパターンを形成する。次に図５（c）に示す
ようにフッ酸により熱酸化膜除去を行い、次に図５
（c）に示すようにドライエッチにてSiを0.05〜３μｍ
の深さでエッチングする。次に図５（e）に示すように
レジストの除去を行ない、次に図５（f）に示すように
再度フッ酸にて熱酸化膜の除去を行う。次に、図５
（g）に示すように酸化膜を成膜し、次に図５（h）に示
すようにＣＭＰ（Cemical Mecanical Polishing）にて
酸化膜の平坦化を行う。次に図５（i）に示すようにSi3
N4またはTiNまたはSiNを膜厚0.05〜0.5μｍで成膜を行
う。これは図１（a）に相当する。次に図５（j）に示す
ようにフッ酸で中の酸化膜の除去を行うことにより空間
の酸化膜がない評価サンプルの作成もできる。これは図
１（b）に相当する。
（a）に示すようにSi基板２に熱酸化膜12を膜厚0.1〜0.
8μｍ成膜する。次に図５（b）に示すようにレジスト13
を塗布してパターンを形成する。次に図５（c）に示す
ようにフッ酸により熱酸化膜除去を行い、次に図５
（c）に示すようにドライエッチにてSiを0.05〜３μｍ
の深さでエッチングする。次に図５（e）に示すように
レジストの除去を行ない、次に図５（f）に示すように
再度フッ酸にて熱酸化膜の除去を行う。次に、図５
（g）に示すように酸化膜を成膜し、次に図５（h）に示
すようにＣＭＰ（Cemical Mecanical Polishing）にて
酸化膜の平坦化を行う。次に図５（i）に示すようにSi3
N4またはTiNまたはSiNを膜厚0.05〜0.5μｍで成膜を行
う。これは図１（a）に相当する。次に図５（j）に示す
ようにフッ酸で中の酸化膜の除去を行うことにより空間
の酸化膜がない評価サンプルの作成もできる。これは図
１（b）に相当する。
【００１７】（実施例２）ウエハに設けた微細加工溝内
部の洗浄効果を以下の手順で本発明により確認した。本
発明の内Si基板14上にSi3N4膜を成膜し、溝の開口径0.5
μｍ、深さ２μｍの微細加工溝が形成されているものを
用いた。
部の洗浄効果を以下の手順で本発明により確認した。本
発明の内Si基板14上にSi3N4膜を成膜し、溝の開口径0.5
μｍ、深さ２μｍの微細加工溝が形成されているものを
用いた。
【００１８】本発明で洗浄評価を行うために以下のこと
を行った。フッ酸のフッ化アンモニウムと超純水の混合
溶液（ただし、溶液がpH＝２となるように混合比を調
製）中に１〜20分間浸漬及び20分間水洗を行った。本発
明を抜き取り光学顕微鏡で確認した。その後IPAベーパ
乾燥装置で20分間乾燥して、同様に評価を行った。
を行った。フッ酸のフッ化アンモニウムと超純水の混合
溶液（ただし、溶液がpH＝２となるように混合比を調
製）中に１〜20分間浸漬及び20分間水洗を行った。本発
明を抜き取り光学顕微鏡で確認した。その後IPAベーパ
乾燥装置で20分間乾燥して、同様に評価を行った。
【００１９】本発明で評価した結果、酸化膜除去に15分
以上の浸漬時間が必要であることを見出した。
以上の浸漬時間が必要であることを見出した。
【００２０】（実施例３）半導体製造工程の内、Alを使
用した一般的な配線の形成工程（例えば特開平5−3255
号公報に記載）に本発明を実施した。
用した一般的な配線の形成工程（例えば特開平5−3255
号公報に記載）に本発明を実施した。
【００２１】図６に、半導体基板の断面の概略図を示
す。図６（a）における番号14はSi基板、16はSi基板14
の表面に形成された酸化膜、17はAl電極、18〜20は層間
絶縁層であって、本実施例では、CVD（化学的気相蒸
着）法により形成されたSiO2膜18（膜厚2000Å）、SOG
膜19（膜厚600〜1200Å）、CVD法により形成されたSiO2
膜20（膜厚2000Å）の３層構造からなるものとした。図
６（a）に示すように、フルオロカーボン系のCF3、C2F6
等を使用してドライエッチングによって層間絶縁膜層に
孔の開口径が1.2μｍのスルーホール21を形成して、半
導体基板上のAl電極を露出させる。次に、半導体基板を
本発明により、80度の有機アルカリ液からなる処理液で
１〜20分間洗浄し、本発明を抜き取り洗浄液の浸入を確
認し、15分以上でドライエッチングの際に生成した図６
（b）に示す副生成物22を除去が可能であることを確認
した。次に、20分間水洗を行った。同様に確認した。
す。図６（a）における番号14はSi基板、16はSi基板14
の表面に形成された酸化膜、17はAl電極、18〜20は層間
絶縁層であって、本実施例では、CVD（化学的気相蒸
着）法により形成されたSiO2膜18（膜厚2000Å）、SOG
膜19（膜厚600〜1200Å）、CVD法により形成されたSiO2
膜20（膜厚2000Å）の３層構造からなるものとした。図
６（a）に示すように、フルオロカーボン系のCF3、C2F6
等を使用してドライエッチングによって層間絶縁膜層に
孔の開口径が1.2μｍのスルーホール21を形成して、半
導体基板上のAl電極を露出させる。次に、半導体基板を
本発明により、80度の有機アルカリ液からなる処理液で
１〜20分間洗浄し、本発明を抜き取り洗浄液の浸入を確
認し、15分以上でドライエッチングの際に生成した図６
（b）に示す副生成物22を除去が可能であることを確認
した。次に、20分間水洗を行った。同様に確認した。
【００２２】次に、スルーホール内部に水分が浸入して
いるので本発明にて同様に乾燥状態を確認した。この状
態においてスルーホールより露出させたAl電極には、従
来洗浄方法では生じた薄いAl2O3などの絶縁物の生成が
見られなかった。次に、Arスパッタ処理などを行う。さ
らに、図６（c）に示すように、Al配線14の上にAl配線
層20を形成し、その上に絶縁膜を形成し、さらにその上
に上記Alにつながる配線層を形成する場合には上述した
同様の要領に従えばよい。
いるので本発明にて同様に乾燥状態を確認した。この状
態においてスルーホールより露出させたAl電極には、従
来洗浄方法では生じた薄いAl2O3などの絶縁物の生成が
見られなかった。次に、Arスパッタ処理などを行う。さ
らに、図６（c）に示すように、Al配線14の上にAl配線
層20を形成し、その上に絶縁膜を形成し、さらにその上
に上記Alにつながる配線層を形成する場合には上述した
同様の要領に従えばよい。
【００２３】以上の工程で配線を形成した後に、各配線
層の接続状況について調査した。その結果、配線層相互
のコンタクト不良はほとんどなく、接触抵抗は従来の接
続に比較してきわめて小さいことが確かめられた。した
がって、本発明により最適条件を見出したため不良率が
５％減少し、半導体を高品質、高歩留まりで製造するこ
とができた。
層の接続状況について調査した。その結果、配線層相互
のコンタクト不良はほとんどなく、接触抵抗は従来の接
続に比較してきわめて小さいことが確かめられた。した
がって、本発明により最適条件を見出したため不良率が
５％減少し、半導体を高品質、高歩留まりで製造するこ
とができた。
【００２４】（実施例４）半導体製造工程の内、Cuを使
用した一般的な配線の形成工程（例えば特開平6−32610
1号公報に記載）に本発明を実施した。実施例４を行っ
たときの半導体製品製造工程の断面図を図７に示す。
用した一般的な配線の形成工程（例えば特開平6−32610
1号公報に記載）に本発明を実施した。実施例４を行っ
たときの半導体製品製造工程の断面図を図７に示す。
【００２５】図７（a）に示すように、拡散層等を有す
る（図示省略）半導体基板23上に、絶縁膜（例えばBPSG
膜24（ボロン・リン・シリケートガラス）をCVD法によ
り形成する。続いて、その上にスパッタ法により、Ti膜
25を、そのうえにTiN膜26を形成し、さらにその上にCu
膜27を堆積する。次いで、図７（b）のように、前記構
造の上にレジスト28を塗布し、周知のホトリソ(ホトリ
ソグラフィ)・エッチング技術にてパターニングする。
続いて、図７（c）に示すように、そのレジストをマス
クにして前記Cu膜、TiN膜、Ti膜をパターニングする。
つまり配線となる部分以外をエッチング除去する。次い
で、図７（d）のように、前記レジストを除去した後、
フッ酸と過酸化水素水と超純水の混合洗浄液（ただし、
溶液がpH＝３となるように混合比を調製）で洗浄を行っ
た。そして洗浄と乾燥後本発明にて評価を行った。次
に、図７（e）に示すCVD法により前記工程で残ったTi
膜、TiN膜、Cu膜の３層構造の配線部分をＷ膜29で被覆
する。次いで、図７（f）のように、全体をパッシベー
ション膜30（例えばTiN膜）をCVD法で形成し、配線部分
を主体とした構造を完成させた。
る（図示省略）半導体基板23上に、絶縁膜（例えばBPSG
膜24（ボロン・リン・シリケートガラス）をCVD法によ
り形成する。続いて、その上にスパッタ法により、Ti膜
25を、そのうえにTiN膜26を形成し、さらにその上にCu
膜27を堆積する。次いで、図７（b）のように、前記構
造の上にレジスト28を塗布し、周知のホトリソ(ホトリ
ソグラフィ)・エッチング技術にてパターニングする。
続いて、図７（c）に示すように、そのレジストをマス
クにして前記Cu膜、TiN膜、Ti膜をパターニングする。
つまり配線となる部分以外をエッチング除去する。次い
で、図７（d）のように、前記レジストを除去した後、
フッ酸と過酸化水素水と超純水の混合洗浄液（ただし、
溶液がpH＝３となるように混合比を調製）で洗浄を行っ
た。そして洗浄と乾燥後本発明にて評価を行った。次
に、図７（e）に示すCVD法により前記工程で残ったTi
膜、TiN膜、Cu膜の３層構造の配線部分をＷ膜29で被覆
する。次いで、図７（f）のように、全体をパッシベー
ション膜30（例えばTiN膜）をCVD法で形成し、配線部分
を主体とした構造を完成させた。
【００２６】本発明の半導体洗浄評価方法及び半導体製
造方法により、不良率が５％減少し、半導体を高品質、
高歩留まりで製造することができた。
造方法により、不良率が５％減少し、半導体を高品質、
高歩留まりで製造することができた。
【００２７】
【発明の効果】本発明は、洗浄及び乾燥の最適条件を見
出すことにより、凹凸の激しい複雑な表面形状を有する
半導体ウエハに容易に洗浄液が浸入し洗浄及び乾燥を効
果的に行うことのできる。また本発明は、半導体ウエハ
のみならず、薄膜デバイス、ディスク等の基板の洗浄評
価に適用できる。
出すことにより、凹凸の激しい複雑な表面形状を有する
半導体ウエハに容易に洗浄液が浸入し洗浄及び乾燥を効
果的に行うことのできる。また本発明は、半導体ウエハ
のみならず、薄膜デバイス、ディスク等の基板の洗浄評
価に適用できる。
【図１】本発明の基本概念図である。
【図２】本発明の基本概念の一例を示す図である。
【図３】本発明を用いた洗浄方法の一例を示す図であ
る。
る。
【図４】本発明を用いた洗浄方法の一例を示す図であ
る。
る。
【図５】本発明の作成時の半導体基板の断面図を示す図
である。
である。
【図６】半導体製品製造工程の内、Alを使用した配線工
程の本発明を実施したときの半導体製品の断面図を示す
図である。
程の本発明を実施したときの半導体製品の断面図を示す
図である。
【図７】半導体製品製造工程の内、Cuを使用した配線工
程に本発明を実施したときの半導体製品の断面図を示す
図である。
程に本発明を実施したときの半導体製品の断面図を示す
図である。
１…窒化膜、２…Si、３…半導体ウエハ、４…酸化膜、
５…模擬基板、６…メモリー、７…洗浄槽、８…ウエハ
キャリア、９…洗浄液、10…搬送装置、11…乾燥室、12
…熱酸化膜、13…レジスト、14…酸化膜、15…Si3N4ま
たはTiN、16…酸化膜、17…Al電極、18…SiO2膜、19…S
OG膜、20…Al配線層、21…スルーホール、22…副生成
物、23…半導体基板、24…BPSG膜、25…Ti膜、26…TiN
膜、27…Cu膜、28…レジスト、29…Ｗ膜、30…パッシベ
ーション膜。
５…模擬基板、６…メモリー、７…洗浄槽、８…ウエハ
キャリア、９…洗浄液、10…搬送装置、11…乾燥室、12
…熱酸化膜、13…レジスト、14…酸化膜、15…Si3N4ま
たはTiN、16…酸化膜、17…Al電極、18…SiO2膜、19…S
OG膜、20…Al配線層、21…スルーホール、22…副生成
物、23…半導体基板、24…BPSG膜、25…Ti膜、26…TiN
膜、27…Cu膜、28…レジスト、29…Ｗ膜、30…パッシベ
ーション膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ１１Ｄ 7/18 Ｃ１１Ｄ 7/18 7/26 7/26 7/50 7/50 17/08 17/08 Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/304 ６４７Ｚ 21/304 ６４７ ６４８Ｚ ６４８ 21/302 Ｎ (72)発明者 原 浩二 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 秋森 博子 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 富岡 秀起 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 伊藤 雅樹 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 (72)発明者 津金 賢 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 3B201 AA02 BB02 CC11 CC21 CD41 4H003 BA12 DA05 DA15 DA16 DB01 EA03 EA05 EB07 EB13 ED02 EE04 FA15 4M106 AA01 AA12 BA10 BA12 CA70 DH55 DH60 5F004 AA09 CB20 DB01 DB03 DB05 DB08 DB12 EA10 FA08
Claims (20)
- 【請求項１】 半導体基板に薄膜形成した模擬基板を組
込んだ前記半導体基板の洗浄を行うことを特徴とする半
導体洗浄方法。 - 【請求項２】 半導体基板に薄膜形成した模擬基板を組
込んだ前記半導体基板の洗浄を行った後、前記模擬基板
内への液体の浸入の観察を行うことを特徴とする請求項
１記載の半導体洗浄方法。 - 【請求項３】 前記薄膜は窒化膜であることを特徴とす
る請求項１〜２記載の半導体洗浄方法。 - 【請求項４】 前記薄膜はSi3N4膜であることを特徴と
する請求項１〜３記載の半導体洗浄方法。 - 【請求項５】 前記薄膜はTiN膜であることを特徴とす
る請求項１〜４記載の半導体洗浄方法。 - 【請求項６】 上記液体が水または薬液である請求項１
〜５記載の半導体洗浄方法。 - 【請求項７】 上記液体が洗浄液または表面処理液等で
ある請求項１〜６記載の半導体洗浄方法。 - 【請求項８】 上記液体が、１）フッ化水素酸（フッ
酸）、塩酸、硫酸、硝酸、酢酸、有機酸等のいずれか１
種類以上を含む酸性溶液及び２）それら１種類以上の酸
性溶液と過酸化水素水、フッ化アンモニウム等を含む酸
性溶液、または３）アンモニア水、アミン等のいずれか
１種類以上を含むアルカリ性溶液及び４）それら１種類
以上のアルカリ性溶液と過酸化水素水、フッ化アンモニ
ウム等を含むアルカリ性溶液、または５）それら１種類
以上の酸性溶液とそれら１種類以上のアルカリ性溶液を
含む混合液、または６）水等の中性溶液である請求項１
〜７記載の半導体洗浄方法。 - 【請求項９】 上記液体が、有機溶剤である請求項１〜
８記載の半導体洗浄方法。 - 【請求項１０】 上記液体に陽イオン界面活性剤、陰イ
オン界面活性剤、両性界面活性剤、有機溶剤等の添加剤
を併用することにより行う請求項１〜９記載の半導体洗
浄方法。 - 【請求項１１】 半導体基板に薄膜形成した模擬基板を
組込んだ前記半導体基板を用いて半導体装置を製造する
ことを特徴とする半導体装置製造方法。 - 【請求項１２】 半導体基板に薄膜形成した模擬基板を
組込んだ前記半導体基板の洗浄を行った後、前記模擬基
板内への液体の浸入の観察を行うことにより半導体装置
を製造することを特徴とする請求項１１記載の半導体装
置製造方法。 - 【請求項１３】 前記薄膜は窒化膜であることを特徴と
する請求項１１〜１２記載の半導体装置製造方法。 - 【請求項１４】 前記薄膜はSi3N4膜であることを特徴
とする請求項１１〜１３記載の半導体装置洗浄方法。 - 【請求項１５】 前記薄膜はTiN膜であることを特徴と
する請求項１１〜１４記載の半導体装置製造方法。 - 【請求項１６】 上記液体が水または薬液である請求項
１１〜１５記載の半導体装置製造方法。 - 【請求項１７】 上記液体が洗浄液または表面処理液等
である請求項１１〜１６記載の半導体装置製造方法。 - 【請求項１８】 上記液体が、１）フッ化水素酸（フッ
酸）、塩酸、硫酸、硝酸、酢酸、有機酸等のいずれか１
種類以上を含む酸性溶液及び２）それら１種類以上の酸
性溶液と過酸化水素水、フッ化アンモニウム等を含む酸
性溶液、または３）アンモニア水、アミン等のいずれか
１種類以上を含むアルカリ性溶液及び４）それら１種類
以上のアルカリ性溶液と過酸化水素水、フッ化アンモニ
ウム等を含むアルカリ性溶液、または５）それら１種類
以上の酸性溶液とそれら１種類以上のアルカリ性溶液を
含む混合液、または６）水等の中性溶液である請求項１
１〜１８記載の半導体装置製造方法。 - 【請求項１９】 上記液体が、有機溶剤である請求項１
１〜１９記載の半導体装置製造方法。 - 【請求項２０】 上記液体に陽イオン界面活性剤、陰イ
オン界面活性剤、両性界面活性剤、有機溶剤等の添加剤
を併用することにより行う請求項１〜１０記載の半導体
装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200062A JP2002016119A (ja) | 2000-06-28 | 2000-06-28 | 半導体装置製造方法及び半導体洗浄評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000200062A JP2002016119A (ja) | 2000-06-28 | 2000-06-28 | 半導体装置製造方法及び半導体洗浄評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002016119A true JP2002016119A (ja) | 2002-01-18 |
Family
ID=18697981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000200062A Pending JP2002016119A (ja) | 2000-06-28 | 2000-06-28 | 半導体装置製造方法及び半導体洗浄評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002016119A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101047776B1 (ko) * | 2003-02-19 | 2011-07-07 | 미츠비시 가스 가가쿠 가부시키가이샤 | 세정액 및 이를 이용한 세정방법 |
| JP2020136568A (ja) * | 2019-02-22 | 2020-08-31 | 株式会社日立製作所 | 代用試料、処理の制御パラメータの決定方法、及び計測システム |
| CN115223884A (zh) * | 2022-09-20 | 2022-10-21 | 深圳市威兆半导体股份有限公司 | 一种反馈式mosfet沟槽的清洗干燥方法、装置及介质 |
-
2000
- 2000-06-28 JP JP2000200062A patent/JP2002016119A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101047776B1 (ko) * | 2003-02-19 | 2011-07-07 | 미츠비시 가스 가가쿠 가부시키가이샤 | 세정액 및 이를 이용한 세정방법 |
| JP2020136568A (ja) * | 2019-02-22 | 2020-08-31 | 株式会社日立製作所 | 代用試料、処理の制御パラメータの決定方法、及び計測システム |
| JP7108562B2 (ja) | 2019-02-22 | 2022-07-28 | 株式会社日立製作所 | 処理の制御パラメータの決定方法、及び計測システム |
| CN115223884A (zh) * | 2022-09-20 | 2022-10-21 | 深圳市威兆半导体股份有限公司 | 一种反馈式mosfet沟槽的清洗干燥方法、装置及介质 |
| CN115223884B (zh) * | 2022-09-20 | 2023-01-03 | 深圳市威兆半导体股份有限公司 | 一种反馈式mosfet沟槽的清洗干燥方法、装置及介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6241584B1 (en) | Method of washing a semiconductor device | |
| KR100970069B1 (ko) | 반도체 장치의 제조 방법 및 반도체 제조 장치 | |
| JP3802507B2 (ja) | 半導体装置の製造方法 | |
| JP5037241B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| US7629265B2 (en) | Cleaning method for use in semiconductor device fabrication | |
| US20080053486A1 (en) | Semiconductor substrate cleaning apparatus | |
| JP2002016119A (ja) | 半導体装置製造方法及び半導体洗浄評価方法 | |
| JPH1187290A (ja) | 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法 | |
| US20070181532A1 (en) | Cmp clean process for high performance copper/low-k devices | |
| JPH05152268A (ja) | レジスト残渣物の除去方法 | |
| KR100972061B1 (ko) | 반도체 소자의 패드 알루미늄 처리 방법 | |
| WO1999014801A1 (fr) | Procede de lavage de substrat semi-conducteur et procede de production de dispositifs semi-conducteurs utilisant ledit procede de lavage | |
| EP0767487A1 (en) | Improvements in or relating to semiconductor device fabrication | |
| JP2001345363A (ja) | 表面処理方法、表面処理評価方法、評価用構造体及び半導体装置 | |
| JP2007012971A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100333059B1 (ko) | 웨이퍼세정방법및이를수행하기위한세정장치 | |
| TW472309B (en) | Method to prevent corrosion of a conductor structure | |
| JPH1197401A (ja) | 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法 | |
| JP4609616B2 (ja) | 半導体装置用洗浄剤 | |
| KR100474856B1 (ko) | 반도체 소자의 세정 방법 | |
| KR100527575B1 (ko) | 폴리 플러그 형성 방법 | |
| KR20020076563A (ko) | 반도체 웨이퍼의 세정 방법 | |
| KR100779399B1 (ko) | 반도체 소자의 제조방법 | |
| KR100439103B1 (ko) | 반도체소자 제조방법 |