JP2002009428A - 電子部品の実装方法及び電子部品の実装構造 - Google Patents
電子部品の実装方法及び電子部品の実装構造Info
- Publication number
- JP2002009428A JP2002009428A JP2000181980A JP2000181980A JP2002009428A JP 2002009428 A JP2002009428 A JP 2002009428A JP 2000181980 A JP2000181980 A JP 2000181980A JP 2000181980 A JP2000181980 A JP 2000181980A JP 2002009428 A JP2002009428 A JP 2002009428A
- Authority
- JP
- Japan
- Prior art keywords
- free solder
- electronic component
- circuit board
- low
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明は鉛を有さないはんだを用いて実装処理
を行なう電子部品の実装方法及び電子部品の実装構造に
関し、Ｐｂフリーはんだを使用しても実装信頼性の向上
を図ることを課題とする。 【解決手段】接続端子（リード５，接続端子８）上にＰ
ｂフリーはんだメッキ２１が形成された電子部品（半導
体装置４，コンデンサ７）を、接続電極２，３上にＰｂ
フリーはんだペースト２２が供給された回路基板１に電
気的に接続する電子部品の実装方法において、予め回路
基板１の接続電極２，３上に供給されるＰｂフリーはん
だ（Ｐｂフリーはんだペースト２２に含まれる）の液相
線温度よりも低い液相線温度を有するＰｂフリーはんだ
（Ｐｂフリーはんだメッキ２１）を電子部品４，７の接
続端子５，８の表面に形成しておき、その上で加熱処理
して接続端子５，８を接続電極２，３に接合する。
を行なう電子部品の実装方法及び電子部品の実装構造に
関し、Ｐｂフリーはんだを使用しても実装信頼性の向上
を図ることを課題とする。 【解決手段】接続端子（リード５，接続端子８）上にＰ
ｂフリーはんだメッキ２１が形成された電子部品（半導
体装置４，コンデンサ７）を、接続電極２，３上にＰｂ
フリーはんだペースト２２が供給された回路基板１に電
気的に接続する電子部品の実装方法において、予め回路
基板１の接続電極２，３上に供給されるＰｂフリーはん
だ（Ｐｂフリーはんだペースト２２に含まれる）の液相
線温度よりも低い液相線温度を有するＰｂフリーはんだ
（Ｐｂフリーはんだメッキ２１）を電子部品４，７の接
続端子５，８の表面に形成しておき、その上で加熱処理
して接続端子５，８を接続電極２，３に接合する。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品の実装方法
及び電子部品の実装構造に係り、特に鉛を有さないはん
だを用いて実装処理を行なう電子部品の実装方法及び電
子部品の実装構造に関する。
及び電子部品の実装構造に係り、特に鉛を有さないはん
だを用いて実装処理を行なう電子部品の実装方法及び電
子部品の実装構造に関する。
【０００２】一般に表面実装では、回路基板に形成され
た接続電極上にメタルマスクを介してはんだペーストを
所定量印刷し、電子部品（表面実装部品）をこのはんだ
ペースト上に搭載し、続いて加熱リフローによってはん
だペーストを溶融、凝固させて表面実装部品を回路基板
に電気的かつ機械的に実装する方法が取られている。一
方、近年では上記の回路基板及び表面実装部品が搭載さ
れる電子部品に対して高い信頼性が望まれており、これ
に伴い回路基板と表面実装部品との接合強度の向上が望
まれている。
た接続電極上にメタルマスクを介してはんだペーストを
所定量印刷し、電子部品（表面実装部品）をこのはんだ
ペースト上に搭載し、続いて加熱リフローによってはん
だペーストを溶融、凝固させて表面実装部品を回路基板
に電気的かつ機械的に実装する方法が取られている。一
方、近年では上記の回路基板及び表面実装部品が搭載さ
れる電子部品に対して高い信頼性が望まれており、これ
に伴い回路基板と表面実装部品との接合強度の向上が望
まれている。
【０００３】
【従来の技術】図１は、従来の電子部品（表面実装部
品）の実装方法及び実装構造を示している。図１（Ａ）
は実装前の状態を示し、図１（Ｂ）は実装した後の状態
を示している。同図に示す例では、電子部品として半導
体装置４とコンデンサ７を回路基板１に表面実装する例
を示している。
品）の実装方法及び実装構造を示している。図１（Ａ）
は実装前の状態を示し、図１（Ｂ）は実装した後の状態
を示している。同図に示す例では、電子部品として半導
体装置４とコンデンサ７を回路基板１に表面実装する例
を示している。
【０００４】半導体装置４はＱＦＰ（Quad Flat Packag
e）タイプの半導体装置であり、パッケージ側面からガ
ルウイング状に延出するリード５を有している。また、
リード５の表面には、はんだ付け性の向上を図る面から
はんだめっき６が形成されている。尚、導体装置４には
複数のリード５が配設されているが、図示の便宜上、図
１には１本のリード５のみを示している。
e）タイプの半導体装置であり、パッケージ側面からガ
ルウイング状に延出するリード５を有している。また、
リード５の表面には、はんだ付け性の向上を図る面から
はんだめっき６が形成されている。尚、導体装置４には
複数のリード５が配設されているが、図示の便宜上、図
１には１本のリード５のみを示している。
【０００５】コンデンサ７はチップ状部品であり、半導
体装置４に対して小さな部品である。このコンデンサ７
の両側部には接続端子８が形成されており、この接続端
子８にもはんだ付け性の向上を図る面からはんだめっき
６が形成されている。
体装置４に対して小さな部品である。このコンデンサ７
の両側部には接続端子８が形成されており、この接続端
子８にもはんだ付け性の向上を図る面からはんだめっき
６が形成されている。
【０００６】また、回路基板１の上面には、接続電極
２，３が形成されている。この接続電極２，３の形成位
置は、前記した半導体装置４及びコンデンサ７の実装位
置に対応して形成されている。
２，３が形成されている。この接続電極２，３の形成位
置は、前記した半導体装置４及びコンデンサ７の実装位
置に対応して形成されている。
【０００７】具体的には、接続電極２は前記のリード５
の実装位置と対応する位置に形成されており、接続電極
３は接続端子８の実装位置と対応する位置に形成されて
いる。この各接続電極２，３には、それぞれはんだペー
スト９が印刷されている。
の実装位置と対応する位置に形成されており、接続電極
３は接続端子８の実装位置と対応する位置に形成されて
いる。この各接続電極２，３には、それぞれはんだペー
スト９が印刷されている。
【０００８】はんだペースト９は、有機材料よりなるフ
ラックスにはんだの粒体を混入したものであり、このは
んだとしてはＳｎ−３７Ｐｂはんだ（共晶：融点１８３
℃）を用いるのが一般的である。また、リード５及び接
続端子８に形成されるはんだメッキ６は、はんだペース
ト９に用いるはんだ材料よりも高融点を有したはんだ材
料が選定されている。
ラックスにはんだの粒体を混入したものであり、このは
んだとしてはＳｎ−３７Ｐｂはんだ（共晶：融点１８３
℃）を用いるのが一般的である。また、リード５及び接
続端子８に形成されるはんだメッキ６は、はんだペース
ト９に用いるはんだ材料よりも高融点を有したはんだ材
料が選定されている。
【０００９】そして、半導体装置４及びコンデンサ７を
回路基板１に表面実装するには、はんだペースト９が配
設された各接続電極２，３上にリード５および接続端子
８を仮止めし、リフロー炉において約２１０℃近傍のリ
フロー温度でリフロー処理を行なう。
回路基板１に表面実装するには、はんだペースト９が配
設された各接続電極２，３上にリード５および接続端子
８を仮止めし、リフロー炉において約２１０℃近傍のリ
フロー温度でリフロー処理を行なう。
【００１０】これにより、はんだペースト９内の有機材
料は揮発しはんだ粒体は溶融する。また、リード５及び
接続端子８に形勢されているはんだメッキ６も、リフロ
ー処理により溶融する。そして、その後に冷却されるこ
とにより、図１（Ｂ）に示すように凝固したはんだ１０
によりリード５は接続電極２に、接続端子８は接続電極
３に接合される。
料は揮発しはんだ粒体は溶融する。また、リード５及び
接続端子８に形勢されているはんだメッキ６も、リフロ
ー処理により溶融する。そして、その後に冷却されるこ
とにより、図１（Ｂ）に示すように凝固したはんだ１０
によりリード５は接続電極２に、接続端子８は接続電極
３に接合される。
【００１１】
【発明が解決しようとする課題】ところで、近年問題化
されている環境への影響の点から、鉛（Ｐｂ）を含まな
いはんだ（いわゆる、Ｐｂフリーはんだ）の使用が要求
されている。Ｐｂフリーはんだは、現在使用しているＳ
ｎ−Ｐｂ共晶はんだの融点よりも高いものがほとんどで
ある。
されている環境への影響の点から、鉛（Ｐｂ）を含まな
いはんだ（いわゆる、Ｐｂフリーはんだ）の使用が要求
されている。Ｐｂフリーはんだは、現在使用しているＳ
ｎ−Ｐｂ共晶はんだの融点よりも高いものがほとんどで
ある。
【００１２】図２は、Ｐｂフリーはんだを用いて半導体
装置４及びコンデンサ７を回路基板１に実装する方法及
び構造を示している。尚、図２において、図１に示した
構成と同一構成については同一符号を付している。
装置４及びコンデンサ７を回路基板１に実装する方法及
び構造を示している。尚、図２において、図１に示した
構成と同一構成については同一符号を付している。
【００１３】Ｐｂフリーはんだを用いて半導体装置４及
びコンデンサ７を回路基板１に実装する場合、リード５
及び接続端子８にはＰｂフリーはんだメッキ１１を形成
する。また、回路基板１の接続電極２，３にはＰｂフリ
ーはんだペースト１２を配設しておく。
びコンデンサ７を回路基板１に実装する場合、リード５
及び接続端子８にはＰｂフリーはんだメッキ１１を形成
する。また、回路基板１の接続電極２，３にはＰｂフリ
ーはんだペースト１２を配設しておく。
【００１４】そして、半導体装置４及びコンデンサ７を
Ｐｂフリーはんだペースト１２により各接続電極２，３
に仮止めした後、リフロー炉においてリフロー処理を行
なう。この際、Ｐｂフリーはんだの融点のマージンを見
越したリフロー温度でリフロー処理を行なう。
Ｐｂフリーはんだペースト１２により各接続電極２，３
に仮止めした後、リフロー炉においてリフロー処理を行
なう。この際、Ｐｂフリーはんだの融点のマージンを見
越したリフロー温度でリフロー処理を行なう。
【００１５】しかしながら、Ｐｂフリーはんだは上記の
ようにＰｂ含むはんだに比べて融点が高いため、実装す
る電子部品の熱容量差により次のような問題点が発生す
る。即ち、回路基板１に各種の電子部品を実装する場
合、通常電子部品の熱容量は異なっている。具体的に
は、図２に示す例では、半導体装置４の熱容量はコンデ
ンサ７の熱容量よりも大きい。よって、コンデンサ７は
半導体装置４に対して加熱され易い特性を有している。
ようにＰｂ含むはんだに比べて融点が高いため、実装す
る電子部品の熱容量差により次のような問題点が発生す
る。即ち、回路基板１に各種の電子部品を実装する場
合、通常電子部品の熱容量は異なっている。具体的に
は、図２に示す例では、半導体装置４の熱容量はコンデ
ンサ７の熱容量よりも大きい。よって、コンデンサ７は
半導体装置４に対して加熱され易い特性を有している。
【００１６】従って、熱容量の大きな半導体装置４と、
熱容量の小さいコンデンサ７を動じに回路基板１に実装
しようとした場合、Ｐｂフリーはんだの融点のマージン
を見越したリフロー温度でリフロー処理を行なうと、熱
容量の小さいコンデンサ７は接合できるが、熱容量の大
きい半導体装置４ではＰｂフリーはんだメッキ１１に溶
融不足が発生し、図２（Ｂ）に示すように接合不良が発
生し、実装信頼性が低下してしまう。
熱容量の小さいコンデンサ７を動じに回路基板１に実装
しようとした場合、Ｐｂフリーはんだの融点のマージン
を見越したリフロー温度でリフロー処理を行なうと、熱
容量の小さいコンデンサ７は接合できるが、熱容量の大
きい半導体装置４ではＰｂフリーはんだメッキ１１に溶
融不足が発生し、図２（Ｂ）に示すように接合不良が発
生し、実装信頼性が低下してしまう。
【００１７】そこで、熱容量が大きい半導体装置４に合
わせてリフロー温度を設定すると（リフロー温度を高め
ると）、半導体装置４と回路基板１は確実に接合できる
ものの、回路基板に同時に搭載されるコンデンサ７等の
耐熱性が低い部品は、上記のリフロー温度に耐えること
ができず、損傷してしまうおそれがある。よって、この
場合においても、実装信頼性が低下してしまう。
わせてリフロー温度を設定すると（リフロー温度を高め
ると）、半導体装置４と回路基板１は確実に接合できる
ものの、回路基板に同時に搭載されるコンデンサ７等の
耐熱性が低い部品は、上記のリフロー温度に耐えること
ができず、損傷してしまうおそれがある。よって、この
場合においても、実装信頼性が低下してしまう。
【００１８】本発明は上記の点に鑑みてなされたもので
あり、Ｐｂフリーはんだを使用しても実装信頼性の向上
を図りうる電子部品の実装方法及び電子部品の実装構造
を提供することを目的とする。
あり、Ｐｂフリーはんだを使用しても実装信頼性の向上
を図りうる電子部品の実装方法及び電子部品の実装構造
を提供することを目的とする。
【００１９】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００２０】請求項１及び請求項４記載の発明は、電子
部品の接続端子の表面に、回路基板の接続電極上に供給
される第２の低融点金属の液相線温度よりも低い液相線
温度を有する材質よりなる第１の低融点金属層を形成し
ておき、その上で加熱処理して接続端子を接続電極に接
合するものである。
部品の接続端子の表面に、回路基板の接続電極上に供給
される第２の低融点金属の液相線温度よりも低い液相線
温度を有する材質よりなる第１の低融点金属層を形成し
ておき、その上で加熱処理して接続端子を接続電極に接
合するものである。
【００２１】電子部品の接続端子の表面に形成される第
１の低融点金属層の液相線温度を、回路基板の接続電極
上に供給される第２の低融点金属の液相線温度よりも低
くすることにより、加熱時には第２の低融点金属（回路
基板に配設されている）よりも先に、第１の低融点金属
層（電子部品に配設されている）が溶融を開始する。こ
のように、加熱温度が第２の低融点金属の液相線温度に
達さなかった場合でも、電子部品側に形成された第１の
低融点金属層の表面が先に溶け始めるため、第２の低融
点金属の溶融は促進される。これにより、第１の低融点
金属と第２の低融点金属の未溶融を防止でき、各低融点
金属を確実に接合することができるため、電子部品と回
路基板の接合不良の発生率を低減することができる。
１の低融点金属層の液相線温度を、回路基板の接続電極
上に供給される第２の低融点金属の液相線温度よりも低
くすることにより、加熱時には第２の低融点金属（回路
基板に配設されている）よりも先に、第１の低融点金属
層（電子部品に配設されている）が溶融を開始する。こ
のように、加熱温度が第２の低融点金属の液相線温度に
達さなかった場合でも、電子部品側に形成された第１の
低融点金属層の表面が先に溶け始めるため、第２の低融
点金属の溶融は促進される。これにより、第１の低融点
金属と第２の低融点金属の未溶融を防止でき、各低融点
金属を確実に接合することができるため、電子部品と回
路基板の接合不良の発生率を低減することができる。
【００２２】また、請求項２または請求項５記載の発明
のように、第１の低融点金属の液相線温度を１１０℃以
上１８０℃以下とすることにより、電子部品と回路基板
の接合をより良好に行なうことができる。
のように、第１の低融点金属の液相線温度を１１０℃以
上１８０℃以下とすることにより、電子部品と回路基板
の接合をより良好に行なうことができる。
【００２３】また、請求項３または請求項６記載の発明
のように、第１の低融点金属としては、ビスマスまたは
インジウムのいずれか一方を錫に含有させた合金を用い
ることができる。
のように、第１の低融点金属としては、ビスマスまたは
インジウムのいずれか一方を錫に含有させた合金を用い
ることができる。
【００２４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
て図面と共に説明する。
【００２５】先に説明したように、本発明者等は図２に
示すように、Ｐｂフリーはんだペースト１２が供給され
た接続電極２，３を有する回路基板１に対し、Ｐｂフリ
ーはんだメッキ１１が供給されている半導体装置４及び
コンデンサ７を実装する実験を行なったところ、コンデ
ンサ７は接続電極３に適正にはんだ付けされたが、半導
体装置４ははんだ付けされない現象が発生した。
示すように、Ｐｂフリーはんだペースト１２が供給され
た接続電極２，３を有する回路基板１に対し、Ｐｂフリ
ーはんだメッキ１１が供給されている半導体装置４及び
コンデンサ７を実装する実験を行なったところ、コンデ
ンサ７は接続電極３に適正にはんだ付けされたが、半導
体装置４ははんだ付けされない現象が発生した。
【００２６】このとき、Ｐｂフリーはんだメッキ１１と
して用いたＰｂフリーはんだ、及びＰｂフリーはんだペ
ースト１２内に混入したＰｂフリーはんだは同一組成を
有したものであり、具体的には錫（Ｓｎ）を基材とし
て、これに銀（Ａｇ）、銅（Ｃｕ）を含有させたＰｂフ
リーはんだ（Ｓｎ−３．５Ａｇ−０．７５Ｃｕ）を使用
した。また、このときのリフロー温度は、Ｐｂフリーは
んだの融点のマージンを見越し２３０℃に設定した。
して用いたＰｂフリーはんだ、及びＰｂフリーはんだペ
ースト１２内に混入したＰｂフリーはんだは同一組成を
有したものであり、具体的には錫（Ｓｎ）を基材とし
て、これに銀（Ａｇ）、銅（Ｃｕ）を含有させたＰｂフ
リーはんだ（Ｓｎ−３．５Ａｇ−０．７５Ｃｕ）を使用
した。また、このときのリフロー温度は、Ｐｂフリーは
んだの融点のマージンを見越し２３０℃に設定した。
【００２７】一方、上記と同一のＰｂフリーはんだ（Ｓ
ｎ−３．５Ａｇ−０．７５Ｃｕ）を用いたＰｂフリーは
んだメッキ１１，Ｐｂフリーはんだペースト１２使用
し、回路基板１にコンデンサ７のみを実装する実験、及
び半導体装置４のみを実装する実験を行なったところ、
いずれの場合も実装を行なうことができた。しかしなが
ら、半導体装置４のみを回路基板１に実装する場合に
は、コンデンサ７のみを回路基板１に実装する場合に比
べ、リフロー温度を高める必要があった。
ｎ−３．５Ａｇ−０．７５Ｃｕ）を用いたＰｂフリーは
んだメッキ１１，Ｐｂフリーはんだペースト１２使用
し、回路基板１にコンデンサ７のみを実装する実験、及
び半導体装置４のみを実装する実験を行なったところ、
いずれの場合も実装を行なうことができた。しかしなが
ら、半導体装置４のみを回路基板１に実装する場合に
は、コンデンサ７のみを回路基板１に実装する場合に比
べ、リフロー温度を高める必要があった。
【００２８】上記の各実験結果より、本発明者は、半導
体装置４とコンデンサ７を同時にリフロー処理しても、
リフロー時におけるＰｂフリーはんだメッキ１１上のＰ
ｂフリーはんだメッキ１１の温度、接続端子８上のＰｂ
フリーはんだメッキ１１の温度、及び接続電極２，３上
のＰｂフリーはんだペースト１２の温度に差が生じてい
るとの推論に達した。
体装置４とコンデンサ７を同時にリフロー処理しても、
リフロー時におけるＰｂフリーはんだメッキ１１上のＰ
ｂフリーはんだメッキ１１の温度、接続端子８上のＰｂ
フリーはんだメッキ１１の温度、及び接続電極２，３上
のＰｂフリーはんだペースト１２の温度に差が生じてい
るとの推論に達した。
【００２９】そこで、回路基板１，半導体装置４，及び
コンデンサ７の熱容量を測定したところ、熱容量の大き
さは（コンデンサ７）＜（半導体装置４）の順となって
いた。よって、上記実験で用いているＰｂフリーはんだ
（Ｓｎ−３．５Ａｇ−０．７５Ｃｕ：融点２１６℃〜２
２０℃）の場合、その融点以上の温度（例えば、２３０
℃）でリフロー処理を行なうと、先ずコンデンサ７に供
給されたＰｂフリーはんだメッキ１１が溶融し、続いて
半導体装置４のリード５に形成されたＰｂフリーはんだ
メッキ１１が溶融し、最後に回路基板１の接続電極２，
３に供給されているＰｂフリーはんだペースト１２内の
Ｐｂフリーはんだが溶融するものと考えられる。
コンデンサ７の熱容量を測定したところ、熱容量の大き
さは（コンデンサ７）＜（半導体装置４）の順となって
いた。よって、上記実験で用いているＰｂフリーはんだ
（Ｓｎ−３．５Ａｇ−０．７５Ｃｕ：融点２１６℃〜２
２０℃）の場合、その融点以上の温度（例えば、２３０
℃）でリフロー処理を行なうと、先ずコンデンサ７に供
給されたＰｂフリーはんだメッキ１１が溶融し、続いて
半導体装置４のリード５に形成されたＰｂフリーはんだ
メッキ１１が溶融し、最後に回路基板１の接続電極２，
３に供給されているＰｂフリーはんだペースト１２内の
Ｐｂフリーはんだが溶融するものと考えられる。
【００３０】従って、この熱容量差を考慮してリフロー
温度を設定すれば、半導体装置４及びコンデンサ７を回
路基板１に実装することができる。そこで、半導体装置
４及びコンデンサ７を共に回路基板１にはんだ付けし実
装しうる温度を求めたところ、約２４０℃であった。し
かしながら、この温度（２４０℃）はコンデンサ７の耐
熱温度（２３０℃）を超えており、よってリフロー温度
を２４０℃に設定すると、はんだ付けは確実に行なえる
ものの、コンデンサ７が損傷するおそれがある。
温度を設定すれば、半導体装置４及びコンデンサ７を回
路基板１に実装することができる。そこで、半導体装置
４及びコンデンサ７を共に回路基板１にはんだ付けし実
装しうる温度を求めたところ、約２４０℃であった。し
かしながら、この温度（２４０℃）はコンデンサ７の耐
熱温度（２３０℃）を超えており、よってリフロー温度
を２４０℃に設定すると、はんだ付けは確実に行なえる
ものの、コンデンサ７が損傷するおそれがある。
【００３１】ここで、本発明者は図２に示した実験結果
より次に示す点に注目した。
より次に示す点に注目した。
【００３２】即ち、上記説明より、図２に示す実験実施
時には、溶融しているＰｂフリーはんだは、コンデンサ
７に配設されたＰｂフリーはんだメッキ１１のみであ
り、リード５に配設されたＰｂフリーはんだメッキ１１
及び接続電極２，３に配設されているＰｂフリーはんだ
ペースト１２内のＰｂフリーはんだは溶融していない。
よって、コンデンサ７と接続電極３のはんだ付け時にお
いては、コンデンサ７側のＰｂフリーはんだ（Ｐｂフリ
ーはんだメッキ１１）のみが溶融し、接続電極３のＰｂ
フリーはんだ（Ｐｂフリーはんだペースト１２）は溶融
していない状態となっているはずである。
時には、溶融しているＰｂフリーはんだは、コンデンサ
７に配設されたＰｂフリーはんだメッキ１１のみであ
り、リード５に配設されたＰｂフリーはんだメッキ１１
及び接続電極２，３に配設されているＰｂフリーはんだ
ペースト１２内のＰｂフリーはんだは溶融していない。
よって、コンデンサ７と接続電極３のはんだ付け時にお
いては、コンデンサ７側のＰｂフリーはんだ（Ｐｂフリ
ーはんだメッキ１１）のみが溶融し、接続電極３のＰｂ
フリーはんだ（Ｐｂフリーはんだペースト１２）は溶融
していない状態となっているはずである。
【００３３】しかしながら、図２に示したように、コン
デンサ７の接続端子８を接続電極３に確実にはんだ付け
できるのは、コンデンサ７側のＰｂフリーはんだが溶融
していることによるものと考えられる。即ち、金属は溶
融することにより金属内の原子の運動が活性化される。
この活性化されたコンデンサ７側のＰｂフリーはんだが
接続電極３上のＰｂフリーはんだと接すると、この接し
た部位における拡散性が増大し、これにより合金化が促
進されるものと考えられる。
デンサ７の接続端子８を接続電極３に確実にはんだ付け
できるのは、コンデンサ７側のＰｂフリーはんだが溶融
していることによるものと考えられる。即ち、金属は溶
融することにより金属内の原子の運動が活性化される。
この活性化されたコンデンサ７側のＰｂフリーはんだが
接続電極３上のＰｂフリーはんだと接すると、この接し
た部位における拡散性が増大し、これにより合金化が促
進されるものと考えられる。
【００３４】従って、半導体装置４側のようにＰｂフリ
ーはんだメッキ１１と接続電極２上のＰｂフリーはんだ
ペースト１２を構成するＰｂフリーはんだが共に溶融し
ていない場合にははんだ付けは行なわれないが、コンデ
ンサ７側のようにＰｂフリーはんだメッキ１１を構成す
るＰｂフリーはんだが溶融している場合にははんだ付け
が確実に行なわれる。
ーはんだメッキ１１と接続電極２上のＰｂフリーはんだ
ペースト１２を構成するＰｂフリーはんだが共に溶融し
ていない場合にははんだ付けは行なわれないが、コンデ
ンサ７側のようにＰｂフリーはんだメッキ１１を構成す
るＰｂフリーはんだが溶融している場合にははんだ付け
が確実に行なわれる。
【００３５】即ち、リフロー時において、電子部品側
（半導体装置４，コンデンサ７）に配設されたＰｂフリ
ーはんだか、或いは回路基板１側に配設されたＰｂフリ
ーはんだの一方が溶融していれば、確実なはんだ付け処
理を行なうことができる。
（半導体装置４，コンデンサ７）に配設されたＰｂフリ
ーはんだか、或いは回路基板１側に配設されたＰｂフリ
ーはんだの一方が溶融していれば、確実なはんだ付け処
理を行なうことができる。
【００３６】しかしながら、電子部品４，７の熱容量と
回路基板１の熱容量を比較すると回路基板１の方が熱容
量は大きいため、回路基板１側のＰｂフリーはんだを溶
融することは現実的でない。よって、リフロー時におい
て、電子部品側（半導体装置４，コンデンサ７）に配設
されたＰｂフリーはんだが溶融する構成とすれば、確実
なはんだ付けを行なうことができる。
回路基板１の熱容量を比較すると回路基板１の方が熱容
量は大きいため、回路基板１側のＰｂフリーはんだを溶
融することは現実的でない。よって、リフロー時におい
て、電子部品側（半導体装置４，コンデンサ７）に配設
されたＰｂフリーはんだが溶融する構成とすれば、確実
なはんだ付けを行なうことができる。
【００３７】ところが、電子部品側（半導体装置４，コ
ンデンサ７）に配設されたＰｂフリーはんだと、回路基
板１側に配設されたＰｂフリーはんだを従来のように同
一材質とした場合、リフロー時において、電子部品側に
配設されたＰｂフリーはんだのみを溶融する構成とする
のは困難である。
ンデンサ７）に配設されたＰｂフリーはんだと、回路基
板１側に配設されたＰｂフリーはんだを従来のように同
一材質とした場合、リフロー時において、電子部品側に
配設されたＰｂフリーはんだのみを溶融する構成とする
のは困難である。
【００３８】そこで本発明者は、図３に示すように、電
子部品（半導体装置４，コンデンサ７）の接続端子（リ
ード５，接続端子８）の表面に、回路基板１の接続電極
２，３上に供給されるＰｂフリーはんだペースト２２
（第２の低融点金属）の液相線温度よりも低い液相線温
度を有する材質よりなるＰｂフリーはんだメッキ２１
（第１の低融点金属層）を形成しておき、その上でリフ
ロー処理して接続端子（リード５，接続端子８）を接続
電極２，３に接合すること考案するに至った。尚、液相
線温度とは液体のみ存在する界域と、液体と固体とが共
存する界域との境界線となる温度をいい、この液相線温
度は若干の高低差はあるが、ほぼ融点と等価なものであ
る。
子部品（半導体装置４，コンデンサ７）の接続端子（リ
ード５，接続端子８）の表面に、回路基板１の接続電極
２，３上に供給されるＰｂフリーはんだペースト２２
（第２の低融点金属）の液相線温度よりも低い液相線温
度を有する材質よりなるＰｂフリーはんだメッキ２１
（第１の低融点金属層）を形成しておき、その上でリフ
ロー処理して接続端子（リード５，接続端子８）を接続
電極２，３に接合すること考案するに至った。尚、液相
線温度とは液体のみ存在する界域と、液体と固体とが共
存する界域との境界線となる温度をいい、この液相線温
度は若干の高低差はあるが、ほぼ融点と等価なものであ
る。
【００３９】
【実施例】次に、上記した理論に基づき本発明者が実施
した実施例について実験結果に基づき説明する。
した実施例について実験結果に基づき説明する。
【００４０】半導体装置４としては、ＱＦＰ（Quad Fla
t Package）タイプで、端子数256Pin、パッケージ底面
が□358ｍｍであるの半導体装置を用いた。また、コン
デンサ７としては、電解アルミコンデンサを用いた。ま
た、回路基板としては、接続電極の電極径が0.78ｍｍで
あるものを使用した。更に、実装時におけるリフロー温
度は最大で２２０℃とした。
t Package）タイプで、端子数256Pin、パッケージ底面
が□358ｍｍであるの半導体装置を用いた。また、コン
デンサ７としては、電解アルミコンデンサを用いた。ま
た、回路基板としては、接続電極の電極径が0.78ｍｍで
あるものを使用した。更に、実装時におけるリフロー温
度は最大で２２０℃とした。
【００４１】一方、熱サイクル試験の条件としては、−
５５℃を３０分、１２５℃を３０分、これを１サイクル
として行った。また、熱サイクル試験中にＢＧＡの特性
を同時に検査し、抵抗値が１０％以上上昇した場合、及
びオープンした場合に不良（ＮＧ）であると判定した。
５５℃を３０分、１２５℃を３０分、これを１サイクル
として行った。また、熱サイクル試験中にＢＧＡの特性
を同時に検査し、抵抗値が１０％以上上昇した場合、及
びオープンした場合に不良（ＮＧ）であると判定した。
【００４２】 実施例１ 半導体装置４のリード５に形成されるＰｂフリーはんだ
メッキ２１の材料として、Ｓｎ−５７Ｂｉを用いた。こ
のＳｎ−５７Ｂｉの融点（液相線温度）は１３７℃であ
る。また、回路基板１の接続電極２上に供給されるＰｂ
フリーはんだペースト２２に含有されるＰｂフリーはん
だは、Ｓｎ−２Ａｇ−０．５Ｃｕ−７．５Ｂｉであり、
その固相線温度１８８℃であり液相線温度は２１４℃で
ある。
メッキ２１の材料として、Ｓｎ−５７Ｂｉを用いた。こ
のＳｎ−５７Ｂｉの融点（液相線温度）は１３７℃であ
る。また、回路基板１の接続電極２上に供給されるＰｂ
フリーはんだペースト２２に含有されるＰｂフリーはん
だは、Ｓｎ−２Ａｇ−０．５Ｃｕ−７．５Ｂｉであり、
その固相線温度１８８℃であり液相線温度は２１４℃で
ある。
【００４３】上記構成とされた半導体装置４及びコンデ
ンサ７を回路基板１上の各接続電極２，３上に仮止め
し、２２０℃でリフローを行なったところ、図３（Ｂ）
に示すように、半導体装置４及びコンデンサ７ともにＰ
ｂフリーはんだ２３により確実に回路基板１にはんだ付
けすることができた。
ンサ７を回路基板１上の各接続電極２，３上に仮止め
し、２２０℃でリフローを行なったところ、図３（Ｂ）
に示すように、半導体装置４及びコンデンサ７ともにＰ
ｂフリーはんだ２３により確実に回路基板１にはんだ付
けすることができた。
【００４４】その後に上記条件で熱サイクル試験を５０
０サイクルまで行なったところ、不良は発生しなかっ
た。
０サイクルまで行なったところ、不良は発生しなかっ
た。
【００４５】 実施例２ 実施例２では、リード５に形成されるＰｂフリーはんだ
メッキ２１の材料として、実施例１と同様にＳｎ−５７
Ｂｉを用いた（液相線温度（融点）は１３７℃）。ま
た、回路基板１の接続電極２上に供給されるＰｂフリー
はんだペースト２２に含有されるＰｂフリーはんだは、
Ｓｎ−３．５Ａｇ−０．７５Ｃｕであり、その液相線温
度（融点）は２１４℃である。
メッキ２１の材料として、実施例１と同様にＳｎ−５７
Ｂｉを用いた（液相線温度（融点）は１３７℃）。ま
た、回路基板１の接続電極２上に供給されるＰｂフリー
はんだペースト２２に含有されるＰｂフリーはんだは、
Ｓｎ−３．５Ａｇ−０．７５Ｃｕであり、その液相線温
度（融点）は２１４℃である。
【００４６】上記構成とされた半導体装置４及びコンデ
ンサ７を回路基板１上の各接続電極２，３上に仮止め
し、２２０℃でリフローを行なったところ、半導体装置
４及びコンデンサ７ともにＰｂフリーはんだ２３により
確実に回路基板１にはんだ付けすることができた。
ンサ７を回路基板１上の各接続電極２，３上に仮止め
し、２２０℃でリフローを行なったところ、半導体装置
４及びコンデンサ７ともにＰｂフリーはんだ２３により
確実に回路基板１にはんだ付けすることができた。
【００４７】その後に上記条件で熱サイクル試験を５０
０サイクルまで行なったところ、不良は発生しなかっ
た。
０サイクルまで行なったところ、不良は発生しなかっ
た。
【００４８】 実施例３ 実施例３では、リード５に形成されるＰｂフリーはんだ
メッキ２１の材料として、Ｓｎ−５２Ｉｎを用いた（液
相線温度（融点）は１１７℃）。また、回路基板１の接
続電極２上に供給されるＰｂフリーはんだペースト２２
に含有されるＰｂフリーはんだは、Ｓｎ−２Ａｇ−０．
５Ｃｕ−７．５Ｂｉであり、その固相線温度１８８℃で
あり液相線温度は２１４℃である。
メッキ２１の材料として、Ｓｎ−５２Ｉｎを用いた（液
相線温度（融点）は１１７℃）。また、回路基板１の接
続電極２上に供給されるＰｂフリーはんだペースト２２
に含有されるＰｂフリーはんだは、Ｓｎ−２Ａｇ−０．
５Ｃｕ−７．５Ｂｉであり、その固相線温度１８８℃で
あり液相線温度は２１４℃である。
【００４９】上記構成とされた半導体装置４及びコンデ
ンサ７を回路基板１上の各接続電極２，３上に仮止め
し、２２０℃でリフローを行なったところ、半導体装置
４及びコンデンサ７ともにＰｂフリーはんだ２３により
確実に回路基板１にはんだ付けすることができた。
ンサ７を回路基板１上の各接続電極２，３上に仮止め
し、２２０℃でリフローを行なったところ、半導体装置
４及びコンデンサ７ともにＰｂフリーはんだ２３により
確実に回路基板１にはんだ付けすることができた。
【００５０】その後に上記条件で熱サイクル試験を５０
０サイクルまで行なったところ、不良は発生しなかっ
た。
０サイクルまで行なったところ、不良は発生しなかっ
た。
【００５１】上記実験にも示したように、回路基板１の
接続電極２上に供給されるＰｂフリーはんだペースト２
２に含有されるＰｂフリーはんだに対して低い液相線温
度を有するＰｂフリーはんだは、ＢｉまたはＩｎのいず
れか一方をＳｎに含有させた合金を用いることが望まし
い。これは、他のＡｇ等の金属を含有させて合金を生成
すると、液相線温度が上昇してしまうことによる。
接続電極２上に供給されるＰｂフリーはんだペースト２
２に含有されるＰｂフリーはんだに対して低い液相線温
度を有するＰｂフリーはんだは、ＢｉまたはＩｎのいず
れか一方をＳｎに含有させた合金を用いることが望まし
い。これは、他のＡｇ等の金属を含有させて合金を生成
すると、液相線温度が上昇してしまうことによる。
【００５２】また、ＳｎにＢｉまたはＩｎのいずれか一
方を含有させたＰｂフリーはんだの液相線温度は、Ｓｎ
に対するＢｉまたはＩｎの含有量を調整することによ
り、制御することが可能である。具体的には、液相線温
度を１１０℃以上１８０℃以下とすることにより、電子
部品（半導体装置４，コンデンサ７）と回路基板１の接
合をより良好に行なうことができる。
方を含有させたＰｂフリーはんだの液相線温度は、Ｓｎ
に対するＢｉまたはＩｎの含有量を調整することによ
り、制御することが可能である。具体的には、液相線温
度を１１０℃以上１８０℃以下とすることにより、電子
部品（半導体装置４，コンデンサ７）と回路基板１の接
合をより良好に行なうことができる。
【００５３】尚、上記した説明において、「鉛（Ｐｂ）
を含まない半田」とは、実質的に鉛を含まないものを含
むものとする。即ち、半田メーカにおけるはんだ製造時
に、どうしても混入してしまう程度の鉛を含むものにつ
いては、「鉛（Ｐｂ）を含まない半田」というものとす
る。
を含まない半田」とは、実質的に鉛を含まないものを含
むものとする。即ち、半田メーカにおけるはんだ製造時
に、どうしても混入してしまう程度の鉛を含むものにつ
いては、「鉛（Ｐｂ）を含まない半田」というものとす
る。
【００５４】
【発明の効果】上述の如く各請求項に係る本発明によれ
ば、加熱温度が第２の低融点金属の液相線温度に達さな
かった場合でも、電子部品側に形成された第１の低融点
金属層の表面が先に溶け始めるため第２の低融点金属の
溶融は促進される。よって、第１の低融点金属と第２の
低融点金属の未溶融を防止でき、各低融点金属を確実に
接合することができるため、電子部品と回路基板の接合
不良の発生率を低減することができる。
ば、加熱温度が第２の低融点金属の液相線温度に達さな
かった場合でも、電子部品側に形成された第１の低融点
金属層の表面が先に溶け始めるため第２の低融点金属の
溶融は促進される。よって、第１の低融点金属と第２の
低融点金属の未溶融を防止でき、各低融点金属を確実に
接合することができるため、電子部品と回路基板の接合
不良の発生率を低減することができる。
【図１】従来の一例である電子部品の実装方法を説明す
るための図である。
るための図である。
【図２】従来の電子部品の実装方法で発生する問題点を
説明するための図である。
説明するための図である。
【図３】本発明の一実施例である電子部品の実装方法及
び実装構造を説明するための図である。
び実装構造を説明するための図である。
１ 回路基板 ２ 接続電極 ３ 接続電極 ４ 半導体装置 ６ はんだメッキ ７ コンデンサ ８ 接続端子 ２２ Ｐｂフリーはんだペースト ２３ Ｐｂフリーはんだ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｅ // Ｂ２３Ｋ 101:42 Ｂ２３Ｋ 101:42 Ｆターム(参考） 5E319 AA03 AB01 AB05 AC01 BB05 CC36 CC58 CD29 GG03 5F067 DD08
Claims (6)
- 【請求項１】 接続端子上に鉛を含まない第１の低融点
金属が形成された電子部品を、接続電極上に鉛を実質的
に含まない第２の低融点金属が供給された回路基板に電
気的に接続する電子部品の実装方法であって、 前記電子部品の接続端子の表面に、予め前記回路基板の
接続電極上に供給される第２の低融点金属の液相線温度
よりも低い液相線温度を有する材質よりなる第１の低融
点金属層を形成しておき、その上で加熱処理して前記接
続端子を前記接続電極に接合することを特徴とする電子
部品の実装方法。 - 【請求項２】 請求項１記載の電子部品の実装方法にお
いて、 前記第１の低融点金属の液相線温度が１１０℃以上１８
０℃以下であることを特徴とする電子部品の実装方法。 - 【請求項３】 請求項１または２記載の電子部品の実装
方法において、 前記第１の低融点金属は、ビスマスまたはインジウムの
いずれか一方を錫に含有させた合金であることを特徴と
する電子部品の実装方法。 - 【請求項４】 接続端子上に鉛を含まない第１の低融点
金属が形成された電子部品を、鉛を実質的に含まない第
２の低融点金属が供給された接続電極を有する回路基板
上に実装する電子部品の実装構造であって、 前記第１の低融点金属として、前記第２の低融点金属の
液相線温度よりも低い液相線温度を有する金属を用いた
ことを特徴とする電子部品の実装方法。 - 【請求項５】 請求項４記載の電子部品の実装構造にお
いて、 前記第１の低融点金属の液相線温度が１１０℃以上１８
０℃以下であることを特徴とする電子部品の実装構造。 - 【請求項６】 請求項４または５記載の電子部品の実装
方法において、 前記第１の低融点金属は、ビスマスまたはインジウムの
いずれか一方を錫に含有させた合金であることを特徴と
する電子部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181980A JP2002009428A (ja) | 2000-06-16 | 2000-06-16 | 電子部品の実装方法及び電子部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000181980A JP2002009428A (ja) | 2000-06-16 | 2000-06-16 | 電子部品の実装方法及び電子部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002009428A true JP2002009428A (ja) | 2002-01-11 |
Family
ID=18682829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000181980A Pending JP2002009428A (ja) | 2000-06-16 | 2000-06-16 | 電子部品の実装方法及び電子部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002009428A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009070997A (ja) * | 2007-09-12 | 2009-04-02 | Toyota Motor Corp | 半導体装置 |
| WO2017199720A1 (ja) * | 2016-05-19 | 2017-11-23 | 昭和電工株式会社 | 電子部品の実装方法 |
| US10028387B2 (en) | 2016-11-29 | 2018-07-17 | Fujitsu Limited | Electronic part bonding substrate |
-
2000
- 2000-06-16 JP JP2000181980A patent/JP2002009428A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009070997A (ja) * | 2007-09-12 | 2009-04-02 | Toyota Motor Corp | 半導体装置 |
| WO2017199720A1 (ja) * | 2016-05-19 | 2017-11-23 | 昭和電工株式会社 | 電子部品の実装方法 |
| US10028387B2 (en) | 2016-11-29 | 2018-07-17 | Fujitsu Limited | Electronic part bonding substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7145236B2 (en) | Semiconductor device having solder bumps reliably reflow solderable | |
| US6189771B1 (en) | Method of forming solder bump and method of mounting the same | |
| JP4799997B2 (ja) | 電子機器用プリント板の製造方法およびこれを用いた電子機器 | |
| KR100776114B1 (ko) | 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법 | |
| JP3232963B2 (ja) | 有機基板接続用鉛レスはんだ及びそれを用いた実装品 | |
| JP4143478B2 (ja) | はんだ接続構造および電子部品のはんだ接続方法 | |
| KR101209845B1 (ko) | 전자부품 땜납 방법 및 전자부품 땜납 구조 | |
| KR100671394B1 (ko) | Ｐｂ프리 땜납 합금을 이용한 리플로우 납땜 방법 및 혼재실장 방법 및 혼재 실장 구조체 | |
| JP4181759B2 (ja) | 電子部品の実装方法および実装構造体の製造方法 | |
| JP4211828B2 (ja) | 実装構造体 | |
| JP2004165637A (ja) | 半導体装置 | |
| JP2001168519A (ja) | 混載実装構造体及び混載実装方法並びに電子機器 | |
| JP2002009428A (ja) | 電子部品の実装方法及び電子部品の実装構造 | |
| JP4027534B2 (ja) | 電子部品の実装方法 | |
| JP2002185130A (ja) | 電子回路装置及び電子部品 | |
| JP2004034134A (ja) | 線はんだおよび電子機器の製造方法 | |
| JP2002359461A (ja) | 電子部品の実装方法および実装構造体、メタルマスク | |
| JP4071049B2 (ja) | 鉛フリー半田ペースト | |
| JP2004031724A (ja) | ワークの半田付け方法及び半田付け実装体 | |
| JP2007188943A (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
| JP3596445B2 (ja) | 半田接合方法ならびに実装構造 | |
| JP2001358458A (ja) | Ｐｂフリーはんだ接続を有する電子機器 | |
| JP3106910B2 (ja) | 低融点半田用フラックス | |
| WO2009150759A1 (ja) | はんだ接合方法及びはんだ継手 | |
| JP2003198116A (ja) | はんだ付け方法および接合構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A977 | Report on retrieval |
Effective date: 20080228 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
| A02 | Decision of refusal |
Effective date: 20080610 Free format text: JAPANESE INTERMEDIATE CODE: A02 |