JP2004034134A - 線はんだおよび電子機器の製造方法 - Google Patents
線はんだおよび電子機器の製造方法 Download PDFInfo
- Publication number
- JP2004034134A JP2004034134A JP2002198096A JP2002198096A JP2004034134A JP 2004034134 A JP2004034134 A JP 2004034134A JP 2002198096 A JP2002198096 A JP 2002198096A JP 2002198096 A JP2002198096 A JP 2002198096A JP 2004034134 A JP2004034134 A JP 2004034134A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- wire
- lead
- connection
- flux
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】Biを有し、かつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有する線はんだ。鉛フリーはんだを用いて電子部品を基板に実装する工程と、該半導体装置が実装された基板を検査する工程と、該検査工程ではんだ接続不良が確認されたときに該はんだ接続不良部を修正する工程を有し、該修正工程では、Biを有しかつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有する線はんだを用いて該はんだ接続不良部を修正する電子機器の製造方法。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、線はんだ、電子機器およびそれらの製造方法に関する。
【0002】
【従来の技術】
従来、電子部品のプリント回路基板へのはんだ付けは、Sn−Pb系はんだが主に用いられていた。Sn−Pb系はんだの中では、融点が183℃の63wt%Sn−37wt%Pbの共晶はんだ(以下、Sn−37Pbのように、元素の割合をwt%を除いて示し、組成比の記述のない元素は残りとする)が最も広く用いられている。これ以外には、SnとPbの配合比を変えたSn−40Pb、Sn−50Pbや、Agを少量添加したSn−40Pb−2Ag等が用いられている。Ag入りのはんだは、基板電極にAgが含まれる場合の電極の食われ防止に効果的とされている。
【0003】
また、このはんだ付け工程を有する電子機器製造プロセスにおいては、外観等の検査工程の後、はんだ不足及びブリッジ等のはんだ付け欠陥を修正するプロセスや、必要に応じて、はんだを継ぎ足すプロセス(もりはんだ、ということもある)を有している。
【0004】
これらのプロセスにおいては、線状のはんだをはんだごてを用いて溶融させて、必要個所にはんだを供給しながら、上記のはんだ付け部の修正等を行う。
【0005】
この線状のはんだ(線はんだと言うこともある)は、はんだ付けに使用されるはんだ材料とほぼ同じであるため、従来の線はんだは鉛を有するものであった。
【0006】
従来の線状のはんだの直径は、狭ピッチ接続部の多い高密度実装用基板の修正の場合には、約0.3mm〜1mm程度の線はんだが広く使用され、狭ピッチ接続部でない基板に対しては1mm〜2mm程度のものが使われている。また、これらの線状のはんだは「ヤニ入りはんだ」と言われるように、内部に、RMA(Rosin Mildly Activated)、RA(Rosin Activated)等のロジンをベースとしたフラックス成分を含んでいる。フラックス成分を有することにより、はんだ付け時に、はんだ表面、及び、はんだ付けしたい材料表面の酸化膜を除去し、良好なはんだ接続を得ることが可能であった。
【0007】
従来の鉛を有する線状のはんだの製造方法は、「電子材料のはんだ付け技術」(工業調査会 大澤直著)に記載されているように、線引加工、冷間或いは熱間押出法によって製造されている。即ち、3rd Symposium on “Microjoining andAssembly Technology in Electronics” p95に記載のように、はんだ材料を円柱状に鋳込み、その鋳塊を油圧押出機を用いて線はんだの原型となる形状に押出加工を行い、その後、さらにダイスを用いた引き抜き等による細線化加工を行っている。
【0008】
一方、複数の電子部品を高密度に実装するプロセスや、両面基板等に実装するプロセスにおいては、従来は階層接続といわれているように、第1段階として融点の高いはんだで接続し、第2段階としてその接続部を溶融させないように、融点の低いはんだで接続するプロセスが用いられてきた。第1段階で用いられるはんだは、例えば、融点232〜240℃のSn−5Sb、融点が221℃のSn−3.5Agであり、それぞれ約260℃、約240℃ではんだ付けを行っていた。この場合、第2段階では、融点が183℃のSn−37Pbが主に使用され、約210℃ではんだ付けを行えば、第1段階で接続した接続部が溶融せず、階層接続が可能であった。
【0009】
【発明が解決しようとする課題】
しかし、現在、環境を懸念して、はんだ中に鉛を積極的に含まない(はんだ中から鉛を積極的に排除した)鉛フリーはんだ材料、及びそれを用いたはんだ付け方法の開発が進められており、この新しい材料系での階層接続が必要になっている。
【0010】
Sn−37Pbはんだを代替するための鉛フリーはんだ材料としては、Sn−Ag共晶系、Sn−Cu共晶系、Sn−Zn共晶系、及び、これらにBiや、Inを添加したはんだ材料、或いはSn−Bi共晶系にAg等の元素を少量添加した組成が提案されている。
【0011】
最も広く実用化されようとしている鉛フリーはんだは、リフローはんだ付け、フローはんだ付けの両方に対して、融点217℃のSn−3Ag−0.5Cuであり、耐疲労性の高いことが特徴である。フローはんだ付けでは、Sn−3Ag−0.5CuよりAg量が少なく低コスト化が図れるSn−0.75Cu、或いは、これに少量のNi等を添加したものも広く使用されると考えられる。しかし、このSn−Ag共晶系、Sn−Cu共晶系の鉛フリーはんだを用いた場合には、はんだ付け温度が約235℃〜260℃付近となり、耐熱性の低い電子部品の接続においては、部品への熱損傷の影響が懸念される。
【0012】
一方、Sn−Zn系は融点が199℃付近であり、従来使用されてきた融点が183℃のSn−37Pbとはんだ付け温度が近い。しかし、Znの反応性が高いため、使用時の腐食、接続界面の経時変化が大きい点、及びはんだペースト中のフラックス成分との反応による印刷性劣化等の問題がある。
【0013】
ところで、上記Sn−Ag共晶、Sn−Cu共晶、Sn−Zn共晶系にBiやInを添加したはんだは低融点化が可能であり、鉛フリーはんだ材料として期待される
しかし、Biが添加されるとBiがSn中に固溶してはんだが硬くなり、接続部の信頼性の低下が懸念されるが、Biの添加量によってははんだ組織が微細で変形性能が優れるようになり、通常の電子機器中のはんだ接続部の熱疲労特性には問題がなく、実用化が可能である。例えば、Biを多量に含むSn−Bi共晶系で、これにAgを少量添加したSn−57Bi−1Agはんだでは、伸び特性も良く、様々な製品への適用が期待される。且つ、このSn−57Bi−1Agは融点が約138℃であるため、Sn−5Sb、Sn−3Ag−0.5Cuはんだ等との階層接続、或いは、耐熱性の低い電子部品の接続にも適している。
【0014】
一方、Inが多く添加されるとはんだペーストの粘度やぬれ性などの経時変化が大きく、印刷性が低下することが問題となる。この場合は、In量に比例して特性が劣化するため、Inを多量に添加することができない。
【0015】
そこで、我々は低融点接続または温度階層の低温接続のはんだとして、まず、Biを含有した鉛フリーはんだの製造プロセスおよびそれを用いた電子機器の製造プロセスをさらに検討し、次の課題があることが分かった。
(1)Biを4wt%以上含む鉛フリーのはんだは、従来の製造方法では加工性が悪く、ダイスを通すような線状のはんだへの加工、および圧延ロール工程を経るようなはんだ箔への加工は困難である。
(2)このため、電子機器のはんだ接続の修正プロセス等で、Biを4wt%以上含む鉛フリーの線状はんだが得られず、はんだ接続部の修正が困難である。
(3)また、上記組成では、はんだの内部にフラックス成分を含むようなヤニ入りはんだの製作は不可能である。
(4)Sn−57Bi−1AgはんだのようなSn−Bi共晶系はんだによる電子機器のはんだ接続部を、例えばSn−Ag−Cu系、Sn−Cu系のように上記のSn−Bi共晶系はんだと異なる組成による線はんだで修正を行うと、修正後の接続部の組成は機械的特性の悪いはんだ組成となり、最終的な接続部の耐熱疲労特性が問題となる場合がある。従って、はんだ接続部は、基本的には同様な組成のはんだを用いた修正が望ましい。このことから、Biを含有するはんだ接続部では同様なBi量を含有する組成の線状のはんだへの加工方法の開発が必要である。
【0016】
Inに関しては、In量の線はんだ加工に及ぼす影響は見られず、ほぼどの組成でも加工が可能であった。
【0017】
以上から、本発明の目的は、鉛フリーはんだであって、かつBiを含有する低融点の線はんだを提供することである。
【0018】
また、本発明の他の目的は、必要に応じて電子機器の鉛フリーはんだ接続部を修正、或いは、鉛フリーはんだにより電子部品を後付けし、信頼性の高い電子機器を提供することである。
【0019】
また、本発明の他の目的は、Sn−Bi系鉛フリーはんだを用いた温度階層接続工程を有する電子機器の製造方法を提供することである。
【0020】
特に、Sn−57Bi−1Ag等のSn−Bi共晶系はんだの、修正プロセス、後付け工程で使用可能な線はんだを供給し、これを用いた電子機器の製造プロセスを提供することにある。
【0021】
【課題を解決するための手段】
上記目的の少なくとも1つを達成するために、本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次のとおりである。
【0022】
Biを有し、かつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有する線はんだである。
また上記記載の線はんだであって、前記Bi量は4wt%以上70wt%以下であるものである。
【0023】
電子機器の製造方法であって、鉛フリーはんだを用いて電子部品を基板に実装する工程と、該半導体装置が実装された基板を検査する工程と、該検査工程ではんだ接続不良が確認されたときに該はんだ接続不良部を修正する工程を有し、該修正工程では、Biを有しかつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有する線はんだを用いて該はんだ接続不良部を修正する電子機器の製造方法である。
【0024】
また、電子機器の製造方法であって、鉛フリーはんだを用いて第一の電子部品を基板に実装する第一の工程と、該第一の鉛フリーはんだより融点の低い第二の鉛フリーはんだを用いて、第二の電子部品を該基板に実装する第二の工程と、該半導体装置が実装された基板を検査する第三の工程を有し、該第二の工程において、該第二の鉛フリーはんだは、Biを有しかつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有する線はんだである電子機器の製造方法である。
【0025】
【発明の実施の形態】
本発明に係るBiを含有する線はんだ、及び、これを用いた修正プロセス、後付けプロセスを有する電子機器の製造方法を図面を用いて説明する。
(実施の形態1)
図1は本実施例にかかる線状はんだ1を示す。この線状はんだ1ははんだ部2とそのはんだ部2の表面に塗布されたフラックス3を有し、はんだ部2の内部にフラックスは含まれていない。なお、フラックス3ははんだの濡れ性を考慮して形成されているものであり必ずしも必要ない。
【0026】
線状はんだ1のはんだ部2には、Sn−Bi共晶系としてSn−57Bi−1Agを用いた。フラックス3は、ロジンをベースに活性剤を少量添加したRMAタイプのものを使用した。
【0027】
本実施例にかかる線はんだ1は、水中紡糸法と言われる方法により製造することができる。これは、ドラムを回転させ、遠心力により冷却水層を形成した中にノズルからはんだの溶湯を噴射して、線状の金属を得る方法である。本方法は急冷によりはんだを凝固させるので、線状のはんだは組織が微細であり、柔らかい。
【0028】
従来の方法では、通常の鋳込み速度により鋳塊を作成しているため、Sn相とBi相の組織が粗大に析出している。Biは壁開面を有しているため、大きなBi粒が多量に含まれていると塑性加工に際し割れやすく容易に破断してしまう。このため、その後の細線化加工に耐えることができなかった。3rd Symposium on “Microjoining and Assembly Technology in Electronics” p95〜98に記載されているように、100μm程度の厚みへの圧延加工時のSn−Ag−Bi系はんだ中のBi量の限界は4%であり、線引き加工においては3%のBi量で線切れを起こしたとの報告がある。従って、通常の方法では、Bi含有量が多いと加工性に問題があるとされ、線状のはんだへの加工は不可能とされてきた。
【0029】
本方法であれば、線状のはんだは組織が微細であるため、はんだ中のBi量にかかわらず、直径が約2mm以下の線はんだを得ることが可能である。また、直径が約0.3mm以下の細線の形成も可能であり、それらを何本か束ねて線はんだとして使用することも可能である。従って、本方法では線はんだ形成後にダイスによる細線化工程は不要である。
【0030】
従って、本方法によれば、Bi量にかかわらず、鉛フリーはんだで線はんだの作成が可能である。
【0031】
さらに線はんだの組成は、Sn−(0〜4wt%)Ag−(4〜70wt%)Bi、または、Sn−(0〜4wt%)Ag−(4〜70wt%)Bi−(0〜3wt%)Cu−(0〜5wt%)In−(0〜5wt%)Sbであることが望ましい。
【0032】
Biは、通常、約30wt%以下ではBiがSn相に固溶して固溶強化されたSn相の初晶が大きく析出し、はんだが硬くなり、接続部の耐熱疲労特性が低下しやすい。また約58wt%を超えると、Biの初晶が析出するが、Biが70wt%以上となるとBiの初晶の影響が大きくなり、はんだ全体の強度が減少しかつ伸び特性も悪くなり、接続部の耐熱疲労特性に問題が起こる。従って、Biは30〜70wt%が望ましい。しかし、Sn−3Ag−0.5CuのようなSn−Ag系、或いは、Sn−Cu系はんだ等によるはんだ接続部の修正については、周囲への熱影響を小さくするため、これらのはんだ材料より少しでも低融点の線はんだで修正することが効果的である。このため、Sn−Ag系、Sn−Cu系より融点が低下でき、且つ、ぬれ性も向上できるBiを4wt%以上添加したはんだ組成であれば線はんだとして有効活用できる。以上から、Bi量を4〜70wt%とした。
【0033】
このBiの範囲内では、Agはほぼ1〜3wt%以上になると、SnとAgの金属間化合物であるAg3Snが初晶として析出するが、Agが4wt%以上になるとAg3Snの初晶が大きく針状に析出して、はんだが硬くなり加工性を低下させる。また、融点も上昇し、低温接続には適さないようになる。このため、Ag量は4wt%以内とした。
【0034】
このはんだに融点、はんだ特性への変化が小さい3wt%以内のCu、5wt%以内のIn、5wt%以内のSbを添加してもよい。Cuは基板の電極材料に使われることが多く、線はんだにCuをあらかじめ添加しておけば、はんだ中へのCu電極の溶け込みが抑制でき、Cu電極食われを防止できる。また、Inは機械的性質を損ねずに融点を調整できるため、必要に応じて添加は効果的である。Sbは耐疲労性向上に効果がある。
【0035】
この他には、Ge、P、Se、Pd、Ni等を加えるとはんだ組織が更に微細化でき、加工性が増す。このときの添加量は1wt%以下でなければならない。
(実施の形態2)
図1に示した線はんだ1を修正プロセスに用いたことを特徴とする、電子機器の製造プロセスを次に示す。この例では、低耐熱性部品をSn−57Bi−1Agはんだではんだ付けする工程を示す。
【0036】
図2に電子機器製造プロセスのフローチャートを示した。また、図3には、具体的な製造方法を模式図で示した。
【0037】
まず第1工程において、Siなどからなるウェハ5に、薄膜形成プロセス等を利用して電子回路を形成し、必要があれば裏面研削によりウェハを所望の厚さに加工する。
【0038】
次の第2工程のダイシングプロセスにおいて、各チップ6に切り出す。
【0039】
第3工程のパッケージングプロセスにおいて、切り出したチップ6を42アロイ材料やCu合金からなるリードフレーム7にダイボンディング8を行う。このときのダイボンディング8の材料は、Ag紛をエポキシ樹脂などの有機材料に混練したAgペースト、或いは、高融点のはんだ材料を用いる。この後、チップ6の電極9とリードフレーム7とをAu線などでワイヤボンディング10し、チップ6、ワイヤボンディング10周辺を樹脂でモールド11して水分の進入を遮断し、内部の回路を保護する。この後、モールド11外部のリードフレームに外装めっき12を施す。外装めっきの材料は、従来はSn−Pb系であるが、環境への影響を考慮して、Sn、Sn−Bi、Sn−Ag、Sn−Cu系のめっきが望ましい。この他、ワイヤボンディング10の接続に必要な表面処理と共通の材料として、リードフレームにPdめっき、またはこれに薄いAuめっきを予め施しても良い。この後、各パッケージ外部のリードフレーム部を切り出し、ガルウィング形状のリード18を成形する。このようにして半導体パッケージ13を製作する。
【0040】
この半導体パッケージ13を、第4工程において、プリント回路基板14の電極15にSn−57Bi−1Ag はんだ16ではんだ付けし、はんだ接続部17を得る。これには、初めにプリント回路基板14の電極15上に、はんだ粉末とフラックス成分を混練したはんだペーストを印刷し、リフロー炉等により加熱を行い、はんだ粉末を溶かしてプリント回路基板14の電極15と半導体パッケージ13のリード18を電気的に接続させる。リフロー炉内の雰囲気は、大気でも窒素でも良い。
【0041】
この後、検査を行うが、内容は、外観検査或いは電気的な検査である。ここで、欠陥が無ければ図2に示したように製品として出荷が可能である。
【0042】
しかし、例えば、図4に示したように、はんだ接続部17のはんだ量が少ない未はんだ19や、図5に示したように、隣のリードとはんだがつながるはんだブリッジ20が生じた場合、或いは、半導体パッケージ13自体に問題があるとわかった場合には、修正を行う必要がある。例えば、図4に示した未はんだ19の場合には、図6に示したようにはんだごて21と、本発明の線はんだ1を利用してはんだの補充を行う。
【0043】
このときの線はんだ1のはんだ組成は、はんだ接続部17と同じSn−57Bi−1Agであることが望ましいが、電極15のCuの溶解を押さえるためには少量のCuを添加しておいても良い。また、少量のBi、Ag量の違いは問題ない。
【0044】
また、はんだブリッジ20の場合には、はんだごてではんだブリッジ20を切断するが、はんだ量が足りなくなる場合には、本発明の線はんだ1を利用し、はんだを補充する。
【0045】
半導体パッケージ13自体に不具合があるときには、はんだごて、或いは、リペアツールを用いて、図7の第5工程に示したように半導体パッケージ13を取り除き、残ったはんだ部22に、第6工程に示したように、新たな半導体パッケージ23を搭載し、本発明の線はんだ1とはんだごて21を利用してはんだ付けし、新たな接続部24を得る。
【0046】
はんだ接続部とはんだ線1の組成の関係について説明する。
(1)はんだ接続部とはんだ線1の組成が同じ場合は、はんだ接続部の組成が変化することがないので、修正された接続部の信頼性は高い。
(2)はんだ接続部とはんだ線1の組成が異なる場合は次の場合がある。
【0047】
▲1▼はんだ線の融点がはんだ接続部の融点よりも低い場合には、先に基板に接続され固定されている電子部品の位置を変更することなく、修正が必要な接続部のみを修正できる。また、狭ピッチの端子を有する電子部品、例えば狭ピッチQFPの接続を修正する場合に、はんだ接続部と線はんだの組成が同じ場合は、はんだ接続部の融点よりも高い温度で線はんだを一度溶かして修正する必要がある。従って、はんだ接続部と同じ組成の線はんだを用いると、QFPの他の端子を溶かし、新たなブリッジ等を発生させる可能性が有る。従ってはんだ接続部のはんだより融点が低い線はんだを用いると所望のはんだ接続部の修正のみを行うことができる。
【0048】
▲2▼基板の電極は通常Cuで形成されていることが多く、それらを鉛フリーはんだで接続している場合、基板電極のCuがはんだ接続部に拡散する。このようなはんだ接続部を修正する場合、Cu入りの線はんだを用いると基板電極のCuの更なる溶解を防止でき、接続信頼性が向上する。このように、基板の電極、電子部品の端子材料の溶けこみ等を防止するために、上記のCu以外にも、例えばAgやNi量を調整することができる。
【0049】
上記▲1▼▲2▼のように、はんだ接続部と線はんだの組成を異ならせることにより、接続信頼性を向上できる場合も有る。また、温度階層接続のため、異なる組成のはんだ接続部を有する電子部品を修正する場合、異なる組成の線はんだを用意する必要はない。
【0050】
以上のようにして、本発明の線はんだ1を利用すれば、低温での修正が可能であり、耐熱性の低い部品の高信頼な接続が可能である。また、従来、ヤニ入りはんだが修正に不可欠とされてきたが、線状のはんだ周囲にフラックスを塗布したことではんだ付け性も問題がなく、短時間で作業可能である。
【0051】
なお、線状のはんだ部2へのフラックス3の塗布は、はんだごてを使用する直前にフラックス中に線状のはんだ部2を浸漬する方法をとる。この他には、吹き付け、刷毛塗りによる方法でも良い。また、プリフラックスとして予め線状のはんだ部2の全体に塗布して乾燥させておいても良い。
【0052】
本実施例では、リード付き部品の修正方法を示したが、この形態の部品に限らず、チップ部品の修正、コネクタ部品、BGA、CSPのようなはんだボールを有する部品の修正にも適用可能である。またアルミ電解コンデンサのような特に耐熱性の低い部品の修正にはBiを含有する低融点の線はんだの使用は有効である。また、基板の耐熱性が低い場合にも適用可能である。
【0053】
本実施例では、表面実装型の基板に適用した例を示したが、挿入実装型の基板の接続部の修正に用いても良い。
【0054】
はんだを供給する場合に、はんだ量がばらつかないように、一定の送り速度で線はんだを供給できるはんだごてを使用すると、はんだ付け精度の向上が可能である。また、フラックス残さが問題になる製品では、フラックスを薄くするか、或いは少量にする。或いは、はんだ付け後に不活性化するフラックスを用いる。または超音波はんだごてを使用してフラックスの役割である表面酸化膜を除去させ、フラックスレス接続としてもよい。また、はんだ付け時間の短縮、或いはコスト削減が可能である自動はんだ付けロボット等を用いてもよい。
(実施の形態3)
本発明の線はんだ1を用いれば、図8に示したように、プリント回路基板の裏面25にSn−3Ag−0.5Cuはんだのような高融点の接続部26がある場合などの両面接続、階層接続にも実施可能である。即ち、基板の裏面25はSn−3Ag−0.5Cuはんだで接続され、その後に、反対側の面であるおもて面27をSn−Bi共晶系はんだであるSn−57Bi−1Agで接続した基板において、Sn−57Bi−1Agはんだ接続部28に欠陥がある場合、Biを含有する線はんだ、特に、Sn−Bi共晶組成付近の線はんだを用いると、プリント回路基板の裏面25の高融点の接続部26に熱損傷を与えることはない。また、混載実装のように、挿入実装型部品が実装されている場合にも適用可能である。
(実施の形態4)
リフロー炉を用いたはんだ付けでは、プリント回路基板14内のはんだ接続部をはんだ付け可能な温度に十分加熱するために、リフロー炉のヒーター設定温度、コンベア速度を最も熱容量の大きい部品に合わせる必要がある。このため、部品によっては、耐熱性の問題からリフロー炉を用いたはんだ付けに耐えられないものもある。そこで、このような部品を、本発明の線はんだ1を用いて、後付け工程で接続した例を次に示す。図9に示すように、プリント回路基板14上には先付け接続部29として既に各種の電子部品がはんだ付けされている。その次に、リフロー炉での熱履歴に耐えられない耐熱性の低い部品30などを、はんだごて21を用い、本発明のフラックス付き線はんだを使用してはんだ付けする。線はんだの組成はSn−Bi共晶付近のもので、ここではSn−57Bi−1Cu31を用いた。先付け接続部29のはんだ組成は、Sn−3Ag−0.5CuのようなSn−Ag−Cu系のはんだ、或いは、これに少量のBi、Inが添加されているはんだ、或いは、Sn−9Zn、Sn−8Zn−3BiのようなSn−Zn系はんだである。また、この他にSn−57Bi−1AgのようなSn−Bi共晶系はんだであっても良い。
【0055】
以上のように、耐熱性に問題のない部品を先付けしておき、これらの部品と同時に実装できない部品を、本発明のBiを含有する低融点のフラックス付き線はんだを利用して後付けではんだ付けが可能である。
【0056】
また、後付け部品の例としては、耐熱性の低い部品の他に、特殊な形状のもの、基板部が特殊な材料、形状の場合などでも良い。
【0057】
以上、本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0058】
上記実施例において開示した観点の代表的なものは次の通りである。
1.Biを有し、かつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有することを特徴とする線はんだ。
2.上記1に記載の線はんだであって、前記Bi量は4wt%以上70wt%以下であることを特徴とする線はんだ。
3.上記1に記載の線はんだであって、前記はんだ部の組成はSn−(0〜4wt%)Ag−(4〜70wt%)Biであることを特徴とする線はんだ。
4.上記3に記載の線はんだであって、前記はんだ部はさらに3wt%以下のCuを有することを特徴とする線はんだ。
5.上記3に記載の線はんだであって、前記はんだ部はさらに5wt%以下のInを有することを特徴とする線はんだ。
6.上記3に記載の線はんだであって、前記はんだ部はさらに5wt%以下のSbを有することを特徴とする線はんだ。
7.電子機器の製造方法であって、鉛フリーはんだを用いて電子部品を基板に実装する工程と、該半導体装置が実装された基板を検査する工程と、該検査工程ではんだ接続不良が確認されたときに該はんだ接続不良部を修正する工程を有し、該修正工程では、Biを有しかつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有する線はんだを用いて該はんだ接続不良部を修正することを特徴とする電子機器の製造方法。
8.電子機器の製造方法であって、鉛フリーはんだを用いて第一の電子部品を基板に実装する第一の工程と、該第一の鉛フリーはんだより融点の低い第二の鉛フリーはんだを用いて、第二の電子部品を該基板に実装する第二の工程と、該半導体装置が実装された基板を検査する第三の工程を有し、該第二の工程において、該第二の鉛フリーはんだは、Biを有しかつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有する線はんだであることを特徴とする電子機器の製造方法。
【0059】
なお、Biを含有するはんだによる修正プロセス、後付けプロセスは、はんだ付け性を向上させるフラックスを周囲に塗布した、Biを含有するはんだ組成の線はんだを用いて行うことができる。この線はんだの直径は、2mm以下である。
【0060】
このBiを含有する線状のはんだは、例えば、水中紡糸法と言われる方法、或いは、加熱鋳型式連続鋳造法OCCプロセスと言われる方法を採用する。
【0061】
上記のような方法で製作された所望の直径の線状のはんだをフラックス液中に浸漬させて周囲にフラックスを塗布し、はんだごてを用いて、必要な個所にはんだを供給し、はんだ付け欠陥の修正を行う。或いは、後付け部品のはんだ付けを行う。
【0062】
上記のSn−Bi共晶系はんだの組成は、Sn−(0〜4wt%)Ag−(4〜70wt%)Bi、である。または、Sn−(0〜4wt%)Ag−(4〜70wt%)Bi−(0〜3wt%)Cu−(0〜5wt%)In−(0〜5wt%)Sbである。この組成の線はんだを用いれば、階層接続、または、低耐熱性部品のはんだ付けに使用することが可能である。
【0063】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)鉛フリーはんだであって、かつBiを含有する低融点の線はんだを提供することができる。
(2)必要に応じて電子機器の鉛フリーはんだ接続部を修正し、信頼性の高い電子機器を提供することができる。
(3)Sn−Bi系鉛フリーはんだを用いた温度階層接続工程を有する電子機器の製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明のフラックス付きの線はんだを示す図
【図2】本発明の修正プロセスを利用した電子機器製造のフローチャート
【図3】本発明の修正プロセスを利用した電子機器製造方法
【図4】未はんだのはんだ付け欠陥が生じた例
【図5】はんだブリッジのはんだ付け欠陥が生じた例
【図6】本発明による未はんだの場合の修正方法
【図7】半導体パッケージに不具合がある場合の本発明による修正方法
【図8】階層接続による電子機器製造に利用した例
【図9】本発明のフラックス付き線はんだを後付け工程に利用した例
【符号の説明】
1…フラックス付き線はんだ部、2…はんだ、3…フラックス、5…ウェハ、6…チップ、7…リードフレーム、8…ダイボンディング、9…電極、10…ワイヤボンディング、11…モールド、12…外装めっき、13…半導体パッケージ、14…プリント回路基板、15…電極、16…Sn−57Bi−1Agはんだ、17…はんだ接続部、18…リード、19…未はんだ部、20…はんだブリッジ、21…はんだごて、22…残ったはんだ部、23…新たな半導体パッケージ、24…新たな接続部、25…プリント回路基板の裏面、26…高融点の接続部、27…プリント回路基板のおもて面、28…Sn−57Bi−1Agはんだ接続部、29…先付け接続部、30…耐熱性の低い部品、31…Sn−57Bi−1Cuはんだ
Claims (8)
- Biを有し、かつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有することを特徴とする線はんだ。
- 請求項1に記載の線はんだであって、前記Bi量は4wt%以上70wt%以下であることを特徴とする線はんだ。
- 請求項1に記載の線はんだであって、前記はんだ部の組成はSn−(0〜4wt%)Ag−(4〜70wt%)Biであることを特徴とする線はんだ。
- 請求項3に記載の線はんだであって、前記はんだ部はさらに3wt%以下のCuを有することを特徴とする線はんだ。
- 請求項3に記載の線はんだであって、前記はんだ部はさらに5wt%以下のInを有することを特徴とする線はんだ。
- 請求項3に記載の線はんだであって、前記はんだ部はさらに5wt%以下のSbを有することを特徴とする線はんだ。
- 電子機器の製造方法であって、
鉛フリーはんだを用いて電子部品を基板に実装する工程と、
該半導体装置が実装された基板を検査する工程と、
該検査工程ではんだ接続不良が確認されたときに該はんだ接続不良部を修正する工程を有し、
該修正工程では、Biを有しかつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有する線はんだを用いて該はんだ接続不良部を修正することを特徴とする電子機器の製造方法。 - 電子機器の製造方法であって、
鉛フリーはんだを用いて第一の電子部品を基板に実装する第一の工程と、
該第一の鉛フリーはんだより融点の低い第二の鉛フリーはんだを用いて、第二の電子部品を該基板に実装する第二の工程と、
該半導体装置が実装された基板を検査する第三の工程を有し、
該第二の工程において、該第二の鉛フリーはんだは、Biを有しかつ鉛フリーはんだ材料からなるはんだ部と、該はんだ部の表面に形成されたフラックス部を有する線はんだであることを特徴とする電子機器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002198096A JP2004034134A (ja) | 2002-07-08 | 2002-07-08 | 線はんだおよび電子機器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002198096A JP2004034134A (ja) | 2002-07-08 | 2002-07-08 | 線はんだおよび電子機器の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004034134A true JP2004034134A (ja) | 2004-02-05 |
Family
ID=31705644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002198096A Pending JP2004034134A (ja) | 2002-07-08 | 2002-07-08 | 線はんだおよび電子機器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004034134A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005288529A (ja) * | 2004-04-05 | 2005-10-20 | Matsushita Electric Ind Co Ltd | はんだ材料およびはんだ付け物品 |
JP2006269508A (ja) * | 2005-03-22 | 2006-10-05 | Hitachi Ltd | プリント配線板および浸食状態判定方法 |
JP2010167472A (ja) * | 2009-01-26 | 2010-08-05 | Fujitsu Ltd | はんだ、はんだ付け方法及び半導体装置 |
WO2011081213A1 (ja) * | 2009-12-28 | 2011-07-07 | 千住金属工業株式会社 | 面実装部品のはんだ付け方法および面実装部品 |
JP2012076130A (ja) * | 2010-10-04 | 2012-04-19 | Sumitomo Metal Mining Co Ltd | Geを含有するPbフリーはんだ合金 |
JP2015159318A (ja) * | 2015-04-20 | 2015-09-03 | 千住金属工業株式会社 | 面実装部品のはんだ付け方法および面実装部品 |
JP2015205345A (ja) * | 2015-04-20 | 2015-11-19 | 千住金属工業株式会社 | 面実装部品のはんだ付け方法および面実装部品 |
JP2017051984A (ja) * | 2015-09-10 | 2017-03-16 | 株式会社弘輝 | はんだ合金及びはんだ組成物 |
JP2017195267A (ja) * | 2016-04-20 | 2017-10-26 | 富士通株式会社 | 電子装置、及び電子装置の製造方法 |
-
2002
- 2002-07-08 JP JP2002198096A patent/JP2004034134A/ja active Pending
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005288529A (ja) * | 2004-04-05 | 2005-10-20 | Matsushita Electric Ind Co Ltd | はんだ材料およびはんだ付け物品 |
JP2006269508A (ja) * | 2005-03-22 | 2006-10-05 | Hitachi Ltd | プリント配線板および浸食状態判定方法 |
JP2010167472A (ja) * | 2009-01-26 | 2010-08-05 | Fujitsu Ltd | はんだ、はんだ付け方法及び半導体装置 |
KR20180130002A (ko) * | 2009-12-28 | 2018-12-05 | 센주긴조쿠고교 가부시키가이샤 | 면 실장 부품의 솔더링 방법 및 면 실장 부품 |
JP2011138968A (ja) * | 2009-12-28 | 2011-07-14 | Senju Metal Ind Co Ltd | 面実装部品のはんだ付け方法および面実装部品 |
CN102714921A (zh) * | 2009-12-28 | 2012-10-03 | 千住金属工业株式会社 | 面安装部件的软钎焊方法以及面安装部件 |
EP2521429A4 (en) * | 2009-12-28 | 2016-08-31 | Senju Metal Industry Co | METHOD FOR WELDING SURFACE MOUNTING COMPONENT AND SURFACE MOUNTING COMPONENT |
WO2011081213A1 (ja) * | 2009-12-28 | 2011-07-07 | 千住金属工業株式会社 | 面実装部品のはんだ付け方法および面実装部品 |
US10297539B2 (en) | 2009-12-28 | 2019-05-21 | Senju Metal Industry Co., Ltd. | Electronic device including soldered surface-mount component |
US10354944B2 (en) | 2009-12-28 | 2019-07-16 | Senju Metal Industry Co., Ltd. | Method for soldering surface-mount component and surface-mount component |
KR102240216B1 (ko) * | 2009-12-28 | 2021-04-13 | 센주긴조쿠고교 가부시키가이샤 | 면 실장 부품의 솔더링 방법 및 면 실장 부품 |
JP2012076130A (ja) * | 2010-10-04 | 2012-04-19 | Sumitomo Metal Mining Co Ltd | Geを含有するPbフリーはんだ合金 |
JP2015159318A (ja) * | 2015-04-20 | 2015-09-03 | 千住金属工業株式会社 | 面実装部品のはんだ付け方法および面実装部品 |
JP2015205345A (ja) * | 2015-04-20 | 2015-11-19 | 千住金属工業株式会社 | 面実装部品のはんだ付け方法および面実装部品 |
JP2017051984A (ja) * | 2015-09-10 | 2017-03-16 | 株式会社弘輝 | はんだ合金及びはんだ組成物 |
JP2017195267A (ja) * | 2016-04-20 | 2017-10-26 | 富士通株式会社 | 電子装置、及び電子装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100999331B1 (ko) | 납프리 땜납 합금 | |
KR101738841B1 (ko) | Bi-Sn계 고온 땜납 합금으로 이루어진 고온 땜납 이음 | |
JP5045673B2 (ja) | 機能部品用リッドとその製造方法 | |
EP1841561B1 (en) | Solder alloy | |
JP4613823B2 (ja) | ソルダペーストおよびプリント基板 | |
WO2010122764A1 (ja) | はんだ材料および電子部品接合体 | |
KR102240216B1 (ko) | 면 실장 부품의 솔더링 방법 및 면 실장 부품 | |
EP2886243A1 (en) | Lead-free solder ball | |
TWI679078B (zh) | 銲錫合金、銲錫糊、銲錫球、松脂置入銲錫、銲點 | |
US9773721B2 (en) | Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part | |
KR100671394B1 (ko) | Pb프리 땜납 합금을 이용한 리플로우 납땜 방법 및 혼재실장 방법 및 혼재 실장 구조체 | |
US6474537B1 (en) | Soldering method using a Cu-containing lead-free alloy | |
WO2008056676A1 (fr) | Pâte à braser sans plomb, carte de circuit électronique utilisant cette pâte à braser sans plomb, et procédé de fabrication de carte de circuit électronique | |
US7413110B2 (en) | Method for reducing stress between substrates of differing materials | |
JP2004034134A (ja) | 線はんだおよび電子機器の製造方法 | |
TW201943861A (zh) | 銲錫膏 | |
JP2001168519A (ja) | 混載実装構造体及び混載実装方法並びに電子機器 | |
CN109848606B (zh) | 一种高界面结合强度的Sn-Ag-Cu无铅焊料及其制备方法 | |
JP2002185130A (ja) | 電子回路装置及び電子部品 | |
JP6267427B2 (ja) | はんだ付け方法及び実装基板 | |
JP4639607B2 (ja) | 鉛フリー半田材料およびPbフリー半田材料の製造方法 | |
JP2004095907A (ja) | ハンダ接合構造およびハンダペースト | |
JP2004031724A (ja) | ワークの半田付け方法及び半田付け実装体 | |
JP2003094193A (ja) | 鉛フリー半田ペースト | |
JP2006159201A (ja) | 半田付け方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20040823 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20051220 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060104 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
A02 | Decision of refusal |
Effective date: 20060704 Free format text: JAPANESE INTERMEDIATE CODE: A02 |