JP2004165637A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004165637A
JP2004165637A JP2003322755A JP2003322755A JP2004165637A JP 2004165637 A JP2004165637 A JP 2004165637A JP 2003322755 A JP2003322755 A JP 2003322755A JP 2003322755 A JP2003322755 A JP 2003322755A JP 2004165637 A JP2004165637 A JP 2004165637A
Authority
JP
Japan
Prior art keywords
electronic component
solder material
electrode
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003322755A
Other languages
English (en)
Inventor
Hiroharu Omori
弘治 大森
Masayuki Yugawa
昌行 湯川
Toshiyuki Nakazawa
利行 仲澤
Shigeji Oida
成志 老田
Takashi Ogawa
隆司 小川
Shigeki Sakaguchi
茂樹 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003322755A priority Critical patent/JP2004165637A/ja
Priority to TW092129019A priority patent/TWI228309B/zh
Priority to US10/689,097 priority patent/US6917118B2/en
Publication of JP2004165637A publication Critical patent/JP2004165637A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 表面処理としてパラジウムが成膜された電極端子を有する表面実装型の電子部品とそれを実装する基板上に設けられた配線電極とをＳｎ−Ｚｎ系鉛フリー半田材で接合する半導体装置において、半田材による接合を確実に行なえるようにする。
【解決手段】 電子部品１における基板３との対向面上には、それぞれ平面円形状を有する複数の電極端子２が設けられており、基板３の主面上における各電極端子２と対向する領域には、それぞれ平面円形状を有する複数の配線電極４が設けられている。
【選択図】 図１

Description

本発明は、表面実装型の電子部品及び該電子部品を実装する基板を備えた半導体装置に関し、特に電子部品の外部電極にパラジウム膜を含み、且つＳｎ−Ｚｎ系鉛フリー半田材により接合される半導体装置に関する。
基板上に表面実装された電子部品からなる半導体装置について図面を参照しながら説明する。
図６（ａ）〜図６（ｃ）は従来の半導体装置であって、（ａ）は断面構成を示し、（ｂ）は電子部品の下面構成を示し、（ｃ）は基板の平面構成を示している。
図６（ａ）に示すように、表面実装型の電子部品５１が基板５３の主面上に実装されている。電子部品５１における基板５３との対向面上には、電極端子５２が形成されており、一方、基板５３の主面上には、電子部品５１の電極端子５２と対向する位置に配線電極５４が形成されており、これら電極端子５２と配線電極５４とは、半田材５５により固着されて電気的に接続されている。
このように、表面実装型の電子部品５１を基板５３上に実装するには、基板５３の主面上に形成された配線電極５４と、電子部品５１に設けられた電極端子５２とを互いに半田接合するという方法が用いられている。
電極端子５２の平面形状は、電子部品５１の種類によって種々の形状があり、その形状に応じて基板５３上の配線電極５４の平面形状及び平面寸法が決定される。
例えばエリアアレイパッケージのように、電子部品５１には、図６（ｂ）に示すように、それぞれ平面長方形状の複数の電極端子５２がその下面に設けられており、基板５３における半田材５５により電極端子５２と接合される配線電極５４は、図６（ｃ）に示すように、電極端子５２とほぼ同一の形状に設けられている。従って、電子部品５１の基板５３への実装工程においては、例えば印刷法により、基板５３の各配線電極５４の上に該電極５４とほぼ同一形状で載置した後に、リフロー加熱処理を行なうことにより、電極端子５２と配線電極５４とが接合される。
なお、基板５３に設ける配線電極５４は、通常、銅箔上にニッケル（Ｎｉ）と金（Ａｕ）とを用いためっき処理又はフラックスコートにより形成される。
従来の半田材５５にはＳｎ−Ｐｂ共晶系の半田材が多く用いられており、電子部品５１に設ける電極端子５２の表面処理としてパラジウムめっきを施されていても十分な半田濡れ性を示すため、良好な半田接合強度を得られている。
特開平１０−１２７７３号公報
ところで、鉛を含まない鉛フリー半田材として、錫（Ｓｎ）−Ａｇ（銀）系鉛フリー半田材が主流を占めていたが、このＳｎ−Ａｇ系鉛フリー半田材は溶融温度が高く且つ材料コストが高いという問題がある。そこで、近年、溶融温度が低く且つ材料コストが低い錫（Ｓｎ）−Ｚｎ（亜鉛）系鉛フリー半田材が用いられようとしている。
図６（ａ）に示すように、電子部品５１の電極端子５２の表面処理にパラジウム系のめっき処理を施され、且つ半田材５５にＳｎ−Ｚｎ系鉛フリー半田材を用いた場合には、該Ｓｎ−Ｚｎ系鉛フリー半田材は従来のＳｎ−Ｐｂ共晶系の半田材と比べると半田濡れ性が極めて悪い。また、本願発明者らは、加熱により溶解したＳｎ−Ｚｎ系鉛フリー半田材の凝集力が強いため、特にパラジウム系めっきに対して十分に濡れ広がらないことを確認している。
例えば、図６（ｂ）に示すように、ＱＦＮ（クワッド・フラット・ノンリード・パッケージ）型の電子部品５１で、その電極端子５２が平面長方形状で且つその表面処理にパラジウム系めっきを施されている場合には、Ｓｎ−Ｚｎ系鉛フリー半田材は基板５４の配線電極５４に対しては半田濡れ性は良好であるが、電子部品５１に設けられた電極端子５２に対しては半田濡れ性が悪く且つ半田材の凝集が大きいことから、各電極端子５２の一部しか半田接合されないため、良好な半田接合及び半田強度を得られないという問題がある。
このように、半田材５５が電極端子５２に濡れ広がらない場合には、電極端子５２と基板５３の配線電極５４との電気的な接続及び機械的な接合が不十分となり、半導体装置の信頼性が低下する。
本発明は、前記従来の問題を解決し、表面処理としてパラジウムが成膜された電極端子を有する表面実装型の電子部品と、該電子部品を実装する基板上に設けられた配線電極とをＳｎ−Ｚｎ系鉛フリー半田材で接合する半導体装置において、半田材による接合を確実に行なえるようにすることを目的とする。
前記の目的を達成するため、本発明は、半導体装置を、表面実装型の電子部品に設ける電極端子の平面形状を円形状とする構成とする。また、円形状としては、長径と短径の比が１／２以上で且つ１以下の楕円又は円の構成とする。また、電極端子の平面形状は、円形状ではなく、長辺と短辺の長さの比が１／２以上で且つ１以下の長方形状又は正方形状とする。さらには、長方形の角部に丸みを持たせた構成とする。
本願発明者らは、パラジウムがめっき等により成膜された電極端子をＳｎ−Ｚｎ系鉛フリー半田材で接合する場合に半田接合が不十分となる原因を種々検討した結果、次のような結論を得ている。
それは、Ｓｎ−Ｚｎ系鉛フリー半田材はフラックスによる劣化が激しいため、フラックスの活性力を弱める必要があり、その上、電極端子の表面処理として施されたパラジウム系めっきは、金めっき又は溶融系めっきと比べて濡れ性が悪いため電極端子の表面が十分に活性化されない。さらに、Ｓｎ−Ｚｎ系鉛フリー半田材は溶解した際の凝集力が強いため球状となり易く、その結果、半田材が電極端子の表面に十分に濡れ広がらないというものである。
そこで、表面実装型の電子部品における電極端子の平面形状を円形状、又は長辺と短辺の長さの比が１／２以上で且つ１以下で、角部に丸みをもたせた長方形状として実装する実験を行なったところ、平面円形状の電極端子の場合には半田材が十分に濡れて接合することができるという知見を得ている。これは、電極端子の平面形状を円形状、又は長辺と短辺の長さの比が１／２以上且つ１以下で、角部に丸みをもたせた長方形状とすることにより、溶解して球状に凝集した半田材と電極端子とがほぼ同一の面積で接することができ、その結果、半田濡れ性が生じて十分な半田接合を得られるようになるためと考えられる。
実装用の基板に設ける配線電極についても同様のことがいえるが、表面実装型の電子部品に設ける電極端子と基板に設ける配線電極とを共に円形状、又は長辺と短辺の長さの比が１／２以上且つ１以下で、角部に丸みをもたせた長方形状とすることにより、半田接合後のストレスの集中が軽減されて良好な半田接合を得ることができる。
具体的には、本発明に係る半導体装置は、外部電極（電極端子）を有する板状の電子部品と、主面上に外部電極と電気的に接続される配線電極を有し、該主面上に電子部品を実装する基板とを備え、外部電極と配線電極とは錫及び亜鉛を含む半田材により固着されており、外部電極の平面形状は円形状、又は長辺と短辺の長さの比が１／２以上で且つ１以下の長方形である。さらには、長方形の角部に丸みをもたせた長方形状である。
本発明の半導体装置によると、電子部品に設けた外部電極と、基板に設けた配線電極とは錫及び亜鉛を含む半田材により固着されており、この場合の外部電極の平面形状は円形状、又は長辺と短辺の長さの比が１／２以上且つ１以下の長方形で、さらには長方形の角部に丸みをもたせた長方形状であるため、電子部品を基板上に実装する際に、加熱され球状に凝集した半田材と外部電極とがほぼ同一の面積で接するので、外部電極に半田濡れ性が生じて十分な半田接合を得られるようになる。
本発明の半導体装置において、配線電極の平面形状は円形状、又は長辺と短辺の長さの比が１／２以上且つ１以下の長方形で、さらには長方形の角部に丸みをもたせた長方形状であることが好ましい。
この場合に、半田材はビスマスを含むことが好ましい。
本発明の半導体装置において、外部電極と半田材との間にパラジウムからなる金属膜が形成されていることが好ましい。
本発明に係る半導体装置は、錫及び亜鉛を含む半田材を用いた場合であっても、電子部品を基板上に実装する際に、加熱され球状に凝集した半田材と外部電極とがほぼ同一の面積で接するため、外部電極に半田濡れ性が生じて良好な半田接合を得ることができる。
本発明の一実施形態について図面を参照しながら説明する。
図１（ａ）〜図１（ｃ）は本発明の一実施形態に係る表面実装型の電子部品と該電子部品を実装する基板とを有する半導体装置であって、（ａ）は断面構成を示し、（ｂ）は電子部品の下面構成を示し、（ｃ）は基板の平面構成を示している。
図１（ａ）に示すように、表面実装型の電子部品１が基板３の主面上に実装されている。電子部品１における基板３との対向面上には、外部電極としての電極端子２が形成されている。
基板３の主面上には、電子部品１の電極端子２と対向する位置に配線電極４が形成されており、これら電極端子２と配線電極４とは、錫と亜鉛とを主成分とする半田材（以下、Ｓｎ−Ｚｎ系鉛フリー半田材と呼ぶ。）５により固着されて電気的に接続されている。ここで、Ｓｎ−Ｚｎ系鉛フリー半田材５の組成の一例として、亜鉛（Ｚｎ）が７％〜１０％で、ビスマス（Ｂｉ）が０％〜３％で、残りを錫（Ｓｎ）とすることが好ましい。例えば、Ｓｎ−Ｚｎ系鉛フリー半田材５の組成を亜鉛が９％で、錫が９１％である場合には、共晶点が１９９℃であり、従って、亜鉛の含有量を７％〜１０％とすることにより融点を下げることができる。また、ビスマスを３％程度にまで添加することにより、融点を下げると共に半田材の濡れ性を良好にすることができる。但し、ビスマスは３％を超えて添加すると、半田の接合強度が劣ることが考えられる。
また、図１（ｂ）に示すように、電子部品１における基板３との対向面上の両側部には、それぞれ平面円形状を有する複数の電極端子２が設けられており、一方、図１（ｃ）に示すように、基板３の主面上における各電極端子２と対向する領域には、それぞれ平面円形状を有する複数の配線電極４が設けられている。ここで、各配線電極４は、銅箔上にニッケル（Ｎｉ）と金（Ａｕ）と用いためっき処理又はフラックスコートにより形成される。
図２は本実施形態に係る電子部品１に設けられた電極端子２を拡大した断面構成を示している。
図２に示すように、電極端子２は、電子部品１側から順次形成された銅（Ｃｕ）又は鉄（Ｆｅ）−ニッケル（Ｎｉ）合金等からなる導電性基材６、ニッケルめっき７、酸化防止用のパラジウム（Ｐｄ）めっき８、及び半田材の濡れ性をより促進する金めっき９により構成されている。
ここで、パラジウムめっき８の厚さは０．００５μｍ〜０．０５μｍ程度が好ましく、金めっき９の厚さは０．００１μｍ〜０．３μｍ程度が好ましい。このような構成により、パラジウムめっき８と金めっき９とがニッケルめっき７の酸化を防ぐと共に、Ｓｎ−Ｚｎ系鉛フリー半田材５に含まれる錫と電極端子２を構成するニッケルとが互いに合金を形成して接合する。
パラジウムめっき８及び金めっき９をこの順で形成する理由は、半田材５への拡散速度がパラジウムと比べて金の方が速く、より耐酸化性に優れるからである。但し、金めっき９の厚さが０．００１μｍ以下の場合は、耐酸化性はほとんど期待できず、また、その厚さが０．３μｍを超える場合は、溶着後の半田材５の強度が劣化する。これは、金と亜鉛との合金が形成されて、半田材の強度が劣化するからである。
以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。
図３（ａ）〜図３（ｃ）は本発明の一実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
まず、例えば蒸着法又はめっき法等により、基板３の主面上における電子部品１の電極端子２とそれぞれ対向する位置に複数の配線電極４を形成する。続いて、図３（ａ）に示すように、各配線電極４を露出する開口パターン１０ａを有するメタルマスク１０を用いて、Ｓｎ−Ｚｎ系鉛フリー半田材５を印刷法により塗布する。
次に、図３（ｂ）に示すように、各配線電極４の上に塗布されたＳｎ−Ｚｎ系鉛フリー半田材５と電子部品１に設けられた各電極端子２とが互いに対向するように位置合わせした後、基板３上に電子部品１を載置する。
次に、図３（ｃ）に示すように、電子部品１を載置した基板３に対してリフロー加熱処理を行なって、Ｓｎ−Ｚｎ系鉛フリー半田材５を溶融及び凝固して、電極端子２と配線電極４とがＳｎ−Ｚｎ系半田材５により接合される。このとき、前述したように、Ｓｎ−Ｚｎ系鉛フリー半田材５は活性力が弱く、また電極端子２のパラジウムめっき８は、金めっき９や溶融系のめっき材と比べて半田濡れ性が悪いため、電極端子２の表面が活性化にくい。その結果、Ｓｎ−Ｚｎ系鉛フリー半田材５は、溶解したときの半田材の凝集力が強いため球状となり、半田材が濡れ広がらない。
そこで、本実施形態においては、電極端子２と配線電極４とを共に円形状とすることにより、溶解して球状に凝集したＳｎ−Ｚｎ系鉛フリー半田材５と電極端子２及び配線電極４とが常に接しているため、Ｓｎ−Ｚｎ系鉛フリー半田材５に半田濡れ性が生じて十分な半田接合を得ることができる。
また、電子部品１に設けた電極端子２と、基板３の主面上に設けた配線電極４の平面形状をいずれも円形状とすることにより、接合後にＳｎ−Ｚｎ系鉛フリー半田材５にかかるストレスの集中が軽減されるため、良好で信頼性が高い半田接合を得ることができ、半田接合の接合品質を安定させることができる。
なお、本実施形態において、電極端子２及び配線電極４の平面形状は真円か又は真円に近い形状が好ましい。このようにすると、Ｓｎ−Ｚｎ系鉛フリー半田材５が溶解して球状に凝集する際に、球状に溶解した半田材と平面真円形状を持つ電極端子２及び配線電極４の表面にそれぞれ均一に半田材が接するため、半田濡れ性が生じやすい構造となる。
また、メタルマスク１０に設けた開口パターン１０ａの開口径は、Ｓｎ−Ｚｎ系鉛フリー半田材５の凝集を考慮して、基板３の配線電極４の径と比べて０．１ｍｍ程度大きく設定してもよい。このようにすると、Ｓｎ−Ｚｎ系鉛フリー半田材５が溶解して球状に凝集する際に、球状に溶解した半田材と平面真円形状の電極端子２及び配線電極４の表面に半田がそれぞれ接して接触面積が大きくなるため、半田濡れ性が生じやすい構造となる。但し、開口パターン１０ａの開口径を配線電極４の径と比べて０．１ｍｍよりも大きくすると、互いに隣接する電極端子２（配線電極４）同士で半田材が溶着するおそれがある。
以上説明したように、本実施形態に係る表面実装型の電子部品１とそれを実装する基板３とを備えた半導体装置は、Ｓｎ−Ｚｎ系鉛フリー半田材５を用いた場合であっても、電子部品１に設ける電極端子２と基板３に設ける配線電極４との平面形状を共に円形状とすることにより、良好な半田接合を得ることができる。
次に、本発明に係る他の実施形態として、電極端子２及び配線電極４の平面形状は真円か又は真円に近い形状と異なる形状として、楕円又は長方形の場合について図面を参照しながら説明する。
図４は、楕円の場合は長径に対する短径の比、長方形の場合は、長辺に対する短辺の長さの比に対し、Ｓｎ−Ｚｎ系鉛フリー半田材５と電極端子２の接合の不良率がどのように変化するかの特性図である。ここで、不良率は、電子部品１の電極端子２と基板３の配線電極４の形状を長短比ごとに、実装後の温度サイクル試験後（−２５℃、１２５℃にて各１５分間の保持を１サイクルとし、３００サイクル後の同通にて判定）の不良率としている。電極端子２と半田との接合状態の平面図を図５に示す。長短比が３．５：１の楕円又は長方形では、従来のＳｎ−Ｐｂ系やＳｎ−Ａｇ系の半田１２では不良率０％で問題ない（図５（ａ））が、Ｓｎ−Ｚｎ系半田５では不良率１００％と接合品質に問題を有している（図５（ｂ））。Ｓｎ−Ｚｎ系半田５において、長短比を２．７５：１とすることで、不良率４０％、長短比２：１、長短比１：１の楕円を含む円形状、長方形又は正方形において不良率０％となり、接合品質を安定させることができる。図５において、矢印付きの破線が楕円の場合の長径と短径とを示し、長方形の場合の長辺と短辺との長さを示す。
図５（ｃ）は、本発明の他の実施形態である電極端子２の平面形状が長辺と短辺の長さの比が１／２以上で且つ１以下の長方形又は正方形の場合のＳｎ−Ｚｎ系鉛フリー半田材５との接合を示した図であり、角部を除きほぼ接合される。図５（ｄ）は、電極端子２の平面形状が長方形の角部に丸みをもたせた長方形状である場合であり、図５（ｅ）は、電極端子２の平面形状が長径と短径の比が１／２以上且つ１以下の楕円の場合であり、これらの場合はほぼ平面形状どおり、Ｓｎ−Ｚｎ系鉛フリー半田材５との接合が行なわれる。長方形の角部に丸みをもたせた長方形状にすることにより、長方形より接合性がよくなる。
楕円の場合、長径と短径との比が１の場合は円となり、実施形態としては、長径と短径の比が１／２以上で且つ１以下の楕円又は円からなる円形状となる。
なお、本実施形態においては、電子部品１の電極端子２と基板３の配線電極４との平面形状を共に円形状、又は長辺と短辺の長さの比が１／２以上で且つ１以下の長方形状としたが、少なくとも電極端子２の平面形状を円形状又は長方形状に、さらには真円形状とすることが好ましい。また、電子部品１の電極端子２がパラジウムめっきされている場合について説明したが、基板の配線電極にパラジウムめっきを施した場合にも同様に適用できる。
本発明はパラジウムめっきされた電極に対し、Ｓｎ−Ｚｎ系鉛フリー半田を接合させるいかなる実装部品と基板の設計および実装する場合に有用であり、半田の不濡れを防止し、良好な接合を得るのに有効である。
（ａ）〜（ｃ）は本発明の一実施形態に係る表面実装型の電子部品と該電子部品を実装する基板とを有する半導体装置を示し、（ａ）は断面図であり、（ｂ）は電子部品の下面図であり、（ｃ）は基板の平面図である。 本発明の一実施形態に係る半導体装置の電子部品における電極端子を示す構成断面図である。 （ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。 本発明の一実施形態に係る表面実装型の電子部品の電極端子の形状に対する不良率の特性図である。 （ａ）〜（ｅ）は本発明の他の実施形態に係る表面実装型の電子部品の電極端子の形状と半田との接合状態を示す構成図であり、（ａ）は従来のＳｎ−Ｐｂ系やＳｎ−Ａｇ系の半田を用いた形状を、（ｂ）は不良率の高い場合の形状、（ｃ）は長辺と短辺の長さの比が１／２以上で且つ１以下の長方形状、（ｄ）は長方形の角部に丸みをもたせた形状、（ｅ）は長径と短径の比が１／２以上で且つ１以下の楕円からなる円形状である。 （ａ）〜（ｃ）は従来の表面実装型の電子部品と該電子部品を実装する基板とを有する半導体装置を示し、（ａ）は断面図であり、（ｂ）は電子部品の下面図であり、（ｃ）は基板の平面図である。
符号の説明
１ 表面実装部品
２ 電極端子（外部電極）
３ 基板
４ 配線電極
５ Ｓｎ−Ｚｎ系鉛フリー半田
６ 導電性基材
７ ニッケルめっき
８ パラジウムめっき
９ 金めっき
１０ メタルマスク
１０ａ 開口パターン
１２ 半田

Claims (7)

  1. 外部電極を有する板状の電子部品と、
    主面上に前記外部電極と電気的に接続される配線電極を有し、該主面上に前記電子部品を実装する基板とを備え、
    前記外部電極と前記配線電極とは錫及び亜鉛を含む半田材により固着されており、
    前記外部電極の平面形状は円形状であることを特徴とする半導体装置。
  2. 前記外部電極の平面形状は、長径と短径の比が１／２以上で且つ１以下の楕円又は円からなる円形状であることを特徴とする請求項１に記載の半導体装置。
  3. 前記配線電極の平面形状は円形状であることを特徴とする請求項１又は２に記載の半導体装置。
  4. 外部電極を有する板状の電子部品と、
    主面上に前記外部電極と電気的に接続される配線電極を有し、該主面上に前記電子部品を実装する基板とを備え、
    前記外部電極と前記配線電極とは錫及び亜鉛を含む半田材により固着されており、
    前記外部電極の平面形状は、長辺と短辺の長さの比が１／２以上で且つ１以下の長方形又は正方形であることを特徴とする半導体装置。
  5. 前記配線電極の平面形状は長方形であって、その角部に丸みをもたせたことを特徴とする請求項４に記載の半導体装置。
  6. 前記半田材はビスマスを含むことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記外部電極と前記半田材との間にパラジウムからなる金属膜が形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
JP2003322755A 2002-10-21 2003-09-16 半導体装置 Pending JP2004165637A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003322755A JP2004165637A (ja) 2002-10-21 2003-09-16 半導体装置
TW092129019A TWI228309B (en) 2002-10-21 2003-10-20 Semiconductor device
US10/689,097 US6917118B2 (en) 2002-10-21 2003-10-21 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002305609 2002-10-21
JP2003322755A JP2004165637A (ja) 2002-10-21 2003-09-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2004165637A true JP2004165637A (ja) 2004-06-10

Family

ID=32232633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003322755A Pending JP2004165637A (ja) 2002-10-21 2003-09-16 半導体装置

Country Status (3)

Country Link
US (1) US6917118B2 (ja)
JP (1) JP2004165637A (ja)
TW (1) TWI228309B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
JP2012020331A (ja) * 2010-07-16 2012-02-02 Nihon Superior Co Ltd 接合構造
JP2012174847A (ja) * 2011-02-21 2012-09-10 Murata Mfg Co Ltd 電子部品およびモジュール
JP2014072241A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品
JP2018064110A (ja) * 2017-12-14 2018-04-19 ローム株式会社 チップ部品
JP2018110236A (ja) * 2012-01-27 2018-07-12 ローム株式会社 チップ部品
US10210971B2 (en) 2012-01-27 2019-02-19 Rohm Co., Ltd. Chip component

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394571C (zh) * 2003-05-20 2008-06-11 富士通株式会社 Lsi插件及lsi元件的试验方法和半导体器件的制造方法
JP4601440B2 (ja) * 2005-02-02 2010-12-22 三洋電機株式会社 固体電解コンデンサ及びその製造方法
JP2008196914A (ja) * 2007-02-09 2008-08-28 Micronics Japan Co Ltd プローブおよびプローブ組立体
JP5160201B2 (ja) * 2007-11-20 2013-03-13 株式会社豊田中央研究所 はんだ材料及びその製造方法、接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP6501200B2 (ja) * 2015-09-17 2019-04-17 豊田合成株式会社 発光素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012773A (ja) 1996-06-24 1998-01-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JP4138965B2 (ja) * 1998-10-01 2008-08-27 三井金属鉱業株式会社 無鉛ハンダ粉及びその製造方法
US6784086B2 (en) * 2001-02-08 2004-08-31 International Business Machines Corporation Lead-free solder structure and method for high fatigue life

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080493A (ja) * 2004-08-12 2006-03-23 Ricoh Microelectronics Co Ltd 電極基板
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
JP2012020331A (ja) * 2010-07-16 2012-02-02 Nihon Superior Co Ltd 接合構造
JP2012174847A (ja) * 2011-02-21 2012-09-10 Murata Mfg Co Ltd 電子部品およびモジュール
JP2018110236A (ja) * 2012-01-27 2018-07-12 ローム株式会社 チップ部品
US10210971B2 (en) 2012-01-27 2019-02-19 Rohm Co., Ltd. Chip component
US10763016B2 (en) 2012-01-27 2020-09-01 Rohm Co., Ltd. Method of manufacturing a chip component
JP2014072241A (ja) * 2012-09-27 2014-04-21 Rohm Co Ltd チップ部品
JP2018064110A (ja) * 2017-12-14 2018-04-19 ローム株式会社 チップ部品

Also Published As

Publication number Publication date
TWI228309B (en) 2005-02-21
US20040089945A1 (en) 2004-05-13
TW200409332A (en) 2004-06-01
US6917118B2 (en) 2005-07-12

Similar Documents

Publication Publication Date Title
KR100776114B1 (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
JP4799997B2 (ja) 電子機器用プリント板の製造方法およびこれを用いた電子機器
KR0144805B1 (ko) 개선된 고온 특성을 갖는 주석-비스무트 납땜 연결 및 그 형성 공정
KR101209845B1 (ko) 전자부품 땜납 방법 및 전자부품 땜납 구조
US6189771B1 (en) Method of forming solder bump and method of mounting the same
JP4143478B2 (ja) はんだ接続構造および電子部品のはんだ接続方法
KR100567611B1 (ko) 무전해 도금에 의해 니켈 코팅된 표면에 사용되는 땜납
JP2004165637A (ja) 半導体装置
JP4356581B2 (ja) 電子部品実装方法
JP2001298051A (ja) はんだ接続部
KR20070115660A (ko) 솔더 페이스트
US7473476B2 (en) Soldering method, component to be joined by the soldering method, and joining structure
JP3400408B2 (ja) フリップチップ実装方法
JP4134976B2 (ja) 半田接合方法
JP2008006499A (ja) 半田ペースト
JP4071049B2 (ja) 鉛フリー半田ペースト
JPWO2006134891A1 (ja) モジュール基板のはんだ付け方法
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2000101014A (ja) 半導体装置
JP2637863B2 (ja) 半導体装置
JP3596445B2 (ja) 半田接合方法ならびに実装構造
JP2000332403A (ja) 電子部品の実装構造及び電子部品の実装方法
JP2001015188A (ja) 気密端子およびその製造方法
JPH10144850A (ja) 接続ピンと基板実装方法
JP2004031724A (ja) ワークの半田付け方法及び半田付け実装体

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110