KR101209845B1 - 전자부품 땜납 방법 및 전자부품 땜납 구조 - Google Patents

전자부품 땜납 방법 및 전자부품 땜납 구조 Download PDF

Info

Publication number
KR101209845B1
KR101209845B1 KR1020077019677A KR20077019677A KR101209845B1 KR 101209845 B1 KR101209845 B1 KR 101209845B1 KR 1020077019677 A KR1020077019677 A KR 1020077019677A KR 20077019677 A KR20077019677 A KR 20077019677A KR 101209845 B1 KR101209845 B1 KR 101209845B1
Authority
KR
South Korea
Prior art keywords
solder
electronic component
substrate
metal
electrode
Prior art date
Application number
KR1020077019677A
Other languages
English (en)
Other versions
KR20080066552A (ko
Inventor
타다히코 사카이
타다시 마에다
미츠루 오조노
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20080066552A publication Critical patent/KR20080066552A/ko
Application granted granted Critical
Publication of KR101209845B1 publication Critical patent/KR101209845B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0215Metallic fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0218Composite particles, i.e. first metal coated with second metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/0245Flakes, flat particles or lamellar particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/0248Needles or elongated particles; Elongated cluster of chemically bonded particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/0435Metal coated solder, e.g. for passivation of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12014All metal or with adjacent metals having metal particles
    • Y10T428/12028Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12049Nonmetal component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

전자부품의 땜납시 범프와 전극 사이에 개재시켜 이용하는 플럭스에 리플로우 동안 용융 땜납을 유도하는 효과를 목적으로 하여 혼입되는 금속분(8)을 땜납 범프를 구성하는 땜납의 액상 온도보다도 높은 온도로 용융하는 금속으로 이루어진 코어부(8a)와 용융된 땜납에 대한 습윤성이 좋고 용융된 코어부(8a)에 고용하는 금속으로 이루어진 표면부(8b)를 가지는 박편상 또는 수지상으로 하고, 리플로우에 의한 가열에 있어서 땜납부에 취입되지 않고 플럭스중에 잔류한 금속분을 용융고화시켜 대략 구상의 금속입자(18)로 한다. 이것에 의해, 리플로우 후에 금속분이 마이그레이션을 일으키기 쉬운 상태로 플럭스 잔사중에 잔류하지 않아 땜납 접합성과 절연성의 확보를 양립시킬 수 있다.
전자부품, 기판, 땜납

Description

전자부품 땜납 방법 및 전자부품 땜납 구조{METHOD FOR SOLDERING ELECTRONIC COMPONENT AND SOLDERING STRUCTURE OF ELECTRONIC COMPONENT}
본 발명은 전자부품을 기판에 땜납하는 전자부품 땜납 방법 및 전자부품 땜납 구조에 관한 것이다.
전자부품을 기판에 실장하는 방법으로서, 종래부터 땜납이 널리 이용되고 있다. 땜납의 형태로서는 전자부품에 설치된 접합용 전극으로서의 금속 범프를 땜납에 의해 형성하는 방법이나, 기판의 전극 표면에 땜납층을 형성하는 땜납 프리코팅(solder-precoating) 등 각종 방법이 이용된다. 최근 환경보호의 관점에서, 상술한 땜납에 있어서 유해한 납을 거의 포함하지 않는 소위 납 프리 땜납(lead-free solder)이 채용되도록 되어 있다.
납 프리 땜납은 종래 이용되었던 납계 땜납과는 성분 조성이 크게 다르기 때문에, 땜납 접합 과정에서 이용되는 플럭스에 대해서도 종래 일반적으로 이용되던 것을 그대로 사용할 수 없다. 즉, 종래의 플럭스에서는 활성 작용이 부족하고, 땜납 표면의 산화막 제거가 불충분하여 양호한 땜납 습윤성(solder-wettability)이 확보되기 어렵다. 이러한 땜납 습윤성이 낮은 땜납을 대상으로서, 플럭스 성분중에 은 등 땜납 습윤성이 우수한 금속으로 이루어진 금속분을 혼입한 조성의 플럭스가 제안되었다(예를 들면, 특개2000-31210호 공보 참조). 이러한 플럭스를 사용함으로써, 리플로우 과정에서 용융된 땜납을 플럭스중의 금속분의 표면을 따라 습윤 확산되어 용융된 땜납을 접합 대상의 전극까지 유도할 수 있다.
하지만, 상기 특허문헌예에 나타낸 플럭스에는 금속분의 함유 비율에 따라 이하와 같은 문제점이 생기는 경우가 있다. 최근에는 땜납 접합후에 플럭스 성분 제거를 위한 세정을 생략한 무세정 공정이 주류를 이루기 때문에, 리플로우 후에는 플럭스가 땜납 접합후의 주위에 찌꺼기로서 부착된채로 잔류하여 플럭스중에 함유된 금속분도 땜납 접합부의 주위에 잔류한다.
이 때, 금속분의 잔류량이 많은 경우에는, 마이그레이션(migration)에 의한 절연 불량이 생길 가능성이 있다. 그리고, 이 절연불량을 방지하기 위하여 금속분의 함유량을 적게 하면, 리플로우시에 금속분에 의해 용융 땜납을 유도하는 효과가 저하되어 땜납 접합성의 저하를 초래하는 결과가 되었다. 특히 수지기판에 반도체 소자를 실장한 패키지 부품을 적층하여 반도체 장치를 형성하기 위한 땜납에 있어서는 수지 기판의 휨 변형 때문에 땜납 대상의 범프와 전극과의 사이에 극간이 생기기 쉬워 땜납 습윱성에 기인하는 접합 불량이 높은 빈도로 발생하였다. 이와 같이, 금속분을 함유한 플럭스를 이용한 종래의 땜납 방법에서는 땜납 접합성의 유지와 절연성의 확보를 양립시키는 것이 어렵다는 문제점이 있었다.
따라서, 본 발명은 땜납 접합성과 절연성의 확보를 양립시킬 수 있는 전자부품 땜납 방법 및 전자부품 땜납 구조를 제공하는 것을 목적으로 한다.
본 발명의 전자부품 땜납 방법은 전자부품에 설치된 땜납 범프를 기판의 전극에 위치맞춤하여 가열하고, 상기 땜납 범프를 용융시켜 상기 전극에 땜납 접합함으로써 상기 전자부품을 기판에 땜납하는 전자부품 땜납 방법으로서, 상기 땜납 범프를 구성하는 땜납의 액상 온도보다도 높은 온도에서 용융하는 금속으로 이루어진 코어부와, 용융된 상기 땜납에 대한 습윤성이 좋고 용융된 상기 코어부에 고용하는 금속으로 이루어진 표면부를 가지는 박형상 또는 수지상의 금속분을 포함한 플럭스를 상기 땜납 범프와 전극 사이에 개재시킨 상태로 상기 전자부품의 땜납 범프를 상기 기판의 전극에 위치맞춤하는 단계; 상기 전자부품과 기판을 가열하여 상기 땜납 범프를 용융시켜 상기 용융된 땜납을 상기 금속분의 표면을 따라 습윤 전달하여 상기 전극까지 도달시키는 단계; 상기 가열을 계속함으로써 상기 용융된 땜납에 접촉하지 않고 잔류한 금속분을 용융시켜 그 형상을 대략 구상으로 하는 단계; 및 그 후 상기 기판과 전자부품을 냉각하여 상기 용융된 금속분과 상기 땜납을 고화시키는 단계를 포함한다.
또한, 본 발명의 땜납 방법은 전자부품에 설치된 땜납 범프를 기판의 전극에 위치맞춤하여 가열하고, 상기 땜납 범프가 용융시켜 상기 전극에 땜납 접합함으로써 상기 전자부품을 기판에 땜납하는 전자부품 땜납 방법으로서, 상기 땜납 범프를 구성하는 땜납의 액상 온도보다도 높은 고온에서 용융하는 금속으로 이루어진 코어부와, 용융된 땜납에 대한 습윤성이 좋고 용융된 상기 코어부에 고용하는 금속으로 이루어진 표면부를 가지는 박편상 또는 수지상의 금속분을 포함한 열경화성 수지를 상기 땜납 범프와 전극 사이에 개재시킨 상태에서 전자부품의 땜납 범프를 기판의 전극에 위치맞춤하는 단계; 상기 전자부품과 기판을 가열하여 상기 땜납 범프를 용융시켜 상기 용융된 땜납을 상기 금속분의 표면을 따라 습윤 전달하여 상기 전극까지 도달시키는 단계; 상기 가열을 계속함으로써 상기 용융된 땜납에 접촉시키지 않고 잔류한 금속분을 용융시켜 그 형상을 대략 구상으로 하는 단계; 상기 가열에 의해 상기 열경화성 수지의 경화 반응을 촉진시키는 단계; 및 그 후 상기 기판과 전자부품을 냉각하여 상기 용융된 금속분과 상기 땜납을 고화시키는 단계를 포함한다.
본 발명의 전자부품 땜납 구조는 땜납 방법에 의해 상기 전자부품을 기판에 땜납하여 이루어진 전자부품 땜납 구조로서, 상기 전자부품과 상기 전극을 접속하는 땜납부와, 상기 땜납부의 표면 및 기판의 표면에 잔류한 플럭스 잔사를 가지고, 용융된 땜납에 접촉하지 않은 상기 금속분이 용융되어 대략 구상이 된 금속입자가 상기 플럭스 잔사에 포함되어 있다.
또한, 본 발명의 땜납 구조는 땜납 방법에 의해 상기 전자부품을 기판에 땜납하여 이루어진 전자부품 땜납 구조로서, 상기 범프와 기판의 전극을 접속하는 땜납부와, 상기 땜납부와 전극의 접합부분을 보강하는 수지부를 가지고, 용융된 땜납에 접촉된 상기 금속분이 용융하여 대략 구상으로 된 금속입자가 상기 수지부에 포함되어 있다.
본 발명에 따르면, 리플로우시에 용융 땜납을 유도하는 효과를 목적으로 하여 혼입되는 금속분을 박편상 또는 수지상의 형상으로 땜납 범프를 구성하는 땜납의 액상 온도보다도 높은 온도로 용융하는 금속으로 이루어진 코어부와, 용융된 땜납에 대한 습윤성이 좋고 용융된 코어부에 고용하는 금속으로 이루어진 표면부를 가지는 구성으로 함으로써, 잔류한 금속분은 리플로우시에 융용하여 마이그레이션을 일으키기 어려운 대략 구상의 상태가 되고, 이것에 의해 땜납 접합성과 절연성의 확보를 양립시킬 수 있다.
도 1a 내지 1c는 본 발명의 실시예 1의 전자부품 실장 공정 설명도.
도 2a 내지 2c는 본 발명의 실시예 1의 전자부품 실장 공정 설명도.
도 3a 및 3b는 본 발명의 실시예 1의 전자부품 땜납 방법에 이용되는 플럭스에 함유되는 금속분의 형상 및 구성 설명도.
도 4a 내지 4c는 본 발명의 실시예 1의 전자부품 땜납 방법에서의 땜납 접합 과정 설명도.
도 5a 내지 5c는 본 발명의 실시예 1의 전자부품 땜납 방법에 이용되는 플럭스에 함유되는 금속분의 단면도.
도 6은 본 발명의 실시예 1의 전자부품 땜납 구조의 단면도.
도 7a 내지 7c는 본 발명의 실시예 1의 전자부품 실장에서의 땜납 접합용 페이스트의 공급 방법의 설명도.
도 8은 본 발명의 실시예 2의 전자부품의 땜납 구조의 단면도.
(실시예 1)
도 1a 내지 1c 및 도 2a 내지 2c는 본 발명의 실시예 1의 전자부품 땜납 방 법의 공정 설명도, 도 3a 및 3b는 본 발명의 실시예 1의 전자부품 땜납 방법에 이용되는 플럭스에 함유되는 금속분의 형상 및 구성 설명도, 도 4a 내지 4c는 본 발명의 실시예 1의 전자부품 땜납 방법에서의 땜납 접합 과정 설명도, 도 5a 내지 5c는 본 발명의 실시예 1의 전자부품 땜납 방법에 이용되는 플럭스에 함유되는 금속분의 단면도, 도 6은 본 발명의 실시예 1의 전자부품 땜납 구조의 단면도, 도 7a 내지 7c는 본 발명의 실시예 1의 전자부품 실장에서의 땜납 접합용 페이스트의 공급 방법의 설명도이다.
먼저, 도 1a 내지 1c 및 도 2a 내지 2c를 참조하여 전자부품 땜납 방법에 대하여 설명한다. 이 전자부품 땜납 방법은 전자부품에 설치된 땜납 범프를 기판의 전극에 위치 맞춤하여 가열하고, 이 땜납 범프를 융융시켜 전극에 땜납 접합함으로써 이 전자부품을 기판에 땜납하여 실장하는 것이다.
도 1a에서, 기판(1)의 상면에는 전극(2)이 형성되어 있다. 전자부품(4)은 상면에 부품실장부(5)가 설치된 수지 기판(4a)의 하면에 부품 전극(4b)을 설치하고, 또한 부품 전극(4b)에 땜납 범프(6)(이하, 범프(6)라 함)를 형성한 구성으로 되어 있다. 범프(6)는 미세 입상의 땜납 볼을 부품 전극(4b)에 땜납 접합하여 형성된다. 또한, 땜납으로는 저융점의 금속(예를 들면, 주석) 또는 복수 종류의 금속 합금(예를 들면, 은-주석 합금)이 바람직하고, 여기에서는 이들 금속이나 합금중에 납을 거의 포함하지 않는 납 프리 땜납을 땜납 재질로서 이용하고 있다.
부품 실장부(5)는 수지 기판(4a)의 상면에 실장된 반도체 소자(도시 생략)를 수지 봉지하여 형성되어 있다. 이 수지 봉지 공정에서는 용융 상태의 고온의 수지 를 몰드 캐비티에 주입하고, 수지를 열경화시켜 수지 몰드를 형성한 후, 수지 몰드를 몰드 캐비티로부터 꺼내어 대기중에서 냉각한다. 이 냉각 과정에서는 수지 기판(4a)과 수지 몰드의 열팽창 계수의 다름에 의해 수지 기판(4a)의 상면측의 부품 실장부(5)가 수지 기판(4a)보다도 크게 수축하기 때문에, 전자부품(4) 전체는 수지기판(4a)의 단부가 부품 실장부(5)측에 휨이 생기는 형태로 변형된다.
이 때문에, 전자부품(4)의 하면측에 형성된 복수의 범프(6)중 외연부에 위치하는 범프(6*)의 하단부는 내측에 위치하는 범프의 하단부보다도 휨 변형에 의한 변위(d1) 만큼 상방으로 위치하고 있다. 따라서, 각 범프(6)의 하단부의 높이는 동일 평면상에는 없고, 후술한 바와 같이 전자부품(4)을 기판(1)에 탑재한 상태에서 범프(6*)와 전극(2)과의 사이에는 극간이 생기는 경향이 있다.
범프(6)에는 이하에 설명하는 플럭스(3)가 전사에 의해 도포된다. 즉, 전자부품(4)을 플럭스(3)의 도막이 형성된 전사 테이블(7)상에 대하여 증감시킴으로써, 도 1b에 나타낸 바와 같이 범프(6)의 하단부에는 플럭스(3)가 전사 도포된다. 플럭스(3)는 전자부품(4)을 이하에 설명하는 기판(1)에 땜납하기 위한 땜납 접합부에 있어서 땜납 접합성을 향상시키기 위하여 범프(6)와 전극(2)의 사이에 개재시켜 이용되는 것이다.
여기서 플럭스(3)의 조성에 대하여 설명한다. 플럭스(3)는 로진 등의 수지 성분을 용제에 용해한 점도가 높은 액상의 기제에 첨가 성분으로서 활성제와 금속분(8)을 혼합한 것이다. 활성제는 범프(6)의 표면에 생성한 땜납의 산화막을 제거하는 목적으로 첨가된 것이며, 이러한 산화막 제거 능력을 가지는 유기산 등이 이 용된다. 또한, 여기에서는 활성제로서 땜납 접합 후에 세정을 필요로 하지 않는 저활성의 것이 이용된다.
금속분(8)으로서는 도 3a에 도시한 바와 같이 미세한 입상의 금속을 밀어 넣음으로써 형성된 박편상의 것이 이용된다. 도 3b는 금속분(8)의 A-A 단면을 나타내며, 여기에 나타낸 바와 같이 금속분(8)은 중핵이 되는 코어부(8a)와 코어부(8a)의 표면을 덮는 표면부(8b)를 가지는 구성으로 되어 있다. 그리고, 표면부(8b)와 코어부(8a)의 경계에는 표면부(8b)를 구성하는 금속이 코어부(8a) 중으로 확산된 확산층(8c)이 형성되어 있다. 이 구성에서는, 코어부(8a)로서 이용되는 금속종을 주석(Sn) 또는 주석계 합금에서 선택한다. 표면부(8b)는 전기 도금 등의 방법으로 코어부(8a)의 표면을 피복함으로써 형성된다.
주석계의 합금으로서는, 주석-은(Sn-Ag)계, 주석-은-동(Sn-Ag-Cu)계, 주석-납(Sn-Pb)계, 주석-납-은(Sn-Pb-Ag)계, 주석-동(Sn-Cu)계, 주석-비스무트(Sn-Bi)계, 주석-은-비스무트(Sn-Ag-Bi)계, 주석-은-비스무트-인듐(Sn-Ag-Bi-In)계, 주석-안티몬(Sn-Sb)계, 주석-인듐(Sn-In)계, 주석-아연(Sn-Zn)계, 주석-아연-비스무트(Sn-Zn-Bi)계, 주석-아연-알루미늄(Sn-Zn-Al)계 등을 이용할 수 있다.
표면부(8b)의 금속종으로서는 범프(6)에 이용되는 땜납의 액상 온도보다도 높은 온도에서 용융하고, 또한 대기중에서 금속분(8)의 표면에 산화막을 생성하지 않는 것으로, 범프(6)를 형성하는 땜납에 대한 습윤성이 좋아 범프(6)가 융융된 유동 상태의 땜납이 표면을 따라 습윤을 전달하기 쉬운 재질(예를 들면, 순도 90% 이상의 금(Au), 은(Ag), 백금(Pt) 등의 귀금속)이 선택된다. 그리고, 플럭스(3)로의 첨가는 이들 금속분(8)을 1~20vo1% 범위의 비율로 기제중에 혼합함으로써 행해진다.
여기서, 코어부(8a)와 표면부(8b)에 이용되는 금속종의 조합은 표면부(8b)로부터 내부의 코어부(8a)로의 확산(도 5b 참조)이 리플로우 과정에서의 가열에 의해 용이하게 생기고, 리플로우 종료시에 표면부(8b)의 코어부(8a)로의 확산이 종료하여 거의 코어부(8a)중에 취입되는 확산 특성이 실현되는 조합이 선택된다. 즉, 이 구성에서는 표면부(8b)는 땜납과의 습윤성이 좋은 금속으로 형성되고, 코어부(8a)는 리플로우에 의한 가열에 의해 표면부(8b)를 고용하여 내부에 취입하는 것이 가능한 금속으로 형성되어 있다. 플럭스(3)에 혼입되는 금속분으로서 이러한 구성을 채용함으로써 무세정 방식에 의한 땜납 접합에서 후술한 우수한 효과를 얻는다.
또한, 상기 실시예에서는 단위 중량마다의 표면적이 극대화되도록 금속분(8)으로서 박형상의 것을 이용하는 예를 나타내고 있지만, 미세한 봉상 금속이 3차원적으로 분기한 수지상의 금속분(8)을 이용하여도 좋다. 이러한 수지상의 금속분에 의해서도 단위중량 마다의 표면적을 극대화할 수 있다. 또한, 박편상의 금속분과 수지상의 금속분을 혼합하여 이용하도록 하면, 단위 중량 마다의 표면적을 크게 하고 또한, 플럭스(3)중에 금속분이 혼입된 상태에서 양자의 형상적 특징이 조합되어 적은 중량%로 금속분을 플럭스(3)중에 극히 균일하고 고밀도로 분포시킬 수 있다.
즉, 본 실시예의 땜납 방법에서 이용되는 플럭스(3)는 땜납 범프(6)를 구성하는 땜납의 액상온도보다도 높은 온도에서 용융하는 금속으로 이루어진 코어부(8a)와, 용융된 땜납에 대한 습윤성이 좋고 용융된 코어부(8a)에 고용하는 금속 으로 이루어진 표면부(8b)를 가지는 박편상 또는 수지상의 금속분(8)을 포함한 구성으로 되어 있다.
다음, 도 1c에 나타낸 바와 같이, 플럭스 전사 도포 후의 전자부품(4)은 기판(1)에 실장된다. 전자부품(4)의 기판(1)에의 실장은 가열에 의해 범프(6)를 용융시켜 전극(2)의 상면에 땜납접합함으로써 행하고, 이것에 의해 각각의 부품 전극(4b)이 대응하는 전극(2)에 전기적으로 접속되고, 전자부품(4)은 용융 땜납이 고화하여 형성된 땜납부에 의해 기판(1)에 고착된다.
이 실장 과정에서는, 전자부품(4)을 기판(1)상에 위치시키고, 범프(6)를 전극(2)에 위치 맞춤을 하여 기판(1)에 대하여 하강시킨다. 그리고, 플럭스(3)가 도포된 범프(6)를 전극(2)에 착지시키고 소정의 압압 하중에 의해 압압한다. 이것에 의해, 범프(6)중 하단부가 평균적인 높이 위치에 있는 범프(6)는 범프 높이에 다소 편차가 있어도 높은 범프(6)가 압압력에 의해 높이 방향으로 약간 밀어 넣음으로써 하단부가 전극(2)의 상면에 접촉한다. 이에 대하여, 외연부에 위치하는 범프(6*)는 다른 범프(6)가 약간 밀어 넣어 전자부품(4) 전체가 그 만큼 하강하여도 하단부가 전극(2)의 표면에 접촉되지 않아 범프 하면과 전극(2)과의 사이에 극간이 생긴 상태가 된다.
다음, 범프(6)를 융해시켜 전극(2)에 땜납 접합하는 땜납 접합 과정에 대하여 설명한다. 도 1c에 도시한 부품 탑재후의 기판(1)은 리플로우로로 보내져 가열된다. 이 때, 도 2a에 도시한 바와 같이 하단부의 높이가 평균적인 위치에 있는 중앙부 부근의 범프(6)에 대해서는 하단부가 전극(2)에 접촉한 상태로 또한 외연부에 위치하는 범프(6*)에 대해서는 하단부와 전극(2) 사이에 플럭스(3)가 개재된 상태로 가열이 행해진다.
그리고, 이 가열에 의해, 범프(6,6*)도 전극(2)에 땜납 접합되지만, 이 때의 땜납의 거동은 범프 하단부가 전극(2)에 접촉하고 있는 지에 의해 다른 것이 된다. 즉, 도 2b에 나타낸 바와 같이, 하단부가 전극(2)에 접촉하고 있는 범프(6)에서는 범프(6)가 가열에 의해 용융하면, 용융 상태의 땜납(6a)은 바로 땜납 습윤성이 좋은 재질의 전극(2)의 표면을 따라 양호하게 습윤이 전달되어 부품 전극(4b)은 전극(2)과 땜납(6a)에 의해 연결된다. 이 때, 플럭스(3)중에 포함되는 활성제에 의해 범프(6) 표면의 산화막이 제거된다.
이에 대하여, 전극(2)과의 사이의 극간은 플럭스(3)가 개재하고 있는 범프(6*)에서는 부품 전극(4b)과 전극(2)의 땜납(6a)에 의한 연결은 도 4a 내지 4c에 나타낸 과정을 통해 행해진다. 도 4a는 리플로우 과정에서의 가열 개시시의 상태를 나타내고 있다.
여기서, 범프(6*)의 하단부와 전극(2)의 표면(2a)과의 사이에 개재하는 플럭스(3)중의 금속분(8)은 플럭스(3)중에 배합된 상태대로, 즉 도 5a에 도시한 바와 같이 박편상의 코어부(8a)의 표면을 표면부(8b)가 덮는 상태에 있다. 그리고, 플럭스(3)중에는 랜덤한 자세로 금속분(8)이 다수 존재하기 때문에, 범프(6*)의 하단부와 전극(2)의 표면(2a)을 잇는 금속분(8)의 브리지가 높은 확률로 형성된다(도 4a에서 화살표 a로 나타낸 부분 참조).
여기서, "브리지"는 금속분(8)이 상호 근접한 상태로 연속적인 시리즈가 되 어 존재하는 상태를 말한다. 그리고, "근접한 상태"는 하나의 금속분(8)의 표면을 적셔 덮고 있는 유동 상태의 땜납이 표면 장력에 의해 소정의 두께를 형성할 때 그 땜납 두께의 표면이 인접하는 다른 금속분(8)에 접촉하는 간격으로 복수의 금속분(8)이 존재하는 상태를 말한다.
즉, 다수의 금속분(8)이 이러한 근접 상태에서 연속하여 존재함으로써, 시리즈의 일측의 금속분(8)에 접촉한 땜납은 땜납 습윤성이 좋은 금속을 포함하는 금속분(8)의 표면을 포입으로 습윤을 전달함으로써 순차 인접하는 금속분(8)에 접촉한다. 그리고, 이 습윤 전달에 의한 땜납의 유동이 시리즈의 타방측까지 연속하여 생김으로써, 이들 시리즈의 금속분(8)은 도 4b에 나타낸 바와 같이 범프(6*)의 하단부와 전극(2)의 표면(2a)을 이어 땜납을 유동시키는 브리지로서 기능한다.
이 때, 금속분(8)을 구성하는 표면부(8b)의 재질로서 통상 이용되는 땜납의 액상 온도보다도 융점이 높은 금이나 은 등의 귀금속을 이용하기 때문에, 땜납의 액상 온도보다도 더 고온으로 가열된 경우에도 표면부(8b)는 확실히 고체 상태로 존재한다. 즉, 플럭스(3)중에 땜납 입자를 함유시킨 크림 땜납을 이용하는 땜납 접합 방법에서는 리플로우시의 가열에 의해 크림 땜납중의 땜납 입자도 동시에 용융되어 극간내에서 용융 땜납을 중개하는 브리지 기능이 얻어지지 않는 것에 대하여 본 실시예의 플럭스(3)에서는 상술한 브리지 기능을 확실히 다할 수 있다.
그리고, 플럭스(3)에 이용되는 금속분(8)은 고가의 금이나 은 등의 귀금속을 저렴한 코어부(8a)의 표면을 덮는 표면부(8b)로서 이용하도록 하고 있기 때문에, 종래의 금속분이 들어간 플럭스에 있어서 고가의 귀금속을 그대로 분체로 이용하는 방법과 비교하여 큰폭의 비용 저감이 가능해진다. 또한, 코어부(8a)로서 선택가능한 금속종과 은과의 합금으로 이루어진 땜납(예를 들면 Sn-Ag계 땜납)이 이미 존재하지만, 이러한 땜납과 본 실시예에서의 금속분(8)과는 금속분(8)에 의해 나타나는 작용효과 면에서 명확히 구별되어야 한다.
여기서, 금속분(8)의 형상으로서, 전술한 금속을 박편상으로 가공한 것을 이용함으로써, 박편 형상의 길이 방향을 극간의 중개 방향으로 향한 자세로 존재하는 금속분(8)에 의해 브리지를 형성하기 쉬워 비교적 낮은 함유율로 효율적으로 브리지를 형성할 수 있다. 그리고, 이러한 브리지를 통해 땜납(6a)이 전극표면(2a)에 일단 도달하면, 유동상태의 땜납(6a)은 땜납 습윤성이 양호한 전극표면(2a)에 수반하여 습윤이 확산된다. 이 땜납(6a)의 습윤 확산에 의해, 전극 표면(2a) 근방의 플럭스(3)는 외측으로 밀어 넣어져 당초 전극(2)과의 사이에 극간이 생긴 범프(6*)에서도 부품 전극(4b)은 땜납(6a)에 의해 전극(2)과 전면적으로 연결된다.
이 경우에도, 플럭스(3)중에 포함되는 활성제에 의해 접합성이 향상되지만, 전술한 브리지 형성 효과에 의해, 범프 표면의 산화막이 부분적으로만 제거되는 경우에도 양호한 땜납 접합성이 확보되기 때문에, 플럭스(3)중에 포함되는 활성제에는 강한 활성작용은 요구되지 않는다. 바꾸어 말하면 금속분(8)의 첨가에 의해 활성작용이 약한 저활성 플럭스의 사용이 가능해져 땜납 접합후에 플럭스(3)가 잔류한 상태에서도 전극(2)이 활성성분에 의해 부식되는 경우가 낮다. 따라서, 후술하는 금속분(8)의 특성에 의한 절연성 향상 효과와 함께 땜납 접합후에 플럭스 제거를 위한 세정을 행하지 않는 무세정 공정에서도 충분한 신뢰성을 확보할 수 있다.
상술한 리플로우 과정에서 도 5a에 나타낸 개편의 금속분(8)은 가열이 계속됨으로써, 도 5b에 나타낸 바와 같이 표면부(8b)가 코어부(8a) 중으로 확산에 의해 서서히 취입된다. 또한, 코어부(8a)의 금속종 및 가열온도에 의해서는 표면부(8b)는 액상의 코어부(8a)로 확산하는 경우와, 고상의 코어부(8a)로 확산하는 경우가 존재하지만, 어느 경우에도 표면부(8b)는 서서히 코어부(8a)중으로 취입된다.
그리고, 코어부(8a)를 구성하는 금속의 융점보다 높은 온도까지 가열됨으로써, 표면부(8b)를 고용하여 취입한 코어부(8a)는 용융되고, 용융된 코어부(8a)는 표면 장력에 의해 응집된다. 그 후 냉각 고화됨으로써, 도 5c에 나타낸 바와 같이 그 형상이 거의 구상의 금속입자(18)가 된다. 즉, 표면부(8b)를 코어부(8a)에 고용하여 취입함으로써, 융점이 높은 은 등의 귀금속이 표면부(8b)로서 이용되고 있는 금속분(8)을 리플로우시의 가열에 의해 금속입자(18)로 형상 변화시킬 수 있다. 이 형상 변화와 함께 표면부(8b)가 완전히 취입되고 코어부(8a)의 표면이 드러남으로써, 금속입자(18)의 표면에는 코어부(8a)가 가열에 의해 산화된 산화막(8d)이 형성된다. 그리고, 이 산화막(8d)은 후술한 바와 같이 땜납 접합후의 절연성을 향상시키는 효과를 가진다.
도 4c는 리플로우 공정에서의 소정의 가열 사이클을 종료한 후 전자부품(4)과 기판(1)을 냉각함으로써 땜납(6a)과 금속입자(18)를 고화시킨 상태를 나타내고 있다. 땜납(6a)이 고화됨으로써, 부품 전극(4b)과 전극(2)을 땜납함으로써 접속하는 땜납부(16)가 형성된다. 이 땜납부(16)의 전극표면(2a) 근방에는 땜납 과정에서 땜납중에 취입된 금속분(8)이 합금 상태 또는 고용 상태로 존재하고 있다. 그리고, 전극 표면(2a)이나 전극(2)의 주위에는 플럭스(3)로부터 용제 성분이 증발한 후의 플럭스 잔사(수지 성분이나 활성제)(3a)가 땜납부(16)중에 취입되지 않은 금속분(8)이 용융 고화된 대략 구상의 금속입자(18)와 함께 잔류한다.
도 2c는 이렇게 하여 부품 전극(4b)과 전극(2)을 연결하는 땜납부(16)가 모든 부품전극(4b)과 전극(2)에 대하여 형성되고, 전자부품(4)의 기판(1)에의 땜납이 완료된 상태를 나타내고 있다. 이것에 의해, 도 6에 나타낸 전자부품의 땜납 구조가 형성된다. 도 6에 나타낸 바와 같이, 부품 전극(4b)과 전극(2)은 땜납부(16)에 의해 접속되어 있고, 전극(2)의 주위에는 땜납부(16)의 하부를 부분적으로 덮고 기판(1)의 표면까지 확산된 플럭스 잔사(3a)가 부착된 상태로 잔류하고 있다. 그리고, 플럭스 잔사(3a)중에는 리플로우 과정에서 용융 땜납(6a)에 접촉하지 않고 땜납부(16)에 취입되지 않은채로 잔류한 금속입자(18)가 점재하고 있다.
즉, 이 전자 부품의 땜납구조는 전자부품(4)의 부품전극(4b)과 전극(2)을 접속하는 땜납부(16)와, 땜납부(16)의 표면 및 기판(1)의 표면에 잔류한 플럭스 잔사(3a)를 가지고, 용융한 땜납(6a)에 접촉하지 않는 금속분(8)이 용융되어 대략 구상이 되고, 표면에 산화막(8d)을 가지는 금속입자(18)가 플럭스 잔사(3a)에 포함된 형태로 되어 있다. 이러한 땜납 구조에 의해, 전극간의 절연성을 확보함으로써 다음과 같은 우수한 효과를 얻는다.
땜납 접합 공정후에 플럭스 제거를 위한 세정을 행하지 않는 무세정 공법에서는 플럭스 잔사(3a)는 그대로 전극(2)의 주위에 잔류한다. 금이나 은 등의 금속을 그대로 플럭스에 혼입하는 금속분으로서 이용한 경우에는 잔류량에 의해서는 전 극간을 전기적으로 부식시켜 절연성을 저하시키는 마이그레이션이 발생할 가능성이 있다. 이 때문에, 종래에는 절연성의 확보를 감안하여 금속분의 배합 비율을 낮게 억제할 필요가 있고, 그 결과 리플로우 공정에서 용융 땜납을 유도하는 땜납 습윤성 향상 효과가 충분히 실현되지 않은 사태가 생겼다.
이에 대하여, 상기 구성의 금속분(8)을 이용함으로써, 땜납 접합 공정후에 금속분(8)이 전극(2)의 주위에 상당량 잔류한 경우에도 금속분(8)은 리플로우시의 가열에 의해 용융되어 대략 구상의 금속입자(18)가 되어 입자 상호가 접촉하여 연결된 상태가 되는 확률은 극히 낮다. 또한, 금속입자(18)의 표면은 전기적으로 안정된 산화막(8d)으로 피복되는 것과 함께, 마이그레이션의 발생이 유효하게 방지되어 양호한 절연성이 확보된다. 따라서, 상기 구성의 금속분(8)을 이용함으로써 플럭스중에 땜납 습윤성 확보에 충분한 양의 금속분을 혼입함으로써 땜납 접합성을 향상시키는 동시에, 땜납 접합후의 절연성을 확보하여 실장 신뢰성을 향상시키는 것이 가능해진다.
바꾸어 말하면, 상술한 구성의 금속분(8)을 이용함으로써, 땜납 접합성과 절연성이 모두 우수한 무세정 타입의 플럭스(3)가 실현된다. 즉, 경도가 높아 범프가 부숴지기 어려운 납 프리 땜납에 의해 범프가 형성된 전자부품을 대상으로 하는 경우에 있어서, 전자부품의 휨 변형이나 범프 사이즈의 편차 등에 의해 범프와 기판의 회로 전극과의 사이에 극간이 생기는 상태에서도 범프가 회로전극과 정상적으로 땜납되지 않은 실장불량의 발생을 유효하게 방지할 수 있는 동시에, 땜납후의 플럭스 제거를 위한 세정을 생략한 무세정 공법을 채용하는 경우에도 양호한 절연성을 확보할 수 있다.
또한, 상기 실시예에서는 리플로우 후에 있어서 플럭스 제거를 위한 세정을 행하지 않는 무세정 방식의 예를 나타내었지만, 보다 높은 신뢰성이 요구되는 경우에는 고화하여 구상으로 된 금속입자(18)와 플럭스 잔사(3a)를 세정수로 세정하여 기판(1)상에서 제거한다. 이 세정공정에 있어서, 잔류한 금속분은 플럭스 잔사(3a)중에 제거가 용이한 금속입자(18)의 형태로 존재하고 있기 때문에, 간편한 세정방법으로 양호한 세정 품질을 확보할 수 있다.
상술한 전자부품 땜납 방법은 전술한 구성의 플럭스(3)를 땜납 펌프(6)와 전극(2) 사이에 개재된 상태로 땜납 범프(6)를 기판(1)의 전극(2)에 위치맞춤하고, 이어서 전자부품(4)과 기판(1)을 가열하여 땜납 범프(6)를 용융시키고, 이 용융된 땜납을 금속분(8)의 표면을 따라 습윤 전달하여 전극(2)까지 도달시키고, 가열을 더 계속함으로써 용융된 땜납에 접촉하지 않고 잔류된 금속분(8)을 용융시켜 그 상태를 대략 구상으로 하고, 그 후 기판(1)과 전자부품(4)을 냉각하여 용융된 금속분(8)과 땜납을 고화시키는 상태로 되어 있다.
또한, 상술한 예에서는 플럭스(3)를 도포하는 공정에 있어서, 범프(6)에 플럭스(3)를 전사하여 도포하는 예를 나타내었지만, 그 외에도 각종 방법을 이용할 수 있다. 예를 들면, 도 7a에 나타낸 바와 같이, 디스펜서(9)에 의해 플럭스(3)를 토출시킴으로써 전극(2)에 공급하도록 하여도 무방하다. 또한, 도 7b에 나타낸 바와 같이, 전사 핀(10)에 의해 플럭스(3)를 전극(2)상에 전사에 의해 공급하도록 하여도 무방하다.
또한, 도 7c에 나타낸 바와 같이, 스크린 인쇄에 의해 전극(2)상에 플럭스(3)를 인쇄하도록 하여도 무방하다. 즉, 기판(1)상에 전극(2)에 대응한 패턴공(11a)이 설치된 마스크 플레이트(11)를 장착하고, 스퀴즈(12)에 의해 패턴공(11a)내에 플럭스(3)를 충전하여 전극(2)의 표면에 인쇄한다.
(실시예 2)
도 8은 본 발명의 실시예 2의 전자부품 땜납 구조의 단면도이다. 본 실시예 2는 실시예 1과 같은 전자부품(4)을 기판(1)에 땜납할 때 범프(6)와 전극(2)의 땜납 접합성을 향상시키는 땜납 접합 조제로서 플럭스(3) 대신에 활성 작용을 가지는 열경화성 수지를 이용하도록 한 것이다.
도 8에 도시한 바와 같이, 실시예 1과 마찬가지로 부품전극(4b)과 전극(2)은 땜납부(16)에 의해 접속되어 있고, 전극(2)의 주위에는 땜납부(16)의 하부를 부분적으로 덮고 기판(1)의 표면까지 확산된 형상의 수지부(13)가 형성되어 있다. 수지부(13)는 땜납 접합 조제로서 이용된 열경화성 수지가 리플로우시의 가열로 열경화됨으로써 형성되고, 땜납부(16)와 전극(2)의 접합부를 보강하는 기능을 가지고 있다. 그리고, 수지부(13)중에는 리플로우 과정에서 융융된 땜납에 접촉하지 않고 땜납부(16)에 취입되지 않은채로 잔류한 금속입자(18)가 점재하고 있다.
즉, 이 전자부품의 땜납 구조는 전자부품(4)의 부품전극(4b)과 전극(2)을 접속하는 땜납부(16)와, 땜납부(16)와 전극(2)의 접합부분을 보강하는 수지부(13)를 가지고, 용융된 땜납에 접속되지 않은 금속분(8)이 용융되어 대략 구상이 되고, 표면에 산화막(8d)을 가지는 금속입자(18)가 수지부에 포함된 형태로 되어 있다. 이 러한 땜납 구조에 의해, 실시예 1과 같이 전극간의 절연성이 확보되는 동시에, 땜납부(16)와 전극(2)의 접합부분이 유효하게 보강되어 실장 신뢰성을 더 향상시키는 것이 가능해진다.
이 땜납 구조는 실시예 1에 나타낸 전자부품의 때납 방법(도 1a 내지 1c 및 도 2a 내지 2c 참조)에 있어서, 플럭스(3)를 활성 작용을 가지는 열경화성 수지로 치환함으로써 실현된다. 즉, 본 실시예 2에 나타낸 전자부품의 땜납 방법에서는 실시예 1과 같은 금속분(8)을 포함한 열경화성 수지를 범프(6)와 전극(2)의 사이에 개재시킨 상태에서 전자부품(1)의 범프(6)를 기판(1)의 전극(2)에 위치맞춤하고, 이어서 전자부품(4)과 기판(1)을 가열하여 범프(6)를 용융시키고, 이 용융된 땜납을 금속분(8)의 표면을 따라 습윤 전달하여 전극(2)까지 도달시킨다.
그리고, 가열을 더 계속함으로써, 융융된 땜납에 접촉시키지 않고 잔류한 금속분(8)을 용융시켜 그 형상을 대략 구상으로 하고, 가열에 의해 열경화성 수지의 경화 반응을 촉진시키고, 그 후 기판(1)과 전자부품(4)을 냉각하여 용융한 금속분(8)과 땜납(6a)을 고화시키는 형태로 되어 있다. 이 땜납 방법에서도 실시예 1과 마찬가지로 땜납 접합성의 향상과 절연성의 확보를 양립시키는 효과를 얻는다.
본 발명의 전자부품 땜납 방법 및 전자부품 땜납 구조는 땜납 접합성과 절연성의 확보를 양립시킬 수 있는 효과를 가지며, 패키지 부품을 적층하여 반도체 장치를 형성하기 위한 땜납 등 범프와 전극과의 사이에 극간이 생기기 쉬운 땜납 용도에 유용하다.

Claims (9)

  1. 전자부품에 설치된 땜납 범프를 기판의 전극에 위치맞춤하여 가열하고, 상기 땜납 범프를 용융시켜 상기 전극에 땜납 접합함으로써 상기 전자부품을 상기 기판에 땜납하는 전자부품 땜납 방법으로서,
    상기 땜납 범프를 구성하는 땜납의 액상 온도보다도 높은 온도에서 용융하는 금속으로 이루어진 코어부와, 용융된 상기 코어부에 고용하는 금속으로 이루어진 표면부를 가지는 박형상 또는 수지상의 금속분을 포함한 플럭스를 상기 땜납 범프와 상기 전극 사이에 개재시킨 상태로 상기 전자부품의 땜납 범프를 상기 기판의 전극에 위치맞춤하는 단계;
    상기 전자부품과 상기 기판을 가열하여 상기 땜납 범프를 용융시켜 상기 용융된 땜납을 상기 금속분의 표면을 따라 습윤 전달하여 상기 전극까지 도달시키는 단계;
    상기 가열을 계속함으로써 상기 용융된 땜납에 접촉시키지 않고 잔류한 금속분을 용융시켜 그 형상을 구상으로 하는 단계; 및
    그 후 상기 기판과 상기 전자부품을 냉각하여 상기 용융된 금속분과 상기 땜납을 고화시키는 단계를 포함하는 것을 특징으로 하는 전자부품 땜납 방법.
  2. 제1항에 있어서, 상기 표면부를 구성하는 금속은 금(Au), 은(Ag) 또는 백금(Pt)중 어느 하나이고, 상기 코어부를 구성하는 금속은 주석(Sn) 또는 주석계 합 금인 것을 특징으로 하는 전자부품 땜납 방법.
  3. 제1항에 있어서, 고화하여 구상이 된 금속분과 상기 플럭스의 잔사를 세정수로 세정하여 기판에서 제거하는 단계를 더 포함하는 것을 특징으로 하는 전자부품 땜납 방법.
  4. 전자부품에 설치된 땜납 범프를 기판의 전극에 위치맞춤하여 가열하고, 상기 땜납 범프가 용융되어 상기 전극에 땜납 접합함으로써 상기 전자부품을 상기 기판에 땜납하는 전자부품 땜납 방법으로서,
    상기 땜납 범프를 구성하는 땜납의 액상 온도보다도 높은 고온에서 용융하는 금속으로 이루어진 코어부와, 용융된 상기 코어부에 고용하는 금속으로 이루어진 표면부를 가지는 박편상 또는 수지상의 금속분을 포함한 열경화성 수지를 상기 땜납 범프와 상기 전극 사이에 개재시킨 상태에서 전자부품의 땜납 범프를 상기 기판의 전극에 위치맞춤하는 단계;
    상기 전자부품과 상기 기판을 가열하여 상기 땜납 범프를 용융시켜 상기 용융된 땜납을 상기 금속분의 표면을 따라 습윤 전달하여 상기 전극까지 도달시키는 단계;
    상기 가열을 계속함으로써 상기 용융된 땜납에 접촉시키지 않고 잔류한 금속분을 용융시켜 그 형상을 구상으로 하는 단계;
    상기 가열에 의해 상기 열경화성 수지의 경화 반응을 촉진시키는 단계; 및
    그 후 상기 기판과 상기 전자부품을 냉각하여 상기 용융된 금속분과 상기 땜납을 고화시키는 단계를 포함하는 것을 특징으로 하는 전자부품 땜납 방법.
  5. 제4항에 있어서, 상기 표면부를 구성하는 금속은 금(Au), 은(Ag) 또는 백금(Pt)중 어느 하나이고, 상기 코어부를 구성하는 금속은 주석(Sn) 또는 주석계 합금인 것을 특징으로 하는 전자부품 땜납 방법.
  6. 제1항에 기재된 땜납 방법에 의해 상기 전자부품을 기판에 땜납하여 이루어진 전자부품 땜납 구조로서,
    상기 전자부품과 상기 전극을 접속하는 땜납부와, 상기 땜납부의 표면 및 기판의 표면에 잔류한 플럭스 잔사를 가지고, 용융된 땜납에 접촉하지 않은 상기 금속분이 용융되어 구상이 된 금속입자가 상기 플럭스 잔사에 포함되어 있는 것을 특징으로 하는 전자부품 땜납 구조.
  7. 제6항에 있어서, 상기 금속입자가 표면에 산화막을 가지는 것을 특징으로 하는 전자부품 땜납 구조.
  8. 제4항에 기재된 땜납 방법에 의해 상기 전자부품을 기판에 땜납하여 이루어진 전자부품 땜납 구조로서,
    상기 범프와 상기 기판의 전극을 접속하는 땜납부와, 상기 땜납부와 전극의 접합부분을 보강하는 수지부를 가지고, 용융된 땜납에 접촉하지 않는 상기 금속분이 용융하여 구상으로 된 금속입자가 상기 수지부에 포함되어 있는 것을 특징으로 하는 전자부품 땜납 구조.
  9. 제8항에 있어서, 상기 금속입자가 표면에 산화막을 가지는 것을 특징으로 하는 전자부품 땜납 구조.
KR1020077019677A 2005-11-10 2006-11-10 전자부품 땜납 방법 및 전자부품 땜납 구조 KR101209845B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00325707 2005-11-10
JP2005325707A JP4650220B2 (ja) 2005-11-10 2005-11-10 電子部品の半田付け方法および電子部品の半田付け構造

Publications (2)

Publication Number Publication Date
KR20080066552A KR20080066552A (ko) 2008-07-16
KR101209845B1 true KR101209845B1 (ko) 2012-12-07

Family

ID=37768761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077019677A KR101209845B1 (ko) 2005-11-10 2006-11-10 전자부품 땜납 방법 및 전자부품 땜납 구조

Country Status (7)

Country Link
US (1) US7632710B2 (ko)
EP (1) EP1946626B1 (ko)
JP (1) JP4650220B2 (ko)
KR (1) KR101209845B1 (ko)
CN (1) CN100586258C (ko)
TW (1) TW200727759A (ko)
WO (1) WO2007055410A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200536652A (en) * 2004-01-29 2005-11-16 Matsushita Electric Ind Co Ltd Flux for soldering and soldering process
JP4591399B2 (ja) * 2006-04-03 2010-12-01 パナソニック株式会社 部品接合方法ならびに部品接合構造
US7854365B2 (en) * 2008-10-27 2010-12-21 Asm Assembly Automation Ltd Direct die attach utilizing heated bond head
US9386699B2 (en) 2010-12-22 2016-07-05 Panasonic Intellectual Property Management Co., Ltd. Mounted structure and manufacturing method of mounted structure
CN103460815B (zh) * 2011-04-04 2017-06-23 松下知识产权经营株式会社 安装结构体及其制造方法
US9202714B2 (en) 2012-04-24 2015-12-01 Micron Technology, Inc. Methods for forming semiconductor device packages
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
CN107614185B (zh) * 2015-05-29 2020-09-08 株式会社村田制作所 接合用构件和接合方法
US10160066B2 (en) * 2016-11-01 2018-12-25 GM Global Technology Operations LLC Methods and systems for reinforced adhesive bonding using solder elements and flux
JP2018098302A (ja) * 2016-12-09 2018-06-21 株式会社デンソー 電子装置
JP6770280B2 (ja) * 2017-07-06 2020-10-14 株式会社日本スペリア社 はんだ継手及び接合方法
US10964867B2 (en) * 2018-10-08 2021-03-30 Facebook Technologies, Llc Using underfill or flux to promote placing and parallel bonding of light emitting diodes
CN116038178B (zh) * 2023-02-27 2023-07-07 中国机械总院集团宁波智能机床研究院有限公司 一种用于超硬刀具的钎料及其制备方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040177997A1 (en) 2001-04-18 2004-09-16 Hanae Hata Electronic apparatus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234149A (en) * 1992-08-28 1993-08-10 At&T Bell Laboratories Debondable metallic bonding method
JP3194553B2 (ja) * 1993-08-13 2001-07-30 富士通株式会社 半導体装置の製造方法
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
WO1999004430A1 (en) * 1997-07-21 1999-01-28 Aguila Technologies, Inc. Semiconductor flip-chip package and method for the fabrication thereof
JP3565028B2 (ja) * 1998-07-16 2004-09-15 松下電器産業株式会社 転写用の金属ペーストおよびバンプ形成方法
JP3565047B2 (ja) * 1998-10-07 2004-09-15 松下電器産業株式会社 半田バンプの形成方法および半田バンプの実装方法
US6495397B2 (en) * 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
US20040017797A1 (en) 2002-07-25 2004-01-29 Moxa Technologies Co., Ltd. Remote data scope
JP2004274000A (ja) * 2003-03-12 2004-09-30 Matsushita Electric Ind Co Ltd 半田付け方法
TW200536652A (en) * 2004-01-29 2005-11-16 Matsushita Electric Ind Co Ltd Flux for soldering and soldering process
US7244634B2 (en) * 2004-03-31 2007-07-17 Intel Corporation Stress-relief layer and stress-compensation collar in contact arrays, and processes of making same
JP4200325B2 (ja) * 2004-11-04 2008-12-24 パナソニック株式会社 半田接合用ペーストおよび半田接合方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040177997A1 (en) 2001-04-18 2004-09-16 Hanae Hata Electronic apparatus

Also Published As

Publication number Publication date
US20090233117A1 (en) 2009-09-17
WO2007055410A1 (en) 2007-05-18
CN100586258C (zh) 2010-01-27
KR20080066552A (ko) 2008-07-16
CN101151949A (zh) 2008-03-26
EP1946626A1 (en) 2008-07-23
US7632710B2 (en) 2009-12-15
JP2007134476A (ja) 2007-05-31
TW200727759A (en) 2007-07-16
EP1946626B1 (en) 2013-03-06
JP4650220B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
KR101209845B1 (ko) 전자부품 땜납 방법 및 전자부품 땜납 구조
KR100776114B1 (ko) 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법
JP4633630B2 (ja) 半田付用のフラックスおよび半田付方法
KR100702500B1 (ko) 비-공융 솔더 조성물 및 이를 이용한 제2 레벨 솔더 어셈블리용 리드 프리 솔더 용융 계층 구조의 생성 방법
KR101332532B1 (ko) 전자 장치의 제조 방법, 전자 부품 탑재용 기판 및 반도체 소자 탑재용 기판의 제조 방법
WO2006041068A1 (ja) 電子部品の実装方法
KR20070115660A (ko) 솔더 페이스트
JP4211828B2 (ja) 実装構造体
JP2004165637A (ja) 半導体装置
US6598779B2 (en) Electronic component mounting method
JP4134976B2 (ja) 半田接合方法
JP2008006499A (ja) 半田ペースト
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2002185130A (ja) 電子回路装置及び電子部品
JP4071049B2 (ja) 鉛フリー半田ペースト
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP2003198116A (ja) はんだ付け方法および接合構造体
JP2005057117A (ja) はんだ付け方法および接合構造体ならびに電気/電子部品
JPH09153497A (ja) 半田バンプの形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee