JP2007188943A - はんだバンプ、はんだバンプの形成方法及び半導体装置 - Google Patents
はんだバンプ、はんだバンプの形成方法及び半導体装置 Download PDFInfo
- Publication number
- JP2007188943A JP2007188943A JP2006003644A JP2006003644A JP2007188943A JP 2007188943 A JP2007188943 A JP 2007188943A JP 2006003644 A JP2006003644 A JP 2006003644A JP 2006003644 A JP2006003644 A JP 2006003644A JP 2007188943 A JP2007188943 A JP 2007188943A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- bump
- circuit board
- melting point
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】はんだバンプの内部のはんだ組成物30aより融点の高い金属間化合物30bを、はんだバンプの外周部に形成することで、はんだ組成物30aの融点を超える温度でも、金属間化合物30bの融点以下であればバンプ形状が維持される。
【選択図】図1
Description
LSIチップ50の電極面には、Cu層51、Ni(ニッケル)層52からなるめっき皮膜が形成され、回路基板60の電極面には、Cu層61、Ni層62及び濡れ性を確保するためのAu(金)層63からなるめっき皮膜が形成されている(図3(A))。そして、LSIチップ50の電極面のはんだバンプ70を回路基板60の電極面に当接させて、例えば240℃程度に加熱した後、急冷させることにより、LSIチップ50と回路基板60が電気的に接続される(図3(B))。
はんだバンプ70を用いてLSIチップ50と回路基板60とを電気的に接続した後(図4(A))、はんだバンプの形状を保持するためにアンダーフィル樹脂80を充填する(図4(B))。
図4(D)のように得られたパッケージを、BGAボール82により他の回路基板であるマザーボード90に接合する(図5(A)、図5(B))。
また、本発明では上記課題を解決するために、半導体部品を回路基板に接合するためのはんだバンプの形成方法であって、前記回路基板の電極部の最表面に金属からなる下地電極を設け、前記半導体部品の接合時に前記下地電極の金属を前記はんだバンプの中に拡散させて、バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を形成することを特徴とするはんだバンプの形成方法が提供される。
また、半導体部品を回路基板に接合するためのはんだバンプ接合部を有した半導体装置において、前記はんだバンプ接合部は、バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を有することを特徴とする半導体装置が提供される。
図1は本実施の形態のはんだバンプの構造を示す図である。
このはんだバンプはLSIチップ10を回路基板20に接合するためのものである。本実施の形態のはんだバンプは、バンプ外周部がバンプ内部のはんだ組成物30aより融点の高い金属間化合物30bで被覆された二層構造を有している。
はんだバンプの外周部の金属間化合物30bは、例えばAuSn化合物であり、融点は280℃以上である。
このような二層構造を有するはんだバンプによれば、内部のはんだ組成物30aの融点を超える温度でも、外周部の金属間化合物30bの融点以下であればバンプ形状が維持される。
図2は、本実施の形態のはんだバンプの形成方法を説明する図である。
図2(A)のように、LSIチップ10の電極面には、Cu層11、Ni層12からなるめっき皮膜が形成されており、回路基板20の電極面には、Cu層21、Ni層22及びAu層23からなるめっき皮膜を形成する。ここで、Au層23は、図3で示したような従来のものよりも厚く(例えば0.05μm)形成する。
なお、はんだバンプ30としては、低融点はんだであるSnBi系はんだを用いることが望ましい。SnBi系はんだは融点が139℃であり、現状のSnAgCu系はんだの融点216℃と比較して70℃程度低いことから、はんだ溶融時にはんだ中へAuが拡散する時間とAuSn化合物が析出する時間が長いため、効果的にバンプ最外殻にAuSn化合物の膜を形成することができる。
10mm□の表面上に、ピッチ200μmでマトリクス状に形成されたSn−57wt%Bi−1wt%Agのはんだバンプを持つLSIチップ10を用いた。電極径はΦ80μmである。回路基板20は、基材がガラスエポキシで、LSIチップ10と同じパターンで電極が形成されている。この電極の表面に、Au層23をめっきで形成した。
11、21 Cu層
12、22 Ni層
20 回路基板
23 Au層
30 はんだバンプ
30a はんだ組成物
30b 金属間化合物
40 アンダーフィル樹脂
Claims (6)
- 半導体部品を回路基板に接合するためのはんだバンプであって、
バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を有することを特徴とするはんだバンプ。 - 前記金属間化合物は、前記回路基板を他の回路基板に接続する際の二次実装温度より高い融点を有していることを特徴とする請求項1記載のはんだバンプ。
- 半導体部品を回路基板に接合するためのはんだバンプの形成方法であって、
前記回路基板の電極部の最表面に金属からなる下地電極を設け、
前記半導体部品の接合時に前記下地電極の金属を前記はんだバンプの中に拡散させて、バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を形成することを特徴とするはんだバンプの形成方法。 - 前記下地電極の金属に金を用いることを特徴とする請求項3記載のはんだバンプの形成方法。
- 前記半導体部品の接合時の冷却速度を100℃/min以下にしてはんだを凝固させることを特徴とする請求項3記載のはんだバンプの形成方法。
- 半導体部品を回路基板に接合するためのはんだバンプ接合部を有した半導体装置において、
前記はんだバンプ接合部は、バンプ外周部がバンプ内部のはんだ組成物より融点の高い金属間化合物で被覆された構造を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006003644A JP4940662B2 (ja) | 2006-01-11 | 2006-01-11 | はんだバンプ、はんだバンプの形成方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006003644A JP4940662B2 (ja) | 2006-01-11 | 2006-01-11 | はんだバンプ、はんだバンプの形成方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007188943A true JP2007188943A (ja) | 2007-07-26 |
JP4940662B2 JP4940662B2 (ja) | 2012-05-30 |
Family
ID=38343918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006003644A Expired - Fee Related JP4940662B2 (ja) | 2006-01-11 | 2006-01-11 | はんだバンプ、はんだバンプの形成方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4940662B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238905A (ja) * | 2008-03-26 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
CN102148201A (zh) * | 2010-02-04 | 2011-08-10 | 台湾积体电路制造股份有限公司 | 半导体元件、封装结构、及半导体元件的形成方法 |
US10971301B2 (en) | 2016-12-01 | 2021-04-06 | Murata Manufacturing Co., Ltd. | Chip electronic component |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992682A (ja) * | 1995-09-22 | 1997-04-04 | Internatl Business Mach Corp <Ibm> | ハンダ付け方法、ハンダ付け装置 |
JPH11330126A (ja) * | 1998-04-30 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法 |
JP2000150574A (ja) * | 1998-11-13 | 2000-05-30 | Fujitsu Ltd | 半導体装置及び半田による接合方法 |
JP2000232177A (ja) * | 1999-02-09 | 2000-08-22 | Toshiba Corp | プリント基板および半導体装置および電子部品ユニット |
JP2004311679A (ja) * | 2003-04-07 | 2004-11-04 | Matsushita Electric Ind Co Ltd | はんだ付け方法とそのプリント配線板 |
-
2006
- 2006-01-11 JP JP2006003644A patent/JP4940662B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992682A (ja) * | 1995-09-22 | 1997-04-04 | Internatl Business Mach Corp <Ibm> | ハンダ付け方法、ハンダ付け装置 |
JPH11330126A (ja) * | 1998-04-30 | 1999-11-30 | Internatl Business Mach Corp <Ibm> | 半田構造部、電子構成部品アセンブリ及び電子構成部品アセンブリの製造方法 |
JP2000150574A (ja) * | 1998-11-13 | 2000-05-30 | Fujitsu Ltd | 半導体装置及び半田による接合方法 |
JP2000232177A (ja) * | 1999-02-09 | 2000-08-22 | Toshiba Corp | プリント基板および半導体装置および電子部品ユニット |
JP2004311679A (ja) * | 2003-04-07 | 2004-11-04 | Matsushita Electric Ind Co Ltd | はんだ付け方法とそのプリント配線板 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238905A (ja) * | 2008-03-26 | 2009-10-15 | Nippon Telegr & Teleph Corp <Ntt> | 半導体素子の実装構造および半導体素子の実装方法 |
CN102148201A (zh) * | 2010-02-04 | 2011-08-10 | 台湾积体电路制造股份有限公司 | 半导体元件、封装结构、及半导体元件的形成方法 |
US9455183B2 (en) | 2010-02-04 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and bump formation process |
US9960134B2 (en) | 2010-02-04 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and bump formation process |
US10522491B2 (en) | 2010-02-04 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and bump formation process |
US11348889B2 (en) | 2010-02-04 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and bump formation process |
US10971301B2 (en) | 2016-12-01 | 2021-04-06 | Murata Manufacturing Co., Ltd. | Chip electronic component |
US20210118614A1 (en) * | 2016-12-01 | 2021-04-22 | Murata Manufacturing Co., Ltd. | Chip electronic component |
US11688555B2 (en) * | 2016-12-01 | 2023-06-27 | Murata Manufacturing Co., Ltd. | Chip electronic component |
Also Published As
Publication number | Publication date |
---|---|
JP4940662B2 (ja) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7838954B2 (en) | Semiconductor structure with solder bumps | |
KR100790978B1 (ko) | 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법 | |
US20010050181A1 (en) | Semiconductor module and circuit substrate | |
KR101209845B1 (ko) | 전자부품 땜납 방법 및 전자부품 땜납 구조 | |
JP4731495B2 (ja) | 半導体装置 | |
JP5724411B2 (ja) | はんだ、はんだ付け方法及び半導体装置 | |
JP2007287712A (ja) | 半導体装置、半導体装置の実装構造、及びそれらの製造方法 | |
JP4356581B2 (ja) | 電子部品実装方法 | |
JP5004549B2 (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
JP4070232B2 (ja) | 配線基板及びその製造方法 | |
JP5169871B2 (ja) | はんだ、はんだ付け方法及び半導体装置 | |
JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
JP2001298051A (ja) | はんだ接続部 | |
JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
JP2009283628A (ja) | 半導体素子実装方法 | |
JP2015008254A (ja) | 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法 | |
JP4940662B2 (ja) | はんだバンプ、はんだバンプの形成方法及び半導体装置 | |
JP4366838B2 (ja) | 電子回路モジュールの製造方法 | |
TWI334752B (en) | Manufacturing method of circuit device | |
JP2009277777A (ja) | はんだボール搭載方法及び電子部品実装用部材 | |
JP2001298111A (ja) | 半導体装置、その実装構造およびその実装方法 | |
JP2007208056A (ja) | 半導体装置の製造方法 | |
JP2017107955A (ja) | 電子装置及び電子装置の製造方法 | |
JP4940758B2 (ja) | はんだボール、半導体装置及びはんだボールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110729 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111130 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |