JP2001504676A

JP2001504676A - 接触及び非接触動作モードを備えたマイクロ回路

Info

Publication number: JP2001504676A
Application number: JP50765798A
Authority: JP
Inventors: ジャセック・コワルスキ
Original assignee: アンシッド・テクノロジー
Priority date: 1996-08-05
Filing date: 1997-07-08
Publication date: 2001-04-03
Anticipated expiration: 2017-07-08
Also published as: AU3624497A; DE69702137T2; FR2752076A1; EP0917684B1; EP0917684A1; KR20000029776A; CA2262983C; CN1126057C; US6003777A; WO1998006057A1; FR2752076B1; ATE193389T1; AU722833B2; CA2262983A1; KR100470948B1; JP3943137B2; CN1227646A; DE69702137D1

Abstract

(57)【要約】２つの接触および非接触動作モードを備えるマイクロ回路で、非接触動作モードに特有の通信手段（２）と、接触動作モードに特有の通信手段（３）と、両方の動作モードに共通な電子手段（４）と、誘導によりＡＣ電圧（Ｖa）を受けるコイル（Ｌ）と、第１のマイクロ回路の電源電圧（Ｖcc1）を与えるよう、該ＡＣ電圧（Ｖa）を整流する整流回路（Ｐd）と、第２のマイクロ回路の電源電圧（Ｖcc2）を受ける少なくとも１つの電源コンタクト（ｐ１）と、第１（Ｖcc1）または第２（Ｖcc2）の電源電圧を配電する配電線（５）と、電源コンタクト（ｐ１）と配電線（５）との間のスイッチ手段（６、１３）と、上記スイッチ手段を制御する手段（７、８）と、を含むマイクロ回路であって、該手段（７、８）は、コイル（Ｌ）の端子を通る上記ＡＣ電圧（Ｖa）を検知し、第２の電源電圧（Ｖcc2）が電源コンタクト上にある時、上記スイッチ手段（６、１３）を閉じ、あるいはＡＣ電圧（Ｖa）がコイルの端子上にある時に、上記スイッチ手段を開くよう、優先性を与える。

Description

【発明の詳細な説明】［発明の名称］接触および非接触動作モードを備えたマイクロ回路［発明の属する技術分野］本発明は、２つの動作モード、すなわち接触および非接触モード、を備えたマイクロ回路に関するものである。［従来の技術］現在、チップカードの市場、一般的に、携帯可能なサポート上に搭載される電子チップの市場は、２つの領域からなる：“接触適用”と呼ばれる適用のものと、“非接触適用”のものである。近い将来、非接触チップカードは、重要な発展を遂げるに違いないが、その時、同時に、多くの接触カードがなお使用されているであろう。従って、チップカードの市場を合理化するために、任意の種類のチップカードリーダと通信できる、接触または非接触の、両方の動作モードを備えたマイクロ回路を開発することが考えられてきた。米国特許5,206,495は、接触または非接触の、２つの動作モードを備えたチップカードマイクロ回路を開示するもので、その構造を思い出してみる。角括弧内の参照数字は、この文献の図３に関するものである。上記先行技術のマイクロ回路[２]は、接触による動作モードのためのコンタクト[３]と、非接触動作モードのための誘導コイル[４，５]と、を備える。該誘導コイルは、非接触動作モードにおいてＤＣ電源電圧Ｕ１を提供するよう、整流回路[２.１.１]に結合されている。接触動作モードでは、ＤＣ電源電圧Ｕ２は、電源コンタクト[１６]によって提供される。本質的に、該先行技術文献は、マルチプレクサ[２.１.３]により、上記コンタクト[３]によって受信された信号および上記コイル[４，５]によって受信された信号をマイクロコンピュータ[２.２]に送信することを提供する。コイル[４，５ ]によって受信された信号は、コンバータ[２.１.４]によりマルチプレクサ[２. １.３]へ印加される。上記マイクロコンピュータ[２.２]は、このようにして、２つの動作モードに共通な信号を処理する手段を形成し、マルチプレクサ[２.１.３]は、マイクロ回路の動作モードに依存して、コンタクト[３]への、またはコンバータ[２.１.４]への、マイクロコンピュータの接続を可能にするスイッチユニットを形成する。マルチプレクサ[２.１.３]を制御するための、動作モードの識別は、マルチプレクサ [２.１.３]に印加される識別信号をその出力[Ｅ３]において提供する、２つの入力[Ｅ１、Ｅ２]を持つコンパレータ[２.１.２]によって行われる。該コンパレータ[２.１.２]は、第１の入力[Ｅ２]において電源コンタクト[１６]から来るＤＣ電圧Ｕ２を、第２の入力[Ｅ１]において整流器[２.１.１]から来るＤＣ電圧Ｕ１を、受ける。［発明が解決しようとする課題］一見したところ満足できるものであるが、従来のマイクロ回路は、実際には、種々の欠点を示す。第１の欠点は、電源電圧Ｕ１およびＵ２をその入力[Ｅ１、Ｅ２]において受ける上述のコンパレータ[２.１.２]による、動作モードの検出にある。電圧Ｕ１、Ｕ２は、２つの比較入力[Ｅ１、Ｅ２]の間の短絡を避けるのに必要不可欠であるダイオード[Ｄ１、Ｄ２]により、コンパレータ[２.１.２]の電源入力[Ｅ４]にも印加される。ここで、これらのダイオードは、例えばＣＭＯＳ集積回路では１Ｖの、コンパレータが受ける電源電圧の実質的な低下を引き起こす。従って、コンパレータ[２.１.２]が動作可能であるためには、マイクロ回路の最小電源電圧Ｕ１またはＵ２は、コンパレータの最小電源電圧を１Ｖ上回るものでなければならない。非接触モードで整流器[２.１.１]によって提供される電圧Ｕ１は、コイル [４、５]における誘導電圧の振幅に、従って、マイクロ回路と磁界源（誘導性結合）との間の距離に、依存するので、ダイオード[Ｄ１]における電圧低下は、誘導性結合の増加によって補償されなければならず、同じ磁界の出力で、チップとカードリーダとの間に許される最大通信距離の実質的な減少を意味する。詳しく言うと、13.56MHzの標準周波数で誘導により電力供給され、約１Ｖの非常に低い電圧で動作できる（ＣＭＯＳテクノロジー）非接触チップカードにおいて、ダイオード[Ｄ１]における１Ｖの電圧低下は、カード/リーダの最大距離の数センチメートルの減少を生じるもので、電源電圧Ｕ１は、コンパレータの電源入力[Ｅ４]において１Ｖであるためには、少なくとも２Ｖに等しくなければならない。従来のマイクロ回路の他の欠点は、接触モードおよび非接触モードの電源電圧Ｕ１、Ｕ２間での起こり得るあいまいさに対処する方法である。“あいまいさ” とは、同時に、電源電圧Ｕ１およびＵ２が存在する場合を意味する。特に、出願人は、非接触モードの間にユーザの指がコンタクトに触れることが、その動作を妨げる、またはそれをブロックすることさえあり得る静電荷を、マイクロ回路に流すことがあるのを発見した。先行技術文献では、動作モードを識別する信号を生成するコンパレータの出力[Ｅ３]は、電圧Ｕ１、Ｕ２の値に関してあいまいでないことが好ましいとされている。しかしながら本発明は、以下の確認に基づくものである：コンパレータ[２.１.２]が、電圧Ｕ１、Ｕ２が同時に、かつ高レベルで、存在する時に、あいまいでないようにするために、２つの電圧のうち一方のみに、任意に優先性を与える必要がある。優先性が、コンタクト上の妨害静電電圧に関連したあいまいさの場合を解決するよう、非接触モードの電圧Ｕ１に与えられる場合、コンパレータの出力は、電圧Ｕ１がある時、電圧Ｕ２がいかなるものであっても、１とならなければならない。コンパレータの出力が電圧Ｕ１のみに依存するなら、コンパレータを備えることは全く有益なことではない、と結論づけることができる。最後に、動作モードを決定するためのあいまいでないコンパレータを用いるというアイデアは、その実用に関していくつかの疑問を呈する。従来のマイクロ回路のさらに別の欠点は、コンバータ[２.１.４]の出力[Ｋ１ないしＫ５]上にある非接触モードの信号が、コンタクト[Ｉ１ないしＩ６]から来る信号と十分に両立可能であるためには、従来技術で示されるように、コンバータ[２.１.４]が、これらの信号を、接触モードの通信プロトコルに従って受信される信号に変換することが必要である。より詳細には、チップカードの種々のコンタクト上で受信される信号は、それぞれ、規格ISO 7816によれば、直列形式のデータ、クロック信号、リセット信号、電源電圧からなるので、そのため上記コンバータ[２.１.４]は、その対応する出力 [Ｋ１ないしＫ６]において、これらの信号の各々を標準直列形式で提供しなければならない。従って、実際には、該コンバータ[２.１.４]は、大きな複雑性、および高い製造コストを有する“プロトコルコンバータ”または“アダプタ”でなければならない。ここでまた、通信を処理するための共通手段へ入力信号を多重送信するというアイデアの実行は、重大な実施上の困難にさらされる。［課題を解決するための手段］こうして、本発明は、非接触タイプおよび接触タイプの従来のインターフェイス回路を用いて、簡単に実現されることが可能で、上述した欠点を伴わずに動作モードを検出する手段を備え、オンに切り換えられた時、接触モードおよび非接触モードの電圧間の起こり得る衝突を管理することができ、静電気放電に対する保護を確保する、電源電圧を配電する手段を備える、２つの動作モードを備えたマイクロ回路を提供するという目的を有する。一般に、本発明は、入力信号を多重送信せず、接触モードおよび非接触モードのための通信（またはインターフェイス）手段は実質的に異なるもので、接触モードにおいて電源電圧を受けるコンタクトと結合されたスイッチを備え、そこで非接触モードでの電源電圧は、電圧損失を伴わず、マイクロ回路の内部電源ライン上に直接送られることができ、動作モードの識別は、整流ＡＣ電圧を検出することによって行われる代わりに、誘導コイルの端子上でＡＣ電圧を検出することによって行われ、上記ＡＣ電圧が現れる時、非接触モードに優先性が与えられる、マイクロ回路を提供する。さらに詳しく言うと、本発明は、接触または非接触の、２つの動作モードを備え、非接触動作モードに特有の通信手段と、接触動作モードに特有の通信手段と、２つの動作モードに共通な電子手段と、誘導によりＡＣ電圧を受けるコイルと、第１のマイクロ回路電源電圧を生成するよう、ＡＣ電圧を整流する回路と、第２のマイクロ回路電源電圧を受ける少なくとも１つの電源コンタクトと、上記第１および第２の電源電圧のための配電線と、上記電源コンタクトと配電線との間に配置されたスイッチ手段と、コイル端子上のＡＣ電圧を検出し、第２の電源電圧が電源コンタクト上にある時、上記スイッチ手段を閉じる、またはＡＣ電圧が該コイルの端子上にある時、上記スイッチ手段を優先して開く、よう設計された、スイッチ手段を制御する手段と、を備えるマイクロ回路を提供する。ある実施形態によれば、上記整流回路の出力は、直接かつ連続的に配電線に接続される。別の実施形態によれば、上記スイッチ手段を制御する手段は、ＡＣ電圧の発振を検出する検出器を含む。別の実施形態によれば、上記スイッチ手段を制御する手段は、ＡＣ電圧のしきい値検出器を含む。別の実施形態によれば、上記スイッチ手段を制御する手段は、スイッチ手段を閉じるための電圧を提供するブースタ回路を含む。別の実施形態によれば、上記ブースタ回路は、第１のチャージポンプを含み、その出力は、該第１のチャージポンプと同調して動作する第２のチャージボンプによって駆動されるトランジスタにより、記憶容量に印加される。別の実施形態によれば、上記スイッチ手段は、正および負の静電気放電から保護するよう、直列に配置されたＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを含む。別の実施形態によれば、接触モードに特有の通信手段は、電源コンタクトから直接電力供給され、２つの動作モードに共通な手段は、配電線から電力供給される。本発明は、本発明によるマイクロ回路を含むチップカードにも関するものである。本発明のこれらの特徴、および他のものは、添付の図を参照して、本発明による２つの動作モードを備えたマイクロ回路の構造、該マイクロ回路に電源電圧を配電するシステム、および該配電システムのいくつかの要素の種々の実施形態、の以下の説明において、より詳細に説明される。［図面の簡単な説明］図１は、チップカードまたは他の携帯可能なサポートのための、本発明による２つの動作モードを備えたマイクロ回路の一般的構造を表す。図２は、図１のマイクロ回路に電源電圧を配電するための、本発明によるシステムを、ブロック形式で模式的に表す。図３は、図２においてブロック形式で表される、スイッチを制御するための回路の電気図である。図４は、図３の制御回路の代替実施例を表す。図５は、図４においてブロック形式で表されるブースタ回路の電気図である。図６Ａないし６Ｅは、図５のブースタ回路の動作を図示する。図７は、図２においてブロック形式で表される、ＡＣ電圧の検出器の電気図である。図８は、図７の検出器の他の実施例を表す。［発明の実施の形態］図１は、チップカードまたは集積回路の他の携帯可能なサポートに適した、本発明による２つの動作モードを備えたマイクロ回路の一般的構造を、非常に模式的に表している。マイクロ回路１内にある電子手段は、３つのブロック２、３、４の形で表されている。ブロック２は、非接触モードでの通信に特有の電子手段の全体を、ブロック３は、接触モードでの通信に特有の電子手段の全体を、表し、ブロック４は、２つの動作モードに共通な手段を表し、各手段は、互いに機能的かつ物理的に異なるものである。非接触モードでは、上記マイクロ回路は、例えばチップカードリーダによって発せられる発振磁界に囲まれている。上記ブロック２は、振幅または周波数が変調されたＡＣ電圧Ｖaが電磁誘導によってその端子上に現れるコイルＬを介して、デジタルデータを受ける。従って、例えば、該ブロック２は、復調回路と、クロック信号を生成または抽出する回路と、非接触通信プロトコルの管理を保証し、任意に、通信衝突の管理を含む、回路と、を備える。ブロック２によって行われる機能は、非接触のみで動作するマイクロ回路では、それ自体は従来と同じである。さらに、ＡＣ電圧Ｖaは、フィルタ容量Ｃfにより非接触モードでの電源電圧Ｖcclを生成するダイオードまたはトランジスタを用いて、整流ブリッジＰdによって整流される。もちろん、実際には、上記コイルＬは、単一または複数の巻線の形で設計され、例えば、従来のように、電気エネルギーを受けるための第１コイルと、データ送信のための第２コイルからなることができる。接触モードでは、上記マイクロ回路は、電源電圧Ｖcc2、一般的にＤＣ電圧を、電源コンタクトｐ１および接地コンタクトｐ２により受ける。上記電圧Ｖcc2 は、チップカードリーダのような外部装置によって、または上記マイクロ回路サポート上に搭載される電池によって、コンタクトｐ１に印加されることができる。従来、ブロック３は、コンタクトｐ３によりデジタルデータを受信および送信する。図１に示されない他の標準コンタクトは、ブロック３にクロック信号およびリセット信号ＲＳＴを印加するよう、備えられることができる。ブロック３は、接触モードにおける通信プロトコルの管理、データ同期、等を確保し、これらの機能は、それ自体非接触チップカードマイクロ回路において通常のものである。最後に、ブロック４は、２つの動作モードに入るもので、２つの動作モードに共通な手段、例えば、識別データ、契約データ…を蓄積するための電気的に消去可能かつプログラム可能なEEPROMメモリ、を備える。ブロック４は、従来の高レベルの作業、例えば、暗号法による認証コードの生成、カードリーダによって示されたシークレットコードのチェック、メモリへのデータの記録、等、を行なうよう、マイクロプロセッサまたはワイアードロジック手段を備えるものでも良いが、これらの手段のいくつかの部分は、ブロック２および３に戻されることができる。ブロック４と、ブロック２および３との間のデータ通信は、任意の手段によって、例えばバッファ回路を介したパラレルデータのパケットの交換によって、得ることができる。本発明による回路では、ブロック４と他のブロックとの間のデータ転送を正規化し、プロトコル変換を提供することは、本質的なことでない。また、ブロック４は、当業者の選択により、ブロック３から来るデータのための入力／出力ポート、およびブロック２から来るデータのための他の入力／出力ポート、…等を含むものでもよい。電源電圧Ｖcc1またはＶcc2のいずれか一方の、ブロック２、３、および４への内部配電線５による配電は、図２でより詳細に表される本発明による配電システム１０により確保される。上記システム１０は、整流ブリッジＰdの出力が、ここで、配電線５に直接接続される時、コンタクトｐ１と配電線５との間に配置されるスイッチ６を備える。該スイッチ６は、第１の入力において電圧Ｖcc2を、第２の入力において信号ＣＴＬを、受ける回路７によって制御される。信号ＣＴＬは、コイルＬの端子に接続され、電圧Ｖccintによって電力供給される、ＡＣ電圧Ｖaの検出器８によって生成される。慣例により、以下では、検出器８によって生成される信号ＣＴＬは、電圧ＶaがコイルＬ上にある時は１で、逆の場合には０である、と考慮されるであろう。制御回路７の動作は以下の通りである：１）電圧Ｖcc2が０でなく、信号ＣＴＬが０である時（コイルＬ上には電圧Ｖa なし）、回路７は、電圧Ｖcc2が配電線５上に存在するよう、スイッチ６を閉じる。２）信号ＣＴＬが１である（コイルＬ上に電圧Ｖaが検出される）時、回路７は、電圧Ｖaを整流して生成された電圧Ｖcc1のみが配電線５上に存在するよう、電圧Ｖcc2が０であるか否かに関わらず、優先してスイッチ６を開く。二次的な第３の場合は、コンタクトｐ１上の電圧Ｖcc2が０で、信号ＣＴＬが０である時である。２つの電圧Ｖcc1またはＶcc2はいずれも存在せず、スイッチ６の状態は重要性を持たず、該スイッチは、電力供給がないので、一般的に閉じられる。このように、電圧Ｖcc1およびＶcc2が０でない時、制御回路７は、スイッチ６を開くことによって電圧Ｖcc1に優先性を与える。本発明によるシステム１０は、マイクロ回路が動力供給されている時、電圧Ｖcc１とＶcc2との間の起こり得る衝突の管理を可能にし、さらにコンタクトｐ１から来る、起こり得る静電気放電から配電線５を保護する。もちろん、上記システム１０は、マイクロ回路が動力供給されている時のみ、動作する。一度電源電圧が安定化されると、システム１０の状態は、任意の手段によって、例えば大抵の接触または非接触マイクロ回路内にある従来の信号ＰＯＲ（パワーオンリセット）によって、ロックされることができる。さらに、コイルＬ上の電圧Ｖaの直接検出による非接触モードの識別は、コイルＬが誘導磁界の存在下にある時点からスイッチ６を即座に開くことができる本発明の１つの側面である。特に、検出器８は、後から見るように、しきい値検出器よりも急速な、発振検出器の形で設計されることができる。図３は、スイッチ６および制御回路７の実施例を表している。該スイッチは、ここでは、そのドレインＤがコンタクトｐ１に接続され、ソースＳが配電線５に接続された、ＮＭＯＳトランジスタ１３である。制御回路は、その入力において信号ＣＴＬを受け、その出力がトランジスタ１３のゲートＧに印加される、反転ゲート１４の形をとる。電圧Ｖcc2が現れる時（すなわち、電圧Ｖcc2が配電線５に存在する前）にトランジスタ１３を確実に閉じるために、反転ゲート１４の電源端子は、コンタクトｐ１に接続され、電圧Ｖcc2 を直接受ける。また、論理ゲート１４の入力は、信号ＣＴＬがない時、０に維持されるよう、大きな値を持つ安定化レジスタ１５によって接地される。点線で表されるように、レジスタ１５は、ゲート１４の出力と電圧Ｖcc2との間に配置されることもできる。最後に、もし、反対の取り決めにより、電圧ＶaがコイルＬ上で検出された時に、信号ＣＴＬが１の代わりに０にされなければならないなら、別の反転ゲートが、上記ゲート１４と直列に付加される。上で説明した実施形態では、配電線５上にある電圧Ｖccintは、一般的にＭＯＳトランジスタに対して約１Ｖである、トランジスタ１３のしきい値電圧ＶＴにより、実質的に電圧Ｖcc2以下であることは明らかである。この問題は、非接触モードの電圧Ｖcc1がチップカードとカードリーダとの間の距離に依存する時、チップカードリーダにおける電圧レベルの単なる調整によって、接触モードの電圧Ｖcc2を上昇させることが可能なので、非接触モードでの電源電圧の低下に比べてあまり危機的なものではない。しかしながら、そのような電圧の低下は、電源電圧Ｖcc2が、例えば、カードリーダとコンタクトｐ１との間の漂遊コンタクト抵抗のためにかなり低いものである時、または電圧Ｖcc2が電池によって供給される時は、望ましくないであろう。図４は、この欠点の低減を可能にする制御回路の実施例２０を表している。該制御回路２０は、電圧Ｖcc2をブーストし、その出力が電圧Ｖhvを生成する、回路２１を含む。電圧Ｖhvは、トランジスタ１３のしきい値電圧ＶＴを補償するよう、少なくとも[Ｖcc2＋ＶＴ]に等しいものであることが好ましい。該電圧Ｖhv は、反転ゲート１４の電源端子に印加され、その論理レベル“１”は、従ってＶ hvに等しくなる。さらに、図４に表される制御回路２０は、信号ＣＴＬの論理レベル“ １”を表す電圧Ｖccintに対する電圧Ｖhvの絶縁を確保するよう、設計される。この目的のために、反転ゲート１４の出力は、その出力をゲート１４の入力にフィードバックする別の反転ゲート１６の入力に印加され、全体は、こうして双方向反転ゲートを形成している。ゲート１４および１６の各入力はそれぞれ、そのソースが接地されているＮＭＯＳ参照トランジスタ１７、１８のドレインＤに接続されている。最後に、トランジスタ１８のゲートＧは、信号ＣＴＬによって、トランジスタ１７のゲートは、反転ゲート１９によって生成される信号ＣＴＬの逆信号によって、制御される。上記制御回路２０は、反転ゲートのように動作する：０の時の信号ＣＴＬは、ゲート１９によってトランジスタ１７をＯＮに切り換え、導通しているトランジスタ１７は、ゲート１４の入力を０に設定し、ゲート１４の出力は、トランジスタ１３のゲートＧにおいて電圧Ｖhvを生成する。図５は、その簡単さのために有益であるブースタ回路２１の実施例を表し、ここで、倍電圧回路は、チャージポンプの原理に従って動作する。該回路２１は、発振器２２によって生成される、振幅Ｖcc2の二相相反矩形信号Ｈ１、Ｈ２によって駆動される。発振器２２は、従来のように、直列の奇数個の反転ゲートを備えた閉ループからなる。信号Ｈ１およびＨ２の形は、図６Ａおよび６Ｂに図示される。ブースタ回路２１は、２つのチャージポンプ２３、２４を備え、それぞれ、そのドレインＤにおいて電圧Ｖcc2を受けるＮＭＯＳトランジスタ２３−１、２４−１と、該トランジスタのソースＳに接続された容量２３−２、２４−２と、を備える。トランジスタ２３−１、２４−１のゲートＧは信号Ｈ１が、容量２３−２、２４−２の自由端子は信号Ｈ２が、印加される。分岐点ＮＡおよびＮＢによって示される、チャージポンプ２３および２４の出力において、安定化時間の後に、以下のレベルｎ１とｎ２の間の電圧発振が見られる：Ｈ１＝１、かつＨ２＝０の時、ｎ１＝Ｖcc2−ＶＴおよびＨ１＝０、かつＨ２＝１の時、ｎ２＝２Ｖcc2−ＶＴＶＴは、ＮＭＯＳトランジスタのしきい値電圧である。詳細には、分岐点ＮＡおよびＮＢ上の電圧が図６Ｃに示される。分岐点ＮＢ上の電圧は、そのソースが、電圧Ｖhvを提供する記憶容量Ｃstに接続されるＮＭＯＳトランジスタ２５のドレインＤに印加される。トランジスタ２５のゲートは、電圧ＶＧで、そのゲートＧにおいて電圧Ｖcc2を受けるＰＭＣＳトランジスタ２６を介して分岐点ＮＡによって駆動され、トランジスタ２６の役割は、信号Ｈ１が１である時に、分岐点ＮＡから電圧ＶＧを絶縁することである。電圧ＶＧが、こうして分岐点ＮＡから絶縁される時、信号Ｈ１によって駆動されるＮＭＯＳトランジスタ２７は、トランジスタ２５をＯＦＦに切り換え、分岐点ＮＢへの電圧Ｖhvの漏れを防ぐように、このトランジスタのゲートＧを接地する。このように制御ざれて、トランジスタ２５は、レベルｎ２の分岐点ＮＢの電圧を通過させるのみで、トランジスタ２５のしきい値電圧ＶＴが減算されるレベルｎ２に等しい値への容量Ｃstの急速な荷電を確実にする、従って：Ｖhv＝２Ｖcc2−２ＶＴ詳細には、図６Ｄは、電圧ＶＧの側面を表し、図６Ｅは、ブーストされた電圧Ｖhvの出現を図示するグラフを表している。図７は、発振検出器３０の形の、検出器８の有益な実施例を表している。該検出器３０は、逆さまに配置された２つの反転ゲート３２、３３で構成される双方向反転ゲート３１を含み、その入力および出力は、電圧Ｖaの正Ｖa1および負Ｖa 2の半波によってそれぞれ駆動される２つのＭＯＳトランジスタ３４、３５によって０に設定されることができる。２つの相補的クロック入力ＣＫおよび/ＣＫを備えたフリップ-フロップＤ３６は、入力ＣＫによって双方向ゲート３１に接続され、該入力ＣＫは、反転ゲート３７により入力/ＣＫにフィードバックされる。フリップ-フロップ３６の入力Ｄは１に（すなわち、電圧Ｖccintに）維持され、出力Ｑは、信号ＣＴＬを提供する。こうして、発振がコイルＬの端子上に現れる時、トランジスタ３４および３５は、順にＯＮに切り換えられる。フリップ-フロップＤは、まずその入力ＣＫにおいて立上りフロントを、次にその入力/ＣＫにおいて立上りフロントを、見る。出力Ｑは、それから入力Ｄをコピーし、信号ＣＴＬは１に切り換わる。上で示したように、配電システム１０の状態は、一度電源電圧Ｖcc1またはＶc c2が安定化されると、ロックされることができる。例えば、図７では、信号ＣＴＬは、ぞの入力Ｄにおいて信号ＣＴＬを、そのクロック入力において従来のスイッチオン信号ＰＯＲを受ける、第２のフリップ-フロップＤによってロックされることができる。上で述べた発振検出器３０は、特に急速であるという利点を有し、電圧Ｖaの１つの完全な発振のみ（すなわち２つの半波Ｖa1およびＶa2）が、信号ＣＴＬを１に設定するには十分である。図８では、検出器８の別の実施例が、しきい値検出器４０の形で示されている。作動するのが遅いが、回路４０もまた用いられることができる。電圧Ｖaの半波、例えばＶa1は、好ましくは小さな値を持つよう選択される容量４１へ、ダイオードによって印加される。容量４１は、ＮＭＯＳトランジスタ４２のゲートを供給する。トランジスタ４２は、地面と、その出力が信号ＣＴＬを提供する双方向反転ゲート４３の入力との間に接続される。容量４１の電荷がトランジスタ４２のしきい値ＶＴに達した時、トランジスタ４２はＯＮに切り換わり、ゲート４３の入力をリセットし、その出力ＣＴＬが１に切り換わる。信号ＲＴＳによって駆動されるリセットトランジスタ４３が、双方向ゲート４３の出力に備えられてもよい。上記では、図２のスイッチ６がＮＭＯＳトランジスタの形を取る、本発明の種々の実施形態が説明された。しかしながら、当業者にとって、複数のトランジスタ、または任意の他の通信手段が、スイッチング機能を行なうよう、備えられることも可能なのは明らかであろう。特に、当業者は、開状態（非導通）のＮＭＯＳスイッチング-トランジスタは、地面に対する正の電圧の静電気放電を止めることはできるが、負の電圧の静電気放電を通すことに気づくであろう。従って、本発明のある実施形態によれば、負の電圧で静電気放電を止めるよう、ＰＭＯＳトランジスタが、ＮＭＯＳトランジスタと直列に付加される。本発明は、スイッチ制御回路、コイル端子上のＡＣ電圧の検出器、等に関する数多くの他の代替実施例および改良点を有することができる。さらに、本発明は、種々の適用を持つことができる。従って、図１および２をともに参照して、もしマイクロ回路のブロック４が、該マイクロ回路１の２つの動作モードにおいて電力供給されるために、内部配電線５に接続されることが肝要であるなら、ブロック３の電源入力は、逆に、例えばブロック３の電気的特性が整流電圧Ｖcc1と両立しないものである場合には、コンタクトｐ１に直接接続されることもできる。最後に、上述した電圧配電システムは、最少のコスト、およびマイクロ回路のシリコン面上の減少したサイズで、求められる結果を達成することのできる、最少の要素を備えるものであることが示される。しかしながら、他のスイッチング手段、例えば、整流電圧Ｖcclを生成するダイオードブリッジＰdの出力と、配電線５との間に配置されるスイッチが、このスイッチがチップカードとそのリーダとの間の非接触通信距離を減少させないように、本発明の目的の１つに応じて、ブースタ回路によって制御されることを条件として備えられることは、何ら問題はない。この補足的スイッチは、例えば、電圧Ｖcclが現れる時に閉じ、他の場合に開き、非接触動作モードに特有の回路の、電圧Ｖcc2からの絶縁を可能にするものであってもよい。

【手続補正書】特許法第１８４条の８第１項【提出日】平成１０年８月１７日（１９９８．８．１７）【補正内容】［特許請求の範囲］［請求項２］請求項１記載のマイクロ回路であって、上記スイッチング手段（６、１３）は自然に開状態にあるもので、上記スイッチング手段（６、１３）を開、閉する手段（７、２０、２１）は、該開閉手段（７、２０、２１）が、上記第２の電源電圧（Ｖcc２）がない時に、非作動とされ、該スイッチング手段が自然に開状態のままでいるように、電源コンタクト（ｐ１）から電力供給される、ことを特徴としたマイクロ回路。［請求項３］請求項１および２のいずれか１つに記載のマイクロ回路において、上記整流回路（Ｐd）の出力は、直接的かつ永続的に配電線（５）に接続される、マイクロ回路。［請求項４］請求項１ないし３のいずれか１つに記載のマイクロ回路において、上記検出手段は、交流電圧（Ｖa）の発振検出器（３０）を含む、マイクロ回路。［請求項５］請求項１ないし３のいずれか１つに記載のマイクロ回路において、上記検出手段は、交流電圧のしきい値検出器（４０）を含む、マイクロ回路。［請求項６］前記の請求項のいずれか１つに記載のマイクロ回路において、上記スイッチング手段（６、１３）を開、閉する手段（２０）は、該スイッチング手段を閉じるためのブーストされた電圧（Ｖhv）を生成するブースタ回路（２１）を含む、マイクロ回路。［請求項７］請求項６記載のマイクロ回路において、上記ブースタ回路（２１）は、第１のチャージボンプ（２４）を含み、その出力は、上記第１のチャージポンプと同調して動作する第２のチャージポンプ（２３）によって駆動されるトランジスタ（２５）により記憶容量（Ｃst）に印加される、マイクロ回路。［請求項８］前記の請求項のいずれか１つに記載のマイクロ回路において、上記スイッチング手段（６、１３）は、導通しきい値電圧（ＶＴ）を有するトランジスタ（１３）を含む、マイクロ回路。［請求項９］請求項８記載のマイクロ回路において、上記スイッチング手段（６）は、直列に並べられたＮＭＯＳトランジスタ（１６）と、ＰＭＯＳトランジスタと、を含む、マイクロ回路。［請求項１０］前記の請求項のいずれか１つに記載のマイクロ回路において、接触モード（３）に特有の通信手段は、電源コンタクト（ｐ１）から直接電力供給され、２つの動作モードに共通な手段（４）は、配電線（５）から電力供給される、マイクロ回路。［請求項１１］前記の請求項のいずれか１つに記載のマイクロ回路を含むチップカード。【手続補正書】特許法第１８４条の８第１項【提出日】平成１０年１０月３０日（１９９８．１０．３０）【補正内容】［特許請求の範囲］［請求項１］接触または非接触の２つの動作モードを備えるマイクロ回路で、非接触動作モードに特有の通信手段（２）と、接触動作モードに特有の通信手段（３）と、上記２つの動作モードに共通な電子手段（４）と、誘導によって、交流電圧（Ｖa）を受けるコイル（Ｌ）と、上記マイクロ回路の第１の電源電圧（Ｖcc1）を生成するための、上記交流電圧（Ｖa）を整流する回路（Ｐd）と、該マイクロ回路の第２の電源電圧（Ｖcc2）を受けるための少なくとも１つの電源コンタクト（ｐ１）と、上記第１（Ｖcc1）または第２（Ｖcc2）の電源電圧を配電するための線（５）と、上記電源コンタクト（ｐ１）と、上記配電線（５）との間に配置されるスイッチング手段（６、１３）と、上記スイッチング手段を制御する手段（７、８、２０、２１、３０、４０）と、を備えるマイクロ回路であって、上記スイッチング手段を制御する手段は、コイル（Ｌ）の端子上の交流電圧（Ｖa）の存在を検出し、第１の電源電圧（Ｖcc1）と異なる制御信号（ＣＴＬ）であって、交流電圧（Ｖa）が検出されない時に、第１の値を、交流電圧（Ｖa）が検出される時に、第２の値を、有する制御信号（ＣＴＬ）を提供するよう、設計される検出手段（８、３０、４０）と、上記第２の電源電圧（Ｖcc2）が存在し、上記制御信号（ＣＴＬ）が上記第１の値を有する時に、上記スイッチング手段を閉じ、該制御信号が上記第２の値を有する時に、上記スイッチング手段を優先して開く、よう設計された、スイッチング手段を開、閉する手段（７、２０、２１）と、を備えることを特徴としたマイクロ回路。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ

Claims

【特許請求の範囲】［請求項１］接触または非接触の２つの動作モードを備えるマイクロ回路であって、非接触動作モードに特有の通信手段（２）と、接触動作モードに特有の通信手段（３）と、上記２つの動作モードに共通な電子手段（４）と、誘導によって、ＡＣ電圧（Ｖa）を受けるコイル（Ｌ）と、上記マイクロ回路の第１の電源電圧（Ｖcc1）を生成するための、上記ＡＣ電圧（Ｖa）を整流する回路（Ｐd）と、該マイクロ回路の第２の電源電圧（Ｖcc2）を受けるための少なくとも１つの電源コンタクト（ｐ１）と、上記第１（Ｖcc1）または第２（Ｖcc2）の電源電圧を配電するための線（５）と、上記電源コンタクト（ｐ１）と、上記配電線（５）との間に配置されるスイッチング手段（６、１３）と、コイル（Ｌ）の端子上の上記ＡＣ電圧（Ｖa）を検出し、第２の電源電圧（Ｖcc2）が電源コンタクト上にある時、上記スイッチング手段（６、１３）を閉じる、または該電圧（Ｖa）がコイル端子上にある時、該スイッチング手段を優先して開く、ように設計された上記スイッチング手段を制御する手段（７、８、２０、２１、３０、４０）と、を備えるマイクロ回路。［請求項２］請求項１記載のマイクロ回路において、上記整流回路（Ｐd）の出力は、直接的かつ永続的に上記配電線（５）に接続される、マイクロ回路。［請求項３］請求項１および２のいずれか１つに記載のマイクロ回路において、上記スイッチング手段を制御する手段（７、８、２０、２１、３０、４０）は、ＡＣ電圧（Ｖa）の発振検出器（３０）を含む、マイクロ回路。［請求項４］請求項１および２のいずれか１つに記載のマイクロ回路において、上記スイッチング手段を制御する手段（７、８、２０、２１、３０、４０）は、ＡＣ電圧（Ｖa）のしきい値検出器（４０）を含む、マイクロ回路。［請求項５］前記の請求項のいずれか１つに記載のマイクロ回路において、上記スイッチング手段（６、１３）を制御する手段（７、８、２０、２１、３０、４０）は、上記スイッチング手段（６、１３）を閉じるための電圧（Ｖhv）を生成するブースタ回路（２１）を含む、マイクロ回路。［請求項６］請求項５記載のマイクロ回路において、上記ブースタ回路（２１）は、第１のチャージポンプ（２４）を含み、その出力は、上記第１のチャージポンプと同調して動作する第２のチャージポンプ（２３）によって駆動されるトランジスタ（２５）により記憶容量（Ｃst）に印加される、マイクロ回路。［請求項７］前記の請求項のいずれか１つに記載のマイクロ回路において、上記スイッチング手段（６、１３）は、導通しきい値電圧（ＶＴ）を有するトランジスタ（１３）を含む、マイクロ回路。［請求項８］請求項７記載のマイクロ回路において、上記スイッチング手段（６）は、直列に並べられたＮＭＯＳトランジスタ（１６）と、ＰＭＯＳトランジスタと、を含む、マイクロ回路。［請求項９］前記の請求項のいずれか１つに記載のマイクロ回路において、上記スイッチング手段（１３）は、上記第２のＤＣ電源電圧（Ｖcc2）によって電気的に供給される論理ゲート（１４）によって制御される、マイクロ回路。［請求項１０］前記の請求項のいずれか１つに記載のマイクロ回路において、接触モード（３）に特有の通信手段は、電源コンタクト（ｐ１）から直接電力供給され、２つの動作モードに共通な手段（４）は、配電線（５）から電力供給される、マイクロ回路。［請求項１１］前記の請求項のいずれか１つに記載のマイクロ回路を含むチップカード。