DE102004053475B4 - Digitale Universal Chipkarte - Google Patents

Digitale Universal Chipkarte Download PDF

Info

Publication number
DE102004053475B4
DE102004053475B4 DE200410053475 DE102004053475A DE102004053475B4 DE 102004053475 B4 DE102004053475 B4 DE 102004053475B4 DE 200410053475 DE200410053475 DE 200410053475 DE 102004053475 A DE102004053475 A DE 102004053475A DE 102004053475 B4 DE102004053475 B4 DE 102004053475B4
Authority
DE
Germany
Prior art keywords
input
chip card
chip
active
inputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410053475
Other languages
English (en)
Other versions
DE102004053475A1 (de
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE200410053475 priority Critical patent/DE102004053475B4/de
Publication of DE102004053475A1 publication Critical patent/DE102004053475A1/de
Application granted granted Critical
Publication of DE102004053475B4 publication Critical patent/DE102004053475B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07766Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
    • G06K19/07769Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)
  • Storage Device Security (AREA)

Abstract

Universelle Chipkarte mit einer zentralen Datenverarbeitungseinheit (Chip) und zwei oder mehreren verschiedenen Chipkarteneingängen, von denen im ordnungsgemäßen Betrieb immer nur einer benutzt wird (aktiv ist) und bei denen Betriebsspannung (Energieversorgung) und bidirektionaler Datenaustausch entweder über Kontakte oder kontaktlos über Spulen erfolgt, bei der jedem Chipkarteneingang ein elektrisches Tor zugeordnet ist, durch das der Datenaustausch und die Energieversorgung verläuft und das durch Steuersignale geöffnet oder geschlossen werden kann, wobei die Ausgänge aller Tore zusammengefasst und einem Eingang der zentralen Datenverarbeitungseinheit zugeführt werden, dadurch gekennzeichnet, dass die Ermittlung des jeweils aktiven Chipkarteneingangs zum richtigen Öffnen und Schließen aller Eingänge unter Verzicht auf eine übliche Vergleichsschaltung erfolgt, indem einerseits die jeweiligen Betriebsspannungen wie üblich zusammen mit den Eingangsdaten durch Tore den zugeordneten Eingängen der zentralen Datenverarbeitungseinheit (Chip) zugeführt werden, andererseits aber auch noch zur Ansteuerung der anderen Tore und zur Informationsübermittlung für den eigenen zentralen Chip verwendet werden, wozu jede der vor den...

Description

  • Stand der Technik: Bei der Dual-Interface-Chipkarte nach H.-D. Kreft (deutsches Patent DE 39 35 364 C1 , Europapaten EP 0 424 726 B1 , US-Patent US 5,206,495 A , Japanisches Patent JP 275 58 09 B2 ), die sowohl einen Kontakteingang als auch einen induktiven Eingang hat, wird das Problem der Dateneingabe und Datenausgabe so gelöst, daß die Chipkarte automatisch selbsttätig ihre Funktionsweise bestimmt, d. h. sie ermittelt zuerst, welcher Eingang aktiv ist, um dementsprechend die Datenwege von dort zu dem zentralen Datenverarbeitungschip durchzuschalten. Dabei ist es möglich, die Information darüber, welcher von beiden Eingängen gerade aktiv ist, auch an den zentralen Chip weiterzuleiten, was wichtig ist, weil die eintreffenden Daten verschieden behandelt werden müssen, je nachdem, ob sie von dem sog. "sicheren" Kontakteingang kommen oder von dem sog. "unsicheren" induktiven Eingang.
  • In der bekannten Anordnung wird im einzelnen ein erster patentrelevanter aber allgemein bekannter Schaltungsteil (Komparator) beschrieben, der ermittelt, von welchem Karteneingang die Signale kommen und ein zweiter an sich ebenfalls bekannter patentrelevanter Schaltungsteil (Multiplexer), der von dem ersten gesteuert wird und der den für den Datenfluß erforderlichen richtigen Weg zum zentralen Datenverarbeitungschip durchschaltet. Der genannte erste patentrelevante Schaltungsteil besteht aus einer analogen Schaltung, wie man in der zitierten Patentschrift, Spalte 2, Zeilen 17–20 nachlesen kann "Diese gewonnene Gleichspannung (U1) wird über den Eingang E1 an ein spannungsvergleichendes Element (z. B. Komparator, Operationsverstärker), hier als Teil 2.1.2. gekennzeichnet, geführt". Inder europäischen Patentschrift EP 0 424 726 B1 , Spalte 4, Zeilen 32–40 ist im ersten Anspruch ebenfalls deutlich zu lesen, daß, "... the first DC voltage supply (U1) ... is supplied to the first input (E1) of a comparator (Part 2.1.2) whereby a second DC voltage supply (U2) ... is supplied to a second input (E2) of a comparator (Part 2.1.2)". ... Der Komparator ist in 3 durch das international bekannte Dreieckssymbol 2.1.2, das solche analogen Standardschaltungen kennzeichnet, noch bildlich dargestellt. Der zweite patentrelevante Teil (additional circuit) ist der Multiplexer.
  • Als weiterer Stand der Technik wurden noch die WO 99/53426 A1 und die DE 29804510 U1 gewürdigt. Sie nehmen den Erfindungsgedanken ebenfalls nicht vorweg.
  • Aufgabe der vorliegenden Erfindung ist es, ein völlig anderes Verfahren zu entwerfen, bei dem die kritischere der beiden patentrelevanten Schaltungsteile der bekannten Anordnung eliminiert ist, nämlich die spannungsvergleichende analoge Schaltung, bestehend aus einem Komparator oder einem Operationsverstärker. Solche Schaltungen werden in der Beschreibung und den Ansprüchen der bekannten Patentschriften ausdrücklich erwähnt, wie zum Stand der Technik schon zitiert wurde. Es sind bekannte Grundschaltungen aus dem Gebiet der analogen Schaltungstechnik, die so häufig benötigt werden, daß man sie bei allen Herstellern schon einzeln in integrierter Form kaufen kann. Sie enthalten in der Regel eine Vielzahl von Transistoren, die sehr sorgfältig dimensioniert werden müssen. Aufgabe der vorliegenden Erfindung ist es, solche engtolerierten größeren Analogschaltungs-Bausteine zu vermeiden und stattdessen kleine robuste digitale Schaltungen zu verwenden, die bekanntlich sehr viel größere Toleranzen haben dürfen. Sie sollen dabei nicht einfach den komplexen Baustein "analoger Komparator" durch einen äquivalenten Baustein "digitaler Komparator" ersetzen, (den es bekanntlich garnicht gibt), der genauso wie sein Vorbild in den vorliegenden Patenten ein zweiwertiges Signal zu erzeugen hätte, das der zentralen Datenverarbeitung im Chip zugeführt würde. Vielmehr sollen die einfacheren kleinen digitalen Schaltungen an geeigneten Stellen der Gesamtschaltung verteilt plaziert werden, damit sie die von den Chipkarteneingängen kommenden Signale einzeln aufnehmen und auf separaten Wegen führen können, so daß die den Anforderungen entsprechenden Steuersignale auch ihr Ziel erreichen. Dadurch wird vor allem der Komparator als zentrales Steuerungselement überflüssig, weil man – um einen Vergleich zu benutzen – an geeigneten Stellen der Schaltungslandschaft gewissermaßen digitale Wegweiser und Absperrungen aufstellt, damit die von den Chipkarteneingängen kommenden Daten die richtigen Wege finden. Schließlich werden nicht nur die richtigen Wege erlaubt und die falschen verboten sondern die zentrale Datenverarbeitung bekommt auf separaten Wegen noch die notwendige Information, von wo bzw. von welchem Chipkarteneingang die Daten kommen.
  • Im Extremfall kann sogar der Komparator durch eine reine Verbindungstechnik ersetzt werden (später zu sehen in den Bildern 1 und 2), die noch durch die erwähnten örtlich verteilten einfachen digitalen Schaltungen ergänzt werden können (später in den Bildern 3, 4 und 5 zu sehen). Es sollen im Kern der Chipkarte Mischformen von analogen und digitalen Schaltungen vermieden werden, so daß nur digitale Schaltungen übrig bleiben, die sehr fehlertolerant sind und sich gut integrieren lassen. Ferner soll das Verfahren auf mehr als zwei Chipkarteneingänge erweitert werden, was mit der Digitaltechnik sehr leicht, mit den bekannten analogen Schaltmitteln aber nur sehr schwer oder gar unmöglich ist, weil ein Komparator nur jeweils zwei Spannungen miteinander vergleichen und nur ein einziges zweiwertiges Ergebnis abgeben kann. Der Einfachheit halber wird im folgenden in den Bildern aber meist nur der Fall von zwei verschiedenen Karteneingängen (induktiver Eingang, Kontakteingang) gezeichnet. Die grundsätzliche Aufgabenstellung bleibt gegenüber den bekannten Anordnungen natürlich dieselbe. Das heißt, die zentrale Datenverarbeitungsschaltung soll auf kostengünstige Weise mit Energie und allen Daten sowie mit der Information über den jeweils aktiven Chipeingang versorgt werden, mit allem also, was für eine fehlerfreie einheitliche Verarbeitung benötigt wird.
  • Die erfindungsgemäße Lösung erfolgt mit den Merkmalen des Patentanspruchs 1. Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben. Die Funktion wird mit Hilfe von Bild 1 erläutert (im folgenden wird nur jeweils auf den wesentlichen Kern von universell verwendbaren Chipkarten eingegangen). Pheriphere Schaltungen wie z. B. Spulen, Gleichrichter und auch verschiedene Sicherungsmaßnahmen sowie zeitlich aufeinander abgestimmte Aufeinanderfolgen externer und interner. Spannungen sind Zusätze zum Kern der Chipkarte und Stand der Technik und sollen hier nicht weiter behandelt werden). Sowohl vom induktiven Eingang I als auch vom Kontakteingang II führen Mehrfach-Datenleitungen zu zwei elektronischen Toren. Dies sind bekannte elektronische Schaltungen, die den Datenfluß auf den Leitungen hindurchlassen oder sperren können, unabhängig von seiner Richtung (solche Tore sind z. B. im Lehrbuch "Grundlagen elektronischer Schaltungen" von W. Hilberg beschrieben, Verlag Oldenbourg München, 2. Auflage 1992, Seiten 349–353. Es gibt zudem logische Digitalschaltungen, die bei einer rein digitalen Datendarstellung auch äquivalent eingesetzt werden können). Beide Chipkarteneingänge liefern neben den baten auch Energie in Form einer Betriebsspannung (die Betriebsspannungsanschlüsse sind hier separat gezeichnet und mit Strichen gekennzeichnet). Die eine oder die andere Betriebsspannung (je nach aktivem Karteneingang) wird zur Energieversorgung allen elektronischen Schaltungen der Chipkarte zugeführt, insbesondere den Toren und dem Chip (das ist hier nicht gezeichnet). Es sind in dem Schaltbild in Bild 1 jedoch auch die Leitungen für Betriebsspannungen gezeichnet, die eine besondere Signal- oder Datenfunktion haben. Sie werden vor allem von einem jeden Karteneingang (im Innern der Karte abzweigend) dem Steuereingang des Tores zugeführt, das denn jeweils anderen Karteneingang zugeordnet ist und dieses mit Auftauchen der Betriebsspannung sperrt. Auf diese Art werden nur die Signale des aktiven Einganges durch das zugeordnete Tor fließen können – ob vom Eingang zum Chip hin oder vom Chip zurück zum Eingang. Der Vorteil gegenüber der bekannten Schaltung liegt darin, daß ersichtlich kein Komparator und auch kein irgendwie gearteter, als Diskriminationsschaltung ansprechbarer kompakter Schaltungsbaustein benötigt wird, sondern lediglich zwei einfach aufgebaute Tore.
  • Es ist bekannt, daß kriminelle Personen in speziell präparierten Terminals versuchen, den zentralen Datenverarbeitungs-Chip in ihrem Sinne zu beeinflussen. Dabei benutzen sie meistens den induktiven Eingang, der aus physikalischen Gründen eine ungeschützte Übertragungsstrecke hat und deshalb als "unsicher" angesehen werden muß. Um dem entgegenzuwirken, bekommt in der bekannten Anordnung der "sichere" Datenfluß vom und zum Kontakteingang eine höhere Priorität als der Datenfluß vom und zum induktiven Eingang. Mit welcher Priorität dagegen der Chip die Daten verarbeiten muß, ist in der bekannten Anordnung abhängig vom Ergebnis des Spannungsvergleichs der Diskriminationsschaltung. Diese hat ja durch den Vergleich ermittelt, von welchem Eingang der Datenfluß kommt und wird das Ergebnis dem zentralen Chip mit einem zweiwertigen Signal mitteilen.
  • In der vorliegenden Erfindung gibt es dagegen überhaupt keinen Diskriminator, welcher ermitteln könnte, von welchem Eingang die Daten kommen. Stattdessen wird lediglich eine charakteristische Spannung des höherwertigen Kontakteinganges dem zentralen Chip direkt zugeführt. Das ist vorzugsweise die Betriebsspannung. Erfindungsgemäß wird sie einem besonderen Dateneingang des zentralen Chips zugeführt. Nur wenn dieser Eingang sein besonderes Datensignal bekommt (angenommen, es sei als HIGH gewählt), ist der Zentraleinheit bekannt, daß gerade der Kontakteingang aktiv ist und sie wird die Daten mit einer höheren Priorität bearbeiten.
  • Die erfindungsgemäße Schaltung hat eine weitere Eigenschaft, die es den Fälschern schwer macht, die Chipkarte zu manipulieren. Wie im Bild gezeigt, wird die Betriebsspannung des Kontakteinganges nicht nur dem erwähnten Dateneingang des Chips zugeführt, sondern zugleich auch dem Tor des anderen Einganges und wird dieses sperren. Daher können die "unsicheren" Daten niemals eine höhere Priorität erhalten.
  • Auch wenn Fälscher auf die Idee kommen sollten, beide Eingänge in speziell präparierten Terminals gleichzeitig zu aktivieren, um damit eine Vermischung der Daten zu erreichen, würden sie keinen Erfolg haben. Da nämlich jeder aktive Eingang das Tor des anderen Einganges sperrt, schließen sofort beide Tore und lassen keine Daten mehr durch. Die Chipkarte merkt gewissermaßen den Manipulationsversuch und bricht alle Datenverbindungen ab. Weil in einem ordentlichen Betrieb immer nur ein Eingang aktiv ist, kann es hier keinen Ärger geben.
  • Auch dann, wenn man in speziell präparierten Terminals versuchen sollte, Daten in den unsicheren Eingang zu geben und zugleich in den sicheren Eingang eine Betriebsspannung zu schicken, um dadurch die höhere Priorität zu erreichen, wird sich kein Erfolg einstellen. Diese Betriebsspannung wird nämlich sogleich das dem unsicheren Eingang zugeordnete gesamte Tor sperren und damit die Dateneingabe verhindern.
  • Um besonders zuverlässige Potentialverhältnisse zu erzielen, kann man noch dafür sorgen, daß dem Datenverarbeitungs-Chip über eine weitere besondere Leitung auch die Betriebsspannung des induktiven Einganges I direkt zugeführt wird, siehe in Bild 2 den Eingang c. Das hat die Wirkung, daß bei ordnungsgemäßer Aktivierung des unsicheren induktiven Einganges dem Chip eindeutig gemeldet wird, daß die ankommenden Daten keine höhere Priorität genießen. Der Chip ist also nicht darauf angewiesen, die u. U. unbestimmten Potentiale des nicht aktivierten Kontakteinganges zu interpretieren. Schließlich kann man dafür sorgen, daß der Chip intern auch noch entscheidet, daß durch das deutlich gemeldete Datensignal an den Eingängen b oder c, der jeweils andere besondere Eingang des Chips (also c oder b) sicher gesperrt wird. Schaltungen mit vergleichbarer Wirkung, z. B. Inverter, lassen sich auch außerhalb des Chips vorsehen.
  • In Bild 3a ist dies als Beispiel noch einmal in einem Schaltbild dargestellt. Die Klemmen 1' und 2' sind wiederum den Betriebsspannungen zugeordnet und lediglich zur Vereinfachung der Beschreibung separat gezeichnet. Die beiden senkrecht gezeichneten Leitungen, die von 1' oder 2' kommen und die die Energie für die Schaltungen liefern (normale Betriebsspannung), werden jeweils einem groß gezeichneten Tor (A oder B) zugeführt, das für die Daten und die normale energieliefernde Betriebsspannung vorgesehen ist und, geeignet angesteuert, diese durchlassen oder auch nicht durchlassen kann. Von jeder dieser Leitungen zweigt, waagerecht gezeichnet, eine Leitung ab, auf der eine zugeführte Betriebsspannung als Signal- oder Datenspannung zu interpretieren ist. Wenn sie von einem ordnungsgemäß angesteuerten Chipkarteneingang kommt, durchläuft sie eine Schaltung (als kleines Kästchen C oder D gezeichnet), welche die zugeführte Spannung invertiert und sie mit niedrigem Innenwiderstand weitergibt. Ein offener und daher nicht ordnungsgemäß angesteuerter Chipkarteneingang kann dagegen ein beliebiges Potential aufweisen. Es wird aber kaum Strom fließen können, was bezüglich des Karteneinganges einer Quelle mit sehr hohem Innenwiderstand entspricht. In der Regel genügt daher für die Potentialfestlegung hier ein einfacher Inverter mit einem vorgeschalteten Spannungsteiler, siehe eine mögliche Realisierung in Bild 3b. Die aus C oder D kommende Ausgangsspannung wird dann dem steuernden Eingang eines Tores (A oder B) zugeführt. Kommt also die Betriebsspannung von einem gerade aktiven Chipkarteneingang, sperrt sie das Tor des dann nicht aktiven Einganges gegenüber allen eventuell induzierten Spannungen oder auch gegenüber Spannungen krimineller Herkunft.
  • Durch die Einfügung der Spannungsteiler und der Inverter C und D hat sich gegenüber der Schaltung in Bild 2 funktionell nichts geändert (abgesehen von einer lokalen Umkehrung der logischen Potentiale). Es wird lediglich dafür gesorgt, daß auch von dem inaktiven Chipkarteneingang über den Abzweig aus der Betriebsspannungsleitung keine beliebigen Potentiale in die Schaltung kommen können, sondern daß dort sowohl das Tor des aktiven Chipkarteneinganges durch ein klar definiertes Steuersignal geöffnet wird, als auch dem zugeordneten Prioritätseingang des Chips durch ein digitales Signal unzweideutig gemeldet wird, von wo die Daten kommen und welche Priorität deshalb beansprucht wird. Man beachte, daß an den Eingängen b und c des Chips immer unterschiedliche logische Potentiale liegen und daß die Verteilung für jeden aktiven Karteneingang charakteristisch ist. Eine Variante der Schaltung von Bild 3a besteht darin, daß man die beiden Inverter am Eingang durch elekronische Schalter S1 und S2 ergänzt oder ersetzt, siehe Bild 3c. Die Schalter werden jeweils so angesteuert, daß eine ordnungsgemäße Betriebsspannung von einem Chipkarteneingang die Weiterleitung unberechtigter Spannungen oder zufälliger Störspannungen vom anderen Chipkarteneingang unterbindet, indem sie einfach einen Schalter so ansteuert, daß er die Leitung dort unterbricht. Dann wird von diesem Chipkarteneingang weder Strom noch Spannung an den zugehörigen Eingang des inneren Chips gelangen. Er muß also die ihn erreichenden Signale nicht auf HIGH oder LOW untersuchen, sondern kann seine Entscheidung einfach danach treffen, an welchem der beiden Eingänge b oder c überhaupt eine Spannung eintrifft.
  • Um auf einer Chipkarte mehr als zwei Chipkarteneingänge unterbringen und integrieren zu können, eignet sich die Schaltung in Bild 4a. Hier ist am steuernden Eingang eines jeden Tores noch eine logische Verknüpfungsschaltung (E und F) angebracht, die nur bei erfüllten Ansteuerbedingungen das Tor öffnet. Stellt man sich die Betriebsspannung als HIGH-Potential vor, entspricht dies einer UND-Schaltung, deren Bedingung bekanntlich nur dann erfüllt ist, wenn beide Eingänge das Potential HIGH erhalten. Das heißt, die Bedingung ist erfüllt, wenn der UND-Schaltung die Betriebsspannung eines zugeordneten, gerade aktiven Chipkarteneinganges zugeführt wird (z. B. ergibt sich UII mit dem Wert HIGH aus der Betriebsspannungsklemme 2' nach der Diode) und wenn zugleich von dem nicht aktiven Eingang (z. B. von Klemme 1') über den Spannungsteiler ein Potential U, mit dem Wert LOW entsteht, das nach Durchlaufen des Inverters, den Wert HIGH annimmt. Die Konjunktionsschaltung F hat zwei Ausgänge mit gleichen Potentialen HIGH. Eine öffnet das Tor B und die andere wird zum zugeordneten Prioritätseingang c der zentralen Verarbeitungsschaltung (Chip) geführt. Dort meldet sie mit HIGH, welcher Eingang aktiv ist und welche Priorität zur Anwendung kommen muß. Währenddessen ist auf der anderen Seite von Bild 4a die Konjunktion E nicht erfüllt, weil sie an beiden Eingängen das Potential LOW bekommt und demzufolge an den beiden Ausgängen nur LOW abgeben kann, womit das Tor A gesperrt wird und dem Chip zusätzlich am Eingang b gemeldet wird, daß der Karteneingang I nicht aktiviert ist. Man prüft auch leicht nach, daß im Falle von Manipulationen, bei denen beide Chipkarteneingänge aktiviert werden, am Ausgang beider Inverter das Potential LOW erscheint, so daß die Konjunktionen nicht erfüllt sind und beide Tore gesperrt bleiben. Der Chip bekommt an beiden Prioritätseingängen das Potential LOW, er kann also die Manipulation erkennen.
  • Die Schaltung in Bild 4a läßt sich leicht auf den Fall erweitern, daß es noch mehrere Chipkarteneingänge (also Eingänge III, IV, V, ...) mit verschiedenen Prioritäten gibt, siehe Bild 4b. Hierzu muß man zunächst nur dafür sorgen, daß jeder aktive Eingang die Tore sperrt, die den anderen Eingängen zugeordnet sind. Jeder nicht aktive Eingang wird dann automatisch mit seinem komplementären Potential umgekehrt Freigabesignale verteilen. Dann kann man generell von jedem einzelnen Eingang die Betriebsspannung über eine besondere Leitung, eventuell über eine Konjunktionsschaltung, direkt einem zugeordneten Eingang des Chips zuführen.
  • Die logischen Verknüpfungsschaltungen vor den Steuereingängen der Tore weisen bei n Chipkarteneingängen, (n ≥ 2), genau n Eingänge auf, denn bei der Konjunktion, die dem Tor des aktiven Chipkarteneinganges zugeordnet ist, sind gerade n Signale mit dem Wert HIGH notwendig, um das Tor zu öffnen, während bei den anderen Toren allein durch das LOW-Signal nach dem Inverter des aktiven Chipkarteneinganges die Konjunktionen gerade nicht erfüllt sind, die Tore also geschlossen bleiben.
  • Zusammenfassend ist festzustellen, daß die erfindungsgemäße Universal-Chipkarte, die im Falle zweier Eingänge funktionell ebenfalls als eine Dual-Interface-Chipkarte bezeichnet werden kann, in keiner Weise wie bei den bekannten Anordnungen mit Hilfe eines zentralen Diskriminators (der als analoge Schaltung, z. B. als Komparator oder Operationsverstärker ausgeführt wird) selbsttätig ihre Funktionsweise bestimmt, daß also hier gewissermaßen ein Master-Slave-Verhältnis besteht, sondern daß sie so gestaltet ist, daß sie durch eine sinnvolle Leitungsführung völlig determiniert mit örtlich verteilten einfachen digitalen Schaltelementen genau das ausführt, was für die Daten eines jeden Karteneinganges (wenn er allein vorhanden wäre) als Behandlungsart vorgesehen ist. Jeder aktive Karteneingang sperrt die Tore der anderen Eingänge und nicht aktive Karteneingänge sorgen durch Aktivierung von Entkopplungsstufen mit einem LOW-Ruhepotential dafür, daß mit Hilfe eines Inverters das Tor des aktiven Karteneinganges geöffnet werden kann. Welche Chipkarteneingänge aktiv und nicht aktiv sind, wird direkt von ihrer Betriebsspannung, evtl. noch über Kombinationsschaltungen laufend, der zentralen Datenverarbeitung gemeldet, so daß dort ausschließlich die zugehörige Priorität zur Anwendung kommen kann.
  • Der Hauptunterschied zu den bekannten Chipkarten ist also darin zu sehen, daß kein Komparator verwendet wird, der die Aufgabe hat, mit Hilfe seiner Ausgangsspannung die richtigen Wege durchzuschalten und dem Chip mit einem zweiwertigen Signal die Mitteilung zu machen, von welchem Chipkarteneingang die Daten kommen. In den Bildern 1 und 2 fehlt jede Andeutung einer solchen Schaltung und auch in den folgenden Bildern können die digitalen Schaltungen nicht als ein Ersatz für einen Komparator oder einen Operationsverstärker angesehen werden. Bekanntlich vergleicht ein Komparator immer nur zwei Spannungen beliebiger Amplituden, während eine UND-Schaltung mit standardisierten logischen Spannungen arbeitet und in der Regel sogar viele gleichartige und gleichberechtigte Eingänge haben kann. Auch die Entscheidung, welche Datenwege geöffnet und welche geschlossen werden, ergibt sich durch eine direkte Zuführung der Eingangssignale mit oder ohne Hilfe logischer Verknüpfungsschaltungen oder Trennschalter.
  • Der Umstand, daß die erfindungsgemäße Schaltung leicht auf den Fall von mehr als zwei verschiedenen Eingängen erweiterbar ist, zeigt weiterhin, daß sie nicht von der Struktur der bekannten Schaltungen ableitbar ist sondern einem anderen Prinzip folgt.
  • Ein großer praktischer Vorteil der erfindungsgemäßen Anordnung ist noch in folgendem zu sehen: Da die örtlich verteilte Verarbeitung der elektrischen Signale (durch Inverter, Verknüpfungsschaltungen, usw.) und die zentrale Datenverarbeitung im Chip in gleicher Weise digital erfolgen, kann man sie auch ohne große Mühe in einem einzigen Chip zusammenfassen. Dann bleibt nach Bild 5 nur noch ein zentraler Baustein für die Informationsverarbeitung und zwei Torbausteine für die Durchschaltung der richtigen Wege übrig. Auch diese lassen sich im Prinzip noch in einem einzigen umfangreichen Multiplexer zusammenfassen. Das eine oder andere ergibt dann eine für die Praxis sehr geeignete kleine und robuste Anordnung, die leicht in einer Plastikkarte unterzubringen ist.

Claims (6)

  1. Universelle Chipkarte mit einer zentralen Datenverarbeitungseinheit (Chip) und zwei oder mehreren verschiedenen Chipkarteneingängen, von denen im ordnungsgemäßen Betrieb immer nur einer benutzt wird (aktiv ist) und bei denen Betriebsspannung (Energieversorgung) und bidirektionaler Datenaustausch entweder über Kontakte oder kontaktlos über Spulen erfolgt, bei der jedem Chipkarteneingang ein elektrisches Tor zugeordnet ist, durch das der Datenaustausch und die Energieversorgung verläuft und das durch Steuersignale geöffnet oder geschlossen werden kann, wobei die Ausgänge aller Tore zusammengefasst und einem Eingang der zentralen Datenverarbeitungseinheit zugeführt werden, dadurch gekennzeichnet, dass die Ermittlung des jeweils aktiven Chipkarteneingangs zum richtigen Öffnen und Schließen aller Eingänge unter Verzicht auf eine übliche Vergleichsschaltung erfolgt, indem einerseits die jeweiligen Betriebsspannungen wie üblich zusammen mit den Eingangsdaten durch Tore den zugeordneten Eingängen der zentralen Datenverarbeitungseinheit (Chip) zugeführt werden, andererseits aber auch noch zur Ansteuerung der anderen Tore und zur Informationsübermittlung für den eigenen zentralen Chip verwendet werden, wozu jede der vor den Toren anstehenden Betriebsspannungen abgezweigt, dann separat über interne Leitungen weitergeführt und als Steuersignal für Torschaltungen und als Signal für den zentralen Chip genutzt wird, indem sie mit deren Signaleingängen, mit oder ohne Zwischenschaltung digitaler Schaltungen, in Verbindung gebracht wird (Bild 2), so dass nur das dem jeweils aktiven Chipkarteneingang zugeordnete Tor geöffnet und alle anderen geschlossen sind.
  2. Anordnung nach Anspruch 1 mit speziell nur zwei Chipkarteneingängen (Dual-Interface-Chipkarte), dadurch gekennzeichnet, dass (in Bild 3a) zwischen jedem Chipkarteneingang und seinem Tor kartenintern eine Betriebsspannung für logische Verknüpfungen abgezweigt wird, ihr dort also die Rolle einer Datenspannung zugewiesen wird, so dass bei einem angenommenen aktiven Eingang II nach Durchlaufen eines nichtlinearen Spannungsteilers das Potential HIGH und bei dem anderen nicht aktiven Eingang I ebenfalls nach Durchlaufen eines nichtlinearen Spannungsteilers das Potential LOW vorhanden ist, dass nach beiden Spannungsteilern ein Inverter folgt, der auf Seiten des aktiven Eingangs II danach das Potential LOW abgibt und auf Seiten des nicht aktiven Einganges I das Potential HIGH, dass jedes dieser Potentiale dem Steuereingang des Tores zugeführt wird, das dem anderen Chipkarteneingang zugeordnet ist, wodurch das dem aktiven Chipkarteneingang II zugeordnete Tor B geöffnet und das dem nicht aktiven Chipkarteneingang I zugeordnete Tor A geschlossen wird, dass zugleich die Gleichspannungen beider Chipkarteneingänge nach der Abzweigung, vor oder nach dem Inverter, direkt den Eingängen b und c der zentralen datenverarbeitenden Einheit (Chip) zugeführt werden, um zu melden, welche Chipkarteneingänge aktiv und welche nicht aktiv sind, und dass die Ausgänge beider Tore A und B zusammengefaßt und gemeinsam dem Datenanschluß a des Chips zugeführt werden.
  3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedem Tor an seinem Steuereingang eine logische Verknüpfungsschaltung vorgeschaltet ist (in Bild 4a, b die Schaltungen E, F und G), dass das Potential vor den Inverter den Verknüpfungsschaltungen zugeführt wird, welche seinem Chipkarteneingang zugeordnet sind, dass das Potential nach den Invertern den Verknüpfungsschaltungen der anderen Chipkarteneingänge zugeführt wird, so dass bei einem angenommenen aktiven Chipkarteneingang II das Tor B geöffnet und alle anderen Tore geschlossen werden, und dass von den Ausgängen der Verknüpfungsschaltungen Signale an zugeordnete Eingänge der zentralen Datenverarbeitungseinheit gegeben werden, um dort erkennen zu können, von welchem Chipkarteneingang die Daten stammen.
  4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die auf den abgezweigten Leitungen befindlichen digitalen Schaltungen jeweils zwischen den Abzweigstellen und den Toreingängen platziert sind (Bild 3a).
  5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die auf den abgezweigten Leitungen befindlichen Trennschalter jeweils zwischen den Toreingängen und den Eingängen der zentralen Verarbeitung (Chip) platziert sind (Bild 3c).
  6. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass die auf den abgezweigten Leitungen befindlichen digitalen Schaltungen und Konjunktionsschaltungen jeweils zwischen den Abzweigstellen und den Toreingängen nacheinander platziert sind, wobei die Konjunktionsschaltung jeder Abzweigung noch ein Signal der jeweils anderen Abzweigung erhält, von einer Stelle, die vor dem Eingang der dortigen Digitalschaltung liegt (Bild 4a).
DE200410053475 2004-11-05 2004-11-05 Digitale Universal Chipkarte Expired - Fee Related DE102004053475B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410053475 DE102004053475B4 (de) 2004-11-05 2004-11-05 Digitale Universal Chipkarte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410053475 DE102004053475B4 (de) 2004-11-05 2004-11-05 Digitale Universal Chipkarte

Publications (2)

Publication Number Publication Date
DE102004053475A1 DE102004053475A1 (de) 2006-05-18
DE102004053475B4 true DE102004053475B4 (de) 2009-03-19

Family

ID=36273730

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410053475 Expired - Fee Related DE102004053475B4 (de) 2004-11-05 2004-11-05 Digitale Universal Chipkarte

Country Status (1)

Country Link
DE (1) DE102004053475B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4310334A1 (de) * 1993-03-31 1994-10-06 Walter Holzer Kontaktierte Chipkarte
DE29804510U1 (de) * 1998-03-13 1998-05-28 Deutschmann, Ingo, 06237 Leuna Terminal für Chipkarten
WO1999053426A1 (de) * 1998-04-14 1999-10-21 Angewandte Digital Elektronik Gmbh Chipkarte mit elektronischer sperrfunktion
EP0846307B1 (de) * 1995-08-25 1999-10-27 Siemens Aktiengesellschaft Chipkarte
WO1999059098A1 (de) * 1998-05-07 1999-11-18 Orga Kartensysteme Gmbh Verfahren zur steuerung der kommunikation zwischen einer mikroprozessor-chipkarte und einem kontaktbehaftet arbeitenden terminal oder einem kontaktlos arbeitenden terminal
DE69702137T2 (de) * 1996-08-05 2001-02-01 Inside Technologies, Saint-Clement-Les-Places Mikroschaltung mit gemischter, kontaktloser oder kontaktierender, funktionsweise

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4310334A1 (de) * 1993-03-31 1994-10-06 Walter Holzer Kontaktierte Chipkarte
EP0846307B1 (de) * 1995-08-25 1999-10-27 Siemens Aktiengesellschaft Chipkarte
DE69702137T2 (de) * 1996-08-05 2001-02-01 Inside Technologies, Saint-Clement-Les-Places Mikroschaltung mit gemischter, kontaktloser oder kontaktierender, funktionsweise
DE29804510U1 (de) * 1998-03-13 1998-05-28 Deutschmann, Ingo, 06237 Leuna Terminal für Chipkarten
WO1999053426A1 (de) * 1998-04-14 1999-10-21 Angewandte Digital Elektronik Gmbh Chipkarte mit elektronischer sperrfunktion
WO1999059098A1 (de) * 1998-05-07 1999-11-18 Orga Kartensysteme Gmbh Verfahren zur steuerung der kommunikation zwischen einer mikroprozessor-chipkarte und einem kontaktbehaftet arbeitenden terminal oder einem kontaktlos arbeitenden terminal

Also Published As

Publication number Publication date
DE102004053475A1 (de) 2006-05-18

Similar Documents

Publication Publication Date Title
EP1116042B1 (de) Schaltungsanordnung mit deaktivierbarem scanpfad
DE60005365T2 (de) Elektrische isolierungsvorrichtung mit optokoppler für bidirektionelle anschlussleitungen
DE69420476T2 (de) Verriegelungsgesteuerter Ausgangstreiber
EP0546455B1 (de) Elektronische Steuereinrichtung zum Schalten mehrerer elektrischer Lasten
DE69934048T2 (de) Hochspannungstolerante und -angepaßte Treiberschaltung
DE68922240T2 (de) Komplementärausgangsschaltung für eine logische Schaltung.
DE4201516C2 (de) Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung
DE60309675T2 (de) Leistungsschaltkreis mit gesteuertem Sperrstrom
DE69207153T2 (de) Ein-/Ausgangsverfahren, verwendbar für programmierbare Steuerung
DE102004053475B4 (de) Digitale Universal Chipkarte
DE10022785A1 (de) Bushalteschaltkreis mit Überspannungstoleranz
EP0961291B1 (de) Fuselatch-Schaltung
DE10227618B4 (de) Logikschaltung
DE10202725B4 (de) Integrierte Schaltung und Schaltungsanordnung zur Umwandlung eines Single-Rail-Signals in ein Dual-Rail-Signal
EP1495542B1 (de) Schaltungsanordnung und verfahren zur erzeugung eines dual-rail-signals
DE4421419C2 (de) MOS-Treiberschaltung
DE10324049B4 (de) Integrierte Schaltung und Verfahren zum Betreiben der integrierten Schaltung
DE10126597B4 (de) Halbleitereinrichtung mit Ausgangslatchschaltung zur Ausgabe von Komplementärdaten mit hoher Geschwindigkeit
EP0911740B1 (de) Busstation und Bussystem
DE10331544B3 (de) Verfahren zum Ansteuern eines Transistors
EP0766399B1 (de) Bidirektionale Treiberschaltung für PCI-Bussysteme
DE102004035126B4 (de) Schaltungsanordnung zur alternativen Spannungsversorgung einer Last aus mehreren Spannungsquellen und Verfahren zum alternativen Verbinden von Versorgungsspannungsanschlüssen mit einem gemeinsamen Lastanschluss
DE10243571B4 (de) Schaltungsanordnung zum Kurzschlussabschalten eines MOSFET-Schalters
DE69412714T2 (de) Ausgangstreiberschaltung für Niederspannungsgerät
DE102012109979A1 (de) Schutzschaltungsanordnung und Verfahren zum Schutz einer elektrischen Schaltungseinrichtung sowie Vorrichtung mit der zu schützenden Schaltung und der Schutzschaltungsanordnung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8122 Nonbinding interest in granting licenses declared
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130601