JP2001501000A - エラー検出および訂正を有する半導体メモリ装置 - Google Patents

Abstract

(57)【要約】 複数のブロックに分割されたメモリ領域を有し、各ブロックは書き込み回数が制限されている半導体メモリ（２）と、この半導体メモリからデータを読み出し、ブロック毎に読み出しデータのエラーチェックを行い、訂正可能なエラーを訂正するメモリ制御部（７）とにより構成され、メモリ制御部は、ブロック毎に訂正可能なエラーを検出した回数をカウントし、このエラー検出回数が規定値に達したときに当該ブロックのデータを予備ブロックに移すと共に当該ブロックを寿命近いとしてその再利用を禁止する処置をする手段を含む半導体メモリ装置。

Description

【発明の詳細な説明】 エラー検出および訂正を有する半導体メモリ装置 技術分野 本発明は、メモリ領域を複数のブロックに分割し、各ブロックは書き込み回数 が制限されている半導体メモリと、前記ブロックからデータを読み出してデータ のエラーを検出し、訂正可能なエラーを検出した場合にはそのデータを訂正する メモリ制御部とを有する半導体メモリ装置およびそのデータ読み書き方法に関す る。 背景技術 メカニカルハードディスクに代えて半導体ハードディスクを使用する試みがな されている。価格及び容量の点ではメカニカルハードディスクの方に分があるが 、スピード、消費電力、耐衝撃性、耐震動性、重量、サイズ及び騒音の点では半 導体ハードディスクの方に分がある。半導体ハードディスクとしては、ＤＲＡＭ やＳＲＡＭを使用することも検討されているが、最近においてフラッシュメモリ （EEPROM：Electrically Erasable Programmable ROM）が注目されている。その 理由はフラッシュメモリはバッテリーバックアップが不要であり、また素子構造 が簡単であるので集積度を上げやすく、安価に量産できるなどの利点を持ってい るからである。 フラッシュメモリは一括消去型電気的書き換え可能素子であるため上書きがで きず、消去済みのブロックでなければ書き込むことができない。例えば書き込み 単位は２６４バイト〜５２８バイトであり、消去単位は５２８バイト〜６４ｋバ イトである。またフラッシュメモリは各ブロックの書き換え回数（消去、書き込 み回数）が制限されており、このため，主メモリ領域の他に予備メモリ領域を用 意しておき、主メモリ領域のブロックが寿命になると（後天不良になると）、そ のブロックの再利用が禁止され、そのブロックの代りに予備メモリ領域の予備ブ ロックが代替使用される。 一方、各ブロックはデータを書き込むデータ領域と、ブロックの良否を示 す情報やデータに発生したエラーを検出、訂正するためのＥＣＣ(Error Correct ing Code)）などの管理情報が書き込まれる冗長領域とを備えている。ＥＣＣは 、１ビットのエラーは検出され、そのエラービットが訂正され、２ビットのエラ ーは検出されるのみとするために使用される。２ビットのエラーを起こしたブロ ックは不良ブロックとして再利用を禁止され、予備フロツクが代替利用される。 ところで、フラッシュメモリへのデータの書き込みが成功したか否かをチェッ クする場合には、２ビットのエラーが発生してもデータバスのデータを予備ブロ ックに書き直せばよいが、ホストコンピュータからフラッシュメモリ内のデータ を読み出す場合には、訂正不可能なビットのエラーが発生するということはデー タの読み出しができず、データが失われてしまうことになるので、半導体ディス クにとって致命的である。これを避けるために、ブロックに訂正不可能なエラー が発生する前に、そのブロックの再利用を禁止して代替処理することが必要であ る。 従来の方法によると、データの書き込み回数をブロックの冗長領域に記憶させ 、その回数が規定値に達したときに当該ブロックが不良ブロックとして取り扱わ れる。 ブロックへの許容書き込み回数は、ＩＣメーカによって異なるが、１０万回か ら１００万回程度であり、これらの回数のカウント値を冗長領域に持たせるため には、３バイトを必要とする。冗長領域はデータのＥＣＣやそのブロックの良否 を示すコードなどが詰まっており、ここで３バイトをも使用することは、貴重な 冗長領域にとっては領域の大きな消費であり、コスト高につながってしまう。ま たデータの書き込みの度に、冗長領域における書き込み回数のカウント値を読み 出し、かつそのカウント値を更新するようにしているため、書き込み速度が遅く なる。更に各ブロックに対して、一律にメーカ(maker)指定の許容書き込み回数 を設定すると、実際にはあるブロックは劣化に対してまだ余裕があっても（書き 込み、読み出しが可能であっても）、そのブロックを代替え処理してしまい、使 用効率が悪いという問題もある。 本発明は、データが失われるおそれがなく、また半導体メモリのブロックの領 域の消費を抑えることのできる半導体メモリ装置を提供することを目的とする。 発明の開示 本発明は、予備ブロックを含む複数のブロックに分割されたメモリ領域を有し 、各ブロックは書き込み回数が制限されている半導体メモリと、半導体メモリか らデータを読み出し、前記ブロック毎に読み出しデータのエラーチェックを行い 、訂正可能なエラーを訂正するメモリ制御部とにより構成され、前記メモリ制御 部は、ブロック毎に訂正可能なエラーを検出した回数をカウントし、このエラー 検出回数が規定値に達したときに対応するブロックのデータを前記予備ブロック に移すと共に当該ブロックを不良ブロックとして再利用を禁止する手段を含む、 半導体メモリ装置を提供する。 ここで訂正可能なエラーを検出した回数が規定値に達したか否かをブロック毎 に監視するにあたっては、半導体メモリのブロックに、訂正可能なエラーを検出 した回数に応じたカウント値を記憶させ、このカウント値を監視するようにして もよい。この場合、メモリ制御部には、ブロックに書き込まれているデータにつ いて訂正可能なエラーを検出したときに前記カウント値を更新する更新部と、前 記カウント値が規定値に達したか否かを監視し、カウント値が規定値に達したと きに前記データを予備ブロックに移すと共に当該ブロックを不良ブロックとして 再利用を禁止する禁止部とを設ければよい。 図面の簡単な説明 図１は、本発明の実施例に用いられるフラッシュメモリの構成を概念的に示し た説明図である。 図２は、本発明の実施例に係る半導体メモリ装置のハード構成を示すブロック 図である。 図３は、本発明の実施例のデータの読み出し時の動作を示すフローチャートで ある。 図４は、データの読み出し時にエラーが発生してブロックの代替処理が行われ る様子を示す説明図である。 図５は、本発明を適用した電子カメラのブロック図である。 発明を実施する最良の態様 以下に本発明の実施例に係る半導体メモリ装置を説明する。この半導体メモリ 装置は半導体メモリとしてフラッシュメモリを用いている。図１に示すようにフ ラッシュメモリ２は複数のブロック３に分割されており、主制御部、例えばホス トコンピュータで管理している論理アドレスが割り当てられる良品ブロックを含 む主メモリ領域３１と、主メモリ領域３１の良品ブロックの代替えとして使用さ れる予備ブロック３２を含む予備メモリ領域３３とを含んでいる。各ブロックの 左側のＡを付した符号A0，A1...は各ブロックの物理アドレスである。 各ブロック３は、データを書き込むためのデータ領域４とブロックの管理情報 を書き込むための冗長領域５とを備えている。冗長領域５は、データ領域４に書 き込まれたデータに対するＥＣＣが書き込まれる第１領域５１と、ブロック３に 書き込まれているデータの読み出し時に１ビットエラーが検出された回数に応じ たカウント値を記憶するためのカウント値記憶領域である第２領域５２と、ブロ ック３が良品であるか不良品であるかの識別情報を記憶するための第３領域５３ とを含んでいる。 半導体メモリ装置の全体のメモリ構成について図２を参照しながら説明する。 メモリディスク６は半導体メモリ装置に相当し、上述のように構成された複数の フラッシュメモリ２、メモリ制御部であるメモリコントローラ７及び主制御部側 で管理している論理アドレスとフラッシュメモリ２側の物理アドレスとの変換の ための情報を格納した、例えばＲＡＭよりなるアドレス変換情報格納部６１を備 えている。メモリコントローラ７はインターフェイス６２を介して主制御部であ るホストコンピュータ６３に接続されている。 メモリコントローラ７は機能的なブロックとして捉えると、エラー検出部７１ 、カウント値更新部７２及びデータ処理部７３を備えている。エラー検出部７１ はフラッシュメモリ２のブロック３に書き込まれているデータを読み出すときに 、第１領域５１に記憶されている、当該データに対応するＥＣＣを読み出し、こ のＥＣＣと読み出したデータに基づいて作成したＥＣＣと を比較して、読み出したデータに誤りがないか否かをチェックする。更にこのエ ラー検出部７１は、１ビットエラーを検出したときには読み出したデータを訂正 すると共にカウント値更新部７２にカウント値更新の指示を与え、２ビット以上 のエラーを検出したときにはデータ処理部７３に代替処理の指示を与える。 カウント値更新部７２は、エラー検出部７１からカウント値更新の指示を受け て、１ビットエラーが検出されたブロック３の第２領域５２のカウント値を例え ばカウントダウンする。データ処理部７３は、ホストコンピュータ６２から送ら れたデータを、例えばアドレス変換情報格納部６１内のデータを参照してこのデ ータに係る論理アドレスに対応するフラッシュメモリ２の物理ブロック３に書き 込み、またホストコンピュータ６３にて指定された論理アドレスに対応するフラ ッシュメモリ２内のデータを読み出してホストコンピュータ６３に送る。 更にデータ処理部７３は、カウント値更新部７２にてブロック３の前記カウン ト値が更新されたときに、当該カウント値が規定値に達したか否かを判断し、規 定値に達していれば当該ブロック３内のデータを予備メモリ領域３３の予備ブロ ック３２のデータ領域に書き移し、当該ブロック３の第３領域５３の良否識別情 報を不良ブロックに対応する情報に変えて再利用を禁止する。 カウント値の規定値は例えば１０回に設定される。この場合、カウント値の初 期値は「９」に設定され、１０回カウントダウンして「０」になったときに再利 用を禁止する。良否識別情報としては、例えば良品ブロックについては「１」の フラグを立て、このフラグがないときは不良ブロックとして取り扱う。 次に、上述実施例の半導体メモリ装置の動作を図３のフローチャートを参照し ながら述べる。 先ず、予め各ブロックの第２領域のカウント値が初期値「９」に設定されてい るものとする。今、ホストコンピュータ６３からフラッシュメモリ２内のデータ の読み出し命令がメモリコントローラ７に与えられたとすると（ス テップＳ１）、メモリコントローラ７のデータ処理部７３が、読み出し命令に対 応する物理アドレスのデータをフラッシュメモリ２から読み出し、エラー検出部 ７１により、読み出したデータをＥＣＣに基づいてエラーチェック処理を行う（ ステップＳ２）。即ち、読み出したデータのＥＣＣと書き込み時に書き込みデー タに付帯されたＥＣＣとを比較し、読み出しデータのエラーチェックを行う。 エラーの有無を判断し（ステップＳ３）、エラーがなければ、ステップＳ１２ に進んで読み出したデータをデータバスに出力する。エラーがあれば、このエラ ーが訂正可能なエラーであるか否か、例えば１ビットエラーであるか否かを判断 し（ステップＳ４）、訂正不可能なビットエラー、例えば２ビットエラーが起こ っていれば、そのブロックの第３領域の良否識別情報のフラグ「１」を消去し、 当該ブロックを不良ブロックとして再利用を禁止する（ステップＳ５）。 １ビットエラーであれば、ステップＳ６に進んで読み出したデータの訂正を行 い、そのブロックの第２領域のカウント値を更新、例えばカウントダウンする（ ステップＳ７）。続いてカウントダウン後のカウント値が規定値に達しているか を判断し（ステップＳ８）、カウント値が規定値に達していなければ、この例で は「０」になっていなければ、そのブロックは未だ寿命には至らないとして使用 禁止とはせずにデータをデータバスに出力する。これに対しカウント値が規定値 、即ち「０」に達していれば、そのブロックの寿命は近いとみてデータを予備メ モリ領域３３の予備ブロック３２に移し、例えばコピーし（ステップＳ９）、当 該予備ブロック３２の第２領域のカウント値を初期値である「９」に設定する（ ステップＳ１０）。 その後、元のブロックの第３領域の良否識別情報の良品のフラグ「１」を消去 してそのブロックの再利用を禁止すると共に（ステップＳ１１）、読み出したデ ータをデータバスに出力する。 図４は、物理アドレスがＡｋのブロックに対してデータの読み出しが行われ、 １ビットエラーが起こってカウント値が「０」になったために物理アドレスがΛ ｋ＋ｎの予備ブロックにデータが移された様子を示している。 上述実施例では、フラッシュメモリ２のブロック３のビットエラーの発生確率 が書き込み回数と共に高まる点に着目し、訂正可能なビットエラーの発生状態、 即ち１ビットエラー発生回数に基づいて当該ブロック３の寿命を予測し、代替え の予備ブロック３２に切り替えるようにしている。従って、ブロック３に訂正不 可能なエラーが発生する前にブロックの代替えが行われるのでデータが失われな いし、一律に許容書き込み数を設定する場合と比べて、ブロック毎の寿命に応じ て代替え処理されるのでメモリの使用効率が高い。 また、ブロック３の冗長領域５に用意されるカウント値の記憶領域（第２領域 ５２）は、エラー回数に応じたカウント値、実施例では「９」を保存するだけな ので、そのバイト数は、例えば１バイトで十分であり、貴重な冗長領域５を広く 占有することがなく、領域の消費を抑えることができる。従って、空いた冗長領 域５を用いてエラー訂正機能を高めることもできる。また、カウント値の更新は データの読み出し時において訂正可能なエラー、即ち１ビットエラーが発生した ときであり、その発生頻度は低いので、フラッシュメモリ２の書き込みまたは読 み出し時間に及ぼす影響は実質無いといってよい。 なお、上記実施例の変形として、エラー検出回数のカウント値を更新するにあ たっては、ホストコンピュータ６３からデータの書き込み命令を受けてフラッシ ュメモリ２にデータを書き込み、その書き込み直後に当該データを読み出してエ ラーチェックを行って、データの書き込みが正しく行われたか否かを判断し、そ のときのエラー検出時にカウント値を更新するようにしてもよい。 また、前記カウント値の更新は、カウントアップによって行っても良い。この 場合、カウント初期値は例えば「０」に設定され、例えば「９」までカウントア ップされると、対応するブロックが代替処理され、そのブロックの良否識別情報 が消去される。 また、カウント値は、ブロックの冗長領域に格納することに限らず、データ領 域に別途テーブルを設けてその中に格納し、当該テーブルのカウント値を監視す るようにしてもよい。更に、予備メモリ領域は、主メモリ領域と同 じフラッシュメモリ内に設けずに、別のフラッシュメモリを用いて予備メモリ専 用のものとしてもよい。即ち、一方のフラッシュメモリを消去し、他方のフラッ シュメモリに書き込みを行う並列処理を行って読み書きのスピードアップを図る ことが出来る。 なお半導体メモリとしては、各ブロックの書き込み回数が制限されているもの であればフラッシュメモリに限られるものではない。 以上のように本発明の半導体メモリ装置によれば、データが失われるおそれが なく、また半導体メモリのブロックの領域の消費を抑えることができる。 図５は、本発明を電子カメラに適用した実施例のブロック回路を示している。 これによると、ホストコンピュータ１０１は電子カメラを総合的に制御するため に設けられ、撮像素子としてのＣＣＤ１０２、ＲＡＭ１０３，ＲＯＭ１０４およ び画像情報を格納する複数のフラッシュメモリ１０５を制御するフラッシュメモ リコントローラ１０６に接続される。フラッシュメモリコントローラ１０６には 図３に示された処理を実行するためのシーケンスが格納され、このシーケンスに 従ってフラッシュメモリ１０５の読み書きが制御される。

Claims (1)

1. 【特許請求の範囲】 １．予備ブロックを含む複数のブロックに分割されたメモリ領域を有し、各ブ ロックは書き込み回数が制限されている半導体メモリと、 前記半導体メモリからデータを読み出し、前記ブロック毎に読み出しデー タのエラーチェックを行い、訂正可能なエラーを訂正するメモリ制御部と、 により構成され、 前記メモリ制御部は、ブロック毎に訂正可能なエラーを検出した回数をカ ウントし、このエラ一検出回数が規定値に達したときに当該ブロックのデータを 前記予備ブロックに移すと共に当該ブロックの再利用を禁止する処理を施す手段 を含む、 半導体メモリ装置。 ２．前記半導体メモリは、各々が前記メモリ制御部によりエラーチェックが行 われるデータを記憶した複数の主ブロックおよび前記予備ブロックを有する複数 のフラッシュメモリにより構成される請求項１の半導体メモリ装置。 ３．前記ブロックの各々は、データを書き込むためのデータ領域とブロックの 管理情報を書き込むための冗長領域とを備え、前記冗長領域は、前記データ領域 に書き込まれたデータに対するＥＣＣが書き込まれる第１領域と、前記ブロック に書き込まれているデータの読み出し時に１ビットエラーが検出された回数に応 じたカウント値を記憶するための第２領域と、前記ブロックが良品であるかこと を識別する識別情報を記憶する第３領域とを含んでいる請求項２の半導体メモリ 装置。 ４．前記メモリ制御部は、前記第１領域に記憶されたＥＣＣに基づいてエラー チェックを行い、１ビットエラーを検出する毎に前記第２領域のカウント値を更 新する請求項３の半導体メモリ装置。 ５．前記メモリ制御部は、前記第２領域に寿命に対応する初期値を設定し、カ ウントダウンにより前記カウント値を更新する請求項４の半導体メモリ装置。 ６．前記メモリ制御部は、前記カウント値が更新されたときに、当該カウ ント値が規定値に達していれば、当該ブロック内のデータを予備ブロックのデー タ領域に書き移し、当該ブロックの使用を禁止するため当該ブロックの第３領域 の良否識別情報を消去する処理を行う請求項３の半導体メモリ装置。 ７．前記メモリ制御部は、データ書き写しの前記予備ブロックの少なくとも１ つの第２領域のカウント値を初期値に設定する請求項６の半導体メモリ装置。 ８．前記メモリ制御部は、前記半導体メモリへのデータの書き込み直後にエラ ーチェックを行い、エラー検出に応答してエラー検出回数を更新する請求項１の 半導体メモリ装置。 ９．前記半導体メモリは、主ブロック専用のフラッシュメモリと前記予備ブロ ック専用のフラッシュメモリにより構成される請求項１の半導体メモリ装置。 １０．前記半導体メモリおよび前記メモリ制御部は、電子カメラに組み込まれる 少なくとも１つのフラッシュメモリおよびこのフラッシュモリを制御するプログ ラムを記憶した記憶装置をそれぞれ有する請求項１の半導体メモリ装置。 １１．複数のブロックに分割されるメモリ領域を有し、各ブロックは書き込み回 数が制限されている半導体メモリと、 前記ブロックからデータを読み出してデータのエラーを検出し、訂正可能 なエラーを検出した場合にはそのデータを訂正するメモリ制御部と、 により構成され、 前記ブロックは、当該ブロックに書き込まれたデータについての訂正可能 なエラーの検出回数に応じたカウント値を記憶するためのカウント値記憶領域を 有し、 前記メモリ制御部は、ブロックに書き込まれているデータについて訂正可 能なエラーを検出したときに前記カウント値を更新する手段と、前記カウント値 が規定値に達したか否かを監視し、カウント値が規定値に達したときに前記デー タを予備ブロックに移すと共に当該ブロックを不良ブロックとして再利用を禁止 する手段と有する、 半導体メモリ装置。 １２．予備ブロックを含む複数のブロックに分割されたメモリ領域を有し、各ブ ロックは書き込み回数が制限されている半導体メモリの読み書き制御方法であり 、 前記半導体メモリからデータを読み出し、 前記ブロック毎に読み出しデータのエラーチェックを行い、 訂正可能なエラーを訂正し、 ブロック毎に訂正可能なエラーを検出した回数をカウントし、このエラー 検出回数が規定値に達したときに対応するブロックのデータを前記予備ブロック に書き写し、 当該ブロックを不良ブロックとして再利用を禁止する処理を行う、 半導体メモリ読み書き制御方法。 １３．各々がエラーチェックが行われるデータを記憶した複数の主ブロックおよ び複数のフラッシュメモリが前記半導体メモリとして使用される請求項１２の方 法。 １４．前記ブロックの各々をデータを書き込むためのデータ領域またはブロック の管理情報を書き込むための冗長領域とに割り付け、 前記冗長領域を前記データ領域に書き込まれたデータに対するＥＣＣが書 き込まれる第１領域と、前記ブロックに書き込まれているデータの読み出し時に １ビットエラーが検出された回数に応じたカウント値を記憶するための第２領域 と、前記ブロックが良品であるかことを識別する識別情報を記憶する第３領域と に割り付ける請求項１３の方法。 １５．前記エラーチェックステップは、前記第１領域に記憶されたＥＣＣに基づ いてエラーチェックを行い、１ビットエラーを検出する毎に前記第２領域のカウ ント値を更新する請求項１４の方法。 １６．前記更新ステップは、前記第２領域に寿命に対応する初期値を設定し、カ ウントダウンにより前記カウント値を更新する請求項１５の方法。 １７．前記書き写しステップは、前記カウント値が更新されたときに、当該カウ ント値が規定値に達していれば、当該ブロック内のデータを予備ブロッ クのデータ領域に書き移し、前記禁止処理ステップは、当該ブロックの使用を禁 止するため当該ブロックの第３領域の良否識別情報を消去する処理を行う請求項 １４の方法。 １８．データ書き写しの前記予備ブロックの第２領域のカウント値を初期値に設 定する請求項１７の方法。 １９．前記エラーチェックステップは、前記半導体メモリへのデータの書き込み 直後にエラーチェックを行い、エラー検出に応答してエラー検出回数を更新する 請求項１２の方法。 ２０．主ブロック専用のフラッシュメモリと前記予備ブロック専用のフラッシュ メモリを前記半導体メモリとして使用する請求項１２の方法。