JP2001501000A - エラー検出および訂正を有する半導体メモリ装置 - Google Patents
エラー検出および訂正を有する半導体メモリ装置Info
- Publication number
- JP2001501000A JP2001501000A JP10510566A JP51056698A JP2001501000A JP 2001501000 A JP2001501000 A JP 2001501000A JP 10510566 A JP10510566 A JP 10510566A JP 51056698 A JP51056698 A JP 51056698A JP 2001501000 A JP2001501000 A JP 2001501000A
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- area
- semiconductor memory
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
- G11C29/765—Masking faults in memories by using spares or by reconfiguring using address translation or modifications in solid state disks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
複数のブロックに分割されたメモリ領域を有し、各ブロックは書き込み回数が制限されている半導体メモリ(2)と、この半導体メモリからデータを読み出し、ブロック毎に読み出しデータのエラーチェックを行い、訂正可能なエラーを訂正するメモリ制御部(7)とにより構成され、メモリ制御部は、ブロック毎に訂正可能なエラーを検出した回数をカウントし、このエラー検出回数が規定値に達したときに当該ブロックのデータを予備ブロックに移すと共に当該ブロックを寿命近いとしてその再利用を禁止する処置をする手段を含む半導体メモリ装置。
Description
【発明の詳細な説明】
エラー検出および訂正を有する半導体メモリ装置
技術分野
本発明は、メモリ領域を複数のブロックに分割し、各ブロックは書き込み回数
が制限されている半導体メモリと、前記ブロックからデータを読み出してデータ
のエラーを検出し、訂正可能なエラーを検出した場合にはそのデータを訂正する
メモリ制御部とを有する半導体メモリ装置およびそのデータ読み書き方法に関す
る。
背景技術
メカニカルハードディスクに代えて半導体ハードディスクを使用する試みがな
されている。価格及び容量の点ではメカニカルハードディスクの方に分があるが
、スピード、消費電力、耐衝撃性、耐震動性、重量、サイズ及び騒音の点では半
導体ハードディスクの方に分がある。半導体ハードディスクとしては、DRAM
やSRAMを使用することも検討されているが、最近においてフラッシュメモリ
(EEPROM:Electrically Erasable Programmable ROM)が注目されている。その
理由はフラッシュメモリはバッテリーバックアップが不要であり、また素子構造
が簡単であるので集積度を上げやすく、安価に量産できるなどの利点を持ってい
るからである。
フラッシュメモリは一括消去型電気的書き換え可能素子であるため上書きがで
きず、消去済みのブロックでなければ書き込むことができない。例えば書き込み
単位は264バイト〜528バイトであり、消去単位は528バイト〜64kバ
イトである。またフラッシュメモリは各ブロックの書き換え回数(消去、書き込
み回数)が制限されており、このため,主メモリ領域の他に予備メモリ領域を用
意しておき、主メモリ領域のブロックが寿命になると(後天不良になると)、そ
のブロックの再利用が禁止され、そのブロックの代りに予備メモリ領域の予備ブ
ロックが代替使用される。
一方、各ブロックはデータを書き込むデータ領域と、ブロックの良否を示
す情報やデータに発生したエラーを検出、訂正するためのECC(Error Correct
ing Code))などの管理情報が書き込まれる冗長領域とを備えている。ECCは
、1ビットのエラーは検出され、そのエラービットが訂正され、2ビットのエラ
ーは検出されるのみとするために使用される。2ビットのエラーを起こしたブロ
ックは不良ブロックとして再利用を禁止され、予備フロツクが代替利用される。
ところで、フラッシュメモリへのデータの書き込みが成功したか否かをチェッ
クする場合には、2ビットのエラーが発生してもデータバスのデータを予備ブロ
ックに書き直せばよいが、ホストコンピュータからフラッシュメモリ内のデータ
を読み出す場合には、訂正不可能なビットのエラーが発生するということはデー
タの読み出しができず、データが失われてしまうことになるので、半導体ディス
クにとって致命的である。これを避けるために、ブロックに訂正不可能なエラー
が発生する前に、そのブロックの再利用を禁止して代替処理することが必要であ
る。
従来の方法によると、データの書き込み回数をブロックの冗長領域に記憶させ
、その回数が規定値に達したときに当該ブロックが不良ブロックとして取り扱わ
れる。
ブロックへの許容書き込み回数は、ICメーカによって異なるが、10万回か
ら100万回程度であり、これらの回数のカウント値を冗長領域に持たせるため
には、3バイトを必要とする。冗長領域はデータのECCやそのブロックの良否
を示すコードなどが詰まっており、ここで3バイトをも使用することは、貴重な
冗長領域にとっては領域の大きな消費であり、コスト高につながってしまう。ま
たデータの書き込みの度に、冗長領域における書き込み回数のカウント値を読み
出し、かつそのカウント値を更新するようにしているため、書き込み速度が遅く
なる。更に各ブロックに対して、一律にメーカ(maker)指定の許容書き込み回数
を設定すると、実際にはあるブロックは劣化に対してまだ余裕があっても(書き
込み、読み出しが可能であっても)、そのブロックを代替え処理してしまい、使
用効率が悪いという問題もある。
本発明は、データが失われるおそれがなく、また半導体メモリのブロックの領
域の消費を抑えることのできる半導体メモリ装置を提供することを目的とする。
発明の開示
本発明は、予備ブロックを含む複数のブロックに分割されたメモリ領域を有し
、各ブロックは書き込み回数が制限されている半導体メモリと、半導体メモリか
らデータを読み出し、前記ブロック毎に読み出しデータのエラーチェックを行い
、訂正可能なエラーを訂正するメモリ制御部とにより構成され、前記メモリ制御
部は、ブロック毎に訂正可能なエラーを検出した回数をカウントし、このエラー
検出回数が規定値に達したときに対応するブロックのデータを前記予備ブロック
に移すと共に当該ブロックを不良ブロックとして再利用を禁止する手段を含む、
半導体メモリ装置を提供する。
ここで訂正可能なエラーを検出した回数が規定値に達したか否かをブロック毎
に監視するにあたっては、半導体メモリのブロックに、訂正可能なエラーを検出
した回数に応じたカウント値を記憶させ、このカウント値を監視するようにして
もよい。この場合、メモリ制御部には、ブロックに書き込まれているデータにつ
いて訂正可能なエラーを検出したときに前記カウント値を更新する更新部と、前
記カウント値が規定値に達したか否かを監視し、カウント値が規定値に達したと
きに前記データを予備ブロックに移すと共に当該ブロックを不良ブロックとして
再利用を禁止する禁止部とを設ければよい。
図面の簡単な説明
図1は、本発明の実施例に用いられるフラッシュメモリの構成を概念的に示し
た説明図である。
図2は、本発明の実施例に係る半導体メモリ装置のハード構成を示すブロック
図である。
図3は、本発明の実施例のデータの読み出し時の動作を示すフローチャートで
ある。
図4は、データの読み出し時にエラーが発生してブロックの代替処理が行われ
る様子を示す説明図である。
図5は、本発明を適用した電子カメラのブロック図である。
発明を実施する最良の態様
以下に本発明の実施例に係る半導体メモリ装置を説明する。この半導体メモリ
装置は半導体メモリとしてフラッシュメモリを用いている。図1に示すようにフ
ラッシュメモリ2は複数のブロック3に分割されており、主制御部、例えばホス
トコンピュータで管理している論理アドレスが割り当てられる良品ブロックを含
む主メモリ領域31と、主メモリ領域31の良品ブロックの代替えとして使用さ
れる予備ブロック32を含む予備メモリ領域33とを含んでいる。各ブロックの
左側のAを付した符号A0,A1...は各ブロックの物理アドレスである。
各ブロック3は、データを書き込むためのデータ領域4とブロックの管理情報
を書き込むための冗長領域5とを備えている。冗長領域5は、データ領域4に書
き込まれたデータに対するECCが書き込まれる第1領域51と、ブロック3に
書き込まれているデータの読み出し時に1ビットエラーが検出された回数に応じ
たカウント値を記憶するためのカウント値記憶領域である第2領域52と、ブロ
ック3が良品であるか不良品であるかの識別情報を記憶するための第3領域53
とを含んでいる。
半導体メモリ装置の全体のメモリ構成について図2を参照しながら説明する。
メモリディスク6は半導体メモリ装置に相当し、上述のように構成された複数の
フラッシュメモリ2、メモリ制御部であるメモリコントローラ7及び主制御部側
で管理している論理アドレスとフラッシュメモリ2側の物理アドレスとの変換の
ための情報を格納した、例えばRAMよりなるアドレス変換情報格納部61を備
えている。メモリコントローラ7はインターフェイス62を介して主制御部であ
るホストコンピュータ63に接続されている。
メモリコントローラ7は機能的なブロックとして捉えると、エラー検出部71
、カウント値更新部72及びデータ処理部73を備えている。エラー検出部71
はフラッシュメモリ2のブロック3に書き込まれているデータを読み出すときに
、第1領域51に記憶されている、当該データに対応するECCを読み出し、こ
のECCと読み出したデータに基づいて作成したECCと
を比較して、読み出したデータに誤りがないか否かをチェックする。更にこのエ
ラー検出部71は、1ビットエラーを検出したときには読み出したデータを訂正
すると共にカウント値更新部72にカウント値更新の指示を与え、2ビット以上
のエラーを検出したときにはデータ処理部73に代替処理の指示を与える。
カウント値更新部72は、エラー検出部71からカウント値更新の指示を受け
て、1ビットエラーが検出されたブロック3の第2領域52のカウント値を例え
ばカウントダウンする。データ処理部73は、ホストコンピュータ62から送ら
れたデータを、例えばアドレス変換情報格納部61内のデータを参照してこのデ
ータに係る論理アドレスに対応するフラッシュメモリ2の物理ブロック3に書き
込み、またホストコンピュータ63にて指定された論理アドレスに対応するフラ
ッシュメモリ2内のデータを読み出してホストコンピュータ63に送る。
更にデータ処理部73は、カウント値更新部72にてブロック3の前記カウン
ト値が更新されたときに、当該カウント値が規定値に達したか否かを判断し、規
定値に達していれば当該ブロック3内のデータを予備メモリ領域33の予備ブロ
ック32のデータ領域に書き移し、当該ブロック3の第3領域53の良否識別情
報を不良ブロックに対応する情報に変えて再利用を禁止する。
カウント値の規定値は例えば10回に設定される。この場合、カウント値の初
期値は「9」に設定され、10回カウントダウンして「0」になったときに再利
用を禁止する。良否識別情報としては、例えば良品ブロックについては「1」の
フラグを立て、このフラグがないときは不良ブロックとして取り扱う。
次に、上述実施例の半導体メモリ装置の動作を図3のフローチャートを参照し
ながら述べる。
先ず、予め各ブロックの第2領域のカウント値が初期値「9」に設定されてい
るものとする。今、ホストコンピュータ63からフラッシュメモリ2内のデータ
の読み出し命令がメモリコントローラ7に与えられたとすると(ス
テップS1)、メモリコントローラ7のデータ処理部73が、読み出し命令に対
応する物理アドレスのデータをフラッシュメモリ2から読み出し、エラー検出部
71により、読み出したデータをECCに基づいてエラーチェック処理を行う(
ステップS2)。即ち、読み出したデータのECCと書き込み時に書き込みデー
タに付帯されたECCとを比較し、読み出しデータのエラーチェックを行う。
エラーの有無を判断し(ステップS3)、エラーがなければ、ステップS12
に進んで読み出したデータをデータバスに出力する。エラーがあれば、このエラ
ーが訂正可能なエラーであるか否か、例えば1ビットエラーであるか否かを判断
し(ステップS4)、訂正不可能なビットエラー、例えば2ビットエラーが起こ
っていれば、そのブロックの第3領域の良否識別情報のフラグ「1」を消去し、
当該ブロックを不良ブロックとして再利用を禁止する(ステップS5)。
1ビットエラーであれば、ステップS6に進んで読み出したデータの訂正を行
い、そのブロックの第2領域のカウント値を更新、例えばカウントダウンする(
ステップS7)。続いてカウントダウン後のカウント値が規定値に達しているか
を判断し(ステップS8)、カウント値が規定値に達していなければ、この例で
は「0」になっていなければ、そのブロックは未だ寿命には至らないとして使用
禁止とはせずにデータをデータバスに出力する。これに対しカウント値が規定値
、即ち「0」に達していれば、そのブロックの寿命は近いとみてデータを予備メ
モリ領域33の予備ブロック32に移し、例えばコピーし(ステップS9)、当
該予備ブロック32の第2領域のカウント値を初期値である「9」に設定する(
ステップS10)。
その後、元のブロックの第3領域の良否識別情報の良品のフラグ「1」を消去
してそのブロックの再利用を禁止すると共に(ステップS11)、読み出したデ
ータをデータバスに出力する。
図4は、物理アドレスがAkのブロックに対してデータの読み出しが行われ、
1ビットエラーが起こってカウント値が「0」になったために物理アドレスがΛ
k+nの予備ブロックにデータが移された様子を示している。
上述実施例では、フラッシュメモリ2のブロック3のビットエラーの発生確率
が書き込み回数と共に高まる点に着目し、訂正可能なビットエラーの発生状態、
即ち1ビットエラー発生回数に基づいて当該ブロック3の寿命を予測し、代替え
の予備ブロック32に切り替えるようにしている。従って、ブロック3に訂正不
可能なエラーが発生する前にブロックの代替えが行われるのでデータが失われな
いし、一律に許容書き込み数を設定する場合と比べて、ブロック毎の寿命に応じ
て代替え処理されるのでメモリの使用効率が高い。
また、ブロック3の冗長領域5に用意されるカウント値の記憶領域(第2領域
52)は、エラー回数に応じたカウント値、実施例では「9」を保存するだけな
ので、そのバイト数は、例えば1バイトで十分であり、貴重な冗長領域5を広く
占有することがなく、領域の消費を抑えることができる。従って、空いた冗長領
域5を用いてエラー訂正機能を高めることもできる。また、カウント値の更新は
データの読み出し時において訂正可能なエラー、即ち1ビットエラーが発生した
ときであり、その発生頻度は低いので、フラッシュメモリ2の書き込みまたは読
み出し時間に及ぼす影響は実質無いといってよい。
なお、上記実施例の変形として、エラー検出回数のカウント値を更新するにあ
たっては、ホストコンピュータ63からデータの書き込み命令を受けてフラッシ
ュメモリ2にデータを書き込み、その書き込み直後に当該データを読み出してエ
ラーチェックを行って、データの書き込みが正しく行われたか否かを判断し、そ
のときのエラー検出時にカウント値を更新するようにしてもよい。
また、前記カウント値の更新は、カウントアップによって行っても良い。この
場合、カウント初期値は例えば「0」に設定され、例えば「9」までカウントア
ップされると、対応するブロックが代替処理され、そのブロックの良否識別情報
が消去される。
また、カウント値は、ブロックの冗長領域に格納することに限らず、データ領
域に別途テーブルを設けてその中に格納し、当該テーブルのカウント値を監視す
るようにしてもよい。更に、予備メモリ領域は、主メモリ領域と同
じフラッシュメモリ内に設けずに、別のフラッシュメモリを用いて予備メモリ専
用のものとしてもよい。即ち、一方のフラッシュメモリを消去し、他方のフラッ
シュメモリに書き込みを行う並列処理を行って読み書きのスピードアップを図る
ことが出来る。
なお半導体メモリとしては、各ブロックの書き込み回数が制限されているもの
であればフラッシュメモリに限られるものではない。
以上のように本発明の半導体メモリ装置によれば、データが失われるおそれが
なく、また半導体メモリのブロックの領域の消費を抑えることができる。
図5は、本発明を電子カメラに適用した実施例のブロック回路を示している。
これによると、ホストコンピュータ101は電子カメラを総合的に制御するため
に設けられ、撮像素子としてのCCD102、RAM103,ROM104およ
び画像情報を格納する複数のフラッシュメモリ105を制御するフラッシュメモ
リコントローラ106に接続される。フラッシュメモリコントローラ106には
図3に示された処理を実行するためのシーケンスが格納され、このシーケンスに
従ってフラッシュメモリ105の読み書きが制御される。
Claims (1)
- 【特許請求の範囲】 1.予備ブロックを含む複数のブロックに分割されたメモリ領域を有し、各ブ ロックは書き込み回数が制限されている半導体メモリと、 前記半導体メモリからデータを読み出し、前記ブロック毎に読み出しデー タのエラーチェックを行い、訂正可能なエラーを訂正するメモリ制御部と、 により構成され、 前記メモリ制御部は、ブロック毎に訂正可能なエラーを検出した回数をカ ウントし、このエラ一検出回数が規定値に達したときに当該ブロックのデータを 前記予備ブロックに移すと共に当該ブロックの再利用を禁止する処理を施す手段 を含む、 半導体メモリ装置。 2.前記半導体メモリは、各々が前記メモリ制御部によりエラーチェックが行 われるデータを記憶した複数の主ブロックおよび前記予備ブロックを有する複数 のフラッシュメモリにより構成される請求項1の半導体メモリ装置。 3.前記ブロックの各々は、データを書き込むためのデータ領域とブロックの 管理情報を書き込むための冗長領域とを備え、前記冗長領域は、前記データ領域 に書き込まれたデータに対するECCが書き込まれる第1領域と、前記ブロック に書き込まれているデータの読み出し時に1ビットエラーが検出された回数に応 じたカウント値を記憶するための第2領域と、前記ブロックが良品であるかこと を識別する識別情報を記憶する第3領域とを含んでいる請求項2の半導体メモリ 装置。 4.前記メモリ制御部は、前記第1領域に記憶されたECCに基づいてエラー チェックを行い、1ビットエラーを検出する毎に前記第2領域のカウント値を更 新する請求項3の半導体メモリ装置。 5.前記メモリ制御部は、前記第2領域に寿命に対応する初期値を設定し、カ ウントダウンにより前記カウント値を更新する請求項4の半導体メモリ装置。 6.前記メモリ制御部は、前記カウント値が更新されたときに、当該カウ ント値が規定値に達していれば、当該ブロック内のデータを予備ブロックのデー タ領域に書き移し、当該ブロックの使用を禁止するため当該ブロックの第3領域 の良否識別情報を消去する処理を行う請求項3の半導体メモリ装置。 7.前記メモリ制御部は、データ書き写しの前記予備ブロックの少なくとも1 つの第2領域のカウント値を初期値に設定する請求項6の半導体メモリ装置。 8.前記メモリ制御部は、前記半導体メモリへのデータの書き込み直後にエラ ーチェックを行い、エラー検出に応答してエラー検出回数を更新する請求項1の 半導体メモリ装置。 9.前記半導体メモリは、主ブロック専用のフラッシュメモリと前記予備ブロ ック専用のフラッシュメモリにより構成される請求項1の半導体メモリ装置。 10.前記半導体メモリおよび前記メモリ制御部は、電子カメラに組み込まれる 少なくとも1つのフラッシュメモリおよびこのフラッシュモリを制御するプログ ラムを記憶した記憶装置をそれぞれ有する請求項1の半導体メモリ装置。 11.複数のブロックに分割されるメモリ領域を有し、各ブロックは書き込み回 数が制限されている半導体メモリと、 前記ブロックからデータを読み出してデータのエラーを検出し、訂正可能 なエラーを検出した場合にはそのデータを訂正するメモリ制御部と、 により構成され、 前記ブロックは、当該ブロックに書き込まれたデータについての訂正可能 なエラーの検出回数に応じたカウント値を記憶するためのカウント値記憶領域を 有し、 前記メモリ制御部は、ブロックに書き込まれているデータについて訂正可 能なエラーを検出したときに前記カウント値を更新する手段と、前記カウント値 が規定値に達したか否かを監視し、カウント値が規定値に達したときに前記デー タを予備ブロックに移すと共に当該ブロックを不良ブロックとして再利用を禁止 する手段と有する、 半導体メモリ装置。 12.予備ブロックを含む複数のブロックに分割されたメモリ領域を有し、各ブ ロックは書き込み回数が制限されている半導体メモリの読み書き制御方法であり 、 前記半導体メモリからデータを読み出し、 前記ブロック毎に読み出しデータのエラーチェックを行い、 訂正可能なエラーを訂正し、 ブロック毎に訂正可能なエラーを検出した回数をカウントし、このエラー 検出回数が規定値に達したときに対応するブロックのデータを前記予備ブロック に書き写し、 当該ブロックを不良ブロックとして再利用を禁止する処理を行う、 半導体メモリ読み書き制御方法。 13.各々がエラーチェックが行われるデータを記憶した複数の主ブロックおよ び複数のフラッシュメモリが前記半導体メモリとして使用される請求項12の方 法。 14.前記ブロックの各々をデータを書き込むためのデータ領域またはブロック の管理情報を書き込むための冗長領域とに割り付け、 前記冗長領域を前記データ領域に書き込まれたデータに対するECCが書 き込まれる第1領域と、前記ブロックに書き込まれているデータの読み出し時に 1ビットエラーが検出された回数に応じたカウント値を記憶するための第2領域 と、前記ブロックが良品であるかことを識別する識別情報を記憶する第3領域と に割り付ける請求項13の方法。 15.前記エラーチェックステップは、前記第1領域に記憶されたECCに基づ いてエラーチェックを行い、1ビットエラーを検出する毎に前記第2領域のカウ ント値を更新する請求項14の方法。 16.前記更新ステップは、前記第2領域に寿命に対応する初期値を設定し、カ ウントダウンにより前記カウント値を更新する請求項15の方法。 17.前記書き写しステップは、前記カウント値が更新されたときに、当該カウ ント値が規定値に達していれば、当該ブロック内のデータを予備ブロッ クのデータ領域に書き移し、前記禁止処理ステップは、当該ブロックの使用を禁 止するため当該ブロックの第3領域の良否識別情報を消去する処理を行う請求項 14の方法。 18.データ書き写しの前記予備ブロックの第2領域のカウント値を初期値に設 定する請求項17の方法。 19.前記エラーチェックステップは、前記半導体メモリへのデータの書き込み 直後にエラーチェックを行い、エラー検出に応答してエラー検出回数を更新する 請求項12の方法。 20.主ブロック専用のフラッシュメモリと前記予備ブロック専用のフラッシュ メモリを前記半導体メモリとして使用する請求項12の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23468296 | 1996-08-16 | ||
JP8/234682 | 1996-08-16 | ||
PCT/JP1997/002779 WO1998008166A1 (en) | 1996-08-16 | 1997-08-08 | Semiconductor memory device having error detection and correction |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001501000A true JP2001501000A (ja) | 2001-01-23 |
Family
ID=16974802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10510566A Pending JP2001501000A (ja) | 1996-08-16 | 1997-08-08 | エラー検出および訂正を有する半導体メモリ装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6058047A (ja) |
EP (1) | EP0862762B1 (ja) |
JP (1) | JP2001501000A (ja) |
KR (1) | KR100383404B1 (ja) |
AT (1) | ATE225961T1 (ja) |
DE (1) | DE69716233T2 (ja) |
TW (1) | TW368659B (ja) |
WO (1) | WO1998008166A1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003006055A (ja) * | 2001-06-20 | 2003-01-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2004280790A (ja) * | 2003-02-28 | 2004-10-07 | Toshiba Microelectronics Corp | Ecc制御装置 |
JP2006134310A (ja) * | 2004-11-03 | 2006-05-25 | Samsung Electronics Co Ltd | データ信頼性を向上させることができるメモリ管理方法 |
JP2008204475A (ja) * | 1996-02-29 | 2008-09-04 | Solid State Storage Solutions Llc | 不揮発性半導体記憶装置 |
JP2012238376A (ja) * | 2005-09-02 | 2012-12-06 | Metallum Inc | Dramをスタックする方法及び装置 |
JP5619243B1 (ja) * | 2013-09-17 | 2014-11-05 | 三菱電機株式会社 | 車載用電子制御装置 |
USRE45857E1 (en) | 1995-07-14 | 2016-01-19 | Solid State Storage Solutions, Inc | External storage device and memory access control method thereof |
JP2017049902A (ja) * | 2015-09-04 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
JP2020170577A (ja) * | 2019-04-01 | 2020-10-15 | 富士通株式会社 | 半導体装置 |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3721725B2 (ja) * | 1997-07-09 | 2005-11-30 | ソニー株式会社 | 情報処理方法および情報処理装置 |
KR100284430B1 (ko) * | 1998-12-18 | 2001-04-02 | 구자홍 | 프로그램 갱신 방법 및 장치 |
WO2001022232A1 (fr) * | 1999-09-17 | 2001-03-29 | Hitachi, Ltd. | Memoire dans laquelle le nombre de corrections d'erreurs est enregistre |
US6816986B1 (en) * | 1999-12-28 | 2004-11-09 | Intel Corporation | Remapping memory devices during operation |
US6728913B1 (en) | 2000-02-25 | 2004-04-27 | Advanced Micro Devices, Inc. | Data recycling in memory |
US6459624B1 (en) * | 2000-09-01 | 2002-10-01 | Megawin Technology Co., Ltd. | Memory structure capable of preventing data loss therein and method for protecting the same |
JP3842543B2 (ja) * | 2000-11-09 | 2006-11-08 | 富士通株式会社 | 不良区域処理装置、不良区域処理方法、および情報記録装置 |
JP4373615B2 (ja) * | 2001-01-25 | 2009-11-25 | 富士通マイクロエレクトロニクス株式会社 | 初期不良ブロックのマーキング方法 |
JP2003076605A (ja) * | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | ブロック消去型不揮発メモリを搭載した半導体記憶装置とそのデータの書込み・読出し方法 |
JP4034949B2 (ja) | 2001-09-06 | 2008-01-16 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US7000063B2 (en) * | 2001-10-05 | 2006-02-14 | Matrix Semiconductor, Inc. | Write-many memory device and method for limiting a number of writes to the write-many memory device |
JP2003132693A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
TW200302966A (en) * | 2002-01-29 | 2003-08-16 | Matsushita Electric Ind Co Ltd | Memory device, data processing method and data processing program |
US7073099B1 (en) * | 2002-05-30 | 2006-07-04 | Marvell International Ltd. | Method and apparatus for improving memory operation and yield |
US7103821B2 (en) * | 2002-07-03 | 2006-09-05 | Intel Corporation | Method and apparatus for improving network router line rate performance by an improved system for error checking |
KR20040023843A (ko) * | 2002-09-12 | 2004-03-20 | 삼성전기주식회사 | 메모리의 결함 처리 장치 및 그 방법 |
DE60319718D1 (de) * | 2002-10-02 | 2008-04-24 | Matsushita Electric Ind Co Ltd | Steuerverfahren für eine nichtflüchtige speichereinrichtung |
US7296213B2 (en) * | 2002-12-11 | 2007-11-13 | Nvidia Corporation | Error correction cache for flash memory |
JP4256175B2 (ja) * | 2003-02-04 | 2009-04-22 | 株式会社東芝 | 不揮発性半導体メモリ |
KR100543447B1 (ko) * | 2003-04-03 | 2006-01-23 | 삼성전자주식회사 | 에러정정기능을 가진 플래쉬메모리장치 |
CN1799104B (zh) * | 2003-06-05 | 2011-07-13 | Nxp股份有限公司 | 存储在非易失性存储器中的数据的完整性控制 |
JP2005056394A (ja) * | 2003-07-18 | 2005-03-03 | Toshiba Corp | 記憶装置及びメモリカード |
US6876579B2 (en) * | 2003-08-04 | 2005-04-05 | Phison Electronics Corp. | Method writing data to a large block of a flash memory cell |
US8176250B2 (en) * | 2003-08-29 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | System and method for testing a memory |
US7346755B2 (en) * | 2003-09-16 | 2008-03-18 | Hewlett-Packard Development, L.P. | Memory quality assurance |
US6988237B1 (en) | 2004-01-06 | 2006-01-17 | Marvell Semiconductor Israel Ltd. | Error-correction memory architecture for testing production errors |
KR100612846B1 (ko) | 2004-05-12 | 2006-08-14 | 삼성전자주식회사 | 오디오 재생기에 있어서 충격보호기능을 위한 오디오부호화 방법 및 장치 |
US7266635B1 (en) | 2004-07-22 | 2007-09-04 | Marvell Semiconductor Israel Ltd. | Address lookup apparatus having memory and content addressable memory |
JP2006179101A (ja) * | 2004-12-22 | 2006-07-06 | Fujitsu Ltd | 半導体記憶装置 |
US7539908B2 (en) * | 2005-05-17 | 2009-05-26 | Pantech & Curitel Communications, Inc. | Apparatus having function of checking error in copying or moving file and method thereof |
DE102006013758A1 (de) * | 2006-03-24 | 2007-09-27 | Robert Bosch Gmbh | Verfahren zum Betreiben einer Speichereinrichtung |
TWM304711U (en) * | 2006-04-26 | 2007-01-11 | Genesys Logic Inc | Flash memory data access reliability enhancing device |
KR100830580B1 (ko) * | 2006-10-20 | 2008-05-21 | 삼성전자주식회사 | 플래시 메모리 장치를 포함한 메모리 시스템의 데이터 복원방법 |
KR100823170B1 (ko) | 2007-01-31 | 2008-04-21 | 삼성전자주식회사 | 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드 |
US7535787B2 (en) * | 2007-06-06 | 2009-05-19 | Daniel Elmhurst | Methods and apparatuses for refreshing non-volatile memory |
TWI372397B (en) * | 2007-08-06 | 2012-09-11 | Ind Tech Res Inst | Method and system of defect management for storage medium |
US7903486B2 (en) * | 2007-11-19 | 2011-03-08 | Sandforce, Inc. | System, method, and computer program product for increasing a lifetime of a plurality of blocks of memory |
TWI368225B (en) * | 2007-11-29 | 2012-07-11 | Ind Tech Res Inst | Recoding medium structure capable of displaying defect rate |
JP4489127B2 (ja) | 2008-02-29 | 2010-06-23 | 株式会社東芝 | 半導体記憶装置 |
JP5218228B2 (ja) * | 2008-04-23 | 2013-06-26 | 新東工業株式会社 | 搬送装置及びブラスト加工装置 |
WO2010038630A1 (en) * | 2008-09-30 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
CN101853693A (zh) * | 2009-04-02 | 2010-10-06 | 智微科技股份有限公司 | 储存装置以及延长储存装置的使用寿命的方法 |
US8479061B2 (en) * | 2009-09-24 | 2013-07-02 | AGIGA Tech | Solid state memory cartridge with wear indication |
KR101090394B1 (ko) | 2009-12-24 | 2011-12-07 | 주식회사 하이닉스반도체 | 예비 영역을 유동적으로 관리하는 반도체 스토리지 시스템 및 그 제어 방법 |
KR101614950B1 (ko) * | 2010-04-12 | 2016-04-25 | 삼성전자주식회사 | 저장 장치에 물리적 식별자를 생성하는 방법 및 기계로 읽을 수 있는 저장 매체 |
JP2012003644A (ja) * | 2010-06-21 | 2012-01-05 | Fujitsu Ltd | メモリエラー箇所検出装置、及びメモリエラー箇所検出方法。 |
KR101824068B1 (ko) | 2011-07-28 | 2018-03-15 | 삼성전자주식회사 | 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치 |
US8627158B2 (en) * | 2011-12-08 | 2014-01-07 | International Business Machines Corporation | Flash array built in self test engine with trace array and flash metric reporting |
US8996936B2 (en) * | 2011-12-08 | 2015-03-31 | Sandisk Technologies Inc. | Enhanced error correction in memory devices |
US8862952B1 (en) * | 2012-03-16 | 2014-10-14 | Western Digital Technologies, Inc. | Prioritized memory scanning for data storage systems |
US9218575B2 (en) * | 2013-09-04 | 2015-12-22 | Intel Corporation | Periodic training for unmatched signal receiver |
CN104658550A (zh) * | 2013-11-19 | 2015-05-27 | 株式会社东芝 | 磁盘装置及其控制方法 |
RU2682387C1 (ru) | 2015-03-09 | 2019-03-19 | Тосиба Мемори Корпорейшн | Полупроводниковое запоминающее устройство |
US9798475B2 (en) | 2015-03-11 | 2017-10-24 | Toshiba Memory Corporation | Memory system and method of controlling nonvolatile memory |
US9740558B2 (en) * | 2015-05-31 | 2017-08-22 | Intel Corporation | On-die ECC with error counter and internal address generation |
KR20160146332A (ko) * | 2015-06-12 | 2016-12-21 | 에스케이하이닉스 주식회사 | 복수의 저장 영역들을 포함하는 메모리 시스템 및 그것의 동작 방법 |
US10127101B2 (en) | 2015-08-28 | 2018-11-13 | Intel Corporation | Memory device error check and scrub mode and error transparency |
KR20180025357A (ko) * | 2016-08-29 | 2018-03-09 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US10783029B2 (en) * | 2017-07-17 | 2020-09-22 | Seagate Technology Llc | Data replication in a storage system |
KR102578188B1 (ko) * | 2018-05-15 | 2023-09-14 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 이의 동작 방법 |
US10942847B2 (en) | 2018-12-18 | 2021-03-09 | Intel Corporation | Technologies for efficiently performing scatter-gather operations |
US11023320B2 (en) * | 2019-04-04 | 2021-06-01 | Intel Corporation | Technologies for providing multiple levels of error correction |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4959774A (en) * | 1984-07-06 | 1990-09-25 | Ampex Corporation | Shadow memory system for storing variable backup blocks in consecutive time periods |
DE69024086T2 (de) * | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
JP2582487B2 (ja) * | 1991-07-12 | 1997-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体メモリを用いた外部記憶システム及びその制御方法 |
US5359569A (en) * | 1991-10-29 | 1994-10-25 | Hitachi Ltd. | Semiconductor memory |
TW261687B (ja) * | 1991-11-26 | 1995-11-01 | Hitachi Seisakusyo Kk | |
JPH0750558B2 (ja) * | 1992-09-22 | 1995-05-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 一括消去型不揮発性メモリ |
JP3215237B2 (ja) * | 1993-10-01 | 2001-10-02 | 富士通株式会社 | 記憶装置および記憶装置の書き込み/消去方法 |
JPH09244961A (ja) * | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | フラッシュata−pcカード |
-
1997
- 1997-08-08 EP EP97934742A patent/EP0862762B1/en not_active Expired - Lifetime
- 1997-08-08 AT AT97934742T patent/ATE225961T1/de not_active IP Right Cessation
- 1997-08-08 WO PCT/JP1997/002779 patent/WO1998008166A1/en active IP Right Grant
- 1997-08-08 KR KR10-1998-0702768A patent/KR100383404B1/ko not_active IP Right Cessation
- 1997-08-08 US US09/051,094 patent/US6058047A/en not_active Expired - Fee Related
- 1997-08-08 DE DE69716233T patent/DE69716233T2/de not_active Expired - Fee Related
- 1997-08-08 JP JP10510566A patent/JP2001501000A/ja active Pending
- 1997-08-14 TW TW086111669A patent/TW368659B/zh not_active IP Right Cessation
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE45857E1 (en) | 1995-07-14 | 2016-01-19 | Solid State Storage Solutions, Inc | External storage device and memory access control method thereof |
US8064257B2 (en) | 1996-02-29 | 2011-11-22 | Solid State Storage Solutions, Inc. | Semiconductor memory device having faulty cells |
US8503235B2 (en) | 1996-02-29 | 2013-08-06 | Solid State Storage Solutions, Inc. | Nonvolatile memory with faulty cell registration |
JP2008204475A (ja) * | 1996-02-29 | 2008-09-04 | Solid State Storage Solutions Llc | 不揮発性半導体記憶装置 |
US9007830B2 (en) | 1996-02-29 | 2015-04-14 | Solid State Storage Solutions, Inc. | Semiconductor memory device having faulty cells |
JP4563465B2 (ja) * | 1996-02-29 | 2010-10-13 | ソリッド ステート ストレージ ソリューションズ エルエルシー | 不揮発性半導体記憶装置 |
JP2003006055A (ja) * | 2001-06-20 | 2003-01-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP4550439B2 (ja) * | 2003-02-28 | 2010-09-22 | 東芝メモリシステムズ株式会社 | Ecc制御装置 |
JP2004280790A (ja) * | 2003-02-28 | 2004-10-07 | Toshiba Microelectronics Corp | Ecc制御装置 |
JP2006134310A (ja) * | 2004-11-03 | 2006-05-25 | Samsung Electronics Co Ltd | データ信頼性を向上させることができるメモリ管理方法 |
JP2012238376A (ja) * | 2005-09-02 | 2012-12-06 | Metallum Inc | Dramをスタックする方法及び装置 |
JP5619243B1 (ja) * | 2013-09-17 | 2014-11-05 | 三菱電機株式会社 | 車載用電子制御装置 |
JP2017049902A (ja) * | 2015-09-04 | 2017-03-09 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
JP2020170577A (ja) * | 2019-04-01 | 2020-10-15 | 富士通株式会社 | 半導体装置 |
JP7293813B2 (ja) | 2019-04-01 | 2023-06-20 | 富士通株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE69716233D1 (de) | 2002-11-14 |
EP0862762A1 (en) | 1998-09-09 |
DE69716233T2 (de) | 2003-02-20 |
WO1998008166A1 (en) | 1998-02-26 |
KR100383404B1 (ko) | 2003-07-16 |
US6058047A (en) | 2000-05-02 |
KR20000064279A (ko) | 2000-11-06 |
TW368659B (en) | 1999-09-01 |
ATE225961T1 (de) | 2002-10-15 |
EP0862762B1 (en) | 2002-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001501000A (ja) | エラー検出および訂正を有する半導体メモリ装置 | |
JP3937214B2 (ja) | エラー訂正回数を記録する記憶装置 | |
JP4722839B2 (ja) | メモリ制御回路、不揮発性記憶装置及びメモリ制御方法 | |
JP4323707B2 (ja) | フラッシュメモリの欠陥管理方法 | |
US20090055680A1 (en) | Nonvolatile storage device, memory controller, and defective region detection method | |
JP4031190B2 (ja) | メモリカード、不揮発性メモリ、不揮発性メモリのデータ書き込み方法及びデータ書き込み装置 | |
US5956473A (en) | Method and system for managing a flash memory mass storage system | |
KR101056800B1 (ko) | 메모리시스템 | |
EP1403771A1 (en) | Non-volatile memory control method | |
JP2002351685A (ja) | 不揮発性メモリのデータ更新方法及び制御装置 | |
JP2002175211A (ja) | データ管理システムおよびデータ管理方法 | |
JP2004234052A (ja) | 記憶装置 | |
JPH02292798A (ja) | フラッシュEEpromシステム | |
JP2010529557A (ja) | 新たな不良ブロック検出 | |
JP2846739B2 (ja) | Eepromメモリの安全更新方法 | |
JP2004021811A5 (ja) | ||
TW201915725A (zh) | 資料儲存裝置與記憶體裝置之資料處理方法 | |
JP2006018373A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2000010870A (ja) | 半導体ディスク装置 | |
JP4158526B2 (ja) | メモリカード及びメモリへのデータ書き込み方法 | |
US7886211B2 (en) | Memory controller | |
JP4661369B2 (ja) | メモリコントローラ | |
JP4357305B2 (ja) | 外部記憶装置 | |
JP3675375B2 (ja) | 不揮発性メモリ並びに不揮発性メモリのデータ書き換え方法 | |
JP2003196165A (ja) | 不揮発性メモリ及びそのデータ更新方法 |