JP2000243042A - クロックリカバリ装置 - Google Patents

Abstract

(57)【要約】 【課題】 周波数誤差を利用したクロックリカバリ装置
を実現する。 【解決手段】 デジタル信号から位相誤差検出器１０１
は位相誤差量を計算し、その位相誤差量を用いて周波数
誤差検出器１０６は周波数誤差を演算する。周波数誤差
は、時間軸における位相誤差の傾きを計算することによ
り求められる。この構成により高速かつ高精度な周波数
引き込みを行い、クロック再生時間を短縮する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロックリカバリ
装置に関するものであり、例えばハードディスク装置や
光ディスク等の情報記録再生装置において、記録媒体に
予め記録された位相同期信号を用いて、再生ヘッドによ
り前記記録媒体から読み出したアナログ再生信号に同期
したクロックを再生する装置において、高速な周波数引
き込み機能を持つようにしたものに関する。

【０００２】

【従来の技術】近年、ハードディスク装置（ＨＤＤ）や
ＤＶＤ等のデータ記録再生システムのデータ再生装置と
して、ＰＲＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ
Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈｏｏｄ）方式の再生信
号処理回路を用いたものが開発されている。ＰＲＭＬ方
式とは、ＰＲ符号化方式と最尤復号化方式（例えばビタ
ビ復号）を組み合わせた再生信号処理方式である。この
ようなＰＲＭＬ方式を用いた再生信号処理回路の場合、
記録媒体に記録された信号よりクロック信号を抽出し、
この抽出したクロック信号を用いてデジタルデータを再
生する自己同期を利用することが多い。

【０００３】図２は、ＰＲＭＬ信号処理を用いた再生信
号処理回路の一例であり、図において、４はデータ記録
再生システムの記録媒体から再生されたアナログ再生信
号を増幅するＡＧＣアンプ（以下、ＶＧＡと称す）、５
はＶＧＡ４の出力から高域成分を除去するローパスフィ
ルタ（以下、ＬＰＦと称す）、２はＬＰＦ５から出力さ
れたアナログ信号をデジタル信号に変換するＡ／Ｄ変換
器、３はＡ／Ｄ変換器２から出力されたデジタル信号に
対しＰＲ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ）方式に
より波形等化を行うＰＲ等化器、６はＰＲ等化器３によ
り波形等化がなされたディジタル信号に対しビタビ復号
を行うビタビ復号器、１はＰＲ等化器３の出力を用いて
クロック信号を抽出し、これをＡ／Ｄ変換器２に供給す
るクロックリカバリ、７はビタビ復号器６の出力をデコ
ードするデコーダである。

【０００４】次に動作について説明する。ＶＧＡ４は、
データ再生装置のヘッドやピックアップ（以下、ヘッド
系と称す）から読み出されたアナログ再生信号の振幅値
のダイナミックレンジを制御するための自動利得調整機
能（ＡＧＣ）を有する増幅器であり、ヘッド系から読み
出されたアナログ再生信号を増幅する。ＬＰＦ５は、増
幅された再生信号から余分な高周波成分を除去し、Ｓ／
Ｎ（信号対雑音）比を向上させる。Ａ／Ｄ変換器２は、
クロックリカバリ１からのクロックをサンプリングパル
スとし、アナログの再生信号をデジタル信号に変換す
る。ＰＲ等化器３は、ナイキストフィルタとＰＲ方式に
従った畳み込み演算を行うことにより信号の等化を行
う。ビタビ復号器６は、ビタビ・アルゴリズムに基づき
ＰＲ符号化されたデータ系列から、最も確からしいデー
タ系列を復号データとして検出する。デコーダ７は、記
録の際に変調されたデータを変調前の元のデータにデコ
ードする。クロックリカバリ１は、記録媒体に記録され
たシンク（同期）パターンにより周波数／位相の引き込
みを行い、再生信号に同期したクロックを生成する。

【０００５】以上の構成により、ヘッド系から与えられ
るアナログ再生信号から、記録されたデジタルデータが
抽出される。このようなシステムにおいて、クロックリ
カバリはＰＲ等化器の出力を用いて位相誤差量を計算す
る。図３は従来のクロックリカバリ装置の一構成例であ
り、図において、１０１はＰＲ等化器３の出力を用いて
位相誤差を検出する位相誤差検出器、１０６は位相誤差
検出器１０１の出力から高域成分を除去するループフィ
ルタ、１０７はループフィルタ１０６から出力されるデ
ジタル信号をアナログ信号に変換するＤ／Ａ変換器、１
１１はＤ／Ａ変換器１０７の出力するアナログ信号に応
じた周波数で発振する電圧制御発振器（以下、ＶＣＯと
称す）である。

【０００６】次に動作について説明する。位相誤差検出
器１０１は、ＰＲ等化器３の出力を用いて位相誤差量を
計算する。この位相誤差検出器は、図４に示すように、
例えば図４(a) の正弦波を本来図４(b) のサンプリング
ポイントでサンプリングすべきものを、図４(c) のサン
プリングポイントでサンプリングしてしまうために生じ
る位相の誤差ＰＥを推定するものである。ＰＲ等化器３
の出力を用いた位相誤差検出器の構成例として、“ＦＡ
ＳＴ ＴＩＭＩＮＧ ＲＥＣＯＶＥＲＹ ＦＯＲ ＰＡ
ＲＩＴＡＬ―ＲＥＳＰＯＮＳＥ ＳＩＧＮＡＬＩＮＧ
ＳＹＳＴＥＭＳ”（Ｆ．Ｄｏｌｉｖｏ，Ｗ．Ｓｃｈｏｔ
ｔ，Ｇ．Ｕｎｇｅｒｂｏｃｋ；ＩＥＥＥＣｏｎｆ． ｏ
ｎ Ｃｏｍｍ．，Ｂｏｓｔｏｎ ｐｐ５７３〜５７７，
Ｊｕｎｅ １９８９）等に示されたものがある。ここで
計算される位相誤差量は、ＰＲ等化器３におけるナイキ
スト等化およびＰＲ等化後のデータを用いて計算され
る。したがって、ＰＲ等化器にてクロック遅延が発生す
るため、図３に示された従来のクロックリカバリ装置で
は引き込み時間が長くなってしまう。

【０００７】位相誤差検出器１０１で計算された位相誤
差量はループフィルタ１０６を介してＤ／Ａ変換器１０
７に入力され、このＤ／Ａ変換器１０７により電流等の
アナログ量に変換される。ＶＣＯ１１１はＤ／Ａ変換器
１０７の出力に応じた周波数で発振し、Ａ／Ｄ変換器２
や他のデジタル信号処理部へこの発振したクロックを供
給する。ＶＣＯ１１１は当初、記録時と同じ周波数で発
振し順次再生側の位相誤差を補償するような周波数に変
化する。

【０００８】図５は、位相引き込み時における位相誤差
検出器１０１の出力の一例を示したものである。横軸は
時間軸であり、縦軸は位相誤差量に対応している。位相
誤差量が階段状に変化しているのは、Ａ／Ｄ変換された
時の量子化誤差の影響である。この図は、ある位相誤差
を持った時点からクロックリカバリによるフィードバッ
ク制御がスタートし、位相誤差量が次第に“０”に近づ
き位相ロックしていく様子を示している。

【０００９】

【発明が解決しようとする課題】ここで、図６に、一般
的な磁気記録再生装置の記録フォーマットを示す。この
ように記録フォーマットは特定のパターンデータ（以
下、特定パターンと称す）ＩＰとユーザーデータＵＤと
で構成され、特定パターンは、クロックの位相同期やバ
イト同期、ＡＧＣの引き込みなどに用いられる。この特
定パターンを記録した領域はユーザが使用できる領域で
はないため、これが短いほど本来のユーザーデータ領域
を長くすることができ、使用可能な記録容量を増やすこ
とが可能となる。特定パターンの長さは、クロックの位
相同期に必要な時間により決められるため、記憶容量を
増大させるために、高速なクロックの位相同期が望まれ
ている。

【００１０】ところで、データ再生装置の処理速度が上
昇するに伴い、ＰＲ等化器等のデジタル信号処理部は、
並列化やパイプライン処理により高速動作を実現するこ
とで処理速度の上昇に対応することが可能である。この
パイプライン処理とは１クロックにて処理できるように
回路の処理を細分化する手法であり、図３のクロックリ
カバリ装置ではＰＲ等化器３や位相誤差検出器１０１に
この手法を適用することができる。

【００１１】しかしながら、クロックリカバリなどのフ
ィードバックループを形成する装置では、オープンルー
プの回路と異なり並列処理やパイプライン処理によりク
ロック遅延が増大するため、ループ特性は却って悪化す
る。特に上記のような従来のクロックリカバリ装置の構
成では、位相ロックするまでの時間が長く、かつ周波数
引き込み可能な範囲が狭くなることから、クロックの再
生自体が困難となる。

【００１２】これに対応するため、周波数比較器により
周波数誤差を検出し、周波数引き込みを行うことで周波
数引き込みレンジを広くしたものとして、例えば特開平
１０−１０７６２３号公報に示された「変換装置および
方法、並びに、ＰＬＬ演算装置および方法」がある。こ
の中で用いられている周波数比較器は、位相が２π回転
した時に発生する位相比較器の出力をカウントすること
により周波数誤差を演算する。しかしながら、この方法
および構成では、位相が２π回転する毎に発生するパル
スを用いるため、ループゲインを上げることができず、
周波数を引き込む速度を上げることが困難となる。

【００１３】また、周波数誤差を検出する方法として、
従来、例えば特開昭５２―３６０７２号公報に示された
「周波数比較器」があり、これは基準となる周波数を持
つパルスと、未知の周波数を持つパルス（クロック）を
入力してこれら２つの入力信号を比較し、その周波数の
差をアナログ量で出力するものである。

【００１４】この方法の特徴は、入力信号の位相差が所
定の大きさになると、微分回路に入る位相差に比例した
電圧値を持つ信号を短時間切断し、かつ一方の入力信号
の位相を反転させることにあるが、高速動作時において
高速スイッチが必要となり、精度を得ることが困難とな
る。

【００１５】また、この方法は単に２つの信号の周波数
を比較することが目的であり、一方の信号を反転させて
用いるため、本願発明が対象としているクロックリカバ
リ装置には用いることができない。本発明は、上記のよ
うな従来のものの問題点に鑑みてなされたもので、キャ
プチャレンジが広く、再生したクロックの精度が高く、
かつ引き込み時間が短いクロックリカバリ装置を実現す
ることを目的とする。

【００１６】

【課題を解決するための手段】本願の請求項１の発明に
係るクロックリカバリ装置は、記録媒体に予め記録され
た位相同期信号を用いて、前記記録媒体から読み出した
アナログ再生信号に同期したクロックを再生するクロッ
クリカバリ装置において、前記アナログ再生信号が前記
再生クロックと周波数ロック状態にあるか否かを判定す
る周波数ロック検出手段と、デジタル信号処理回路によ
り構成され、前記周波数ロック検出手段により周波数ロ
ック状態にない旨が検出された時に、前記アナログ再生
信号に周波数同期した再生クロックを発振するように発
振手段を制御する第１の発振制御手段と、デジタル信号
処理回路により構成され、前記周波数ロック検出手段に
より周波数ロック状態にある旨が検出された時に、前記
アナログ再生信号に含まれる位相同期信号に位相同期し
た再生クロックを発振するように発振手段を制御する第
２の発振制御手段とを備えるようにしたものである。

【００１７】本願の請求項１記載の発明に係るクロック
リカバリ装置は、アナログ再生信号が前記再生クロック
と周波数ロック状態にあるか否かを判定する周波数ロッ
ク検出手段と、デジタル信号処理回路により構成され、
前記周波数ロック検出手段により周波数ロック状態にな
い旨が検出された時に、前記アナログ再生信号に周波数
同期した再生クロックを発振するように発振手段を制御
する第１の発振制御手段と、デジタル信号処理回路によ
り構成され、前記周波数ロック検出手段により周波数ロ
ック状態にある旨が検出された時に、前記アナログ再生
信号に含まれる位相同期信号に位相同期した再生クロッ
クを発振するように発振手段を制御する第２の発振制御
手段とを有することにより、周波数引き込み範囲を広げ
ることが可能となり、クロック再生時間を短縮すること
を可能とする。

【００１８】また、本願の請求項２の発明に係るクロッ
クリカバリ装置は、記録媒体に予め記録された位相同期
信号を用いて、前記記録媒体から読み出したアナログ再
生信号に同期したクロックを再生するクロックリカバリ
装置において、前記アナログ再生信号と前記クロックの
間の位相誤差に比例した値を計算しデジタル値として出
力する位相誤差検出手段と、前記位相誤差検出手段の出
力に基づき前記アナログ再生信号に位相同期した前記ク
ロックを発振する位相同期手段と、前記位相誤差検出手
段の出力を入力データとし前記アナログ再生信号と前記
クロックの間の周波数誤差に比例した値を計算しデジタ
ル値として出力する周波数誤差検出手段と、前記周波数
誤差検出手段の出力を入力データとし周波数ロック状態
か否かを検出する周波数ロック検出手段と、前記周波数
ロック状態にない時に前記周波数誤差検出手段により検
出された周波数誤差を用いて周波数引き込みを行う周波
数引き込み手段とを備えるようにしたものである。

【００１９】本願の請求項２記載の発明に係るクロック
リカバリ装置は、アナログ再生信号と前記クロックの間
の位相誤差に比例した値を計算しデジタル値として出力
する位相誤差検出手段と、前記位相誤差検出手段の出力
に基づき前記アナログ再生信号に位相同期した前記クロ
ックを発振する位相同期手段と、前記位相誤差検出手段
の出力を入力データとし前記アナログ再生信号と前記ク
ロックの間の周波数誤差に比例した値を計算しデジタル
値として出力する周波数誤差検出手段と、前記周波数誤
差検出手段の出力を入力データとし周波数ロック状態か
否かを検出する周波数ロック検出手段と、前記周波数ロ
ック状態にない時に前記周波数誤差検出手段により検出
された周波数誤差を用いて周波数引き込みを行う周波数
引き込み手段とを有することにより、周波数引き込み範
囲を広げることが可能となり、クロック再生時間を短縮
することを可能とする。

【００２０】また、本願の請求項３の発明に係るクロッ
クリカバリ装置は、記録媒体に予め記録された位相同期
信号を用いて、前記記録媒体から読み出したアナログ再
生信号に同期したクロックを再生するクロックリカバリ
装置において、前記アナログ再生信号と前記クロックの
間の位相誤差に比例した値を計算しデジタル値として出
力する位相誤差検出手段と、前記位相誤差検出手段の出
力を入力データとし前記アナログ再生信号と前記クロッ
クの間の周波数誤差に比例した値を計算しデジタル値と
して出力する周波数誤差検出手段と、前記周波数誤差検
出手段の出力を入力データとし周波数ロック状態か否か
を検出する周波数ロック検出手段と、前記周波数ロック
検出手段の出力信号を制御信号とし前記周波数誤差検出
手段の出力データを保持するデータ保持手段と、前記周
波数ロック検出手段の出力信号により前記位相誤差検出
手段の出力信号をＯＮ／ＯＦＦするスイッチと、前記ス
イッチの出力を入力データとするデジタルループフィル
タと、前記デジタルループフィルタから出力される位相
成分，周波数成分および前記データ保持手段の出力を入
力データとし前記クロックを再生するクロック再生手段
とを備えるようにしたものである。

【００２１】本願の請求項３記載の発明に係るクロック
リカバリ装置は、位相誤差検出手段からの位相誤差情報
を基に周波数誤差を検出する周波数誤差検出手段と、こ
の周波数誤差を用いて周波数引き込みを行う手段とし
て、周波数誤差検出手段の出力を入力データとし周波数
ロック状態か否かを検出する周波数ロック検出手段と、
前記周波数ロック検出手段の出力信号を制御信号とし前
記周波数誤差検出手段の出力データを保持するデータ保
持手段と、前記周波数ロック検出手段の出力信号により
前記位相誤差検出手段の出力信号をＯＮ／ＯＦＦするス
イッチと、前記スイッチの出力を入力データとするデジ
タルループフィルタとを有しており、これらがいずれも
デジタル回路であるため高精度な周波数誤差検出と高速
な周波数引き込みが可能となり、周波数引き込み範囲を
広げることが可能となり、クロック再生時間を短縮する
ことを可能とする。

【００２２】また、本願の請求項４の発明に係るクロッ
クリカバリ装置は、記録媒体に予め記録された位相同期
信号を用いて、前記記録媒体から読み出したアナログ再
生信号に同期したクロックを再生するクロックリカバリ
装置において、前記アナログ再生信号と前記クロックの
間の位相誤差に比例した値を計算しデジタル値として出
力する位相誤差検出手段と、前記位相誤差検出手段の出
力を入力データとし前記アナログ再生信号と前記クロッ
クの間の周波数誤差に比例した値を計算しデジタル値と
して出力する周波数誤差検出手段と、前記周波数誤差検
出手段の出力を入力データとし周波数ロック状態か否か
を検出する周波数ロック検出手段と、前記周波数ロック
検出手段の出力信号を制御信号とし前記周波数誤差検出
手段の出力データを保持するデータ保持手段と、前記周
波数ロック検出手段の出力信号により前記位相誤差検出
手段の出力信号をＯＮ／ＯＦＦするスイッチと、前記ス
イッチの出力を入力データとするデジタルループフィル
タと、前記デジタルループフィルタから出力される位相
成分，周波数成分および前記データ保持手段の出力を入
力データとし前記クロックを再生するクロック再生手段
と、前記データ保持手段の出力を入力データとし前記ク
ロック再生手段の発振周波数の補正を行う周波数補正手
段とを備えるようにしたものである。

【００２３】本願の請求項４記載の発明に係るクロック
リカバリ装置は、位相誤差検出手段からの位相誤差情報
を基に周波数誤差を検出する周波数誤差検出手段と、こ
の周波数誤差を用いて周波数引き込みを行う手段とし
て、周波数誤差検出手段の出力を入力データとし周波数
ロック状態か否かを検出する周波数ロック検出手段と、
前記周波数ロック検出手段の出力信号を制御信号とし前
記周波数誤差検出手段の出力データを保持するデータ保
持手段と、前記周波数ロック検出手段の出力信号により
前記位相誤差検出手段の出力信号をＯＮ／ＯＦＦするス
イッチと、前記スイッチの出力を入力データとするデジ
タルループフィルタとを有しており、これらがいずれも
デジタル回路であるため高精度な周波数誤差検出と高速
な周波数引き込みが可能となり、周波数引き込み範囲を
広げることが可能となり、クロック再生時間を短縮する
ことを可能とするとともに、周波数誤差量から次にクロ
ックリカバリを開始する際にクロック再生手段の発振周
波数を補正する周波数補正手段を備えることにより、補
正後のクロック再生を短縮することを可能とする。

【００２４】また、本願の請求項５の発明に係るクロッ
クリカバリ装置は、請求項３または４記載のクロックリ
カバリ装置において、前記周波数誤差検出手段は、ある
一定時間における位相誤差に比例した値の差分値をデジ
タル演算し、前記差分値の絶対値が所定の値より小さい
場合のみ累積計算を実行し周波数誤差に比例した値を演
算するものであるものとしたものである。

【００２５】本願の請求項５の発明に係るクロックリカ
バリ装置は、その周波数誤差検出手段において、ある一
定時間における位相誤差に比例した値の差分値をデジタ
ル演算し、その差分値の絶対値が所定の値より小さい場
合のみ累積計算し周波数誤差に比例した値を演算する手
段を備えることにより、精度よく周波数誤差を検出する
ことを可能とする。

【００２６】また、本願の請求項６の発明に係るクロッ
クリカバリ装置は、請求項３または４記載のクロックリ
カバリ装置において、前記周波数誤差検出手段は、ある
一定時間における位相誤差に比例した値の差分値をデジ
タル演算し、前記差分値が所定の最大値より小さくかつ
所定の最小値より大きい場合のみ累積計算を実行し周波
数誤差に比例した値を演算するものであるものとしたも
のである。

【００２７】本願の請求項６の発明に係るクロックリカ
バリ装置は、その周波数検出手段において、ある一定時
間における位相誤差に比例した値の差分値をデジタル演
算し、その差分値が所定の最大値より小さくかつ所定の
最小値より大きい場合のみ累積計算し周波数誤差に比例
した値を演算する手段を備えることにより、精度よく周
波数誤差を検出することを可能とする。

【００２８】また、本願の請求項７の発明に係るクロッ
クリカバリ装置は、請求項３または４記載のクロックリ
カバリ装置において、前記周波数誤差検出手段は、ある
一定時間における位相誤差に比例した値の差分値をデジ
タル演算し、前記差分値の符号により前記差分値に対し
て前記位相誤差検出手段の特性に対応した所定の補正を
行い、外部制御信号により選択された前記差分値もしく
は前記補正した値の絶対値が所定の値より小さい場合の
み累積計算を実行し周波数誤差に比例した値を演算する
ものであるものとしたものである。

【００２９】本願の請求項７の発明に係るクロックリカ
バリ装置は、その周波数検出手段において、ある一定時
間における位相誤差に比例した値の差分値をデジタル演
算し、その差分値の符号により差分値に対して位相誤差
検出手段の特性に対応した所定の補正を行い、外部制御
信号により選択された差分値もしくは補正した値の絶対
値が所定の値より小さい場合のみ累積計算し周波数誤差
に比例した値を演算する手段を備えることにより、精度
よく周波数誤差を検出することを可能とする。

【００３０】また、本願の請求項８の発明に係るクロッ
クリカバリ装置は、請求項４記載のクロックリカバリ装
置において、前記周波数補正手段は、前記周波数誤差検
出手段から出力される周波数誤差に比例したデータの絶
対値が所定の値より大きい場合には、クロック再生開始
時において前記クロック再生手段の発振周波数を補正す
るものであるものとしたものである。

【００３１】本願の請求項８の発明に係るクロックリカ
バリ装置は、周波数補正手段において、周波数誤差検出
手段から出力される周波数誤差に比例したデータの絶対
値が所定の値より大きい場合には、次のクロック再生開
始時においてクロック再生手段の発振周波数を補正する
ことにより、補正後の周波数引き込み時間を短縮するこ
とを可能にする。

【００３２】また、本願の請求項９の発明に係るクロッ
クリカバリ装置は、請求項４記載のクロックリカバリ装
置において、前記周波数補正手段は、前記周波数誤差検
出手段から出力される周波数誤差に比例したデータが所
定の最大値より大きい場合もしくは所定の最小値より小
さい場合には、クロック再生開始時に前記クロック再生
手段の発振周波数を補正するものであるものとしたもの
である。

【００３３】本願の請求項９の発明に係るクロックリカ
バリ装置は、周波数誤差検出手段から出力される周波数
誤差に比例したデータが所定の最大値より大きい場合も
しくは所定の最小値より小さい場合には、クロック再生
開始時に前記クロック再生手段の発振周波数を補正する
ことにより、補正後の周波数引き込み時間を短縮するこ
とを可能とする。

【００３４】また、本願の請求項１０の発明に係るクロ
ックリカバリ装置は、請求項３または４記載のクロック
リカバリ装置において、前記クロック再生手段は、前記
デジタルループフィルタから出力される位相成分と前記
データ保持手段の出力を加算するデジタル加算手段と、
前記デジタル加算手段の出力をアナログ信号に変換する
第１のＤ／Ａ変換手段と、前記デジタルループフィルタ
から出力される周波数成分をアナログ信号に変換する第
２のＤ／Ａ変換手段と、前記第１の変換手段の出力信号
と前記第２のＤ／Ａ変換手段の出力信号を加算するアナ
ログ加算手段と、 前記アナログ加算手段の出力に応じ
た前記クロックを発生するクロック発生手段とを有する
ものとしたものである。

【００３５】本願の請求項１０の発明に係るクロックリ
カバリ装置は、クロック再生手段において、位相成分の
デジタル信号と周波数成分のデジタル信号を別個のＤ／
Ａ変換手段でアナログ信号に変換した後、これらを加算
することにより、Ｄ／Ａ変換手段としてワイドレンジの
ものを用いる必要がなくなり、コストアップの要因をな
くすることを可能とする。

【００３６】また、本願の請求項１１の発明に係るクロ
ックリカバリ装置は、請求項３または４記載のクロック
リカバリ装置において、前記クロック再生手段は、前記
デジタルループフィルタから出力される位相成分と前記
データ保持手段の出力を加算する第１のデジタル加算手
段と、前記第１のデジタル加算手段の出力と前記デジタ
ルループフィルタから出力される周波数成分を加算する
第２のデジタル加算手段と、前記第２のデジタル加算手
段の出力に応じた前記クロックを発生するデジタルクロ
ック発生手段とを有するものとしたものである。

【００３７】本願の請求項１１の発明に係るクロックリ
カバリ装置は、クロック再生手段において、位相成分と
周波数成分をデジタル信号のままで加算し、デジタルク
ロック発生手段によりこの加算値に応じた周波数でクロ
ックを発生するようにしたので、Ｄ／Ａ変換手段を設け
る必要がなくなり、クロック再生手段の規模を低減する
ことを可能とする。

【００３８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 実施の形態１．本実施の形態１は、高速動作時において
も周波数誤差を正確に検出する周波数誤差検出器を用い
ることで、キャプチャレンジが広く、精度の高い再生ク
ロックが得られ、かつ短い引き込み時間で引き込みが可
能なクロックリカバリ装置を実現したものであり、請求
項１，２，３，５，６，７，１０の発明に対応するもの
である。

【００３９】図１は本発明の実施の形態１におけるクロ
ックリカバリ装置のブロック図を示すものである。図に
おいて、１０１は図示しないＰＲ等化器の出力を用いて
位相誤差量を計算する，位相誤差検出手段６０１として
の位相誤差検出器、１０２は位相誤差検出器１０１の出
力を用いて周波数誤差量を計算する，周波数誤差検出手
段６０３としての周波数誤差検出器、１０３は周波数誤
差検出器１０２の出力が目標とする周波数にロックして
いるか否かを検出する，周波数ロック検出手段５０２と
しての周波数ロック検出器、１０４は周波数誤差検出器
１０２の出力を保持するデータ保持器、１０５は周波数
ロック検出器１０３の出力に応じて位相誤差検出器１０
１の出力をループフィルタ１０６に伝達するか否かを切
り換えるスイッチ、１０６は位相誤差検出器１０１の出
力をろ波する，デジタルフィルタにより実現されたルー
プフィルタ、１０７および１０８は後述するデジタル加
算器１０９の出力およびループフィルタ１０６の一方の
出力をそれぞれアナログ信号に変換するＤ／Ａ変換器、
１０９はデータ保持器１０４の出力およびループフィル
タ１０６の他方の出力を加算するデジタル加算器、１１
０はＤ／Ａ変換器１０７および１０８の出力同士を加算
するアナログ加算器、１１１はアナログ加算器１１０の
出力に応じた周波数で発振し再生クロックを出力する電
圧制御発振器（以下、ＶＣＯと称す）である。

【００４０】そして、この図１において、位相誤差検出
器１０１，周波数誤差検出器１０２，周波数ロック検出
器１０３，データ保持器１０４，スイッチ１０５，ルー
プフィルタ１０６，デジタル加算器１０９はデジタル回
路で構成されており、スイッチ１０５，ループフィルタ
１０６，Ｄ／Ａ変換器１０８により位相同期手段６０２
が構成され、これは、位相誤差検出手段６０１の出力に
基づきアナログ再生信号に位相同期したクロックを、Ｖ
ＣＯ１１１に発生させるものである。また、この位相同
期手段６０２は位相誤差検出手段６０１としての位相誤
差検出器１０１とともに第２の発振制御手段５０１を構
成し、これは周波数ロック検出手段５０２により周波数
ロック状態にある旨が検出された時に、アナログ再生信
号（位相誤差検出器１０１に入力されるデジタル信号に
相当）に含まれる位相同期信号に位相同期した再生クロ
ックを発振するように、発振手段５０５としてのＶＣＯ
１１１を制御するものである。

【００４１】また、データ保持器１０４，デジタル加算
器１０９，Ｄ／Ａ変換器１０７により、周波数引き込み
手段６０４が構成され、これは周波数ロック状態にない
時に周波数誤差検出手段６０３により検出された周波数
誤差を用いて周波数引き込みを行うものである。そし
て、この周波数引き込み手段６０４は周波数誤差検出手
段６０３とともに、第１の発振制御手段５０３を構成し
ており、これは、周波数ロック検出手段５０２により周
波数ロック状態にない旨が検出された時に、アナログ再
生信号に周波数同期した再生クロックを発振するよう
に、発振手段５０５としてのＶＣＯ１１１を制御するも
のである。さらに、デジタル加算器１０９，Ｄ／Ａ変換
器１０７，Ｄ／Ａ変換器１０８，アナログ加算器１１０
及びＶＣＯ１１１により、クロック再生手段６０５が構
成され、これは、ループフィルタ１０６から出力される
位相成分，周波数成分およびデータ保持器１０４の出力
を入力とし、クロックを再生するものである。

【００４２】次に動作について説明する。予め位相同期
信号が記録された記録媒体から再生ヘッドにより読み出
したアナログ再生波形をＡ／Ｄ変換し、必要に応じて信
号処理されたデジタル信号より、位相誤差検出器１０１
は位相誤差量を計算する。周波数誤差検出器１０２は、
この位相誤差量を用いて周波数誤差量および初期周波数
誤差量を計算する。ここで周波数誤差量とは周波数誤差
検出器１０２に入力されたデータの持つ周波数誤差に比
例した値であり、初期周波数誤差量とは周波数引き込み
開始時点における周波数誤差に比例した値のことを表し
ている。

【００４３】データ保持器１０４は、周波数引き込み時
には初期周波数誤差量をクロックに同期して保持し、位
相引き込み時には周波数引き込みが完了した時の初期周
波数誤差量を保持したままでデータを更新しない。周波
数ロック検出器１０３は、周波数誤差検出器１０２で計
算された周波数誤差量より周波数引き込みが完了したか
否かを判定し、周波数引き込み完了の有無を示す周波数
ロック信号を、データ保持器１０４と周波数誤差検出器
１０２およびスイッチ１０５に対しこれらの制御信号と
して出力する。

【００４４】スイッチ１０５は、周波数ロック検出器１
０３からの周波数ロック信号により周波数引き込み時に
はＯＦＦ、周波数ロック後にはＯＮすることにより位相
引き込みを開始する。位相引き込み時には、スイッチ１
０５を介して得られる位相誤差量がループフィルタ１０
６により位相成分および周波数成分に変換され、位相成
分は加算器１０９でデータ保持器１０４の出力と加算さ
れ、Ｄ／Ａ変換器１０７によりアナログ量に変換され
る。また、ループフィルタ１０６により計算された周波
数成分はＤ／Ａ変換器１０８によりアナログ量に変換さ
れる。このように２系統のＤ／Ａ変換器を用いるのは、
ループフィルタ１０６により計算される位相成分と周波
数成分の大きさが大きく異なる（位相成分／周波数成分
＝１０００以上）ため、これを一つのＤ／Ａ変換器にて
処理しようとすると、かなり広範囲をカバーするＤ／Ａ
変換器が必要になり、コストアップの要因になるからで
ある。従って、利得の異なる２つのＤ／Ａ変換器を用い
て処理を行うようにしている。

【００４５】Ｄ／Ａ変換器１０７とＤ／Ａ変換器１０８
により変換されたアナログ量は、加算器１１０で加算さ
れ、ＶＣＯ１１１に入力される。ＶＣＯ１１１は、入力
信号に応じた周波数を持つクロックを発振する。このよ
うな構成とすることにより、まず周波数同期ループが動
作することにより、高速に周波数引き込みを行った後、
位相同期ループが動作し位相をロックするので、周波数
引き込み範囲を広げることが可能となり、クロック再生
時間を短縮することができる。

【００４６】図７は位相誤差検出器の特定パターンにお
ける位相誤差検出特性を示したものである。位相誤差検
出器は、位相誤差の大きさに比例した値を計算し出力す
る。この様な特性をもつ位相誤差検出器に、データ転送
速度に対しＶＣＯがある一定の周波数誤差を持つクロッ
クを発振した場合の、位相誤差検出器の出力を図７に示
す。横軸は時間軸であり、縦軸は位相誤差量に対応して
いる。

【００４７】図８は、特定パターンデータにおいて、あ
る一定の周波数誤差が存在した場合（即ち、ＶＣＯから
発振されるクロックがデータ転送速度と比較して周波数
誤差を持つ一定の周波数で発振した場合）の位相誤差検
出器の出力を示したものである。横軸は時間軸であり、
縦軸は位相誤差量に対応している。図中の（ａ）の方が
（ｂ）と比較して周波数誤差が大きい場合の位相誤差検
出器出力を示している。これは、周波数誤差が大きいほ
ど、あるサンプリング点における位相誤差と、その次の
サンプリング点における位相誤差の差が大きくなるから
である。これにより、位相誤差量の変化量が大きくな
り、位相誤差検出器出力の傾きが大きくなる。そのた
め、ある一定時間の位相誤差の差分値と周波数誤差量の
大きさは比例する。

【００４８】ただし、図中（ａ）のＴ、２Ｔ、（ｂ）の
Ｔ’という時点で、位相誤差量がプラス側からマイナス
側へ急激に変化している。これはこの時点で、位相が２
π回転していることを表しているが、位相誤差の差分値
を計算する際にこの位相の回転が生じた場合、この部分
の差分値を除外しなければ周波数誤差に比例した値を求
めることができない。

【００４９】図９に、本実施の形態１によるクロックリ
カバリ装置における周波数誤差検出器の第１の構成例を
示す。図において、１０２１ａは位相誤差検出器が検出
した位相誤差ＰＥを遅延する遅延素子、１０２２は位相
誤差から遅延素子１０２１ａの出力を減算する減算器、
１０２３は減算器１０２２の出力の絶対値を演算する絶
対値演算器、１０２４ａは閾値ＴＶと絶対値演算器１０
２３の出力とを比較する比較器、１０２５ａは比較器１
０２４ａの出力に応じてグランド電位と減算器１０２２
の出力のいずれかを選択し出力する選択器、１０２１ｂ
は加算器１０２６の出力を遅延する遅延素子、１０２６
は選択器１０２５ａの出力と遅延素子１０２１ｂの出力
を加算する加算器である。

【００５０】次にその動作について説明する。周波数誤
差は、時間軸における位相誤差の傾きを計算することに
より求められる。このため、まず、デジタル値として与
えられた位相誤差量ＰＥとこれを遅延素子１０２１ａに
より１クロック遅延した位相誤差量を用いて減算器１０
２２により差分値を計算する。この差分値は本クロック
リカバリ装置に入力されるデジタル信号と再生クロック
の周波数誤差に相当するものである。次に絶対値演算器
１０２３によりこの差分の絶対値を求め、この値と閾値
ＴＶとを比較器１０２４ａにて比較する。そして、差分
の絶対値が外部から与えられる所定の値より大きい場合
には、位相が２π回転したと判定し、選択器１０２５ａ
によりグランド電位、即ち“０”を選択する。これによ
り、図８(a) のＴ，２Ｔ等のように位相が反転した部分
を取り除く。また、所定の値より小さい場合にはその差
分値を加算器１０２６および周波数誤差量ＦＥとして選
択器１０２５ａにより選択し、図示しない周波数ロック
検出器へ出力する。加算器１０２６ではこの値を累算す
ることで、初期周波数誤差量ＩＦＥを算出する。これ
は、各タイミングにおける周波数誤差を、Ｙｎ−Ｙｎ-
1，Ｙｎ-1−Ｙｎ-2，Ｙｎ-2−Ｙｎ-3，……とすると、
これらを累算することにより、（Ｙｎ−Ｙｎ-1）＋（Ｙ
ｎ-1−Ｙｎ-2）＋（Ｙｎ-2−Ｙｎ-3）＋……＋（Ｙｎ-m
-1−Ｙｎ-m）のなかのＹｎ−Ｙｎ-m、即ち、初期周波数
誤差量ＩＦＥが残るからである。

【００５１】このように、位相が２π回転した際に生じ
る差分値を加算器１０２６に入力しないことにより、加
算器１０２６の出力は初期周波数誤差量ＩＦＥに比例し
た値になる。また、差分値を計算する際の１クロックの
遅延量を２クロックにすることで、周波数誤差検出器の
動作クロックを１／２に下げることが可能となる。これ
は、インターリーブ処理を行った際にも、加算器１０２
６の出力は時間軸方向で考えると周波数誤差量に比例し
た値となるからである。このような構成をとることによ
り、時間軸における位相誤差の差分値を計算し、周波数
誤差に対応した値を算出することができる。これを用い
ることで、本クロックリカバリ装置は、高速かつ正確な
周波数引き込みが可能となる。

【００５２】図１０に、本実施の形態１のクロックリカ
バリ装置における周波数誤差検出器の第２の構成例を示
す。図において、図７と同一符号は同一または相当する
ものを示し、１０２４ａは減算器１０２２の出力と閾値
（最大値）ＴＶＸを比較する比較器、１０２４ｂは減算
器１０２２の出力と閾値（最小値）ＴＶＮを比較する比
較器、１０２７はこれら比較器１０２４ａ、１０２４ｂ
の出力の論理積を生成する論理積回路、１０２５ａはこ
の論理積回路１０２７の出力に応じてグランド電位と減
算器１０２２の出力のいずれかを選択し出力する選択器
である。

【００５３】次にその動作について説明する。まず、デ
ジタル値として与えられた位相誤差量と遅延素子１０２
１ａにより１クロック遅延した位相誤差量ＰＥを用いて
減算器１０２２により差分値を計算する。この差分値は
周波数誤差に相当するものである。次にこの差分値と外
部からそれぞれ閾値として与えられる最大値ＴＶＸおよ
び最小値ＴＶＮを比較器１０２４ａと１０２４ｂを用い
てそれぞれ比較する。差分値が外部から与えられた最大
値より大きい場合、もしくは差分値が外部から与えられ
た最小値より小さい場合は位相が２π回転したと判定
し、選択器１０２５ａはグランド電位、即ち“０”を選
択する。それ以外は差分値そのものを選択器１０２５ａ
により選択し、加算器１０２６および周波数誤差量とし
て図示しない周波数ロック検出器へ出力する。加算器１
０２６ではこの値とこれを遅延素子１０２１ｂにより１
クロック遅延した値を加算することにより積算し、初期
周波数誤差量ＩＦＥを算出する。

【００５４】このように、位相が２π回転した際に生じ
る差分値を加算器１０２６に入力しないことにより、加
算器１０２６の出力は初期周波数誤差量ＩＦＥに比例し
た値になる。また、差分値を計算する際の１クロックの
遅延量を２クロックにすることで、周波数誤差検出器の
動作クロックを１／２に下げることが可能となる。これ
は、インターリーブ処理した際にも、加算器１０２６出
力は時間軸方向で考えると周波数誤差量に比例した値と
なるからである。このような構成をとることにより、時
間軸における位相誤差の差分値を計算し、周波数誤差に
対応した値を算出することができる。また、差分値の最
大値と最小値の設定により、位相誤差検出器の特性が良
好でなく、例えば、周波数誤差量のプラス側とマイナス
側でゲインが異なる特性を持つ場合にも対応できる。こ
れを用いることで、クロックリカバリ装置は、高速かつ
正確な周波数引き込みが可能となる。

【００５５】図１１に、本発明の実施の形態１のクロッ
クリカバリ装置における周波数誤差検出器の第３の構成
例を示す。図において、１０２１ａは位相誤差ＰＥを遅
延する遅延素子、１０２２は位相誤差ＰＥから遅延素子
１０２１ａの出力を減算する減算器、１０２９は減算器
１０２２の出力の符号を判定する符号判定器、１０２５
ｂは符号判定器１０２９の出力に応じて係数１ ＣＦ１
と係数２ ＣＦ２を選択する選択器、１０２８は選択器
１０２５ｂにより選択した係数を減算器１０２２の出力
に乗算する乗算器、１０２５ｃは外部からの制御信号Ｃ
ＴＬに応じて乗算器１０２８の出力と減算器１０２２の
出力を選択する選択器、１０２３は選択器１０２５ｃの
出力の絶対値を生成する絶対値回路、１０２４ａは外部
から与えられる閾値ＴＶとこの絶対値回路１０２３の出
力を比較する比較器、１０２５ａはこの比較器１０２４
ａの出力に応じて減算器１０２２の出力とグランド値の
いずれかを選択し出力する選択器、１０２６はこの選択
器１０２５ａの出力とこれを遅延素子１０２１ｂにより
遅延した値とを加算する加算器である。

【００５６】次にその動作について説明する。まず、デ
ジタル値として与えられた位相誤差量ＰＥと遅延器１０
２１ａによりこれを１クロック遅延した位相誤差量を用
いて減算器１０２２によりその差分値、即ち周波数誤差
を計算する。次にこの差分値の符号を符号判定器１０２
９にて判定し、差分の傾きの正，負を判定する。この符
号判定器１０２９の出力を判別信号とする選択器１０２
５ｂで選択された，係数１ ＣＦ１または係数２ ＣＦ
２のいずれかと、上記した差分値を乗算器１０２８で乗
算する。そして、外部からの制御信号ＣＴＬを判別信号
とする選択器１０２５ｃにて、差分値と乗算器１０２８
の出力のいずれかを選択し、絶対値回路１０２３にてそ
の絶対値を求め、比較器１０２４ａによりこの値が外部
から与えられる所定の閾値ＴＶより大きい場合には、位
相が２π回転したと判定しグランド電位、即ち“０”
を、また小さい場合には選択器１０２５ｃの出力として
の周波数誤差ＦＥを、それぞれ加算器１０２６へ出力
し、位相反転した部分は除去するようにする。加算器１
０２６ではその入力と加算器１０２６の出力を遅延する
遅延器１０２１ｂの出力を加算することにより初期周波
数誤差ＩＦＥを出力する。なお、選択器１０２５ｃにて
差分値が選択された場合には、差分値の符号により選択
された係数と差分値の乗算を行う乗算器１０２８は動作
しない。

【００５７】このような構成をとることにより、時間軸
における位相誤差の差分値を計算し、周波数誤差に対応
した値を算出することができ、しかも、その算出の際に
用いる閾値を１つにできる。また、差分値の符号に応じ
て差分値に係数を乗ずることにより、位相誤差検出器が
周波数誤差量のプラス側とマイナス側でゲインが異なる
特性を持つ場合にも対応できる。さらに、位相誤差検出
器の特性が良好な場合には、乗算器を動作させないこと
により消費電力を低減することができる。これを用いる
ことで、クロックリカバリ装置は、高速かつ正確な周波
数引き込みが可能となる。

【００５８】このように、本実施の形態１によれば、デ
ジタル回路により構成された周波数同期ループを追加
し、予め高速かつ高精度に周波数引き込みを行った後、
位相同期ループで位相引き込みを行ってクロック再生を
行うようにしたので、クロックの位相同期が高速に行う
ことが可能となり、短いパターン長の特定パターンで位
相同期が可能となり、記録再生媒体のなかのユーザーが
使用可能な領域を増すことが可能となる。

【００５９】実施の形態２．実施の形態１では再生クロ
ックとしてアナログのものを得るようにしたが、図１５
に示すように、デジタルのものを得るようにしてもよ
く、この場合が請求項１，２，３，５，６，７，１１の
発明に対応するものである。

【００６０】図１５において、図１と同一符号は同一ま
たは相当する部分を示し、１２０は図１のＤ／Ａ変換器
１０７，１０８及びアナログ加算器１１０に代えて設け
られたデジタル加算器であり、ループフィルタ１０６が
出力する周波数成分とデジタル加算器１０９の出力を加
算する。１２１は図１のＶＣＯ１１１の代わりに設けら
れたデジタルＶＣＯであり、デジタル加算器１２０の出
力に応じてデジタルの再生クロックを発生する。

【００６１】また、スイッチ１０５及びループフィルタ
１０６により位相同期手段６１２が構成され、これは、
位相誤差検出手段６０１の出力に基づきアナログ再生信
号に位相同期したクロックを、デジタルＶＣＯ１２１に
発生させるものである。また、この位相同期手段６１２
は位相誤差検出手段６０１としての位相誤差検出器１０
１とともに第２の発振周波数制御手段５１１を構成し、
これは周波数ロック検出手段５０２により周波数ロック
状態にある旨が検出された時に、アナログ再生信号（位
相誤差検出器１０１に入力されるデジタル信号に相当）
に含まれる位相同期信号に位相同期した再生クロックを
発振するように、発振手段５１５としてのデジタルＶＣ
Ｏ１２１を制御するものである。

【００６２】また、データ保持器１０４及びデジタル加
算器１０９により、周波数引き込み手段６１４が構成さ
れ、これは周波数ロック状態にない時に周波数誤差検出
手段６０３により検出された周波数誤差を用いて周波数
引き込みを行うものである。そして、この周波数引き込
み手段６１４は周波数誤差検出手段６０３とともに、第
１の発振制御手段５１３を構成しており、これは、周波
数ロック検出手段５０２により周波数ロック状態にない
旨が検出された時に、アナログ再生信号に周波数同期し
た再生クロックを発振するように、発振手段５１５とし
てのデジタルＶＣＯ１２１を制御するものである。

【００６３】さらに、デジタル加算器１０９及びデジタ
ル加算器１２０により、クロック再生手段６１５が構成
され、これは、ループフィルタ１０６から出力される位
相成分，周波数成分およびデータ保持器１０４の出力を
入力とし、クロックを再生するものである。

【００６４】次に動作について説明する。予め位相同期
信号が記録された記録媒体から再生ヘッドにより読み出
したアナログ再生波形をＡ／Ｄ変換し、必要に応じて信
号処理されたデジタル信号より、位相誤差検出器１０１
は位相誤差量を計算する。周波数誤差検出器１０２は、
この位相誤差量を用いて周波数誤差量および初期周波数
誤差量を計算する。ここで周波数誤差量とは周波数誤差
検出器１０２に入力されたデータの持つ周波数誤差に比
例した値であり、初期周波数誤差量とは周波数引き込み
開始時点における周波数誤差に比例した値のことを表し
ている。

【００６５】データ保持器１０４は、周波数引き込み時
には初期周波数誤差量をクロックに同期して保持し、位
相引き込み時には周波数引き込みが完了した時の初期周
波数誤差量を保持したままでデータを更新しない。周波
数ロック検出器１０３は、周波数誤差検出器１０２で計
算された周波数誤差量より周波数引き込みが完了したか
否かを判定し、周波数引き込み完了の有無を示す周波数
ロック信号を、データ保持器１０４と周波数誤差検出器
１０２およびスイッチ１０５に対しこれらの制御信号と
して出力する。

【００６６】スイッチ１０５は、周波数ロック検出器１
０３からの周波数ロック信号により周波数引き込み時に
はＯＦＦ、周波数ロック後にはＯＮすることにより位相
引き込みを開始する。位相引き込み時には、スイッチ１
０５を介して得られる位相誤差量がループフィルタ１０
６により位相成分および周波数成分に変換され、位相成
分は加算器１０９でデータ保持器１０４の出力と加算さ
れる。また、ループフィルタ１０６により計算された周
波数成分は、加算器１２０で加算器１０９の出力と加算
され、デジタルＶＣＯ１２１に入力される。デジタルＶ
ＣＯ１２１は、入力信号に応じた周波数を持つクロック
を発振する。

【００６７】このような構成とすることにより、周波数
引き込み範囲を広げることが可能となり、クロック再生
時間を短縮することができる。また、デジタル信号のま
まで再生クロックを発生するため、Ｄ／Ａ変換器が不要
になり、回路規模の縮小や信号処理のさらなる高精度化
が達成できる。

【００６８】このように、本実施の形態２によれば、デ
ジタル回路により構成された周波数同期ループを追加
し、予め高速かつ高精度に周波数引き込みを行った後、
位相同期ループで位相引き込みを行ってクロック再生を
行うとともに、そのクロックの再生に関してもこれをデ
ジタル回路で実行するようにしたので、クロックの位相
同期が高速に行うことが可能となり、短いパターン長の
特定パターンで位相同期が可能となり、記録再生媒体の
なかのユーザーが使用可能な領域を増すことが可能とな
るばかりでなく、回路規模の縮小も可能となる。

【００６９】実施の形態３．本実施の形態３は、周波数
補正器を設け、ＶＣＯの周波数を設定可能にすることに
より、周波数引き込み時間の短縮が可能なクロックリカ
バリ装置を実現したものであり、請求項１，２，４，
５，６，７，８，９，１０の発明に対応するものであ
る。

【００７０】図１２は、本発明の実施の形態３における
クロックリカバリ装置のブロック図を示すものである。
図において、図１と同一符号は同一または相当する部分
を示す。１１２はデータ保持器１０４の出力とＲＧ信号
（即ち、データの読み込みを指示する旨のリードゲート
信号）に基づいて周波数補正を行い、この補正後の信号
をＶＣＯ１１１に出力する，周波数補正手段６０６とし
ての周波数補正器である。

【００７１】そして、この図１２において、位相誤差検
出器１０１，周波数誤差検出器１０２，周波数ロック検
出器１０３，データ保持器１０４，スイッチ１０５，ル
ープフィルタ１０６，デジタル加算器１０９，周波数補
正器１１２はデジタル回路で構成されており、スイッチ
１０５，ループフィルタ１０６，Ｄ／Ａ変換器１０８に
より位相同期手段６０２が構成され、これは、位相誤差
検出手段６０１の出力に基づきアナログ再生信号に位相
同期したクロックをＶＣＯ１１１に発生させるものであ
る。また、この位相同期手段６０２は位相誤差検出手段
６０１としての位相誤差検出器１０１とともに第２の発
振制御手段５０１を構成し、これは周波数ロック検出手
段５０２により周波数ロック状態にある旨が検出された
時に、アナログ再生信号（位相誤差検出器１０１に入力
されるデジタル信号に相当）に含まれる位相同期信号に
位相同期した再生クロックを発振するように、発振手段
５０５としてのＶＣＯ１１１を制御するものである。

【００７２】また、データ保持器１０４，デジタル加算
器１０９，Ｄ／Ａ変換器１０７により、周波数引き込み
手段６０４が構成され、これは周波数ロック状態にない
時に周波数誤差検出手段６０３により検出された周波数
誤差を用いて周波数引き込みを行うものである。そし
て、この周波数引き込み手段６０４は周波数誤差検出手
段６０３とともに、第１の発振制御手段５０３を構成し
ており、これは、周波数ロック検出手段５０２により周
波数ロック状態にない旨が検出された時に、アナログ再
生信号に周波数同期した再生クロックを発振するよう
に、発振手段５０５としてのＶＣＯ１１１を制御するも
のである。

【００７３】さらに、デジタル加算器１０９，Ｄ／Ａ変
換器１０７，Ｄ／Ａ変換器１０８，アナログ加算器１１
０及びＶＣＯ１１１により、クロック再生手段６０５が
構成され、これは、ループフィルタ１０６から出力され
る位相成分，周波数成分およびデータ保持器１０４の出
力を入力とし、クロックを再生するものである。

【００７４】次に動作について説明する。予め位相同期
信号が記録された記録媒体から再生ヘッドにより読み出
したアナログ再生波形をＡ／Ｄ変換し、必要に応じて信
号処理されたデジタル信号より位相誤差検出器１０１は
位相誤差量を計算する。周波数誤差検出器１０２は、こ
の位相誤差量を用いて周波数誤差量および初期周波数誤
差量を計算する。ここで周波数誤差量とは周波数誤差検
出器１０２に入力されたデータの持つ周波数誤差に比例
した値であり、初期周波数誤差量とは周波数引き込み開
始時点における周波数誤差に比例した値のことを表して
いる。

【００７５】データ保持器１０４は、周波数引き込み時
には周波数誤差検出器１０２からの初期周波数誤差量を
クロックに同期して保持し、位相引き込み時には周波数
引き込みが完了した時の初期周波数誤差量を保持したま
まデータを更新しない。周波数ロック検出器１０３は、
周波数誤差検出器１０２で計算された周波数誤差量より
周波数引き込みが完了したか否かを判定し、周波数引き
込み完了の有無を示す周波数ロック信号をデータ保持器
１０４と周波数誤差検出器１０２およびスイッチ１０５
へそれぞれ制御信号として出力する。

【００７６】スイッチ１０５は、周波数ロック検出器１
０３からの周波数ロック信号により周波数引き込み時に
はＯＦＦ、周波数ロック後にはＯＮすることにより位相
引き込みを開始する。位相引き込み時には、スイッチ１
０５を介して入力された位相誤差量がループフィルタ１
０６により位相成分および周波数成分に変換され、位相
成分はデータ保持器１０４の出力とデジタル加算器１０
９により加算され、Ｄ／Ａ変換器１０７によりアナログ
量に変換される。また、ループフィルタ１０６により計
算された周波数成分はＤ／Ａ変換器１０８によりアナロ
グ量に変換される。このように２系統のＤ／Ａ変換器を
用いるのは、ループフィルタ１０６により計算される位
相成分と周波数成分の大きさが大きく異なる（位相成分
／周波数成分＝１０００以上）ため、これらを一つのＤ
／Ａ変換器にて処理しようとすると、かなり広範囲をカ
バーするＤ／Ａ変換器が必要になり、コストアップの要
因になるからである。従って、利得の異なる２つのＤ／
Ａ変換器１０７，１０８を用いて処理を行っている。Ｄ
／Ａ変換器１０７とＤ／Ａ変換器１０８により変換され
たアナログ量は加算器１１０で加算され、ＶＣＯ１１１
に入力される。ＶＣＯ１１１は、入力信号に応じた周波
数を持つクロックを発振する。

【００７７】周波数補正器１１２は、データ保持器１０
４の出力を入力とする。周波数ロック時のデータ保持器
１０４の出力は、周波数引き込み開始時点における初期
周波数誤差を表している。これがある一定値以上の大き
さになる場合には、データ記録時の周波数と再生時の周
波数との間にある一定の誤差が存在することを示してい
る。またこの時、記録周波数がゾーンビットレコーディ
ングのようにゾーン毎に変化する場合には、ゾーン毎に
ある一定の割合の周波数誤差が出てくる可能性が高い。
周波数引き込みを高速に行うためには、初期周波数誤差
が小さいことが望ましいが、この点に基づき、周波数補
正器１１２がある一定の初期周波数誤差量を検知し、か
つ外部からのＲＧ信号によりＶＣＯ１１１の発振周波数
を設定する場合には、次回の周波数引き込み開始時点に
て、ＶＣＯ１１１を、その中心発振周波数を初期周波数
誤差量に応じた分補正し、発振させる。

【００７８】また初期周波数誤差が大きい時には、周波
数引き込みに用いるデータ数が多くなるため、周波数引
き込みに時間がかかり、与えられた特定パターンにて位
相引き込みまで完了できない場合も考えられる。この場
合も、リトライ開始時点にＶＣＯ１１１の中心発振周波
数を補正することにより、特定パターンにて位相引き込
みまで完了することが可能となる。このような構成をと
ることにより、周波数引き込み範囲をさらに広げること
が可能となり、かつ周波数引き込み時間を短縮し、クロ
ック再生時間を短縮することができる。

【００７９】図１３に、本発明の実施の形態３によるク
ロックリカバリ装置における周波数補正器の第１の構成
例を示す。図において、１１２１は初期周波数誤差ＩＦ
Ｅの絶対値を演算する絶対値演算器、１１２２は初期周
波数誤差ＩＦＥの符号を判定する符号判定器、１１２３
ａは絶対値演算器１１２１の出力と閾値ＴＶを比較する
比較器、１１２４ａは符号判定器１１２２の出力に応じ
て設定値１ ＳＶ１と設定値２ ＳＶ２のいずれかを選
択する選択器、１１２４ｂは比較器１１２３ａの出力に
応じて選択器１１２４ａの出力とグランド電位のいずれ
かを選択する選択器、１１２５は選択器１１２４ｂの出
力とラッチ１１２６の出力を加算する加算器、１１２６
は加算器１１２５の出力を入力とするラッチ、１１２４
ｃはＲＧの値に応じてラッチ１１２６の出力とグランド
電位のいずれかを選択しこれを補正値ＣＶとして出力す
る選択器である。

【００８０】次にその動作について説明する。まず、デ
ジタル値として与えられた初期周波数誤差量ＩＦＥの絶
対値を絶対値演算器１１２１にて計算し、この絶対値と
所定の値（閾値）ＴＶを比較器１１２３ａにて比較す
る。補正量は、比較器１１２３ａで初期周波数誤差の絶
対値が所定の値より大きいと判別した時には、選択器１
１２４ａの出力値、即ち、符号判定器１１２２にて判定
した符号により外部からの補正量（設定値１ ＳＶ１、
設定値２ ＳＶ２）を選択器１１２４ａにて選択した値
を選択し、そうでない場合には、グランド電位、即ち、
“０”を選択器１１２４ｂにより選択する。選択器１１
２４ｂの出力は、加算器１１２５に入力され、ラッチ１
１２６の出力と加算される。ラッチ１１２６はＲＧ信号
がＯＮからＯＦＦになる時に加算器１１２５の出力をラ
ッチする。なお、このラッチ１１２６から加算器１１２
５へのフィードバックは２回目の補正時により大きな補
正量が必要とされる場合のためにこれを設けているもの
である。ＲＧ信号はモード制御信号であり、ＲＧ信号が
ＯＮになるとリードモードとなり、クロックの再生、デ
ータの再生が開始されるものである。選択器１１２４ｃ
は、ＲＧ信号がＯＮの時ラッチ１１２６の出力を選択
し、ＲＧ信号がＯＦＦの時には補正量としてグランド電
位、即ち“０”を選択してこれを出力し、次のクロック
再生開始時にＶＣＯの制御電圧を変動させ補正する。

【００８１】このような構成をとることにより、ＶＣＯ
の中心発振周波数がある一定以上ずれている場合でもこ
れを補正することが可能となり、クロックリカバリ装置
は高速な周波数引き込みが可能となる。

【００８２】図１４に、本発明の実施の形態３によるク
ロックリカバリ装置における周波数補正器の第２の構成
例を示す。図において、１１２２は初期周波数誤差ＩＦ
Ｅの符号を判定する符号判定器、１１２３ａは初期周波
数誤差ＩＦＥと閾値（最大値）ＴＶＸを比較する比較
器、１１２３ｂは初期周波数誤差ＩＦＥと閾値（最小
値）ＴＶＮを比較する比較器、１１２７はこれら比較器
１１２３ａ，１１２３ｂの出力の論理積を生成する論理
積回路、１１２４ａは符号判定器１１２２の出力に応じ
て設定値１ ＳＶ１と設定値２ ＳＶ２のいずれかを選
択する選択器、１１２４ｂは論理積回路１１２７の出力
に応じて選択器１１２４ａの出力かグランド電位のいず
れかを選択し出力する選択器、１１２５は選択器１１２
４ｂの出力とラッチ１１２６の出力を加算する加算器、
１１２６は加算器１１２５の出力を入力とするラッチ、
１１２４ｃはＲＧの値に応じてラッチ１１２６の出力か
グランド電位のいずれかを選択する選択器である。

【００８３】次にその動作について説明する。まず、デ
ジタル値として与えられた初期周波数誤差量ＩＦＥと２
つの閾値を比較器１１２３ａと１１２３ｂにて比較す
る。２つの閾値は、初期周波数誤差のそれぞれ最大と最
小の閾値を表している。補正量は、比較器１１２３ａお
よび１１２４ｂで初期周波数誤差が所定の範囲外にある
（即ち、最大値より大きい、もしくは最小値より小さ
い）と判別した時には、選択器１１２４ａの出力値、即
ち、符号判定器１１２２にて判定した符号により外部か
らの補正量（設定値１ ＳＶ１、設定値２ ＳＶ２）を
選択器１１２４ａで選択した値、を選択し、範囲内の場
合には、補正量としてグランド電位、即ち“０”を選択
するよう、選択器１１２４ｂで選択する。選択器１１２
４ｂの出力は、加算器１１２５に入力され、ラッチ１１
２６の出力と加算される。ラッチ１１２６はＲＧ信号が
ＯＮからＯＦＦになる時に加算器１１２５の出力をラッ
チする。選択器１１２４ｃは、ＲＧ信号がＯＮの時にラ
ッチ１１２６の出力を選択し、ＲＧ信号がＯＦＦの時に
は補正量としてグランド電位、即ち“０”を選択してこ
れを出力し、次のクロック再生開始時にＶＣＯの制御電
圧を変動させ補正する。

【００８４】このような構成をとることにより、ＶＣＯ
の中心発振周波数がある一定以上ずれている場合でもこ
れを補正することが可能となり、クロックリカバリ装置
は高速な周波数引き込みが可能となる。このように、本
実施の形態３によれば、デジタル回路により構成された
周波数同期ループを追加し、予め高速かつ高精度に周波
数引き込みを行った後、位相同期ループで位相引き込み
を行ってクロック再生を行うようにするとともに、ＶＣ
Ｏの初期発振周波数を外部から設定できるようにしたの
で、クロックの位相同期を高速に行うことが可能とな
り、短いパターン長の特定パターンで位相同期が可能と
なり、記録再生媒体のなかのユーザーが使用可能な領域
を増すことが可能になるとともに、ＶＣＯの発振周波数
が大きくずれている場合でも、周波数引き込みを速やか
に行うことが可能になる。

【００８５】実施の形態４．実施の形態３では再生クロ
ックとしてアナログのものを得るようにしたが、図１６
に示すように、デジタルのものを得るようにしてもよ
く、この場合が請求項１，２，４，５，６，７，８，
９，１１の発明に対応するものである。図１６におい
て、図１２と同一符号は同一または相当する部分を示
す。この図１６において、スイッチ１０５及びループフ
ィルタ１０６により位相同期手段６１２が構成され、こ
れは、位相誤差検出手段６０１の出力に基づきアナログ
再生信号に位相同期したクロックを、デジタルＶＣＯ１
２１に発生させるものである。また、この位相同期手段
６１２は位相誤差検出手段６０１としての位相誤差検出
器１０１とともに第２の発振制御手段５１１を構成し、
周波数ロック検出手段５０２により周波数ロック状態に
ある旨が検出された時に、アナログ再生信号（位相誤差
検出器１０１に入力されるデジタル信号に相当）に含ま
れる位相同期信号に位相同期した再生クロックを発振す
るように、発振手段５１５としてのデジタルＶＣＯ１２
１を制御するものである。

【００８６】また、データ保持器１０４及びデジタル加
算器１０９により、周波数引き込み手段６１４が構成さ
れ、これは周波数ロック状態にない時に周波数誤差検出
手段６０３により検出された周波数誤差を用いて周波数
引き込みを行うものである。そして、この周波数引き込
み手段６１４は周波数誤差検出手段６０３とともに、第
１の発振制御手段５１３を構成しており、これは、周波
数ロック検出手段５０２により周波数ロック状態にない
旨が検出された時に、アナログ再生信号に周波数同期し
た再生クロックを発振するように、発振手段５１５とし
てのデジタルＶＣＯ１２１を制御するものである。

【００８７】さらに、デジタル加算器１０９，デジタル
加算器１２０及びデジタルＶＣＯ１２１により、クロッ
ク再生手段６１５が構成され、これは、ループフィルタ
１０６から出力される位相成分，周波数成分およびデー
タ保持器１０４の出力を入力とし、クロックを再生する
ものである。

【００８８】次に動作について説明する。予め位相同期
信号が記録された記録媒体から再生ヘッドにより読み出
したアナログ再生波形をＡ／Ｄ変換し、必要に応じて信
号処理されたデジタル信号より位相誤差検出器１０１は
位相誤差量を計算する。周波数誤差検出器１０２は、こ
の位相誤差量を用いて周波数誤差量および初期周波数誤
差量を計算する。ここで周波数誤差量とは周波数誤差検
出器１０２に入力されたデータの持つ周波数誤差に比例
した値であり、初期周波数誤差量とは周波数引き込み開
始時点における周波数誤差に比例した値のことを表して
いる。

【００８９】データ保持器１０４は、周波数引き込み時
には周波数誤差検出器１０２からの初期周波数誤差量を
クロックに同期して保持し、位相引き込み時には周波数
引き込みが完了した時の初期周波数誤差量を保持したま
まデータを更新しない。周波数ロック検出器１０３は、
周波数誤差検出器１０２で計算された周波数誤差量より
周波数引き込みが完了したか否かを判定し、周波数引き
込み完了の有無を示す周波数ロック信号をデータ保持器
１０４と周波数誤差検出器１０２およびスイッチ１０５
へそれぞれ制御信号として出力する。

【００９０】スイッチ１０５は、周波数ロック検出器１
０３からの周波数ロック信号により周波数引き込み時に
はＯＦＦ、周波数ロック後にはＯＮすることにより位相
引き込みを開始する。位相引き込み時には、スイッチ１
０５を介して入力された位相誤差量がループフィルタ１
０６により位相成分および周波数成分に変換され、位相
成分はデータ保持器１０４の出力とデジタル加算器１０
９により加算される。また、ループフィルタ１０６によ
り計算された周波数成分はデジタル加算器１２０によ
り、デジタル加算器１０９の出力と加算される。デジタ
ル加算器１２０の出力はデジタルＶＣＯ１２１に入力さ
れ、デジタルＶＣＯ１２１は、入力信号に応じた周波数
を持つクロックを発振する。

【００９１】周波数補正器１１２は、データ保持器１０
４の出力を入力とする。周波数ロック時のデータ保持器
１０４の出力は、周波数引き込み開始時点における初期
周波数誤差を表している。これがある一定値以上の大き
さになる場合には、データ記録時の周波数と再生時の周
波数との間にある一定の誤差が存在することを示してい
る。またこの時、記録周波数がゾーンビットレコーディ
ングのようにゾーン毎に変化する場合には、ゾーン毎に
ある一定の割合の周波数誤差が出てくる可能性が高い。
周波数引き込みを高速に行うためには、初期周波数誤差
が小さいことが望ましいことに基づき、周波数補正器１
１２がある一定の初期周波数誤差量を検知した場合に
は、次回の周波数引き込み開始時点にて、ＶＣＯ１２１
を、その中心発振周波数を初期周波数誤差量に応じた分
補正し、発振させる。

【００９２】また初期周波数誤差が大きい時には、周波
数引き込みに用いるデータ数が多くなるため、与えられ
た特定パターンにて位相引き込みまで完了できない場合
も考えられる。この場合も、リトライ開始時点にデジタ
ルＶＣＯ１２１の中心発振周波数を補正することによ
り、特定パターンにて位相引き込みまで完了することが
可能となる。このような構成をとることにより、周波数
引き込み範囲をさらに広げることが可能となり、かつ周
波数引き込み時間を短縮し、クロック再生時間を短縮す
ることができる。また、デジタル信号のままで再生クロ
ックを発生するため、Ｄ／Ａ変換器が不要になり、回路
規模の縮小や信号処理のさらなる高精度化が達成でき
る。

【００９３】このように、本実施の形態４によれば、デ
ジタル回路により構成された周波数同期ループを追加
し、予め高速かつ高精度に周波数引き込みを行った後、
位相同期ループで位相引き込みを行ってクロック再生を
行うようにするとともに、そのクロックの再生に関して
もこれをデジタル回路で実行し、かつ、ＶＣＯの初期発
振周波数を外部から設定できるようにしたので、クロッ
クの位相同期を高速に行うことが可能となり、短いパタ
ーン長の特定パターンで位相同期が可能となり、記録再
生媒体のなかのユーザーが使用可能な領域を増すことが
可能になるとともに、ＶＣＯの発振周波数が大きくずれ
ている場合でも、周波数引き込みを速やかに行うことが
可能になるばかりでなく、回路規模の縮小も可能とな
る。

【００９４】

【発明の効果】以上のように、本願の請求項１の発明に
係るクロックリカバリ装置によれば、記録媒体に予め記
録された位相同期信号を用いて、前記記録媒体から読み
出したアナログ再生信号に同期したクロックを再生する
クロックリカバリ装置において、前記アナログ再生信号
が前記再生クロックと周波数ロック状態にあるか否かを
判定する周波数ロック検出手段と、デジタル信号処理回
路により構成され、前記周波数ロック検出手段により周
波数ロック状態にない旨が検出された時に、前記アナロ
グ再生信号に周波数同期した再生クロックを発振するよ
うに発振手段を制御する第１の発振制御手段と、デジタ
ル信号処理回路により構成され、前記周波数ロック検出
手段により周波数ロック状態にある旨が検出された時
に、前記アナログ再生信号に含まれる位相同期信号に位
相同期した再生クロックを発振するように発振手段を制
御する第２の発振制御手段とを備えるようにしたので、
高速動作時のデジタル処理によるクロック遅延が発生し
ても周波数引き込みレンジを広く取ることが可能とな
り、かつ高速に周波数引き込みを行うことで、位相ロッ
クまでの時間を短縮することが可能となる効果がある。

【００９５】また、本願の請求項２の発明に係るクロッ
クリカバリ装置によれば、記録媒体に予め記録された位
相同期信号を用いて、前記記録媒体から読み出したアナ
ログ再生信号に同期したクロックを再生するクロックリ
カバリ装置において、前記アナログ再生信号と前記クロ
ックの間の位相誤差に比例した値を計算しデジタル値と
して出力する位相誤差検出手段と、前記位相誤差検出手
段の出力に基づき前記アナログ再生信号に位相同期した
前記クロックを発振する位相同期手段と、前記位相誤差
検出手段の出力を入力データとし前記アナログ再生信号
と前記クロックの間の周波数誤差に比例した値を計算し
デジタル値として出力する周波数誤差検出手段と、前記
周波数誤差検出手段の出力を入力データとし周波数ロッ
ク状態か否かを検出する周波数ロック検出手段と、前記
周波数ロック状態にない時に前記周波数誤差検出手段に
より検出された周波数誤差を用いて周波数引き込みを行
う周波数引き込み手段とを備えるようにしたので、高速
動作時のデジタル処理によるクロック遅延が発生しても
周波数引き込みレンジを広く取ることが可能となり、か
つ高速に周波数引き込みを行うことで、位相ロックまで
の時間を短縮することが可能となる効果がある。

【００９６】また、本願の請求項３の発明に係るクロッ
クリカバリ装置によれば、記録媒体に予め記録された位
相同期信号を用いて、前記記録媒体から読み出したアナ
ログ再生信号に同期したクロックを再生するクロックリ
カバリ装置において、前記アナログ再生信号と前記クロ
ックの間の位相誤差に比例した値を計算しデジタル値と
して出力する位相誤差検出手段と、前記位相誤差検出手
段の出力を入力データとし前記アナログ再生信号と前記
クロックの間の周波数誤差に比例した値を計算しデジタ
ル値として出力する周波数誤差検出手段と、前記周波数
誤差検出手段の出力を入力データとし周波数ロック状態
か否かを検出する周波数ロック検出手段と、前記周波数
ロック検出手段の出力信号を制御信号とし前記周波数誤
差検出手段の出力データを保持するデータ保持手段と、
前記周波数ロック検出手段の出力信号により前記位相誤
差検出手段の出力信号をＯＮ／ＯＦＦするスイッチと、
前記スイッチの出力を入力データとするデジタルループ
フィルタと、前記デジタルループフィルタから出力され
る位相成分，周波数成分および前記データ保持手段の出
力を入力データとし前記クロックを再生するクロック再
生手段とを備えるようにしたので、高速動作時のデジタ
ル処理によるクロック遅延が発生しても周波数引き込み
レンジを広く取ることが可能となり、かつ高速に周波数
引き込みを行うことで、位相ロックまでの時間を短縮す
ることが可能となる効果がある。

【００９７】また、本願の請求項４の発明に係るクロッ
クリカバリ装置によれば、記録媒体に予め記録された位
相同期信号を用いて、前記記録媒体から読み出したアナ
ログ再生信号に同期したクロックを再生するクロックリ
カバリ装置において、前記アナログ再生信号と前記クロ
ックの間の位相誤差に比例した値を計算しデジタル値と
して出力する位相誤差検出手段と、前記位相誤差検出手
段の出力を入力データとし前記アナログ再生信号と前記
クロックの間の周波数誤差に比例した値を計算しデジタ
ル値として出力する周波数誤差検出手段と、前記周波数
誤差検出手段の出力を入力データとし周波数ロック状態
か否かを検出する周波数ロック検出手段と、前記周波数
ロック検出手段の出力信号を制御信号とし前記周波数誤
差検出手段の出力データを保持するデータ保持手段と、
前記周波数ロック検出手段の出力信号により前記位相誤
差検出手段の出力信号をＯＮ／ＯＦＦするスイッチと、
前記スイッチの出力を入力データとするデジタルループ
フィルタと、前記デジタルループフィルタから出力され
る位相成分，周波数成分および前記データ保持手段の出
力を入力データとし前記クロックを再生するクロック再
生手段と、前記データ保持手段の出力を入力データとし
前記クロック再生手段の発振周波数の補正を行う周波数
補正手段とを備えるようにしたので、高速動作時のデジ
タル処理によるクロック遅延が発生しても周波数引き込
みレンジを広く取ることが可能となり、かつ高速に周波
数引き込みを行うことで、位相ロックまでの時間を短縮
することが可能となり、周波数引き込み時間を短縮する
ことで、位相引き込みの時間を短縮することが可能とな
る効果がある。

【００９８】また、本願の請求項５の発明に係るクロッ
クリカバリ装置によれば、請求項３または４記載のクロ
ックリカバリ装置において、前記周波数誤差検出手段
は、ある一定時間における位相誤差に比例した値の差分
値をデジタル演算し、前記差分値の絶対値が所定の値よ
り小さい場合のみ累積計算を実行し周波数誤差に比例し
た値を演算するものであるものとしたので、時間軸にお
ける位相誤差量の傾きを用いて、正確かつ高速な周波数
引き込みを行うことが可能となる効果がある。

【００９９】また、本願の請求項６の発明に係るクロッ
クリカバリ装置によれば、請求項３または４記載のクロ
ックリカバリ装置において、前記周波数誤差検出手段
は、ある一定時間における位相誤差に比例した値の差分
値をデジタル演算し、前記差分値が所定の最大値より小
さくかつ所定の最小値より大きい場合のみ累積計算を実
行し周波数誤差に比例した値を演算するものであるもの
としたので、時間軸における位相誤差量の傾きを用い
て、正確かつ高速な周波数引き込みを行うことが可能と
なる効果がある。

【０１００】また、本願の請求項７の発明に係るクロッ
クリカバリ装置によれば、請求項３または４記載のクロ
ックリカバリ装置において、前記周波数誤差検出手段
は、ある一定時間における位相誤差に比例した値の差分
値をデジタル演算し、前記差分値の符号により前記差分
値に対して前記位相誤差検出手段の特性に対応した所定
の補正を行い、外部制御信号により選択された前記差分
値もしくは前記補正した値の絶対値が所定の値より小さ
い場合のみ累積計算を実行し周波数誤差に比例した値を
演算するものであるものとしたので、時間軸における位
相誤差量の傾きを用いて、正確かつ高速な周波数引き込
みを行うことが可能となる効果がある。

【０１０１】また、本願の請求項８の発明に係るクロッ
クリカバリ装置によれば、請求項４記載のクロックリカ
バリ装置において、前記周波数補正手段は、前記周波数
誤差検出手段から出力される周波数誤差に比例したデー
タの絶対値が所定の値より大きい場合には、クロック再
生開始時において前記クロック再生手段の発振周波数を
補正するものであるものとしたので、補正後の周波数引
き込み速度を向上することが可能となる効果がある。

【０１０２】また、本願の請求項９の発明に係るクロッ
クリカバリ装置によれば、請求項４記載のクロックリカ
バリ装置において、前記周波数補正手段は、前記周波数
誤差検出手段から出力される周波数誤差に比例したデー
タが所定の最大値より大きい場合もしくは所定の最小値
より小さい場合には、クロック再生開始時に前記クロッ
ク再生手段の発振周波数を補正するものであるものとし
たので、補正後の周波数引き込み速度を向上することが
可能となる効果がある。

【０１０３】また、本願の請求項１０の発明に係るクロ
ックリカバリ装置によれば、請求項３または４記載のク
ロックリカバリ装置において、前記クロック再生手段
は、前記デジタルループフィルタから出力される位相成
分と前記データ保持手段の出力を加算するデジタル加算
手段と、前記デジタル加算手段の出力をアナログ信号に
変換する第１のＤ／Ａ変換手段と、前記デジタルループ
フィルタから出力される周波数成分をアナログ信号に変
換する第２のＤ／Ａ変換手段と、前記第１の変換手段の
出力信号と前記第２のＤ／Ａ変換手段の出力信号を加算
するアナログ加算手段と、前記アナログ加算手段の出力
に応じた前記クロックを発生するクロック発生手段とを
有するものとしたので、クロック再生手段において、レ
ンジの大きいＤ／Ａ変換手段を用いることなくＤ／Ａ変
換を行うことが可能となり、コストアップを招くことな
く装置を構成できる効果がある。

【０１０４】また、本願の請求項１１の発明に係るクロ
ックリカバリ装置によれば、請求項３または４記載のク
ロックリカバリ装置において、前記クロック再生手段
は、前記デジタルループフィルタから出力される位相成
分と前記データ保持手段の出力を加算する第１のデジタ
ル加算手段と、前記第１のデジタル加算手段の出力と前
記デジタルループフィルタから出力される周波数成分を
加算する第２のデジタル加算手段と、前記第２のデジタ
ル加算手段の出力に応じた前記クロックを発生するデジ
タルクロック発生手段とを有するものとしたので、クロ
ック再生手段において、Ｄ／Ａ変換手段を用いることな
くクロックの再生を行うことが可能となり、装置の規模
を削減できる効果がある。

【図面の簡単な説明】

【図１】 本発明のクロックリカバリ装置の第１の実施
の形態のブロック図である。

【図２】 従来のＰＲＭＬ再生信号処理回路の一構成例
を示す図である。

【図３】 従来のクロックリカバリ装置の一構成例を示
す図である。

【図４】 位相誤差量を示す図である。

【図５】 位相引き込み時の位相誤差検出器出力を示す
図である。

【図６】 磁気記録再生装置の一般的な記録フォーマッ
トを示す図である。

【図７】 位相誤差検出器の特定パターンにおける位相
誤差検出特性を示す図である。

【図８】 ある周波数誤差が存在する場合の位相誤差検
出器出力を示す図である。

【図９】 本発明における周波数検出手段の第一の構成
例を示す図である。

【図１０】 本発明における周波数検出手段の第二の構
成例を示す図である。

【図１１】 本発明における周波数検出手段の第三の構
成例を示す図である。

【図１２】 本発明のクロックリカバリ装置の第３の実
施の形態のブロック図である。

【図１３】 本発明における周波数補正手段の第一の構
成例を示す図である。

【図１４】 本発明における周波数補正手段の第二の構
成例を示す図である。

【図１５】 本発明のクロックリカバリ装置の第２の実
施の形態のブロック図である。

【図１６】 本発明のクロックリカバリ装置の第４の実
施の形態のブロック図である。

【符号の説明】

１ クロックリカバリ １０１ 位相誤差検出器 １０２ 周波数誤差検出器 １０２１ａ，１０２１ｂ 遅延素子 １０２２ 減算器 １０２３ 絶対値演算器 １０２４ａ，１０２４ｂ，１０２４ｃ 選択器 １０２６ 加算器 １０２７ 符号判定器 １０２８ 乗算器 １０３ 周波数ロック検出器 １０４ データ保持器 １０５ スイッチ １０６ ループフィルタ １０７、１０８ Ｄ／Ａ変換器 １０９ デジタル加算器 １１０ アナログ加算器 １１１ ＶＣＯ １１２ 周波数補正器 １１２１ 絶対値演算器 １１２２ 符号判定器 １１２３ａ，１１２３ｂ，１１２３ｃ 比較器 １１２４ａ，１１２４ｂ，１１２４ｃ 選択器 １１２５ 加算器 １１２６ ラッチ ２ Ａ／Ｄ変換器 ３ ＰＲ等化器 ４ ＡＧＣ ５ ＬＰＦ ６ ビタビ復号器 ７ デコーダ ５０１，５１１ 第２の発振制御手段 ５０２ 周波数ロック検出手段 ５０３，５１３ 第１の発振制御手段 ５０５，５１５ 発振手段 ６０１ 位相誤差検出手段 ６０２，６１２ 位相同期手段 ６０３ 周波数誤差検出手段 ６０４，６１４ 周波数引き込み手段 ６０５，６１５ クロック再生手段 ６０６，６１６ 周波数補正手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 森江 隆史 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5D044 BC01 BC02 CC04 GM12 GM14 GM15 5J106 AA03 BB03 CC20 CC26 CC33 CC41 CC46 DD08 DD33 DD38 EE08 EE15 FF02 KK03 KK05 KK08

Claims (11)

【特許請求の範囲】
1. 【請求項１】 記録媒体に予め記録された位相同期信号
   を用いて、前記記録媒体から読み出したアナログ再生信
   号に同期したクロックを再生するクロックリカバリ装置
   において、 前記アナログ再生信号が前記再生クロックと周波数ロッ
   ク状態にあるか否かを判定する周波数ロック検出手段
   と、 デジタル信号処理回路により構成され、前記周波数ロッ
   ク検出手段により周波数ロック状態にない旨が検出され
   た時に、前記アナログ再生信号に周波数同期した再生ク
   ロックを発振するように発振手段を制御する第１の発振
   制御手段と、 デジタル信号処理回路により構成され、前記周波数ロッ
   ク検出手段により周波数ロック状態にある旨が検出され
   た時に、前記アナログ再生信号に含まれる位相同期信号
   に位相同期した再生クロックを発振するように発振手段
   を制御する第２の発振制御手段とを備えたことを特徴と
   するクロックリカバリ装置。
2. 【請求項２】 記録媒体に予め記録された位相同期信号
   を用いて、前記記録媒体から読み出したアナログ再生信
   号に同期したクロックを再生するクロックリカバリ装置
   において、 前記アナログ再生信号と前記クロックの間の位相誤差に
   比例した値を計算しデジタル値として出力する位相誤差
   検出手段と、 前記位相誤差検出手段の出力に基づき前記アナログ再生
   信号に位相同期した前記クロックを発振する位相同期手
   段と、 前記位相誤差検出手段の出力を入力データとし前記アナ
   ログ再生信号と前記クロックの間の周波数誤差に比例し
   た値を計算しデジタル値として出力する周波数誤差検出
   手段と、 前記周波数誤差検出手段の出力を入力データとし周波数
   ロック状態か否かを検出する周波数ロック検出手段と、 前記周波数ロック状態にない時に前記周波数誤差検出手
   段により検出された周波数誤差を用いて周波数引き込み
   を行う周波数引き込み手段とを備えたことを特徴とする
   クロックリカバリ装置。
3. 【請求項３】 記録媒体に予め記録された位相同期信号
   を用いて、前記記録媒体から読み出したアナログ再生信
   号に同期したクロックを再生するクロックリカバリ装置
   において、 前記アナログ再生信号と前記クロックの間の位相誤差に
   比例した値を計算しデジタル値として出力する位相誤差
   検出手段と、 前記位相誤差検出手段の出力を入力データとし前記アナ
   ログ再生信号と前記クロックの間の周波数誤差に比例し
   た値を計算しデジタル値として出力する周波数誤差検出
   手段と、 前記周波数誤差検出手段の出力を入力データとし周波数
   ロック状態か否かを検出する周波数ロック検出手段と、 前記周波数ロック検出手段の出力信号を制御信号とし前
   記周波数誤差検出手段の出力データを保持するデータ保
   持手段と、 前記周波数ロック検出手段の出力信号により前記位相誤
   差検出手段の出力信号をＯＮ／ＯＦＦするスイッチと、 前記スイッチの出力を入力データとするデジタルループ
   フィルタと、 前記デジタルループフィルタから出力される位相成分，
   周波数成分および前記データ保持手段の出力を入力デー
   タとし前記クロックを再生するクロック再生手段とを備
   えたことを特徴とするクロックリカバリ装置。
4. 【請求項４】 記録媒体に予め記録された位相同期信号
   を用いて、前記記録媒体から読み出したアナログ再生信
   号に同期したクロックを再生するクロックリカバリ装置
   において、 前記アナログ再生信号と前記クロックの間の位相誤差に
   比例した値を計算しデジタル値として出力する位相誤差
   検出手段と、 前記位相誤差検出手段の出力を入力データとし前記アナ
   ログ再生信号と前記クロックの間の周波数誤差に比例し
   た値を計算しデジタル値として出力する周波数誤差検出
   手段と、 前記周波数誤差検出手段の出力を入力データとし周波数
   ロック状態か否かを検出する周波数ロック検出手段と、 前記周波数ロック検出手段の出力信号を制御信号とし前
   記周波数誤差検出手段の出力データを保持するデータ保
   持手段と、 前記周波数ロック検出手段の出力信号により前記位相誤
   差検出手段の出力信号をＯＮ／ＯＦＦするスイッチと、 前記スイッチの出力を入力データとするデジタルループ
   フィルタと、 前記デジタルループフィルタから出力される位相成分，
   周波数成分および前記データ保持手段の出力を入力デー
   タとし前記クロックを再生するクロック再生手段と、 前記データ保持手段の出力を入力データとし前記クロッ
   ク再生手段の発振周波数の補正を行う周波数補正手段と
   を備えたことを特徴とするクロックリカバリ装置。
5. 【請求項５】 請求項３または４記載のクロックリカバ
   リ装置において、 前記周波数誤差検出手段は、ある一定時間における位相
   誤差に比例した値の差分値をデジタル演算し、前記差分
   値の絶対値が所定の値より小さい場合のみ累積計算を実
   行し周波数誤差に比例した値を演算するものであること
   を特徴とするクロックリカバリ装置。
6. 【請求項６】 請求項３または４記載のクロックリカバ
   リ装置において、 前記周波数誤差検出手段は、ある一定時間における位相
   誤差に比例した値の差分値をデジタル演算し、前記差分
   値が所定の最大値より小さくかつ所定の最小値より大き
   い場合のみ累積計算を実行し周波数誤差に比例した値を
   演算するものであることを特徴とするクロックリカバリ
   装置。
7. 【請求項７】 請求項３または４記載のクロックリカバ
   リ装置において、 前記周波数誤差検出手段は、ある一定時間における位相
   誤差に比例した値の差分値をデジタル演算し、前記差分
   値の符号により前記差分値に対して前記位相誤差検出手
   段の特性に対応した所定の補正を行い、外部制御信号に
   より選択された前記差分値もしくは前記補正した値の絶
   対値が所定の値より小さい場合のみ累積計算を実行し周
   波数誤差に比例した値を演算するものであることを特徴
   とするクロックリカバリ装置。
8. 【請求項８】 請求項４記載のクロックリカバリ装置に
   おいて、 前記周波数補正手段は、前記周波数誤差検出手段から出
   力される周波数誤差に比例したデータの絶対値が所定の
   値より大きい場合には、クロック再生開始時において前
   記クロック再生手段の発振周波数を補正するものである
   ことを特徴とするクロックリカバリ装置。
9. 【請求項９】 請求項４記載のクロックリカバリ装置に
   おいて、 前記周波数補正手段は、前記周波数誤差検出手段から出
   力される周波数誤差に比例したデータが所定の最大値よ
   り大きい場合もしくは所定の最小値より小さい場合に
   は、クロック再生開始時に前記クロック再生手段の発振
   周波数を補正するものであることを特徴とするクロック
   リカバリ装置。
10. 【請求項１０】 請求項３または４記載のクロックリカ
    バリ装置において、 前記クロック再生手段は、前記デジタルループフィルタ
    から出力される位相成分と前記データ保持手段の出力を
    加算するデジタル加算手段と、 前記デジタル加算手段の出力をアナログ信号に変換する
    第１のＤ／Ａ変換手段と、 前記デジタルループフィルタから出力される周波数成分
    をアナログ信号に変換する第２のＤ／Ａ変換手段と、 前記第１の変換手段の出力信号と前記第２のＤ／Ａ変換
    手段の出力信号を加算するアナログ加算手段と、 前記アナログ加算手段の出力に応じた前記クロックを発
    生するクロック発生手段とを有するものであることを特
    徴とするクロックリカバリ装置。
11. 【請求項１１】 請求項３または４記載のクロックリカ
    バリ装置において、 前記クロック再生手段は、 前記デジタルループフィルタから出力される位相成分と
    前記データ保持手段の出力を加算する第１のデジタル加
    算手段と、 前記第１のデジタル加算手段の出力と前記デジタルルー
    プフィルタから出力される周波数成分を加算する第２の
    デジタル加算手段と、 前記第２のデジタル加算手段の出力に応じた前記クロッ
    クを発生するデジタルクロック発生手段とを有するもの
    であることを特徴とするクロックリカバリ装置。