JP2001351945A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001351945A JP2001351945A JP2000167264A JP2000167264A JP2001351945A JP 2001351945 A JP2001351945 A JP 2001351945A JP 2000167264 A JP2000167264 A JP 2000167264A JP 2000167264 A JP2000167264 A JP 2000167264A JP 2001351945 A JP2001351945 A JP 2001351945A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor element
- thermosetting resin
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 異方性導電樹脂を用いた半導体実装では、金
属ボールとの接触による電気的接続を行うため、経年変
化による接続抵抗値の変動が課題となる。そこで、工程
が簡素で、経年変化に強い半導体装置の製造方法を提供
する。 【解決手段】 半田バンプ４を形成した配線基板５上に
熱硬化性樹脂１の膜を形成し、半田バンプ４を加熱して
溶融させながら配線基板５上に半導体素子２を搭載する
と同時に、熱硬化性樹脂１も硬化させて半導体素子２を
配線基板５上に固定することにより、電気的接続と樹脂
封止を同時に行え、工程が簡素化できるだけでなく、電
気的接続を半田による金属結合により得るため、経年変
化による接続抵抗値変動を大幅に低減し、高信頼性の半
導体装置を実現することができる。
属ボールとの接触による電気的接続を行うため、経年変
化による接続抵抗値の変動が課題となる。そこで、工程
が簡素で、経年変化に強い半導体装置の製造方法を提供
する。 【解決手段】 半田バンプ４を形成した配線基板５上に
熱硬化性樹脂１の膜を形成し、半田バンプ４を加熱して
溶融させながら配線基板５上に半導体素子２を搭載する
と同時に、熱硬化性樹脂１も硬化させて半導体素子２を
配線基板５上に固定することにより、電気的接続と樹脂
封止を同時に行え、工程が簡素化できるだけでなく、電
気的接続を半田による金属結合により得るため、経年変
化による接続抵抗値変動を大幅に低減し、高信頼性の半
導体装置を実現することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半田バンプと熱硬化
性樹脂材料を用いてパッケージ形成してなる半導体装置
の製造方法に関するものである。
性樹脂材料を用いてパッケージ形成してなる半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】近年、小型携帯機器の急速な進展に伴っ
て半導体装置の需要が急速に伸びてきている。それに伴
って、低コストで大量生産に有利な半導体装置の製造方
法が要求されてきている。その要求を実現する製造方法
として、熱硬化性樹脂内部に、ＮｉやＡｕ等の金属ボー
ルを分散させた異方性導電樹脂を用いた方法が提案され
ている。
て半導体装置の需要が急速に伸びてきている。それに伴
って、低コストで大量生産に有利な半導体装置の製造方
法が要求されてきている。その要求を実現する製造方法
として、熱硬化性樹脂内部に、ＮｉやＡｕ等の金属ボー
ルを分散させた異方性導電樹脂を用いた方法が提案され
ている。
【０００３】この製造プロセスは、図３に示す通り、配
線基板上に異方性導電樹脂１０の層を形成し（工程
ａ）、半導体素子２を配線基板５のパターンにアライメ
ントしてマウントし（工程ｂ）、半導体素子２上から加
熱、加圧してなる（工程ｃ）。
線基板上に異方性導電樹脂１０の層を形成し（工程
ａ）、半導体素子２を配線基板５のパターンにアライメ
ントしてマウントし（工程ｂ）、半導体素子２上から加
熱、加圧してなる（工程ｃ）。
【０００４】この方法は、半導体素子２と配線基板５の
電気的接続と信頼性を向上させるための樹脂封止の工程
が一度に行えるため、低コストで大量生産に有利な製造
方法といえる。また、この場合、半導体素子２と配線基
板５の電気的な導通は、異方性導電樹脂１０中の金属ボ
ール１１によって得られる。
電気的接続と信頼性を向上させるための樹脂封止の工程
が一度に行えるため、低コストで大量生産に有利な製造
方法といえる。また、この場合、半導体素子２と配線基
板５の電気的な導通は、異方性導電樹脂１０中の金属ボ
ール１１によって得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、この方
法で作成した半導体装置においては、半導体素子と配線
基板の電気的接続を金属ボールと接触させることで行っ
ているため、経年変化によって接続抵抗値が変動すると
いう問題があった。
法で作成した半導体装置においては、半導体素子と配線
基板の電気的接続を金属ボールと接触させることで行っ
ているため、経年変化によって接続抵抗値が変動すると
いう問題があった。
【０００６】そこで本発明は、半導体素子と配線基板の
電気的接続を金属結合によって行え、半導体素子と配線
基板の電気的接続と信頼性を向上させるための樹脂封止
の工程が一度に行える半導体装置の製造方法を提供する
ものである。
電気的接続を金属結合によって行え、半導体素子と配線
基板の電気的接続と信頼性を向上させるための樹脂封止
の工程が一度に行える半導体装置の製造方法を提供する
ものである。
【０００７】
【課題を解決するための手段】この課題を解決するため
に本発明の半導体装置の製造方法は、半田バンプを介し
て半導体素子と配線基板を電気的に接続してなる半導体
装置の製造方法において、半導体素子または配線基板に
半田バンプを形成し、前記配線基板の前記半導体素子接
続面側に熱硬化性樹脂の膜を形成し、前記熱硬化性樹脂
を介して前記配線基板上に前記半導体素子を搭載し、前
記半田バンプを加熱して溶融させながら前記半導体素子
と前記配線基板の電気的接続を得ると同時に、前記熱硬
化性樹脂も加熱硬化させて前記半導体素子を前記配線基
板上に固定することを特徴としている。この発明によれ
ば、半導体素子と配線基板の電気的接続を半田による金
属結合により得るため、経年変化による接続抵抗値変動
を大幅に低減することができる。
に本発明の半導体装置の製造方法は、半田バンプを介し
て半導体素子と配線基板を電気的に接続してなる半導体
装置の製造方法において、半導体素子または配線基板に
半田バンプを形成し、前記配線基板の前記半導体素子接
続面側に熱硬化性樹脂の膜を形成し、前記熱硬化性樹脂
を介して前記配線基板上に前記半導体素子を搭載し、前
記半田バンプを加熱して溶融させながら前記半導体素子
と前記配線基板の電気的接続を得ると同時に、前記熱硬
化性樹脂も加熱硬化させて前記半導体素子を前記配線基
板上に固定することを特徴としている。この発明によれ
ば、半導体素子と配線基板の電気的接続を半田による金
属結合により得るため、経年変化による接続抵抗値変動
を大幅に低減することができる。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、半田バンプを介して半導体素子と配線基板を電気的
に接続してなる半導体装置の製造方法において、半導体
素子または配線基板に半田バンプを形成し、前記配線基
板の前記半導体素子接続面側に熱硬化性樹脂の膜を形成
し、前記熱硬化性樹脂を介して前記配線基板上に前記半
導体素子を搭載し、前記半田バンプを加熱して溶融させ
ながら前記半導体素子と前記配線基板の電気的接続を得
ると同時に、前記熱硬化性樹脂も加熱硬化させて前記半
導体素子を前記配線基板上に固定することを特徴として
おり、半導体素子と配線基板の電気的接続と樹脂封止を
同時に行うため、工程が簡素化できるだけでなく、半導
体素子と配線基板の電気的接続を半田による金属結合に
より得るため、経年変化による接続抵抗値変動を大幅に
低減し、高信頼性の半導体装置を実現することができ
る。
は、半田バンプを介して半導体素子と配線基板を電気的
に接続してなる半導体装置の製造方法において、半導体
素子または配線基板に半田バンプを形成し、前記配線基
板の前記半導体素子接続面側に熱硬化性樹脂の膜を形成
し、前記熱硬化性樹脂を介して前記配線基板上に前記半
導体素子を搭載し、前記半田バンプを加熱して溶融させ
ながら前記半導体素子と前記配線基板の電気的接続を得
ると同時に、前記熱硬化性樹脂も加熱硬化させて前記半
導体素子を前記配線基板上に固定することを特徴として
おり、半導体素子と配線基板の電気的接続と樹脂封止を
同時に行うため、工程が簡素化できるだけでなく、半導
体素子と配線基板の電気的接続を半田による金属結合に
より得るため、経年変化による接続抵抗値変動を大幅に
低減し、高信頼性の半導体装置を実現することができ
る。
【０００９】本発明の請求項２に記載の発明は、請求項
１記載の半導体装置の製造方法であって、半田バンプを
配線基板上に形成し、前記配線基板上に半導体素子を加
熱しながら搭載してなることを特徴としており、半導体
素子を搭載すると同時に加熱も行うため、請求項１記載
の方法よりもさらに製造時間の短縮が可能となる。
１記載の半導体装置の製造方法であって、半田バンプを
配線基板上に形成し、前記配線基板上に半導体素子を加
熱しながら搭載してなることを特徴としており、半導体
素子を搭載すると同時に加熱も行うため、請求項１記載
の方法よりもさらに製造時間の短縮が可能となる。
【００１０】本発明の請求項３に記載の発明は、請求項
２記載の半導体装置の製造方法であって、熱硬化性樹脂
を半田バンプの高さよりも薄く形成してなることを特徴
としており、先に加熱された半導体素子に接触した半田
バンプが溶融して半導体素子と配線基板の電気的接続を
行い、その後、熱硬化性樹脂の硬化反応が始まるため、
半導体素子と配線基板の電気的接続の前に熱硬化性樹脂
が硬化することによる導通不良が発生しにくい。
２記載の半導体装置の製造方法であって、熱硬化性樹脂
を半田バンプの高さよりも薄く形成してなることを特徴
としており、先に加熱された半導体素子に接触した半田
バンプが溶融して半導体素子と配線基板の電気的接続を
行い、その後、熱硬化性樹脂の硬化反応が始まるため、
半導体素子と配線基板の電気的接続の前に熱硬化性樹脂
が硬化することによる導通不良が発生しにくい。
【００１１】本発明の請求項４に記載の発明は、請求項
３記載の半導体装置の製造方法であって、半導体素子と
配線基板を電気的に接続するまで前記配線基板側を冷却
し、その後、前記配線基板側への冷却操作を切って、熱
硬化性樹脂を完全硬化させることを特徴としており、熱
硬化性樹脂の未硬化状態で、半導体素子と配線基板の電
気的接続が行えるため、導通不良が発生しない。
３記載の半導体装置の製造方法であって、半導体素子と
配線基板を電気的に接続するまで前記配線基板側を冷却
し、その後、前記配線基板側への冷却操作を切って、熱
硬化性樹脂を完全硬化させることを特徴としており、熱
硬化性樹脂の未硬化状態で、半導体素子と配線基板の電
気的接続が行えるため、導通不良が発生しない。
【００１２】本発明の請求項５に記載の発明は、請求項
１記載の半導体装置の製造方法であって、半田バンプの
溶融温度よりも高い硬化温度特性を有した熱硬化性樹脂
を用いることを特徴としており、先に半田バンプが溶融
して配線基板との電気的接続を行い、その後、熱硬化性
樹脂の硬化反応が始まるため、半導体素子と配線基板の
電気的接続の前に熱硬化性樹脂が硬化することによる導
通不良が発生しない。
１記載の半導体装置の製造方法であって、半田バンプの
溶融温度よりも高い硬化温度特性を有した熱硬化性樹脂
を用いることを特徴としており、先に半田バンプが溶融
して配線基板との電気的接続を行い、その後、熱硬化性
樹脂の硬化反応が始まるため、半導体素子と配線基板の
電気的接続の前に熱硬化性樹脂が硬化することによる導
通不良が発生しない。
【００１３】本発明の請求項６に記載の発明は、請求項
１記載の半導体装置の製造方法であって、半田バンプの
表面に金メッキ処理を施したことを特徴としており、半
田バンプの酸化による接続不良を防ぐことができる。
１記載の半導体装置の製造方法であって、半田バンプの
表面に金メッキ処理を施したことを特徴としており、半
田バンプの酸化による接続不良を防ぐことができる。
【００１４】以下、本発明の実施の形態について図１、
図２を用いて説明する。
図２を用いて説明する。
【００１５】（実施の形態１）図１は、本実施の形態１
での半導体装置の製造方法を示す断面図である。図１に
おいて、１は熱硬化性樹脂、２は半導体素子、３は入出
力端子、４は半田バンプ、５は配線基板、６は配線パタ
ーンを示す。
での半導体装置の製造方法を示す断面図である。図１に
おいて、１は熱硬化性樹脂、２は半導体素子、３は入出
力端子、４は半田バンプ、５は配線基板、６は配線パタ
ーンを示す。
【００１６】図１に示す通り、本実施の形態での半導体
装置の製造方法では、半導体素子２に半田バンプ４を形
成し（工程ａ）、配線基板５には熱硬化性樹脂１の層を
形成し（工程ｂ）、配線基板５上に熱硬化性樹脂１を介
して半導体素子２を搭載し（工程ｃ）、半田バンプ４及
び熱硬化性樹脂１を加熱、加圧することにより、半導体
素子２と配線基板５の電気的接続を半田バンプ４を介し
て行い、樹脂封止を熱硬化性樹脂１の硬化により行う
（工程ｄ）。
装置の製造方法では、半導体素子２に半田バンプ４を形
成し（工程ａ）、配線基板５には熱硬化性樹脂１の層を
形成し（工程ｂ）、配線基板５上に熱硬化性樹脂１を介
して半導体素子２を搭載し（工程ｃ）、半田バンプ４及
び熱硬化性樹脂１を加熱、加圧することにより、半導体
素子２と配線基板５の電気的接続を半田バンプ４を介し
て行い、樹脂封止を熱硬化性樹脂１の硬化により行う
（工程ｄ）。
【００１７】また、熱硬化性樹脂１には、ペースト状ま
たはフィルタ状のものを用いる。この場合、電気的接続
と樹脂封止を同時に行うため、工程が簡素化するだけで
なく、半田バンプの金属結合により電気的接続を得るた
め、経年変化による接続抵抗値の変動が少なく、高い信
頼性の半導体装置が実現できる。
たはフィルタ状のものを用いる。この場合、電気的接続
と樹脂封止を同時に行うため、工程が簡素化するだけで
なく、半田バンプの金属結合により電気的接続を得るた
め、経年変化による接続抵抗値の変動が少なく、高い信
頼性の半導体装置が実現できる。
【００１８】なお、本実施の形態では、半田バンプを半
導体素子側に形成してなる構成を説明しているが、配線
基板側に形成しても同様の効果が得られる。
導体素子側に形成してなる構成を説明しているが、配線
基板側に形成しても同様の効果が得られる。
【００１９】なお、本実施の形態では、半田バンプ及び
熱硬化性樹脂の加熱を半導体素子上から行うように説明
しているが、基板側から加熱したり、高温の雰囲気中に
さらしても同様の効果が得られる。
熱硬化性樹脂の加熱を半導体素子上から行うように説明
しているが、基板側から加熱したり、高温の雰囲気中に
さらしても同様の効果が得られる。
【００２０】（実施の形態２）図２は、本実施の形態２
での半導体装置の製造方法を示す断面図である。
での半導体装置の製造方法を示す断面図である。
【００２１】図２に示す通り、本実施の形態での半導体
装置の製造方法では、配線基板５に半田バンプ４を形成
し（工程ａ）、配線基板５の半田バンプ４形成面側に熱
硬化性樹脂１の層を半田バンプ４の高さより薄く形成し
（工程ｂ）、配線基板５の熱硬化性樹脂１形成面に半導
体素子２を加熱しながら搭載することにより、熱硬化性
樹脂１より先に、突出した半田バンプ４の頭頂部が加熱
された半導体素子２に接触し、半田バンプ４が溶融して
半導体素子２の入出力端子３と接続され、その後、熱硬
化性樹脂１にも加熱された半導体素子２が接触し、熱硬
化性樹脂１も硬化反応が進み、半導体素子２を封止、固
定する（工程ｃ）。
装置の製造方法では、配線基板５に半田バンプ４を形成
し（工程ａ）、配線基板５の半田バンプ４形成面側に熱
硬化性樹脂１の層を半田バンプ４の高さより薄く形成し
（工程ｂ）、配線基板５の熱硬化性樹脂１形成面に半導
体素子２を加熱しながら搭載することにより、熱硬化性
樹脂１より先に、突出した半田バンプ４の頭頂部が加熱
された半導体素子２に接触し、半田バンプ４が溶融して
半導体素子２の入出力端子３と接続され、その後、熱硬
化性樹脂１にも加熱された半導体素子２が接触し、熱硬
化性樹脂１も硬化反応が進み、半導体素子２を封止、固
定する（工程ｃ）。
【００２２】また、熱硬化性樹脂１には、ペースト状の
ものを用いる。この場合、半田バンプが溶融して、半導
体素子と接続される前に、熱硬化性樹脂が硬化反応して
しまい、導通不良を引き起こすという問題がなくなる。
また、半導体素子を搭載する際に、半導体素子と半田バ
ンプが電気的に接続されるまで基板側を冷却し、熱硬化
性樹脂の硬化反応のタイミングを遅らせることにより、
さらに確実な導通が得られるようになる。特に、反応性
の高い熱硬化性樹脂を用いる場合は、この方法が有効と
なる。
ものを用いる。この場合、半田バンプが溶融して、半導
体素子と接続される前に、熱硬化性樹脂が硬化反応して
しまい、導通不良を引き起こすという問題がなくなる。
また、半導体素子を搭載する際に、半導体素子と半田バ
ンプが電気的に接続されるまで基板側を冷却し、熱硬化
性樹脂の硬化反応のタイミングを遅らせることにより、
さらに確実な導通が得られるようになる。特に、反応性
の高い熱硬化性樹脂を用いる場合は、この方法が有効と
なる。
【００２３】（実施の形態３）本実施の形態での半導体
装置の製造方法は、実施の形態１と同様である。ここで
の特徴は、使用する熱硬化性樹脂に半田バンプの溶融温
度よりも高い硬化温度特性を有した材料を用いることで
ある。これにより、半田バンプが溶融する前に、熱硬化
性樹脂が硬化し、導通不良を引き起こすという問題がな
くなる。
装置の製造方法は、実施の形態１と同様である。ここで
の特徴は、使用する熱硬化性樹脂に半田バンプの溶融温
度よりも高い硬化温度特性を有した材料を用いることで
ある。これにより、半田バンプが溶融する前に、熱硬化
性樹脂が硬化し、導通不良を引き起こすという問題がな
くなる。
【００２４】（実施の形態４）本実施の形態での半導体
装置の製造方法は、実施の形態１と同様である。ここで
の特徴は、半田バンプに金メッキ処理を施すことであ
る。これにより、半田バンプの酸化による接続不良を防
止することができる。
装置の製造方法は、実施の形態１と同様である。ここで
の特徴は、半田バンプに金メッキ処理を施すことであ
る。これにより、半田バンプの酸化による接続不良を防
止することができる。
【００２５】
【発明の効果】以上のように本発明での半導体装置の製
造方法は、半田バンプを溶融させながら半導体素子と配
線基板を電気的に接続すると同時に封止樹脂の役割を果
たす熱硬化性樹脂の硬化を行うため、工程が簡素化で
き、低コストで大量生産に有利な方法であるだけでな
く、半導体素子と配線基板の電気的接続を半田による金
属結合により得るため、経年変化による接続抵抗値変動
を大幅に低減し、高信頼性の半導体装置を実現すること
ができる。
造方法は、半田バンプを溶融させながら半導体素子と配
線基板を電気的に接続すると同時に封止樹脂の役割を果
たす熱硬化性樹脂の硬化を行うため、工程が簡素化で
き、低コストで大量生産に有利な方法であるだけでな
く、半導体素子と配線基板の電気的接続を半田による金
属結合により得るため、経年変化による接続抵抗値変動
を大幅に低減し、高信頼性の半導体装置を実現すること
ができる。
【図１】本発明の実施の形態１での半導体装置の製造方
法を示す工程断面図
法を示す工程断面図
【図２】本発明の実施の形態２での半導体装置の製造方
法を示す工程断面図
法を示す工程断面図
【図３】従来での半導体装置の製造方法を示す工程断面
図
図
１ 熱硬化性樹脂 ２ 半導体素子 ３ 入出力端子 ４ 半田バンプ ５ 配線基板 ６ 配線パターン
フロントページの続き (72)発明者 安保 武雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F044 KK08 KK16 LL04 LL11 QQ01 RR17 RR18 RR19 5F061 AA01 BA04 CA10 CB02
Claims (6)
- 【請求項１】 半田バンプを介して半導体素子と配線基
板を電気的に接続してなる半導体装置の製造方法におい
て、半導体素子または配線基板に半田バンプを形成し、
前記配線基板の前記半導体素子接続面側に熱硬化性樹脂
の膜を形成し、前記熱硬化性樹脂を介して前記配線基板
上に前記半導体素子を搭載し、前記半田バンプを加熱し
て溶融させながら前記半導体素子と前記配線基板の電気
的接続を得ると同時に、前記熱硬化性樹脂も加熱硬化さ
せて前記半導体素子を前記配線基板上に固定することを
特徴とする半導体装置の製造方法。 - 【請求項２】 半田バンプを配線基板上に形成し、前記
配線基板上に半導体素子を加熱しながら搭載してなるこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 熱硬化性樹脂を半田バンプの高さよりも
薄く形成してなることを特徴とする請求項２記載の半導
体装置の製造方法。 - 【請求項４】 半導体素子と配線基板を電気的に接続す
るまで前記配線基板側を冷却し、その後、前記配線基板
側への冷却操作を切って、熱硬化性樹脂を完全硬化させ
ることを特徴とする請求項３記載の半導体装置の製造方
法。 - 【請求項５】 半田バンプの溶融温度よりも高い硬化温
度特性を有した熱硬化性樹脂を用いることを特徴とする
請求項１記載の半導体装置の製造方法。 - 【請求項６】 半田バンプの表面に金メッキ処理を施し
たことを特徴とする請求項１記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167264A JP2001351945A (ja) | 2000-06-05 | 2000-06-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000167264A JP2001351945A (ja) | 2000-06-05 | 2000-06-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001351945A true JP2001351945A (ja) | 2001-12-21 |
Family
ID=18670442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000167264A Pending JP2001351945A (ja) | 2000-06-05 | 2000-06-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001351945A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007005340A (ja) * | 2005-06-21 | 2007-01-11 | Nec Electronics Corp | 半導体装置、回路基板及び半導体装置の製造方法 |
| JP2008535225A (ja) * | 2005-03-25 | 2008-08-28 | スタッツ チップパック リミテッド | 基板上に狭い配線部分を有するフリップチップ配線 |
| CN103869235A (zh) * | 2012-12-17 | 2014-06-18 | 巨擘科技股份有限公司 | 柔性测试装置及其测试方法 |
| US8810029B2 (en) | 2003-11-10 | 2014-08-19 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
-
2000
- 2000-06-05 JP JP2000167264A patent/JP2001351945A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9773685B2 (en) | 2003-11-10 | 2017-09-26 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection having relief structure |
| US9379084B2 (en) | 2003-11-10 | 2016-06-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US9373573B2 (en) | 2003-11-10 | 2016-06-21 | STATS ChipPAC Pte. Ltd. | Solder joint flip chip interconnection |
| US9219045B2 (en) | 2003-11-10 | 2015-12-22 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US8810029B2 (en) | 2003-11-10 | 2014-08-19 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
| US9922915B2 (en) | 2003-11-10 | 2018-03-20 | STATS ChipPAC Pte. Ltd. | Bump-on-lead flip chip interconnection |
| US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9064858B2 (en) | 2003-11-10 | 2015-06-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US9899286B2 (en) | 2003-11-10 | 2018-02-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9865556B2 (en) | 2003-11-10 | 2018-01-09 | STATS ChipPAC Pte Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
| US9385101B2 (en) | 2003-11-10 | 2016-07-05 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
| US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
| US8318537B2 (en) | 2005-03-25 | 2012-11-27 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| US9159665B2 (en) | 2005-03-25 | 2015-10-13 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
| JP2008535225A (ja) * | 2005-03-25 | 2008-08-28 | スタッツ チップパック リミテッド | 基板上に狭い配線部分を有するフリップチップ配線 |
| US10580749B2 (en) | 2005-03-25 | 2020-03-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming high routing density interconnect sites on substrate |
| JP2007005340A (ja) * | 2005-06-21 | 2007-01-11 | Nec Electronics Corp | 半導体装置、回路基板及び半導体装置の製造方法 |
| CN103869235A (zh) * | 2012-12-17 | 2014-06-18 | 巨擘科技股份有限公司 | 柔性测试装置及其测试方法 |
| JP2014119450A (ja) * | 2012-12-17 | 2014-06-30 | Princo Corp | 試験装置及びその試験方法 |
| US9182443B2 (en) | 2012-12-17 | 2015-11-10 | Princo Middle East Fze | Testing device and testing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531022B1 (en) | Mounting method of semiconductor element | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH1145954A (ja) | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 | |
| US6919646B2 (en) | Semiconductor device with contacting electrodes | |
| JP2001351945A (ja) | 半導体装置の製造方法 | |
| JP3477486B2 (ja) | 電子部品の実装体の製造方法 | |
| JP3705159B2 (ja) | 半導体装置の製造方法 | |
| JPH10270497A (ja) | 半導体素子固定方法 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP3495913B2 (ja) | 半導体装置実装用樹脂シート | |
| JPH10125725A (ja) | 半導体装置およびその製造方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| JPH11111755A (ja) | 半導体装置の製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP2002033349A (ja) | 半導体素子の実装方法、及び回路基板 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JPH05283480A (ja) | 電子回路部品の接続方法 | |
| JPH09181120A (ja) | 半導体装置およびその製造方法 | |
| JP2721789B2 (ja) | 半導体装置の封止方法 | |
| JP2001257305A (ja) | 樹脂封止型半導体装置及びその製造方法 |