JP2721789B2 - 半導体装置の封止方法 - Google Patents
半導体装置の封止方法Info
- Publication number
- JP2721789B2 JP2721789B2 JP5242645A JP24264593A JP2721789B2 JP 2721789 B2 JP2721789 B2 JP 2721789B2 JP 5242645 A JP5242645 A JP 5242645A JP 24264593 A JP24264593 A JP 24264593A JP 2721789 B2 JP2721789 B2 JP 2721789B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- resin
- sealing
- conductive adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
に実装する際の封止に関するものであり、特にフェース
ダウンで実装してなる半導体装置の封止方法に関するも
のである。
には半田付けがよく利用されていたが、近年、半導体装
置のパッケージの小型化と接続端子数の増加により、接
続端子間隔が狭くなり、従来の半田付け技術で対処する
ことが次第に困難になってきた。
板上に直付けして実装面積の小型化と効率的使用を図ろ
うとする方法が考えだされてきた。一例として、半導体
装置を回路基板に接続するに際し、あらかじめ半導体装
置の端子電極上に密着金属や拡散防止金属の蒸着膜とこ
の上にメッキにより形成した半田層とからなる電極構造
を有する半導体装置をフェースダウンにし、高温に加熱
して半田を回路基板の接続電極に融着するものがあっ
た。この実装構造は、接続後の機械的強度が強く、接続
が一括にできることなどから有効な方法であるとされて
いる(例えば、工業調査会、1980年1月15日発
行、日本マイクロエレクトロニクス協会編、『IC化実
装技術』)。
半導体装置の封止方法とその実装体の一例について説明
する。
半導体装置の実装体の要部断面図である。
体装置の端子電極、4は回路基板、5は回路基板4の表
面に形成された接続電極、8は前記接続電極5と前記端
子電極2を接合した半田接合部、9は半導体装置1を封
止した封止樹脂である。
ウンで実装された半導体装置の封止方法について、以下
その概略を説明する。
を、回路基板4の接続端子5の所定の位置に位置合わせ
を行ってフェースダウンで搭載した後、200〜300
℃の高温に加熱して半田を溶融して接続端子5に接合し
て、半導体装置1の実装を行う。その後、半導体装置1
と回路基板4との間隙に液状の封止樹脂を充填し、12
0℃程度で加熱硬化させることで、半導体装置1を封止
樹脂9で封止した実装体を得るものである。
ような半導体装置の実装体においては、次のような問題
がある。
リティに欠けるため、半導体装置1と回路基板4との間
隙に充填した液状の封止樹脂を熱硬化する際に、半導体
装置1と回路基板4の熱膨張係数の差により生じる熱応
力が半田接合部8に加わり、大きな内部歪が生じる。
比較的低温で硬化が可能な封止樹脂が用いられるが、半
導体装置1を封止樹脂9の硬化温度以上で使用する場合
には封止樹脂9の熱膨張により生じる新たな熱応力が半
田接合部8に加わる。
接続が信頼性の乏しいものになるといった問題点を有し
ていた。
であり、その目的とするところは、半導体装置と回路基
板とを信頼性高く接続することのできる半導体装置の封
止方法を提供することにある。
フェースダウンで導電性接着剤を用いて回路基板に実装
する半導体装置の封止方法において、フェースダウンで
実装した半導体装置と回路基板との間隙に半導体装置の
使用温度範囲以上の温度で硬化する熱硬化型の樹脂を充
填した後、180℃以上の温度で該熱硬化型の樹脂を加
熱硬化させることを特徴とする。
着剤を用いて回路基板に実装する場合に適用すると好適
である。
導体装置を導電性接着剤を用いて回路基板に実装するこ
とにより、接合部の剛性が低下しフレキシビリティが与
えられるため、半導体装置と回路基板との間隙に充填し
た封止樹脂を熱硬化する際の半導体装置と回路基板の熱
膨張係数の差により生じる熱応力の影響を小さくするこ
とができ、180℃以上の温度で加熱することが可能と
なった。この結果半導体装置の使用温度範囲以上の温度
で硬化する樹脂を封止樹脂として用いることができる。
においては収縮する状態を維持するので、この樹脂をフ
ェースダウンで実装する半導体装置の封止樹脂として用
いることにより、半導体装置の使用温度範囲(硬化温度
はこれより高く設定されている。)では半導体装置と回
路基板との間隙に充填した樹脂が常に収縮力を有するこ
とができ、半導体装置と回路基板との接合を常に安定な
状態に保持し、信頼性の高い半導体装置の実装体を得る
ことができる。
照しながら説明する。
る半導体装置の封止方法を示しており、1は半導体装
置、2は端子電極、3は半導体装置1を実装するのに用
いる導電性接着剤、4は回路基板、5は回路基板4の表
面に形成された接続電極、6は熱硬化型の樹脂である。
まず半導体装置1の端子電極2にあらかじめ導電性接着
剤3を形成しておく。このとき導電性接着剤3は端子電
極2に直接形成してもよいし、端子電極2にあらかじめ
形成した突起電極(バンプ)上に形成してもよい。
置1をフェースダウン(下向き)にして回路基板4の接
続電極5に位置合わせを行い、回路基板4上に半導体装
置1を搭載後、加熱して導電性接着剤3を硬化させるこ
とで、図2に示すように、半導体装置1の端子電極2と
回路基板4の接続電極5とを電気的に接続する。
と回路基板4との間隙に半導体装置の使用温度範囲以上
の温度で硬化する熱硬化型の樹脂6(例えばエポキシ樹
脂)を充填した後、180℃以上の温度で加熱して熱硬
化型の樹脂6の硬化を行う。
導体装置1と回路基板4の接合部の導電性接着剤3への
熱硬化型の樹脂6による応力は0となり、熱硬化型の樹
脂6の硬化反応が進むにつれて熱硬化型の樹脂6は硬化
収縮して、加熱硬化工程の最終段階においては、熱硬化
後の樹脂による収縮力により半導体装置1と回路基板4
の接合部の導電性接着剤3における密着力が増して接合
の安定性が向上する。
出された半導体装置1においては、図3に示すように、
半導体装置1と回路基板4との間隙の熱硬化後の樹脂6
の収縮により半導体装置1と回路基板4の接合部の導電
性接着剤3における密着力がより一層増して接合の安定
性がさらに向上した半導体装置1の実装体を得ることが
できる。
隙の熱硬化後の樹脂6は、半導体装置1の使用温度範囲
以上の温度で硬化しているために半導体装置1を使用す
る際に常に収縮力を有しており、半導体装置1と回路基
板4との接合を常に安定な状態に保持することができ、
信頼性の高い半導体装置の実装体が実現できる。
装置の使用温度範囲以上の温度で硬化をする熱硬化型の
樹脂を用いることができるため、導電性接着剤を用いて
フェースダウンで半導体装置と回路基板を接合する半導
体装置において、半導体装置と回路基板との間隙の熱硬
化後の樹脂による収縮力により半導体装置と回路基板の
接合部の導電性接着剤における密着力が増して接合の安
定性を向上することができる。
温度範囲以上の温度で硬化をする熱硬化型の樹脂を用い
ることができるため、半導体装置の使用温度範囲で常に
収縮力を有して半導体装置と回路基板との接合を常に安
定な状態に保持することができ、極めて安定で信頼性の
高い半導体装置の実装体を得ることができる。
導体装置1の端子電極2に形成するとしたが、回路基板
4の接続電極5に形成してもよい。
樹脂、シリコーン樹脂、ポリイミド樹脂、フェノール樹
脂などにAg、Au、Ni、Cuなどの導電粉を含んだ
もので、良好な導電性を有する導電性接着剤であればい
かなるものでもよい。
キシ樹脂、シリコーン樹脂、ポリイミド樹脂、フェノー
ル樹脂など、熱硬化による硬化収縮性を有する絶縁性樹
脂であればいかなるものでもよい。
装置の封止方法によれば、フレキシビリティのある導電
性接着剤を用いて半導体装置を回路基板に接合している
ため、両者の熱膨張係数の差により生ずる熱応力の影響
を小さくでき、180℃以上の温度で封止樹脂を加熱硬
化させることができる。このため半導体装置の使用温度
範囲以上の温度で硬化をする熱硬化型の樹脂を封止樹脂
として用いることができるため、導電性接着剤を用いて
フェースダウンで半導体装置と回路基板を接合する半導
体装置において、半導体装置と回路基板との間隙の熱硬
化後の樹脂による収縮力により半導体装置と回路基板の
接合部の導電性接着剤における密着力が増して接合の安
定性を向上することができる。
導体装置の実装体は、半導体装置の使用温度範囲以上の
温度で硬化をする熱硬化型の樹脂を用いるため、半導体
装置の使用温度範囲で常に半導体装置と回路基板との接
合を安定な状態に保持することができ、極めて安定で信
頼性の高いものとなる。
法を説明する工程図である。
法を説明する工程図である。
の要部断面図である。
の実装体の要部断面図である。
Claims (2)
- 【請求項1】 半導体装置をフェースダウンで導電性接
着剤を用いて回路基板に実装する半導体装置の封止方法
において、フェースダウンで実装した半導体装置と回路
基板との間隙に半導体装置の使用温度範囲以上の温度で
硬化する熱硬化型の樹脂を充填した後、180℃以上の
温度で該熱硬化型の樹脂を加熱硬化させることを特徴と
する半導体装置の封止方法。 - 【請求項2】 半導体装置の突起電極を導電性接着剤を
用いて回路基板に実装したことを特徴とする請求項1記
載の半導体装置の封止方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5242645A JP2721789B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体装置の封止方法 |
KR1019940024239A KR0171438B1 (ko) | 1993-09-29 | 1994-09-27 | 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 |
EP94115187A EP0645805B1 (en) | 1993-09-29 | 1994-09-27 | Method for mounting a semiconductor device on a circuit board, and a circuit board with a semiconductor device mounted thereon |
DE69426347T DE69426347T2 (de) | 1993-09-29 | 1994-09-27 | Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf |
US08/709,606 US5670826A (en) | 1993-09-29 | 1996-09-09 | Method for mounting a semiconductor device on a circuit board using a conductive adhesive and a thermosetting resin, and a circuit board with a semiconductor device mounted thereon using the method |
US08/731,521 US5651179A (en) | 1993-09-29 | 1996-10-15 | Method for mounting a semiconductor device on a circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5242645A JP2721789B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体装置の封止方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07106356A JPH07106356A (ja) | 1995-04-21 |
JP2721789B2 true JP2721789B2 (ja) | 1998-03-04 |
Family
ID=17092134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5242645A Expired - Fee Related JP2721789B2 (ja) | 1993-09-29 | 1993-09-29 | 半導体装置の封止方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2721789B2 (ja) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0547841A (ja) * | 1991-08-20 | 1993-02-26 | Citizen Watch Co Ltd | 半導体装置の実装方法およびその実装構造 |
-
1993
- 1993-09-29 JP JP5242645A patent/JP2721789B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07106356A (ja) | 1995-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0171438B1 (ko) | 반도체 장치를 회로 기판상에 장착하는 방법 및 반도체 장치가 장착된 회로 기판 | |
JP3409957B2 (ja) | 半導体ユニット及びその形成方法 | |
KR20010105415A (ko) | 반도체 칩의 실장구조, 반도체 장치 및 반도체 장치의제조방법 | |
JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
JP3477486B2 (ja) | 電子部品の実装体の製造方法 | |
JP3520208B2 (ja) | 回路基板への半導体素子の装着方法、及び半導体装置 | |
JP2001351945A (ja) | 半導体装置の製造方法 | |
JPH0997815A (ja) | フリップチップ接合方法およびそれにより得られる半導体パッケージ | |
JP2721790B2 (ja) | 半導体装置の封止方法 | |
JP2721789B2 (ja) | 半導体装置の封止方法 | |
JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
JP2001035886A (ja) | 半導体装置及びその製造方法 | |
JP2637684B2 (ja) | 半導体装置の封止方法 | |
JPH10256304A (ja) | 半導体装置の製造方法 | |
JPH04171970A (ja) | 半導体装置 | |
JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
JP2548891B2 (ja) | 半導体装置の実装方法とその実装体 | |
JPH05315397A (ja) | 半導体装置の封止方法と封止構造 | |
JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
JP2002050717A (ja) | 半導体装置およびその製造方法 | |
JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
JPH01226162A (ja) | 半導体チップの接続方法 | |
JP3410298B2 (ja) | 半導体装置及び突起電極形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |