CN103869235A - 柔性测试装置及其测试方法 - Google Patents

柔性测试装置及其测试方法 Download PDF

Info

Publication number
CN103869235A
CN103869235A CN201310025296.8A CN201310025296A CN103869235A CN 103869235 A CN103869235 A CN 103869235A CN 201310025296 A CN201310025296 A CN 201310025296A CN 103869235 A CN103869235 A CN 103869235A
Authority
CN
China
Prior art keywords
electrical property
testing
point
testing electrical
flexible
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310025296.8A
Other languages
English (en)
Inventor
薛淦浩
杨之光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of CN103869235A publication Critical patent/CN103869235A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一种柔性测试装置及其测试方法，柔性测试装置包括一框架，可位置对应一芯片，芯片的表面具有至少一电性连接点。一柔性多层基板，固定于框架内。至少一电性测试点，对应至少一电性连接点形成于柔性多层基板的上表面，用以与至少一电性连接点接触，对芯片进行电性测试。并且至少一电性连接点或电性测试点可为一凸块。一惰性金属表面层或一贵金属表面层可形成且包覆至少一电性连接点的表面及至少一电性测试点的表面。

Description

柔性测试装置及其测试方法
技术领域
本发明涉及柔性测试基板及其测试方法，特别是涉及一种适用于高密度晶圆级测试(fine pitch)的柔性测试基板及其测试方法。
背景技术
随着集成电路(Integrated Circuit)技术飞快发展，相应的封装技术亦不断地达到前所未有、创新的技术水准。而在众多创新出来的封装技术当中，晶圆级封装(WLP, Wafer Level Packaging or CSP, Chip Scale Package)是IC芯片封装的一种方式，其具有指标性，被视为革命性技术突破的一环。晶圆级封装后，IC芯片的尺寸与晶粒原有尺寸相同，因此业界称为晶圆级芯片尺寸封装(WLCSP, Wafer Level Chip Scale Package)。无论晶圆级封装是直接在晶圆上进行封装，抑或其它任何形式的封装，当前IC芯片或晶粒等待测组件对外进行电性连接的锡球、凸块或焊垫接点不仅数量越来越多、尺寸越来越小，而且所述锡球、凸块接点之间的距离也同样地不断缩减(fine pitch)，以符合当前电子产品体积不断微缩的设计趋势。而现有的应用在晶圆级的针测技术不外乎采用水平式或垂直式探针卡的形式，为配合所述锡球、凸块接点数量越来越多、尺寸及其间距不断缩减，探针卡的探针数目便需要不断地增加并且探针之间的间距也随之缩小。探针的材料一般采用钨(W)、铍铜(BeCu)与钯(Pd)合金(Palladium alloy)等。而无论探针卡的形式为水平式或垂直式，当锡球、凸块接点不断缩小时，采用针测技术便会面临技术上的困难与缺点。
首先，采用针测技术时，为能达到电性测试中接触电阻的要求，探针要能刺破锡球、凸块接点的氧化层，在焊垫表面形成测试扎痕(probe mark)，但不能对锡球、凸块接点的结构造成破坏，这变得非常困难。为能使探针卡的测试针能确实接触焊垫，这种测试扎痕在测试中为必然出现的现象。且观察测试扎痕可知，测试扎痕过小，将造成接触不良使测试失败，测试扎痕过大，将会造成焊垫表面损伤使接合面产生孔隙，使后续接合制程接合不良，甚至焊垫表面损伤后产生氧化物，导致接合面氧化，从而降低接合强度。
因此，即便现有技术在探针的材料及构造上不断地进行改良，此仍为半导体测试产业中一个基本且主要的课题。当锡球、凸块接点不断缩小时，破坏的比例便随之升高。而为了确保测试后的良率，甚至需要再增加光学检测的机台及工艺，对针测后的产品进行检验，徒增没必要的成本与负担。
其次，锡球、凸块接点不似具有平面的焊垫，其不断缩小后，结构上已不具有足够的平坦表面，根本上再以探针对其进行针测已为极不可能的技术，即便是具有平面的焊垫，探针对表面的破坏所占比例过大，将会造成后续接合工艺接合不良、接合强度明显降低的问题骤增。因此，势必需发展一适用于高密度晶圆级密集间距(fine pitch)测试的柔性测试装置及其测试方法。
发明内容
本发明的主要目的在于提供一种柔性测试装置及其测试方法，无须采用探针卡针测的方式对电性连接点(锡球、凸块接点)进行测试，适用于高密度晶圆级密集间距(fine pitch)的测试，不会对电性测试点及电性连接点(锡球、凸块接点)造成破坏，可维持电性测试点及电性连接点的外观、形状或结构完整性，同时能满足电性测试中接触电阻的要求。
本发明柔性测试装置包括：
一框架，其位置对应一芯片，该芯片的表面具有至少一电性连接点；
一柔性多层基板，固定在框架内；
至少一电性测试点，对应至少一电性连接点，所述电性测试点形成在柔性多层基板的上表面，用以与至少一电性连接点接触，对芯片进行电性测试。
根据本发明柔性测试装置，对芯片进行电性测试时，至少一电性连接点与至少一电性测试点的接触面积大于1μm2。并且，可维持至少一电性连接点的接触面积内的表面结构完整，不易产生测试扎痕。至少一电性连接点与至少一电性测试点在进行电性测试后维持结构完整。再者，在本发明中，至少一电性连接点与至少一电性测试点的高度小于100μm。
根据本发明柔性测试装置，至少一电性连接点与至少一电性测试点的接触电阻可在5ohm以下，优选地可在1ohm以下。并且至少一电性连接点可为一凸块。一惰性金属表面层或一贵金属表面层可形成且包覆至少一电性连接点的表面及至少一电性测试点的表面。
本发明柔性测试装置更进一步包括一设置于框架与柔性多层基板之间的弹性支撑体。当至少一电性连接点与至少一电性测试点接触并对其产生外力时，弹性支撑体能对柔性多层基板提供支撑力。或者，本发明的柔性测试装置可更进一步包括至少一支撑突点，对应至少一电性测试点并形成在柔性多层基板的下表面。同样地能对柔性多层基板提供支撑力。
并且，柔性多层基板可以以焊接边缘的方式固接于框架内。或者，框架可更包括多个挟持部件或一上挟持板与一下挟持板，用以挟持柔性多层基板固定于框架内。
本发明还提供上述柔性测试装置的测试方法，所述测试方法包括：
提供一柔性多层基板，具有至少一形成于所述柔性多层基板上表面电性测试点；
移动芯片，使至少一电性连接点与至少一电性测试点接触；以及
对芯片进行电性测试。
由于本发明柔性测试装置及测试方法不必如现有技术采用探针卡针测的方式对电性连接点(锡球、凸块接点)进行测试，因此具有不会对芯片或晶圆上的电性连接点(锡球、凸块接点)造成破坏，可维持电性测试点及电性连接点的外观、形状或结构完整性的优点。并且，也能配合密集间距(fine pitch)的技术发展，而适用高密度晶圆级密集间距(fine pitch)的测试。同时，也具有能满足电性测试中接触电阻的要求的优点。
附图说明
图1所示为本发明柔性测试装置的第一实施例的剖面示意图。
图2所示为本发明柔性测试装置的第二实施例的剖面示意图。
图3示为本发明柔性测试装置以挟持方式固定柔性多层基板的简单示意图。
图4所示为本发明柔性测试装置以挟持板方式固定柔性多层基板的简单示意图。
图5所示为本发明测试方法的流程图。
附图中标号分别表示：
100       框架
102       挟持部件
104       上挟持板
106       下挟持板
108       紧固螺丝
110       调整弹簧
112       吸附孔
200       芯片  
300       电性连接点 
400       金属表面层
500       柔性多层基板
600       电性测试点
700       弹性支撑体
800       支撑突点
900       固定接点
F         特定外力
具体实施方式
请参考本发明图1，图1所示为本发明柔性测试装置的第一实施例的剖面示意图。在本实施例中，本发明柔性测试装置对一芯片200或者尚未切割、具有多个芯片200的一晶圆进行电性测试。本发明柔性测试装置包括一框架100、一柔性多层基板500、形成于柔性多层基板500的上表面的至少一电性测试点600以及一弹性支撑体700。
本发明柔性测试装置的柔性多层基板500的制作方法，如先在一临时载板上交替形成多个金属层及多个介电层，制作柔性多层基板。介电层的形成方法，例如：以聚酰亚胺(Polyimide)为材料，以旋转涂布法(Spin Coating)而形成。金属层则以金属剥离工艺(Metal Lift Off)形成。本发明采用的柔性多层基板一层的厚度可小于20μm甚至10μm，且由于介电层采用单一材质，多层基板各层间的应力的一致性高，能避免柔性多层基板从临时载板上分离后发生翘曲的问题。
接着，在柔性多层基板500的上表面形成电性测试点600。如图1所示，芯片200的表面具有至少一电性连接点300，所述电性连接点300例如为测试后用于进行芯片倒装封装的微凸块(MB, micro bump)，例如以微凸块焊接(MBB, micro bump bonding)的方式封装一芯片200 (裸晶, Die)。因此，在柔性多层基板500上表面形成的电性测试点600对应芯片200表面的电性连接点300的位置而形成。所述电性测试点600即用以与电性连接点300接触，对芯片200进行电性测试。然而众所周知，柔性多层基板500本来就会电性连接至外部的电路以及对芯片进行测试的一电性测试***(图1中并未显示)。
进一步，如图1所示，电性测试点600可为一凸块(bump)或一金属垫(pad)，电性连接点300亦可为一凸块(bump)或一金属垫(pad)。若电性连接点300为金属垫(pad)，电性测试点600则为凸块(bump)，两者接触进行电性测试。或者，若电性连接点300为凸块(bump)，电性测试点600则为金属垫(pad)，两者接触进行电性测试。或则，两者均为凸块(bump)，两者接触进行电性测试。
如前所述，本发明柔性测试装置用于对一芯片200或者尚未切割、具有多个芯片200的晶圆进行电性测试。框架100内所形成的面积大于欲进行电性测试的芯片，仅需芯片200的位置对应于框架100内即可。本发明框架100的形状可为矩形、长方形或圆形等，并没有特别的限定。
当柔性多层基板500固定在框架100内，将具有电性测试点600的一面朝上，且电性连接至外部电路及电性测试***后，即可对芯片200进行电性测试。接着，使芯片200具有电性连接点300的一面朝下，移动芯片200，使电性连接点300与电性测试点600接触，如图所示对芯片200施加一特定外力F。所施加的特定外力F，能使电性连接点300与电性测试点600的接触面积大于1μm2，且能使电性连接点300与电性测试点600的接触电阻在5ohm以下，甚至优选在1ohm以下。并且，本发明多应用在密集间距(fine pitch)的高密度晶圆级封装，因此电性连接点300与电性测试点600的高度小于100μm。
并且，一般实务中所使用的电性连接点300为体积小的凸块。根据本发明，进一步在电性连接点300的表面先形成一金属表面层400，即一惰性金属表面层或一贵金属表面层，例如金(Au)、铂(Pt)，包覆电性连接点300的表面。电性测试点600的表面也可以先形成一惰性金属表面层或一贵金属表面层，例如金(Au)、铂(Pt)，包覆其表面，或直接以惰性金属或贵金属制作电性测试点600。
上述表面形成惰性金属或贵金属的用意在于确保电性连接点300与电性测试点600两者的表面没有氧化层，因此电性连接点300与电性测试点600两者接触时不需要如现有技术中需要机械性地破坏氧化层，方可得到必须的电性接触。因此任何不易氧化的导电材料皆可以作为本发明电性连接点300与电性测试点600的表面披覆层(惰性金属或贵金属)。无需机械性破坏氧化层，即能实现本发明维持电性连接点300与电性测试点600表面的结构完整性。
因此，本发明采用金属与金属接触的柔性测试装置，不会像探针卡针测的方式那样对锡球、凸块接点造成破坏。因此，能配合密集间距(fine pitch)的技术发展，适用高密度晶圆级密集间距(fine pitch)的电性测试。并且无需施加过大的外力，如现有的针测技术刺破电性连接点300(锡球、凸块接点)的氧化层，以确保测试有效性。本发明不仅可维持电性连接点300及电性测试点600的外观、形状或结构完整性。也可维持电性连接点300及电性测试点600两者的接触面积内的表面结构完整，不易产生测试扎痕，并且电性连接点300的形状与电性测试点600的形状在进行电性测试后皆能维持结构完整性。即能实现电性连接点300与电性测试点600的接触面积大于1μm2，且接触电阻在5ohm以下，甚至优选在1ohm以下的优点。而本发明用以进行测试的柔性多层基板500相较于现有技术的测试探针，电性测试点600不需刺破电性连接点300，重复使用的次数大幅提高，使用寿命更可大幅延长。
并且在实际应用中，上述金属表面层400的厚度范围可在10nm~100nm之间，即可以确保电性连接点300与电性测试点600间的良好电性接触，厚度也可以更大，在锡凸块的应用中，金属表面层400可在后续回焊工艺(reflow)中即溶解入以锡为材料所形成的电性连接点300或电性测试点600中，且由于其所占成分比例极低，不会影响后续锡球接合工艺。
进一步，如图1中所显示，本发明柔性测试装置所包括的弹性支撑体700设置在框架100与柔性多层基板500之间，当电性连接点300与电性测试点600接触并对其产生外力F时，用以对柔性多层基板500提供支撑力。弹性支撑体700的材料及形状并没有特别的限制，只要能对柔性多层基板500发挥支撑效果即可。
图2所示为本发明柔性测试装置的第二实施例的剖面示意图。参见图2，本发明第二实施例的柔性测试装置包括一框架100、一柔性多层基板500、形成于柔性多层基板500的上表面的至少一电性测试点600以及至少一支撑突点800。
如同本发明第一实施例，先在一临时载板上交替形成多个金属层及多个介电层，制作柔性多层基板。介电层可以聚酰亚胺(Polyimide)为材料，以旋转涂布法(Spin Coating)而形成。金属层则以金属剥离工艺(Metal Lift Off)形成。本发明采用的柔性多层基板的一层的厚度可小于20μm甚至10μm。介电层采用单一材质，各层间的应力的一致性高，能避免柔性多层基板从临时载板分离后发生翘曲。接着，在柔性多层基板500上表面形成电性测试点300。如图1所示，芯片200的表面具有至少一电性连接点300，例如为进行测试后用于进行芯片倒装封装的微凸块(MB, micro bump)，例如以微凸块焊接(MBB, micro bump bonding)的方式封装一芯片200 (裸晶, Die)。因此，在柔性多层基板500上表面形成的电性测试点600对应芯片200表面的电性连接点300的位置。 
如上所述，本发明柔性测试装置用于对一芯片200或者尚未切割、具有多个芯片200的晶圆进行电性测试。框架100内所形成的面积大于欲进行电性测试的芯片，仅需芯片200位置对应于框架100内即可。本发明框架100的形状可为矩形、长方形或圆形等，并没有特别的限定。
根据本发明，进一步在电性连接点300的表面先形成一金属表面层400，即一惰性金属表面层或一贵金属表面层，例如金(Au)、铂(Pt)，包覆电性连接点300的表面。电性测试点600的表面也可先形成一惰性金属表面层或一贵金属表面层，例如金(Au)、铂(Pt)，包覆其表面，或直接以惰性金属或贵金属制作电性测试点600。
前述表面形成惰性金属或贵金属的用意在于确保电性连接点300与电性测试点600两者表面无氧化层，因此电性连接点300与电性测试点600两者接触时不需要如现有技术需要机械性地破坏氧化层，方可得到需要的电性接触。因此，任何不易氧化的导电材料均可以作为本发明的电性连接点300与电性测试点600的表面披覆层(惰性金属或贵金属)。不需要机械性破坏氧化层即能实现本发明维持电性连接点300与电性测试点600表面的结构完整性。并且，本发明多应用在密集间距(fine pitch)的高密度晶圆级封装，因此电性连接点300与电性测试点600的高度小于100μm。如图2所示，本发明第二实施例具有支撑突点800。所述支撑突点800设置于柔性多层基板500的下表面(形成电性测试点600的相对表面)，并且对应电性测试点600的位置。当电性连接点300与电性测试点600接触并对其产生外力F时，用以对柔性多层基板500提供支撑力。支撑突点800的材料及形状并没有特别的限制，只要能对柔性多层基板500，特别是能对电性测试点600发挥支撑效果即可。
测试方法如第一实施例，当柔性多层基板500固定在框架100内，将具有电性测试点600的一面朝上，且电性连接至外部电路及电性测试***后，即可用以对芯片200进行电性测试。接着，使芯片200具有电性连接点300的一面朝下，移动芯片200，使电性连接点300与电性测试点600接触，如图所示对芯片200施加一特定外力F。值得注意的是，所施加的特定外力F，能使电性连接点300与电性测试点600的接触面积大于1μm2，且能使电性连接点300与电性测试点600的接触电阻在5ohm以下，甚至优选在1ohm以下。因此，根据本发明采用金属与金属接触的柔性测试装置，不会如探针卡针测的方式对锡球、凸块接点造成破坏。因此，能配合密集间距(fine pitch)的技术发展，适用高密度晶圆级密集间距(fine pitch)的电性测试。并且无需施加过大的外力，如现有针测技术刺破电性连接点300(锡球、凸块接点或金属垫)的氧化层，以确保测试有效性。根据本发明，不仅可维持电性连接点300及电性测试点600的外观、形状或结构完整性。也可维持电性连接点300及电性测试点600两者的接触面积内的表面结构完整，不易产生测试扎痕，并且电性连接点300的形状与电性测试点600的形状在进行电性测试后皆能维持表面结构完整。即能实现电性连接点300与电性测试点600的接触面积大于1μm2，且接触电阻在5ohm以下，甚至优选在1ohm以下的优点。而本发明用以进行测试的柔性多层基板500相较于现有技术的测试探针，电性测试点600不需刺破电性连接点300，重复使用的次数大幅提高，使用寿命更可大幅延长。
进一步，如上所述，本发明电性连接点300与电性测试点600可为一凸块或金属垫。电性连接点300与电性测试点600为凸块的形状则可如本发明图中所示，为一半圆球状或平面金属垫，但并非以此为限，也可为柱状、块状、凸字状、锥体但顶部呈球状等，只要能符合前述条件，不易产生测试扎痕、接触面积大于1μm2、高度小于100μm而能实现接触电阻在5ohm以下，甚至优选在1ohm以下即可。
请参考本发明图3与图4。图3所示为本发明柔性测试装置以挟持方式固定柔性多层基板的简单示意图。图4所示为本发明柔性测试装置以挟持板方式固定柔性多层基板的简单示意图。如图1及图2中所示的第一、第二实施例中所述，柔性多层基板500通过固定接点900固定在框架100内。如图1及图2中所示，柔性多层基板500可以以焊接在其边缘的方式固接于框架100之内。或者如图3所示，本发明框架100包括多个挟持部件102。挟持部件102包括紧固螺丝108及调整弹簧110，用以挟持柔性多层基板500固定在框架100内，并且可调整柔性多层基板500所受的张力。或者如图4所示，本发明框架100可更包括一上挟持板104与一下挟持板106，下挟持板106具有吸附孔112，用以挟持柔性多层基板500固定于框架100内，可利用真空吸附(suction)的方式，进一步稳固地挟持柔性多层基板500。
请参考本发明图1至图5。图5所示为本发明测试方法的流程图。采用本发明柔性测试装置的测试方法包括下列步骤：
步骤S101：提供一柔性多层基板500，具有至少一形成于柔性多层基板500上表面的电性测试点600；
步骤S102：移动芯片200，使电性连接点300与电性测试点600接触；以及
步骤S103：对芯片200进行电性测试。
对芯片200进行电性测试会对芯片施加特定外力F。本发明利用柔性多层基板500对芯片200进行电性测试，柔性多层基板500本身变形的弹性大，可直接补偿电性连接点300与电性测试点600之间可能因承载芯片200的基板翘曲而导致多个电性连接点300间的高度差异。无论测试对象是芯片200或其它任何待测对象，其电性连接点300高度差异大，依据本发明柔性多层基板500进行电性测试，可接受电性连接点300的误差程度相较于现有技术，要大得许多，几乎不需要再考虑其它补偿手段。
并且，如前所述根据本发明，电性连接点300与电性测试点600间的接触面积大于1μm2，两者的接触电阻在5ohm以下，甚至在1ohm以下。进行电性测试后，电性连接点300与电性测试点600能维持结构完整，也能维持电性连接点300与电性测试点600两者的接触面积内的表面维持结构完整。
并且，在提供柔性多层基板500的步骤前，进一步包括一步骤，用惰性金属表面层或贵金属表面层400形成或包覆电性连接点300或电性测试点600的表面。
本发明中在对芯片200进行电性测试的步骤后，进一步包括一对芯片200进行回焊工艺，使惰性金属表面层或贵金属表面层400溶解入电性连接点300。
并且，在提供柔性多层基板500的步骤前，进一步包括在框架与柔性多层基板500间设置一弹性支撑体700的步骤，以在对芯片200进行电性测试的步骤中，用以对柔性多层基板500提供支撑力。
在提供柔性多层基板500的步骤前，进一步包括对应至少一电性测试点600，在柔性多层基板500下表面形成至少一支撑突点800的步骤，以在对芯片200进行电性测试的步骤中，用以对柔性多层基板500提供支撑力。
在提供柔性多层基板500的步骤中，进一步包括在一框架100内固定柔性多层基板500的步骤，其中柔性多层基板500的边缘以焊接的方式固接于框架100内。如以焊接柔性多层基板500边缘形成固定接点900的方式实现。
框架100进一步包括多个挟持部件102或者上下挟持板104、106，在框架内固定柔性多层基板的步骤可通过挟持柔性多层基板500固定在框架100的方式实现。
总言之，由于本发明柔性测试装置及测试方法不同于现有针测技术，且采用金属与金属接触的电性测试，因此不会对芯片或晶圆上的锡球或凸块接点造成破坏。并且，具有更好的接触电阻值。再者，也无需使用探针，更适用于高密度晶圆级密集间距(fine pitch)的测试。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (33)

1.一种柔性测试装置，其特征在于，包括： 一框架，对应一芯片，所述芯片表面具有至少一电性连接点； 一柔性多层基板，固定在所述框架内；以及 至少一电性测试点，对应所述至少一电性连接点，所述至少一电性测试点形成于所述柔性多层基板上表面，用以与所述至少一电性连接点接触，对所述芯片进行电性测试。
2.如权利要求1所述柔性测试装置，其特征在于，所述至少一电性连接点与所述至少一电性测试点在进行所述电性测试后维持结构完整。
3.如权利要求1所述柔性测试装置，其特征在于，对所述芯片进行电性测试时，所述至少一电性连接点与所述至少一电性测试点的接触面积大于1μm2。
4.如权利要求3所述柔性测试装置，其特征在于，所述至少一电性连接点的接触面积内的表面结构完整。
5.如权利要求1所述柔性测试装置，其特征在于，所述至少一电性连接点与所述至少一电性测试点的高度小于100μm。
6.如权利要求1所述柔性测试装置，其特征在于，所述至少一电性连接点与所述至少一电性测试点的接触电阻在5ohm以下。
7.如权利要求1所述柔性测试装置，其特征在于，所述至少一电性连接点与所述至少一电性测试点的接触电阻在1ohm以下。
8.如权利要求1所述柔性测试装置，其特征在于，一惰性金属表面层或一贵金属表面层形成或包覆所述至少一电性连接点的表面。
9.如权利要求8所述柔性测试装置，其特征在于，所述至少一电性连接点为一凸块。
10.如权利要求1所述柔性测试装置，其特征在于，一惰性金属表面层或一贵金属表面层形成或包覆所述至少一电性测试点的表面。
11.如权利要求10所述柔性测试装置，其特征在于，所述至少一电性测试点为一凸块。
12.如权利要求1所述柔性测试装置，其特征在于，进一步包括一弹性支撑体设置于所述框架与所述柔性多层基板之间，当所述至少一电性连接点与所述至少一电性测试点接触并对所述弹性支撑体产生外力时，用以对所述柔性多层基板提供支撑力。
13.如权利要求1所述柔性测试装置，其特征在于，进一步包括至少一支撑突点，对应所述至少一电性测试点形成于所述柔性多层基板下表面，当所述至少一电性连接点与所述至少一电性测试点接触并对所述支撑突点产生外力时，用以对所述柔性多层基板提供支撑力。
14.如权利要求1所述柔性测试装置，其特征在于，所述柔性多层基板以焊接边缘的方式固接于所述框架内。
15.如权利要求1所述柔性测试装置，其特征在于，所述框架进一步包括多个挟持部件，用以挟持所述柔性多层基板固定于所述框架内。
16.如权利要求1所述柔性测试装置，其特征在于，所述框架进一步包括一上挟持板与一下挟持板，用以挟持所述柔性多层基板固定于所述框架内。
17.一种对具有至少一电性连接点的芯片进行电性测试的测试方法，其特征在于，所述测试方法包括如下步骤： 提供一柔性多层基板，至少一电性测试点形成于所述柔性多层基板上表面； 移动所述芯片，使所述至少一电性连接点与所述至少一电性测试点对应接触；以及 对所述芯片进行电性测试。
18.如权利要求17所述的测试方法，其特征在于，所述至少一电性连接点与所述至少一电性测试点在所述电性测试后维持结构完整。
19.如权利要求17所述的测试方法，其特征在于，对所述芯片进行电性测试的步骤中，所述至少一电性连接点与所述至少一电性测试点的接触面积大于1μm2。
20.如权利要求19所述的测试方法，其特征在于，所述至少一电性连接点的所述接触面积内的表面维持结构完整。
21.如权利要求17所述的测试方法，其特征在于，所述至少一电性连接点与所述至少一电性测试点的高度小于100μm。
22.如权利要求17所述的测试方法，其特征在于，所述至少一电性连接点与所述至少一电性测试点的接触电阻在5ohm以下。
23.如权利要求17所述的测试方法，其特征在于，所述至少一电性连接点与所述至少一电性测试点的接触电阻在1ohm以下。
24.如权利要求17所述的测试方法，其特征在于，在提供所述柔性多层基板的步骤前，进一步包括一步骤，以一惰性金属表面层或一贵金属表面层形成或包覆所述至少一电性连接点的表面。
25.如权利要求24所述的测试方法，其特征在于，所述至少一电性连接点为一凸块。
26.如权利要求24所述的测试方法，其特征在于，在对该芯片进行电性测试的步骤后，进一步包括一对所述芯片进行回焊工艺，使所述惰性金属表面层或所述贵金属表面层溶解入所述至少一电性连接点。
27.如权利要求17所述的测试方法，其特征在于，在提供所述柔性多层基板的步骤前，进一步包括一步骤，以一惰性金属表面层或一贵金属表面层形成或包覆所述至少一电性测试点的表面。
28.如权利要求27所述的测试方法，其特征在于，所述至少一电性测试点为一凸块。
29.如权利要求17所述的测试方法，其特征在于，在提供所述柔性多层基板的步骤前，进一步包括设置一弹性支撑体在所述框架与所述柔性多层基板间的步骤，以在对所述芯片进行电性测试的步骤中，用以对所述柔性多层基板提供支撑力。
30.如权利要求17所述的测试方法，其特征在于，在提供所述柔性多层基板的步骤前，进一步包括对应所述至少一电性测试点，在所述柔性多层基板的下表面形成至少一支撑突点的步骤，以在对所述芯片进行电性测试的步骤中，用以对所述柔性多层基板提供支撑力。
31.如权利要求17所述的测试方法，其特征在于，在提供所述柔性多层基板的步骤中，进一步包括固定所述柔性多层基板于一框架内的步骤，其中所述柔性多层基板的边缘以焊接的方式固接于所述框架内。
32.如权利要求17所述的测试方法，其特征在于，在提供所述柔性多层基板的步骤中，进一步包括用多个挟持部件，以挟持所述柔性多层基板固定于一框架内。
33.如权利要求32所述的测试方法，其特征在于，所述挟持部件进一步包括一上挟持板与一下挟持板，用以挟持所述柔性多层基板固定于所述框架内。
CN201310025296.8A 2012-12-17 2013-01-24 柔性测试装置及其测试方法 Pending CN103869235A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101147926 2012-12-17
TW101147926A TWI490508B (zh) 2012-12-17 2012-12-17 軟性測試裝置及其測試方法

Publications (1)

Publication Number Publication Date
CN103869235A true CN103869235A (zh) 2014-06-18

Family

ID=49679300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310025296.8A Pending CN103869235A (zh) 2012-12-17 2013-01-24 柔性测试装置及其测试方法

Country Status (6)

Country Link
US (1) US9182443B2 (zh)
EP (1) EP2743708A3 (zh)
JP (1) JP5918205B2 (zh)
KR (1) KR20140079283A (zh)
CN (1) CN103869235A (zh)
TW (1) TWI490508B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407281A (zh) * 2014-10-29 2015-03-11 上海斐讯数据通信技术有限公司 一种用于集成电路板测试点布局方法
CN107656183A (zh) * 2016-07-25 2018-02-02 日月光半导体制造股份有限公司 测试装置
CN109752413A (zh) * 2018-12-27 2019-05-14 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法
CN110286310A (zh) * 2019-07-30 2019-09-27 河北普兴电子科技股份有限公司 基于半导体晶片表面的测试装置
CN110849526A (zh) * 2019-11-25 2020-02-28 上海航天控制技术研究所 一种机械臂力柔顺算法测试***及测试方法
CN112924844A (zh) * 2019-12-06 2021-06-08 迪科特测试科技(苏州)有限公司 探测装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5936579B2 (ja) * 2013-05-08 2016-06-22 本田技研工業株式会社 電流印加装置
US9726691B2 (en) 2014-01-07 2017-08-08 International Business Machines Corporation 3D chip testing through micro-C4 interface
KR101477243B1 (ko) * 2014-07-14 2014-12-30 양진석 프로브유닛 및 이를 갖는 엘이디 칩 검사장치
US20160091532A1 (en) * 2014-09-26 2016-03-31 Qualcomm Incorporated Flexible film electrical-test substrates with conductive coupling post(s) for integrated circuit (ic) bump(s) electrical testing, and related methods and testing apparatuses

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237811A (ja) * 1996-02-29 1997-09-09 Denso Corp 半導体試験装置
JPH11258268A (ja) * 1998-03-16 1999-09-24 Jsr Corp 半導体素子検査装置および検査方法
US20010040464A1 (en) * 1998-12-15 2001-11-15 Michinobu Tanioka Electric contact device for testing semiconductor device
JP2001351945A (ja) * 2000-06-05 2001-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003232831A (ja) * 2002-02-13 2003-08-22 Hitachi Cable Ltd 検査用配線基板及びその製造方法
TWM309109U (en) * 2006-09-25 2007-04-01 Global Master Tech Co Ltd Contacting test apparatus
TW201124728A (en) * 2010-01-08 2011-07-16 Nat Univ Kaohsiung Package body carrier.

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0332560B1 (en) * 1988-03-11 1994-03-02 International Business Machines Corporation Elastomeric connectors for electronic packaging and testing
JP2716663B2 (ja) 1993-09-21 1998-02-18 マイクロン・テクノロジー・インコーポレイテッド 半導体ダイの試験装置
JP2925964B2 (ja) 1994-04-21 1999-07-28 松下電器産業株式会社 半導体ウェハ収納器及び半導体集積回路の検査方法
US5977783A (en) * 1994-10-28 1999-11-02 Nitto Denko Corporation Multilayer probe for measuring electrical characteristics
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH11160356A (ja) 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
JP2000180469A (ja) * 1998-12-18 2000-06-30 Fujitsu Ltd 半導体装置用コンタクタ及び半導体装置用コンタクタを用いた試験装置及び半導体装置用コンタクタを用いた試験方法及び半導体装置用コンタクタのクリーニング方法
JP2001056346A (ja) * 1999-08-19 2001-02-27 Fujitsu Ltd プローブカード及び複数の半導体装置が形成されたウエハの試験方法
CN1262842C (zh) * 2000-06-16 2006-07-05 日本发条株式会社 微型接触器探针和电探针单元
US6703851B1 (en) * 2002-08-05 2004-03-09 Exatron, Inc. Test socket interposer
TW200532837A (en) * 2004-03-26 2005-10-01 Renesas Tech Corp Method for manufacturing semiconductor integrated circuit device
US7235412B1 (en) * 2004-05-11 2007-06-26 Xilinx, Inc. Semiconductor component having test pads and method and apparatus for testing same
TWI268129B (en) * 2004-10-04 2006-12-01 Himax Tech Ltd Verification method and fabricating method for flexible circuit board
US7776626B2 (en) * 2005-03-11 2010-08-17 Renesas Technology Corp. Manufacturing method of semiconductor integrated circuit device
US7501839B2 (en) * 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
JP4916717B2 (ja) * 2005-12-27 2012-04-18 日本発條株式会社 導電性接触子ホルダおよび導電性接触子ユニット
JPWO2009119904A1 (ja) * 2008-03-28 2011-07-28 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
WO2010096707A2 (en) * 2009-02-19 2010-08-26 Touchdown Technologies, Inc. Microelectronic contactor assembly, structures thereof, and methods of constructing same
US8430676B2 (en) * 2009-08-10 2013-04-30 Sv Probe Pte. Ltd. Modular space transformer for fine pitch vertical probing applications
JP4944982B2 (ja) 2010-08-10 2012-06-06 ルネサスエレクトロニクス株式会社 半導体ウェハの検査方法および半導体装置の製造方法
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9721912B2 (en) * 2011-11-02 2017-08-01 Maxim Integrated Products, Inc. Wafer-level chip-scale package device having bump assemblies configured to furnish shock absorber functionality
WO2013070201A1 (en) * 2011-11-09 2013-05-16 Advantest America, Inc. Fine pitch microelectronic contact array and method of making same
TWI433621B (zh) * 2011-12-28 2014-04-01 Princo Corp 超薄多層基板之封裝方法
TWI474444B (zh) * 2011-12-28 2015-02-21 Princo Corp 超薄多層基板之封裝方法
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237811A (ja) * 1996-02-29 1997-09-09 Denso Corp 半導体試験装置
JPH11258268A (ja) * 1998-03-16 1999-09-24 Jsr Corp 半導体素子検査装置および検査方法
US20010040464A1 (en) * 1998-12-15 2001-11-15 Michinobu Tanioka Electric contact device for testing semiconductor device
JP2001351945A (ja) * 2000-06-05 2001-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003232831A (ja) * 2002-02-13 2003-08-22 Hitachi Cable Ltd 検査用配線基板及びその製造方法
TWM309109U (en) * 2006-09-25 2007-04-01 Global Master Tech Co Ltd Contacting test apparatus
TW201124728A (en) * 2010-01-08 2011-07-16 Nat Univ Kaohsiung Package body carrier.

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407281A (zh) * 2014-10-29 2015-03-11 上海斐讯数据通信技术有限公司 一种用于集成电路板测试点布局方法
CN104407281B (zh) * 2014-10-29 2020-06-05 上海斐讯数据通信技术有限公司 一种用于集成电路板测试点布局方法
CN107656183A (zh) * 2016-07-25 2018-02-02 日月光半导体制造股份有限公司 测试装置
CN109752413A (zh) * 2018-12-27 2019-05-14 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法
CN109752413B (zh) * 2018-12-27 2021-08-03 苏州佳世达电通有限公司 测试两基板之间多个焊球的结构及其方法
CN110286310A (zh) * 2019-07-30 2019-09-27 河北普兴电子科技股份有限公司 基于半导体晶片表面的测试装置
CN110286310B (zh) * 2019-07-30 2021-04-27 河北普兴电子科技股份有限公司 基于半导体晶片表面的测试装置
CN110849526A (zh) * 2019-11-25 2020-02-28 上海航天控制技术研究所 一种机械臂力柔顺算法测试***及测试方法
CN110849526B (zh) * 2019-11-25 2021-12-07 上海航天控制技术研究所 一种机械臂力柔顺算法测试***及测试方法
CN112924844A (zh) * 2019-12-06 2021-06-08 迪科特测试科技(苏州)有限公司 探测装置

Also Published As

Publication number Publication date
US9182443B2 (en) 2015-11-10
KR20140079283A (ko) 2014-06-26
JP5918205B2 (ja) 2016-05-18
TW201425952A (zh) 2014-07-01
JP2014119450A (ja) 2014-06-30
US20140167803A1 (en) 2014-06-19
TWI490508B (zh) 2015-07-01
EP2743708A2 (en) 2014-06-18
EP2743708A3 (en) 2017-11-15

Similar Documents

Publication Publication Date Title
CN103869235A (zh) 柔性测试装置及其测试方法
US10371717B2 (en) 3D chip testing through micro-C4 interface
TWI783971B (zh) 電氣特性之檢查治具
JP2010276541A (ja) 薄膜プローブシートおよびその製造方法、プローブカード、ならびに半導体チップ検査装置
JP2012047674A (ja) 試験用個片基板、プローブ、及び半導体ウェハ試験装置
JP4343256B1 (ja) 半導体装置の製造方法
JP2000121673A (ja) コンタクタ
JPH11211755A (ja) 電子装置用試験装置
CN102473591A (zh) 互连封装结构及制造和使用该互连封装结构的方法
JP5859834B2 (ja) プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法
KR102410156B1 (ko) 반도체 패키지의 테스트 장치
US20210251086A1 (en) Manufacturing method of conductive member
JP4490978B2 (ja) コンタクタ
JPH0763787A (ja) プローブ構造
JP2011038930A (ja) プローブカード及び被検査装置のテスト方法
JP2003084040A (ja) 半導体検査装置の製造方法および半導体検査装置
JP5164543B2 (ja) プローブカードの製造方法
JP4492976B2 (ja) 半導体装置
TWI241669B (en) Planarizing and testing of BGA packages
KR20230005593A (ko) 검사용 소켓
TWI487922B (zh) 半導體元件用之測試設備及半導體元件之測試方法
JP2015021773A (ja) プローブ
CN115101434A (zh) 封装结构制作方法和芯片防翘曲装置
JP2021012040A (ja) 電気特性の検査冶具
JPH06160432A (ja) 検査装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140618

RJ01 Rejection of invention patent application after publication