JP2000252392A - 半導体素子搭載配線基板およびその実装構造 - Google Patents

半導体素子搭載配線基板およびその実装構造

Info

Publication number
JP2000252392A
JP2000252392A JP5026199A JP5026199A JP2000252392A JP 2000252392 A JP2000252392 A JP 2000252392A JP 5026199 A JP5026199 A JP 5026199A JP 5026199 A JP5026199 A JP 5026199A JP 2000252392 A JP2000252392 A JP 2000252392A
Authority
JP
Japan
Prior art keywords
sealing material
wiring board
insulating substrate
semiconductor element
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5026199A
Other languages
English (en)
Inventor
Masahiko Azuma
昌彦 東
Yoshiteru Tokumitsu
良照 徳満
Masato Yano
正人 矢野
Yoshihiro Nakao
吉宏 中尾
Kenichi Nagae
謙一 永江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP5026199A priority Critical patent/JP2000252392A/ja
Publication of JP2000252392A publication Critical patent/JP2000252392A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体素子を絶縁基板の表面に接着固定し、か
つ封止材によって封止された配線基板における反りの発
生や、封止材や半導体素子を接着するために用いられる
熱硬化性樹脂の吸湿を抑え、半導体素子の配線基板への
強固なかつ長期にわたり安定した電気接続を維持させ
る。 【解決手段】セラミック絶縁基板と、該絶縁基板の少な
くとも表面に被着形成されたメタライズ配線層と、前記
セラミック絶縁基板の表面に接着固定され、前記メタラ
イズ配線層とワイヤによって電気的に接続された半導体
素子とを具備し、前記ワイヤ及び前記半導体素子を熱硬
化性樹脂を含む封止材により封止してなり、且つ前記封
止材の表面に0〜100℃における熱膨張係数が15p
pm/℃以下、ヤング率が80GPa以上の高剛性板を
接着固定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミック配線基
板の表面に半導体素子を搭載し熱硬化性樹脂によって封
止された配線基板と、その配線基板をマザーボードなど
の外部回路基板への実装構造に関し、封止構造の熱履歴
特性、使用耐久性の改良に関するものである。
【0002】
【従来技術】従来、セラミック配線基板は、アルミナセ
ラミックスなどの絶縁基板の表面あるいは内部にメタラ
イズ配線層が配設された構造からなる。また、この配線
基板の代表的な例として、配線基板の表面に半導体素子
を搭載し、半導体素子を蓋体や樹脂などの封止材によっ
て気密に封止した半導体素子パッケージが知られてい
る。
【0003】このような半導体素子パッケージにおいて
は、例えば、アルミナセラミックスからなる絶縁基板の
表面に、タングステン等の高融点金属粉末から成るメタ
ライズ配線層が配設され、絶縁基板の表面に接着剤によ
って半導体素子を接着固定し、その半導体素子の電極と
メタライズ配線層とをワイヤボンディング法などによっ
てワイヤを介して電気的に接続される。その後、半導体
素子とワイヤとは熱硬化性樹脂を含む封止材によって気
密に封止される。
【0004】一般に、半導体素子の集積度が高まるほ
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
外部回路基板と接続するために配線基板の裏面に形成さ
れる接続端子の数も増大する傾向にある。そこで、接続
端子の構造もより高密度化できる構造が要求され、従来
から用いられているピン型の接続端子から半田などのボ
ール型の接続端子に代えたボールグリッドアレイ(BG
A)が主流となりつつある。
【0005】また、年々、パッケージ小型化への要求も
高まっており、このような小型化に対しては、最近で
は、チップ面積が配線基板の面積の50%以上のチップ
サイズパッケージ(CSP)も主流となりつつある。
【0006】さらに、前記半導体素子が搭載されたパッ
ケージ(配線基板)は、その底面に形成された接続端子
と、マザーボードなどの外部回路基板の表面に形成され
た配線導体とをロウ材などの導電性接着剤によって電気
的に接続固定することにより実装される。一般に、この
外部回路基板は、プリント基板などの樹脂成分を含有す
る有機質材料、あるいは有機質材料と無機質材料との複
合材料によって構成される。
【0007】ところが、BGAのような高密度で接続端
子を形成した配線基板において、絶縁基板として従来よ
り使用されているアルミナ、ムライト等のセラミックス
を用いると、ガラス−エポキシ樹脂複合材料などの有機
樹脂を含むプリント基板などの外部回路基板に実装した
場合、半導体素子の作動時に発する熱がセラミック絶縁
基板と外部回路基板の両方に繰り返し印加され、外部回
路基板とセラミック絶縁基板との熱膨張差によって発生
する熱応力によって、接続端子がセラミック絶縁基板か
ら剥離したり、接続端子の周囲にクラックが生じ、配線
基板を外部回路基板上に長期にわたり安定に維持できな
いという問題があった。
【0008】そこで、本出願人らは、従来のアルミナ、
ムライト等のセラミックスに変えて、絶縁基板を熱膨張
係数が8ppm/℃以上の高熱膨張、低ヤング率のセラ
ミックスによって形成することによって、外部回路基板
の熱膨張係数(15〜20ppm/℃)に近似させるこ
とにより配線基板の外部回路基板への接続信頼性を改善
することを提案した。
【0009】
【発明が解決しようとする課題】しかしながら、このよ
うな高熱膨張性・低ヤング率のセラミックスを絶縁基板
として用いた配線基板において半導体素子およびワイヤ
を封止材によって封止した場合、半導体素子およびワイ
ヤを封止するための封止材とセラミック絶縁基板との熱
膨張差から生じる応力によりセラミック絶縁基板が反り
やすいために、外部回路基板と配線基板との間を接続し
ている接続端子に高応力が働くという新たな問題が発生
することがわかった。
【0010】また、前記半導体素子の接着固定する接着
剤や封止材に用いられる熱硬化性樹脂はおもにエポキシ
樹脂からなるが、このエポキシ樹脂は吸湿性を有するた
めに、高湿雰囲気中に長時間保持されると、その接着性
や強度が著しく劣化するという問題もあった。
【0011】従って、本発明は、半導体素子を絶縁基板
の表面に接着固定し、かつ封止材によって封止された配
線基板における反りの発生や、封止材や半導体素子を接
着するために用いられる熱硬化性樹脂の吸湿を抑え、強
固な、かつ長期にわたり安定した電気接続を維持させる
ことのできる長期使用信頼性に顕著に優れた半導体素子
搭載配線基板を提供することを目的とするものである。
【0012】
【課題を解決するための手段】本発明者等は、上記目的
に対して種々検討を重ねた結果、半導体素子およびワイ
ヤを封止した封止材の表面に特定の物性を有するセラミ
ックス板または金属板を接着固定することにより、上記
目的が達成できることを見いだした。
【0013】即ち、本発明は、セラミック絶縁基板と、
該絶縁基板の少なくとも表面に被着形成されたメタライ
ズ配線層と、前記セラミック絶縁基板の表面に接着固定
され、前記メタライズ配線層とワイヤによって電気的に
接続された半導体素子とを具備し、前記ワイヤ及び前記
半導体素子が熱硬化性樹脂を含む封止材により封止され
てなる半導体素子搭載配線基板と、その配線基板を少な
くとも有機樹脂を含有する絶縁基体と、その表面に被着
形成された配線層を具備する外部回路基板の表面に搭載
し、前記配線基板の接続端子を前記外部回路基板の配線
層にロウ付けしてなる実装構造であって、前記半導体素
子搭載配線基板における封止材の表面に0〜100℃に
おける熱膨張係数が封止材よりも小さく、且つヤング率
が80GPa以上の高剛性板を接着固定したことを特徴
とするものである。
【0014】なお、上記配線基板およびその実装構造に
おいては、前記セラミックス板もしくは金属板の厚みが
0.2〜1mmであること、前記高剛性板の0〜100
℃における熱膨張係数が15ppm/℃以下であるこ
と、前記セラミック絶縁配線基板のヤング率が200G
Pa以下であること、さらには前記セラミックス板もし
くは金属板の面積が、前記封止材による封止面積の30
%以上であること、前記セラミック絶縁基板の0〜10
0℃における熱膨張係数が8ppm/℃以上であること
が望ましい。
【0015】
【作用】半導体素子搭載配線基板において、半導体素子
およびワイヤを封止するための熱硬化性樹脂を含む封止
材の熱膨張係数は、セラミック絶縁基板の熱膨張係数よ
り大きい。そのため、両者の熱膨張差によって特に低温
時に高応力が発生し、セラミック絶縁基板に反りが発生
し、その結果、配線基板と外部回路基板とを接続する接
続端子に対して高い応力が作用し、接続端子がセラミッ
ク絶縁基板から剥離したり、接続端子の周囲にクラック
が生じることにより接続不良が発生し、配線基板を外部
回路基板上に長期にわたり安定に維持できない。
【0016】これに対して、本発明によれば、封止材の
表面に封止材よりも熱膨張係数が小さく、ヤング率が8
0GPa以上のセラミックス板もしくは金属板からなる
高剛性板を接着固定することにより、封止材の膨張/収
縮を妨げることができるために、セラミック絶縁基板の
反りを低減することができる結果、前記接続端子に発生
する応力を低下させる。これにより、配線基板と外部回
路基板との間で接続不良をおこすことがなく、長期にわ
たり確実に強固な電気的接続が保持され、長期使用に対
しても高い信頼性が保たれる。
【0017】また、封止材の表面にセラミック板あるい
は金属板などの高剛性板を接着固定しているために、封
止材の外気と直接接する面積を削減することができるた
めに、封止材の吸湿性による封止材の封止性や半導体素
子を接着するための接着剤などの接着性などの劣化を防
止することができるために、半導体素子と絶縁基板との
電気的接続を長期にわたり強固に保持し、高い信頼性が
保たれる。
【0018】
【発明の実施の形態】以下に、本発明の半導体素子搭載
配線基板を添付図面に基づき詳細に説明する。図1は本
発明の半導体素子搭載配線基板と外部回路基板への実装
構造の一例を示す概略断面図であり、かかる例では、ボ
ールグリッドアレイ(BGA)型のチップサイズパッケ
ージ(CSP)に適用した場合を示している。なお、図
1において、AはBGA型パッケージ、Bは半導体素
子、Cは外部回路基板である。
【0019】パッケージAによれば、セラミック絶縁基
板1の表面には、メタライズ配線層として半導体素子B
と接続するためのメタライズパッド2が被着形成されて
いる。また、セラミック絶縁基板1の底面には、外部回
路基板Cと接続するための接続端子3が複数個取り付け
られており、この接続端子3は、絶縁基板1表面のメタ
ライズパッド2と絶縁基板1の内部に形成されたスルー
ホール導体4、内部メタライズ配線層5などを介して電
気的に接続されている。
【0020】図1のBGA型パッケージAにおいては、
接続端子3はボール状の半田ボールにより構成され、絶
縁基板1の底面に形成された接続パッド6に対して半田
等により取着されている。
【0021】一方、半導体素子Bは、Si材料からな
り、熱硬化性樹脂からなる接着剤7によって絶縁基板1
の表面に接着固定されている。また、半導体素子Bには
電極8が設けられており、この電極8はワイヤ9などの
導電性接続部材によってメタライズパッド2と電気的に
接続されている。また、この半導体素子Bおよびワイヤ
9は熱硬化性樹脂を含む封止材10によって外気から完
全に封止されている。
【0022】上記のパッケージAによれば、セラミック
絶縁基板1は、アルミナ、窒化ケイ素、シリカ、ホウケ
イ酸系ガラス、ムライトなどを主成分とするセラミック
材料からなるものであるが、特にこの絶縁基板1は、マ
ザーボードなどの有機樹脂を絶縁基体とする外部回路基
板への実装信頼性を高める上で、熱膨張係数が外部回路
基板の絶縁基体の熱膨張特性と近似していることが望ま
しい。かかる観点から、絶縁基板1の0〜100℃にお
ける熱膨張係数は8ppm/℃以上であることが望まし
い。
【0023】また、この絶縁基板1は、ヤング率が20
0GPa以下であることが望ましい。これは、絶縁基板
1のヤング率が小さいほど外部回路基板1との熱膨張差
による応力を緩和させることができることができるため
である。
【0024】さらには、メタライズ配線層2の材質とし
ては、銅、銀、金、タングステン、モリブデンなどが挙
げられるが、配線層の低抵抗化を図る上で、メタライズ
パッド2、スルーホール導体4、内部メタライズ配線層
5、接続パッド6などのメタライズ配線層は、銅、銀、
金の群から選ばれる少なくとも1種からなることが望ま
しい。また、これらのメタライズ配線層は、配線層の多
層化を図る上で絶縁基板1と同時焼成によって形成され
ることが望ましい。
【0025】上記の低抵抗金属と同時焼成するために
は、絶縁基板1は、800〜1100℃の温度で焼成可
能なセラミックス、特に、セラミックフィラーとガラス
との混合物を成形、焼成してなるガラスセラミックスが
最も好適である。この場合、ガラスとしては、ホウ珪酸
亜鉛系ガラス、ホウ珪酸鉛系ガラス、アルカリ珪酸系ガ
ラス、PbO系ガラス、BaO系ガラス、ZnO系ガラ
スなどの周知のガラス材料が用いられ、さらにセラミッ
クフィラーとしては、SiO2 (石英、クオーツ、トリ
ジマイト、クリストバライトなど)、Al2 3 、フォ
ルステライト、ムライト、ジルコニア、マグネシア、ペ
タライトなどが挙げられる。
【0026】このガラスとセラミックフィラーとは、焼
成温度が上記の範囲となるように適当な比率、具体的に
は、体積比率で20:80〜90:10の比率で複合化
されるのが好適である。
【0027】また、半導体素子Bおよびワイヤ9を封止
するための封止材10には、一般には、エポキシ樹脂、
フェノール樹脂、ポリイミド樹脂、ユリア樹脂、メラミ
ン樹脂の群から選ばれる少なくとも1種の熱硬化性樹脂
が含まれる。これらの熱硬化性樹脂は、硬化温度が10
0〜200℃であり、半導体素子Bなどに対して加熱に
よって悪影響を及ぼさない温度で硬化するものが選択さ
れる。また、これらの熱硬化性樹脂を含む封止材は、一
般に、0〜100℃における熱膨張係数は10〜50p
pm/℃程度であり、適宜、石英ガラス、アルミナ、マ
イカ、ジルコニウムシリケート、リチウムシリケートな
どを前記樹脂100重量部当たり、10〜200重量部
の割合で配合される。
【0028】本発明によれば、半導体素子Bおよびワイ
ヤ9を封止している封止材10の表面に高剛性板11を
接着固定することが大きな特徴である。また、前記高剛
性板11の0〜100℃における熱膨張係数は封止材1
0の熱膨張係数よりも小さいことが重要である。これ
は、高剛性板11の熱膨張係数が封止材よりも大きい
と、封止材の膨張/収縮を抑制することができず、熱サ
イクル特性が劣化する。特に高剛性板の熱膨張係数は1
5ppm/℃以下、特に12ppm/℃以下、さらには
10ppm/℃以下であることが望ましい。
【0029】また、前記高剛性板11のヤング率は80
GPa以上であることが重要である。このヤング率が8
0GPa未満では、高剛性板11が柔軟で変形しやすく
なるために、封止材の膨張/収縮を抑制する効果がな
く、パッケージ全体の反りを抑えることができず、熱サ
イクル特性が劣化する。このヤング率は、100GPa
以上、さらには150GPa以上であることが望まし
い。
【0030】さらに、高剛性板11の厚みは0.2mm
以上、特に0.3mm以上であることが望ましい。これ
は、高剛性板11の材質にもよるが、概して、高剛性板
11の厚みが0.2mmよりも薄いと高剛性板11と封
止材10との熱膨張差から生じる応力により、高剛性板
11が破壊または容易に変形してしまい、封止材10の
収縮を抑制する作用が十分に発揮されない場合があるた
めである。
【0031】逆に、この高剛性板11の厚みが厚すぎる
と、パッケージの小型化、薄肉化に適合できない場合が
あり、また、その高剛性板11の重みで封止材10内に
て封止されているワイヤ9に応力が発生し、ワイヤ9が
はずれるなどの障害が生じる場合もある。さらに、厚く
なると、高剛性板11と封止材10の熱膨張差より発生
する応力を板自体の変形で緩和することができなくな
り、高剛性板11と封止材10との間の界面の剥離につ
ながる。従って、高剛性板の厚さは1mm以下が適当で
ある。
【0032】さらに、上記高剛性板11の封止材10へ
の接着面積が、前記封止材による封止面積の30%以
上、特に50%以上であることが望ましい。この接着面
積は、平面的にみて、配線基板表面の封止材による全封
止面積に対する高剛性板の封止材との接着面積の面積比
率である。この面積が30%よりも小さいと、高剛性板
11による封止材の膨張/収縮を充分に抑制することが
難しくなる。
【0033】上記の特性を有する高剛性板11の材質と
しては、ガラス、ガラスセラミックス、アルミナ、窒化
ケイ素、ムライト、炭化ケイ素、ジルコニア、窒化アル
ミニウムのうちの少なくとも1種を主成分とするセラミ
ックス、またはSi、Mo、Pt、Ti、W、Zr、C
r、Nbのうちの少なくとも1種を主成分とする金属か
らなることが望ましい。
【0034】また、上記高剛性板11の封止材10への
載置は、絶縁基板1のヤング率が200GPa以下であ
る場合に特に有効である。即ち、絶縁基板1のヤング率
は前述した通り、外部回路基板との熱膨張差による応力
の発生を緩和させる上で200GPa以下であることが
望ましいが、逆に、封止材10との熱膨張差によって絶
縁基板1はヤング率が低いために変形が発生しやすくな
る。それに対して、本発明によれば、封止材10の表面
に高剛性板11を接着固定することにより、高熱膨張を
有する封止材10の膨張/収縮を妨げることができるた
めに、セラミック絶縁基板の反りを低減することができ
る。
【0035】上記のBGA型パッケージAは、以下のよ
うにして作製される。例えば、上記ガラス20〜90体
積%、上記フィラー80〜10体積%の混合物に、適時
有機バインダーを添加してスラリーを調整し、そのスラ
リーをシート状に成形した後、そのシート状成形体の表
面に、銅、金、銀などの低抵抗金属を含む導体ペースト
を印刷塗布する。また、所望により、シート状成形体の
所定箇所にマイクロドリルやレーザー等によりスルーホ
ールを形成して、ホール内に前記導体ペーストを充填す
る。そして、そのシート状成形体を複数積層圧着して積
層体を作製した後、これを窒素雰囲気、あるいは水蒸気
を含む窒素雰囲気中で脱脂後、800〜1000℃の温
度で焼成することにより、パッケージ構造の配線基板を
作製することができる。
【0036】そして、このBGA型パッケージAに半導
体素子Bを実装するには、絶縁基板1表面に未硬化(軟
質状態)の熱硬化性樹脂7を塗布した後、半導体素子B
を載置して接着し、約100乃至200℃の温度に加熱
することにより熱硬化性樹脂7が完全硬化して固定され
る。その後、ワイヤボンダー装置を用いて半導体素子B
の電極とメタライズパッド2とをワイヤ9により電気的
に接続する。
【0037】その後、ワイヤ9、半導体素子B全体を被
覆するように熱硬化性樹脂を含む封止材10を塗布し、
その上に熱膨張係数が15ppm/℃以下、ヤング率が
80GPa以上のセラミックスもしくは金属の高剛性板
5を載置し、その後約100乃至200℃の温度に加熱
することにより封止材を完全に硬化させると同時に、前
記高剛性板5を接着固定させる。このようにして、半導
体素子Bを搭載したBGA型パッケージを作製すること
ができる。
【0038】このようにして半導体素子が搭載されたB
GA型パッケージは、マザーボードなどの外部回路基板
Cの表面に実装される。この外部回路基板Cは、一般に
は、プリント基板などの有機樹脂としてエポキシ樹脂、
フェノール樹脂、アラミド樹脂、ポリイミド樹脂、ポリ
オレフィン樹脂から選ばれる少なくとも1種の熱硬化性
樹脂を含み、さらには、フィラー成分としてガラスなど
を含む、ガラス−エポキシ樹脂、ガラス−ポリイミド樹
脂複合材料などの有機樹脂を含む複合材料によて絶縁基
体12が形成されその表面には、Cu、Au、Al、N
i、Pb−Snから選ばれた少なくとも1種の金属を含
む配線層13が被着形成された構造からなる。
【0039】そして、この外部回路基板Cの表面にパッ
ケージBを載置し、外部回路基板C側の配線層13に対
して、パッケージAの接続端子3を半田などのロウ材に
よって電気的に接続することにより、パッケージAを外
部回路基板C表面に実装することができる。
【0040】
【実施例】実施例1 パッケージAにおける絶縁基板材料として、表1に示す
組成物からなるセラミック材料を準備した。なお、作製
したパッケージの絶縁基板材料についてヤング率および
0〜100℃における熱膨張係数を測定した。
【0041】また、高剛性板の材料として、表2に示す
ような組成物を表2に示す条件した焼成した種々の厚み
のセラミックスを作製した。また、表3に示すような種
々の金属材料も準備した。作製したセラミックス板、お
よび金属板についてそれぞれ上記と同様にヤング率およ
び熱膨張係数を作製した。
【0042】そして、表1に示す各種セラミック材料を
絶縁基板として用いて、その表面に半導体素子と接続さ
れる接続パッドを含むメタライズ配線層、内部メタライ
ズ配線層およびビアホール導体、さらに絶縁基板底面に
ボール状端子を取り付けるための144個の接続パッド
を銅ペーストの印刷、あるいは充填により周知の方法に
従い、表1に示す温度および雰囲気で同時焼成してパッ
ケージA用基板を作成した。
【0043】そして、この基板の下面の接続パッドに、
直径が0.5mmの高融点半田(Sn:Pb重量比=1
0:90)ボールを低融点半田(Sn:Pb重量比=6
3:37)により取り付けてパッケージAを作製した。
作製したパッケージの寸法は、縦13mm×横13mm
×厚みが0.4mmである。
【0044】一方、シリコン(Si)からなり、40〜
400℃における熱膨張係数が2.6ppm/℃、縦8
mm×横8mmの半導体素子Bを準備し、これを上記パ
ッケージAにビスフェノール型エポキシ樹脂(0〜10
0℃における熱膨張係数35ppm/℃)からなる接着
剤にて接着し150℃で加熱硬化することにより接着固
定した。そして、ワイヤーボンダーを用いてワイヤによ
り半導体素子Bの電極とパッケージAの接続パッドを電
気的に接続した。
【0045】その後、半導体素子Bおよびワイヤを含む
配線基板表面にノボラック型エポキシ樹脂40重量%と
石英ガラスを60重量%配合した封止材(0〜100℃
における熱膨張係数22ppm/℃)を塗布した後、そ
の封止材の表面に表1、表2、表3に示す厚さ0.3m
mのセラミックス板もしくは金属板を載置し、150℃
で加熱することで封止材を硬化させ、前記セラミックス
板もしくは金属板を接着固定した。なお、前記セラミッ
クス板もしくは金属板の封止材への接着面積と封止部分
の総面積に対する比率は80%とした。
【0046】その後、ガラスエポキシ樹脂からなる絶縁
基体の表面にCuからなる配線層が形成されたマザーボ
ード(外部回路基板)に対して、上記半導体素子を搭載
したBGA型パッケージを載置し、パッケージの高融点
半田からなるボールとマザーボードの配線層とを低融点
半田によって接続して、パッケージをマザーボードに実
装した。
【0047】(熱サイクル試験)上記のようにして半導
体素子を搭載したBGA型パッケージをマザーボードに
実装したものを大気の雰囲気にて−40℃保持25分/
125℃保持25分を1サイクルとして最高1500サ
イクルまで繰り返した。そして100サイクル毎にパッ
ケージとマザーボードとの間の電気抵抗を測定し、抵抗
に変化が生じた時のサイクル数を表1に示した。同時
に、高剛性板と封止材との剥離を目視により確認した。
結果を表4に示す。
【0048】(吸湿リフロー試験)また、同じく半導体
素子Aをパッケージ用基板Bに実装したものを30℃、
60%湿度に管理されている高温高湿槽に192時間入
れた。そして、その後に取り出し、最高温度240℃の
リフロー炉に投入し、超音波探傷装置により、封止材と
その上に載置した高剛性板および封止材と絶縁基板との
界面の剥離の確認を行った。結果を表4に示す。
【0049】
【表1】
【0050】
【表2】
【0051】
【表3】
【0052】
【表4】
【0053】表2から明らかなように、高剛性板を有し
ない試料No.1、12、23、27、32、高剛性板の
熱膨張係数が封止材よりも大きい材料D、hを用いた試
料No.11、18、ヤング率が80GPaよりも小さい
材料を使用した試料No.2、3、11、12、20、2
4、29では、いずれも1000サイクル未満で接続端
子付近の破壊が発生し、電気抵抗の上昇が認められた。
【0054】これに対して、封止材の表面に0〜100
℃における熱膨張係数が前記封止材よりも小さく、且つ
ヤング率が80GPa以上の高剛性板を接着固定した本
発明の試料は、いずれも熱サイクル試験1000サイク
ル試験後も接続部の電気抵抗値に変化および載置板と封
止材との剥離はなく、また、吸湿リフロー試験後も板と
封止材との界面での剥離が見られなかった。
【0055】実施例2 実施例1と同様にして、表5の組み合わせに従い、厚さ
の異なる数種の高剛性板を接着固定し、実施例1と同様
に、熱サイクル試験および吸湿リフロー試験を行い、そ
の結果を表5に示した。なお、この実施例におけるセラ
ミックス板もしくは金属板の封止材への接着面積と封止
部分の総面積に対する比率は50%とした。表5に示す
ように、高剛性板の厚さは0.2〜1mmが最適であっ
た。
【0056】
【表5】
【0057】実施例3 実施例1と同様にして、表5の組み合わせに従い、セラ
ミックス板もしくは金属板の封止材への接着面積と封止
部分の総面積に対する比率を変化させて、接着固定し、
実施例1と同様に、熱サイクル試験および吸湿リフロー
試験を行い、その結果を表6に示した。 表6に示すよ
うに、高剛性板の封止材との接触面積は30%以上が最
適であった。
【0058】
【表6】
【0059】
【発明の効果】以上詳述したように、本発明における半
導体素子搭載配線基板によれば、半導体素子やワイヤを
封止するために封止材を塗布した場合、セラミック絶縁
基板と封止材との熱膨張差に起因する配線基板の反りを
抑え、配線基板と半導体素子とを長期間にわたり正確、
かつ強固に電気的接続させることが可能となる。また本
発明における配線基板においては、この封止材および半
導体素子の固定に用いる接着剤の吸湿も低減でき、接着
力、強度の劣化を防ぐことにより、長期間にわたり正
確、かつ強固に半導体素子を固定することができる。
【図面の簡単な説明】
【図1】本発明の半導体素子搭載配線基板として、ボー
ルグリッドアレイ(BGA)型のチップサイズパッケー
ジを用いた場合の実装構造を示す概略断面図である。
【符号の説明】 A BGA型パッケージ B 半導体素子 C 外部回路基板 1 セラミック絶縁基板 2 メタライズパッド 3 接続端子 4 スルーホール導体 5 内部メタライズ配線層 6 接続パッド 7 接着剤 8 電極 9 ワイヤ 10 封止材 11 高剛性板 12 絶縁基体 13 配線層
フロントページの続き (72)発明者 中尾 吉宏 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 (72)発明者 永江 謙一 鹿児島県国分市山下町1番4号 京セラ株 式会社総合研究所内 Fターム(参考) 4M109 AA01 BA03 CA05 DA08 DB15 EA02 EB13 EC01 EC04 EE02

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】セラミック絶縁基板と、該絶縁基板の少な
    くとも表面に被着形成されたメタライズ配線層と、前記
    セラミック絶縁基板の表面に接着固定され、前記メタラ
    イズ配線層とワイヤによって電気的に接続された半導体
    素子とを具備し、前記ワイヤ及び前記半導体素子を熱硬
    化性樹脂を含む封止材により封止するとともに、該封止
    材の表面に0〜100℃における熱膨張係数が前記封止
    材よりも小さく、且つヤング率が80GPa以上の高剛
    性板を接着固定したことを特徴とする半導体素子搭載配
    線基板。
  2. 【請求項2】前記高剛性板が、セラミックス材料あるい
    は金属材料からなることを請求項1記載の半導体素子搭
    載配線基板。
  3. 【請求項3】前記高剛性板の0〜100℃における熱膨
    張係数が15ppm/℃以下である請求項1記載の半導
    体素子搭載配線基板。
  4. 【請求項4】前記セラミック絶縁基板のヤング率が20
    0GPa以下である請求項1記載の半導体素子搭載配線
    基板。
  5. 【請求項5】前記高剛性板の前記封止材との接着面積
    が、前記封止材による封止面積の30%以上である請求
    項1記載の半導体素子搭載配線基板。
  6. 【請求項6】前記セラミック絶縁基板の0〜100℃に
    おける熱膨張係数が8ppm/℃以上である請求項1記
    載の半導体素子搭載配線基板。
  7. 【請求項7】前記高剛性板の厚さが0.2〜1mmであ
    る請求項1記載の半導体素子搭載配線基板。
  8. 【請求項8】セラミック絶縁基板と、該絶縁基板の少な
    くとも表面に被着形成されたメタライズ配線層と、前記
    セラミック絶縁基板の表面に接着固定され、前記メタラ
    イズ配線層とワイヤによって電気的に接続された半導体
    素子と、前記絶縁基板の裏面に多数の接続端子を具備
    し、前記ワイヤ及び前記半導体素子が熱硬化性樹脂を含
    む封止材により封止されてなる半導体素子搭載配線基板
    を、少なくとも有機樹脂を含有する絶縁基体と、その表
    面に被着形成された配線層を具備する外部回路基板の表
    面に載置し、前記配線基板の接続端子を前記外部回路基
    板の配線層にロウ付けしてなる半導体素子搭載基板の実
    装構造において、 前記半導体搭載配線基板の前記封止材の表面に0〜10
    0℃における熱膨張係数が前記封止材よりも小さく、且
    つヤング率が80GPa以上の高剛性板を接着固定した
    ことを特徴とする半導体素子搭載配線基板の実装構造。
  9. 【請求項9】前記高剛性板が、セラミックスあるいは金
    属からなることを請求項8記載の半導体素子搭載配線基
    板の実装構造。
  10. 【請求項10】前記高剛性板の0〜100℃における熱
    膨張係数が15ppm/℃以下である請求項8記載の半
    導体素子搭載配線基板の実装構造。
  11. 【請求項11】前記セラミック絶縁配線基板のヤング率
    が200GPa以下である請求項8記載の半導体素子搭
    載配線基板の実装構造。
  12. 【請求項12】前記高剛性板の前記封止材との接着面積
    が、前記封止材による封止面積の30%以上である請求
    項8記載の半導体素子搭載配線基板の実装構造。
  13. 【請求項13】前記セラミック絶縁基板の0〜100℃
    における熱膨張係数が8ppm/℃以上である請求項8
    記載の半導体素子搭載配線基板の実装構造。
  14. 【請求項14】前記高剛性板の厚さが0.2〜1mmで
    ある請求項8記載の半導体素子搭載配線基板の実装構
    造。
JP5026199A 1999-02-26 1999-02-26 半導体素子搭載配線基板およびその実装構造 Pending JP2000252392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5026199A JP2000252392A (ja) 1999-02-26 1999-02-26 半導体素子搭載配線基板およびその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5026199A JP2000252392A (ja) 1999-02-26 1999-02-26 半導体素子搭載配線基板およびその実装構造

Publications (1)

Publication Number Publication Date
JP2000252392A true JP2000252392A (ja) 2000-09-14

Family

ID=12854045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5026199A Pending JP2000252392A (ja) 1999-02-26 1999-02-26 半導体素子搭載配線基板およびその実装構造

Country Status (1)

Country Link
JP (1) JP2000252392A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734541B2 (en) 2001-06-19 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor laminated module
JP2005245877A (ja) * 2004-03-05 2005-09-15 Pentax Corp リードピン接合体の製造方法、リードピン接合体および内視鏡
JP2010010252A (ja) * 2008-06-25 2010-01-14 Kyoritsu Kagaku Sangyo Kk 樹脂構造体および樹脂構造体の製造方法
WO2011042982A1 (ja) * 2009-10-09 2011-04-14 トヨタ自動車株式会社 半導体装置の製造方法
JP2013038270A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法
JP2016018826A (ja) * 2014-07-04 2016-02-01 住友ベークライト株式会社 発熱体封止物の製造方法および誘導装置封止物の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734541B2 (en) 2001-06-19 2004-05-11 Kabushiki Kaisha Toshiba Semiconductor laminated module
JP2005245877A (ja) * 2004-03-05 2005-09-15 Pentax Corp リードピン接合体の製造方法、リードピン接合体および内視鏡
JP2010010252A (ja) * 2008-06-25 2010-01-14 Kyoritsu Kagaku Sangyo Kk 樹脂構造体および樹脂構造体の製造方法
WO2011042982A1 (ja) * 2009-10-09 2011-04-14 トヨタ自動車株式会社 半導体装置の製造方法
US8609465B2 (en) 2009-10-09 2013-12-17 Toyota Jidosha Kabushiki Kaisha Semiconductor device manufacturing method
JP5387685B2 (ja) * 2009-10-09 2014-01-15 トヨタ自動車株式会社 半導体装置の製造方法
JP2013038270A (ja) * 2011-08-09 2013-02-21 Fujitsu Ltd 電子装置及びその製造方法
JP2016018826A (ja) * 2014-07-04 2016-02-01 住友ベークライト株式会社 発熱体封止物の製造方法および誘導装置封止物の製造方法

Similar Documents

Publication Publication Date Title
JP3336240B2 (ja) 半導体素子実装基板
JPH06342853A (ja) 半導体素子用パッケージ
JP2000252392A (ja) 半導体素子搭載配線基板およびその実装構造
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JP2001338999A (ja) 半導体素子収納用パッケージ
JP3842478B2 (ja) 半導体素子実装配線基板の実装構造
JP3318498B2 (ja) 半導体素子実装用回路基板
JP3426827B2 (ja) 半導体装置
JP3347583B2 (ja) 配線基板の実装構造
JP2000183253A (ja) 半導体素子収納用パッケージ
JP4071893B2 (ja) 配線基板およびその実装構造
JP2001244390A (ja) 半導体素子用パッケージおよびその実装構造
JP3814429B2 (ja) 半導体素子収納用パッケージ
JP2001015649A (ja) 半導体素子実装用配線基板および配線基板実装構造
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
JP2000114424A (ja) 半導体素子実装基板
JP3502759B2 (ja) 半導体素子の実装構造、並びに配線基板の実装構造
JP3610239B2 (ja) 半導体素子搭載用配線基板およびその実装構造
JP2710893B2 (ja) リード付き電子部品
JPS638621B2 (ja)
JP3798969B2 (ja) 水晶デバイス
JPH11340347A (ja) 半導体素子収納用パッケージ
JP2515672Y2 (ja) 半導体素子収納用パッケージ
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP2000223505A (ja) 半導体素子実装基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031224

A131 Notification of reasons for refusal

Effective date: 20040113

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20040315

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Effective date: 20040427

Free format text: JAPANESE INTERMEDIATE CODE: A02