JP2001338951A - Film carrier and its manufacturing method - Google Patents
Film carrier and its manufacturing methodInfo
- Publication number
- JP2001338951A JP2001338951A JP2000160436A JP2000160436A JP2001338951A JP 2001338951 A JP2001338951 A JP 2001338951A JP 2000160436 A JP2000160436 A JP 2000160436A JP 2000160436 A JP2000160436 A JP 2000160436A JP 2001338951 A JP2001338951 A JP 2001338951A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- film
- film carrier
- plating
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置に用い
られているボールグリッドアレイ型のフィルムキャリア
に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball grid array type film carrier used for a semiconductor device.
【０００２】[0002]
【従来の技術】従来、ボールグリッドアレイ型のフィル
ムキャリアでは、両面の導体層の導通をとるための電気
的導通路の形成にはプリント配線基板と同様な手法が採
られてきた。図３に従来のボールグリッドアレイ型のフ
ィルムキャリアの一例を示す。これは、絶縁フィルム２
１の両面に導体層が形成された両面導体層付きフィルム
キャリアの絶縁フィルム２１の所定位置に開口部を形成
し、無電解めっきによって全面に薄膜導体層を形成し、
さらに直流電解法による電解めっきにて導体層をを形成
し、同時にバイアホール２４も形成する。最後に、両面
の導体層をパターニング処理して配線層２２、２５及び
外部接続ランド２３を形成して、バイアホールを有する
フィルムキャリアを作製している。2. Description of the Related Art Conventionally, in a ball grid array type film carrier, a method similar to that of a printed wiring board has been adopted for forming an electric conduction path for establishing conduction between conductor layers on both surfaces. FIG. 3 shows an example of a conventional ball grid array type film carrier. This is insulating film 2
1, an opening is formed at a predetermined position of the insulating film 21 of the film carrier with a double-sided conductor layer having conductor layers formed on both sides, and a thin-film conductor layer is formed on the entire surface by electroless plating;
Further, a conductor layer is formed by electrolytic plating by DC electrolysis, and a via hole 24 is also formed at the same time. Finally, the wiring layers 22, 25 and the external connection lands 23 are formed by patterning the conductor layers on both sides, thereby producing a film carrier having via holes.
【０００３】[0003]
【発明が解決しようとする課題】従来のボールグリッド
アレイ型のフィルムキャリアでは、薄型化が可能ではあ
ったが、可撓性があるために、実装までの輸送、取り扱
い等の際に、バイアホール部にクラックが入ってしまう
恐れがあった。特にボールグリッドアレイ用の場合に
は、外部接続用ランドが格子状に形成されており、面で
実装が行われるために、実装時や実装後に応力が生じや
すく、バイアホール部にクラックが入ってしまう恐れが
あった。In a conventional ball grid array type film carrier, it was possible to reduce the thickness. However, due to the flexibility, via holes were required during transportation and handling until mounting. There was a risk of cracks in the part. In particular, in the case of a ball grid array, the external connection lands are formed in a lattice shape, and since mounting is performed on the surface, stress is likely to occur at the time of mounting or after mounting, and cracks may occur in the via holes. There was a fear that it would.
【０００４】また、直流電解法による電解めっきによっ
てバイアホールを形成している場合、バイアホールの導
通路部分のめっき析出にばらつきが発生し、バイアホー
ルの接続信頼性が十分でない、という問題があった。具
体例として、バイアホールの上部でめっきが厚くなり、
バイアホール上部を塞いでしまうために、内部に空洞を
生じてしまう、というような現象が生じやすかった。空
洞の内部には硫酸銅めっき液が封じ込められてしまうた
め、めっきにより析出した皮膜の腐食現象が生じ、バイ
アホールを損傷させる恐れがあった。[0004] Further, when via holes are formed by electrolytic plating by a direct current electrolysis method, there is a problem that the plating deposition in the conductive path portions of the via holes varies, and the connection reliability of the via holes is not sufficient. . As a specific example, the plating becomes thicker at the top of the via hole,
Since the upper portion of the via hole was closed, a cavity was easily formed inside the via hole. Since the copper sulfate plating solution is confined inside the cavity, a corrosion phenomenon of a film deposited by plating occurs, and there is a possibility that the via hole may be damaged.
【０００５】そのため、バイアホール部は、輸送、取り
扱い時、あるいは使用時の応力等により、クラックが生
じ難く、電気的な接続信頼性の高い構造であることが望
まれていた。本発明は上記問題点を解決するためになさ
れたもので、フィルムキャリアの折り曲げや応力に対し
て物理強度に優れ、電気的に接続信頼性の高い構造を有
するボールグリッドアレイ用のフィルムキャリア及びそ
の製造方法を提供することを目的とする。[0005] Therefore, it has been desired that the via hole portion has a structure in which cracks are unlikely to occur due to stress during transportation, handling, or use, and electrical connection reliability is high. The present invention has been made in order to solve the above problems, and has excellent physical strength against bending and stress of a film carrier, and has a structure having a highly reliable electrical connection, and a film carrier for a ball grid array. It is intended to provide a manufacturing method.
【０００６】[0006]
【課題を解決するための手段】本発明において上記課題
を解決するため、請求項１記載の発明は、可撓性を有す
る絶縁性フィルムの一方の面に配線層が、他方の面に格
子状の外部接続用ランドが形成されており、前記配線層
と前記外部接続用ランドとがバイアホールにて電気的に
接続されてなるボールグリッドアレイ用のフィルムキャ
リアにおいて、前記バイアホール内がめっきによって充
填されていることを特徴とするフィルムキャリアとした
ものである。In order to solve the above-mentioned problems in the present invention, according to the first aspect of the present invention, a wiring layer is formed on one surface of a flexible insulating film, and a grid-like layer is formed on the other surface. External connection lands are formed, and the wiring layer and the external connection lands are electrically connected by via holes. In a film carrier for a ball grid array, the via holes are filled by plating. It is a film carrier characterized by being carried out.
【０００７】また、請求項２においては、前記充填がＰ
Ｒ電解法によるめっきで行われていることを特徴とする
請求項１記載のフィルムキャリアとしたものである。According to a second aspect of the present invention, the filling includes
2. The film carrier according to claim 1, wherein the film carrier is plated by an R electrolytic method.
【０００８】また、請求項３においては、以下の工程を
有することを特徴とする請求項１又は２に記載のフィル
ムキャリアの製造方法としたものである。 （ａ）少なくとも一方の面に導体層が形成されている可
撓性を有する絶縁性フィルムを用意する工程。 （ｂ）絶縁性フィルムの所定位置にバイアホール用の孔
を形成する工程。 （ｃ）前記孔内をめっきによって充填する工程。 （ｄ）前記導体層をパターニングして配線層及び外部接
続ランドを形成する工程。According to a third aspect of the present invention, there is provided a method of manufacturing a film carrier according to the first or second aspect, comprising the following steps. (A) A step of preparing a flexible insulating film having a conductor layer formed on at least one surface. (B) forming a hole for a via hole at a predetermined position of the insulating film; (C) a step of filling the inside of the hole by plating. (D) forming a wiring layer and external connection lands by patterning the conductor layer;
【０００９】さらにまた、請求項４においては、前記め
っきにＰＲ電解法を用いることを特徴とする請求項３記
載のフィルムキャリアの製造方法としたものである。Further, in the fourth aspect of the present invention, there is provided the method of manufacturing a film carrier according to the third aspect, wherein a PR electrolysis method is used for the plating.
【００１０】[0010]
【発明の実施の形態】本発明のフィルムキャリアは、図
１に示すように、可撓性を有する絶縁フィルム１の一方
の面に配線層２ａ及び７ａが、他方の面に格子状の外部
接続用ランド３ａ及び７ｂが形成されており、配線層２
ａ及び７ａと格子状の外部接続用ランド３ａ及び７ｂと
はバイアホール８によって電気的接続が図られ、前記バ
イアホール８内がめっきによって充填され、特に好まし
い実施の形態として、充填がＰＲ電解法によるめっきで
行われていることを特徴とするものである。このような
バイアホール構成のフィルムキャリアにすることによ
り、輸送、取り扱い及び使用時の応力等によりバイアホ
ール部にクラック等が生じ難く、且つ電気的接続信頼性
の高いフィルムキャリアを得ることができるようにした
ものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in FIG. 1, a film carrier of the present invention has wiring layers 2a and 7a on one surface of a flexible insulating film 1 and a grid-like external connection on the other surface. Lands 3a and 7b are formed and the wiring layer 2
A and 7a are electrically connected to the grid-like external connection lands 3a and 7b by via holes 8, and the inside of the via holes 8 is filled by plating. In a particularly preferred embodiment, the filling is performed by a PR electrolytic method. Characterized by being carried out by plating. By using such a film carrier having a via-hole structure, it is possible to obtain a film carrier in which cracks and the like hardly occur in the via-hole portion due to stress during transportation, handling and use, and high electrical connection reliability. It was made.
【００１１】以下、本発明のフィルムキャリア及びフィ
ルムキャリアの製造方法の好ましい実施の形態について
説明する。図２（ａ）〜（ｆ）に本発明のフィルムキャ
リアの製造方法の一実施例を工程順に示す部分模式構成
断面図を示す。まず、絶縁フィルム１の両面に銅フィル
ムを積層して導体層２及び導体層３を形成する（図１
（ａ）参照）。具体的には、絶縁フィルム１として７５
μｍ厚のポリイミドフィルムを使用し、１８μｍの銅フ
ィルムを熱硬化性エポキシ接着剤を介して絶縁フィルム
１に貼着し、導体層２及び導体層３を形成したものであ
る。絶縁フィルム１に関しては耐熱性、機械的強度、耐
薬品性に優れたフィルムであればポリイミドフィルム以
外も使用でき、特に限定されるものでない。Hereinafter, preferred embodiments of the film carrier and the method for producing the film carrier of the present invention will be described. 2 (a) to 2 (f) are cross-sectional views showing a partial schematic configuration of an embodiment of the method for producing a film carrier of the present invention in the order of steps. First, a copper film is laminated on both surfaces of the insulating film 1 to form the conductor layers 2 and 3 (FIG. 1).
(A)). Specifically, as the insulating film 1, 75
A conductor layer 2 and a conductor layer 3 are formed by using a polyimide film having a thickness of μm and bonding a copper film having a thickness of 18 μm to the insulating film 1 via a thermosetting epoxy adhesive. The insulating film 1 is not particularly limited as long as it is a film having excellent heat resistance, mechanical strength, and chemical resistance, other than a polyimide film.
【００１２】次に、導体層２上に感光性のレジスト層を
形成しフォトリソグラフィー法でパターニング処理し
て、開口部４を形成する（図１（ｂ）参照）。Next, a photosensitive resist layer is formed on the conductor layer 2 and patterned by photolithography to form an opening 4 (see FIG. 1B).
【００１３】次に、導体層２をマスクにして開口部４よ
りレーザを照射して、絶縁フィルム１をレーザ加工して
開口部５を形成する（図１（ｃ）参照）。Next, laser is irradiated from the opening 4 using the conductor layer 2 as a mask, and the insulating film 1 is laser-processed to form the opening 5 (see FIG. 1C).
【００１４】次に、開口部５の壁面、導体層２及び導体
層３上に無電解銅めっきによって薄膜導体層６を形成す
る（図１（ｄ）参照）。Next, a thin-film conductor layer 6 is formed by electroless copper plating on the wall surface of the opening 5 and on the conductor layers 2 and 3 (see FIG. 1D).
【００１５】次に、導体層２及び導体層３をめっき電極
の陰極として、ＰＲ電解法を用いて導体層２、導体層３
及び開口部５の薄膜導体層６上に電解銅めっきを行い、
導体層７及びバイアホール８を形成する（図１（ｅ）参
照）。ここで、導体層２と導体層３はバイアホール８に
て電気的に接続される。さらに、ＰＲ電解法とは、電解
めっきを行う際に、陰極と陽極との間に流す電流方向を
反転させ、反転した状態を短時間保持した後に、再度電
流方向を反転させて電解めっきを行う、という電流方向
の反転操作を行う電解めっき方法のことである。Next, using the conductor layers 2 and 3 as cathodes of the plating electrodes, the conductor layers 2 and 3
And electrolytic copper plating on the thin film conductor layer 6 in the opening 5,
The conductor layer 7 and the via hole 8 are formed (see FIG. 1E). Here, the conductor layer 2 and the conductor layer 3 are electrically connected by the via hole 8. Further, the PR electrolytic method is such that, when performing electrolytic plating, the direction of the current flowing between the cathode and the anode is reversed, and after maintaining the reversed state for a short time, the current direction is reversed again to perform the electrolytic plating. , An electrolytic plating method for performing a reversal operation of the current direction.
【００１６】次に、導体層２、導体層３、薄膜導体層６
及び導体層７を通常のフォトパターニングプロセスによ
ってパターニング処理し、配線層２ａ及び７ａと格子状
の外部接続用ランド３ａ及び７ｂを形成して、本発明の
フィルムキャリア１０を得ることができる（図１（ｆ）
参照）。Next, the conductor layer 2, the conductor layer 3, the thin film conductor layer 6
Then, the conductor layer 7 is patterned by a normal photopatterning process to form the wiring layers 2a and 7a and the grid-like external connection lands 3a and 7b, thereby obtaining the film carrier 10 of the present invention (FIG. 1). (F)
reference).
【００１７】[0017]
【実施例】以下、実施例により本発明を詳細に説明す
る。 ＜実施例１＞７５μｍ厚のポリイミドフィルムからなる
絶縁フィルム１の両面に１８μｍ厚の銅フィルムを熱硬
化性エポキシ接着剤にて貼着し、導体層２及び導体層３
を形成した。The present invention will be described below in detail with reference to examples. <Example 1> A copper film having a thickness of 18 µm was adhered to both sides of an insulating film 1 made of a polyimide film having a thickness of 75 µm with a thermosetting epoxy adhesive, and conductor layers 2 and 3 were formed.
Was formed.
【００１８】次に、導体層２上にエッチングレジスト
（ＰＭＥＲ：東京応化工業（株）製）を塗布して感光層
を形成し、フォトパターニングプロセスによりレジスト
パターンを形成し、導体層２をエッチングして８０μｍ
φの開口部４を形成した。Next, an etching resist (PMER: manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied on the conductor layer 2 to form a photosensitive layer, a resist pattern is formed by a photopatterning process, and the conductor layer 2 is etched. 80 μm
An opening 4 of φ was formed.
【００１９】次に、エキシマレーザ加工機を用いて導体
層２をマスクにして開口部４よりレーザを照射して、絶
縁フィルム１に８０μｍφの開口部５を形成した。エキ
シマレーザ加工のエネルギー密度は１Ｊ／ｃｍ2であっ
た。Next, a laser was irradiated from the opening 4 using the conductor layer 2 as a mask using an excimer laser beam machine to form an opening 5 of 80 μmφ in the insulating film 1. The energy density of the excimer laser processing was 1 J / cm 2 .
【００２０】次に、開口部５の壁面、導体層２及び導体
層３上に無電解銅めっきによって薄膜導体層６を形成し
た。Next, a thin film conductor layer 6 was formed on the wall surface of the opening 5, the conductor layer 2 and the conductor layer 3 by electroless copper plating.
【００２１】次に、導体層２及び導体層３をめっき電極
の陰極として、ＰＲ電解法を用いて導体層２、導体層３
及び開口部５の薄膜導体層６上に電解銅めっき（電解銅
めっき浴：硫酸銅１３０ｇ／ｌ、硫酸１９０ｇ／ｌ、塩
素６０ｐｐｍ）を行い、導体層７及びバイアホール８を
形成した。ここで、 ＰＲ電解法を用いた電解銅めっき
条件について説明する。まず、電流密度１Ａ／ｄｍ2で
５０ｍｓｅｃ電解めっきを行った後、電流方向を反転さ
せて、電流密度３Ａ／ｄｍ2で２ｍｓｅｃ電流を流し、
さらに電流方向を反転させて、電流密度１Ａ／ｄｍ2で
５０ｍｓｅｃ電流を流した。そして電流方向を反転させ
て、電流密度３Ａ／ｄｍ2で２ｍｓｅｃ電流を流した。
これを繰り返して所定厚の導体層を形成した。Next, using the conductor layers 2 and 3 as cathodes of the plating electrodes, the conductor layers 2 and 3 were formed by PR electrolysis.
Electrolytic copper plating (electrolytic copper plating bath: copper sulfate 130 g / l, sulfuric acid 190 g / l, chlorine 60 ppm) was performed on the thin film conductor layer 6 in the opening 5 to form the conductor layer 7 and the via hole 8. Here, conditions for electrolytic copper plating using the PR electrolytic method will be described. First, after performing 50 msec electrolytic plating at a current density of 1 A / dm 2 , the current direction is reversed, and a current of 2 msec is passed at a current density of 3 A / dm 2 ,
The current direction was further reversed, and a current of 50 msec was passed at a current density of 1 A / dm 2 . Then, the current direction was reversed, and a current of 2 msec was passed at a current density of 3 A / dm 2 .
This was repeated to form a conductor layer having a predetermined thickness.
【００２２】次に、導体層２、導体層３、薄膜導体層６
及び導体層７を通常のフォトパターニングプロセスによ
ってパターニング処理し、配線層２ａ及び７ａと格子状
の外部接続用ランド３ａ及び７ｂを形成して、本発明の
フィルムキャリア１０を得た。Next, the conductor layer 2, the conductor layer 3, the thin film conductor layer 6
Then, the conductor layer 7 was subjected to a patterning process by a normal photo-patterning process to form wiring layers 2a and 7a and lattice-like external connection lands 3a and 7b, thereby obtaining a film carrier 10 of the present invention.
【００２３】＜実施例２＞まず、７５μｍ厚のポリイミ
ドフィルムからなる絶縁フィルム１の両面に１８μｍ厚
の銅フィルムを熱硬化性エポキシ接着剤にて貼着し、導
体層２及び導体層３を形成した。<Embodiment 2> First, a copper film having a thickness of 18 μm is adhered to both sides of an insulating film 1 made of a polyimide film having a thickness of 75 μm with a thermosetting epoxy adhesive to form a conductor layer 2 and a conductor layer 3. did.
【００２４】次に、導体層２上にエッチングレジスト
（ＰＭＥＲ：東京応化工業（株）製）を塗布して感光層
を形成し、フォトパターニングプロセスによりレジスト
パターンを形成し、導体層２をエッチングして６０μｍ
φの開口部４を形成した。Next, an etching resist (PMER: manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied on the conductor layer 2 to form a photosensitive layer, a resist pattern is formed by a photo-patterning process, and the conductor layer 2 is etched. 60 μm
An opening 4 of φ was formed.
【００２５】次に、炭酸ガスレーザ加工機を用いて導体
層２をマスクにして開口部４よりレーザを照射して、絶
縁フィルム１に６０μｍφの開口部５を形成した。Next, using a carbon dioxide laser beam machine, the conductive layer 2 was used as a mask to irradiate laser from the opening 4 to form an opening 5 of 60 μmφ in the insulating film 1.
【００２６】次に、開口部５の壁面、導体層２及び導体
層３上に無電解銅めっきによって薄膜導体層６を形成し
た。Next, a thin-film conductor layer 6 was formed on the wall surface of the opening 5 and on the conductor layers 2 and 3 by electroless copper plating.
【００２７】次に、導体層２及び導体層３をめっき電極
の陰極として、ＰＲ電解法を用いて導体層２、導体層３
及び開口部５の薄膜導体層６上に電解銅めっき（電解銅
めっき浴：硫酸銅１３０ｇ／ｌ、硫酸１９０ｇ／ｌ、塩
素６０ｐｐｍ）を行い、導体層７及びバイアホール８を
形成した。絶縁フィルム１に開口部５を形成した。Next, using the conductor layers 2 and 3 as cathodes of the plating electrodes, the conductor layers 2 and 3 were formed by PR electrolysis.
Electrolytic copper plating (electrolytic copper plating bath: copper sulfate 130 g / l, sulfuric acid 190 g / l, chlorine 60 ppm) was performed on the thin film conductor layer 6 in the opening 5 to form the conductor layer 7 and the via hole 8. An opening 5 was formed in the insulating film 1.
【００２８】次に、導体層２、導体層３、薄膜導体層６
及び導体層７を通常のフォトパターニングプロセスによ
ってパターニング処理し、配線層２ａ及び７ａと格子状
の外部接続用ランド３ａ及び７ｂを形成して、本発明の
フィルムキャリア１０を得た。Next, the conductor layer 2, the conductor layer 3, the thin film conductor layer 6
Then, the conductor layer 7 was subjected to a patterning process by a normal photo-patterning process to form wiring layers 2a and 7a and lattice-like external connection lands 3a and 7b, thereby obtaining a film carrier 10 of the present invention.
【００２９】[0029]
【発明の効果】本発明の請求項１記載のフィルムキャリ
アによれば、バイアホール内がめっきによって充填され
ているため、折り曲げや応力に対する物理強度に優れ、
電気的に接続信頼性の高い構造を有するボールグリッド
アレイ用のフィルムキャリアを得ることができる。ま
た、本発明の請求項２記載のフィルムキャリアによれ
ば、充填がＰＲ電解法によるめっきで行われているた
め、折り曲げや応力に対する物理強度がさらに優れ、電
気的に接続信頼性がさらに高い構造を有するボールグリ
ッドアレイ用のフィルムキャリアを得ることができる。
そして、本発明の請求項３記載のフィルムキャリアの製
造方法によれば、バイアホール内をめっきによって空隙
が生ずることなく充填でき、折り曲げや応力に対する物
理強度に優れ、電気的に接続信頼性の高い構造を有する
ボールグリッドアレイ用のフィルムキャリアを製造する
ことが可能となる。さらに、本発明の請求項４記載のフ
ィルムキャリアの製造方法によれば、バイアホール用の
孔内をめっきによって充填する際に、ＰＲ電解法を用い
るため、バイアホール内をより完全に充填することがで
き、折り曲げや応力に対する物理強度がさらに優れ、電
気的に接続信頼性がさらに高い構造を有するボールグリ
ッドアレイ用のフィルムキャリアを製造することが可能
となる。According to the film carrier according to the first aspect of the present invention, since the inside of the via hole is filled with plating, the film carrier has excellent physical strength against bending and stress.
A film carrier for a ball grid array having a structure with high electrical connection reliability can be obtained. According to the film carrier according to the second aspect of the present invention, the filling is performed by plating by the PR electrolytic method, so that the physical strength against bending and stress is further improved and the electrical connection reliability is further improved. Can be obtained.
According to the method for manufacturing a film carrier according to the third aspect of the present invention, the inside of the via hole can be filled by plating without generating a void, the physical strength against bending and stress is excellent, and the electrical connection reliability is high. A film carrier for a ball grid array having a structure can be manufactured. Further, according to the method for manufacturing a film carrier according to claim 4 of the present invention, when filling the inside of the via hole by plating, the inside of the via hole is more completely filled because the PR electrolytic method is used. Thus, it is possible to manufacture a film carrier for a ball grid array having a structure that is further excellent in physical strength against bending and stress and has higher electrical connection reliability.
【図１】本発明のフィルムキャリアの一実施例を示す部
分模式構成断面図である。FIG. 1 is a partial schematic configuration sectional view showing one embodiment of a film carrier of the present invention.
【図２】（ａ）〜（ｆ）は、本発明のフィルムキャリア
の製造方法の一実施例を工程順に示す部分模式構成断面
図である。FIGS. 2 (a) to 2 (f) are partial schematic sectional views showing one embodiment of a method for producing a film carrier of the present invention in the order of steps.
【図３】従来のフィルムキャリアの一例を示す部分模式
構成断面図である。FIG. 3 is a partial schematic configuration sectional view showing an example of a conventional film carrier.
１……絶縁フィルム ２、３……導体層 ２ａ、７ａ……配線層 ３ａ、７ｂ……外部接続用ランド ４、５……開口部 ６……薄膜導体層 ７……導体層 ８……バイアホール １０……フィルムキャリア ２１……絶縁フィルム ２２、２５……配線層 ２３……外部接続用ランド ２４……バイアホール DESCRIPTION OF SYMBOLS 1 ... Insulating film 2, 3 ... Conductor layer 2a, 7a ... Wiring layer 3a, 7b ... Land for external connection 4, 5 ... Opening 6 ... Thin film conductor layer 7 ... Conductor layer 8 ... Via Hole 10: Film carrier 21: Insulating film 22, 25: Wiring layer 23: Land for external connection 24: Via hole
Claims (4)
に配線層が、他方の面に格子状の外部接続用ランドが形
成されており、前記配線層と前記外部接続用ランドとが
バイアホールにて電気的に接続されてなるボールグリッ
ドアレイ用のフィルムキャリアにおいて、前記バイアホ
ール内がめっきによって充填されていることを特徴とす
るフィルムキャリア。1. A wiring layer is formed on one surface of a flexible insulating film, and grid-like external connection lands are formed on the other surface. The wiring layer and the external connection lands are separated from each other. A film carrier for a ball grid array electrically connected by via holes, wherein the via holes are filled by plating.
れていることを特徴とする請求項１記載のフィルムキャ
リア。2. The film carrier according to claim 1, wherein said filling is performed by plating by a PR electrolytic method.
項１又は２に記載のフィルムキャリアの製造方法。 （ａ）少なくとも一方の面に導体層が形成されている可
撓性を有する絶縁性フィルムを用意する工程。 （ｂ）絶縁性フィルムの所定位置にバイアホール用の孔
を形成する工程。 （ｃ）前記孔内をめっきによって充填する工程。 （ｄ）前記導体層をパターニングして配線層を形成する
工程。3. The method for producing a film carrier according to claim 1, comprising the following steps. (A) A step of preparing a flexible insulating film having a conductor layer formed on at least one surface. (B) forming a hole for a via hole at a predetermined position of the insulating film; (C) a step of filling the inside of the hole by plating. (D) forming a wiring layer by patterning the conductor layer;
徴とする請求項３記載のフィルムキャリアの製造方法。4. The method according to claim 3, wherein a PR electrolysis method is used for the plating.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160436A JP2001338951A (en) | 2000-05-30 | 2000-05-30 | Film carrier and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160436A JP2001338951A (en) | 2000-05-30 | 2000-05-30 | Film carrier and its manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001338951A true JP2001338951A (en) | 2001-12-07 |
Family
ID=18664627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000160436A Pending JP2001338951A (en) | 2000-05-30 | 2000-05-30 | Film carrier and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001338951A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100990941B1 (en) | 2008-08-29 | 2010-11-01 | 주식회사 하이닉스반도체 | Circuit substrate, method of manufacturing the same, and semiconductor package having the same |
| US20210384654A1 (en) * | 2018-11-09 | 2021-12-09 | Guangzhou Fangbang Electronics Co., Ltd. | Flexible Connector and Manufacturing Method |
-
2000
- 2000-05-30 JP JP2000160436A patent/JP2001338951A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100990941B1 (en) | 2008-08-29 | 2010-11-01 | 주식회사 하이닉스반도체 | Circuit substrate, method of manufacturing the same, and semiconductor package having the same |
| US20210384654A1 (en) * | 2018-11-09 | 2021-12-09 | Guangzhou Fangbang Electronics Co., Ltd. | Flexible Connector and Manufacturing Method |
| US11848508B2 (en) * | 2018-11-09 | 2023-12-19 | Guangzhou Fangbang Electronics Co., Ltd. | Flexible connector and manufacturing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564342B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| US7098132B2 (en) | Method of manufacturing flexible wiring board | |
| US8419924B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
| TW201034544A (en) | Printed wiring board and method for manufacturing the same | |
| US8338714B2 (en) | Heat-radiating substrate and manufacturing method thereof | |
| EP0053490B1 (en) | Method for manufacturing a fine-patterned thick film conductor structure | |
| JP4192035B2 (en) | Wiring board manufacturing method | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| JP4369684B2 (en) | Multilayer wiring board and manufacturing method thereof | |
| JP2003347700A (en) | Wiring board | |
| JP2003309214A (en) | Method of manufacturing wiring board | |
| WO2005002304A1 (en) | Method of manufacturing electronic part and electronic part | |
| JP2001338951A (en) | Film carrier and its manufacturing method | |
| WO2005015966A1 (en) | Printed wiring board and method of producing the same | |
| JP4052434B2 (en) | Multilayer substrate and manufacturing method thereof | |
| JP4160765B2 (en) | Wiring board manufacturing method | |
| JP4186394B2 (en) | Film carrier and manufacturing method thereof | |
| JPH10290544A (en) | Thick film printed coil and its manufacture | |
| JP2000124031A (en) | Thick-film printed coil and its manufacture | |
| JP4483247B2 (en) | Multilayer flexible wiring board manufacturing method and multilayer flexible wiring board | |
| JP2003338684A (en) | Method of manufacturing printed wiring board | |
| JP2003031624A (en) | Film carrier including electrical conductive path and method of manufacturing the same | |
| JP2023167333A (en) | Manufacturing method of wiring board | |
| JP4176105B2 (en) | Printed wiring board | |
| JPH10335826A (en) | Multilayered wiring circuit board and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060606 |