JP2001337129A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001337129A JP2001337129A JP2000159677A JP2000159677A JP2001337129A JP 2001337129 A JP2001337129 A JP 2001337129A JP 2000159677 A JP2000159677 A JP 2000159677A JP 2000159677 A JP2000159677 A JP 2000159677A JP 2001337129 A JP2001337129 A JP 2001337129A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- cylindrical member
- female screw
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 回路基板への端子接続の良、不良を簡単な設
備で迅速に試験する。 【解決手段】 半導体装置２は、ＢＧＡ構造のパッケー
ジ４で構成され、半導体チップを収容した絶縁材料から
成るパッケージ４の下面６に、パッケージ４内で半導体
チップに電気的に接続された半田ボール８による端子を
多数配列した構造を有している。パッケージ４の上面１
０には、半田ボール８と同数の金属から成る複数の雌ね
じ１２が相互に間隔をおいて配設され、各雌ねじ１２は
対応する半田ボール８にパッケージ４内で電気的に接続
されている。パッケージ４は具体的には封止樹脂により
形成され、半導体チップは封止樹脂により封止されてい
る。雌ねじ１２は、それぞれ金属材料から成る円筒部材
１４により形成され、円筒部材１４の内面にねじ山１６
が形成されている。そして円筒部材１４は、上端部がパ
ッケージ４の上面１０に露出した状態で封止樹脂内に埋
設されている。
備で迅速に試験する。 【解決手段】 半導体装置２は、ＢＧＡ構造のパッケー
ジ４で構成され、半導体チップを収容した絶縁材料から
成るパッケージ４の下面６に、パッケージ４内で半導体
チップに電気的に接続された半田ボール８による端子を
多数配列した構造を有している。パッケージ４の上面１
０には、半田ボール８と同数の金属から成る複数の雌ね
じ１２が相互に間隔をおいて配設され、各雌ねじ１２は
対応する半田ボール８にパッケージ４内で電気的に接続
されている。パッケージ４は具体的には封止樹脂により
形成され、半導体チップは封止樹脂により封止されてい
る。雌ねじ１２は、それぞれ金属材料から成る円筒部材
１４により形成され、円筒部材１４の内面にねじ山１６
が形成されている。そして円筒部材１４は、上端部がパ
ッケージ４の上面１０に露出した状態で封止樹脂内に埋
設されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に半導体チップを収容したパッケージの下面に、パッ
ケージ内で半導体チップに電気的に接続された導電材料
から成るボール状の端子を多数配列した構造の半導体装
置に関するものである。
特に半導体チップを収容したパッケージの下面に、パッ
ケージ内で半導体チップに電気的に接続された導電材料
から成るボール状の端子を多数配列した構造の半導体装
置に関するものである。
【０００２】
【従来の技術】特に高集積化に有利で低コストの半導体
パッケージとして、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒ
ｅｙ）型のパッケージが広く用いられている。このタイ
プのパッケージは、パッケージを形成するための封止樹
脂により半導体チップを封止し、パッケージの下面にパ
ッケージ内で半導体チップに電気的に接続された導電材
料から成る、端子としての半田ボールを多数配列した構
造となっている。そして、回路基板に実装する際には、
回路基板上にパッケージを配置して加熱し、半田ボール
を溶融させて、半田ボールが回路基板上の対応するラン
ドパターンに電気的および機械的に接続される。
パッケージとして、ＢＧＡ（ＢａｌｌＧｒｉｄ Ａｒｒ
ｅｙ）型のパッケージが広く用いられている。このタイ
プのパッケージは、パッケージを形成するための封止樹
脂により半導体チップを封止し、パッケージの下面にパ
ッケージ内で半導体チップに電気的に接続された導電材
料から成る、端子としての半田ボールを多数配列した構
造となっている。そして、回路基板に実装する際には、
回路基板上にパッケージを配置して加熱し、半田ボール
を溶融させて、半田ボールが回路基板上の対応するラン
ドパターンに電気的および機械的に接続される。
【０００３】
【発明が解決しようとする課題】しかし、ＢＧＡ構造の
パッケージでは、パッケージ下面において少なくとも内
側に配列された半田ボールは、実装状態では外部から目
視できないため、回路基板上のランドに確実に接続され
ているか否かは、断層Ｘ線試験機などを用いパッケージ
部の透視像を撮影することで調べられていた。そのた
め、設備に費用がかかり、また検査に時間がかかるとい
う問題があった。
パッケージでは、パッケージ下面において少なくとも内
側に配列された半田ボールは、実装状態では外部から目
視できないため、回路基板上のランドに確実に接続され
ているか否かは、断層Ｘ線試験機などを用いパッケージ
部の透視像を撮影することで調べられていた。そのた
め、設備に費用がかかり、また検査に時間がかかるとい
う問題があった。
【０００４】本発明はこのような問題を解決するために
なされたもので、その主な目的は、回路基板への端子接
続の良、不良を簡単な設備で迅速に試験できるＢＧＡパ
ッケージ構造の半導体装置を提供することにある。
なされたもので、その主な目的は、回路基板への端子接
続の良、不良を簡単な設備で迅速に試験できるＢＧＡパ
ッケージ構造の半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するため、半導体チップを収容した絶縁材料から成る
パッケージの下面に、前記パッケージ内で前記半導体チ
ップに電気的に接続された導電材料から成るボール状の
端子を多数配列した構造の半導体装置であって、前記パ
ッケージの上面に、少なくとも一部が導電材料から成る
複数の雌ねじを相互に間隔をおいて配設し、各雌ねじを
対応する前記端子に前記パッケージ内で電気的に接続し
たことを特徴とする。
成するため、半導体チップを収容した絶縁材料から成る
パッケージの下面に、前記パッケージ内で前記半導体チ
ップに電気的に接続された導電材料から成るボール状の
端子を多数配列した構造の半導体装置であって、前記パ
ッケージの上面に、少なくとも一部が導電材料から成る
複数の雌ねじを相互に間隔をおいて配設し、各雌ねじを
対応する前記端子に前記パッケージ内で電気的に接続し
たことを特徴とする。
【０００６】このように、本発明の半導体装置では、パ
ッケージの上面に、少なくとも一部が導電材料から成る
複数の雌ねじを配設し、各雌ねじを対応する端子にパッ
ケージ内で電気的に接続したので、回路基板に実装した
際には、上記端子に接続された回路基板上のパターン
と、上記端子にパッケージ内で接続された雌ねじとの間
で導通試験を行うことで、各端子が回路基板の対応する
パターンに正しく接続されているか否かを調べることが
できる。したがって、従来のように、断層Ｘ線試験機な
どの高価で大がかりな設備は不要であり、簡単な設備で
迅速に端子の接続試験を行うことができる。
ッケージの上面に、少なくとも一部が導電材料から成る
複数の雌ねじを配設し、各雌ねじを対応する端子にパッ
ケージ内で電気的に接続したので、回路基板に実装した
際には、上記端子に接続された回路基板上のパターン
と、上記端子にパッケージ内で接続された雌ねじとの間
で導通試験を行うことで、各端子が回路基板の対応する
パターンに正しく接続されているか否かを調べることが
できる。したがって、従来のように、断層Ｘ線試験機な
どの高価で大がかりな設備は不要であり、簡単な設備で
迅速に端子の接続試験を行うことができる。
【０００７】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１の（Ａ）は本発明によ
る半導体装置の一例を示す断面側面図、（Ｂ）は（Ａ）
におけるＡ部を詳しく示す部分拡大断面側面図である。
図１の（Ａ）に示した半導体装置２は、ＢＧＡ構造のパ
ッケージにより構成され、不図示の半導体チップを収容
した絶縁材料から成るパッケージ４の下面６に、パッケ
ージ４内で半導体チップに電気的に接続された、端子と
しての半田ボール８を多数配列した構造を有している。
そして、パッケージ４の上面１０に、本実施の形態例で
は半田ボール８と同数の金属から成る複数の雌ねじ１２
が相互に間隔をおいて配設され、各雌ねじ１２は対応す
る半田ボール８にパッケージ４内で電気的に接続されて
いる。
て図面を参照して説明する。図１の（Ａ）は本発明によ
る半導体装置の一例を示す断面側面図、（Ｂ）は（Ａ）
におけるＡ部を詳しく示す部分拡大断面側面図である。
図１の（Ａ）に示した半導体装置２は、ＢＧＡ構造のパ
ッケージにより構成され、不図示の半導体チップを収容
した絶縁材料から成るパッケージ４の下面６に、パッケ
ージ４内で半導体チップに電気的に接続された、端子と
しての半田ボール８を多数配列した構造を有している。
そして、パッケージ４の上面１０に、本実施の形態例で
は半田ボール８と同数の金属から成る複数の雌ねじ１２
が相互に間隔をおいて配設され、各雌ねじ１２は対応す
る半田ボール８にパッケージ４内で電気的に接続されて
いる。
【０００８】パッケージ４は具体的には封止樹脂により
形成され、半導体チップは封止樹脂により封止されてい
る。また、雌ねじ１２は、図１の（Ｂ）に示したよう
に、それぞれ金属材料から成る円筒部材１４により形成
され、円筒部材１４の内面にねじ山１６が形成されて、
円筒部材１４は、上端部がパッケージ４の上面１０に露
出した状態で封止樹脂内に埋設されている。
形成され、半導体チップは封止樹脂により封止されてい
る。また、雌ねじ１２は、図１の（Ｂ）に示したよう
に、それぞれ金属材料から成る円筒部材１４により形成
され、円筒部材１４の内面にねじ山１６が形成されて、
円筒部材１４は、上端部がパッケージ４の上面１０に露
出した状態で封止樹脂内に埋設されている。
【０００９】図２は、実施の形態例の半導体装置２を回
路基板に実装して端子としての半田ボール部の導通試験
を行う場合を示す説明図である。図中、図１などと同一
の要素には同一の符号が付されている。図２に示したよ
うに、半導体装置２は回路基板１８上に搭載され、従来
通り、各半田ボール８は回路基板１８上の不図示のラン
ドパターンに接続されている。本実施の形態例では、回
路基板１８のランドパターンの部分にはスルーホールが
形成され、各スルーホールの、回路基板下面側の開口部
にもランドパターンが形成されているものとする。
路基板に実装して端子としての半田ボール部の導通試験
を行う場合を示す説明図である。図中、図１などと同一
の要素には同一の符号が付されている。図２に示したよ
うに、半導体装置２は回路基板１８上に搭載され、従来
通り、各半田ボール８は回路基板１８上の不図示のラン
ドパターンに接続されている。本実施の形態例では、回
路基板１８のランドパターンの部分にはスルーホールが
形成され、各スルーホールの、回路基板下面側の開口部
にもランドパターンが形成されているものとする。
【００１０】導通テスタ２０の各対を成すプローブ２
２、２４は、図２に示したように、一方のプローブ２２
をパッケージ４上面の雌ねじ１２に接触させ、もう一方
のプローブ２４は回路基板１８下面の対応するランドパ
ターンに接触させる。そして、このとき導通が確認でき
れば、プローブ２２を接触させた雌ねじ１２に対応する
半田ボール８は正しく回路基板１８に接続されているこ
とになり、逆に導通が確認できない場合は接続不良とな
る。このように、本実施の形態例の半導体装置２では、
従来のように、断層Ｘ線試験機などの高価で大がかりな
設備は不要であり、単に導通テスタ２０を用いるのみで
迅速に半田ボール８の接続試験を行うことができる。
２、２４は、図２に示したように、一方のプローブ２２
をパッケージ４上面の雌ねじ１２に接触させ、もう一方
のプローブ２４は回路基板１８下面の対応するランドパ
ターンに接触させる。そして、このとき導通が確認でき
れば、プローブ２２を接触させた雌ねじ１２に対応する
半田ボール８は正しく回路基板１８に接続されているこ
とになり、逆に導通が確認できない場合は接続不良とな
る。このように、本実施の形態例の半導体装置２では、
従来のように、断層Ｘ線試験機などの高価で大がかりな
設備は不要であり、単に導通テスタ２０を用いるのみで
迅速に半田ボール８の接続試験を行うことができる。
【００１１】また、本実施の形態例の半導体装置２で
は、上述のように各雌ねじ１２が半導体装置２の端子
（半田ボール８）に接続されているので、半導体装置２
の機能試験は、回路基板１８に実装した状態で容易に行
うことができる。図３は実施の形態例の半導体装置２の
機能試験を行う場合を示す説明図である。図中、図２な
どと同一の要素には同一の符号が付されている。図３に
示したように、半導体装置２の機能試験を行うべく、例
えばロジックアナライザ２６などの計測器を用いる場
合、ロジックアナライザ２６のプローブ２８は、回路基
板１８上のパターンなどではなく、半導体装置２のパッ
ケージ４上面に形成された各雌ねじ１２に接触させれば
よい。したがって、半導体装置２の各端子における信号
をきわめて容易に観測することができる。また、プロー
ブ２８の先端を雄ねじにしておけば、その雄ねじを上記
雌ねじ１２に螺着することでプローブ２８を確実かつ強
固にパッケージ４に取り付けることができ、機能試験を
行う際の作業性が向上する。
は、上述のように各雌ねじ１２が半導体装置２の端子
（半田ボール８）に接続されているので、半導体装置２
の機能試験は、回路基板１８に実装した状態で容易に行
うことができる。図３は実施の形態例の半導体装置２の
機能試験を行う場合を示す説明図である。図中、図２な
どと同一の要素には同一の符号が付されている。図３に
示したように、半導体装置２の機能試験を行うべく、例
えばロジックアナライザ２６などの計測器を用いる場
合、ロジックアナライザ２６のプローブ２８は、回路基
板１８上のパターンなどではなく、半導体装置２のパッ
ケージ４上面に形成された各雌ねじ１２に接触させれば
よい。したがって、半導体装置２の各端子における信号
をきわめて容易に観測することができる。また、プロー
ブ２８の先端を雄ねじにしておけば、その雄ねじを上記
雌ねじ１２に螺着することでプローブ２８を確実かつ強
固にパッケージ４に取り付けることができ、機能試験を
行う際の作業性が向上する。
【００１２】次に第２の実施の形態例について説明す
る。図４は図１の半導体装置２に装着する放熱体を示す
側面図、図５は図４の放熱体を半導体装置２に装着した
状態を示す側面図である。図５において図１などと同一
の要素には同一の符号が付されている。図４に示したよ
うに、放熱体３０は、板状の基体３２と、その上面に立
設された複数のフィン３４を含み、基体３２の両端部に
はロック機構３３が設けられている。放熱体３０の、少
なくとも基体３２は、本実施の形態例では絶縁材料によ
り形成されて、その幅は半導体装置２のパッケージ４
（図１）の幅にほぼ一致している。
る。図４は図１の半導体装置２に装着する放熱体を示す
側面図、図５は図４の放熱体を半導体装置２に装着した
状態を示す側面図である。図５において図１などと同一
の要素には同一の符号が付されている。図４に示したよ
うに、放熱体３０は、板状の基体３２と、その上面に立
設された複数のフィン３４を含み、基体３２の両端部に
はロック機構３３が設けられている。放熱体３０の、少
なくとも基体３２は、本実施の形態例では絶縁材料によ
り形成されて、その幅は半導体装置２のパッケージ４
（図１）の幅にほぼ一致している。
【００１３】ロック機構３３は基体３２の両端部から下
方に延在し、先端部には、パッケージ４の下面６の辺部
に係合する爪３６が形成されている。この放熱体３０を
半導体装置２に装着する際には、図５に示したように、
基体３２の下面を半導体装置２のパッケージ４の上面１
０に対向させ、２つのロック機構３３でパッケージ４を
挟むようにして、基体３２をパッケージ４に被せ、基体
３２の下面がパッケージ４の上面１０に当接した状態に
して、ロック機構の各爪３６をパッケージ４下面の両辺
部に係合させ、放熱体３０を半導体装置２に固定する。
方に延在し、先端部には、パッケージ４の下面６の辺部
に係合する爪３６が形成されている。この放熱体３０を
半導体装置２に装着する際には、図５に示したように、
基体３２の下面を半導体装置２のパッケージ４の上面１
０に対向させ、２つのロック機構３３でパッケージ４を
挟むようにして、基体３２をパッケージ４に被せ、基体
３２の下面がパッケージ４の上面１０に当接した状態に
して、ロック機構の各爪３６をパッケージ４下面の両辺
部に係合させ、放熱体３０を半導体装置２に固定する。
【００１４】このような放熱体３０を用いることによ
り、半導体装置２が冷却されるとともに、パッケージ４
の上面１０に形成された雌ねじ１２が放熱体３０により
覆われるため、雌ねじ１２がショートするといった可能
性を排除することができる。なお、基体３２などは絶縁
材料により形成する以外にも、放熱効果を高めるべく金
属材料により形成することも可能である。その場合に
は、たとえば、パッケージ４上面に露出した雌ねじ１２
の上端部を、やや窪んだ状態にして、基体３２との接触
を避けるようにすればよい。
り、半導体装置２が冷却されるとともに、パッケージ４
の上面１０に形成された雌ねじ１２が放熱体３０により
覆われるため、雌ねじ１２がショートするといった可能
性を排除することができる。なお、基体３２などは絶縁
材料により形成する以外にも、放熱効果を高めるべく金
属材料により形成することも可能である。その場合に
は、たとえば、パッケージ４上面に露出した雌ねじ１２
の上端部を、やや窪んだ状態にして、基体３２との接触
を避けるようにすればよい。
【００１５】また、放熱体３０の半導体装置２に対する
取り付けをより強固にするため、基体３２に不図示の貫
通孔を形成し、その貫通孔を通じてパッケージ４の雌ね
じ１２に雄ねじを螺着し、放熱体３０を半導体装置２の
パッケージ４にねじ止めすることも有効である。その
際、基体３２を金属材料で形成した場合には、上述のよ
うな構造とするとともに、雄ねじを絶縁材料で形成し
て、雌ねじ１２どうしが電気的に接続されることを回避
できる。
取り付けをより強固にするため、基体３２に不図示の貫
通孔を形成し、その貫通孔を通じてパッケージ４の雌ね
じ１２に雄ねじを螺着し、放熱体３０を半導体装置２の
パッケージ４にねじ止めすることも有効である。その
際、基体３２を金属材料で形成した場合には、上述のよ
うな構造とするとともに、雄ねじを絶縁材料で形成し
て、雌ねじ１２どうしが電気的に接続されることを回避
できる。
【００１６】
【発明の効果】以上説明したように本発明は、半導体チ
ップを収容した絶縁材料から成るパッケージの下面に、
前記パッケージ内で前記半導体チップに電気的に接続さ
れた導電材料から成るボール状の端子を多数配列した構
造の半導体装置であって、前記パッケージの上面に、少
なくとも一部が導電材料から成る複数の雌ねじを相互に
間隔をおいて配設し、各雌ねじを対応する前記端子に前
記パッケージ内で電気的に接続したことを特徴とする。
ップを収容した絶縁材料から成るパッケージの下面に、
前記パッケージ内で前記半導体チップに電気的に接続さ
れた導電材料から成るボール状の端子を多数配列した構
造の半導体装置であって、前記パッケージの上面に、少
なくとも一部が導電材料から成る複数の雌ねじを相互に
間隔をおいて配設し、各雌ねじを対応する前記端子に前
記パッケージ内で電気的に接続したことを特徴とする。
【００１７】このように、本発明の半導体装置では、パ
ッケージの上面に、少なくとも一部が導電材料から成る
複数の雌ねじを配設し、各雌ねじを対応する端子にパッ
ケージ内で電気的に接続したので、回路基板に実装した
際には、上記端子に接続された回路基板上のパターン
と、上記端子にパッケージないで接続された雌ねじとの
間で導通試験を行うことで、各端子が回路基板の対応す
るパターンに正しく接続されているか否かを調べること
ができる。したがって、従来のように、断層Ｘ線試験機
などの高価で大がかりな設備は不要であり、簡単な設備
で迅速に端子の接続試験を行うことができる。
ッケージの上面に、少なくとも一部が導電材料から成る
複数の雌ねじを配設し、各雌ねじを対応する端子にパッ
ケージ内で電気的に接続したので、回路基板に実装した
際には、上記端子に接続された回路基板上のパターン
と、上記端子にパッケージないで接続された雌ねじとの
間で導通試験を行うことで、各端子が回路基板の対応す
るパターンに正しく接続されているか否かを調べること
ができる。したがって、従来のように、断層Ｘ線試験機
などの高価で大がかりな設備は不要であり、簡単な設備
で迅速に端子の接続試験を行うことができる。
【図１】（Ａ）は本発明による半導体装置の一例を示す
断面側面図、（Ｂ）は同半導体装置の要部を示す部分拡
大断面側面図である。
断面側面図、（Ｂ）は同半導体装置の要部を示す部分拡
大断面側面図である。
【図２】実施の形態例の半導体装置を回路基板に実装し
て端子としての半田ボール部の導通試験を行う場合を示
す説明図である。
て端子としての半田ボール部の導通試験を行う場合を示
す説明図である。
【図３】実施の形態例の半導体装置の機能試験を行う場
合を示す説明図である。
合を示す説明図である。
【図４】図１の半導体装置に装着する放熱体を示す側面
図である。
図である。
【図５】図４の放熱体を半導体装置に装着した状態を示
す側面図である。
す側面図である。
２……半導体装置、４……パッケージ、６……下面、８
……半田ボール、１０……上面、１２……雌ねじ、１４
……円筒部材、１６……ねじ山、１８……回路基板、２
０……導通テスタ、２２……プローブ、２４……プロー
ブ、２６……ロジックアナライザ、２８……プローブ、
３０……放熱体、３２……基体、３３……ロック機構、
３４……フィン、３６……爪。
……半田ボール、１０……上面、１２……雌ねじ、１４
……円筒部材、１６……ねじ山、１８……回路基板、２
０……導通テスタ、２２……プローブ、２４……プロー
ブ、２６……ロジックアナライザ、２８……プローブ、
３０……放熱体、３２……基体、３３……ロック機構、
３４……フィン、３６……爪。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/34 Ｈ０１Ｌ 23/12 Ｌ
Claims (8)
- 【請求項１】 半導体チップを収容した絶縁材料から成
るパッケージの下面に、前記パッケージ内で前記半導体
チップに電気的に接続された導電材料から成るボール状
の端子を多数配列した構造の半導体装置であって、 前記パッケージの上面に、少なくとも一部が導電材料か
ら成る複数の雌ねじを相互に間隔をおいて配設し、各雌
ねじを対応する前記端子に前記パッケージ内で電気的に
接続したことを特徴とする半導体装置。 - 【請求項２】 前記パッケージの上面に取り付けられる
放熱体を含み、同放熱体は、前記雌ねじに螺合する雄ね
じにより前記パッケージに固定されることを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 前記放熱体は絶縁材料により形成されて
いることを特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記雄ねじは絶縁材料により形成されて
いることを特徴とする請求項２記載の半導体装置。 - 【請求項５】 前記パッケージの上面に取り付けられる
放熱体を含み、同放熱体は板状の基体と、その上面に立
設された複数のフィンと、ロック機構とを含み、前記ロ
ック機構は前記基体の両端部から下方に延在するととも
に前記ロック機構の先端部には、前記基体を前記パッケ
ージ上に載置した状態で前記パッケージの下面辺部に係
合する爪が形成されていることを特徴とする請求項１記
載の半導体装置。 - 【請求項６】 前記放熱体は絶縁材料により形成されて
いることを特徴とする請求項５記載の半導体装置。 - 【請求項７】 前記パッケージは封止樹脂により形成さ
れ、前記半導体チップは前記封止樹脂により封止されて
いることを特徴とする請求項１記載の半導体装置。 - 【請求項８】 前記雌ねじは、それぞれ金属材料から成
る円筒部材を含み、前記円筒部材の内面にねじ山が形成
され、前記円筒部材は、前記パッケージの上面側から、
内側に雄ねじを挿入できる状態で前記封止樹脂内に埋設
されていることを特徴とする請求項７記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000159677A JP3417382B2 (ja) | 2000-05-30 | 2000-05-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000159677A JP3417382B2 (ja) | 2000-05-30 | 2000-05-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001337129A true JP2001337129A (ja) | 2001-12-07 |
| JP3417382B2 JP3417382B2 (ja) | 2003-06-16 |
Family
ID=18663971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000159677A Expired - Fee Related JP3417382B2 (ja) | 2000-05-30 | 2000-05-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3417382B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103823149A (zh) * | 2013-12-03 | 2014-05-28 | 华为技术有限公司 | 芯片检测***及检测方法 |
| JP5991440B2 (ja) * | 2013-09-10 | 2016-09-14 | 三菱電機株式会社 | 半導体装置、半導体モジュール |
-
2000
- 2000-05-30 JP JP2000159677A patent/JP3417382B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5991440B2 (ja) * | 2013-09-10 | 2016-09-14 | 三菱電機株式会社 | 半導体装置、半導体モジュール |
| CN103823149A (zh) * | 2013-12-03 | 2014-05-28 | 华为技术有限公司 | 芯片检测***及检测方法 |
| US9263410B2 (en) | 2013-12-03 | 2016-02-16 | Huawei Technologies Co., Ltd. | Chip detecting system and detecting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3417382B2 (ja) | 2003-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10185947A (ja) | プローブ・アダプタ | |
| JP3459765B2 (ja) | 実装検査システム | |
| JPWO2009031394A1 (ja) | 電気接続構造、端子装置、ソケット、電子部品試験装置及びソケットの製造方法 | |
| JP2001337129A (ja) | 半導体装置 | |
| KR20170125230A (ko) | 릴레이 소켓, 릴레이 소켓 모듈, 및 반도체 패키지 테스트 보드 어셈블리 | |
| JP2000183483A (ja) | 電子部品の検査用基板及びその製造方法並びに電子部品の検査方法 | |
| Sauveplane et al. | A reliable solderless connection technique for high I/O counts ceramic land grid array package for space applications | |
| JP2994333B2 (ja) | Ｂｇａ集積回路用ソケット | |
| JP2842416B2 (ja) | 半導体装置用ソケット | |
| JP2571023B2 (ja) | Ｂｇａ型半導体装置 | |
| KR101853002B1 (ko) | 반도체 패키지 테스트 소켓 | |
| JP2007078456A (ja) | Ｉｃソケット及びこれを用いたｉｃテスタ | |
| JPH11344532A (ja) | 回路基板上の探針のための装置 | |
| JPH11311638A (ja) | プローブおよび検査装置 | |
| JPS6221016Y2 (ja) | ||
| KR102456348B1 (ko) | 인터포저 및 이를 구비하는 테스트 소켓 | |
| KR100844486B1 (ko) | 반도체 칩 테스트 소켓 | |
| KR20000002377A (ko) | 메모리 모듈 테스트 장치 | |
| KR20100070668A (ko) | 반도체 패키지 테스트용 기판 및 이를 이용한 반도체 패키지 테스트 장치 | |
| KR200331875Y1 (ko) | 반도체볼그리드어레이패키지 | |
| JP4074085B2 (ja) | ソケットの検査方法及びソケットの検査ツール | |
| KR100736756B1 (ko) | 탐침장치용 프로브 | |
| JP2602654Y2 (ja) | Ｉｃチップの検査装置、検査接続構造、及びこれに用いられる異方導電性フィルムないしシート | |
| KR20120014752A (ko) | 기판의 코이닝-전기검사 장치 | |
| JPH07176648A (ja) | ボール・グリッド・アレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |