KR20120014752A - 기판의 코이닝-전기검사 장치 - Google Patents
기판의 코이닝-전기검사 장치 Download PDFInfo
- Publication number
- KR20120014752A KR20120014752A KR1020100076917A KR20100076917A KR20120014752A KR 20120014752 A KR20120014752 A KR 20120014752A KR 1020100076917 A KR1020100076917 A KR 1020100076917A KR 20100076917 A KR20100076917 A KR 20100076917A KR 20120014752 A KR20120014752 A KR 20120014752A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- coining
- bump
- pin
- head
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은 기판의 코이닝-전기검사 장치에 관한 것으로, 기판에 형성된 범프를 코이닝하되, 관통홀이 형성된 헤드부, 및 상기 관통홀에 삽입되어 상기 헤드부와 함께 상기 범프를 코이닝하되, 상기 범프에 접촉되어 상기 기판을 전기검사하는 핀부를 포함하는 것을 특징으로 하며, 코이닝 공정과 전기검사 공정을 하나의 장치에서 동시에 구현하여 기판의 생산성을 향상시키고, 범프의 핀 찍힘부 발생 현상을 방지하는 기판의 코이닝-전기검사 장치를 제공한다.
Description
본 발명은 기판의 코이닝-전기검사 장치에 관한 것이다.
일반적으로 인쇄회로기판(PCB)은 여러 전자제품 소자들을 일정한 틀에 따라 간편하게 연결시켜 주는 역할을 하며, 디지털 TV를 비롯한 가전제품부터 첨단 통신기기까지 모든 전자제품에 광범위하게 사용되는 부품으로서, 용도에 따라 범용 인쇄회로기판, 모듈용 인쇄회로기판, 패키지용 인쇄회로기판 등으로 분류된다.
최근에는 반도체칩의 고밀도화 및 신호전달속도의 고속화에 대응하기 위한 기술로서, 반도체칩을 인쇄회로기판에 직접 실장하는 기술에 대한 요구가 커지고 있으며, 이에 따라 반도체칩의 고밀도화에 대응할 수 있는 고밀도 및 고신뢰성의 인쇄회로기판에 대한 개발이 요구되고 있다. 이러한 사양에 대응하여 미세 회로패턴 및 마이크로 비아홀을 형성할 수 있는 인쇄회로기판 기술이 요구되고 있고, 인쇄회로기판 제조의 생산성을 향상시키기 위하여, 인쇄회로기판을 자동으로 제조하는 장치에 대한 연구가 이루어지고 있다.
일반적으로 인쇄회로기판은 다수의 절연층과 회로층을 포함하고, 최외층에는 솔더레지스트층이 형성된다. 이때, 솔더레지스트층에는 최외층 회로층 중 패드부를 노출시키는 개구부가 형성되고, 개구부에는 솔더볼이 형성되어 기판과 외부소자를 연결한다. 이때, 솔더볼의 높이를 평탄화하기 위하여 코이닝(coining) 공정을 실시하고, 인쇄회로기판의 회로연결에 대한 전기검사를 진행하여, 인쇄회로기판을 제품화하고 있다.
도 1은 종래기술에 따른 기판의 코이닝 장치(10)의 단면도이고, 도 2는 종래기술에 따른 기판의 전기검사 장치(20)의 단면도이다. 이하, 이를 참고하여 종래기술에 따른 기판의 코이닝 장치(10) 및 기판의 전기검사 장치(20)를 설명하면 다음과 같다.
도 1에 도시한 바와 같이, 종래의 기판의 코이닝 장치(10)는 코인 헤드(11)를 포함한다. 여기서, 코인 헤드(11)는 압력이 가해져서 기판(30)에 형성된 솔더볼(31)을 평탄화시킨다.
한편, 기판의 코이닝 장치(10)에 의해 솔더볼(31)의 코이닝 공정이 완료되면, 기판(30)을 기판의 전기검사 장치(20)에 투입한다.
도 2에 도시한 바와 같이, 종래의 기판의 전기검사 장치(20)는 핀(21)과 지그(22)를 포함한다. 여기서, 핀(21)은 솔더볼(31)에 직접 접촉되어 기판(30)에 대한 전기검사를 진행하고, 지그(22)는 다수의 핀(21)을 연결하고 지지하는 역할을 수행한다.
그러나, 종래기술에 따른 기판의 코이닝 장치(10) 및 기판의 전기검사 장치(20)는 각각 별개의 장치로 구성되어 서로 다른 공정을 수행하게 되므로, 장치 간의 기판(30) 이송 등으로 인해 생산성이 떨어지고 제조시간이 길어지는 문제점이 있었다. 또한, 장치를 두 가지 모두 구비해야 하므로, 기판(30)을 제조함에 있어 제조비용이 높은 문제점이 있었다.
또한, 기판의 전기검사 장치(20)에 있어서, 핀(21)이 솔더볼(31)에 접촉하는 경우, 상대적으로 강도가 약한 솔더볼(31)에 핀(21)의 접촉 압력에 의한 핀 찍힘부(32)가 발생하는 문제점이 있었다. 이에 따라, 솔더볼(31)에 외부소자(미도시)가 연결되는 경우, 핀 찍힘부(32)에 의해 접속 불량이 발생되는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 기판의 코이닝 공정과 전기검사 공정을 하나의 장치에서 구현하는 기판의 코이닝-전기검사 장치를 제공하기 위한 것이다.
본 발명의 다른 목적은 기판의 전기검사 시에 핀의 접촉 압력에 의한 핀 찍힘부 발생 현상을 방지하는 기판의 코이닝-전기검사 장치를 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 기판의 코이닝-전기검사 장치는, 기판에 형성된 범프를 코이닝하되, 관통홀이 형성된 헤드부, 및 상기 관통홀에 삽입되어 상기 헤드부와 함께 상기 범프를 코이닝하되, 상기 범프에 접촉되어 상기 기판을 전기검사하는 핀부를 포함하는 것을 특징으로 한다.
여기서, 상기 헤드부 및 상기 핀부가 상기 범프에 접촉되는 면은 동일 평면인 것을 특징으로 한다.
또한, 상기 헤드부에는 다수의 상기 관통홀이 상호 이격되어 형성된 것을 특징으로 한다.
또한, 상기 헤드부 및 상기 핀부는 상기 기판의 양면에 위치된 것을 특징으로 한다.
또한, 상기 헤드부는 부도체이고, 상기 핀부는 도체인 것을 특징으로 한다.
또한, 상기 헤드부는, 상기 범프에 접촉되어 상기 범프를 코이닝하는 코이닝부, 및 상기 코이닝부 간을 연결하는 연결부를 포함하는 것을 특징으로 한다.
또한, 상기 코이닝부가 상기 범프에 접촉되는 면과 상기 연결부의 일면은 동일 평면인 것을 특징으로 한다.
또한, 상기 헤드부 및 상기 핀부에 의한 상기 범프의 코이닝과, 상기 핀부에 의한 상기 기판의 전기검사는 동시에 수행되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 기판의 코이닝-전기검사 장치는 헤드부, 및 헤드부의 관통홀에 삽입된 핀부를 기판의 범프에 접촉시켜 코이닝 공정을 진행함과 동시에, 범프에 접촉된 핀부를 통해 기판의 전기검사를 진행함으로써, 코이닝 공정과 전기검사 공정을 하나의 장치에서 동시에 수행하여 기판의 생산성이 향상되고, 기판의 제조시간 및 제조비용이 절감되는 장점이 있다.
또한, 본 발명에 따르면, 핀부 및 헤드부가 범프에 맞닿는 면을 동일평면으로 구성하여, 범프에 나타나는 핀 찍힘부 발생 현상을 방지하는 장점이 있다.
또한, 본 발명에 따르면, 코이닝부 및 연결부를 포함하는 헤드부에 있어서, 코이닝부가 범프에 맞닿는 면을 연결부의 일면과 동일평면으로 구성하여, 얼라인먼트가 어긋나더라도 범프가 접촉하는 면에 단차가 없어, 범프에 단차로 인한 찍힘 현상을 방지하는 않는 장점이 있다.
도 1은 종래기술에 따른 기판의 코이닝 장치의 단면도이다.
도 2는 종래기술에 따른 기판의 전기검사 장치의 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 기판의 코이닝-전기검사 장치의 단면도이다.
도 4 내지 도 6은 도 3에 도시한 기판의 코이닝-전기검사 장치의 작동방식을 설명하기 위한 단면도이다.
도 2는 종래기술에 따른 기판의 전기검사 장치의 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 기판의 코이닝-전기검사 장치의 단면도이다.
도 4 내지 도 6은 도 3에 도시한 기판의 코이닝-전기검사 장치의 작동방식을 설명하기 위한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
기판의
코이닝
-전기검사 장치
도 3은 본 발명의 바람직한 실시예에 따른 기판의 코이닝-전기검사 장치(100)의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 기판의 코이닝-전기검사 장치(100)를 설명하기로 한다.
도 3에 도시한 바와 같이, 본 실시예에 따른 기판의 코이닝-전기검사 장치(100)는 범프(131)를 코이닝하는 헤드부(110), 및 범프(131)를 코이닝하고 기판(130)을 전기검사하는 핀부(120)를 포함한다.
한편, 본 실시예에서는 헤드부(110) 및 핀부(120)가 기판(130)의 일면에 형성된 것으로 설명할 것이나, 본 발명은 이에 한정되지 않고, 기판(130)의 양면에 위치하는 경우도 포함함을 미리 밝혀 둔다.
헤드부(110)는 기판(130)에 형성된 범프(131)를 코이닝하는 부재이다.
여기서, 헤드부(110)는 기판(130)의 일면 또는 양면에 형성된 범프(131)를 코이닝하는 부분으로, 범프(131)에 접촉되어 있는 헤드부(110)에 압력이 가해지면 범프(131)의 상면이 평탄해지고, 다수의 범프(131)의 높이가 균일하게 될 수 있다. 이때, 헤드부(110)에는 압력을 가해주는 별도의 구동부(미도시)가 설치될 수 있다.
또한, 헤드부(110)는 코이닝부(112) 및 연결부(113)를 포함할 수 있다. 여기서, 코이닝부(112)는 범프(131)에 직접 접촉되어 범프(131)를 코이닝하는 헤드부(110)의 부분이고, 연결부(113)는 다수의 코이닝부(112)를 연결해주는 헤드부(110)의 부분이다. 또한, 코이닝부(112)가 범프(131)에 접촉되는 면은 연결부(113)의 일면과 동일 평면을 이룰 수 있다. 즉, 코이닝부(112)와 연결부(113)는 동일한 높이를 가져, 헤드부(110)가 범프(131)에 접촉되는 면에는 단차가 형성되지 않을 수 있다. 따라서, 범프(131)에 접촉하는 면에 단차가 형성되지 않아 단차로 인한 찍힘 현상이 방지될 수 있다. 구체적으로, 범프(131)의 코이닝 공정 및 전기검사 공정을 진행할 때, 얼라인먼트의 오류로 인하여 헤드부(110)의 코이닝부(112)의 일부분만 범프(131) 상에 위치될 수 있으며, 이러한 경우 헤드부(110)에 단차가 형성되면 단차에 의해 범프(131)가 손상될 수 있다. 그러나, 본 실시예와 같이, 코이닝부(112)와 연결부(113)가 동일한 평면을 가져 단차가 형성되지 않는 경우에는 얼라인먼트가 어긋나더라도 범프(131)의 손상을 방지할 수 있다.
한편, 헤드부(110) 중 코이닝부(112)에는 양면을 관통하는 관통홀(111)이 형성된다. 관통홀(111)에는 핀부(120)가 삽입되며, 관통홀(111)은 다수가 이격되어 형성될 수 있다.
핀부(120)는 헤드부(110)와 함께 범프(131)의 코이닝 공정을 진행하고, 동시에 기판(130)의 전기검사 공정을 진행하는 부재이다.
여기서, 핀부(120)는 헤드부(110)에 형성된 관통홀(111)에 삽입될 수 있다. 이때, 핀부(120)가 관통홀(111)에 삽입되어 범프(131)와 접촉하는 면은 헤드부(110)가 범프(131)에 접촉하는 면과 동일평면을 이룰 수 있다. 따라서, 핀부(120)가 삽입된 헤드부(110)는 일체로서 범프(131)와 접촉하여 범프(131)의 코이닝을 진행할 수 있고, 범프(131)와 접촉하는 면에는 단차가 형성되지 않아 범프(131)에 나타나는 핀 찍힘부 현상을 방지할 수 있다. 따라서, 이후에 범프(131)가 외부소자(미도시)와 접속하더라도, 범프(131)의 핀 찍힘부에 의한 접속 불량 현상이 감소될 수 있다.
한편, 핀부(120)는 헤드부(110)의 관통홀(111)에 삽입되어 범프(131)의 코이닝 공정을 진행하는 동시에, 범프(131)와 접촉된 상태로 기판(130)에 대한 전기검사를 진행한다. 이때, 핀부(120)는 범프(131)에 직접 접촉되어 범프(131)에 전기적 신호를 송신하고 이를 수신하여, 기판(130)의 회로층(132) 및 비아(133)에 전기적 결함이 없는지 여부를 검사할 수 있다. 또한, 핀부(120)는 다수로 형성된 관통홀(111)에 각각 삽입되어, 기판(130)에 형성된 다수의 범프(131)에 대하여 동시적으로 전기검사를 하는 것이 가능하다. 이때, 다수의 핀부(120)는 각각의 범프(131) 상에 접촉되므로, 어떠한 회로적 라인에 이상이 있는지 위치를 판별할 수 있다. 또한, 핀부(120)에 제어부(미도시)를 연결하여 제어부(미도시)가 기판(130)에 정상적인 전기적 도통이 이루어졌는지 여부를 판단할 수 있다.
또한, 기판(130)의 양면에 핀부(120) 및 헤드부(110)가 설치된 경우에는, 기판(130)의 일면에 위치된 핀부(120)가 전기적 신호를 송신하고, 기판(130)의 타면에 위치된 핀부(120)가 전기적 신호를 수신하여, 기판(130)의 양면에 대한 전기적 도통 검사를 진행하는 것도 가능하다.
한편, 핀부(120)에 의한 전기검사가 진행될 때, 전기적 신호가 헤드부(110)에 전달되지 않도록, 헤드부(110)는 부도체로, 핀부(120)는 도체로 형성하는 것이 바람직하다.
기판(130)은 기판의 코이닝-전기검사 장치(100)의 대상이 되는 부재이다.
여기서, 기판(130)은 예를 들어, 절연층(134) 및 회로층(132)으로 구성된 다층 또는 단층의 인쇄회로기판일 수 있다. 절연층(134)은 예를 들어, 프리프레그 또는 에폭시 수지 등이 될 수 있고, 회로층(132)은 금, 은, 구리, 니켈 등의 전기전도성 금속일 수 있다.
또한, 기판(130)의 양면 최외층에는 최외층 회로층(132) 중 패드부(135)를 노출시키는 개구부(137)가 형성된 솔더레지스트층(136)이 형성되고, 솔더레지스트층(136)의 개구부(137)를 통해 외부로 돌출되는 범프(131)가 형성될 수 있다. 여기서, 범프(131)는 예를 들어, 솔더볼의 형태를 가질 수 있고, 이후에 외부소자(미도시)와 기판(130)을 전기적으로 연결하는 역할을 수행할 수 있다.
도 4 내지 도 6은 도 3에 도시한 기판의 코이닝-전기검사 장치(100)의 작동방식을 설명하기 위한 단면도이다. 이하, 이를 참고하여 본 실시예에 따른 기판의 코이닝-전기검사 장치(100)의 작동방식을 설명하면 다음과 같다.
먼저, 도 4에 도시한 바와 같이, 기판의 코이닝-전기검사 장치(100)를 기판(130)의 범프(131)가 형성된 면에 준비한다. 이때, 범프(131)는 코이닝 공정을 거치기 이전이므로, 원형에 가까운 형상을 가질 수 있다.
다음, 도 5에 도시한 바와 같이, 핀부(120)가 삽입된 헤드부(110)에 압력을 인가하여, 범프(131)의 코이닝 공정을 진행하는 동시에, 핀부(120)를 통하여 기판(130)의 전기검사 공정을 진행한다.
다음, 도 6에 도시한 바와 같이, 기판의 코이닝-전기검사 장치(100)로부터 기판(130)을 반출하면, 기판(130)의 범프(131)는 코이닝되어 평탄한 상면을 갖고, 다수의 범프(131)는 높이가 일정하게 될 수 있다. 또한, 기판(130)에 대한 전기검사를 코이닝 공정과 동시에 진행하여, 기판(130)을 바로 제품으로 출고할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 기판의 코이닝-전기검사 장치는 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
110 : 헤드부 111 : 관통홀
112 : 코이닝부 113 : 연결부
120 : 핀부 130 : 기판
131 : 범프
112 : 코이닝부 113 : 연결부
120 : 핀부 130 : 기판
131 : 범프
Claims (8)
- 기판에 형성된 범프를 코이닝하되, 관통홀이 형성된 헤드부; 및
상기 관통홀에 삽입되어 상기 헤드부와 함께 상기 범프를 코이닝하되, 상기 범프에 접촉되어 상기 기판을 전기검사하는 핀부;
를 포함하는 기판의 코이닝-전기검사 장치. - 청구항 1에 있어서,
상기 헤드부 및 상기 핀부가 상기 범프에 접촉되는 면은 동일 평면인 것을 특징으로 하는 기판의 코이닝-전기검사 장치. - 청구항 1에 있어서,
상기 헤드부에는 다수의 상기 관통홀이 상호 이격되어 형성된 것을 특징으로 하는 기판의 코이닝-전기검사 장치. - 청구항 1에 있어서,
상기 헤드부 및 상기 핀부는 상기 기판의 양면에 위치된 것을 특징으로 하는 기판의 코이닝-전기검사 장치. - 청구항 1에 있어서,
상기 헤드부는 부도체이고, 상기 핀부는 도체인 것을 특징으로 하는 기판의 코이닝-전기검사 장치. - 청구항 1에 있어서,
상기 헤드부는,
상기 범프에 접촉되어 상기 범프를 코이닝하는 코이닝부; 및
상기 코이닝부 간을 연결하는 연결부;
를 포함하는 것을 특징으로 하는 기판의 코이닝-전기검사 장치. - 청구항 6에 있어서,
상기 코이닝부가 상기 범프에 접촉되는 면과 상기 연결부의 일면은 동일 평면인 것을 특징으로 하는 기판의 코이닝-전기검사 장치. - 청구항 1에 있어서,
상기 헤드부 및 상기 핀부에 의한 상기 범프의 코이닝과, 상기 핀부에 의한 상기 기판의 전기검사는 동시에 수행되는 것을 특징으로 하는 기판의 코이닝-전기검사 장치.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100076917A KR20120014752A (ko) | 2010-08-10 | 2010-08-10 | 기판의 코이닝-전기검사 장치 |
JP2011140932A JP2012039091A (ja) | 2010-08-10 | 2011-06-24 | 基板のコイニング電気検査装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100076917A KR20120014752A (ko) | 2010-08-10 | 2010-08-10 | 기판의 코이닝-전기검사 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20120014752A true KR20120014752A (ko) | 2012-02-20 |
Family
ID=45837711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100076917A KR20120014752A (ko) | 2010-08-10 | 2010-08-10 | 기판의 코이닝-전기검사 장치 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2012039091A (ko) |
KR (1) | KR20120014752A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101407036B1 (ko) * | 2012-12-28 | 2014-06-12 | 삼성전기주식회사 | 기판 제조 장치 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012587A (ja) * | 1998-06-26 | 2000-01-14 | Shinko Electric Ind Co Ltd | 半導体チップ実装用回路基板のはんだバンプの電気特性検査及びコイニング方法 |
TWI241669B (en) * | 2003-05-01 | 2005-10-11 | Celerity Res Inc | Planarizing and testing of BGA packages |
JP2009130038A (ja) * | 2007-11-21 | 2009-06-11 | Kyocer Slc Technologies Corp | 配線基板の製造方法 |
-
2010
- 2010-08-10 KR KR1020100076917A patent/KR20120014752A/ko not_active Application Discontinuation
-
2011
- 2011-06-24 JP JP2011140932A patent/JP2012039091A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101407036B1 (ko) * | 2012-12-28 | 2014-06-12 | 삼성전기주식회사 | 기판 제조 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP2012039091A (ja) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6062873A (en) | Socket for chip package test | |
KR100370308B1 (ko) | 반도체웨이퍼의탐침검사방법 | |
US8633587B2 (en) | Package structure | |
JP2000111576A (ja) | コンタクトストラクチャのパッケ―ジング・相互接続 | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
US20090027072A1 (en) | Apparatus for testing chips with ball grid array | |
US9039425B2 (en) | Electrical interconnect device | |
US7713764B2 (en) | Method for manufacturing semiconductor device including testing dedicated pad and probe card testing | |
US20070144775A1 (en) | Substrate inspection method, printed-wiring board, and electronic circuit device | |
US20070170935A1 (en) | Test module for wafer | |
US20200060025A1 (en) | Pcb, package structure, terminal, and pcb processing method | |
JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
KR20030019439A (ko) | 반도체장치 | |
KR20120014752A (ko) | 기판의 코이닝-전기검사 장치 | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
KR101109401B1 (ko) | 기판의 코이닝-전기검사 장치 | |
US6670556B1 (en) | Printed circuit board unit with detachment mechanism for electronic component | |
KR100959859B1 (ko) | 전자부품 내장 기판 형성방법 | |
KR20080076449A (ko) | 연결체 본딩 방법 | |
US20040124507A1 (en) | Contact structure and production method thereof | |
US20100323558A1 (en) | High density connector for interconnecting fine pitch circuit packaging structures | |
US20220328394A1 (en) | Three-dimensional pad structure and interconnection structure for electronic devices | |
KR20090058862A (ko) | 반도체 패키지 테스트 보드 | |
KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
KR100716805B1 (ko) | 반도체 패키지용 인쇄회로기판 및 이를 이용한 접속 검사방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |