JP2001314091A - Power source device - Google Patents
Power source deviceInfo
- Publication number
- JP2001314091A JP2001314091A JP2000131471A JP2000131471A JP2001314091A JP 2001314091 A JP2001314091 A JP 2001314091A JP 2000131471 A JP2000131471 A JP 2000131471A JP 2000131471 A JP2000131471 A JP 2000131471A JP 2001314091 A JP2001314091 A JP 2001314091A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- piezoelectric transformer
- input
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、圧電トランスを用
いた電源装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device using a piezoelectric transformer.
【０００２】[0002]
【従来の技術】圧電トランスは電磁トランスと比較して
小型化や薄型化を図れる特徴があり、冷陰極管を点灯さ
せるインバータとして利用したり、高圧電源として注目
されている素子である。この圧電トランスの駆動回路に
おいて公知な例としては、例えば特開平９−１０７６８
４号がある。2. Description of the Related Art Piezoelectric transformers have the characteristic that they can be made smaller and thinner than electromagnetic transformers, and are used as inverters for lighting cold-cathode tubes or as elements that have attracted attention as high-voltage power supplies. As a known example of a driving circuit for this piezoelectric transformer, for example, Japanese Patent Application Laid-Open No. 9-10768
There is No. 4.
【０００３】図１２にその回路ブロック図を、図１３に
その回路の動作波形を示す。その構成は、圧電トランス
１と、前記圧電トランス１の一方の一次側電極に接続さ
れた第１コイルＬ１と第１のトランジスタＱ１と、前記
圧電トランス１の他方の一次側電極に接続された第２の
コイルＬ２と第２のトランジスタＱ２と、これら第１、
第２のトランジスタＱ１，Ｑ２を交互に駆動する分周回
路８から構成された昇圧回路４と、前記第１、第２のト
ランジスタＱ１，Ｑ２の駆動周波数を変化させて前記圧
電トランス１の二次側電極から所定の出力電流または出
力電圧が得られるよう、前記圧電トランス１の昇圧比を
制御する周波数制御回路３と、さらに、前記第１、第２
のコイルＬ１，Ｌ２の他端に、電源に接続された第３の
トランジスタＱ３と電流保持手段１８をそれぞれ接続
し、前記第１または第２のトランジスタＱ１，Ｑ２のオ
ン時間内でデューティ比を可変した信号で前記第３のト
ランジスタＱ３をオン・オフすることによって、前記圧
電トランス１の駆動電圧を所定の電圧に制御する駆動電
圧制御回路５と、負荷２に流れる電流値をＰＷＭ制御す
るための調光回路６からなる。FIG. 12 shows a circuit block diagram of the circuit, and FIG. 13 shows operation waveforms of the circuit. The configuration includes a piezoelectric transformer 1, a first coil L 1 and a first transistor Q 1 connected to one primary electrode of the piezoelectric transformer 1, and a first coil L 1 and a first transistor Q 1 connected to the other primary electrode of the piezoelectric transformer 1. Two coils L2 and a second transistor Q2,
A booster circuit 4 composed of a frequency dividing circuit 8 for alternately driving the second transistors Q1 and Q2; and a secondary circuit of the piezoelectric transformer 1 by changing the drive frequency of the first and second transistors Q1 and Q2. A frequency control circuit 3 for controlling a step-up ratio of the piezoelectric transformer 1 so that a predetermined output current or output voltage is obtained from the side electrode;
A third transistor Q3 connected to a power supply and a current holding means 18 are connected to the other ends of the coils L1 and L2, respectively, so that the duty ratio can be varied within the on-time of the first or second transistor Q1 or Q2. A drive voltage control circuit 5 for controlling the drive voltage of the piezoelectric transformer 1 to a predetermined voltage by turning on / off the third transistor Q3 with the applied signal, and a PWM control for a current value flowing to the load 2 It comprises a dimming circuit 6.
【０００４】この図１２の昇圧回路４は、第１、第２の
コイルＬ１，Ｌ２のインダクタンスと圧電トランス１の
入力容量とを並列共振させて得られる略正弦波波形で圧
電トランス１を駆動するため、損失となる共振周波数以
外の成分を低減できる。また、プッシュプル構成によ
り、第１、第２のコイルＬ１，Ｌ２に入力された電源電
圧より高い電圧を発生できるので、より低い入力電圧で
動作させることができる利点がある。The booster circuit 4 in FIG. 12 drives the piezoelectric transformer 1 with a substantially sinusoidal waveform obtained by causing the inductances of the first and second coils L1 and L2 and the input capacitance of the piezoelectric transformer 1 to resonate in parallel. For this reason, components other than the resonance frequency that causes loss can be reduced. Further, since the push-pull configuration can generate a voltage higher than the power supply voltage input to the first and second coils L1 and L2, there is an advantage that the operation can be performed with a lower input voltage.
【０００５】また、図１２の駆動電圧制御回路５は、比
較器１６、整流回路１７、ダイオード１８、トランジス
タＱ３から構成されており、昇圧回路４のコイルＬ１、
Ｌ２に供給するピーク電流が直流入力電圧ＶDDによって
変化しないように制御して、圧電トランス１の駆動電圧
を所定の値に制御する回路であり、広い電源入力範囲で
の効率変化、トランジスタＱ３の耐圧アップ、スイッチ
ングの不具合を改善し、入力電圧範囲を大きくしようと
するものである。The drive voltage control circuit 5 shown in FIG. 12 includes a comparator 16, a rectifier circuit 17, a diode 18, and a transistor Q3.
This circuit controls the drive voltage of the piezoelectric transformer 1 to a predetermined value by controlling the peak current supplied to the L2 so as not to be changed by the DC input voltage V DD . The purpose of this invention is to improve the breakdown voltage, improve switching problems, and increase the input voltage range.
【０００６】ここで、周波数制御回路３のＶＣＯ１５
は、圧電トランス１の駆動周波数の２倍の周波数の三角
波ｆVCO と、同じく圧電トランス１の駆動周波数の２倍
の周波数の矩形波ｆCLK とを出力するように構成してお
く。この矩形波ｆCLK を昇圧回路４の分周回路８によっ
て周波数を半分に分周して位相の反転した矩形波Ｖｇ
１、Ｖｇ２を出力し、トランジスタＱ１、Ｑ２を交互に
スイッチングさせる。また、ＶＣＯ１５の発生する三角
波ｆVCO は、駆動電圧制御回路５の比較器１６に入力さ
れる。駆動電圧制御回路５の整流回路１７は、圧電トラ
ンス１の１次電圧波形Ｖｄ１を入力して整流し、これを
整流電圧Ｖｃに変換した後、比較器１６に入力する。Here, the VCO 15 of the frequency control circuit 3
Is configured to output a triangular wave f VCO having a frequency twice the driving frequency of the piezoelectric transformer 1 and a rectangular wave f CLK having a frequency twice the driving frequency of the piezoelectric transformer 1. This rectangular wave f CLK is frequency-divided by half by the frequency dividing circuit 8 of the boosting circuit 4 and the phase of the rectangular wave Vg is inverted.
1 and Vg2, and the transistors Q1 and Q2 are switched alternately. The triangular wave f VCO generated by the VCO 15 is input to the comparator 16 of the drive voltage control circuit 5. The rectifier circuit 17 of the drive voltage control circuit 5 inputs and rectifies the primary voltage waveform Vd1 of the piezoelectric transformer 1, converts the rectified voltage to a rectified voltage Vc, and inputs the rectified voltage Vc to the comparator 16.
【０００７】図１３のタイミングチャートに三角波ｆ
VCO 、整流電圧Ｖｃ、トランジスタＱ３のゲート電圧Ｖ
ｇ３、トランジスタＱ１、Ｑ２のゲート電圧Ｖｇ１、Ｖ
ｇ２、さらにトランジスタＱ１、Ｑ２のドレイン電圧Ｖ
ｄ１、Ｖｄ２、コイル電流ｉＬ１，ｉＬ２を示す。図１
３（ａ）は、比較器１６に入力される二つの信号ｆVCO
とＶｃを示し、図１３（ｂ）は比較器１６の出力信号を
示し、トランジスタＱ３のゲート波形Ｖｇ３になる。ト
ランジスタＱ３はＰチャンネルトランジスタで構成され
ているので、Ｖｇ３がＬレベルの時トランジスタＱ３が
オンになり、Ｈレベルの時トランジスタＱ３がオフにな
る。A triangular wave f is shown in the timing chart of FIG.
VCO , rectified voltage Vc, gate voltage V of transistor Q3
g3, the gate voltages Vg1, Vg of the transistors Q1, Q2
g2, and the drain voltage V of the transistors Q1 and Q2.
d1, Vd2 and coil currents iL1, iL2 are shown. FIG.
3 (a) shows two signals f VCO input to the comparator 16.
FIG. 13B shows the output signal of the comparator 16, which becomes the gate waveform Vg3 of the transistor Q3. Since the transistor Q3 is a P-channel transistor, the transistor Q3 is turned on when Vg3 is at L level, and turned off when Vg3 is at H level.
【０００８】直流入力電圧ＶDDが最低電圧の時、整流電
圧Ｖｃが三角波ｆVCO の波形の最低電圧とほぼ等しくな
るように設定しておく。この状態で入力電圧を上昇させ
ると、整流電圧Ｖｃが上昇し、三角波ｆVCO の振幅内に
入ることになる。この状態を図１３（ａ）に示す。三角
波ｆVCO の電圧が整流電圧Ｖｃより大きい時間のｔ１〜
ｔ２の間、比較器１６の出力信号Ｖｇ３はＬレベルにな
る。図１３（ｃ）ではこのときＶｇ１の電圧がＨレベル
のためトランジスタＱ１がオンになるので、コイルＬ１
に電流が流れ始める。これを等価回路として図１４
（ａ）に示す。コイルＬ１に流れる電流は、ｉ（ｔ）＝
ＶDD×ｔ／Ｌ１で表され、直流入力電圧ＶDDと時間ｔに
比例して大きくなる。When the DC input voltage V DD is the lowest voltage, the rectified voltage Vc is set to be substantially equal to the lowest voltage of the waveform of the triangular wave f VCO . When the input voltage is increased in this state, the rectified voltage Vc increases and falls within the amplitude of the triangular wave f VCO . This state is shown in FIG. T1 of the time when the voltage of the triangular wave f VCO is larger than the rectified voltage Vc
During t2, the output signal Vg3 of the comparator 16 becomes L level. In FIG. 13C, since the voltage of Vg1 is at the H level at this time, the transistor Q1 is turned on.
The current starts to flow through. FIG. 14 shows this as an equivalent circuit.
(A). The current flowing through the coil L1 is i (t) =
V DD × t / L1, which increases in proportion to the DC input voltage V DD and time t.
【０００９】次に、三角波ｆVCO が整流電圧Ｖｃより小
さくなる時間ｔ２〜ｔ４の間、Ｖｇ３はＨレベルになる
ので、トランジスタＱ３はオフになり、コイルＬ１は電
源Ｖ DDから切り離されるが、ダイオード１８を通じてグ
ランドから供給される電流が流れ、図１３（ｇ）のよう
にコイルＬ１の電流ｉＬ１はｔ２のままの電流が流れ続
ける。この時の等価回路を図１４（ｂ）に示す。ダイオ
ード１８はコイルＬ１の電流を保持する回路として動作
し、コイルＬ１に流れている電流ｉ（ｔ）はｔ２のとき
の値を保持するため、グランド、ダイオード１８、コイ
ルＬ１、トランジスタＱ１を通じて流れ続けることにな
る。Next, the triangular wave fVCOIs smaller than the rectified voltage Vc
Vg3 goes to the H level during the period from time t2 to time t4 when it decreases.
Therefore, the transistor Q3 is turned off, and the coil L1 is turned off.
Source V DDBut is disconnected from diode 18
The current supplied from the land flows, as shown in FIG.
The current iL1 of the coil L1 continues to flow at t2.
I can. FIG. 14B shows an equivalent circuit at this time. Daio
The circuit 18 operates as a circuit for holding the current of the coil L1.
And the current i (t) flowing through the coil L1 is t2
Ground, diode 18, coil
L1 will continue to flow through transistor Q1.
You.
【００１０】ｔ４〜ｔ５の間では、また三角波ｆVCO の
電圧が整流電圧Ｖｃより大きくなり、トランジスタＱ３
がオンになるので、コイルＬ１の電流ｉＬ１はまた時間
に比例して増加し、ｔ５においてＩｐの電流値になる。
この時の等価回路は図１４（ｃ）となる。During the period from t4 to t5, the voltage of the triangular wave f VCO becomes larger than the rectified voltage Vc and the transistor Q3
Is turned on, the current iL1 of the coil L1 also increases in proportion to time and reaches the current value of Ip at t5.
The equivalent circuit at this time is as shown in FIG.
【００１１】次にｔ５〜ｔ６の間では、トランジスタＱ
１がオフになるので、図１４（ｄ）の状態になり、トラ
ンジスタＱ１のドレイン電圧は、コイルＬ１と圧電トラ
ンス１の入力等価容量Ｃｄ１と共振して、図１３（ｅ）
のような半波の正弦波電圧Ｖｄ１の波形になる。Next, between t5 and t6, the transistor Q
14 is turned off, the state shown in FIG. 14D is obtained, and the drain voltage of the transistor Q1 resonates with the coil L1 and the input equivalent capacitance Cd1 of the piezoelectric transformer 1, and as shown in FIG.
The waveform of the half-wave sine wave voltage Vd1 is as follows.
【００１２】ｔ６〜ｔ７では、三角波ｆVCO の電圧が整
流電圧Ｖｃより小さくなるのでトランジスタＱ３はオフ
になるが、図１４（ｅ）のようにコイルＬ１から放出さ
れる電流はダイオード１８を通して流れ、トランジスタ
Ｑ１のドレイン電圧のピーク電圧は直流電圧ＶDDの約３
倍になる。During the period from t6 to t7, the voltage of the triangular wave f VCO becomes smaller than the rectified voltage Vc, so that the transistor Q3 is turned off. However, as shown in FIG. The peak voltage of the drain voltage of the transistor Q1 is about three times the DC voltage V DD .
Double.
【００１３】ｔ７〜ｔ８の時間では、トランジスタＱ３
はまたオンになるが、コイルＬ１の電流ｉＬ１は図１３
（ｇ）のように圧電トランス１に接続した負荷による等
価抵抗によってｔ８にゼロになり、ｔ１〜ｔ５にチャー
ジした電流エネルギを放出する動作を行う。In the period from t7 to t8, the transistor Q3
Also turns on, but the current iL1 of the coil L1 is
As shown in (g), the operation becomes zero at t8 due to the equivalent resistance of the load connected to the piezoelectric transformer 1, and releases the current energy charged at t1 to t5.
【００１４】また、直流入力電圧ＶDDが上昇した場合
は、整流電圧Ｖｃが増加してＶｇ３のオフの期間が増加
し、コイルＬ１、Ｌ２に電流をチャージする期間が短く
なる。以上の構成によって直流入力電圧ＶDDが変化する
と、三角波ｆVCO に対する整流電圧Ｖｃが大きく変化し
てトランジスタＱ３のデューティ比が変わることによっ
てコイルＬ１，Ｌ２にチャージされるピーク電流Ｉｐが
一定に制御されて圧電トランス１の駆動電圧が所定の値
に制御されるものである。When the DC input voltage V DD increases, the rectified voltage Vc increases, the off period of Vg3 increases, and the period for charging the coils L1, L2 with current decreases. When the DC input voltage V DD changes with the above configuration, the rectified voltage Vc for the triangular wave f VCO changes greatly, and the duty ratio of the transistor Q3 changes, whereby the peak current Ip charged to the coils L1 and L2 is controlled to be constant. Thus, the drive voltage of the piezoelectric transformer 1 is controlled to a predetermined value.
【００１５】[0015]
【発明が解決しようとする課題】しかし、図１２による
公知例には次の問題点がある。図１２の公知例ではトラ
ンジスタＱ１のドレイン電圧Ｖｄ１（圧電トランス１の
１次電圧波形）を検出して整流した整流電圧Ｖｃを三角
波ｆVCO と比較し、トランジスタＱ３のデューティ比を
変えて圧電トランス１の駆動電圧が所定の値になるよう
に制御しようとしている。ところがこの制御方法では回
路の電源をオンしたときの起動時や、直流入力電圧ＶDD
が急峻に変動する場合、圧電トランス１の駆動電圧を所
定の値に制御できない。However, the known example shown in FIG. 12 has the following problems. In the known example of FIG. 12, the rectified voltage Vc rectified by detecting the drain voltage Vd1 (primary voltage waveform of the piezoelectric transformer 1) of the transistor Q1 is compared with the triangular wave f VCO, and the duty ratio of the transistor Q3 is changed to change the piezoelectric transformer 1 Is trying to control so that the driving voltage becomes a predetermined value. However, in this control method, at the time of startup when the power of the circuit is turned on, or when the DC input voltage V DD
Fluctuates rapidly, the drive voltage of the piezoelectric transformer 1 cannot be controlled to a predetermined value.
【００１６】図１５に回路の電源をオンしたときの起動
時におけるタイミングチャートを示す。図１５（ｏ）は
直流入力電圧ＶDDの起動時におけるタイミングチャート
を示しており、時刻ｔ１で回路の電源がオンされるもの
とする。このとき、トランジスタＱ１のゲート電圧Ｖｇ
１が最初にＨレベルとなる期間ｔ１〜ｔａでは、トラン
ジスタＱ１のドレイン電圧Ｖｄ１はまだ発生しておら
ず、Ｖｄ１を検出して整流した整流電圧Ｖｃはゼロ電圧
である。このためｔ１〜ｔａの期間では三角波ｆ VCO の
電圧が整流電圧Ｖｃより大きくなるので、トランジスタ
Ｑ３はｔ１〜ｔａの期間内ずっとオンになり、コイルＬ
１の電流ｉＬ１は図１５（ｇ）のように時間に比例して
増加し続け、ｔａにおいて所定の電流ピーク値Ｉｐより
も大きな電流値になる。また、トランジスタＱ１のゲー
ト電圧Ｖｇ１がＬレベルとなるｔａ〜ｔｄの期間ではコ
イルＬ１にチャージされた所定の値よりも大きいピーク
電流により、トランジスタＱ１のドレイン電圧Ｖｄ１は
図１５（ｅ）のように所定の値Ｖｄｏをオーバーする大
きな電圧波形となってしまう。FIG. 15 shows a startup when the power of the circuit is turned on.
4 shows a timing chart at the time. FIG. 15 (o)
DC input voltage VDDChart at startup
And the circuit power is turned on at time t1
And At this time, the gate voltage Vg of the transistor Q1
In the period from t1 to ta when H.
The drain voltage Vd1 of the transistor Q1 has not yet been generated.
The rectified voltage Vc detected and rectified by detecting Vd1 is zero voltage
It is. Therefore, during the period from t1 to ta, the triangular wave f VCOof
Since the voltage becomes larger than the rectified voltage Vc, the transistor
Q3 turns on during the period from t1 to ta, and the coil L
The current iL1 of 1 is proportional to time as shown in FIG.
Continues to increase, and at ta, exceeds a predetermined current peak value Ip.
Also has a large current value. The gate of the transistor Q1
During the period from ta to td when the voltage Vg1 is at the L level.
A peak greater than a predetermined value charged to the il L1
Due to the current, the drain voltage Vd1 of the transistor Q1 becomes
As shown in FIG. 15E, a large value exceeding a predetermined value Vdo is obtained.
Voltage waveform.
【００１７】これにより直流入力電圧ＶDDが大きくなれ
ばなるほど時刻ｔａにおいてコイルＬ１にチャージされ
るピーク電流は大きくなり、ｔａ〜ｔｄの期間でのトラ
ンジスタのドレイン電圧Ｖｄ１も大きくなる。つまりコ
イルに流れる電流が大きくなることからコイルが飽和し
ないように部品を大型化する必要があり、また、トラン
ジスタのドレイン電圧が大きくなることから耐圧の高い
トランジスタが必要となり、オン抵抗が増加して効率が
低下する原因となったり、コストアップの要因になる問
題がある。この現象は回路の起動時だけではなく、図１
２の公知例で調光回路６によりトランジスタＱ３をオン
・オフして調光する場合のトランジスタＱ３をオンする
瞬間にも発生する。As a result, as the DC input voltage V DD increases, the peak current charged to the coil L1 at the time ta increases, and the drain voltage Vd1 of the transistor in the period from ta to td also increases. In other words, since the current flowing through the coil increases, it is necessary to increase the size of the component so that the coil does not saturate, and since the drain voltage of the transistor increases, a transistor with a high withstand voltage is required, and the on-resistance increases. There is a problem that the efficiency is reduced or the cost is increased. This phenomenon occurs not only at the start of the circuit,
In the well-known example of 2, the dimming circuit 6 also turns on and off the transistor Q3, and also occurs at the moment when the transistor Q3 is turned on in the case of dimming.
【００１８】次に直流入力電圧ＶDDが急峻に変動する場
合のタイミングチャートを図１６に示す。図１６（ｏ）
は直流入力電圧ＶDDの変化を示しており、時刻ｔ１〜ｔ
２の期間で入力電圧がＶDDo から２ＶDDo に急峻に変わ
った場合を示す。FIG. 16 is a timing chart when the DC input voltage V DD fluctuates sharply. FIG. 16 (o)
Represents a change in the DC input voltage V DD , and from time t1 to t
The case where the input voltage sharply changes from V DDo to 2V DDo in period 2 is shown.
【００１９】時刻ｔ１で直流入力電圧ＶDDが上昇し始め
るが、トランジスタＱ１のドレイン電圧Ｖｄ１を検出し
て整流された整流電圧ＶｃはＶｄ１が所定の値Ｖｄｏを
超えてから上昇し始めるので（ｔｋ〜ｔ２の期間）、ト
ランジスタＱ３のデューティ比を調整するタイミングが
遅れ、コイルＬ１，Ｌ２の電流ｉＬ１，ｉＬ２が図１６
（ｇ）、（ｈ）のように所定の電流ピーク値Ｉｐよりも
大きな電流値になったり、トランジスタＱ１，Ｑ２のド
レイン電圧が図１６（ｅ）、（ｆ）のように所定の値Ｖ
ｄｏをオーバーする大きな電圧波形となる期間が発生し
てしまう。この場合もコイルＬ１，Ｌ２に流れる電流が
大きくなることからコイルＬ１，Ｌ２が飽和しないよう
に部品を大型化する必要があり、また、トランジスタＱ
１，Ｑ２のドレイン電圧Ｖｄ１，Ｖｄ２が大きくなるこ
とから耐圧の高いトランジスタが必要となり、オン抵抗
が増加して効率が低下する原因となったり、コストアッ
プの要因になる問題がある。At time t1, the DC input voltage V DD starts to rise, but the rectified voltage Vc rectified by detecting the drain voltage Vd1 of the transistor Q1 starts to rise after Vd1 exceeds a predetermined value Vdo, and therefore (tk During the period from t2 to t2), the timing for adjusting the duty ratio of the transistor Q3 is delayed, and the currents iL1 and iL2 of the coils L1 and L2 are reduced as shown in FIG.
16 (g) and (h), the current value becomes larger than the predetermined current peak value Ip, or the drain voltage of the transistors Q1 and Q2 becomes the predetermined value V as shown in FIGS.
A period in which a large voltage waveform exceeds do is generated. Also in this case, since the current flowing through the coils L1 and L2 increases, it is necessary to increase the size of the components so that the coils L1 and L2 do not saturate.
Since the drain voltages Vd1 and Vd2 of the transistors Q1 and Q2 increase, a transistor having a high withstand voltage is required, and there is a problem that the on-resistance is increased and the efficiency is reduced, or the cost is increased.
【００２０】また、図１６（ｅ）、（ｆ）のようにトラ
ンジスタＱ１，Ｑ２のドレイン電圧Ｖｄ１，Ｖｄ２が急
に大きくなったりすると、圧電トランス１の駆動電圧も
急に大きくなるため、圧電トランス１は駆動周波数に追
従できずに一時的に大きな出力電流を流してしまい、過
出力のストレスが生じる。また場合によっては過出力の
ストレスにより圧電トランス１が破壊する可能性もあ
る。この現象は直流入力電圧ＶDDが高周波のリップルで
変動する場合にはさらに顕著になることは言うまでもな
い。When the drain voltages Vd1 and Vd2 of the transistors Q1 and Q2 suddenly increase as shown in FIGS. 16E and 16F, the driving voltage of the piezoelectric transformer 1 also suddenly increases. No. 1 cannot temporarily follow the drive frequency and temporarily flows a large output current, resulting in over-output stress. In some cases, there is a possibility that the piezoelectric transformer 1 is destroyed due to an excessive output stress. Needless to say, this phenomenon becomes more remarkable when the DC input voltage V DD fluctuates due to high-frequency ripple.
【００２１】そこで、本発明は回路の電源をオンしたと
きの起動時や、直流入力電圧ＶDDが急峻に変動する場合
においても圧電トランスの駆動電圧が所定の値になるよ
うに制御し、圧電トランスヘのストレスを回避し、コイ
ル等の部品の大型化を防止し、スイッチ素子の耐圧を低
下させ、効率低下を防止し、コストアップを防止するこ
とを目的とする。Therefore, the present invention controls the driving voltage of the piezoelectric transformer to a predetermined value even at the time of starting when the power supply of the circuit is turned on, or even when the DC input voltage VDD fluctuates sharply. An object of the present invention is to avoid stress on a transformer, prevent a component such as a coil from increasing in size, reduce a withstand voltage of a switch element, prevent a decrease in efficiency, and prevent a cost increase.
【００２２】[0022]
【課題を解決するための手段】本発明によれば、上記の
課題を解決するために、図１に示すように、圧電トラン
ス１と、前記圧電トランス１の入力端子に接続され、少
なくとも１つのインダクタンス要素Ｌ１，Ｌ２と少なく
とも１つのスイッチ素子Ｑ１，Ｑ２と該スイッチ素子Ｑ
１，Ｑ２を駆動する回路８とから構成された昇圧回路４
と、前記昇圧回路４のスイッチ素子Ｑ１，Ｑ２を駆動す
る回路８の周波数を変化させて、前記圧電トランス１の
出力端子から所定の出力電流または出力電圧が得られる
よう前記圧電トランス１の昇圧比を制御する周波数制御
回路３と、前記昇圧回路４と電源の間に接続されて前記
昇圧回路４に供給される電流を断続するスイッチ手段Ｑ
３と、前記昇圧回路４の回生電流を流すダイオードＤ１
と、前記昇圧回路４への入力電圧Ｖｉを検出して所定の
電圧値に制御あるいは制限するように前記スイッチ手段
Ｑ３をオンオフさせる駆動電圧制御回路５から構成され
ることを特徴とするものである。According to the present invention, in order to solve the above-mentioned problems, as shown in FIG. 1, a piezoelectric transformer 1 is connected to an input terminal of the piezoelectric transformer 1, and at least one Inductance elements L1, L2, at least one switch element Q1, Q2 and switch element Q
, Q2 driving circuit 8 and booster circuit 4
And changing the frequency of the circuit 8 for driving the switching elements Q1 and Q2 of the booster circuit 4 so that a predetermined output current or output voltage can be obtained from the output terminal of the piezoelectric transformer 1. And a switch means Q connected between the booster circuit 4 and a power supply for interrupting the current supplied to the booster circuit 4
3 and a diode D1 through which a regenerative current of the booster circuit 4 flows.
And a drive voltage control circuit 5 for turning on and off the switch means Q3 so as to detect an input voltage Vi to the booster circuit 4 and control or limit the voltage to a predetermined voltage value. .
【００２３】[0023]
【発明の実施の形態】（実施形態１）図１は本発明の一
実施形態の回路図である。圧電トランス１の二次側電極
に接続された負荷２を流れる出力電流Ｉｏを検出して、
これを所定の値にするために圧電トランス１の駆動周波
数ｆｒを制御する周波数制御回路３と、直流入力電圧Ｖ
DDから周波数制御回路３によって制御された駆動周波数
ｆｒの交流電圧を発生させて圧電トランス１の一次側電
極に印加する昇圧回路４と、この圧電トランス１に印加
される正弦波の駆動電圧を直流入力電圧ＶDDが変化して
も所定の値に制御するための駆動電圧制御回路５から構
成される。(Embodiment 1) FIG. 1 is a circuit diagram of an embodiment of the present invention. The output current Io flowing through the load 2 connected to the secondary electrode of the piezoelectric transformer 1 is detected,
A frequency control circuit 3 for controlling the driving frequency fr of the piezoelectric transformer 1 in order to make this a predetermined value;
A boosting circuit 4 for generating an AC voltage having a drive frequency fr controlled by the frequency control circuit 3 from the DD and applying the AC voltage to the primary electrode of the piezoelectric transformer 1, and a sine wave drive voltage applied to the piezoelectric transformer 1 A drive voltage control circuit 5 is provided for controlling the input voltage V DD to a predetermined value even if it changes.
【００２４】周波数制御回路３は電流検出回路３１、積
分比較器３２、ＶＣＯ（電圧制御発振器）３３から構成
されている。まず、負荷２に流れる出力電流Ｉｏが電流
検出回路３１で直流の電圧信号に変換され、検出信号と
して積分比較器３２に入力される。この積分比較器３２
で基準電圧Ｖｒｅｆと比較されて検出信号電圧の方が小
さい場合、ＶＣＯ３３に高レベルの信号を出力する。こ
のＶＣＯ３３は入力された制御電圧に反比例した周波数
のパルスｆCLK を出力する電圧制御発振器であり、高レ
ベルの電圧が入力されると出力されるパルスｆCLK の周
波数は低くなる。逆に基準電圧Ｖｒｅｆと比べて検出信
号電圧の方が大きい場合はパルスｆCLKの周波数は高く
なり、出力電流Ｉｏが所定の値になるとパルスｆCLK の
周波数は一定となる。The frequency control circuit 3 comprises a current detection circuit 31, an integration comparator 32, and a VCO (voltage controlled oscillator) 33. First, the output current Io flowing through the load 2 is converted into a DC voltage signal by the current detection circuit 31 and input to the integration comparator 32 as a detection signal. This integration comparator 32
When the detection signal voltage is smaller than the reference voltage Vref, a high-level signal is output to the VCO 33. The VCO33 is a voltage controlled oscillator for outputting a pulse f CLK of the frequency which is inversely proportional to the input control voltage, the frequency of the pulse f CLK that is output voltage of the high level is inputted is low. Conversely, when the detection signal voltage is higher than the reference voltage Vref, the frequency of the pulse fCLK increases, and when the output current Io reaches a predetermined value, the frequency of the pulse fCLK becomes constant.
【００２５】昇圧回路４は、圧電トランス１の一方の一
次側電極を直流入力電圧ＶDD側に接続するコイルＬ１
と、圧電トランス１の他方の一次側電極を直流入力電圧
ＶDD側に接続するコイルＬ２と、圧電トランス１の一方
の一次側電極とグランド間に接続されたトランジスタＱ
１と、圧電トランス１の他方の一次側電極とグランド間
に接続されたトランジスタＱ２と、これらトランジスタ
Ｑ１、Ｑ２を交互に駆動する分周回路８から構成されて
いる。分周回路８は周波数制御回路３のＶＣＯ３３が出
力するパルスｆCLK （周波数は圧電トランス１の駆動周
波数ｆｒの２倍である）が入力されると、その周波数を
半分に分周して位相の反転した矩形波Ｖｇ１、Ｖｇ２
（周波数は圧電トランス１の駆動周波数ｆｒである）を
出力し、トランジスタＱ１、Ｑ２を交互にスイッチング
させる。The booster circuit 4 includes a coil L1 for connecting one primary electrode of the piezoelectric transformer 1 to the DC input voltage VDD side.
A coil L2 for connecting the other primary electrode of the piezoelectric transformer 1 to the DC input voltage VDD side, and a transistor Q connected between one primary electrode of the piezoelectric transformer 1 and ground.
1, a transistor Q2 connected between the other primary electrode of the piezoelectric transformer 1 and the ground, and a frequency dividing circuit 8 for driving these transistors Q1 and Q2 alternately. When the pulse f CLK (the frequency is twice the driving frequency fr of the piezoelectric transformer 1) output from the VCO 33 of the frequency control circuit 3 is input to the frequency dividing circuit 8, the frequency is divided by half and the phase is Inverted rectangular waves Vg1, Vg2
(The frequency is the driving frequency fr of the piezoelectric transformer 1), and the transistors Q1 and Q2 are alternately switched.
【００２６】駆動電圧制御回路５は三角波変換回路５
２、比較器１６、積分比較器５１、ダイオードＤ１、ト
ランジスタＱ３から構成されており、昇圧回路４のコイ
ルＬ１、Ｌ２に供給するピーク電流が直流入力電圧ＶDD
によって変化しないように制御して、圧電トランス１の
駆動電圧を所定の値に制御する回路である。三角波変換
回路５２は周波数制御回路３のＶＣＯ３３が出力するパ
ルスｆCLK （周波数は圧電トランス１の駆動周波数ｆｒ
の２倍である）が入力されると、このパルスｆCL K と同
じ周波数の三角波電圧ｆVCO に変換して比較器１６に与
える。積分比較器５１は、昇圧回路４へ入力される入力
電圧ＶDDをチョッピングした矩形波入力電圧Ｖｉを検出
してきて、基準電圧Ｖｒｅｆ’と比較し、矩形波入力電
圧Ｖｉの方が大きい場合には比較器１６に高レベルの信
号電圧Ｖｋを出力し、逆にＶｉの方が小さい場合には比
較器１６に低レベルの信号電圧Ｖｋを出力する。The drive voltage control circuit 5 includes a triangular wave conversion circuit 5
2, a comparator 16, an integrating comparator 51, a diode D1, and a transistor Q3. The peak current supplied to the coils L1 and L2 of the booster circuit 4 is equal to the DC input voltage V DD.
This is a circuit that controls the driving voltage of the piezoelectric transformer 1 to a predetermined value by controlling so as not to change. The triangular wave conversion circuit 52 outputs a pulse f CLK (frequency is the driving frequency fr of the piezoelectric transformer 1) output from the VCO 33 of the frequency control circuit 3.
Is input to the comparator 16 and converted to a triangular wave voltage f VCO having the same frequency as the pulse f CL K and applied to the comparator 16. The integration comparator 51 detects a rectangular wave input voltage Vi obtained by chopping the input voltage V DD input to the booster circuit 4 and compares it with the reference voltage Vref ′. If the square wave input voltage Vi is larger, A high-level signal voltage Vk is output to the comparator 16, and a low-level signal voltage Vk is output to the comparator 16 when Vi is smaller.
【００２７】比較器１６は入力された信号電圧Ｖｋと三
角波電圧ｆVCO とを比較し、ＶｋがｆVCO より大きいと
き、トランジスタＱ３のゲート電圧Ｖｇ３としてＨレベ
ルを出力し、ＶｋがｆVCO より小さいときＬレベルを出
力する。トランジスタＱ３はＰチャンネルＦＥＴで構成
されているので、ゲート電圧Ｖｇ３がＬレベルのときト
ランジスタＱ３がオンし、Ｈレベルのときトランジスタ
Ｑ３がオフする。The comparator 16 compares the input signal voltage Vk with the triangular wave voltage f VCO, and outputs an H level as the gate voltage Vg 3 of the transistor Q 3 when Vk is larger than f VCO , and Vk is smaller than f VCO. At this time, an L level is output. Since the transistor Q3 is formed of a P-channel FET, the transistor Q3 turns on when the gate voltage Vg3 is at the L level, and turns off when the gate voltage Vg3 is at the H level.
【００２８】図１２の従来技術との基本的な違いは、駆
動電圧制御回路５において、従来例では図１２のトラン
ジスタＱ１のドレイン電圧Ｖｄ１（圧電トランス１の１
次側電圧波形）を検出して整流した整流電圧Ｖｃを基準
値として三角波ｆVCO と比較し、トランジスタＱ３のデ
ューティ比を変えようとしているのに対し、本実施形態
の構成では、図１の昇圧回路４へ入力される入力電圧Ｖ
DDをチョッピングした矩形波入力電圧Ｖｉを検出して、
基準電圧Ｖｒｅｆ’と積分比較した誤差増幅電圧Ｖｋを
基準値として三角波ｆVCO と比較し、トランジスタＱ３
のデューティ比を変えようとするところである。The basic difference from the prior art shown in FIG. 12 is that, in the driving voltage control circuit 5, in the conventional example, the drain voltage Vd1 of the transistor Q1 shown in FIG.
While the rectified voltage Vc detected and rectified and used as a reference value is compared with the triangular wave f VCO to change the duty ratio of the transistor Q3, in the configuration of the present embodiment, the booster shown in FIG. Input voltage V input to circuit 4
Detecting the square wave input voltage Vi that chops DD ,
The error amplified voltage Vk integrated and compared with the reference voltage Vref 'is compared with the triangular wave f VCO as a reference value, and the transistor Q3
Is about to change the duty ratio.
【００２９】図２に本実施形態の構成で回路の電源をオ
ンしたときの起動時における直流入力電圧ＶDD、三角波
電圧ｆVCO 、信号電圧Ｖｋ、トランジスタＱ３のゲート
電圧Ｖｇ３、矩形波入力電圧Ｖｉ、トランジスタＱ１、
Ｑ２のゲート電圧Ｖｇ１、Ｖｇ２、さらにトランジスタ
Ｑ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２、コイル電流
ｉＬ１、ｉＬ２の変化を示す。図２（ａ）のグラフは比
較器１６に入力される二つの信号ｆVCO とＶｋを示し、
図２（ｂ）は比較器１６の出力信号を示し、トランジス
タＱ３のゲート波形Ｖｇ３になる。図２（ｏ）は直流入
力電圧ＶDDの起動時におけるタイミングチャートを示し
ており、時刻ｔ１で回路の電源がオンされるものとす
る。また直流入力電圧ＶDDが最低電圧の時、信号電圧Ｖ
ｋが三角波ｆVCO の波形の最低電圧とほぼ等しくなるよ
うに設定しておく。FIG. 2 shows the DC input voltage V DD , the triangular wave voltage f VCO , the signal voltage Vk, the gate voltage Vg3 of the transistor Q3, and the rectangular wave input voltage Vi at the time of startup when the power supply of the circuit is turned on in the configuration of this embodiment. , Transistor Q1,
Changes in gate voltages Vg1 and Vg2 of Q2, drain voltages Vd1 and Vd2 of transistors Q1 and Q2, and coil currents iL1 and iL2 are shown. The graph of FIG. 2A shows two signals f VCO and Vk input to the comparator 16,
FIG. 2B shows an output signal of the comparator 16, which has a gate waveform Vg3 of the transistor Q3. FIG. 2 (o) shows a timing chart when the DC input voltage V DD is started, and it is assumed that the power of the circuit is turned on at time t1. When the DC input voltage V DD is the lowest voltage, the signal voltage V DD
It is set so that k is almost equal to the lowest voltage of the waveform of the triangular wave f VCO .
【００３０】時刻ｔ１で電源がオンされると、比較器１
６の出力信号電圧Ｖｋは矩形波入力電圧Ｖｉを検出し始
めてゼロ電圧から上昇し、時刻ｔ２で三角波電圧ｆVCO
より大きくなる。ｔ１〜ｔ２の期間は出力信号電圧Ｖｋ
は三角波電圧ｆVCO より小さいので、この期間、Ｖｇ３
はＬレベルとなりトランジスタＱ３はオンし、またトラ
ンジスタＱ１のゲート電圧Ｖｇ１もＨレベルでオンして
いるため、コイルＬ１に電流ｉ（ｔ）＝ＶDD×ｔ／Ｌ１
が流れ始める。これを等価回路として示すと図１４
（ａ）に相当する。When the power is turned on at time t1, the comparator 1
6, the output signal voltage Vk starts to detect the rectangular wave input voltage Vi and rises from zero voltage. At time t2, the triangular wave voltage f VCO
Be larger. During the period from t1 to t2, the output signal voltage Vk
Is smaller than the triangular wave voltage f VCO , Vg3
Becomes L level, the transistor Q3 is turned on, and the gate voltage Vg1 of the transistor Q1 is also turned on at the H level, so that the current i (t) = V DD × t / L1 flows through the coil L1.
Begins to flow. FIG. 14 shows this as an equivalent circuit.
(A).
【００３１】次に、三角波ｆVCO が信号電圧Ｖｋより小
さくなる時刻ｔ２〜ｔ４の間、Ｖｇ３はＨレベルになる
ので、トランジスタＱ３はオフになり、コイルＬ１は電
源から切り離されるが、ダイオードＤ１を通じてグラン
ドから供給される電流が流れ、図２（ｇ）のようにコイ
ルＬ１の電流ｉＬ１はｔ２のままの電流が流れ続ける。
この時の等価回路は図１４（ｂ）に相当する。ダイオー
ドＤ１はコイルＬ１の電流を保持する回路として動作
し、コイルＬ１に流れている電流ｉ（ｔ）はｔ２におけ
る値を保持するため、グランド、ダイオードＤ１、コイ
ルＬ１、トランジスタＱ１を通じて流れ続けることにな
る。Next, between times t2 and t4 when the triangular wave f VCO becomes smaller than the signal voltage Vk, Vg3 goes to the H level, so that the transistor Q3 is turned off and the coil L1 is disconnected from the power supply. The current supplied from the ground flows, and the current iL1 of the coil L1 continues to flow at t2 as shown in FIG.
The equivalent circuit at this time corresponds to FIG. The diode D1 operates as a circuit for holding the current of the coil L1, and since the current i (t) flowing in the coil L1 holds the value at t2, the current i (t) continues to flow through the ground, the diode D1, the coil L1, and the transistor Q1. Become.
【００３２】ｔ４〜ｔ５の間では、また三角波ｆVCO の
電圧が信号電圧Ｖｋより大きくなり、トランジスタＱ３
がオンになるので、コイルＬ１の電流はまた時間に比例
して増加し、ｔ５においてＩｐの電流値になる。等価回
路は図１４（ｃ）に相当する。During the period from t4 to t5, the voltage of the triangular wave f VCO becomes larger than the signal voltage Vk, and the transistor Q3
Is turned on, the current of the coil L1 also increases in proportion to time, and reaches the current value of Ip at t5. The equivalent circuit corresponds to FIG.
【００３３】次にｔ５〜ｔ６の間では、トランジスタＱ
１がオフになるので図１４（ｄ）の状態になり、トラン
ジスタＱ１のドレイン電圧はコイルＬ１と、圧電トラン
ス１の入力等価容量Ｃｄ１と共振して図２（ｅ）のよう
な半波の正弦波電圧Ｖｄ１の波形になる。Next, during the period from t5 to t6, the transistor Q
14 is turned off, the state shown in FIG. 14D is obtained, and the drain voltage of the transistor Q1 resonates with the coil L1 and the input equivalent capacitance Cd1 of the piezoelectric transformer 1, and the half-wave sine as shown in FIG. It becomes a waveform of the wave voltage Vd1.
【００３４】ｔ６〜ｔ７の間では、三角波ｆVCO の電圧
が信号電圧Ｖｋより小さくなるのでトランジスタＱ３は
オフになるが、図１４（ｅ）のようにコイルＬ１から放
出される電流はダイオードＤ１を通して流れ、トランジ
スタＱ１のドレイン電圧のピーク電圧は所定の値のＶｄ
ｏになる。During the period from t6 to t7, the voltage of the triangular wave f VCO becomes smaller than the signal voltage Vk, so that the transistor Q3 is turned off. However, as shown in FIG. 14 (e), the current released from the coil L1 passes through the diode D1. The peak voltage of the drain voltage of the transistor Q1 is equal to a predetermined value Vd.
It becomes o.
【００３５】ｔ７〜ｔ８の間では、トランジスタＱ３は
またオンになるが、コイルＬ１の電流ｉＬ１は図２
（ｇ）のように圧電トランスに接続した負荷による等価
抵抗によってｔ８にゼロになり、ｔ１〜ｔ５にチャージ
した電流エネルギを放出する動作を行う。以後この動作
を繰り返す。During the period from t7 to t8, the transistor Q3 is turned on again, but the current iL1 of the coil L1 is
As shown in (g), the operation becomes zero at t8 due to the equivalent resistance of the load connected to the piezoelectric transformer, and releases the current energy charged at t1 to t5. Thereafter, this operation is repeated.
【００３６】また、さらに直流入力電圧ＶDDが上昇した
場合は、矩形波入力電圧Ｖｉを検出して出力される信号
電圧Ｖｋが増加してＶｇ３のオフの期間が増加し、コイ
ルＬ１、Ｌ２に電流をチャージする期間が短くなり、コ
イルＬ１、Ｌ２にチャージされるピーク電流が一定値Ｉ
ｐに制御され、トランジスタＱ１、Ｑ２のドレイン電圧
Ｖｄ１、Ｖｄ２のピーク値も所定値Ｖｄｏに制御され
る。よって、圧電トランス１の駆動電圧が所定の値に制
御されるものである。When the DC input voltage V DD further rises, the signal voltage Vk detected and output from the rectangular wave input voltage Vi increases, and the off period of Vg3 increases. The period during which the current is charged is shortened, and the peak current charged to the coils L1 and L2 becomes a constant value I
p, and the peak values of the drain voltages Vd1, Vd2 of the transistors Q1, Q2 are also controlled to the predetermined value Vdo. Therefore, the drive voltage of the piezoelectric transformer 1 is controlled to a predetermined value.
【００３７】以上の構成によって回路の電源をオンした
ときの起動時においても、コイルＬ１，Ｌ２にチャージ
されるピーク電流が一定値Ｉｐに制御され、トランジス
タＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２のピーク値
が所定値Ｖｄｏに制御されるので、コイルＬ１，Ｌ２が
飽和しないように部品を大型化する必要がなく、また耐
圧の高いトランジスタを必要とせず、オン抵抗が増加し
て効率が低下する原因や、コストアップの要因になる問
題が解消できる。With the above configuration, even at the time of startup when the power of the circuit is turned on, the peak current charged in the coils L1 and L2 is controlled to a constant value Ip, and the peaks of the drain voltages Vd1 and Vd2 of the transistors Q1 and Q2 are changed. Since the value is controlled to the predetermined value Vdo, it is not necessary to increase the size of the components so that the coils L1 and L2 do not saturate, it is not necessary to use a transistor with a high withstand voltage, and the on-resistance is increased and the efficiency is reduced. In addition, the problem that causes a cost increase can be solved.
【００３８】次に、本実施形態の構成で直流入力電圧Ｖ
DDが急峻に変動する場合におけるタイミングチャートを
図３に示す。図３（ｏ）は直流入力電圧ＶDDのタイミン
グチャートを示しており、時刻ｔ１〜ｔ２の期間で入力
電圧ＶDDo から２ＶDDo に急峻に変化した場合を示す。Next, the DC input voltage V
FIG. 3 shows a timing chart when the DD fluctuates sharply. FIG. 3 (o) shows a timing chart of the DC input voltage V DD , showing a case where the input voltage V DDo sharply changes to 2V DDo during the period from time t1 to t2.
【００３９】時刻ｔ１で直流入力電圧ＶDDが上昇し始め
るが、矩形波入力電圧Ｖｉも同時に増加し始め、それを
検出して出力される信号電圧Ｖｋもすぐに増加し始め
る。よってトランジスタＱ３のデューティ比を調整する
タイミングもすぐ追従され、コイルＬ１、Ｌ２の電流ｉ
Ｌ１、ｉＬ２は図３（ｇ）、（ｈ）のように所定の電流
ピーク値Ｉｐに制限される。またこれにより、トランジ
スタＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２も図３
（ｅ）、（ｆ）のように所定の値Ｖｄｏをオーバーする
ことがない。At time t1, the DC input voltage V DD starts to rise, but the rectangular wave input voltage Vi also starts to increase at the same time, and the signal voltage Vk output upon detection of this starts immediately. Accordingly, the timing for adjusting the duty ratio of the transistor Q3 is immediately followed, and the current i of the coils L1 and L2 is adjusted.
L1 and iL2 are limited to a predetermined current peak value Ip as shown in FIGS. In addition, the drain voltages Vd1 and Vd2 of the transistors Q1 and Q2 are thereby reduced as shown in FIG.
(E) and (f) do not exceed the predetermined value Vdo.
【００４０】よって、直流入力電圧ＶDDが急峻に変動す
る場合においても、コイルＬ１、Ｌ２にチャージされる
ピーク電流が一定値Ｉｐに制御され、トランジスタＱ
１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２のピーク値が所
定値Ｖｄｏに制御されるので、コイルＬ１、Ｌ２が飽和
しないように部品を大型化する必要がなく、また耐圧の
高いトランジスタを必要とせず、オン抵抗が増加して効
率が低下する原因や、コストアップの要因になる問題が
解消できる。Therefore, even when the DC input voltage V DD fluctuates sharply, the peak current charged in the coils L1 and L2 is controlled to a constant value Ip, and the transistor Q
1. Since the peak values of the drain voltages Vd1 and Vd2 of Q2 are controlled to a predetermined value Vdo, it is not necessary to increase the size of components so that the coils L1 and L2 do not saturate, and it is not necessary to use a transistor with a high withstand voltage. The problem that causes the efficiency to decrease due to the increase in on-resistance and the problem that causes the cost to increase can be solved.
【００４１】また圧電トランス１の駆動電圧も一定に制
御されるので、圧電トランス１の駆動電圧が急に大きく
なり、駆動周波数が追従できずに一時的に大きな出力電
流を流してしまう過出力のストレスを生じることもな
く、もちろん過出力のストレスによる圧電トランス破壊
の危険性もない。Further, since the driving voltage of the piezoelectric transformer 1 is also controlled to be constant, the driving voltage of the piezoelectric transformer 1 suddenly increases, so that the driving frequency cannot follow up and a large output current flows temporarily. There is no stress and, of course, there is no danger of piezoelectric transformer breakdown due to over-power stress.
【００４２】この構成によれば直流入力電圧ＶDDが高周
波のリップルで変動する場合においても効果があること
は言うまでもない。また図１２の従来例のように調光回
路によりトランジスタＱ３をオン・オフして調光する場
合においても、そのオン時の瞬間の不具合も解消できる
ことは言うまでもない。According to this configuration, it is needless to say that the present invention is effective even when the DC input voltage V DD fluctuates due to a high frequency ripple. Further, even in the case where the dimming is performed by turning on / off the transistor Q3 by the dimming circuit as in the conventional example of FIG. 12, it goes without saying that the problem at the moment when the dimming is turned on can be solved.
【００４３】（実施形態２）本発明の実施形態２の要部
回路構成を図４に示す。図４は図１の実施形態１の昇圧
回路４において、コイルＬ１、Ｌ２をトランスＴ１、Ｔ
２に置き換えたものであり、それ以外は図１と同等なイ
ンバータである。本実施形態においても、実施形態１と
同様の効果があることは言うまでもない。また、圧電ト
ランス１で不足した昇圧比をトランスＴ１、Ｔ２で補う
ことができるため、より低い電圧で動作させることがで
きるという長所がある。(Embodiment 2) FIG. 4 shows a main circuit configuration of Embodiment 2 of the present invention. FIG. 4 shows that the coils L1 and L2 are connected to the transformers T1 and T2 in the booster circuit 4 of the first embodiment in FIG.
2 and the rest is an inverter equivalent to FIG. It goes without saying that the present embodiment also has the same effect as the first embodiment. In addition, since the step-up ratio insufficient in the piezoelectric transformer 1 can be compensated by the transformers T1 and T2, there is an advantage that the operation can be performed at a lower voltage.
【００４４】（実施形態３）本発明の実施形態３の要部
回路構成を図５に示す。図５は図１の実施形態１の昇圧
回路４において、昇圧回路４を１つのチョークコイルＬ
１と１つのトランジスタＱ１で構成される１石式インバ
ータ回路としたものである。動作は実施形態１、実施形
態２と同様のＥ級動作であり、実施形態１、実施形態２
のプッシュプル回路の片方のみの動作と同じとなる。実
施形態１と同様の効果があることは言うまでもない。こ
の例では圧電トランス１を高調波成分を含んだ半波波形
で駆動するため若干効率が低下するが、回路部品点数を
減らせるという長所がある。(Embodiment 3) FIG. 5 shows a main part circuit configuration of Embodiment 3 of the present invention. FIG. 5 shows the booster circuit 4 according to the first embodiment shown in FIG.
This is a one-stone inverter circuit composed of one and one transistor Q1. The operation is a class E operation similar to those of the first and second embodiments.
Is the same as the operation of only one of the push-pull circuits. It goes without saying that the same effect as in the first embodiment is obtained. In this example, since the piezoelectric transformer 1 is driven with a half-wave waveform including a harmonic component, the efficiency is slightly reduced, but there is an advantage that the number of circuit components can be reduced.
【００４５】（実施形態４）本発明の実施形態４の要部
回路構成を図６に示す。図６は図１の実施形態１の昇圧
回路４において、昇圧回路４を１つのトランスＴ１と１
つのトランジスタＱ１で構成される１石式インバータ回
路としたものであり、実施形態３のチョークコイルＬ１
をトランスＴ１に置き換えた点以外は図５と同等なイン
バータである。実施形態１、実施形態３と同様の効果が
あることは言うまでもない。また、圧電トランス１で不
足した昇圧比をトランスＴ１で補うことができるため、
より低い電圧で動作させることができるという長所があ
る。(Embodiment 4) FIG. 6 shows the main circuit configuration of Embodiment 4 of the present invention. FIG. 6 shows the booster circuit 4 according to the first embodiment shown in FIG.
This is a one-piece inverter circuit composed of two transistors Q1.
Is an inverter equivalent to that of FIG. 5 except that is replaced with a transformer T1. Needless to say, the same effects as in the first and third embodiments are obtained. In addition, since the step-up ratio insufficient in the piezoelectric transformer 1 can be compensated by the transformer T1,
It has the advantage of being able to operate at lower voltages.
【００４６】（実施形態５）図７は本発明の実施形態５
の回路図である。図７の構成で図１の実施形態１と異な
る点は、駆動電圧制御回路５の比較器１６が検出する電
圧を矩形波入力電圧Ｖｉだけではなく、トランジスタＱ
１のドレイン電圧Ｖｄ１も同時に検出するところであ
る。(Embodiment 5) FIG. 7 shows Embodiment 5 of the present invention.
FIG. The configuration of FIG. 7 differs from that of the first embodiment of FIG. 1 in that the voltage detected by the comparator 16 of the drive voltage control circuit 5 is not limited to the rectangular wave input voltage Vi, but also to the transistor Q.
1 is also being detected at the same time.
【００４７】図１の実施形態１において、負荷２が冷陰
極管のような放電灯の場合、放電灯が点灯する前と点灯
した後では放電灯のインピーダンスＲL が大きく異な
り、例えば冷陰極管の場合∞から１００ＫΩ程度まで変
化する。すると圧電トランス１の等価入力容量Ｃｄ１も
影響されて変化する。In the first embodiment shown in FIG. 1, when the load 2 is a discharge lamp such as a cold cathode tube, the impedance RL of the discharge lamp differs greatly before and after the discharge lamp is turned on. In the case of ∞, it changes from about １００ to about 100 KΩ. Then, the equivalent input capacitance Cd1 of the piezoelectric transformer 1 is also affected and changes.
【００４８】図８は図１の実施形態１において負荷２に
冷陰極管を用いた場合の冷陰極管点灯前と点灯後のタイ
ミングチャートを示す。冷陰極管点灯前と点灯後におい
て矩形波入力電圧Ｖｉは一定であり、コイルにチャージ
されるピーク電流Ｉｐも一定であるが、点灯前と点灯後
とで圧電トランス１の等価入力容量Ｃｄ１が変化するた
め、図８（ｅ），（ｆ）のように等価入力容量Ｃｄ１と
コイルＬ１、Ｌ２の共振電圧であるトランジスタＱ１、
Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２が変化し、所定の値
Ｖｄｏをオーバーすることがある。FIG. 8 is a timing chart before and after lighting of the cold cathode tube when the cold cathode tube is used as the load 2 in the first embodiment of FIG. The rectangular wave input voltage Vi is constant before and after the CCFL is lit, and the peak current Ip charged to the coil is constant, but the equivalent input capacitance Cd1 of the piezoelectric transformer 1 changes before and after the lit. Therefore, as shown in FIGS. 8E and 8F, the transistor Q1, which is the resonance voltage of the equivalent input capacitance Cd1 and the coils L1 and L2,
The drain voltages Vd1 and Vd2 of Q2 may change and exceed a predetermined value Vdo.
【００４９】しかし、図７の構成では、比較器１６が検
出する電圧を矩形波入力電圧Ｖｉだけではなく、トラン
ジスタＱ１のドレイン電圧Ｖｄ１も同時に検出するよう
にしたため、図９のタイミングチャートに示されるよう
に、点灯前の期間で圧電トランス１の等価入力容量Ｃｄ
１が小さくなって所定のピーク電流Ｉｐでは等価入力容
量Ｃｄ１とコイルＬ１、Ｌ２の共振電圧であるトランジ
スタＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２のピーク
値が所定の値Ｖｄｏをオーバーしそうになったときで
も、比較器１６がトランジスタＱ１のドレイン電圧Ｖｄ
１も検出しているので、信号電圧Ｖｋを上昇させ、トラ
ンジスタＱ３のデューティを変化させて、コイルＬ１，
Ｌ２にチャージされるピーク電流値をＩｐより下げて、
トランジスタＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖｄ２
が所定の値Ｖｄｏを超えないように制御される。However, in the configuration of FIG. 7, the voltage detected by the comparator 16 is detected not only at the rectangular wave input voltage Vi but also at the drain voltage Vd1 of the transistor Q1 at the same time. Thus, in the period before lighting, the equivalent input capacitance Cd of the piezoelectric transformer 1
1 decreases and the peak values of the drain voltages Vd1 and Vd2 of the transistors Q1 and Q2, which are the resonance voltages of the equivalent input capacitance Cd1 and the coils L1 and L2, are about to exceed a predetermined value Vdo at a predetermined peak current Ip. However, the comparator 16 determines that the drain voltage Vd of the transistor Q1 is
1 is also detected, the signal voltage Vk is increased, the duty of the transistor Q3 is changed, and the coil L1,
Lower the peak current value charged to L2 below Ip,
The drain voltages Vd1, Vd2 of the transistors Q1, Q2
Is controlled not to exceed a predetermined value Vdo.
【００５０】この構成によれば、負荷に放電灯を用いた
場合においても、トランジスタＱ１、Ｑ２のドレイン電
圧Ｖｄ１、Ｖｄ２のピーク値が所定値Ｖｄｏに制御され
るので、耐圧の高いトランジスタを必要とせず、オン抵
抗が増加して効率が低下する原因や、コストアップの要
因になる問題が解消できる。また実施形態１と同様の効
果があることは言うまでもない。According to this configuration, even when a discharge lamp is used as the load, the peak values of the drain voltages Vd1 and Vd2 of the transistors Q1 and Q2 are controlled to the predetermined value Vdo. However, it is possible to solve the problem that the efficiency decreases due to the increase of the on-resistance and the problem that the cost increases. Needless to say, the same effect as in the first embodiment is obtained.
【００５１】なお、図７に示した回路では、積分比較器
５１に矩形波入力電圧ＶｉとトランジスタＱ１のドレイ
ン電圧Ｖｄ１を直接ダイオードＤ２、Ｄ３で入力してい
るように図示しているが、実際には分圧抵抗等によりＶ
ｉとＶｄ１にそれぞれ比例した電圧を検出してくるもの
である。In the circuit shown in FIG. 7, it is shown that the rectangular wave input voltage Vi and the drain voltage Vd1 of the transistor Q1 are directly input to the integrating comparator 51 by the diodes D2 and D3. Is divided by V
A voltage proportional to each of i and Vd1 is detected.
【００５２】（実施形態６）図１０は本発明の実施形態
６の回路図である。図１０の構成で実施形態１と異なる
点は昇圧回路４と圧電トランス１との間に、コイルＬと
コンデンサＣからなる温度補償回路２１を挿入したとこ
ろである。この温度補償回路２１は圧電トランス１の等
価入力容量Ｃｄ１が温度により大きく変化してしまうた
めに起きるスイッチング不良などの不具合を防止するた
めに設けられており、温度補償回路２１と圧電トランス
１の等価入力容量Ｃｄ１との等価的合成容量は、圧電ト
ランス１の等価入力容量Ｃｄ１が大きく変化してもあま
り変動しなくなるため、昇圧回路４のコイルＬ１、Ｌ２
との共振電圧Ｖｄ１、Ｖｄ２も変動しにくくなるもので
ある。つまり、温度補償回路２１を付加することによっ
て、圧電トランス１の等価入力容量Ｃｄ１の変化を吸収
し、共振電圧Ｖｄ１、Ｖｄ２が変動するのを抑えられ
る。もちろん放電灯のような負荷変動する場合の圧電ト
ランス１の等価入力容量Ｃｄ１の変化も吸収でき、共振
電圧Ｖｄ１、Ｖｄ２が変動するのを抑えられることは言
うまでもない。(Embodiment 6) FIG. 10 is a circuit diagram of Embodiment 6 of the present invention. The configuration of FIG. 10 differs from that of the first embodiment in that a temperature compensation circuit 21 including a coil L and a capacitor C is inserted between the booster circuit 4 and the piezoelectric transformer 1. The temperature compensating circuit 21 is provided to prevent a problem such as a switching failure that occurs when the equivalent input capacitance Cd1 of the piezoelectric transformer 1 greatly changes with temperature. Since the equivalent combined capacitance with the input capacitance Cd1 does not change much even if the equivalent input capacitance Cd1 of the piezoelectric transformer 1 largely changes, the coils L1 and L2 of the booster circuit 4 do not change much.
And the resonance voltages Vd1 and Vd2 are also less likely to fluctuate. That is, by adding the temperature compensation circuit 21, the change in the equivalent input capacitance Cd1 of the piezoelectric transformer 1 is absorbed, and the fluctuation of the resonance voltages Vd1 and Vd2 can be suppressed. Of course, it is needless to say that the change of the equivalent input capacitance Cd1 of the piezoelectric transformer 1 when the load fluctuates like a discharge lamp can be absorbed, and the fluctuation of the resonance voltages Vd1 and Vd2 can be suppressed.
【００５３】よって、本構成によれば負荷に放電灯を用
いた場合あるいは温度環境が大きく変わる場合において
も、トランジスタＱ１、Ｑ２のドレイン電圧Ｖｄ１、Ｖ
ｄ２のピーク値が所定の値Ｖｄｏに制御されるので、耐
圧の高いトランジスタを必要とせず、オン抵抗が増加し
て効率が低下する原因や、コストアップの要因になる問
題が解消できる。また、実施形態１と同様の効果がある
ことは言うまでもない。また、図１０の昇圧回路４の構
成が実施形態２の図４、実施形態３の図５、実施形態４
の図６の構成であっても同様の効果がある。Therefore, according to this configuration, even when a discharge lamp is used for the load or when the temperature environment changes greatly, the drain voltages Vd1 and Vd1 of the transistors Q1 and Q2 are changed.
Since the peak value of d2 is controlled to the predetermined value Vdo, it is not necessary to use a transistor with a high withstand voltage, and it is possible to solve the problem that the on-resistance is increased and the efficiency is reduced, and the cost is increased. Needless to say, the same effects as in the first embodiment are obtained. Further, the configuration of the booster circuit 4 in FIG. 10 is the same as that in FIG. 4 of the second embodiment, FIG.
6 has the same effect.
【００５４】（実施形態７）本発明の実施形態７の要部
構成を図１１に示す。図１１は実施形態６（図１０）の
構成において、温度補償回路２１の内部のコイルＬとコ
ンデンサＣの接続を変えたものである。図１１の温度補
償回路２１の構成においても、温度補償回路２１と圧電
トランス１の等価入力容量Ｃｄ１との等価的合成容量
は、圧電トランス１の等価入力容量Ｃｄ１が大きく変化
してもあまり変動しなくなるため、昇圧回路４のコイル
Ｌ１、Ｌ２との共振電圧Ｖｄ１、Ｖｄ２も変動しにくく
できるものである。(Embodiment 7) FIG. 11 shows a main configuration of Embodiment 7 of the present invention. FIG. 11 shows the configuration of the sixth embodiment (FIG. 10) in which the connection between the coil L and the capacitor C inside the temperature compensation circuit 21 is changed. Also in the configuration of the temperature compensation circuit 21 of FIG. 11, the equivalent combined capacitance of the temperature compensation circuit 21 and the equivalent input capacitance Cd1 of the piezoelectric transformer 1 fluctuates very much even if the equivalent input capacitance Cd1 of the piezoelectric transformer 1 greatly changes. Therefore, the resonance voltages Vd1 and Vd2 with the coils L1 and L2 of the booster circuit 4 can hardly fluctuate.
【００５５】よって、実施形態６と同様に負荷に放電灯
を用いた場合においても、トランジスタＱ１、Ｑ２のド
レイン電圧Ｖｄ１、Ｖｄ２のピーク値が所定値Ｖｄｏに
制御されるので、耐圧の高いトランジスタを必要とせ
ず、オン抵抗が増加して効率が低下する原因や、コスト
アップの要因になる問題が解消できる。また、実施形態
１と同様の効果があることは言うまでもない。また、図
１１の昇圧回路４の構成が実施形態２の図４の構成、実
施形態３の図５、実施形態４の図６の構成であっても同
様の効果がある。Therefore, even when a discharge lamp is used as the load as in the sixth embodiment, the peak values of the drain voltages Vd1 and Vd2 of the transistors Q1 and Q2 are controlled to the predetermined value Vdo. This eliminates the need to increase the on-resistance and reduce the efficiency and the problem of increased cost. Needless to say, the same effects as in the first embodiment are obtained. Similar effects can be obtained even if the configuration of the booster circuit 4 of FIG. 11 is the configuration of FIG. 4 of the second embodiment, the configuration of FIG. 5 of the third embodiment, and the configuration of FIG. 6 of the fourth embodiment.
【００５６】[0056]
【発明の効果】本発明によれば、回路の電源をオンした
ときの起動時や、直流入力電圧が急峻に変動する場合に
おいても圧電トランスの駆動電圧が所定の値になるよう
に制御でき、圧電トランスへのストレスを回避し、コイ
ル等の部品の大型化を防止し、スイッチ素子の耐圧を低
下させ、効率の低下を防止し、コストアップを防止でき
る。According to the present invention, it is possible to control the driving voltage of the piezoelectric transformer to a predetermined value even at the time of starting when the power of the circuit is turned on, or even when the DC input voltage fluctuates sharply. It is possible to avoid stress on the piezoelectric transformer, prevent components such as coils from increasing in size, reduce the withstand voltage of the switch element, prevent a decrease in efficiency, and prevent an increase in cost.
【００５７】さらに、請求項４または６の発明によれ
ば、圧電トランスで不足した昇圧比をオートトランスで
補うことができるため、より低い電圧で動作させること
ができる。また、請求項５または６の発明によれば、上
記の効果に加え、回路部品点数を減らせる利点がある。Further, according to the fourth or sixth aspect of the present invention, the step-up ratio insufficient by the piezoelectric transformer can be compensated by the automatic transformer, so that the operation can be performed at a lower voltage. Further, according to the invention of claim 5 or 6, in addition to the above effects, there is an advantage that the number of circuit components can be reduced.
【図１】本発明の実施形態１の回路図である。FIG. 1 is a circuit diagram according to a first embodiment of the present invention.
【図２】本発明の実施形態１の電源投入時の動作波形図
である。FIG. 2 is an operation waveform diagram when power is turned on according to the first embodiment of the present invention.
【図３】本発明の実施形態１の電源変動時の動作波形図
である。FIG. 3 is an operation waveform diagram when a power supply fluctuates according to the first embodiment of the present invention.
【図４】本発明の実施形態２の要部構成を示す回路図で
ある。FIG. 4 is a circuit diagram showing a main part configuration of a second embodiment of the present invention.
【図５】本発明の実施形態３の要部構成を示す回路図で
ある。FIG. 5 is a circuit diagram showing a main part configuration of a third embodiment of the present invention.
【図６】本発明の実施形態４の要部構成を示す回路図で
ある。FIG. 6 is a circuit diagram illustrating a main configuration according to a fourth embodiment of the present invention.
【図７】本発明の実施形態５の回路図である。FIG. 7 is a circuit diagram according to a fifth embodiment of the present invention.
【図８】本発明の実施形態１の放電灯が点灯する前後の
動作波形図である。FIG. 8 is an operation waveform diagram before and after the discharge lamp of the first embodiment of the present invention is turned on.
【図９】本発明の実施形態５の放電灯が点灯する前後の
動作波形図である。FIG. 9 is an operation waveform diagram before and after a discharge lamp according to a fifth embodiment of the present invention is turned on.
【図１０】本発明の実施形態６の回路図である。FIG. 10 is a circuit diagram according to a sixth embodiment of the present invention.
【図１１】本発明の実施形態７の要部構成を示す回路図
である。FIG. 11 is a circuit diagram showing a main part configuration of a seventh embodiment of the present invention.
【図１２】従来例の回路図である。FIG. 12 is a circuit diagram of a conventional example.
【図１３】従来例の定常時の動作波形図である。FIG. 13 is an operation waveform diagram of a conventional example in a steady state.
【図１４】従来例の動作説明のための回路図である。FIG. 14 is a circuit diagram for explaining the operation of the conventional example.
【図１５】従来例の電源投入時の動作波形図である。FIG. 15 is an operation waveform diagram when power is turned on in a conventional example.
【図１６】従来例の電源変動時の動作波形図である。FIG. 16 is an operation waveform diagram when a power supply fluctuates in a conventional example.
１ 圧電トランス ２ 負荷 ３ 周波数制御回路 ４ 昇圧回路 ５ 駆動電圧制御回路 REFERENCE SIGNS LIST 1 piezoelectric transformer 2 load 3 frequency control circuit 4 booster circuit 5 drive voltage control circuit
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3K072 AA01 AC01 AC20 BC01 CA07 DD10 GB11 5H007 AA17 CA02 CB04 CB06 CB09 CC03 CC12 CC32 DA05 DB01 DC02 EA03 5H730 AA20 BB13 BB14 BB25 BB57 BB61 BB86 DD04 DD26 DD32 EE48 EE79 FD31 FF02 FG05 FG07 FG23 XC01 XX02 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 3K072 AA01 AC01 AC20 BC01 CA07 DD10 GB11 5H007 AA17 CA02 CB04 CB06 CB09 CC03 CC12 CC32 DA05 DB01 DC02 EA03 5H730 AA20 BB13 BB14 BB25 BB57 BB61 BB86 DD04 DD26 EE32 FG48 FF48 FG23 XC01 XX02
Claims (6)
入力端子に接続され、少なくとも１つのインダクタンス
要素と少なくとも１つのスイッチ素子と該スイッチ素子
を駆動する回路とから構成された昇圧回路と、前記昇圧
回路のスイッチ素子を駆動する回路の周波数を変化させ
て、前記圧電トランスの出力端子から所定の出力電流ま
たは出力電圧が得られるよう前記圧電トランスの昇圧比
を制御する周波数制御回路と、前記昇圧回路と電源の間
に接続されて前記昇圧回路に供給される電流を断続する
スイッチ手段と、前記昇圧回路の回生電流を流すダイオ
ードと、前記昇圧回路への入力電圧を検出して所定の電
圧値に制御あるいは制限するように前記スイッチ手段を
オンオフさせる駆動電圧制御回路から構成されることを
特徴とする電源装置。A booster circuit connected to an input terminal of the piezoelectric transformer, the booster circuit including at least one inductance element, at least one switch element, and a circuit for driving the switch element; and the booster circuit. A frequency control circuit that controls a boost ratio of the piezoelectric transformer so as to obtain a predetermined output current or output voltage from an output terminal of the piezoelectric transformer by changing a frequency of a circuit that drives the switch element; and A switch connected between a power supply for intermitting a current supplied to the booster circuit, a diode for flowing a regenerative current of the booster circuit, and detecting an input voltage to the booster circuit to control the voltage to a predetermined voltage value Alternatively, the power supply device includes a drive voltage control circuit that turns on and off the switch means so as to limit the power supply.
への入力電圧を基準電圧と比較して出力される信号電圧
と、昇圧回路の駆動周波数の２倍の周波数の三角波電圧
とを比較して、その大小の関係により前記スイッチ手段
の駆動パルスのデューティ比を可変とすることを特徴と
する電源装置。2. The method according to claim 1, wherein a signal voltage output by comparing the detected input voltage to the booster circuit with a reference voltage is compared with a triangular wave voltage having a frequency twice the driving frequency of the booster circuit. A power supply device, wherein the duty ratio of the drive pulse of the switch means is made variable depending on the magnitude of the power supply.
は、圧電トランスの一対の入力端子と一方の電源入力端
子の間にそれぞれ接続された第１及び第２のコイルと、
圧電トランスの前記一対の入力端子と他方の電源入力端
子の間にそれぞれ接続された第１及び第２のスイッチ素
子と、第１及び第２のスイッチ素子を交互に駆動する分
周回路とからなることを特徴とする電源装置。3. The step-up circuit according to claim 1, wherein the step-up circuit includes a first coil and a second coil respectively connected between a pair of input terminals of the piezoelectric transformer and one power input terminal.
The piezoelectric transformer comprises first and second switch elements respectively connected between the pair of input terminals and the other power input terminal of the piezoelectric transformer, and a frequency dividing circuit for alternately driving the first and second switch elements. A power supply device, characterized in that:
は、圧電トランスの一方の入力端子に２次端子を接続し
中間端子を第１のスイッチ素子に接続した第１のオート
トランスと、圧電トランスの他方の入力端子に２次端子
を接続し中間端子を第２のスイッチ素子に接続した第２
のオートトランスと、第１及び第２のスイッチ素子を交
互に駆動する分周回路とからなることを特徴とする電源
装置。4. The piezoelectric transformer according to claim 1, wherein the booster circuit includes a first autotransformer having a secondary terminal connected to one input terminal of the piezoelectric transformer and an intermediate terminal connected to the first switch element. A second terminal connected to the other input terminal of the second switch and an intermediate terminal connected to the second switch element.
And a frequency dividing circuit for alternately driving the first and second switch elements.
は、圧電トランスの一対の入力端子間に接続されたスイ
ッチ素子と、前記スイッチ素子を介して電源入力端子間
に接続されたコイルと、圧電トランスの１駆動周期内で
前記スイッチ素子をオンして電源から前記コイルに電流
エネルギを入力し、前記スイッチ素子をオフして前記圧
電トランスの入力側に電圧エネルギとして出力するよう
に前記スイッチ素子を駆動する回路とからなることを特
徴とする電源装置。5. The step-up circuit according to claim 1, wherein the step-up circuit includes a switch element connected between a pair of input terminals of the piezoelectric transformer, a coil connected between power input terminals via the switch element, and a piezoelectric device. Within one drive cycle of the transformer, the switch element is turned on to input current energy from the power supply to the coil, and the switch element is turned off so that the switch element is turned off and output as voltage energy to the input side of the piezoelectric transformer. A power supply device comprising: a driving circuit.
は、圧電トランスの一方の入力端子に２次端子を接続し
中間端子をスイッチ素子に接続したオートトランスと、
圧電トランスの１駆動周期内で前記スイッチ素子をオン
して電源から前記オートトランスに電流エネルギを入力
し、前記スイッチ素子をオフして前記圧電トランスの入
力側に電圧エネルギとして出力するように前記スイッチ
素子を駆動する回路とからなることを特徴とする電源装
置。6. An auto-transformer according to claim 1, wherein the booster circuit has a secondary terminal connected to one input terminal of the piezoelectric transformer and an intermediate terminal connected to the switch element.
The switch so that the switch element is turned on within one driving cycle of the piezoelectric transformer, current energy is input from a power supply to the autotransformer, and the switch element is turned off to output voltage energy to the input side of the piezoelectric transformer. A power supply device comprising: a circuit for driving an element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131471A JP2001314091A (en) | 2000-04-28 | 2000-04-28 | Power source device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000131471A JP2001314091A (en) | 2000-04-28 | 2000-04-28 | Power source device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001314091A true JP2001314091A (en) | 2001-11-09 |
Family
ID=18640361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000131471A Pending JP2001314091A (en) | 2000-04-28 | 2000-04-28 | Power source device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001314091A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228755A (en) * | 2006-02-24 | 2007-09-06 | Canon Inc | Power supply, image forming apparatus |
| JP2008109780A (en) * | 2006-10-25 | 2008-05-08 | Tamura Seisakusho Co Ltd | Power unit using piezoelectric transformer, power unit for electrophotography, drive voltage control method for piezoelectric transformer, and its program |
| JP2011062077A (en) * | 2010-12-07 | 2011-03-24 | Canon Inc | Power supply, ic, and image forming apparatus |
-
2000
- 2000-04-28 JP JP2000131471A patent/JP2001314091A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007228755A (en) * | 2006-02-24 | 2007-09-06 | Canon Inc | Power supply, image forming apparatus |
| JP4721431B2 (en) * | 2006-02-24 | 2011-07-13 | キヤノン株式会社 | Power supply, image forming apparatus and IC |
| USRE45555E1 (en) | 2006-02-24 | 2015-06-09 | Canon Kabushiki Kaisha | Power supply apparatus, and image forming apparatus having the same |
| USRE46414E1 (en) | 2006-02-24 | 2017-05-23 | Canon Kabushiki Kaisha | Power supply apparatus, and image forming apparatus having the same |
| JP2008109780A (en) * | 2006-10-25 | 2008-05-08 | Tamura Seisakusho Co Ltd | Power unit using piezoelectric transformer, power unit for electrophotography, drive voltage control method for piezoelectric transformer, and its program |
| JP4729468B2 (en) * | 2006-10-25 | 2011-07-20 | 株式会社タムラ製作所 | Power supply device using piezoelectric transformer, power supply device for electrophotography, drive voltage control method for piezoelectric transformer, and program thereof |
| JP2011062077A (en) * | 2010-12-07 | 2011-03-24 | Canon Inc | Power supply, ic, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2842526B2 (en) | Drive circuit for piezoelectric transformer | |
| JP2778554B2 (en) | Piezo transformer drive circuit | |
| JP3257505B2 (en) | Piezoelectric transformer inverter | |
| US6184631B1 (en) | Piezoelectric inverter | |
| US6317347B1 (en) | Voltage feed push-pull resonant inverter for LCD backlighting | |
| US7304463B2 (en) | DC-DC converter | |
| US8294494B2 (en) | Triangular-wave generating circuit synchronized with an external circuit | |
| JP3063645B2 (en) | Drive circuit for piezoelectric transformer | |
| US6226196B1 (en) | Piezoelectric transformer inverter | |
| US20040130273A1 (en) | Ballast self oscillating inverter with phase controlled voltage feedback | |
| JP2943910B2 (en) | Drive device for piezoelectric transformer | |
| JP3173585B2 (en) | Driving method and driving circuit for piezoelectric transformer | |
| US6788005B2 (en) | Inverter and lamp ignition system using the same | |
| US8063569B2 (en) | Discharge tube power supply apparatus and semiconductor integrated circuit | |
| TWI669893B (en) | LLC quasi-resonant switching power supply | |
| JP2000116155A (en) | Piezoelectric transformer inverter | |
| JP2001314091A (en) | Power source device | |
| US20090184671A1 (en) | Discharge lamp lighting apparatus and semiconductor integrated circuit | |
| JP2001197756A (en) | Power supply unit | |
| JP3269460B2 (en) | Piezoelectric transformer drive circuit and drive method | |
| US7859197B2 (en) | Inverter using PWM method | |
| KR100303439B1 (en) | Rush Current Reduction Circuit and Switching Mode Power Supply Using It | |
| JPH08251926A (en) | Inverter circuit | |
| JP2672692B2 (en) | EL lighting circuit | |
| JP2000133484A (en) | Discharge tube driving circuit |