JP3298548B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3298548B2 JP3298548B2 JP10225199A JP10225199A JP3298548B2 JP 3298548 B2 JP3298548 B2 JP 3298548B2 JP 10225199 A JP10225199 A JP 10225199A JP 10225199 A JP10225199 A JP 10225199A JP 3298548 B2 JP3298548 B2 JP 3298548B2
- Authority
- JP
- Japan
- Prior art keywords
- pwm
- circuit
- signal
- liquid crystal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示パネルと
バックライト装置を用いた液晶表示装置（国際特許分類
Ｇ０２Ｆ１／１３３５）に関するものである。
バックライト装置を用いた液晶表示装置（国際特許分類
Ｇ０２Ｆ１／１３３５）に関するものである。
【０００２】
【従来の技術】以下、図８から図１０を用いて従来の技
術について説明する。図８は従来の液晶表示装置であ
る。
術について説明する。図８は従来の液晶表示装置であ
る。
【０００３】図８において２１は液晶パネル、２２は映
像信号に応じて前記液晶パネル２１を駆動する液晶パネ
ル駆動手段、２３はバックライト、２４は前記バックラ
イトを駆動するバックライト駆動手段、２５はＰＷＭ信
号発生回路である。ＰＷＭ信号発生回路２５は、垂直同
期信号と水平同期信号を入力とし、垂直同期信号に同期
しその周波数が垂直同期信号の２．５倍のＰＷＭ調光パ
ルス信号を発生する。さらに、ＰＷＭ調光パルス信号
は、ＰＷＭデューティ比設定データに応じたデューティ
比となるよう、ＰＷＭ信号発生回路２５において制御さ
れている。ここでＰＷＭ調光とは、ＰＷＭ（パルス幅変
調方式）によりバックライトの明るさを制御する方式を
意味する。
像信号に応じて前記液晶パネル２１を駆動する液晶パネ
ル駆動手段、２３はバックライト、２４は前記バックラ
イトを駆動するバックライト駆動手段、２５はＰＷＭ信
号発生回路である。ＰＷＭ信号発生回路２５は、垂直同
期信号と水平同期信号を入力とし、垂直同期信号に同期
しその周波数が垂直同期信号の２．５倍のＰＷＭ調光パ
ルス信号を発生する。さらに、ＰＷＭ調光パルス信号
は、ＰＷＭデューティ比設定データに応じたデューティ
比となるよう、ＰＷＭ信号発生回路２５において制御さ
れている。ここでＰＷＭ調光とは、ＰＷＭ（パルス幅変
調方式）によりバックライトの明るさを制御する方式を
意味する。
【０００４】図８のように構成することにより、映像信
号とバックライトの点滅が同期する。その結果、液晶パ
ネルに表示される映像の周期とバックライト点滅の周期
の干渉を原因とする画面のちらつきや、バックライトや
バックライト駆動手段により発生した電磁ノイズが映像
信号処理系と結合することを原因とする画面妨害を低減
できる。
号とバックライトの点滅が同期する。その結果、液晶パ
ネルに表示される映像の周期とバックライト点滅の周期
の干渉を原因とする画面のちらつきや、バックライトや
バックライト駆動手段により発生した電磁ノイズが映像
信号処理系と結合することを原因とする画面妨害を低減
できる。
【０００５】図８の従来の液晶表示装置におけるＰＷＭ
信号発生回路２５について、図９と図１０を用いてさら
に詳しく説明する。図９はＰＷＭ信号発生回路の回路構
成例である。図１０は図９に示すＰＷＭ信号発生回路に
ＮＴＳＣ信号（５２５本／フレーム、インターレース）
の信号を与えた時のタイミングチャートである。なおこ
こで分周比ｋを１０５とした。
信号発生回路２５について、図９と図１０を用いてさら
に詳しく説明する。図９はＰＷＭ信号発生回路の回路構
成例である。図１０は図９に示すＰＷＭ信号発生回路に
ＮＴＳＣ信号（５２５本／フレーム、インターレース）
の信号を与えた時のタイミングチャートである。なおこ
こで分周比ｋを１０５とした。
【０００６】図９において２８は２分周回路、２６はＫ
分周回路、２７は比較回路である。２分周回路２８にお
いては入力された垂直同期信号を２分周しリセット信号
となす。ｋ分周回路は水平同期信号をクロックとして出
力データをカウントアップし、出力データが（ｋ−１）
までカウントアップした後に出力をリセットすることで
水平同期信号をｋ分周したノコギリ波形データを出力す
る。
分周回路、２７は比較回路である。２分周回路２８にお
いては入力された垂直同期信号を２分周しリセット信号
となす。ｋ分周回路は水平同期信号をクロックとして出
力データをカウントアップし、出力データが（ｋ−１）
までカウントアップした後に出力をリセットすることで
水平同期信号をｋ分周したノコギリ波形データを出力す
る。
【０００７】同時にｋ分周回路は前記リセット信号によ
りリセットされる。今ｋ＝１０５であり、５２５／１０
５＝５となりフレーム周波数３０Ｈｚの５倍すなわち１
５０Ｈｚのノコギリ波が垂直同期信号に同期する形で得
られる。このノコギリ波をＰＷＭデューティ比設定デー
タと大小比較することで、垂直同期信号に同期し垂直同
期信号の５／２倍の周波数のＰＷＭ調光パルス信号が得
られる。
りリセットされる。今ｋ＝１０５であり、５２５／１０
５＝５となりフレーム周波数３０Ｈｚの５倍すなわち１
５０Ｈｚのノコギリ波が垂直同期信号に同期する形で得
られる。このノコギリ波をＰＷＭデューティ比設定デー
タと大小比較することで、垂直同期信号に同期し垂直同
期信号の５／２倍の周波数のＰＷＭ調光パルス信号が得
られる。
【０００８】
【発明が解決しようとする課題】しかしながら以上のよ
うに構成された従来例の液晶表示装置においては以下の
課題があった。１フレーム当たりのライン数が異なる入
力信号に対応する場合、分周比Ｋ、ＰＷＭデューティ比
設定データを設定変更せねばならなかった。たとえば、
明るさを表す調光の制御値Ａ（０≦Ａ≦１．０）とし、
１フレーム当たりのライン数をｈ、ＰＷＭ調光パルス信
号の周波数と垂直同期信号周波数との比をｍとし、ＰＷ
Ｍデューティ比設定データをＲとすると（数１）のよう
に表され、上記の演算をマイクロプロセサ等により行わ
ねばならなかった。
うに構成された従来例の液晶表示装置においては以下の
課題があった。１フレーム当たりのライン数が異なる入
力信号に対応する場合、分周比Ｋ、ＰＷＭデューティ比
設定データを設定変更せねばならなかった。たとえば、
明るさを表す調光の制御値Ａ（０≦Ａ≦１．０）とし、
１フレーム当たりのライン数をｈ、ＰＷＭ調光パルス信
号の周波数と垂直同期信号周波数との比をｍとし、ＰＷ
Ｍデューティ比設定データをＲとすると（数１）のよう
に表され、上記の演算をマイクロプロセサ等により行わ
ねばならなかった。
【０００９】
【数１】
【００１０】そのため、マイクロプロセサ等の演算手段
の規模が大きくなったり、あるいは動作が遅くなったり
するという課題があった。
の規模が大きくなったり、あるいは動作が遅くなったり
するという課題があった。
【００１１】さらに従来例の液晶表示装置においては、
１フレーム当たりのライン数が異なる入力信号に対応す
る場合、ＰＷＭの階調数が異なってしまい、またＰＷＭ
調光パルス信号の周波数を高く設定すると、ＰＷＭの階
調数が減ってしまいバックライトの明るさの微妙な調光
が行えないといった課題があった。
１フレーム当たりのライン数が異なる入力信号に対応す
る場合、ＰＷＭの階調数が異なってしまい、またＰＷＭ
調光パルス信号の周波数を高く設定すると、ＰＷＭの階
調数が減ってしまいバックライトの明るさの微妙な調光
が行えないといった課題があった。
【００１２】本発明は前記の課題に鑑み、簡単な回路
で、１フレーム当たりのライン数が異なる複数の方式の
信号を入力した場合でも分周比とＰＷＭデューティ比設
定データを再計算する必要がなく、１フレーム当たりの
ライン数が異なる複数の方式の信号を入力した場合でも
一定のＰＷＭ階調数が得られバックライトの明るさの微
妙な調光が行える液晶表示装置の実現を目的とするもの
である。
で、１フレーム当たりのライン数が異なる複数の方式の
信号を入力した場合でも分周比とＰＷＭデューティ比設
定データを再計算する必要がなく、１フレーム当たりの
ライン数が異なる複数の方式の信号を入力した場合でも
一定のＰＷＭ階調数が得られバックライトの明るさの微
妙な調光が行える液晶表示装置の実現を目的とするもの
である。
【００１３】
【課題を解決するための手段】この課題を解決するため
に本発明は、液晶表示パネルを用いた映像信号の表示装
置において、バックライトのＰＷＭ調光をおこなう際の
ＰＷＭ調光パルスを作成するにあたり、映像信号の垂直
同期信号と、前記ＰＷＭ調光パルスの周波数と垂直同期
信号の比である逓倍比ｍとより、ＰＷＭ信号発生の基準
となるクロックの周期を求め、前記周期に基づき映像信
号の画素クロックより前記ＰＷＭ調光パルスを作成する
ことで垂直同期信号に同期し周期が１／ｍのＰＷＭ調光
を行うように構成したものである。
に本発明は、液晶表示パネルを用いた映像信号の表示装
置において、バックライトのＰＷＭ調光をおこなう際の
ＰＷＭ調光パルスを作成するにあたり、映像信号の垂直
同期信号と、前記ＰＷＭ調光パルスの周波数と垂直同期
信号の比である逓倍比ｍとより、ＰＷＭ信号発生の基準
となるクロックの周期を求め、前記周期に基づき映像信
号の画素クロックより前記ＰＷＭ調光パルスを作成する
ことで垂直同期信号に同期し周期が１／ｍのＰＷＭ調光
を行うように構成したものである。
【００１４】これにより、簡単な回路で、１フレーム当
たりのライン数が異なる複数の方式の信号を入力した場
合でも分周比とＰＷＭデューティ比設定データを再計算
する必要がなく、１フレーム当たりのライン数が異なる
複数の方式の信号を入力した場合でも一定のＰＷＭ階調
数が得られバックライトの明るさの微妙な調光が行える
液晶表示装置が得られる。
たりのライン数が異なる複数の方式の信号を入力した場
合でも分周比とＰＷＭデューティ比設定データを再計算
する必要がなく、１フレーム当たりのライン数が異なる
複数の方式の信号を入力した場合でも一定のＰＷＭ階調
数が得られバックライトの明るさの微妙な調光が行える
液晶表示装置が得られる。
【００１５】
【発明の実施の形態】本発明の請求項１に記載の発明
は、液晶表示パネルを用いた映像信号の表示装置におい
て、バックライトのＰＷＭ調光をおこなう際のＰＷＭ調
光パルスを作成するにあたり、映像信号の垂直同期信号
と、前記ＰＷＭ調光パルスの周波数と垂直同期信号の比
である逓倍比ｍ（ｍは自然数）とより、ＰＷＭ信号発生
の基準となるクロックの周期を求め、前記周期に基づき
映像信号の画素クロックより前記ＰＷＭ調光パルスを作
成することで、垂直同期信号に同期し周期が１／ｍのＰ
ＷＭ調光を行うことを特徴としたものであり、これによ
り、簡単な回路で、１フレーム当たりのライン数が異な
る複数の方式の信号を入力した場合でも分周比とＰＷＭ
デューティ比設定データを再計算する必要がなく、１フ
レーム当たりのライン数が異なる複数の方式の信号を入
力した場合でも一定のＰＷＭ階調数が得られバックライ
トの明るさの微妙な調光が行えるという作用を有する。
は、液晶表示パネルを用いた映像信号の表示装置におい
て、バックライトのＰＷＭ調光をおこなう際のＰＷＭ調
光パルスを作成するにあたり、映像信号の垂直同期信号
と、前記ＰＷＭ調光パルスの周波数と垂直同期信号の比
である逓倍比ｍ（ｍは自然数）とより、ＰＷＭ信号発生
の基準となるクロックの周期を求め、前記周期に基づき
映像信号の画素クロックより前記ＰＷＭ調光パルスを作
成することで、垂直同期信号に同期し周期が１／ｍのＰ
ＷＭ調光を行うことを特徴としたものであり、これによ
り、簡単な回路で、１フレーム当たりのライン数が異な
る複数の方式の信号を入力した場合でも分周比とＰＷＭ
デューティ比設定データを再計算する必要がなく、１フ
レーム当たりのライン数が異なる複数の方式の信号を入
力した場合でも一定のＰＷＭ階調数が得られバックライ
トの明るさの微妙な調光が行えるという作用を有する。
【００１６】請求項２に記載の発明は、液晶表示パネル
と、映像信号に応じて前記液晶表示パネルを駆動し画面
表示する液晶パネル駆動手段と、前記液晶パネルの背面
側に設けられたバックライトと、前記バックライトを駆
動しかつＰＷＭ調光パルス信号がオンの時に前記バック
ライトを点灯させ前記ＰＷＭ調光パルス信号がオフの時
に前記バックライトを消灯させることで前記ＰＷＭ調光
パルス信号のオンとオフのデューティ比に応じて前記バ
ックライトの調光を行うバックライト駆動手段と、映像
信号に同期した画素クロックと垂直同期信号と逓倍比ｍ
（ｍは自然数）とよりＰＷＭ基準クロックの周期を求め
る周期検出回路と、前記周期検出回路出力の前記ＰＷＭ
基準クロックの周期を分周比とし前記画素クロックを分
周し前記ＰＷＭ基準クロックとして出力する第１の分周
回路と、前記ＰＷＭ基準クロックを計数することにより
ＰＷＭデューティ比設定データに応じたパルスデューテ
ィ比を有する前記ＰＷＭ調光パルス信号を発生するＰＷ
Ｍ信号発生回路とより構成され、前記バックライトの調
光の点灯と消灯の周期を前記垂直同期信号の１／ｍの周
期とすることを特徴としたものであり、これにより、簡
単な回路で、１フレーム当たりのライン数が異なる複数
の方式の信号を入力した場合でも分周比とＰＷＭデュー
ティ比設定データを再計算する必要がなく、１フレーム
当たりのライン数が異なる複数の方式の信号を入力した
場合でも一定のＰＷＭ階調数が得られバックライトの明
るさの微妙な調光が行えるという作用を有する。
と、映像信号に応じて前記液晶表示パネルを駆動し画面
表示する液晶パネル駆動手段と、前記液晶パネルの背面
側に設けられたバックライトと、前記バックライトを駆
動しかつＰＷＭ調光パルス信号がオンの時に前記バック
ライトを点灯させ前記ＰＷＭ調光パルス信号がオフの時
に前記バックライトを消灯させることで前記ＰＷＭ調光
パルス信号のオンとオフのデューティ比に応じて前記バ
ックライトの調光を行うバックライト駆動手段と、映像
信号に同期した画素クロックと垂直同期信号と逓倍比ｍ
（ｍは自然数）とよりＰＷＭ基準クロックの周期を求め
る周期検出回路と、前記周期検出回路出力の前記ＰＷＭ
基準クロックの周期を分周比とし前記画素クロックを分
周し前記ＰＷＭ基準クロックとして出力する第１の分周
回路と、前記ＰＷＭ基準クロックを計数することにより
ＰＷＭデューティ比設定データに応じたパルスデューテ
ィ比を有する前記ＰＷＭ調光パルス信号を発生するＰＷ
Ｍ信号発生回路とより構成され、前記バックライトの調
光の点灯と消灯の周期を前記垂直同期信号の１／ｍの周
期とすることを特徴としたものであり、これにより、簡
単な回路で、１フレーム当たりのライン数が異なる複数
の方式の信号を入力した場合でも分周比とＰＷＭデュー
ティ比設定データを再計算する必要がなく、１フレーム
当たりのライン数が異なる複数の方式の信号を入力した
場合でも一定のＰＷＭ階調数が得られバックライトの明
るさの微妙な調光が行えるという作用を有する。
【００１７】請求項３に記載の発明は、請求項２記載の
液晶表示装置における前記周期検出回路について、前記
ＰＷＭ信号発生回路の階調数ｎ（ｎは自然数）を分周比
とし画素クロックをｎ分周する第２の分周回路と、前記
第２の分周回路の出力回路をｍ（ｍは自然数）分周する
第３の分周回路と、前記第３の分周回路の出力パルスの
数を前記垂直同期信号の１周期期間について計数し前記
ＰＷＭ基準クロックの周期として出力する第１のパルス
計数回路とにより構成する事を特徴としたものであり、
これにより、簡単な回路で、１フレーム当たりのライン
数が異なる複数の方式の信号を入力した場合でも分周比
とＰＷＭデューティ比設定データを再計算する必要がな
く、１フレーム当たりのライン数が異なる複数の方式の
信号を入力した場合でも一定のＰＷＭ階調数が得られバ
ックライトの明るさの微妙な調光が行えるという作用を
有する。
液晶表示装置における前記周期検出回路について、前記
ＰＷＭ信号発生回路の階調数ｎ（ｎは自然数）を分周比
とし画素クロックをｎ分周する第２の分周回路と、前記
第２の分周回路の出力回路をｍ（ｍは自然数）分周する
第３の分周回路と、前記第３の分周回路の出力パルスの
数を前記垂直同期信号の１周期期間について計数し前記
ＰＷＭ基準クロックの周期として出力する第１のパルス
計数回路とにより構成する事を特徴としたものであり、
これにより、簡単な回路で、１フレーム当たりのライン
数が異なる複数の方式の信号を入力した場合でも分周比
とＰＷＭデューティ比設定データを再計算する必要がな
く、１フレーム当たりのライン数が異なる複数の方式の
信号を入力した場合でも一定のＰＷＭ階調数が得られバ
ックライトの明るさの微妙な調光が行えるという作用を
有する。
【００１８】請求項４に記載の発明は、請求項２記載の
液晶表示装置における前記ＰＷＭ信号発生回路につい
て、前記ＰＷＭ基準クロックのタイミングに応じて出力
データを１づつ加算する第２のパルス計数回路と、前記
第２のパルス計数回路の出力データと前記ＰＷＭデュー
ティ比設定データとを比較する比較回路とにより構成す
る事を特徴としたものであり、これにより、簡単な回路
で、１フレーム当たりのライン数が異なる複数の方式の
信号を入力した場合でも分周比とＰＷＭデューティ比設
定データを再計算する必要がなく、１フレーム当たりの
ライン数が異なる複数の方式の信号を入力した場合でも
一定のＰＷＭ階調数が得られバックライトの明るさの微
妙な調光が行えるという作用を有する。
液晶表示装置における前記ＰＷＭ信号発生回路につい
て、前記ＰＷＭ基準クロックのタイミングに応じて出力
データを１づつ加算する第２のパルス計数回路と、前記
第２のパルス計数回路の出力データと前記ＰＷＭデュー
ティ比設定データとを比較する比較回路とにより構成す
る事を特徴としたものであり、これにより、簡単な回路
で、１フレーム当たりのライン数が異なる複数の方式の
信号を入力した場合でも分周比とＰＷＭデューティ比設
定データを再計算する必要がなく、１フレーム当たりの
ライン数が異なる複数の方式の信号を入力した場合でも
一定のＰＷＭ階調数が得られバックライトの明るさの微
妙な調光が行えるという作用を有する。
【００１９】以下、本発明の実施の形態について、図１
から図３を用いて説明する。
から図３を用いて説明する。
【００２０】図１は本発明の液晶表示装置による実施の
形態を示し、図１において１は液晶表示パネル、２は液
晶パネル駆動手段、３はバックライト、４はバックライ
ト駆動手段、５は周期検出回路、６は第１の分周回路、
７はＰＷＭ信号発生回路である。
形態を示し、図１において１は液晶表示パネル、２は液
晶パネル駆動手段、３はバックライト、４はバックライ
ト駆動手段、５は周期検出回路、６は第１の分周回路、
７はＰＷＭ信号発生回路である。
【００２１】液晶パネル駆動手段は映像信号を受け、こ
れを液晶表示パネルに表示すべくパネルの駆動を行う。
ここで、垂直同期信号の周期（一周期を画素クロックの
数で表す）をＴｖ、ＰＷＭ周波数と垂直同期信号周波数
の比である逓倍数をｍ、ＰＷＭ信号発生回路７のＰＷＭ
の階調数をｎ、ＰＷＭ基準クロックの周期（一周期を画
素クロックの数で表す）をＬとすると（数２）となる
が、周期検出回路５はあらかじめ与えられた逓倍数ｍ、
ＰＷＭ階調数ｎ、及び画素クロックを用い、入力された
垂直同期信号を計測することでＰＷＭ基準クロックの周
期Ｌを求める。
れを液晶表示パネルに表示すべくパネルの駆動を行う。
ここで、垂直同期信号の周期（一周期を画素クロックの
数で表す）をＴｖ、ＰＷＭ周波数と垂直同期信号周波数
の比である逓倍数をｍ、ＰＷＭ信号発生回路７のＰＷＭ
の階調数をｎ、ＰＷＭ基準クロックの周期（一周期を画
素クロックの数で表す）をＬとすると（数２）となる
が、周期検出回路５はあらかじめ与えられた逓倍数ｍ、
ＰＷＭ階調数ｎ、及び画素クロックを用い、入力された
垂直同期信号を計測することでＰＷＭ基準クロックの周
期Ｌを求める。
【００２２】
【数２】
【００２３】第１の分周回路６は前記のごとく求められ
た周期Ｌを用い、画素クロックをＬ分周することでＰＷ
Ｍ基準クロックを得る。
た周期Ｌを用い、画素クロックをＬ分周することでＰＷ
Ｍ基準クロックを得る。
【００２４】ＰＷＭ信号発生回路７は前記ＰＷＭ基準ク
ロックをｎ分周することでＰＷＭ周期Ｔｐｗｍを得る。
すなわち（数３）となり、（数２）と（数３）とより、
（数４）となる。
ロックをｎ分周することでＰＷＭ周期Ｔｐｗｍを得る。
すなわち（数３）となり、（数２）と（数３）とより、
（数４）となる。
【００２５】
【数３】
【００２６】
【数４】
【００２７】よってＰＷＭ周期はＴｖ／ｍとなり、ＰＷ
Ｍ周波数が垂直同期信号周波数のｍ逓倍となることが分
かる。
Ｍ周波数が垂直同期信号周波数のｍ逓倍となることが分
かる。
【００２８】さらに、ＰＷＭ信号発生回路７は外部より
与えられたＰＷＭデューティ比設定データに基づき出力
パルスのＰＷＭデューティ比を制御する。ＰＷＭ周期が
階調数ｎのみによる分周で構成されているため、ｎ階調
でのＰＷＭデューティ比制御は容易であり、映像信号の
方式や逓倍数が変わっても、ＰＷＭデューティ比設定デ
ータが一定であればＰＷＭデューティ比は一定となる。
与えられたＰＷＭデューティ比設定データに基づき出力
パルスのＰＷＭデューティ比を制御する。ＰＷＭ周期が
階調数ｎのみによる分周で構成されているため、ｎ階調
でのＰＷＭデューティ比制御は容易であり、映像信号の
方式や逓倍数が変わっても、ＰＷＭデューティ比設定デ
ータが一定であればＰＷＭデューティ比は一定となる。
【００２９】バックライト駆動手段４は前記ＰＷＭパル
スがＨｉの時バックライトを点灯し、Ｌｏｗの時バック
ライトを消灯することでバックライトの明るさを制御す
る。
スがＨｉの時バックライトを点灯し、Ｌｏｗの時バック
ライトを消灯することでバックライトの明るさを制御す
る。
【００３０】以上の動作によりバックライトの点滅は垂
直同期信号のｍ倍の周波数で同期することとなり、バッ
クライト駆動手段４において発生したノイズが映像信号
に漏れ込んでも、ノイズ成分が液晶表示画面上で静止す
るパターンとなり目立ちにくい。
直同期信号のｍ倍の周波数で同期することとなり、バッ
クライト駆動手段４において発生したノイズが映像信号
に漏れ込んでも、ノイズ成分が液晶表示画面上で静止す
るパターンとなり目立ちにくい。
【００３１】また、バックライトの明るさはＰＷＭデュ
ーティ比設定データにより制御されるが、映像信号の方
式が変わっても、バックライトの明るさが変わったり階
調数が変わることがない。
ーティ比設定データにより制御されるが、映像信号の方
式が変わっても、バックライトの明るさが変わったり階
調数が変わることがない。
【００３２】図２は本発明のより具体的な実施の形態を
示す図である。図３、図４、図５、図６は図２の実施例
の動作を表すタイミングチャートである。以下、図２よ
り図６を用いて本発明の実施例の動作について説明す
る。なお、本実施例においてＰＷＭ階調数ｎは２５６で
固定である。
示す図である。図３、図４、図５、図６は図２の実施例
の動作を表すタイミングチャートである。以下、図２よ
り図６を用いて本発明の実施例の動作について説明す
る。なお、本実施例においてＰＷＭ階調数ｎは２５６で
固定である。
【００３３】周期検出回路５は第２の分周回路８と第３
の分周回路９と第１の計数回路１０より構成され、さら
に第１のパルス計数回路１０はインクリメンタと１２ｂ
ｉｔラッチより構成されている。
の分周回路９と第１の計数回路１０より構成され、さら
に第１のパルス計数回路１０はインクリメンタと１２ｂ
ｉｔラッチより構成されている。
【００３４】まず、第２の分周回路８と第３の分周回路
９の動作について図２と図３を用いて説明する。第２の
分周回路８は画素クロックを２５６分周する。ここで２
５６はＰＷＭ階調数ｎの値である。以下、特に断りのな
い限りクロックは画素クロックとする。第２の分周回路
８は垂直同期信号でリセットされる。第２の分周回路８
は２５６クロックに１回、画素クロック周期と同一幅の
パルスを出力する。
９の動作について図２と図３を用いて説明する。第２の
分周回路８は画素クロックを２５６分周する。ここで２
５６はＰＷＭ階調数ｎの値である。以下、特に断りのな
い限りクロックは画素クロックとする。第２の分周回路
８は垂直同期信号でリセットされる。第２の分周回路８
は２５６クロックに１回、画素クロック周期と同一幅の
パルスを出力する。
【００３５】第３の分周回路９は、前記の第２分周回路
８の出力パルスをイネーブルとし、前記出力パルスｍ回
に付き１回、ピクセルクロック周期と同一幅のパルスを
出力する。ここで、分周比ｍは、外部より与えられる逓
倍比設定データである。
８の出力パルスをイネーブルとし、前記出力パルスｍ回
に付き１回、ピクセルクロック周期と同一幅のパルスを
出力する。ここで、分周比ｍは、外部より与えられる逓
倍比設定データである。
【００３６】第３の分周回路は、垂直周期回路でリセッ
トされるが、前記第２の分周回路の出力パルスが、垂直
同期信号によるリセットのタイミングに対し１クロック
分遅れる事から、第３の分周回路に与えるリセットパル
スは垂直同期信号１クロック遅らせて与える。第３分周
回路９の出力パルスは、２５６×ｍクロックの周期を持
つ。
トされるが、前記第２の分周回路の出力パルスが、垂直
同期信号によるリセットのタイミングに対し１クロック
分遅れる事から、第３の分周回路に与えるリセットパル
スは垂直同期信号１クロック遅らせて与える。第３分周
回路９の出力パルスは、２５６×ｍクロックの周期を持
つ。
【００３７】次に、図２と図４のタイミングチャートを
用いて第１のパルス計数回路の動作について説明する。
用いて第１のパルス計数回路の動作について説明する。
【００３８】インクリメンタは、前記第３の分周回路９
の出力パルスをイネーブルパルスとし、イネーブルパル
スの数を積算する。又、インクリメンタは、垂直同期信
号によりセットされる。インクリメンタは、セットされ
た時、内部レジスタ出力が全て１となる。１２bitイン
クリメンタでは、FFFhであり、次のイネーブルパルス入
力にて、インクリメントし、内部レジスタ出力は、000h
となる。すなわち、インクリメンタがセットされた時の
初期値は、−１であり、−１よりカウントアップする動
作を行う。
の出力パルスをイネーブルパルスとし、イネーブルパル
スの数を積算する。又、インクリメンタは、垂直同期信
号によりセットされる。インクリメンタは、セットされ
た時、内部レジスタ出力が全て１となる。１２bitイン
クリメンタでは、FFFhであり、次のイネーブルパルス入
力にて、インクリメントし、内部レジスタ出力は、000h
となる。すなわち、インクリメンタがセットされた時の
初期値は、−１であり、−１よりカウントアップする動
作を行う。
【００３９】なお、前記第３の分周回路の出力パルスの
遅延量に対し、インクリメンタのセットは、第３の分周
回路リセットパルスを１クロック遅らせて行う。12bit
ラッチは、次のセットパルス入力時点での前記インクリ
メンタの出力データを１２ｂｉｔレジスタにてホールド
する。
遅延量に対し、インクリメンタのセットは、第３の分周
回路リセットパルスを１クロック遅らせて行う。12bit
ラッチは、次のセットパルス入力時点での前記インクリ
メンタの出力データを１２ｂｉｔレジスタにてホールド
する。
【００４０】図４より分かる通りＬについて（数５）が
成り立つ。この式で表される自然数Ｌを第１の計数回路
１０にて計測することができる。
成り立つ。この式で表される自然数Ｌを第１の計数回路
１０にて計測することができる。
【００４１】
【数５】
【００４２】ただし、インクリメンタは−１よりカウン
トアップするので、第１の計数回路１０の出力データは
ＬではなくＬ−２となる。Ｌ−２を計測する、言い換え
ればインクリメンタの初期値を−１とする理由は後述す
る。
トアップするので、第１の計数回路１０の出力データは
ＬではなくＬ−２となる。Ｌ−２を計測する、言い換え
ればインクリメンタの初期値を−１とする理由は後述す
る。
【００４３】第１の計数回路１０の出力データＬ−２を
用いて、第１の分周回路６の分周比を決める。図７は第
１の分周回路６の回路図である。図２、図５、図７を用
いて、第１の分周回路の動作を説明する。第１の分周回
路６は０よりカウントアップし、第１の計数回路１０の
出力データＬ−２までカウントした後に自己リセットし
て再び０からカウントアップすると同時にキャリー出力
Ｃoを出力する。よって第１の分周回路６は画素クロッ
クを（Ｌ−１）分周する動作を行う。逆に、図７に示す
回路構成により（Ｌ−１）分周を行う場合、第１の計数
回路１０よりのデータは（Ｌ−１）ではなく（Ｌ−２）
でなくてはならない。
用いて、第１の分周回路６の分周比を決める。図７は第
１の分周回路６の回路図である。図２、図５、図７を用
いて、第１の分周回路の動作を説明する。第１の分周回
路６は０よりカウントアップし、第１の計数回路１０の
出力データＬ−２までカウントした後に自己リセットし
て再び０からカウントアップすると同時にキャリー出力
Ｃoを出力する。よって第１の分周回路６は画素クロッ
クを（Ｌ−１）分周する動作を行う。逆に、図７に示す
回路構成により（Ｌ−１）分周を行う場合、第１の計数
回路１０よりのデータは（Ｌ−１）ではなく（Ｌ−２）
でなくてはならない。
【００４４】次に、図２、図５、図６を用いて、ＰＷＭ
信号発生回路７の動作を説明する。第２の計数回路１１
は前記第１の分周回路６のキャリー出力Ｃoを計数す
る。計数は０から開始し、２５５までカウントアップし
た後、自己リセットにて再度０から計数を開始する。よ
って第２の計数回路１１は２５６分周回路として動作
し、その出力周期は（Ｌ−１）×２５６クロックであ
る。
信号発生回路７の動作を説明する。第２の計数回路１１
は前記第１の分周回路６のキャリー出力Ｃoを計数す
る。計数は０から開始し、２５５までカウントアップし
た後、自己リセットにて再度０から計数を開始する。よ
って第２の計数回路１１は２５６分周回路として動作
し、その出力周期は（Ｌ−１）×２５６クロックであ
る。
【００４５】第２の計数回路１１は２５６分周回路とし
て動作するのみならず、その出力データは０〜２５５ま
でのい値をとるノコギリ波となる。比較回路１２におい
て第２の計数回路１１の出力データとＰＷＭデューティ
比設定データＲとを比較する。ここでＲの値は０〜２５
５である。第２の計数回路１１の出力データ≦Ｒである
とき比較回路１２の出力はＨｉ、また第２の計数回路１
１の出力データ＞Ｒであるとき比較回路１２の出力はＬ
ｏｗとなる。
て動作するのみならず、その出力データは０〜２５５ま
でのい値をとるノコギリ波となる。比較回路１２におい
て第２の計数回路１１の出力データとＰＷＭデューティ
比設定データＲとを比較する。ここでＲの値は０〜２５
５である。第２の計数回路１１の出力データ≦Ｒである
とき比較回路１２の出力はＨｉ、また第２の計数回路１
１の出力データ＞Ｒであるとき比較回路１２の出力はＬ
ｏｗとなる。
【００４６】一方、ＰＷＭ信号発生回路７は垂直同期信
号でリセットされる。第２の計数回路１１の出力の周期
は（Ｌ−１）×２５６であり、（数５）より、ｍ×（Ｌ
−１）×２５６＜Ｔｖ≦ｍ×Ｌ×２５６なので、ＰＷＭ
信号発生回路７は垂直同期信号周期間にパルスをｍ個出
力し、ｍ＋１個目のパルスの途中で垂直同期信号により
リセットがかかることとなる。このｍ個目のパルスを出
力してから、垂直同期信号によるリセットがかかる期間
を余り期間と呼ぶこととする。
号でリセットされる。第２の計数回路１１の出力の周期
は（Ｌ−１）×２５６であり、（数５）より、ｍ×（Ｌ
−１）×２５６＜Ｔｖ≦ｍ×Ｌ×２５６なので、ＰＷＭ
信号発生回路７は垂直同期信号周期間にパルスをｍ個出
力し、ｍ＋１個目のパルスの途中で垂直同期信号により
リセットがかかることとなる。このｍ個目のパルスを出
力してから、垂直同期信号によるリセットがかかる期間
を余り期間と呼ぶこととする。
【００４７】余り期間の最大値はｍ×２５６クロックで
ある。いま映像信号がＶＧＡ信号とすると、画素クロッ
ク＝２５ＭＨｚ、垂直同期信号周波数＝６０Ｈｚであ
り、Ｔｖ＝４２０，０００クロックとなる。
ある。いま映像信号がＶＧＡ信号とすると、画素クロッ
ク＝２５ＭＨｚ、垂直同期信号周波数＝６０Ｈｚであ
り、Ｔｖ＝４２０，０００クロックとなる。
【００４８】また、ｍ＝４とするとＬ＝４１１となりＰ
ＷＭ周期は（Ｌ−１）×２５６＝１０４９６０となり、
余り周期の最大値は１０２４となる。よって、垂直同期
信号によるリセットが発生する部分でのＰＷＭ周期の最
大誤差は１％以下となる。一般に蛍光ランプをＰＷＭ調
光する場合、点灯デューティ比は１０％〜１００％で使
用する。点灯デューティ比が１０％以下になると、蛍光
管の放電が不安定になり、点灯しなかったり、あるいは
調光の精度が取れなかったりするためである。前記の余
り期間による誤差は、ＰＷＭデューティ比を変化させた
場合でも最低のデューティ比１０％の範囲内で収まるこ
とから、前記の余り期間によりＰＷＭ周波数が変わった
りすることはない。
ＷＭ周期は（Ｌ−１）×２５６＝１０４９６０となり、
余り周期の最大値は１０２４となる。よって、垂直同期
信号によるリセットが発生する部分でのＰＷＭ周期の最
大誤差は１％以下となる。一般に蛍光ランプをＰＷＭ調
光する場合、点灯デューティ比は１０％〜１００％で使
用する。点灯デューティ比が１０％以下になると、蛍光
管の放電が不安定になり、点灯しなかったり、あるいは
調光の精度が取れなかったりするためである。前記の余
り期間による誤差は、ＰＷＭデューティ比を変化させた
場合でも最低のデューティ比１０％の範囲内で収まるこ
とから、前記の余り期間によりＰＷＭ周波数が変わった
りすることはない。
【００４９】しかしながら、前記の第１の計数回路１０
における計数の初期値を０とし、第１の計数回路１０出
力をＬ−２ではなくＬ−１とした場合では、前記の余り
期間は負の値となる。すなわち、ＰＷＭ信号発生回路７
がｍ個目のパルスを出力している途中で垂直同期信号に
よりリセットがかかることとなる。この負の余り期間の
最小値は−ｍ×２５６クロックである。この時、ＰＷＭ
デューティ比設定データＲ＝２５５／２５６＝９９．６
％に設定したとすると、負の余り期間によりＰＷＭパル
スが埋まり、ＰＷＭ周波数は垂直同期信号のｍ逓倍では
なく、ｍ−１逓倍となってしまう。
における計数の初期値を０とし、第１の計数回路１０出
力をＬ−２ではなくＬ−１とした場合では、前記の余り
期間は負の値となる。すなわち、ＰＷＭ信号発生回路７
がｍ個目のパルスを出力している途中で垂直同期信号に
よりリセットがかかることとなる。この負の余り期間の
最小値は−ｍ×２５６クロックである。この時、ＰＷＭ
デューティ比設定データＲ＝２５５／２５６＝９９．６
％に設定したとすると、負の余り期間によりＰＷＭパル
スが埋まり、ＰＷＭ周波数は垂直同期信号のｍ逓倍では
なく、ｍ−１逓倍となってしまう。
【００５０】ただし、この場合でもＰＷＭデューティ比
の平均値の誤差は変わらないので、調光の明るさには影
響しない。画面上の妨害に影響が無ければ、あるいはＰ
ＷＭデューティ比の最大値が１００％未満で制限されて
いるような応用では、第１の計数回路１０の出力がＬ−
１となるよう構成してもよい。
の平均値の誤差は変わらないので、調光の明るさには影
響しない。画面上の妨害に影響が無ければ、あるいはＰ
ＷＭデューティ比の最大値が１００％未満で制限されて
いるような応用では、第１の計数回路１０の出力がＬ−
１となるよう構成してもよい。
【００５１】さらには、多少の誤差が許容されるような
応用では、第１の計数回路１０の出力がＬあるいはそれ
に近い値となるよう回路を構成してもよい。
応用では、第１の計数回路１０の出力がＬあるいはそれ
に近い値となるよう回路を構成してもよい。
【００５２】
【発明の効果】以上のように本発明によれば、簡単な回
路で、１フレーム当たりのライン数が異なる複数の方式
の信号を入力した場合でも分周比とＰＷＭデューティ比
設定データを再計算する必要がなく、１フレーム当たり
のライン数が異なる複数の方式の信号を入力した場合で
も一定のＰＷＭ階調数が得られバックライトの明るさの
微妙な調光が行える液晶表示装置の実現を目的とするも
のである。
路で、１フレーム当たりのライン数が異なる複数の方式
の信号を入力した場合でも分周比とＰＷＭデューティ比
設定データを再計算する必要がなく、１フレーム当たり
のライン数が異なる複数の方式の信号を入力した場合で
も一定のＰＷＭ階調数が得られバックライトの明るさの
微妙な調光が行える液晶表示装置の実現を目的とするも
のである。
【図１】本発明の実施の形態による液晶表示装置を示す
ブロック構成図
ブロック構成図
【図２】本発明の実施の形態による液晶表示装置を示す
ブロック構成図
ブロック構成図
【図３】本発明の実施の形態におけるタイミングチャー
ト
ト
【図４】本発明の実施の形態におけるタイミングチャー
ト
ト
【図５】本発明の実施の形態におけるタイミングチャー
ト
ト
【図６】本発明の実施の形態におけるタイミングチャー
ト
ト
【図７】本発明の実施の形態による第１の分周回路のブ
ロック構成図
ロック構成図
【図８】従来の液晶表示装置のブロック構成図
【図９】従来の液晶表示装置におけるＰＷＭ信号発生回
路のブロック構成図
路のブロック構成図
【図１０】従来の液晶表示装置におけるＰＷＭ信号発生
回路のタイミングチャート
回路のタイミングチャート
１ 液晶表示パネル ２ 液晶パネル駆動手段 ３ バックライト ４ バックライト駆動手段 ５ 周期検出回路 ６ 第１の分周回路 ７ ＰＷＭ信号発生回路 ８ 第２の分周回路 ９ 第３の分周回路 １０ 第１の計数回路 １１ 第２の計数回路 １２ 比較回路 １３ 単位遅延素子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−333021（ＪＰ，Ａ) 特開 平10−73801（ＪＰ，Ａ) 特開 平９−265074（ＪＰ，Ａ) 特開 平７−325286（ＪＰ，Ａ) 特開 平５−127626（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 535 G09G 3/34 G09G 3/36 H05B 37/02 H05B 41/392
Claims (1)
- 【請求項１】 液晶表示パネルを用いた映像信号の表示
装置において、バックライトのＰＷＭ調光をおこなう際
のＰＷＭ調光パルスを作成するにあたり、映像信号の垂
直同期信号と、前記ＰＷＭ調光パルスの周波数と垂直同
期信号の比である逓倍比ｍ（ｍは自然数）とより、ＰＷ
Ｍ信号発生の基準となるクロックの周期を求め、前記周
期に基づき映像信号の画素クロックより前記ＰＷＭ調光
パルスを作成することで垂直同期信号に同期し周期が１
／ｍのＰＷＭ調光を行う液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225199A JP3298548B2 (ja) | 1999-04-09 | 1999-04-09 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10225199A JP3298548B2 (ja) | 1999-04-09 | 1999-04-09 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000292767A JP2000292767A (ja) | 2000-10-20 |
| JP3298548B2 true JP3298548B2 (ja) | 2002-07-02 |
Family
ID=14322393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10225199A Expired - Lifetime JP3298548B2 (ja) | 1999-04-09 | 1999-04-09 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3298548B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3966683B2 (ja) | 2000-10-26 | 2007-08-29 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置 |
| KR20040010933A (ko) * | 2002-07-25 | 2004-02-05 | 현대모비스 주식회사 | 동기신호를 이용한 체배전원이 구비된 초박막 트랜지스터액정표시장치 |
| JP2005274742A (ja) * | 2004-03-23 | 2005-10-06 | Mitsubishi Electric Corp | 映像表示機器用電源装置 |
| JP2005316298A (ja) * | 2004-04-30 | 2005-11-10 | Nec Lcd Technologies Ltd | 液晶表示装置、該液晶表示装置に用いられる光源駆動回路及び光源駆動方法 |
| KR100677980B1 (ko) * | 2005-09-07 | 2007-02-02 | 엘지전자 주식회사 | Ｌｃｄ 패널 표시 장치의 인버터 스위칭 주파수 보상 장치및 방법 |
| TWI275058B (en) | 2005-11-10 | 2007-03-01 | Ind Tech Res Inst | Display apparatus with dynamic scanning backlight and control method and device thereof |
| KR101182304B1 (ko) * | 2005-11-11 | 2012-09-20 | 엘지디스플레이 주식회사 | 액정 표시장치의 구동장치 및 구동방법 |
| KR101254735B1 (ko) * | 2006-09-12 | 2013-04-16 | 삼성디스플레이 주식회사 | 휘도 조정 장치 및 액정표시장치 |
| JP5288579B2 (ja) * | 2006-12-13 | 2013-09-11 | ルネサスエレクトロニクス株式会社 | 表示装置及び、コントローラドライバ |
| KR101354352B1 (ko) * | 2007-03-05 | 2014-01-23 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US8258718B2 (en) | 2008-02-08 | 2012-09-04 | Sharp Kabushiki Kaisha | Lighting device and display device |
| KR101452975B1 (ko) * | 2008-02-21 | 2014-10-21 | 삼성디스플레이 주식회사 | 백라이트 제어 회로, 백라이트 장치 및 이를 이용한액정표시장치 |
| JP2010008582A (ja) * | 2008-06-25 | 2010-01-14 | Mitsubishi Electric Corp | 表示装置 |
| JP5058924B2 (ja) * | 2008-09-12 | 2012-10-24 | シャープ株式会社 | バックライトユニット、液晶表示装置およびインバータの調光周波数制御方法 |
| US8441429B2 (en) | 2008-10-14 | 2013-05-14 | Sharp Kabushiki Kaisha | Clock generation circuit, light source control circuit, and display device |
| JP2010181654A (ja) * | 2009-02-05 | 2010-08-19 | Seiko Epson Corp | 表示装置，電子機器および表示装置の駆動方法 |
| JP2011033801A (ja) * | 2009-07-31 | 2011-02-17 | Toshiba Corp | 映像表示装置および映像表示方法 |
| JP5905229B2 (ja) * | 2011-10-14 | 2016-04-20 | シャープ株式会社 | 信号生成回路、バックライト点灯タイミング制御回路、信号生成方法 |
| JP6128741B2 (ja) * | 2012-03-28 | 2017-05-17 | キヤノン株式会社 | バックライト装置、バックライト装置の制御方法、及び、表示装置 |
| CN104299578B (zh) * | 2014-11-10 | 2016-09-14 | 深圳市华星光电技术有限公司 | 背光单元及其驱动方法、液晶显示装置 |
| KR102453287B1 (ko) * | 2015-12-14 | 2022-10-11 | 엘지디스플레이 주식회사 | 표시장치와 그 전원 집적 회로의 제어 방법 |
| US10966296B1 (en) * | 2019-09-18 | 2021-03-30 | Novatek Microelectronics Corp | LED controller, LED control device and LED control method |
| CN112967670B (zh) * | 2021-03-03 | 2022-11-18 | 北京集创北方科技股份有限公司 | 显示驱动方法、装置和芯片、显示设备以及存储介质 |
| CN114677978B (zh) * | 2022-04-01 | 2022-09-20 | 北京芯格诺微电子有限公司 | 应对帧同步信号切换导致亮度异常的led背光驱动方法 |
-
1999
- 1999-04-09 JP JP10225199A patent/JP3298548B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000292767A (ja) | 2000-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3298548B2 (ja) | 液晶表示装置 | |
| JP5288579B2 (ja) | 表示装置及び、コントローラドライバ | |
| US6429839B1 (en) | Liquid crystal display apparatus and electronic device for providing control signal to liquid crystal display apparatus | |
| EP0685831B1 (en) | Liquid crystal display with back-light control function | |
| JP4210040B2 (ja) | 画像表示装置および方法 | |
| US8373643B2 (en) | Frequency synthesis and synchronization for LED drivers | |
| US7477228B2 (en) | Method and apparatus for characterizing and/or predicting display backlight response latency | |
| EP1653438B1 (en) | Signal processing for reducing blur of moving image | |
| US7667415B2 (en) | Backlight control device and display apparatus | |
| US20110074301A1 (en) | Pulse-Width Modulated Signal Generator for Light-Emitting Diode Dimming | |
| JP2001350439A (ja) | 変調回路およびこれを用いた画像表示装置 | |
| CN110379377B (zh) | 动态模糊改善与不闪烁的显示方法及显示装置 | |
| CN108597464B (zh) | 用于液晶显示器的控制装置及控制方法 | |
| US20060092100A1 (en) | Display controlling device and controlling method | |
| KR970007783A (ko) | 표시장치의 구동회로 | |
| US5808596A (en) | Liquid crystal display devices including averaging and delaying circuits | |
| JP2000298447A (ja) | 画素同期回路 | |
| JP2004245896A (ja) | 映像表示装置 | |
| JP3169797B2 (ja) | 輝度制御装置 | |
| JPH04338998A (ja) | 発光表示装置の駆動回路 | |
| JP2000253277A (ja) | 輝度むら補正回路 | |
| CN118248058A (zh) | 显示方法、时序控制器及显示装置 | |
| EP1548698A1 (en) | Driving circuit of an liquid crystal display and its driving method | |
| JP2002215083A (ja) | 表示装置および表示輝度制御方法 | |
| EP0344622A2 (en) | Plasma display control system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080419 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100419 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120419 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140419 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |