JP2001308868A

JP2001308868A - Ｉｅｅｅ１３９４バス接続装置、媒体及び情報集合体

Info

Publication number: JP2001308868A
Application number: JP2000117088A
Authority: JP
Inventors: Yasuo Hamamoto; 康男浜本; Tatsuhiko Ikeda; 達彦池田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2000-04-18
Filing date: 2000-04-18
Publication date: 2001-11-02

Abstract

(57)【要約】【課題】異なったＩＥＥＥ１３９４バスを接続する接
続用ノードのうちいずれかのノードがサイクルマスタに
なれない場合、異なったバス間の同期が取れなくなり、
他のバスへのアイソクロナス転送が出来なくなる。【解決手段】複数のＩＥＥＥ１３９４バス２、３と、
ＩＥＥＥ１３９４バス２、３を接続するバス接続装置１
とを備え、バス接続装置１は、前記各バス２、３に接続
される各接続用ノード５、６を有し、バス３がバスリセ
ットされた際、少なくともバス接続用ノードＢ６がサイ
クルマスターとなった際、同期手段２５はバス接続用ノ
ードＢ６をバス接続用ノードＡ５に同期させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、異なるＩＥＥＥ１
３９４バスに接続されたノード間でデータやコマンドを
転送することを可能にするＩＥＥＥ１３９４バス接続装
置、媒体及び情報集合体に関するものである。

【０００２】

【従来の技術】近年、音声や動画像などのディジタルデ
ータをリアルタイムに伝送可能な高速シリアルバスであ
るＩＥＥＥＳｔｄ１３９４−１９９５シリアルバス
(以下、ＩＥＥＥ１３９４バス)が実用化され、ＡＶ機器
やＰＣを中心に実装され始めている。

【０００３】ＩＥＥＥ１３９４バスは、その高速性に加
えて、電源を落とすことなく機器の接続や取り外し(い
わゆるホットプラグ)が可能な利便性を有することか
ら、様々な用途で普及が期待されているが、この利便性
の代償として、ホットプラグ時にアイソクロナス伝送
(ＡＶデータ等のリアルタイム伝送)が一時的に中断する
問題点も併せ持つ。この伝送中断は、ホットプラグ時の
ＩＥＥＥ１３９４バスの初期化動作(バスリセット動作)
に起因する現象で、同一バス内においては完全に防止す
ることは規格上不可能である。そこで、複数のＩＥＥＥ
１３９４バスを相互接続し、各々のＩＥＥＥ１３９４バ
ス内でのバスリセットを他バスに伝播させないことによ
り、進行中のアイソクロナス伝送を保護するための装置
であるＩＥＥＥ１３９４バス接続装置の開発が進められ
ている。

【０００４】ＩＥＥＥ１３９４バス接続装置では、異な
るバス間でアイソクロナスパケットや非同期パケットの
相互転送を実現する必要があるが、アイソクロナスパケ
ットを転送するためには、転送元バスと転送先バスのサ
イクル同期を実現する必要がある。

【０００５】以下、従来のＩＥＥＥ１３９４バス接続装
置におけるバス間のサイクル同期の実現について説明す
る。

【０００６】図７に、従来のＩＥＥＥ１３９４バス接続
装置を用いたシステムの基本構成を示す。

【０００７】ＩＥＥＥ１３９４バス接続装置５０は、バ
ス接続用ノードＡ４７、バス接続用ノードＢ４８、内部
バス４、基準サイクルタイマー５１、同期手段５２から
構成される。そしてバス接続用ノードＡ４７は、ＩＥＥ
Ｅ１３９４バス２と内部バス４に接続され、バス接続用
ノードＢ４８は、ＩＥＥＥ１３９４バス３と内部バス４
にぞれぞれ接続されている。バス接続用ノードは、内部
に各々のサイクルタイマー１０、サイクルタイマー１１
を有する。これらの、サイクルタイマーは、同一のクロ
ックで動作している。

【０００８】また、ＩＥＥＥ１３９４バス２には、ノー
ド０（７）が、ＩＥＥＥ１３９４バス３には、ノード１
（４９）、ノード２（５０）がそれぞれ接続されてい
る。

【０００９】同期手段５２は、バスリセット後に、バス
接続用ノードＡ４７とバス接続用ノードＢ４８がサイク
ルマスターになった際、各々のバス接続用ノードに内蔵
のサイクルタイマーに、基準サイクルタイマー５１の示
すサイクルタイム値を供給するよう動作し、両者の同期
を確立させる手段である。これらサイクルタイマー１
０、１１は、ＩＥＥＥ１３９４バス規格においてＣＳＲ
空間に定義されているサイクルタイムレジスタの物理的
実体である。

【００１０】次に、このようなＩＥＥＥ１３９４バス接
続装置５０と、それぞれのＩＥＥＥ１３９４バスに接続
されたノード群で構成されたシステムの動作を説明す
る。

【００１１】ＩＥＥＥ１３９４バスに於いて、アイソク
ロナス伝送が行われる場合、バス上でサイクルマスター
ノードが決定され、サイクルマスターノードは内蔵のサ
イクルタイマーの値をサイクルスタートパケットとして
自らが接続されたバスにブロードキャストする。このサ
イクルスタートパケットは、通常、１２５マイクロ秒に
１回送信される。このサイクルスタートパケットに記述
されたサイクルタイマー値が、バスの基準時刻となる。

【００１２】そして、バスに接続されたノードは、先の
サイクルスタートパケットを受信し、サイクルスタート
パケット内に記述されたサイクルタイムを自ら内蔵して
いるサイクルタイマーにセットする事により、バスの基
準時刻と内蔵しているサイクルタイマーの時刻を合わせ
る事により同期を確立する。

【００１３】図７のバスシステムに於いて、バス接続用
ノードＡ４７、Ｂ４８がサイクルマスターとなっている
場合、バス接続用ノードＡ４７は、サイクルスタートパ
ケットをブロードキャストする。

【００１４】同様に、バス接続用ノードＢ４８は、ＩＥ
ＥＥ１３９４バス３にサイクルスタートパケットをブロ
ードキャストする。

【００１５】各々のバス接続用ノードＡ４７とＢ４８
は、バスリセット後にサイクルマスターとなった際に、
唯一の基準サイクルタイマー５１の値を各々のサイクル
タイマー１０，１１にセットしており、さらに、各々の
サイクルタイマーは、同一のクロックでカウント動作を
行っているので、バス接続用ノードＡ４７とＢ４８が接
続されたＩＥＥＥ１３９４バスは、同一の基準時刻を有
することになる。

【００１６】このようにして、２つの独立したＩＥＥＥ
１３９４バスが同期させられ、バスに接続されたノード
も同期を確立できる。

【００１７】図８に、ＩＥＥＥ１３９４バス２のノード
０（７）からＩＥＥＥ１３９４バス接続装置５０を介し
て、ＩＥＥＥ１３９４バス３に一つのアイソクロナスチ
ャンネルを用いてアイソクロナスパケットを転送する場
合のタイムチャートを示す。

【００１８】タイムチャート５３は、ノード０（７）か
ら送出されたアイソクロナスパケットを時系列に示した
図であり、１２５マイクロ秒の周期を持つアイソクロナ
ス周期に一回、ノード０（７）からアイソクロナスパケ
ットが送出されている様子を示している。

【００１９】タイムチャート５４は、バス接続用ノード
Ａ４７によって受信されたアイソクロナスパケットが、
内部バス４に出力される様子を時系列に示した図であ
る。

【００２０】タイムチャート５５は、バス接続用ノード
Ａ４７により内部バス４に出力されたアイソクロナスパ
ケットが、バス接続用ノードＢ４８により内部バス４よ
り受信された後、ＩＥＥＥ１３９４バス３に出力される
様子を時系列に示した図である。

【００２１】タイムチャート５３，５４，５５に示され
る様に、各バスのアイソサイクルはサイクル同期が確立
しているため、一方のＩＥＥＥ１３９４バス２からもう
一方のＩＥＥＥ１３９４バス３へ、固定サイクル遅延
(この例では、サイクル遅延＝２サイクル)で、アイソク
ロナスパケットを転送することが可能になる。

【００２２】そして、ＩＥＥＥ１３９４バス２とＩＥＥ
Ｅ１３９４バス３に接続されているアイソクロナス送受
信可能なノードのサイクルタイマーはバス基準時刻と同
期しているため、異なったバスのノード間でアイソクロ
ナスパケットの送受信をパケットの消失等の不具合無く
行うことが出来る。

【００２３】

【発明が解決しようとする課題】しかしながら、ＩＥＥ
Ｅ１３９４バスは、その規格上、特定のノードが必ずし
もサイクルマスターになれないことがある。例えば、接
続されるノードの特性によっては、バス接続用ノードＡ
４７またはバス接続用ノードＢ４８が必ずしもサイクル
マスターとなれず、バスに接続されている他のノードが
サイクルマスターになることもある。この場合、サイク
ルマスターとなった他のノードは、バス接続用ノードの
クロックとは無関係なクロックでサイクルタイムをカウ
ントし、バス上にそれをブロードキャストするため、Ｉ
ＥＥＥ１３９４バス２とＩＥＥＥ１３９４バス３はバス
間同期が確立出来ない。

【００２４】すなわち、このようなＩＥＥＥ１３９４バ
ス接続装置に於いては、アイソクロナスパケットの転送
元バスと転送先バスのバス接続用ノードのいずれか一方
でもサイクルマスターになっていない場合、バス間のア
イソクロナスパケット転送が出来なくなるという課題が
ある。

【００２５】本発明は、ＩＥＥＥ１３９４バス接続装置
のバス接続用ノードのうち特定のノードがサイクルマス
タになっていない場合でもそのバスと他のバスとの間で
アイソクロナス転送を行うことが出来るＩＥＥＥ１３９
４バス接続装置、媒体及び情報集合体を提供することを
目的とするものである。

【００２６】

【課題を解決するための手段】上述した課題を解決する
ために、第１の本発明（請求項１に対応）は、複数の独
立したＩＥＥＥ１３９４バスを接続し、前記独立したＩ
ＥＥＥ１３９４バス間で、少なくともアイソクロナスパ
ケットを転送するＩＥＥＥ１３９４バス接続装置であっ
て、前記独立した各々のＩＥＥＥ１３９４バス上に、前
記パケットを送信もしくは受信するための各々のバス接
続用ノードと、前記バス接続用ノードのいずれか１つを
基準ノードとし、前記基準ノードを除く他のバス接続用
ノードの少なくとも１つがサイクルマスターになった
際、前記基準ノードのサイクルタイマーに、前記基準ノ
ード以外のサイクルマスターになったバス接続用ノード
のサイクルタイマーを同期させる同期手段とを備えたこ
とを特徴とするＩＥＥＥ１３９４バス接続装置である。

【００２７】また、第２の本発明（請求項２に対応）
は、前記同期手段は、前記他のバス接続用ノードのサイ
クルタイマー値を穏やかに可変し、少なくともサイクル
周期を同期させることを特徴とする第１の本発明に記載
のＩＥＥＥ１３９４バス接続装置である。

【００２８】また、第３の本発明（請求項３に対応）
は、前記同期手段は、前記他のバス接続用ノードのサイ
クルタイマーのサイクルカウント部のカウントアップ時
刻を前記基準ノードのサイクルタイマーのサイクルカウ
ント部のカウントアップ時刻に実質上一致させることを
特徴とする第２の本発明に記載のＩＥＥＥ１３９４バス
接続装置である。

【００２９】また、第４の本発明（請求項４に対応）
は、前記サイクル周期の同期は、前記他のバス接続用ノ
ードのサイクルタイマーのうち、サイクルオフセット部
のカウントアップ値を、一時的に１より大きい値に設定
することによりサイクル周期を減少させることによって
行われることを特徴とする第２または３の本発明に記載
のＩＥＥＥ１３９４バス接続装置である。

【００３０】また、第５の本発明（請求項５に対応）
は、前記サイクル周期の同期は、前記他のバス接続用ノ
ードのサイクルタイマーのうち、サイクルオフセット部
のカウントアップ値を、一時的に１より小さい値に設定
することによりサイクル周期を増加させることによって
行われることを特徴とする第２または３の本発明に記載
のＩＥＥＥ１３９４バス接続装置である。

【００３１】また、第６の本発明（請求項６に対応）
は、前記サイクル周期の同期は、前記他のバス接続用ノ
ードのサイクルタイマーのうち、サイクルオフセット部
がサイクルカウント部へキャリーアップする時の値を、
通常の３０７１から増加させることによりサイクル周期
を増加させることによって行われることを特徴とする第
２または３本発明に記載のＩＥＥＥ１３９４バス接続装
置である。

【００３２】また、第７の本発明（請求項７に対応）
は、前記サイクル周期の同期は、前記他のバス接続用ノ
ードのサイクルタイマーのうち、サイクルオフセット部
がサイクルカウント部へキャリーアップする時の値を、
通常の３０７１から減少させることによりサイクル周期
を減少させることによって行われることを特徴とする第
２または３の本発明に記載のＩＥＥＥ１３９４バス接続
装置である。

【００３３】また、第８の本発明（請求項８に対応）
は、前記同期手段は、前記他のバス接続用ノードのサイ
クルタイマーのサイクルオフセットのさらに下位に少数
点以下をカウントするＭ（Ｍは正の整数）ビットのカウ
ンタ値を付加し、少数点以下の精度で前記カウントアッ
プ値または前記キャリーアップ値を制御可能なことを特
徴とする第４〜７の本発明のいずれかに記載のＩＥＥＥ
１３９４バス接続装置である。

【００３４】また、第９の本発明（請求項９に対応）
は、前記サイクルタイマー値の穏やかな可変は、サイク
ル周期を１００ｐｐｍ以内で可変することを特徴とする
第８の本発明に記載のＩＥＥＥ１３９４バス接続装置で
ある。

【００３５】また、第１０の本発明（請求項１０に対
応）は、前記同期手段は、前記基準ノードのサイクルタ
イマーと前記他のバス接続用ノードのサイクルタイマー
を監視することにより、同期誤差を計算する誤差計算手
段と、前記計算された同期誤差を基にしたフィードバッ
ク制御により、サイクル同期を行うフィードバック制御
手段とを有することを特徴とする第２〜９の本発明のい
ずれかに記載のＩＥＥＥ１３９４バス接続装置である。

【００３６】また、第１１の本発明（請求項１１に対
応）は、前記フィードバック制御手段は、バスリセット
後のサイクル同期位置の誤差を基に、サイクル周期の増
加もしくは減少のうち、いずれの方向が引き込み時間が
より短いかを判断し、より引き込み時間が短い方向へ初
期制御を行うことを特徴とする第３〜１０の本発明のい
ずれかに記載のＩＥＥＥ１３９４バス接続装置である。

【００３７】また、第１２の本発明（請求項１２に対
応）は、前記同期手段は、バスリセット後に、サイクル
同期位置の誤差が一定値に達する時刻まで、サイクル周
期の増加もしくは減少のいずれかの制御を行い、前記誤
差が一定値に達した後は前記制御をオフとし、前記基準
ノードのサイクル周期もしくはサイクル同期位置を基準
に、前記他のバス接続用ノードのサイクルタイマーにサ
イクル位置をセットすることを特徴とする第３〜９の本
発明のいずれかに記載のＩＥＥＥ１３９４バス接続装置
である。

【００３８】また、第１３の本発明（請求項１３に対
応）は、前記サイクル周期の増加もしくは減少の制御
は、バスリセット後のサイクル同期位置の誤差を基に、
いずれの方向が引き込み時間より短いかを判断し、より
引き込み時間が短い方向へ制御を行うことを特徴とする
第１２の本発明に記載のＩＥＥＥ１３９４バス接続装置
である。

【００３９】また、第１４の本発明（請求項１４に対
応）は、前記サイクル位置をセットするとは、サイクル
オフセット部がサイクルカウント部へキャリーアップす
る動作を直接制御し、前記他のバス接続用ノードのサイ
クルタイマーのサイクル位置を、前記基準ノードのサイ
クルタイマーのサイクル位置に強制的に実質上一致させ
る動作であることを特徴とする第１２の本発明に記載の
ＩＥＥＥ１３９４バス接続装置である。

【００４０】また、第１５の本発明（請求項１５に対
応）は、前記サイクル位置をセットするとは、前記サイ
クル同期位置の誤差が一定値に達した時刻の、前記基準
ノードのサイクルタイマー値と前記バス接続用ノードの
サイクルタイマー値の差分値を用いて、前記基準ノード
のサイクルタイマー値を基準に前記差分値で補正された
値を、前記バス接続用ノードのサイクルタイマーに周期
的にセットし、間接的にサイクル位置を実質上一致させ
る動作である事を特徴とする第１２の本発明に記載のＩ
ＥＥＥ１３９４バス接続装置である。

【００４１】また、第１６の本発明（請求項１６に対
応）は、前記サイクル同期位置の誤差が一定値に達した
後とは、前記サイクル同期位置の誤差が、異なるＩＥＥ
Ｅ１３９４バス間でアイソクロナスパケットの転送が行
える範囲内に達した後であることを特徴とする第１２の
本発明に記載のＩＥＥＥ１３９４バス接続装置である。

【００４２】また、第１７の本発明（請求項１７に対
応）は、前記独立したＩＥＥＥ１３９４バス間で、アイ
ソクロナスパケットを転送する際、転送元のＩＥＥＥ１
３９４バスのバス接続用ノードでのアイソクロナスパケ
ット受信時のサイクルタイムと前記転送先のＩＥＥＥ１
３９４バスのバス接続用ノードでの前記アイソクロナス
パケット送信時のサイクルタイムの差分値を計算する差
分計算手段と、前記差分値の少なくとも一部を、前記転
送するアイソクロナスパケットに含まれるタイムスタン
プに加算もしくは減算する演算手段とを備えたことを特
徴とする第１〜１６の本発明のいずれかに記載のＩＥＥ
Ｅ１３９４バス接続装置である。

【００４３】また、第１８の本発明（請求項１８に対
応）は、前記差分計算手段は、前記アイソクロナスパケ
ット受信時の転送元バスのサイクルタイムと転送先バス
のサイクルタイムの差分と、前記アイソクロナスパケッ
ト受信から送信までの所要時間を用いて計算することを
特徴とする第１７の本発明に記載のＩＥＥＥ１３９４バ
ス接続装置である。

【００４４】また、第１９の本発明（請求項１９に対
応）は、前記差分値の少なくとも一部は、サイクルカウ
ントの差分値の一部を含むことを特徴とする第１７また
は１８の本発明に記載のＩＥＥＥ１３９４バス接続装置
である。

【００４５】また、第２０の本発明（請求項２０に対
応）は、前記アイソクロナスパケットの転送は、前記転
送元のＩＥＥＥ１３９４バスと前記転送先のＩＥＥＥ１
３９４バスの同期が確立した後に受信したパケットから
転送を開始することを特徴とする第１７〜１９の本発明
のいずれかに記載のＩＥＥＥ１３９４バス接続装置であ
る。

【００４６】また、第２１の本発明（請求項２１に対
応）は、第１〜２０の本発明のいずれかに記載のＩＥＥ
Ｅ１３９４バス接続装置本発明の全部または一部の手段
の全部または一部の機能をコンピュータにより実行させ
るためのプログラム及び／またはデータを担持した媒体
であってコンピュータにより処理可能なことを特徴とす
る媒体である。

【００４７】また、第２２の本発明（請求項２２に対
応）は、第１〜２０の本発明のいずれかに記載のＩＥＥ
Ｅ１３９４バス接続装置の全部または一部の手段の全部
または一部の機能をコンピュータにより実行させるため
のプログラム及び／またはデータであることを特徴とす
る情報集合体である。

【００４８】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００４９】（第１の実施の形態）図１に、第１の実施
の形態のＩＥＥＥ１３９４バス接続装置を用いたバスシ
ステムを示す。

【００５０】ＩＥＥＥ１３９４バス接続装置１は、バス
接続用ノードＡ５、バス接続用ノードＢ６、内部バス
４、同期手段２５から構成されている。そして、バス接
続用ノードＡ５は、ＩＥＥＥ１３９４バス２と内部バス
４に接続され、バス接続用ノードＢ６は、ＩＥＥＥ１３
９４バス３と内部バス４にぞれぞれ接続されている。バ
ス接続用ノードは、内部に各々のサイクルタイマー１
０、サイクルタイマー１１を有する。これらサイクルタ
イマー１０、１１は、ＩＥＥＥ１３９４バス規格におい
てＣＳＲ空間に定義されているサイクルタイムレジスタ
の物理的実体である。

【００５１】また、ＩＥＥＥ１３９４バス２には、ノー
ド０（７）が接続されており、ＩＥＥＥ１３９４バス３
には、ノード１（８）、ノード２（９）がそれぞれ接続
されている。

【００５２】同期手段２５は、バス接続用ノードＡ５か
らのサイクル同期信号(もしくは、それに準ずる信号)を
利用して、バス接続用ノードＢ６をバス接続用ノードＡ
５にサイクル同期させる手段である。

【００５３】図３に、サイクルタイマーのビット構成を
示す。サイクルタイマーは２４．５７６ＭＨｚのクロッ
クでカウントアップする３２ビットのカウンタである。

【００５４】この３２ビットのうち、下位１２ビット
は、Ｃｙｃｌｅ＿ｏｆｆｓｅｔ４１と呼ばれ、０〜３０
７１の３０７２カウントで１２５マイクロ秒の時間を計
測する。

【００５５】また、次の１３ビットはＣｙｃｌｅ＿ｃｏ
ｕｎｔ４０と呼ばれ、先の１２５マイクロ秒周期でカウ
ントアップし、０〜７９９９の８０００カウントで１秒
の時間を計測する。

【００５６】また、次の７ビットは、Ｓｅｃｏｎｄ＿ｃ
ｏｕｎｔ３９と呼ばれ、１２８秒間に１２８カウントす
る。

【００５７】ＩＥＥＥ１３９４バスのサイクルマスタ
は、自らのサイクルタイマーのＣｙｃｌｅ＿ｏｆｆｓｅ
ｔ４１の値が０になったタイミングでサイクルスタート
パケットの送信準備を開始し、送信時点でのサイクルタ
イマーの値が記述されたサイクルスタートパケットをＩ
ＥＥＥ１３９４バスにブロードキャストする。

【００５８】また、ＩＥＥＥ１３９４バス３上に於いて
は、バス接続用ノードＢ６が、バスリセット後に、常に
サイクルマスターになるよう、予め設計されているもの
とする。例えば、ＩＥＥＥ１３９４バス３に接続される
ノードを限定し、それらのノードは、ＩＥＥＥ１３９４
バス３上に接続された場合、サイクルマスターにならな
いように設計する事により、バス接続用ノードＢ６を必
ずサイクルマスターにする事は可能である。ＩＥＥＥ１
３９４バス３が筐体の内部バス等の場合がこれにあた
る。

【００５９】図２に、ＩＥＥＥ１３９４バス接続装置１
のブロック図を示す。

【００６０】ＩＥＥＥ１３９４バス接続装置１は、バス
接続用ノードＡ５、バス接続用ノードＢ６、制御マイコ
ン１３、送信バッファ２１、受信バッファ２２、差分計
算手段１６、ラッチ１７、Ｃｙｃｌｅ＿ｏｆｆｓｅｔ一
致検出手段１８、送信バッファ２３、受信バッファ２
４、加算器１９、加算器２０を備えている。

【００６１】制御マイコン１３は、ＩＥＥＥ１３９４の
トランザクションを管理し、バス接続用ノードＡ５とバ
ス接続用ノードＢ６のアイソクロナスパケットの送受信
を制御する手段である。

【００６２】受信バッファ２２は、バス接続用ノードＡ
５がＩＥＥＥ１３９４バス２から受信したアイソクロナ
スパケットを一時的に格納し、バス接続用ノードＢ６側
の送信バッファ２３に再送信するためのバッファであ
る。

【００６３】送信バッファ２１は、バス接続用ノードＢ
６から送られてきたアイソクロナスパケットを一時的に
格納し、バス接続用ノードＡ５を通じてＩＥＥＥ１３９
４バス２へ再送信するためのバッファである。

【００６４】受信バッファ２４は、バス接続用ノードＢ
５がＩＥＥＥ１３９４バス３から受信したアイソクロナ
スパケットを一時的に格納し、バス接続用ノードＡ５側
の送信バッファ２１に再送信するためのバッファであ
る。

【００６５】送信バッファ２３は、バス接続用ノードＡ
５から送られてきたアイソクロナスパケットを一時的に
格納し、バス接続用ノードＢ６を通じてＩＥＥＥ１３９
４バス３へ再送信するためのバッファである。

【００６６】加算器１９は、受信バッファ２４からのア
イソクロナスパケットに含まれるタイムスタンプの値に
受信サイクルから送信サイクルに至るサイクル遅延時間
(送受信バッファにより遅延させるサイクル数)を補正す
るための値を加算し、さらにサイクルタイマー１０のＳ
ｅｃｏｎｄ＿ｃｏｕｎｔとＣｙｃｌｅ＿ｏｆｆｓｅｔか
らサイクルタイマー１１のＳｅｃｏｎｄ＿ｃｏｕｎｔと
Ｃｙｃｌｅ＿ｃｏｕｎｔを引いた差分値を加算（すなわ
ち、バス間の固定サイクル誤差の補正）した値にタイム
スタンプの値を書き替える手段である。

【００６７】加算器２０は、受信バッファ２２からのア
イソクロナスパケットに含まれるタイムスタンプの値に
受信サイクルから送信サイクルに至るサイクル遅延時間
(送受信バッファにより遅延させるサイクル数)を補正す
るための値を加算し、さらにサイクルタイマー１０のＳ
ｅｃｏｎｄ＿ｃｏｕｎｔとＣｙｃｌｅ＿ｏｆｆｓｅｔか
らサイクルタイマー１１のＳｅｃｏｎｄ＿ｃｏｕｎｔと
Ｃｙｃｌｅ＿ｃｏｕｎｔを引いた差分値を減算（すなわ
ち、バス間の固定サイクル誤差の補正）した値にタイム
スタンプの値を書き替える手段である。

【００６８】差分計算手段１６は、サイクルタイマー１
０とサイクルタイマー１１の値のうち、Ｓｅｃｏｎｄ＿
ｃｏｕｎｔとＣｙｃｌｅ＿ｃｏｕｎｔの差分を求める手
段である。加算機１９と加算機２０は、パケットの転送
方向が逆であるので、バス間の固定サイクル誤差の補正
時の符号は逆になる。

【００６９】Ｃｙｃｌｅ＿ｏｆｆｓｅｔ一致検出手段１
８は、サイクルタイマー１０とサイクルタイマー１１の
Ｃｙｃｌｅ＿ｏｆｆｓｅｔの値が一致しているかどうか
を検出し、検出結果等を出力する手段である。

【００７０】ラッチ１７は、Ｃｙｃｌｅ＿ｏｆｆｓｅｔ
一致検出手段１８からのＣｙｃｌｅ＿ｏｆｆｓｅｔが一
致していることを示す一致パルス３６を利用して、差分
計算手段１６が求めたＳｅｃｏｎｄ＿ｃｏｕｎｔとＣｙ
ｃｌｅ＿ｃｏｕｎｔの差分３４をラッチし、バス間の固
定サイクル誤差を加算器１９と加算器２０に入力する手
段である。

【００７１】なお、本実施の形態のバス接続用ノードＡ
５は本発明の基準ノードの例であり、本実施の形態の差
分計算手段１６は本発明の誤差計算手段の例であり、本
実施の形態の差分計算手段１６、ラッチ１７は本発明の
差分計算手段の例であり、本実施の形態の加算器１９、
加算器２０はそれぞれ本発明の演算手段の例である。

【００７２】次に、以上の様に構成された本実施の形態
の動作を説明する。

【００７３】バス接続用ノードＢ６は、例えば筐体の内
部バス接続用であり、ＩＥＥＥ１３９４バス３でバスリ
セットが起こった際、かならずサイクルマスタになるよ
う配慮されている。

【００７４】一方、バス接続用ノードＡ５は、例えば筐
体外部のバス接続用であり、ＩＥＥＥ１３９４バス２で
バスリセットが起こった際、必ずしもサイクルマスタに
ならない。

【００７５】ＩＥＥＥ１３９４バス２でバスリセットが
起こり、ノード０（７）がサイクルマスタになったとす
る。

【００７６】このような場合、バス接続用ノードＡ５
は、ノード０（７）がＩＥＥＥ１３９４バス２にブロー
ドキャストしたサイクルスタートパケットを受信し、こ
のサイクルスタートパケット内に記述されたサイクルタ
イムを、バス接続用ノードＡ５内部のサイクルタイマー
１０にセットし、バス接続用ノードＡ５をバスの基準時
刻に同期させる。そして、同期手段２５を用いて、バス
接続用ノードＢ６に内蔵のサイクルタイマー１１をバス
接続用ノードＡ５のサイクルタイマー１０に同期させ
る。

【００７７】バス接続用ノードＢ６は、サイクルマスタ
ーになっているので、サイクルタイマー１１に基づいて
サイクルスタートパケットをＩＥＥＥ１３９４バス３に
ブロードキャストする。このようにして、ＩＥＥＥ１３
９４バス２とＩＥＥＥ１３９４バス３のサイクル同期が
確立される。

【００７８】また、ＩＥＥＥ１３９４バス上で、アイソ
クロナスパケットを送受信しようとするノードは、全て
サイクルスタートパケットに記述されたサイクルタイム
を内蔵のサイクルタイマーにセットすることにより同期
を確立するので、ＩＥＥＥ１３９４バス２とＩＥＥＥ１
３９４バス３に接続されたノードのサイクル同期が確立
される。

【００７９】すなわち、従来の技術のＩＥＥＥ１３９４
バス接続装置５０とは異なり、ノードＡ５がサイクルマ
スタになっていなくても、ＩＥＥＥ１３９４バス２とＩ
ＥＥＥ１３９４バス３を同期させることが出来る。

【００８０】ところで、同期手段２５の動作に於いて、
バス接続用ノードＡ５に内蔵のサイクルタイマー１０の
値をバス接続用ノードＢ５に内蔵のサイクルタイマー１
１に単純にセットすると以下のような不具合が生じる。

【００８１】このことを、図４を用いて説明する。図４
は、ＩＥＥＥ１３９４バス２にバスリセットが発生した
際の、サイクルタイマー１０のＣｙｃｌｅ＿ｃｏｕｎｔ
値とサイクルタイマー１１のＣｙｌｅ＿ｃｏｕｎｔ値及
びそれぞれのサイクルタイマーの示すサイクル位置(Ｃ
ｙｃｌｅ＿ｃｏｕｎｔがカウントアップする時刻)が時
刻の経過とともにどのように変化していくかを示すもの
である。図４では、紙面左側から右側に向かって時刻が
経過している。

【００８２】タイムチャート４３は、サイクルタイマー
１０のＣｙｃｌｅ＿ｃｏｕｎｔ値とサイクル位置が時刻
の経過とともにどのように変化していくかを示すタイム
チャートである。

【００８３】タイムチャート４４は、サイクルタイマー
１１のＣｙｃｌｅ＿ｃｏｕｎｔ値とサイクル位置が時刻
の経過とともにどのように変化していくかを示すタイム
チャートである。

【００８４】タイムチャート４３，４４に於いて、サイ
クル位置６０、６１にふられた数値がそれぞれのサイク
ルタイマーの示すＣｙｃｌｅ＿ｃｏｕｎｔ値である。

【００８５】ＩＥＥＥ１３９４バス２でバスリセットが
発生すると、ＩＥＥＥ１３９４バス２が初期化される。
そして、初期化が完了し、ノード０（７）がサイクルマ
スターになったとする。バス接続用ノードＡ５は、ノー
ド０（７）がブロードキャストするサイクルスタートパ
ケット内に記述されたサイクルタイムをサイクルタイマ
ー１０にセットするので、ノード０（７）内部のクロッ
クで生成されたサイクルタイムに同期することになる。

【００８６】一方、サイクルタイマー１１は、ノード０
（７）とは異なる独自のクロックでカウント動作を行っ
ているため、サイクルタイマー１０とはサイクル周期，
Ｃｙｃｌｅ＿ｃｏｕｎｔ値とも異なっている。

【００８７】同期手段２５が、例えば、図４のＡに示す
時点で、サイクルタイマー１０の値をサイクルタイマー
１１へ単純にセットしたとする。

【００８８】そうすると、サイクルタイマー１１のサイ
クル周期の長さが、本来の１２５マイクロ秒より極端に
短くなるとともに、Ａの時点で、サイクルタイマー１０
のＣｙｃｌｅ＿ｃｏｕｎｔ値が不連続になる。

【００８９】このような、周期のばらつきやサイクルの
不連続性は、ＩＥＥＥ１３９４では規格違反となり、実
行中のアイソクロナス伝送に支障が生じる。

【００９０】例えば、Ａの時点で、ノード１（８）やノ
ード２（９）などＩＥＥＥ１３９４バス３に接続されて
いるノード間で、アイソクロナス伝送が行われていた場
合、アイソクロナス周期が短くなった影響で、本来送出
すべきアイソクロナスパケットが送出不能になる等の悪
影響が生じることが予想される。あるいは、サイクルタ
イマー１０のＣｙｃｌｅ＿ｃｏｕｎｔ値が不連続になっ
たため、Ｃｙｃｌｅ＿ｃｏｕｎｔ値を基準に動作してい
る受信後のアイソクロナスパケットの処理に支障をきた
す事が予想される。

【００９１】このようにサイクルタイマー１０の値をサ
イクルタイマー１１に単純にセットするとこのような不
具合が発生するため、本実施の形態の同期手段２５は、
サイクル周期の極端な変動やＣｙｃｌｅ＿ｃｏｕｎｔ値
の不連続性を生じさせないように、サイクルタイマー１
１をサイクルタイマー１０に緩やかに同期させる。

【００９２】このことを、図５を用いて説明する。図５
は、ＩＥＥＥ１３９４バス２にバスリセットが発生した
際の、サイクルタイマー１０のＣｙｃｌｅ＿ｃｏｕｎｔ
値とサイクルタイマー１１のＣｙｌｅ＿ｃｏｕｎｔ値及
びそれぞれのサイクルタイマーの示すサイクル位置が時
刻の経過とともにどのように変化していくかを示すもの
である。図５に於いても、紙面左側から右側に向かって
時刻が経過している。

【００９３】タイムチャート４５は、サイクルタイマー
１０のＣｙｃｌｅ＿ｃｏｕｎｔ値とサイクル位置が時刻
の経過とともにどのように変化していくかを示すタイム
チャートである。

【００９４】タイムチャート４６は、サイクルタイマー
１１のＣｙｃｌｅ＿ｃｏｕｎｔ値とサイクル位置が時刻
の経過とともにどのように変化していくかを示すタイム
チャートである。

【００９５】ＩＥＥＥ１３９４バス２でバスリセットが
発生すると、ＩＥＥＥ１３９４バス２が初期化される。
そして、初期化が完了し、ノード０（７）がサイクルマ
スターになったとする。バス接続用ノードＡ５は、ノー
ド０（７）が送信したサイクルスタートパケットを受信
し、内蔵のサイクルタイマー１０にサイクルスタートパ
ケット内に記述されたサイクルタイムをセットする。そ
してサイクル位置６２を同期手段２５に提供する。サイ
クル位置６２にふられた数値は、サイクル位置６２に付
加されているサイクルタイマー１０のＣｙｃｌｅ＿ｃｏ
ｕｎｔ値である。

【００９６】一方、サイクルタイマー１１はサイクルタ
イマー１０とは異なったカウントをしているので、サイ
クル位置６２のタイミングは、サイクル位置６３のタイ
ミングとは異なっている。

【００９７】同期手段２５は、サイクル位置６２を受け
取った時点で、その時刻がノードＢ６の次のサイクル位
置６４か、直前のサイクル位置６３かどちらに時間的に
近いかを判断する。

【００９８】例えば、直前のサイクル位置６３に時間的
に近いと判断したとする。

【００９９】このような場合、同期手段２５は、サイク
ルタイマー１１のＣｙｃｌｅ＿ｏｆｆｓｅｔのカウント
数を少し小さくする。すなわち、通常Ｃｙｃｌｅ＿ｏｆ
ｆｓｅｔは０〜３０７１の３０７２カウントすると、サ
イクルタイマー１１はＣｙｃｌｅ＿ｃｏｕｎｔを１増加
させるが、Ｃｙｃｌｅ＿ｏｆｆｓｅｔが通常のカウント
数より１少ない３０７１カウント行った時点(すなわ
ち、Ｃｙｃｌｅ＿ｏｆｆｓｅｔが０〜３０７０をカウン
トし終わった時点)で、Ｃｙｃｌｅ＿ｃｏｕｎｔの値を
１増加させる制御を両者のサイクル位置が所定の誤差以
内に達するまで行う。

【０１００】この制御により、バス接続用ノードＢ６内
蔵のサイクルタイマーの示すサイクル位置の時間間隔が
短くなるので、徐々に、サイクル位置６２とサイクル位
置６３が一致していく。

【０１０１】逆にサイクル位置６２が、次のサイクル位
置６４に時間的に近い場合、同期手段２５は、サイクル
タイマー１１のＣｙｃｌｅ＿ｏｆｆｓｅｔのカウント数
を少し大きくする。すなわち、Ｃｙｃｌｅ＿ｏｆｆｓｅ
ｔが通常のカウント数より１多い３０７３カウント行っ
たになった時点(すなわち、Ｃｙｃｌｅ＿ｏｆｆｓｅｔ
が０〜３０７２をカウントし終わった時点)で、Ｃｙｃ
ｌｅ＿ｃｏｕｎｔの値を１増加させる制御を両者のサイ
クル位置が一致するまで行う。

【０１０２】この制御により、バス接続用ノードＢ６内
蔵のサイクルタイマーの示すサイクルサイクル位置の時
間間隔が長くなるので、徐々に、サイクル位置６２とサ
イクル位置６３が一致していく。

【０１０３】図５のＢの時点で、バス接続用ノードＡ５
に内蔵のサイクルタイマー１０の示すサイクル位置６２
とバス接続用ノードＢ６に内蔵のサイクルタイマー１１
の示すサイクル位置６３が所定の値以内で一致したとす
る。すなわち、ＩＥＥＥ１３９４バス２とＩＥＥＥ１３
９４バス３の間でアイソクロナスパケットの転送が行え
る範囲以内で、ノードＡ５のサイクル同期信号６２とノ
ードＢ６のサイクル同期信号６３のタイミングが一致し
たとする。

【０１０４】Ｂの時点が経過すると、同期手段２５は、
サイクルタイマー１０の示すサイクル位置６２を利用し
て、サイクルタイマー１１のＣｙｃｌｅ＿ｏｆｆｓｅｔ
のキャリーアップ時刻を制御することにより、サイクル
位置６２にサイクル位置６３の一致を維持する。

【０１０５】上記は、同期の基準となるＩＥＥＥ１３９
４バス２でバスリセットが発生したとして説明したが、
ＩＥＥＥ１３９４バス３側でバスリセットが発生しても
同様である。また、バス接続用ノードＡ５はサイクルマ
スターでは無い場合を例に説明したが、自らサイクルマ
スターとなっていても構わない。

【０１０６】以上のようにＩＥＥＥ１３９４バス間の同
期が確立した後に、ＩＥＥＥ１３９４バス２上のノード
７からＩＥＥＥ１３９４バス接続装置１を経由して、Ｉ
ＥＥＥ１３９４バス３にアイソクロナスパケットを転送
する場合について、次に説明する。

【０１０７】図５に於いて、Ｂの時刻が経過してから
は、サイクルタイマー１０の示すサイクル位置６２とサ
イクルタイマー１１の示すサイクル位置６３は一致する
が、サイクルタイマーの値は、Ｓｅｃｏｎｄ＿ｃｏｕｎ
ｔ３９とＣｙｃｌｅ＿ｃｏｕｎｔ４０の値が一定の値だ
け異なっている。

【０１０８】この場合、バス接続用ノードＡ５がＩＥＥ
Ｅ１３９４バス２上で受信したアイソクロナスパケット
を、バス接続用ノードＢ６からＩＥＥＥ１３９４バス３
に送信する際に同期手段２５は、アイソクロナスパケッ
トに含まれているタイムスタンプ(通常、ＣＩＰヘッダ
ー内もしくはソースパケットヘッダー内に記述されてい
る)の値を書き替える。すなわち、上述したように、サ
イクルタイマー１０とサイクルタイマー１１のＳｅｃｏ
ｎｄ＿ｃｏｕｎｔ３９とＣｙｃｌｅ＿ｃｏｕｔ４０の値
が一定の値だけ異なっているので、その差分値(すなわ
ち、サイクルタイマー１１の値からサイクルタイマー１
０の値を引いた値)を求め、タイムスタンプの値に加算
する。さらに、バス接続装置１を経由して、ＩＥＥＥ１
３９４バス３に伝送される際の遅延時間を見越した値を
加算する。このような値にタイムスタンプの値を書き替
える。

【０１０９】バス接続用ノードＢ６は、このようにタイ
ムスタンプの値が書き替えられたアイソクロナスパケッ
トをＩＥＥＥ１３９４バス３に送信する。

【０１１０】また、逆にノード２（９）などのＩＥＥＥ
１３９４バス３に接続されているノードからアイソクロ
ナスパケットをＩＥＥＥ１３９４バス３に伝送し、ＩＥ
ＥＥ１３９４バス接続装置１を経由して、ＩＥＥＥ１３
９４バス２に伝送する場合は、先ほどの差分値を減算す
ればよい。

【０１１１】このようにすることによって、ノードＡ５
がサイクルマスターになっていなくても、アイソクロナ
スパケットを一方のＩＥＥＥ１３９４バスから他方のＩ
ＥＥＥ１３９４バスに問題なく転送することが出来る。

【０１１２】次に、図２のブロック図を用いて、上記の
動作を詳細に説明する。

【０１１３】制御マイコン１３は、ＩＥＥＥ１３９４の
トランザクションを実現し、バス接続用ノードＡ５、バ
ス接続用ノードＢ６の送受信を制御している。

【０１１４】ここで、ＩＥＥＥ１３９４バス２でバスリ
セットが発生したとする。その結果ＩＥＥＥ１３９４バ
ス２が初期化され、バス接続用ノードを含む任意のノー
ドがサイクルマスターになったとする。

【０１１５】バス接続用ノードＡ５は、サイクルマスタ
ーノードから送信されたサイクルスタートパケットを受
信すると、そのサイクルスタートパケットに記述された
サイクルタイムをサイクルタイマー１０にセットする
（バス接続用ノードＡ５自身がサイクルマスターである
場合は、サイクルスタートパケットを送信するのみ）。

【０１１６】バス接続用ノードＡ５とバス接続用ノード
Ｂ５各々に内蔵のサイクルタイマー１０，１１は、その
値をＣｙｃｌｅ＿ｏｆｆｓｅｔ検出手段及び差分計算手
段にに供給している。

【０１１７】バス接続用ノードＡ５は、内蔵しているサ
イクルタイマーのサイクル位置を基準に、例えば、１サ
イクルに１回のＣｙｃｌｅＳｙｎｃパルス３２をバス接
続用ノードＢ５のサイクルタイマー１１及び、Ｃｙｃｌ
ｅ＿ｏｆｆｓｅｔ一致検出手段１８に供給している。

【０１１８】Ｃｙｃｌｅ＿ｏｆｆｓｅｔ一致検出手段１
８は、いずれかのＩＥＥＥ１３９４バス上でバスリセッ
トが発生すると、サイクルタイマー１０とサイクルタイ
マー１１のＣｙｃｌｅ＿ｏｆｆｓｅｔの比較を開始す
る。これは、先のＣｙｃｌｅ＿ｓｙｎｃパルス３２を用
いて、１サイクルに一回行われる。

【０１１９】通常、バスリセット直後は、サイクルタイ
マー値３０とサイクルタイマー値３８のＣｙｃｌｅ＿ｏ
ｆｆｓｅｔは、まだ一致していないので、Ｃｙｃｌｅ＿
ｏｆｆｓｅｔ一致検出手段１８は、値が一致していない
ことを示す不一致パルス３７を送出する。

【０１２０】同時に、サイクルタイマー１０のサイクル
位置が、サイクルタイマー１１の直前のサイクル位置に
時間的に近いか、サイクルタイマー１１の次のサイクル
位置に時間的に近いかを検出する。この検出は、サイク
ルタイマー値３０のＣｙｃｌｅ＿ｏｆｆｓｅｔの値とサ
イクルタイマー値３８のＣｙｃｌｅ＿ｏｆｆｓｅｔの値
とを比較することによって行う。

【０１２１】サイクル同期信号のタイミングが図５のよ
うであったとする。すなわち、サイクルタイマー１０の
示すサイクル位置が、サイクルタイマー１１の示す直前
のサイクル位置に時間的に近いとする。この場合、Ｃｙ
ｃｌｅ＿ｏｆｆｓｅｔ一致検出手段１８は、サイクルタ
イマー１１がＣｙｃｌｅ＿ｏｆｆｓｅｔを３０７１カウ
ントするように制御する。従って、サイクルタイマー１
１のＣｙｃｌｅ＿ｏｆｆｓｅｔがキャリーアップする時
間は通常より短くなる。また、サイクルタイマー１０の
示すサイクル位置が、サイクルタイマー１１の示す直後
のサイクル位置に時間的に近い場合には、Ｃｙｃｌｅ＿
ｏｆｆｓｅｔ一致検出手段１８は、サイクルタイマー１
１がＣｙｃｌｅ＿ｏｆｆｓｅｔを３０７３カウントする
ように制御する。

【０１２２】以下、ノードＡ５のサイクル位置が、ノー
ドＢ６の直前のサイクル位置に時間的に近いとして説明
する。

【０１２３】サイクルタイマー１１のＣｙｃｌｅ＿ｏｆ
ｆｓｅｔがキャリーアップする時間は通常より短くなっ
ているので、徐々にサイクルタイマー１１のＣｙｃｌｅ
＿ｏｆｆｓｅｔの値はサイクルタイマー１０のＣｙｃｌ
ｅ＿ｏｆｆｓｅｔの値に近づいて行く。

【０１２４】Ｃｙｃｌｅ＿ｏｆｆｓｅｔ一致検出手段１
８は、サイクルタイマー値３０とサイクルタイマー値３
８の誤差が所定の値以内になったときに両者の値が一致
したと判断する。ここで、所定の値とは、ＩＥＥＥ１３
９４バス２とＩＥＥＥ１３９４バス３の間で送受信バッ
ファがオーバーフローやアンダーフローすることなく正
常にアイソクロナスパケットを転送することが出来るよ
うなる値であり、設計によって異なる。

【０１２５】Ｃｙｃｌｅ＿ｏｆｆｓｅｔ一致検出手段１
８は、サイクルタイマー値３０とサイクルタイマー値３
８のＣｙｃｌｅ＿ｏｆｆｓｅｔが一致したと判断する
と、一致パルス３６を送出する。

【０１２６】サイクルタイマー１１が、Ｃｙｃｌｅ＿ｏ
ｆｆｓｅｔ一致検出手段１８から一致パルス３６を受信
した後は、ＣｙｃｌｅＳｙｎｃパルス３２を基準に、サ
イクルタイマー１０のＣｙｃｌｅ＿ｃｏｕｎｔのカウン
トアップ時刻と同期して、サイクルタイマー１１のＣｙ
ｃｌｅ＿ｏｆｆｓｅｔをＣｙｃｌｅ＿ｃｏｕｎｔにキャ
リーアップする。このように、一致パルス６を受信して
からは、サイクルタイマー１１は、ＣｙｃｌｅＳｙｎｃ
パルス３２をキャリー制御の基準パルスとして用いるこ
とにより、サイクル同期を維持する。

【０１２７】キャリー制御の基準パルスは、Ｃｙｃｌｅ
Ｓｙｎｃパルス３２でなくとも、バス接続ノードＡ５が
サイクルスタートパケットを送信または受信したことを
示す信号(ＣｙｃｌｅＳｔａｒｔＰａｃｋｅｔ送受信パ
ルス)や、サイクル位置よりも時間的に手前の信号など
を基準に生成しても良い。

【０１２８】一方、差分計算手段１６は、サイクルタイ
マー１１の値からサイクルタイマー１０の値を引き算し
た差分を計算し、その値を差分３４として出力してい
る。

【０１２９】ラッチ１７は、一致パルス３６を受け取っ
たタイミングで、差分３４を記憶し、加算器１９と加算
器２０に供給する。

【０１３０】ノード０（７）がＩＥＥＥ１３９４バス２
に転送すべきアイソクロナスパケットを送信すると、バ
ス接続用ノードＡ５はそのアイソクロナスパケットを受
信し、受信バッファ２２に格納する。

【０１３１】加算器２０は、このアイソクロナスパケッ
トに含まれるタイムスタンプの値を取り出し、その値に
差分３４を加算し、加算後の値に、さらに受信サイクル
から送信サイクルに至るサイクル遅延時間(送受信バッ
ファにより遅延させるサイクル数)を見越した値を加算
し、この値にタイムスタンプの値を書き替えて、送信バ
ッファ２３に格納する。

【０１３２】ノードＢ６は、次のアイソクロナス周期が
始まると、送信バッファ２３に格納されているアイソク
ロナスパケットをＩＥＥＥ１３９４バス３に出力する。

【０１３３】また、ノード２（９）がＩＥＥＥ１３９４
バス２に転送すべきアイソクロナスパケットを送信する
と、ノードＢ６はそのアイソクロナスパケットを受信
し、受信バッファ２４に格納する。

【０１３４】加算器１９は、このアイソクロナスパケッ
トに含まれるタイムスタンプの値を取り出し、その値か
ら差分３４を減算し、減算後の値に、さらに受信サイク
ルから送信サイクルに至るサイクル遅延時間(送受信バ
ッファにより遅延させるサイクル数)を見越した値を加
算し、この値にタイムスタンプの値を書き替えて、送信
バッファ２１に格納する。

【０１３５】ノードＡ５は、次のアイソクロナス周期が
始まると、送信バッファ２１に格納されているアイソク
ロナスパケットをＩＥＥＥ１３９４バス２に出力する。

【０１３６】このように、バス接続装置１は、バス接続
用ノードＡ５がサイクルマスタになっているか、いない
かに関わらす、アイソクロナスパケットを一方のＩＥＥ
Ｅ１３９４バスから他方のＩＥＥＥ１３９４バスに問題
なく転送することが出来る。

【０１３７】なお、本実施の形態では、バス接続装置１
がＩＥＥＥ１３９４バス２、ＩＥＥＥ１３９４バス３の
２つＩＥＥＥ１３９４バスに接続されているとして説明
したが、これに限らない。

【０１３８】ＩＥＥＥ１３９４バス接続装置１が３つ以
上の独立したＩＥＥＥ１３９４バスに接続されていても
構わない。

【０１３９】例えば、図６に、４つのＩＥＥＥ１３９４
バスが接続されたバス接続装置８０を示す。バス接続用
ノードＡ５は、ＩＥＥＥ１３９４バス２にバスリセット
が起こった際、必ずしもＩＥＥＥ１３９４バス２のサイ
クルマスタになるとは限らない。またバス接続用ノード
Ｂ６、バス接続用ノードＣ８１、バス接続用ノードＤ８
４は、必ずサイクルマスターになるものである。同期手
段８１は、本実施の形態で説明したようにして、バス接
続用ノードＡ５に、バス接続用ノードＢ６、バス接続用
ノードＣ８１、バス接続用ノードＤ８４の各ノードを同
期させる。従って、バス接続用ノードＡ５がサイクルマ
スターになっていない場合でも、ＩＥＥＥ１３９４バス
２のノード０（７）から他のＩＥＥＥ１３９４バスに接
続されているどのノードにもアイソクロナスパケットを
転送することが出来る。また、ＩＥＥＥ１３９４バス２
以外のＩＥＥＥ１３９４バスに接続されたどのノードか
らでも、ＩＥＥＥバス２に接続されたノードにアイソク
ロナスパケットを転送することが出来る。

【０１４０】要するに、ＩＥＥＥ１３９４バス接続装置
が、複数のＩＥＥＥ１３９４バスを接続する場合にも本
実施の形態を適用することが出来る。

【０１４１】さらに、本実施の形態のＩＥＥＥ１３９４
バス接続装置が３つ以上の独立したＩＥＥＥ１３９４バ
スに接続されている場合で、ＩＥＥＥ１３９４バス接続
装置のノードのうち各ＩＥＥＥ１３９４バスのサイクル
マスタにならないノードが二つ以上現れても、アイソク
ロナスパケットを転送することが出来る。

【０１４２】例えば、図６で、バス接続用ノードＡ５
は、ＩＥＥＥ１３９４バス２にバスリセットが起こった
際、必ずしもＩＥＥＥ１３９４バス２のサイクルマスタ
ーになるとは限らず、さらに、バス接続用ノードＢ６、
バス接続用ノードＣ８１、バス接続用ノードＤ８４もそ
れぞれのバスのサイクルマスタに必ずしもなるとは限ら
ないとする。この場合、バス接続用ノードＣ８１がサイ
クルマスターになった場合、同期手段８１は本実施の形
態で説明したようにバス接続用ノードＡ５にバス接続用
ノードＣ８１を同期させる。従って、バス接続用ノード
Ｃ８１がサイクルマスターになった場合、ＩＥＥＥ１３
９４バス２に接続されている任意のノードとＩＥＥＥ１
３９４バス８６に接続されている任意のノードとの間で
アイソクロナスパケットを転送することが出来るように
なる。このように、バス接続用ノードＢ６、バス接続用
ノードＣ８１、バス接続用ノードＤ８４のうちサイクル
マスターになったノードのＩＥＥＥ１３９４バスとＩＥ
ＥＥ１３９４バス２との間でアイソクロナスパケットの
転送が可能になる。

【０１４３】さらに、本実施の形態では、Ｃｙｃｌｅ＿
ｏｆｆｓｅｔのキャリーアップするタイミングを通常の
３０７２カウントから３０７１または３０７３カウント
にして制御するとして説明したが、これに限らない。３
０７０または３０７４カウントなど、要するにアイソク
ロナスパケットの転送及び送受信に支障が生じない範囲
であれば任意のカウント数で制御して構わない。ここ
で、アイソクロナスパケットの転送に支障がない範囲と
は、送受信用バッファがオーバーフローやアンダーフロ
ーを起こすことなくアイソクロナスパケットの送受信が
可能な範囲と、サイクル周期が変化することによって接
続されたノードが誤動作を起こさない範囲である。

【０１４４】さらに、本実施の形態では、バスリセット
後に、サイクル同期位置の誤差が所定の値以内に達する
時刻まで、サイクル周期の増加または減少のいずれかの
制御をおこなって、その誤差が所定の値以内に達した後
は、キャリー制御パルス９０を受信したタイミングで、
サイクルタイマー１１のＣｙｃｌｅ＿ｏｆｆｓｅｔをＣ
ｙｃｌｅ＿ｃｏｕｔにキャリーアップさせて同期を維持
するとして説明したがこれに限らない。サイクル同期位
置の誤差が所定の値以内に達した後、サイクル同期位置
の誤差が所定の値以内に達した時の差分計算手段１６で
計算されたサイクルタイマー１１からサイクルタイマー
１０を減算した差分値を保持しておき、この差分値を周
期的にサイクルタイマー５の値に加えたものをサイクル
タイマー１１の値にセットするようにしても同期を維持
することが出来る。

【０１４５】さらに、本実施の形態では、バスリセット
後に、サイクル同期位置の誤差が所定の値以内に達する
時刻まで、サイクル周期の増加または減少のいずれかの
制御を行って、その誤差が所定の値以内に達した後は前
記制御をオフとするとして説明したが、これに限らな
い。サイクルタイマー１０、サイクルタイマー１１の値
を常時監視し、サイクル同期位置の誤差を計算し、計算
された誤差を基にフィードバック制御によりサイクル同
期をとるようにしても構わない。つまり、バスリセット
後のサイクルタイマー１０とサイクルタイマー１１のサ
イクル同期位置の誤差を計算し、その誤差を少なくする
ように、Ｃｙｃｌｅ＿ｃｏｎｔのカウント数を大きくま
たは小さくすることによって、サイクルタイマー１１の
サイクル周期を短くまたは長くするように制御する。そ
して、サイクルタイマー１０とサイクルタイマー１１の
サイクル同期位置の誤差が小さくなると、サイクルカウ
ンタ１１のサイクル周期をもとに戻す。さらに、再びこ
の誤差が大きくなると、この誤差を小さくするように、
サイクルカウンタ１１のサイクル周期を短くまたは長く
する。このようにフィードバック制御を用いて、サイク
ル同期を確立、維持することも出来る。

【０１４６】さらに、本実施の形態では、サイクルタイ
マー１１のサイクルオフセットがサイクルカウントへキ
ャリーアップする時の値を、通常の３０７１から増加ま
たは減少させることによってサイクル周期のタイミング
をサイクルタイマー１０に一致させるとして説明した
が、これに限らない。

【０１４７】サイクルタイマー１１のサイクルオフセッ
トのカウントアップ値を一時的に１より大きい値に設定
することによって、サイクル周期を減少させるか、また
は、サイクルタイマー１１のサイクルオフセットのカウ
ントアップ値を一時的に１より小さな値に設定すること
によって、サイクル周期を増加させることによってサイ
クル周期のタイミングをサイクルタイマー１０に一致さ
せても構わない。

【０１４８】ただし、サイクルタイマー１１のサイクル
オフセットのカウントアップ値を一時的に１より大きい
値に設定するとは、例えばサイクルオフセットが３００
０から３００２にカウントアップすることであり、また
一時的に１より小さな値に設定するとは、例えばサイク
ルオフセットが一時的にカウントアップしないことや、
３００１から３０００のように一時的に減少すること
(カウントアップ値を負の数に設定)である。

【０１４９】また、サイクル周期のさらなる緩やかな可
変を実現するために、サイクルオフセットの下位に小数
点以下をカウントするＭ（Ｍは整数）ビットのカウンタ
を付加し、小数点以下の精度で上記カウントアップ値ま
たはキャリーアップ値を制御しても構わない。このよう
にサイクルタイマーにさらに下位ビットを付加すること
により、ＩＥＥＥ１３９４規格で規定された１００ｐｐ
ｍの精度内でサイクル周期を制御することが可能にな
る。

【０１５０】さらに、本発明のＩＥＥＥ１３９４バス接
続装置の全部または一部の手段の全部または一部の機能
をコンピュータにより実行させるためのプログラム及び
／またはデータを担持した媒体であって、コンピュータ
により処理可能なことを特徴とする媒体も本発明に属す
る。

【０１５１】さらに、本発明のＩＥＥＥ１３９４バス接
続装置の全部または一部の手段の全部または一部の機能
をコンピュータにより実行させるためのプログラム及び
／またはデータであることを特徴とする情報集合体も本
発明に属する。

【０１５２】さらに、本発明のデータとは、データ構
造、データフォーマット、データの種類などを含む。ま
た、本発明の媒体とは、ＲＯＭ等の記録媒体、インター
ネット等の伝送媒体、光・電波・音波等の伝送媒体を含
む。また、本発明の担持した媒体とは、例えば、プログ
ラム及び／またはデータを記録した記録媒体、やプログ
ラム及び／またはデータを伝送する伝送媒体等を含む。
また、本発明のコンピュータにより処理可能とは、例え
ば、ＲＯＭなどの記録媒体の場合であれば、コンピュー
タにより読みとり可能であることであり、伝送媒体の場
合であれば、伝送対象となるプログラム及び／またはデ
ータが伝送の結果として、コンピュータにより取り扱え
ることであることを含む。

【０１５３】さらに、上記実施の形態のいずれかに記載
のＩＥＥＥ１３９４バス接続装置１の全部または一部の
手段の全部または一部の機能をコンピュータにより実行
させるためのプログラム及び／またはデータを記録した
プログラム記録媒体は、コンピュータにより読み取り可
能であり、読み取られた前記プログラム及び／またはデ
ータが前記コンピュータと協動して前記機能を実行する
プログラム記録媒体であっても良い。

【０１５４】さらに、本発明の情報集合体とは、例え
ば、プログラム及び／またはデータ等のソフトウエアを
含むものである。

【０１５５】

【発明の効果】以上説明したところから明らかなよう
に、本発明は、ＩＥＥＥ１３９４バス接続装置のバス接
続用ノードのいずれかのノードがサイクルマスタになれ
なくても、他のバスへアイソクロナス転送を行うことが
出来るＩＥＥＥ１３９４バス接続装置、媒体及び情報集
合体を提供することが出来る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるＩＥＥＥ１
３９４バスシステムの構成を示す図

【図２】本発明の第１の実施の形態におけるバス接続装
置の構成を示すブロック図

【図３】本発明の第１の実施の形態におけるサイクルタ
イマーを説明する図

【図４】本発明の第１の実施の形態にバスリセットが発
生した場合に、徐々に同期を取る必要があることを示す
ためのサイクルタイマーの値とサイクル位置を示すタイ
ムチャート図

【図５】本発明の第１の実施の形態にバスリセットが発
生した場合のサイクルタイマーの値とサイクル位置を示
すタイムチャート図

【図６】本発明の第１の実施の形態における３つ以上の
ＩＥＥＥ１３９４バスが接続されたバス接続装置の構成
を示す図

【図７】従来のＩＥＥＥ１３９４バスシステムの構成を
示す図

【図８】従来のＩＥＥＥ１３９４バスシステムにおける
一方のバスから他方のバスへアイソクロナスパケットが
転送される際のタイムチャート図

【符号の説明】

１バス接続装置２ＩＥＥＥ１３９４バス３ＩＥＥＥ１３９４バス４内部バス５バス接続用ノードＡ６バス接続用ノードＢ７ノード０８ノード１９ノード２１０サイクルタイマー１１サイクルタイマー１２コンポーネント１３制御マイコン１６差分計算手段１７ラッチ１８Ｃｙｃｌｅ＿ｏｆｆｓｅｔ一致検出手段１９加算器２０加算器２１送信バッファ２２受信バッファ２３送信バッファ２４受信バッファ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5B077 AA02 FF02 GG11 NN02 5K033 AA09 CB08 CB14 CC01 DA01 DA15 DB04 EA03 5K034 AA20 BB06 DD03 EE05 FF11 HH01 HH02 HH04 HH65 KK04 PP05 QQ04

Claims

【特許請求の範囲】

【請求項１】複数の独立したＩＥＥＥ１３９４バスを
接続し、前記独立したＩＥＥＥ１３９４バス間で、少な
くともアイソクロナスパケットを転送するＩＥＥＥ１３
９４バス接続装置であって、前記独立した各々のＩＥＥＥ１３９４バス上に、前記パ
ケットを送信もしくは受信するための各々のバス接続用
ノードと、前記バス接続用ノードのいずれか１つを基準ノードと
し、前記基準ノードを除く他のバス接続用ノードの少な
くとも１つがサイクルマスターになった際、前記基準ノ
ードのサイクルタイマーに、前記基準ノード以外のサイ
クルマスターになったバス接続用ノードのサイクルタイ
マーを同期させる同期手段とを備えたことを特徴とする
ＩＥＥＥ１３９４バス接続装置。
【請求項２】前記同期手段は、前記他のバス接続用ノ
ードのサイクルタイマー値を穏やかに可変し、少なくと
もサイクル周期を同期させることを特徴とする請求項１
記載のＩＥＥＥ１３９４バス接続装置。
【請求項３】前記同期手段は、前記他のバス接続用ノ
ードのサイクルタイマーのサイクルカウント部のカウン
トアップ時刻を前記基準ノードのサイクルタイマーのサ
イクルカウント部のカウントアップ時刻に実質上一致さ
せることを特徴とする請求項２記載のＩＥＥＥ１３９４
バス接続装置。
【請求項４】前記サイクル周期の同期は、前記他のバ
ス接続用ノードのサイクルタイマーのうち、サイクルオ
フセット部のカウントアップ値を、一時的に１より大き
い値に設定することによりサイクル周期を減少させるこ
とによって行われることを特徴とする請求項２または３
に記載のＩＥＥＥ１３９４バス接続装置。
【請求項５】前記サイクル周期の同期は、前記他のバ
ス接続用ノードのサイクルタイマーのうち、サイクルオ
フセット部のカウントアップ値を、一時的に１より小さ
い値に設定することによりサイクル周期を増加させるこ
とによって行われることを特徴とする請求項２または３
に記載のＩＥＥＥ１３９４バス接続装置。
【請求項６】前記サイクル周期の同期は、前記他のバ
ス接続用ノードのサイクルタイマーのうち、サイクルオ
フセット部がサイクルカウント部へキャリーアップする
時の値を、通常の３０７１から増加させることによりサ
イクル周期を増加させることによって行われることを特
徴とする請求項２または３に記載のＩＥＥＥ１３９４バ
ス接続装置。
【請求項７】前記サイクル周期の同期は、前記他のバ
ス接続用ノードのサイクルタイマーのうち、サイクルオ
フセット部がサイクルカウント部へキャリーアップする
時の値を、通常の３０７１から減少させることによりサ
イクル周期を減少させることによって行われることを特
徴とする請求項２または３に記載のＩＥＥＥ１３９４バ
ス接続装置。
【請求項８】前記同期手段は、前記他のバス接続用ノ
ードのサイクルタイマーのサイクルオフセットのさらに
下位に少数点以下をカウントするＭ（Ｍは正の整数）ビ
ットのカウンタ値を付加し、少数点以下の精度で前記カ
ウントアップ値または前記キャリーアップ値を制御可能
なことを特徴とする請求項４〜７のいずれかに記載のＩ
ＥＥＥ１３９４バス接続装置。
【請求項９】前記サイクルタイマー値の穏やかな可変
は、サイクル周期を１００ｐｐｍ以内で可変することを
特徴とする請求項８記載のＩＥＥＥ１３９４バス接続装
置。
【請求項１０】前記同期手段は、前記基準ノードのサ
イクルタイマーと前記他のバス接続用ノードのサイクル
タイマーを監視することにより、同期誤差を計算する誤
差計算手段と、前記計算された同期誤差を基にしたフィードバック制御
により、サイクル同期を行うフィードバック制御手段と
を有することを特徴とする請求項２〜９のいずれかに記
載のＩＥＥＥ１３９４バス接続装置。
【請求項１１】前記フィードバック制御手段は、バス
リセット後のサイクル同期位置の誤差を基に、サイクル
周期の増加もしくは減少のうち、いずれの方向が引き込
み時間がより短いかを判断し、より引き込み時間が短い
方向へ初期制御を行うことを特徴とする請求項３〜１０
のいずれかに記載のＩＥＥＥ１３９４バス接続装置。
【請求項１２】前記同期手段は、バスリセット後に、
サイクル同期位置の誤差が一定値に達する時刻まで、サ
イクル周期の増加もしくは減少のいずれかの制御を行
い、前記誤差が一定値に達した後は前記制御をオフと
し、前記基準ノードのサイクル周期もしくはサイクル同
期位置を基準に、前記他のバス接続用ノードのサイクル
タイマーにサイクル位置をセットすることを特徴とする
請求項３〜９のいずれかに記載のＩＥＥＥ１３９４バス
接続装置。
【請求項１３】前記サイクル周期の増加もしくは減少
の制御は、バスリセット後のサイクル同期位置の誤差を
基に、いずれの方向が引き込み時間より短いかを判断
し、より引き込み時間が短い方向へ制御を行うことを特
徴とする請求項１２記載のＩＥＥＥ１３９４バス接続装
置。
【請求項１４】前記サイクル位置をセットするとは、
サイクルオフセット部がサイクルカウント部へキャリー
アップする動作を直接制御し、前記他のバス接続用ノー
ドのサイクルタイマーのサイクル位置を、前記基準ノー
ドのサイクルタイマーのサイクル位置に強制的に実質上
一致させる動作であることを特徴とする請求項１２記載
のＩＥＥＥ１３９４バス接続装置。
【請求項１５】前記サイクル位置をセットするとは、
前記サイクル同期位置の誤差が一定値に達した時刻の、
前記基準ノードのサイクルタイマー値と前記バス接続用
ノードのサイクルタイマー値の差分値を用いて、前記基
準ノードのサイクルタイマー値を基準に前記差分値で補
正された値を、前記バス接続用ノードのサイクルタイマ
ーに周期的にセットし、間接的にサイクル位置を実質上
一致させる動作である事を特徴とする請求項１２記載の
ＩＥＥＥ１３９４バス接続装置。
【請求項１６】前記サイクル同期位置の誤差が一定値
に達した後とは、前記サイクル同期位置の誤差が、異な
るＩＥＥＥ１３９４バス間でアイソクロナスパケットの
転送が行える範囲内に達した後であることを特徴とする
請求項１２記載のＩＥＥＥ１３９４バス接続装置。
【請求項１７】前記独立したＩＥＥＥ１３９４バス間
で、アイソクロナスパケットを転送する際、転送元のＩ
ＥＥＥ１３９４バスのバス接続用ノードでのアイソクロ
ナスパケット受信時のサイクルタイムと前記転送先のＩ
ＥＥＥ１３９４バスのバス接続用ノードでの前記アイソ
クロナスパケット送信時のサイクルタイムの差分値を計
算する差分計算手段と、前記差分値の少なくとも一部を、前記転送するアイソク
ロナスパケットに含まれるタイムスタンプに加算もしく
は減算する演算手段とを備えたことを特徴とする請求項
１〜１６のいずれかに記載のＩＥＥＥ１３９４バス接続
装置。
【請求項１８】前記差分計算手段は、前記アイソクロ
ナスパケット受信時の転送元バスのサイクルタイムと転
送先バスのサイクルタイムの差分と、前記アイソクロナ
スパケット受信から送信までの所要時間を用いて計算す
ることを特徴とする請求項１７記載のＩＥＥＥ１３９４
バス接続装置。
【請求項１９】前記差分値の少なくとも一部は、サイ
クルカウントの差分値の一部を含むことを特徴とする請
求項１７または１８に記載のＩＥＥＥ１３９４バス接続
装置。
【請求項２０】前記アイソクロナスパケットの転送
は、前記転送元のＩＥＥＥ１３９４バスと前記転送先の
ＩＥＥＥ１３９４バスの同期が確立した後に受信したパ
ケットから転送を開始することを特徴とする請求項１７
〜１９のいずれかに記載のＩＥＥＥ１３９４バス接続装
置。
【請求項２１】請求項１〜２０のいずれかに記載のＩ
ＥＥＥ１３９４バス接続装置本発明の全部または一部の
手段の全部または一部の機能をコンピュータにより実行
させるためのプログラム及び／またはデータを担持した
媒体であってコンピュータにより処理可能なことを特徴
とする媒体。
【請求項２２】請求項１〜２０のいずれかに記載のＩ
ＥＥＥ１３９４バス接続装置の全部または一部の手段の
全部または一部の機能をコンピュータにより実行させる
ためのプログラム及び／またはデータであることを特徴
とする情報集合体。