JP2001285050A - 出力バッファ回路 - Google Patents

出力バッファ回路

Info

Publication number
JP2001285050A
JP2001285050A JP2000095558A JP2000095558A JP2001285050A JP 2001285050 A JP2001285050 A JP 2001285050A JP 2000095558 A JP2000095558 A JP 2000095558A JP 2000095558 A JP2000095558 A JP 2000095558A JP 2001285050 A JP2001285050 A JP 2001285050A
Authority
JP
Japan
Prior art keywords
output
transistor
level
output signal
buffer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000095558A
Other languages
English (en)
Inventor
Chuma Nagao
宙馬 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000095558A priority Critical patent/JP2001285050A/ja
Priority to US09/670,577 priority patent/US6320432B1/en
Publication of JP2001285050A publication Critical patent/JP2001285050A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 負荷容量が変動すると、出力信号が所定電位
に達するまでの時間に変動があり、入出力回路に組み込
んだ場合に誤動作が生じる場合があった。 【解決手段】 出力端子に接続された負荷容量の変動に
関係なく、出力信号ＯＵＴがＨレベルやＬレベルへ一定
時間で到達するように、容量８，１９で検出した出力信
号ＯＵＴの電位をフィードバックし、出力用トランジス
タ１，１２のゲートの電位を調整することでドライブ能
力を制御するトランジスタ４〜７，１５〜１８からなる
出力バッファ回路。

Description

【発明の詳細な説明】
【発明の属する技術分野】この発明は、半導体集積回路
に組み込まれ、入力信号のレベルに従って、Ｈレベルお
よびＬレベル等の所定レベルの出力信号を出力するため
の出力バッファ回路に関するものである。
【０００１】
【従来の技術】図１７は従来の出力バッファ回路を示す
回路図であり、図において、１００は出力バッファ回
路、Ａは入力端子へ入力される入力信号、ＯＥは出力バ
ッファ回路の出力イネーブル信号入力端子へ入力される
出力イネーブル信号、ＯＵＴは出力バッファ回路１００
の出力端子から出力される出力信号、１０１はＨレベル
の出力信号を出力するための出力用トランジスタとして
のＰｃｈトランジスタ、１０２はＬレベルの出力信号を
出力するための出力用トランジスタとしてのＮｃｈトラ
ンジスタ、１０３はＮＡＮＤゲート、１０４はＮＯＲゲ
ート、１０５および１０６はそれぞれインバータであ
る。
【０００２】次に、動作について説明する。図１８は図
１７に示す従来の出力バッファ回路１００の動作を示す
説明図である。出力イネーブル信号入力端子に入力され
る出力イネーブル信号ＯＥがＨレベルの状態で、入力端
子にＨレベルの入力信号Ａが入力されると、Ｐｃｈトラ
ンジスタ１０１がＯＮして、出力端子からＨレベルの出
力信号ＯＵＴが出力される。同様に、出力イネーブル信
号入力端子に入力される出力イネーブル信号ＯＥがＨレ
ベルの時に、入力端子にＬレベルの入力信号Ａが入力さ
れると、Ｎｃｈトランジスタ１０２がＯＮして、出力端
子からＬレベルの出力信号ＯＵＴが出力される。
【０００３】この場合、出力端子に接続されている負荷
容量に変動があっても、出力バッファ回路１００内の出
力用トランジスタとしてのＰｃｈトランジスタ１０１お
よびＮｃｈトランジスタ１０２のそれぞれのドライブ能
力は一定であるため、出力端子から出力される出力信号
ＯＵＴの電位が、所定のＨレベル、あるいは所定のＬレ
ベルに到達するまでの時間が変動するという課題があっ
た。例えば、図１８に示すように、出力端子に接続され
ている負荷容量が大きくなった場合、出力バッファ回路
１００内のＰｃｈトランジスタ１０１のドライブ能力は
一定であるため、出力端子から出力される出力信号ＯＵ
Ｔの電位がＨレベルに到達するまでの時間が長くなると
いった課題があった。
【０００４】この課題を解決するため、出力バッファ回
路１００内の出力用トランジスタのドライブ能力を上げ
ると、負荷容量が小さい場合は、出力端子から出力され
る出力信号ＯＵＴの電位が急激に変化して所定レベルへ
到達するので、出力信号ＯＵＴのオーバーシュート、ま
た、アンダーシュートが抑制されないという課題が発生
していた。また、出力バッファ回路１００内の出力用ト
ランジスタのドライブ能力を下げると、負荷容量が大き
い場合は、出力端子から出力される出力信号ＯＵＴの電
位が所定レベルへ達するまでの時間が増大するといった
課題が発生していた。
【０００５】図１９は従来の他の構成を有する出力バッ
ファ回路を示す回路図であり、図において、１１０は出
力バッファ回路、Ｃは容量であり、Ｐｃｈトランジスタ
１０１およびＮｃｈトランジスタ１０２のそれぞれのゲ
ートを接続するノードと、出力端子との間に接続されて
いる。その他の構成要素は、図１７に示したものと同じ
なので、同一の参照符号を用いる。尚、図１９の下部に
示す回路は、上部に示した回路において、出力イネーブ
ル信号ＯＥがＨレベルである場合の等価回路である。
【０００６】図１９に示す出力バッファ回路１１０は、
図１７に示す出力バッファ回路１００で生じる課題を解
決する構成を備えている。即ち、容量Ｃは、出力端子の
電位を検出するために用いられる。例えば、出力端子か
ら出力される出力信号ＯＵＴの電位が変化すると、容量
Ｃを介して、Ｐｃｈトランジスタ１０１およびＮｃｈト
ランジスタ１０２のゲートに、この出力信号ＯＵＴの電
位がフィードバックされる。従って、出力端子につなが
れた負荷容量の大きさが変動すると、容量Ｃを介して出
力信号ＯＵＴの電位がＰｃｈトランジスタ１０１および
Ｎｃｈトランジスタ１０２へ伝達され、Ｐｃｈトランジ
スタ１０１およびＮｃｈトランジスタ１０２の動作が制
御され、従って、出力バッファ回路１１０のドライブ能
力が制御される。
【０００７】図２０は図１９に示す出力バッファ回路１
１０を組み込んだ入出力回路を示すブロック図であり、
図において、１１０は図１９に示した出力バッファ回
路、１１１は入力バッファ回路である、Ａは入力端子か
ら入力される入力信号、ＯＥは出力イネーブル信号、Ｙ
は出力端子から出力される出力信号、ＩＥは入出力回路
の入力出力イネーブル信号である。ＩＮＯＵＴは入出力
端子である。
【０００８】図２０に示す入出力回路において、出力バ
ッファ回路１１０が出力状態を示すＨレベルの出力イネ
ーブル信号ＯＥが入力されている以外の場合、即ち、Ｌ
レベルの出力イネーブル信号ＯＥが入力されている場合
でも、入出力端子ＩＮＯＵＴの電位が変化すると、容量
Ｃを介してＰｃｈトランジスタ１０１あるいはＮｃｈト
ランジスタ１０２がＯＮするので、誤動作を導くことに
なる。
【０００９】
【発明が解決しようとする課題】従来の出力バッファ回
路は以上のように構成されているので、図１７に示す従
来の構成では、出力バッファ回路１００内の出力用トラ
ンジスタのドライブ能力は一定であるため、出力端子に
接続されている負荷容量に変動があると、出力端子から
出力される出力信号ＯＵＴの電位が所定レベルへ到達す
るまでの時間が変動するといった課題があった。また、
図１９に示す従来の他の構成の出力バッファ回路１１０
が入出力回路に組み込まれた場合、出力状態でない場
合、例えば、図２０においてＬレベルの出力イネーブル
信号ＯＥが入力されている場合、入出力端子ＩＮＯＵＴ
の電位が変化すると、出力バッファ回路１１０内の容量
Ｃを介して出力用トランジスタであるＰｃｈトランジス
タ１０１あるいはＮｃｈトランジスタ１０２がＯＮする
ので、誤動作を導くという課題があった。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、出力端子につながれた負荷容量が
変化した場合であっても、出力端子から出力される出力
信号の電位が所定の電位に達するまでの時間を一定にす
ることのできる、即ち、出力バッファ回路の出力信号の
オーバーシュート、および、アンダーシュートの変動を
抑制することのできる出力バッファ回路を得ることを目
的とする。また、この発明は、入出力回路に組み込まれ
た場合でも誤動作しない出力バッファ回路を得ることを
目的とする。
【００１１】
【課題を解決するための手段】この発明に係る出力バッ
ファ回路は、入力端子から入力される入力信号のレベル
に応じて、出力端子から出力される出力信号へ電圧を供
給する出力用トランジスタと、前記出力信号の電位を検
出する容量と、前記容量と前記出力用トランジスタとの
間に接続され、前記容量を介して得られた前記出力信号
の電位をフィードバックして前記出力用トランジスタの
ゲートの電位を制御し、前記出力端子に接続された負荷
の容量の変動に係わらず、前記出力信号が所定レベルへ
一定の時間で到達するように、前記出力用トランジスタ
のドライブ能力を制御するトランジスタからなるフィー
ドバック制御手段と、前記出力信号を出力しない場合に
前記フィードバック手段の動作をＯＦＦするように制御
する制御トランジスタとを備えたものである。
【００１２】この発明に係る出力バッファ回路は、出力
用トランジスタが、Ｈレベルの出力信号が出力される場
合にＨレベルの電圧を供給するＰｃｈトランジスタ、お
よび、Ｌレベルの出力信号が出力される場合にＬレベル
の電圧を供給するＮｃｈトランジスタであることを特徴
とするものである。
【００１３】この発明に係る出力バッファ回路は、出力
用トランジスタが、Ｈレベルの出力信号が出力される場
合にＨレベルの電圧を供給するＮｃｈトランジスタ、お
よび、Ｌレベルの出力信号が出力される場合にＬレベル
の電圧を供給するＮｃｈトランジスタであることを特徴
とするものである。
【００１４】この発明に係る出力バッファ回路は、容量
が、Ｈレベルの出力信号が出力される場合に、前記出力
信号の電圧を検出する第１容量と、Ｌレベルの出力信号
が出力される場合に、前記出力信号の電圧を検出する第
２容量とを備えたことを特徴とするものである。
【００１５】この発明に係る出力バッファ回路は、第１
容量あるいは第２容量と並列に設けられ、前記第１容量
あるいは前記第２容量と異なる容量の第３容量と、前記
第１容量あるいは前記第２容量と前記第３容量とのいず
れかを選択する第１セレクタとをさらに備えていること
を特徴とするものである。
【００１６】この発明に係る出力バッファ回路は、Ｈレ
ベルあるいはＬレベルの出力信号を供給する出力用トラ
ンジスタに接続され、第１容量あるいは第２容量で検出
された出力信号の電位を前記出力用トランジスタへフィ
ードバックするため、前記出力用トランジスタのゲート
と接地電源との間に直列に接続された複数のトランジス
タと、前記複数のトランジスタのいずれかを選択して前
記トランジスタのサイズを可変する第２セレクタとを、
フィードバック制御手段はさらに備えていることを特徴
とするものである。
【００１７】この発明に係る出力バッファ回路は、入力
端子から入力された入力信号に基づいて起動し、所定レ
ベルのパルスを所定時間だけフィードバック制御手段へ
出力して、容量で検出された出力信号の電位を出力用ト
ランジスタのゲートへフィードバックする時間を制御す
るパルス発生手段をさらに備えたことを特徴とするもの
である。
【００１８】この発明に係る出力バッファ回路は、パル
ス発生手段が、Ｈレベルの出力信号が出力される場合
に、Ｈレベルのパルスを所定時間だけフィードバック制
御手段へ供給し、Ｈレベルの前記出力信号を供給するた
めの出力用トランジスタのドライブ能力を制御する第１
パルス発生回路と、Ｌレベルの出力信号が出力される場
合に、Ｌレベルのパルスを所定時間だけ前記フィードバ
ック制御手段へ供給し、Ｌレベルの前記出力信号を供給
するための出力用トランジスタのドライブ能力を制御す
る第２パルス発生回路とを備えていることを特徴とする
ものである。
【００１９】この発明に係る出力バッファ回路は、第１
パルス発生回路と並列に設けられ、前記第１パルス発生
回路がフィードバック制御手段へＨレベルのパルスを出
力する時間と異なる時間だけ、Ｈレベルのパルスを前記
フィードバック制御手段へ出力する第３パルス発生回路
と、第２パルス発生回路と並列に設けられ、前記第２パ
ルス発生回路がパルスを前記フィードバック制御手段へ
出力する時間と異なる時間だけ、Ｌレベルのパルスを前
記フィードバック制御手段へ出力する第４パルス発生回
路と、前記第１パルス発生回路と第３パルス発生回路と
のいずれかを選択する第３セレクタと、前記第２パルス
発生回路と第４パルス発生回路とのいずれかを選択する
第４セレクタとをさらに備えたことを特徴とするもので
ある。
【００２０】この発明に係る出力バッファ回路は、第１
容量に接続された第１プルダウン抵抗と、第２容量に接
続された第１プルアップ抵抗と、Ｌレベルの出力信号を
出力する場合に、Ｌレベルの出力信号を供給する出力用
トランジスタのゲートと接地電源との間に接続されたト
ランジスタのゲートと前記第２容量との間に接続された
第２プルダウン抵抗とをさらに備えたことを特徴とする
ものである。
【００２１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による出
力バッファ回路を示す回路図であり、図において、１は
Ｈレベルの出力信号ＯＵＴを出力させるための出力用Ｐ
ｃｈトランジスタ（出力用トランジスタ）、２はＰｃｈ
トランジスタ１をＯＦＦさせるためのＰｃｈトランジス
タ（フィードバック制御手段）、３はＰｃｈトランジス
タ１をＯＮさせるためのＮｃｈトランジスタ（フィード
バック制御手段）、８は出力信号ＯＵＴの電位の変化を
検出するためのＨレベル出力用の容量（第１容量）、
４，６，７はＨレベルの出力信号ＯＵＴを出力する場
合、容量８で検出した出力信号ＯＵＴの電位の変化を、
Ｐｃｈトランジスタ１ヘフィードバックするためのＮｃ
ｈトランジスタ（フィードバック制御手段）、５はＨレ
ベルの出力信号ＯＵＴを出力しない時に、Ｎｃｈトラン
ジスタ４をＯＮさせるように制御するためのＰｃｈトラ
ンジスタ（制御トランジスタ）である。そして、ＧＨ１
はＰｃｈトランジスタ１のゲートのノードの電位、ＦＨ
１はＮｃｈトランジスタ７のゲートの電位である。
【００２２】１２はＬレベルの出力信号ＯＵＴの出力用
Ｎｃｈトランジスタ（出力用トランジスタ）、１３はＮ
ｃｈトランジスタ１２をＯＦＦさせるためのＮｃｈトラ
ンジスタ（フィードバック手段）、１４はＮｃｈトラン
ジスタ１２をＯＮさせるためのＰｃｈトランジスタ（フ
ィードバック手段）、１９は出力信号ＯＵＴの電位の変
化を検出するためのＬレベル出力用の容量（第２容
量）、１５，１７，１８はＬレベルの出力信号ＯＵＴを
出力する場合、容量１９で検出した出力信号ＯＵＴの電
位の変化を、Ｎｃｈトランジスタ１２ヘフィードバック
するためのＰｃｈトランジスタ（フィードバック手
段）、１６はＬレベルの出力信号ＯＵＴを出力しない時
に、Ｐｃｈトランジスタ１５をＯＮさせるように制御す
るためのＮｃｈトランジスタ（制御トランジスタ）であ
る。そして、ＧＬ１はＮｃｈトランジスタ１２のゲート
のノードの電位、ＦＬ１はＰｃｈトランジスタ１８のゲ
ートの電位である。１０，１１，２１はインバータ、９
はＮＯＲゲート、２０はＮＡＮＤゲートである。
【００２３】次に、動作について説明する。図２は図１
に示した実施の形態１の出力バッファ回路の動作を示す
説明図である。出力端子からＨレベルの出力信号ＯＵＴ
を出力する場合、出力バッファ回路の出力イネーブル信
号入力端子にＨレベルの出力イネーブル信号ＯＥを供給
する。この状態で、入力端子へＨレベルの入力信号Ａが
供給されると、即ち、入力信号Ａの電位がＬレベルから
Ｈレベルに変化すると、ノードＧＨ１の電位が下がり、
Ｐｃｈトランジスタ１がＯＮする。これにより、Ｐｃｈ
トランジスタ１を介して電源の電圧ＶＤＤが出力端子へ
供給され、出力信号ＯＵＴの電位が上昇する。
【００２４】出力端子に接続された負荷容量が小さい場
合、出力信号ＯＵＴの電位が急激に上昇し、この上昇に
伴って、ノードＦＨ１の電位も上昇する。これによりＮ
ｃｈトランジスタ７がＯＮし、一方、Ｐｃｈトランジス
タ５はＯＦＦし、Ｎｃｈトランジスタ６はＯＮしている
ので、Ｎｃｈトランジスタ４がＯＦＦする。従って、ノ
ードＧＨ１の電位はＬレベルになり難くなる。これは、
Ｐｃｈトランジスタ１のドライブ能力を抑制するように
制御することになる。従って、出力端子から出力される
出力信号ＯＵＴは、Ｈレベルへ緩やかに上昇する。
【００２５】一方、出力端子に接続された負荷容量が大
きい場合、出力信号ＯＵＴの電位は緩やかに上昇するの
で、ノードＦＨ１の電位はほとんど上昇しない。Ｐｃｈ
トランジスタ５はＯＦＦし、Ｎｃｈトランジスタ６はＯ
Ｎしているが、Ｎｃｈトランジスタ７はＯＮしないの
で、Ｎｃｈトランジスタ４がＯＮしたままである。従っ
て、ノードＧＨ１の電位はＬレベルを維持するので、Ｐ
ｃｈトランジスタ１のドライブ能力を抑制する制御が働
かない。よって、Ｐｃｈトランジスタ１を介して出力端
子へ電源の電圧ＶＤＤが供給され続け、出力信号ＯＵＴ
の電圧はＨレベルへ向けて上昇する。
【００２６】従って、出力端子からＨレベルの出力信号
ＯＵＴを出力する場合、出力端子に接続された負荷容量
の大きさが変動した場合でも、出力信号ＯＵＴの電位の
変動分を検出し、出力バッファトランジスタとしてのＰ
ｃｈトランジスタ１のドライブ能力を制御する。よっ
て、図２に示すように、出力信号ＯＵＴの立ち上がり時
間は、負荷容量の大小に関係なく一定である。また、出
力バッファ回路の出力信号ＯＵＴが急峻に変化しないの
でオーバーシュートおよび変動を抑制することができ
る。
【００２７】図３〜５は、図１に示した出力バッファ回
路の動作を示す説明図である。特に、図３は図１に示す
出力バッファ回路の入力端子へ入力される入力信号Ａ
が、タイミングＴ１で、ＬレベルからＨレベルへ変化し
た場合を示す説明図である。図４は出力端子に接続され
た負荷容量が小さい場合の動作を示す説明図であり、実
線は実施の形態１の出力バッファ回路の動作を示し、点
線は従来の出力バッファ回路の動作を示す。図５は出力
端子に接続された負荷容量が大きい場合の動作を示す説
明図であり、実線は実施の形態１の出力バッファ回路の
動作を示し、点線は従来の出力バッファ回路の動作を示
す。
【００２８】出力端子に接続された負荷容量が小さい場
合、図４に示されるように、実施の形態１の出力バッフ
ァ回路から出力される出力信号ＯＵＴの変化は、従来の
出力バッファ回路と比較して、緩やかに上昇している。
一方、出力端子に接続された負荷容量が大きい場合、図
５に示されるように、実施の形態１の出力バッファ回路
から出力される出力信号ＯＵＴの変化は、従来の出力バ
ッファ回路とほぼ同時刻でＨレベルへ達している。つま
り、出力端子に接続された負荷容量が大きい場合、出力
信号ＯＵＴの電位のフィードバックを行わない状態とな
るので、Ｈレベルへの立ち上がり時間は、従来例と同じ
時間となる。
【００２９】従って、図４と図５を比較すると、実施の
形態１の出力バッファ回路は、出力端子に接続された負
荷容量の大小に関係なく、図３に示した入力信号ＡがＬ
レベルからＨレベルに変化してから、同一時間の経過後
にＨレベルに達していることがわかる。即ち、出力イネ
ーブル信号ＯＥがＨレベルの状態で、入力端子へ入力信
号Ａが入力され、出力端子から出力信号ＯＵＴが出力さ
れるまでの時間は、負荷容量の大小に関係なく一定とす
ることができる。
【００３０】図６は図１に示した出力バッファ回路の動
作を示す説明図である。出力端子からＬレベルの出力信
号ＯＵＴを出力する場合も、上記の出力信号ＯＵＴを出
力する場合と同様に、出力バッファ回路の出力イネーブ
ル信号入力端子にＨレベルの出力イネーブル信号ＯＥを
供給する。この状態で、入力端子へＬレベルの入力信号
Ａが供給されると、即ち、入力信号Ａの電位がＨレベル
からＬレベルに変化すると、ノードＧＬ１の電位が上が
り、Ｎｃｈトランジスタ１２がＯＮする。これにより、
出力信号ＯＵＴの電位が下降する。
【００３１】出力端子に接続された装置（図示せず）の
負荷容量が小さい場合、出力信号ＯＵＴの電位が急激に
下降し、この下降に伴って、ノードＦＬ１の電位も下降
する。これによりＰｃｈトランジスタ１８がＯＮし、ま
た、Ｎｃｈトランジスタ１６はＯＦＦし、Ｐｃｈトラン
ジスタ１７はＯＮしているので、Ｐｃｈトランジスタ１
５がＯＦＦする。従って、ノードＧＬ１の電位はＨレベ
ルになり難くなる。従って、出力端子から出力される出
力信号ＯＵＴの電位が緩やかに下降する。これは、Ｎｃ
ｈトランジスタ１２のドライブ能力を抑制するように制
御することになる。
【００３２】出力端子に接続された負荷容量が大きい場
合、出力信号ＯＵＴの電位は緩やかに下降する。この緩
やかな電位の下降に伴って、ノードＦＬ１の電位はほと
んど下降しないので、Ｐｃｈトランジスタ１８はＯＮし
ない。また、Ｎｃｈトランジスタ１６はＯＦＦし、Ｐｃ
ｈトランジスタ１７はＯＮしているので、また、Ｎｃｈ
トランジスタ１３はＯＦＦ、Ｐｃｈトランジスタ１４は
ＯＮであり、Ｐｃｈトランジスタ１５はＯＮし続け、ノ
ードＧＬ１はＨレベルを維持し、Ｎｃｈトランジスタ１
２はＯＮし続けるので、Ｎｃｈトランジスタ１２のドラ
イブ能力を抑制する制御が働かない。
【００３３】このように、出力端子からＬレベルの出力
信号ＯＵＴを出力する場合、出力端子に接続された負荷
容量の大きさが変動した場合でも、出力信号ＯＵＴの電
位の変化を検出し、出力バッファトランジスタとしての
Ｎｃｈトランジスタ１２のドライブ能力を可変するよう
に制御する。従って、Ｌレベルの出力信号ＯＵＴを出力
する場合も、図６に示すように、出力信号ＯＵＴがＬレ
ベルへ到達するまでの時間は、負荷容量の大小に関係な
く一定となる。また、出力バッファ回路の出力信号ＯＵ
Ｔが急峻に変化しないのでアンダーシュートの変動を抑
制することができる。
【００３４】以上説明したように、実施の形態１によれ
ば、出力バッファ回路から出力される出力信号の電位を
検出するための容量、および、容量で検出された出力信
号の電位を出力用トランジスタへフィードバックするよ
うにトランジスタを構成したので、出力用トランジスタ
のドライブ能力を負荷容量の大きさに応じて制御するこ
とができ、出力端子に接続された負荷容量が変動した場
合であっても、出力信号ＯＵＴが所定レベルに達するま
での時間を一定に保つことができる。また、出力端子か
ら出力信号ＯＵＴが出力されない場合では、出力信号の
電位を出力用トランジスタへフィードバックする動作を
ＯＦＦするように構成したので、入出力回路へ組み込ま
れた場合でも誤動作を引き起こすことはなくなる。
【００３５】実施の形態２．図７はこの発明の実施の形
態２による出力バッファ回路を示す回路図であり、図に
おいて、２２，２５，３９は、出力端子からＨレベルの
出力信号ＯＵＴを出力する時に、容量８で検出した出力
信号ＯＵＴの電位の変化を、Ｐｃｈトランジスタ１へフ
ィードバックするための、それぞれ、Ｐｃｈトランジス
タ、Ｎｃｈトランジスタ、Ｎｃｈトランジスタである
（フィードバック手段）。２３はＨレベルの出力信号Ｏ
ＵＴを出力しない時に、Ｐｃｈトランジスタ２２をＯＦ
Ｆするように制御するためのＰｃｈトランジスタ（制御
トランジスタ）である。ＦＨ２は、Ｎｃｈトランジスタ
３９のゲートの電位である。
【００３６】２６，２９，３０は、容量１９で検出した
出力信号ＯＵＴの電位の変化を、Ｎｃｈトランジスタ１
２ヘフィードバックするための、それぞれ、Ｎｃｈトラ
ンジスタ、Ｐｃｈトランジスタ、Ｐｃｈトランジスタで
ある（フィードバック手段）。２７はＬレベルの出力信
号ＯＵＴを出力しない時に、Ｎｃｈトランジスタ２６を
ＯＦＦするように制御するためのＮｃｈトランジスタ
（制御トランジスタ）である。ＦＬ２はＰｃｈトランジ
スタ３０のゲートの電位である。２４，２８はインバー
タである。尚、その他の構成要素は、図１に示した実施
の形態１の出力バッファ回路の構成要素と同じなので、
同一の参照符号を使用する。
【００３７】次に、動作について説明する。図８は図７
に示した出力バッファ回路の動作を示す説明図である。
出力端子からＨレベルの出力信号ＯＵＴを出力する場
合、出力バッファ回路の出力イネーブル信号入力端子に
Ｈレベルの出力イネーブル信号ＯＥを供給する。この状
態で、入力端子へＨレベルの入力信号Ａが供給される
と、即ち、入力信号Ａの電位がＬレベルからＨレベルに
変化すると、ノードＧＨ１の電位が下がり、Ｐｃｈトラ
ンジスタ１がＯＮする。これにより、電源から出力端子
へ電圧ＶＤＤが供給され、出力信号ＯＵＴの電位が上昇
する。
【００３８】出力端子に接続された負荷容量が小さい場
合、出力信号ＯＵＴの電位が急激に上昇するので、ノー
ドＦＨ２の電位も上昇し、Ｎｃｈトランジスタ３９がＯ
Ｎする。また、Ｐｃｈトランジスタ２２もＯＮするの
で、ノードＧＨ１の電位は、Ｌレベルになり難く、出力
信号ＯＵＴの変化は緩やかにＨレベルへ変化する。
【００３９】一方、出力端子に接続された負荷容量が大
きい場合、出力信号ＯＵＴの電位は徐々に上昇するの
で、ノードＦＨ２の電位はＨレベルにならず、従ってＮ
ｃｈトランジスタ３９はＯＦＦしたままである。また、
Ｐｃｈトランジスタ２２もＯＮしないので、ノードＧＨ
１の電位はＬレベルになり、Ｐｃｈトランジスタ１がＯ
Ｎして、電源から電圧ＶＤＤが出力端子へ供給される。
【００４０】このように、出力端子に接続された負荷容
量が大きい場合は、出力信号ＯＵＴが緩やかにＨレベル
へ変化するため、ノードＦＨ２の電位はほとんど上昇せ
ず、Ｎｃｈトランジスタ３９およびＰｃｈトランジスタ
２２がＯＮしないので、ノードＧＨ１はＬレベルを維持
する。つまり、出力信号ＯＵＴの電位の変化が遅いほ
ど、Ｐｃｈトランジスタ１のゲートの電位ＧＨ１はＬレ
ベルを維持し、従って、Ｐｃｈトランジスタ１のドライ
ブ能力を抑制する制御が働かない。
【００４１】従って、図７に示す実施の形態２の出力バ
ッファ回路であっても、図８に示すように、出力端子に
接続された負荷容量の大小に関係なく、Ｈレベルの出力
イネーブル信号ＯＥの状態で、入力信号ＡがＬレベルか
らＨレベルに変化してから、同一時間の経過後にＨレベ
ルに到達していることがわかる。即ち、出力イネーブル
信号ＯＥがＨレベルの状態で、入力端子へ入力信号Ａが
入力され、出力端子から出力信号ＯＵＴが出力されるま
での時間は、負荷容量の大小に関係なく一定にすること
ができる。
【００４２】尚、Ｌレベルの出力信号ＯＵＴを出力する
ための出力バッファ回路内のトランジスタの構成は、上
記したＨレベルの出力信号ＯＵＴを出力するためのトラ
ンジスタの構成において、ＮｃｈトランジスタとＰｃｈ
トランジスタとを互いに交換した構成である。従って、
Ｌレベルの出力信号ＯＵＴを出力する場合の動作は、上
記したＨレベルの出力信号ＯＵＴを出力する場合の動作
と、基本的に同じ動作を行うため、ここでは説明を省略
する。
【００４３】以上説明したように、実施の形態２によれ
ば、出力バッファ回路から出力される出力信号の電位を
検出するための容量、および、容量で検出された出力信
号の電位を出力用トランジスタへフィードバックするよ
うにトランジスタを構成したので、出力用トランジスタ
のドライブ能力を負荷容量の大きさに応じて制御するこ
とができ、出力端子に接続された負荷容量が変動した場
合であっても、出力信号ＯＵＴが所定レベルに達するま
での時間を一定に保つことができる。また、出力端子か
ら出力信号ＯＵＴが出力されない場合では、出力信号の
電位を出力用トランジスタへフィードバックする動作を
ＯＦＦするように構成したので、入出力回路へ組み込ま
れた場合でも誤動作を引き起こすことはなくなる。
【００４４】実施の形態３．図９はこの発明の実施の形
態３による出力バッファ回路を示す回路図であり、図に
おいて、３１はＨレベルの出力信号ＯＵＴの出力用Ｎｃ
ｈトランジスタ（出力用トランジスタ）、３４はＮｃｈ
トランジスタ３１をＯＦＦさせるためのＮｃｈトランジ
スタ、３３はＮｃｈトランジスタ３１をＯＮさせるため
のＰｃｈトランジスタ、３２はＨレベルの出力信号ＯＵ
Ｔを出力する場合、容量８で検出した出力信号ＯＵＴの
電位の変化を、Ｎｃｈトランジスタ３１ヘフィードバッ
クするためのＰｃｈトランジスタ（フィードバック手
段）、３５はＨレベルの出力信号ＯＵＴを出力しない時
に、Ｐｃｈトランジスタ３２を予めＯＮするように制御
するＰｃｈトランジスタ（制御トランジスタ）である。
そして、ＧＨ２はＮｃｈトランジスタ３１のゲートの電
位、ＦＨ３はＰｃｈトランジスタ３２のゲートの電位で
ある。３６はインバータである。尚、その他の構成要素
は、図１に示した実施の形態１の出力バッファ回路のも
のと同じなので、同一の参照符号を使用する。
【００４５】次に、動作について説明する。図１０は図
９に示した実施の形態３の出力バッファ回路の動作を示
す説明図である。出力端子からＨレベルの出力信号ＯＵ
Ｔを出力する場合、出力バッファ回路の出力イネーブル
信号入力端子にＨレベルの出力イネーブル信号ＯＥを供
給する。この状態で、入力端子へＨレベルの入力信号Ａ
が供給されると、即ち、入力信号Ａの電位がＬレベルか
らＨレベルに変化すると、ノードＧＨ２の電位が上が
り、Ｎｃｈトランジスタ３１がＯＮする。これにより、
出力信号ＯＵＴの電位が上昇する。
【００４６】出力端子に接続された負荷容量が小さい場
合、出力信号ＯＵＴの電位が急激に上昇し、ノードＦＨ
３の電位も上昇する。これによりＰｃｈトランジスタ３
２がＯＦＦするので、ノードＧＨ２の電位がＨレベルに
ならず、これは、Ｎｃｈトランジスタ３１のドライブ能
力を抑制するように制御することになる。従って、出力
端子から出力される出力信号ＯＵＴは、Ｈレベルへ緩や
かに上昇する。
【００４７】一方、出力端子に接続された負荷容量が大
きい場合、出力信号ＯＵＴの電位は緩やかに上昇するの
で、ノードＦＨ３の電位はほとんど上昇しない。従っ
て、Ｐｃｈトランジスタ３２はＯＮ状態を維持し、Ｐｃ
ｈトランジスタ３３はＯＮしているので、ノードＧＨ２
電位はＨレベルを維持する。これは、Ｎｃｈトランジス
タ３１のドライブ能力を抑制する制御が働かない。よっ
て、Ｎｃｈトランジスタ３１を介して出力端子へ電源の
電圧ＶＤＤが供給され続け、出力信号ＯＵＴの電圧はＨ
レベルへ向けて上昇する。
【００４８】従って、出力端子からＨレベルの出力信号
ＯＵＴを出力する場合、出力端子に接続された負荷容量
の大きさが変動した場合でも、出力信号ＯＵＴの電位の
変動分を検出し、出力バッファトランジスタとしてのＮ
ｃｈトランジスタ３１のドライブ能力を制御する。従っ
て、図１０に示すように、出力信号ＯＵＴの立ち上がり
時間は、負荷容量の大小に関係なく一定し、出力バッフ
ァ回路の出力信号ＯＵＴのオーバーシュート、および、
アンダーシュートの変動を抑制することができる。尚、
出力端子からＬレベルの出力信号ＯＵＴを出力する場合
は、図１に示した実施の形態１の出力バッファ回路の場
合と同じなので、ここでは説明を省略する。
【００４９】以上説明したように、実施の形態３によれ
ば、出力バッファ回路から出力される出力信号の電位を
検出するための容量、および、容量で検出された出力信
号の電位を出力用トランジスタへフィードバックするよ
うにトランジスタを構成したので、出力用トランジスタ
のドライブ能力を負荷容量の大きさに応じて制御するこ
とができ、出力端子に接続された負荷容量が変動した場
合であっても、出力信号ＯＵＴが所定レベルに達するま
での時間を一定に保つことができる。また、出力端子か
ら出力信号ＯＵＴが出力されない場合では、出力信号の
電位を出力用トランジスタへフィードバックする動作を
ＯＦＦするように構成したので、入出力回路へ組み込ま
れた場合でも誤動作を引き起こすことはなくなる。
【００５０】実施の形態４．図１１はこの発明の実施の
形態４による出力バッファ回路を示す回路図であり、図
において、３７はＨレベルの出力信号ＯＵＴを出力する
場合、容量８で検出した出力信号ＯＵＴの電位の変化
を、Ｎｃｈトランジスタ３１ヘフィードバックするため
のＮｃｈトランジスタ（フィードバック手段）、３８は
Ｈレベルの出力信号ＯＵＴを出力しない時に、Ｎｃｈト
ランジスタ３７をＯＦＦするように制御するＮｃｈトラ
ンジスタ（制御トランジスタ）である。ＦＨ４はＮｃｈ
トランジスタ３７のゲートの電位である。尚、その他の
構成要素は、図７および図９に示した実施の形態２，３
の出力バッファ回路のものと同じなので、同一の参照符
号を使用する。
【００５１】次に、動作について説明する。図１２は図
１１に示した実施の形態４の出力バッファ回路の動作を
示す説明図である。出力端子からＨレベルの出力信号Ｏ
ＵＴを出力する場合、出力バッファ回路の出力イネーブ
ル信号入力端子にＨレベルの出力イネーブル信号ＯＥを
供給する。この状態で、入力端子へＨレベルの入力信号
Ａが供給されると、即ち、入力信号Ａの電位がＬレベル
からＨレベルに変化すると、ノードＧＨ２の電位が上が
り、Ｎｃｈトランジスタ３１がＯＮする。これにより、
出力信号ＯＵＴの電位が上昇する。
【００５２】出力端子に接続された負荷容量が小さい場
合、出力信号ＯＵＴの電位が急激に上昇して、ノードＦ
Ｈ４の電位も上昇する。これによりＮｃｈトランジスタ
３７がＯＮするため、ノードＧＨ２の電位がＨレベルに
なり難くなる。従って、出力信号ＯＵＴの電位は緩やか
にＨレベルへ達する。
【００５３】一方、出力端子に接続された負荷容量が大
きい場合は、出力信号ＯＵＴの電位は、緩やかにＨレベ
ルへ変化するため、ノードＦＨ４の電位はほとんど上昇
せず、Ｎｃｈトランジスタ３７はＯＮしない。従って、
ノードＧＨ２の電位はＨレベルを維持する。つまり、出
力端子から出力される出力信号ＯＵＴの電位の変化が遅
いほど、Ｎｃｈトランジスタ３１のゲートに接続された
ノードＧＨ２の電位はＨレベルを維持し、Ｎｃｈトラン
ジスタ３１のドライブ能力を抑制する制御が働かない。
【００５４】従って、出力端子からＨレベルの出力信号
ＯＵＴを出力する場合において、出力端子に接続された
負荷容量の大きさが変動した場合でも、出力信号ＯＵＴ
の電位の変化を検出し、出力バッファトランジスタとし
てのＮｃｈトランジスタ３１のドライブ能力を制御す
る。従って、図１２に示すように、出力信号ＯＵＴの立
ち上がり時間は負荷容量の大小に関係なく一定である。
また、出力バッファ回路の出力信号ＯＵＴの変化が急峻
に変化しないのでオーバーシュートを抑制することがで
きる。尚、出力端子からＬレベルの出力信号ＯＵＴを出
力する場合は、図７に示した実施の形態２の出力バッフ
ァ回路の場合と同じなので、説明を省略する。
【００５５】以上説明したように、実施の形態４によれ
ば、出力バッファ回路から出力される出力信号の電位を
検出するための容量、および、容量で検出された出力信
号の電位を出力用トランジスタへフィードバックするよ
うにトランジスタを構成したので、出力用トランジスタ
のドライブ能力を負荷容量の大きさに応じて制御するこ
とができ、出力端子に接続された負荷容量が変動した場
合であっても、出力信号ＯＵＴが所定レベルに達するま
での時間を一定に保つことができる。また、出力端子か
ら出力信号ＯＵＴが出力されない場合では、出力信号の
電位を出力用トランジスタへフィードバックする動作を
ＯＦＦするように構成したので、入出力回路へ組み込ま
れた場合でも誤動作を引き起こすことはなくなる。
【００５６】実施の形態５．図１３はこの発明の実施の
形態５による出力バッファ回路を示す回路図であり、図
において、４０および４１は、Ｎｃｈトランジスタ３１
のゲートと接地電位との間に直列に接続されたＮｃｈト
ランジスタ（フィードバック手段）、４２はＮＯＲゲー
ト９から出力されたＨレベルの信号を入力すると、所定
時間Ｈレベルのパルスを出力する第１パルス発生回路
（パルス発生手段）であり、Ｎｃｈトランジスタ４０の
ゲートとＮＯＲゲート９との間に接続されている。４３
はＮＡＮＤゲート２０から出力されたＬレベルの信号を
入力すると、所定時間だけＬレベルのパルスを出力する
第２パルス発生回路（パルス発生手段）であり、Ｐｃｈ
トランジスタ２９のゲートとＮＡＮＤゲート２０との間
に接続されている。尚、その他の構成要素は、図１１に
示した実施の形態４の出力バッファ回路のものと同じな
ので、同一の参照符号を用いる。
【００５７】次に、動作について説明する。出力端子か
らＨレベルの出力信号ＯＵＴを出力する場合、出力バッ
ファ回路の出力イネーブル信号入力端子にＨレベルの出
力イネーブル信号ＯＥを供給する。この状態で、入力端
子へＨレベルの入力信号Ａが供給されると、即ち、入力
信号Ａの電位がＬレベルからＨレベルに変化すると、ノ
ードＧＨ２の電位が上がり、Ｎｃｈトランジスタ３１が
ＯＮする。これにより、電源から電圧ＶＤＤが出力端子
へ供給され、出力信号ＯＵＴの電位が上昇する。
【００５８】第１パルス発生回路４２は、ＮＯＲゲート
９からＨレベルの信号を入力すると、所定時間、例え
ば、数ｎｓｅｃの間だけＨレベルのパルスをＮｃｈトラ
ンジスタ４０へ出力する。従って、出力端子に接続され
た負荷容量が小さい場合では、ノードＦＨ４の電位が急
激にＨレベルとなるので、Ｎｃｈトランジスタ４１はＯ
Ｎし、さらに、第１パルス発生回路４２から、例えば、
数ｎｓｅｃの間だけＨレベルのパルスが出力されるとＮ
ｃｈトランジスタ４０がＯＮし、ノードＧＨ２の電位は
下がるのでＮｃｈトランジスタ３１はＯＦＦする。
【００５９】従って、負荷容量が小さい場合において、
出力端子から出力される出力信号ＯＵＴの電位をフィー
ドバックし、Ｎｃｈトランジスタ３１の動作を制御し、
Ｈレベルへの立ち上がり時間を制御することができる。
その後、出力バッファ回路が出力定常状態に達すると、
第１パルス発生回路４２からは、Ｈレベルのパルスは出
力されないので、Ｎｃｈトランジスタ４０はＯＦＦする
が、出力用トランジスタであるＮｃｈトランジスタ３１
はＯＦＦせずに、電圧ＶＤＤを出力信号ＯＵＴへ安定し
て供給する。このように、第１パルス発生回路４２は、
出力信号ＯＵＴの電位をＮｃｈトランジスタ３１へフィ
ードバックする期間を限定することができる。従って、
出力バッファ回路は、出力信号ＯＵＴの電位のフィード
バックにより、出力用トランジスタであるＮｃｈトラン
ジスタ３１のドライブ能力を制御する機能に加え、出力
定常状態になった後も安定してＨレベルの出力信号ＯＵ
Ｔを出力することが可能となる。
【００６０】次に、第２パルス発生回路４３は、ＮＡＮ
Ｄゲート２０からＬレベルの信号を入力すると、所定時
間、例えば、数ｎｓｅｃの間だけＬレベルのパルスをＰ
ｃｈトランジスタ２９へ出力する。従って、出力端子に
接続された負荷容量が小さい場合は、ノードＦＬ２の電
位が急激にＬレベルへ下がるので、Ｐｃｈトランジスタ
３０はＯＮし、さらに、第２パルス発生回路４３から、
例えば、数ｎｓｅｃの間だけＬレベルのパルスが出力さ
れるとＮｃｈトランジスタ２９がＯＮするので、Ｎｃｈ
トランジスタ２６はＯＮしてノードＧＬ１の電位は下が
り、Ｎｃｈトランジスタ１２はＯＦＦする。
【００６１】従って、負荷容量が小さい場合において、
出力端子から出力される出力信号ＯＵＴの電位をフィー
ドバックし、Ｎｃｈトランジスタ１２の動作を制御し、
Ｌレベルへの立ち下がり時間を制御することができる。
その後、出力バッファ回路が出力定常状態に達すると、
第２パルス発生回路４３からは、Ｌレベルのパルスは出
力されないので、Ｐｃｈトランジスタ２９はＯＦＦし、
Ｎｃｈトランジスタ２６もＯＦＦするが、出力用トラン
ジスタであるＮｃｈトランジスタ１２はＯＦＦしないの
で、出力端子からＬレベルの出力信号ＯＵＴを安定して
供給することができる。このように、第２パルス発生回
路４３は、出力信号ＯＵＴの電位をＮｃｈトランジスタ
１２へフィードバックする期間を限定することができ
る。従って、出力バッファ回路は、出力信号ＯＵＴの電
位のフィードバックにより、出力用トランジスタである
Ｎｃｈトランジスタ１２のドライブ能力を制御する機能
に加え、出力定常状態になった後も安定してＬレベルの
出力信号ＯＵＴを出力することが可能となる。
【００６２】以上説明したように、実施の形態５によれ
ば、所定電位のパルスを所定時間だけ出力するパルス発
生回路を、出力信号ＯＵＴの電位を出力用トランジスタ
へフィードバックする途中に設けるように構成したの
で、出力信号ＯＵＴの電位を出力用トランジスタへフィ
ードバックする期間を可変することができる。即ち、実
施の形態５の出力バッファ回路は、出力信号ＯＵＴの電
位のフィードバックにより、出力用トランジスタのドラ
イブ能力を制御する機能に加え、出力定常状態になった
後も安定して所定レベルの出力信号ＯＵＴを出力するこ
とができる。
【００６３】実施の形態６．図１４はこの発明の実施の
形態６による出力バッファ回路を示す回路図であり、図
において、４２−１は第１パルス発生回路（パルス発生
手段）、４２−２は第３パルス発生回路（パルス発生手
段）であり、第１パルス発生回路４２−１と異なる期間
だけＨレベルのパルスを出力する。４３−１は第２パル
ス発生回路（パルス発生手段）、４３−２は第４パルス
発生回路（パルス発生手段）であり、第２パルス発生回
路４３−１と異なる期間だけＬレベルのパルスを出力す
る。４５−１は、制御手段（図示せず）からの制御に基
づいて、第１パルス発生回路４２−１および第３パルス
発生回路４２−２のいずれかを選択するセレクタ（第３
セレクタ）である。４５−２は、制御手段（図示せず）
からの制御に基づいて、第２パルス発生回路４３−１お
よび第４パルス発生回路４３−２のいずれかを選択する
セレクタ（第４セレクタ）である。尚、その他の構成要
素は、図１３に示す実施の形態５の出力バッファ回路の
ものと同じなので、同一の参照符号を用いる。
【００６４】次に、動作について説明する。制御手段
（図示せず）からの制御に基づいて、Ｈレベルのパルス
をＮｃｈトランジスタ４０へ出力する期間がそれぞれ異
なる第１パルス発生回路４２−１および第３パルス発生
回路４２−２のいずれかを、セレクタ４５−１は選択す
る。同様に、制御手段（図示せず）からの制御に基づい
て、ＬレベルのパルスをＰｃｈトランジスタ２９へ出力
する期間がそれぞれ異なる第２パルス発生回路４３−１
および第４パルス発生回路４３−２のいずれかを、セレ
クタ４５−２は選択する。これにより、出力信号ＯＵＴ
の電位をＮｃｈトランジスタ３１や、Ｎｃｈトランジス
タ１２へフィードバックする期間を可変することがで
き、出力信号ＯＵＴの特性を変えることができる。
【００６５】尚、第１パルス発生回路４２−１および第
３パルス発生回路４２−２のそれぞれの動作は、実施の
形態５に示した第１パルス発生回路４２の動作と同じで
あり、また、第２パルス発生回路４３−１および第４パ
ルス発生回路４３−２のそれぞれの動作は、実施の形態
５に示した第２パルス発生回路４３の動作と同じなの
で、説明を省略する。尚、この実施の形態６の構成は、
図１，７，９，１１に示した実施の形態１，２，３，４
の出力バッファ回路にも適用することができる。
【００６６】以上説明したように、実施の形態６によれ
ば、それぞれが所定レベルのパルスを出力する時間の異
なる複数のパルス発生回路をセレクタで選択できるよう
に構成したので、出力信号ＯＵＴの電位を出力用トラン
ジスタへフィードバックする期間を可変することがで
き、出力信号ＯＵＴの特性を用途に応じて変えることが
できる。
【００６７】実施の形態７．図１５はこの発明の実施の
形態７による出力バッファ回路を示す回路図であり、図
において、５０はＨレベル出力側に設けられたセレクタ
（第１セレクタ）、４６，４７は出力信号ＯＵＴを出力
する出力端子に対して、並列に接続された容量（それぞ
れ、第１容量、第３容量）であり、それぞれ異なる容量
を持ち、Ｈレベル出力側に設けられている。この容量４
６，４７は、制御手段（図示せず）からの制御信号に基
づいて動作するセレクタ５０により、いずれかが選択さ
れる。
【００６８】尚、図１５に示す構成では、Ｈレベル出力
側にセレクタ５０、並列に接続された容量４６および４
７を設けたが、この発明はこの構成に限定されるもので
はなく、例えば、Ｌレベル出力側の容量１９の代わり
に、セレクタ５０、並列に接続された容量４６，４７を
設けた構成でも良い。この場合も同様に、制御手段（図
示せず）からの制御信号に基づいて動作するセレクタ５
０により、容量４６，４７のいずれかが選択される。
【００６９】また、４８，４９はＬレベル出力側に設け
られたＮｃｈトランジスタ（第１トランジスタ）であ
り、Ｎｃｈトランジスタ１２のゲートと接地電源との間
に直列に接続されている。このＮｃｈトランジスタ４
８，４９のそれぞれは、図１１に示したＮｃｈトランジ
スタ２６と同様の機能を有する。５１はセレクタ（第２
セレクタ）であり、制御手段（図示せず）からの制御信
号に基づいて、Ｎｃｈトランジスタ４８のＯＮ／ＯＦＦ
動作を制御する。
【００７０】尚、図１５に示す構成では、Ｌレベル出力
側にセレクタ５１、Ｎｃｈトランジスタ４８，４９を設
けたが、この発明はこの構成に限定されるものではな
く、例えば、Ｈレベル出力側のＮｃｈトランジスタ３７
の代わりに、セレクタ５１、Ｎｃｈトランジスタ４８，
４９を設けた構成でも良い。この場合も同様に、制御手
段（図示せず）からの制御信号に基づいて、セレクタ５
１が、Ｎｃｈトランジスタ４８のＯＮ／ＯＦＦ動作を制
御する。尚、その他の構成要素は、図１１に示す実施の
形態４の出力バッファ回路のものと同じなので、同一の
参照符号を用いる。
【００７１】次に、動作について説明する。出力端子か
らＨレベルの出力信号ＯＵＴを出力する場合は、図１１
に示した出力バッファ回路内の容量８の代わりに設けら
れ並列に配置された容量４６，４７のいずれかを、制御
手段（図示せず）からの制御信号に従って、セレクタ５
０が選択する。また、出力端子からＬレベルの出力信号
ＯＵＴを出力する場合は、セレクタ５１が、Ｎｃｈトラ
ンジスタ４８をＯＮ／ＯＦＦ制御し、トランジスタサイ
ズを変化させる。
【００７２】上記したように、出力信号ＯＵＴの電位を
検出する容量の大きさや、出力用トランジスタを動作さ
せるトランジスタのサイズを可変する構成をとれば、単
位時間当たりの、出力信号ＯＵＴの電位のフィードバッ
ク量が可変となり、出力バッファ回路の出力特性を可変
することができる。尚、この実施の形態７の構成は、図
１，７，９，１１，１３，１４に示した実施の形態１〜
６の出力バッファ回路にも適用することができる。さら
に、図１３および図１５に示す実施の形態５と実施の形
態７との構成を組み合わせることも可能であり、あるい
は、図１４および図１５に示す実施の形態６と実施の形
態７との構成を組み合わせることも可能である。
【００７３】以上説明したように、実施の形態７によれ
ば、出力信号ＯＵＴの電位を検出する容量の大きさをセ
レクタにより選択できるように、また、出力用トランジ
スタの動作を制御するトランジスタを、セレクタでＯＮ
／ＯＦＦさせ、トランジスタのサイズを変えるように構
成したので、単位時間当たりの出力信号ＯＵＴの電位の
フィードバック量を制御して、出力バッファ回路の出力
特性を可変することができる。
【００７４】実施の形態８．図１６はこの発明の実施の
形態８による出力バッファ回路を示す回路図であり、図
において、５２は容量８とＮｃｈトランジスタ３７のゲ
ートとを接続するノードＦＨ４に接続されたプルダウン
抵抗（第１プルダウン抵抗）、５３は容量１９とＰｃｈ
トランジスタ３０のゲートとを接続するノードＦＬ２に
接続されたプルアップ抵抗（第１プルアップ抵抗）であ
る。５４はＮｃｈトランジスタ２６のゲートと、Ｐｃｈ
トランジスタ２９とＮｃｈトランジスタ２７とを接続す
るノードとの間に接続されたプルダウン抵抗（第２プル
ダウン抵抗）である。尚、その他の構成要素は、図１１
に示す実施の形態４の出力バッファ回路のものと同じな
ので、同一の参照符号を用いる。
【００７５】次に、動作について説明する。ノードＦＨ
４にプルダウン抵抗５２、ノードＦＬ２にプルアップ抵
抗５３、そして、Ｎｃｈトランジスタ２６のゲートにプ
ルダウン抵抗５４を付加しているので、Ｈレベルの出力
信号ＯＵＴを出力する定常状態において、Ｎｃｈトラン
ジスタ３７はＯＦＦし、ノードＧＨ２の電位はＨレベル
を維持し、Ｈレベルの出力信号ＯＵＴを出力する出力用
トランジスタとしてのＮｃｈトランジスタ３１はＯＦＦ
しないため、安定してＨレベルの出力信号ＯＵＴを出力
することが可能となる。
【００７６】同様に、Ｌレベルの出力信号ＯＵＴを出力
する定常状態において、Ｎｃｈトランジスタ２６はＯＦ
Ｆし、ノードＧＬ１の電位はＨレベルとなり、Ｌレベル
の出力信号ＯＵＴを出力する出力用トランジスタとして
のＮｃｈトランジスタ１２はＯＦＦしないので、安定し
てＬレベルの出力信号ＯＵＴを出力することが可能とな
る。尚、この構成は、図１，７，９に示した実施の形態
１，２，３の出力バッファ回路にも適応できる。
【００７７】以上説明したように、実施の形態８によれ
ば、プルアップ抵抗やプルダウン抵抗を、出力信号ＯＵ
Ｔの電位を出力用トランジスタへフィードバックする途
中に組み込み、さらに、Ｌレベル出力用トランジスタの
動作を制御するためのトランジスタのゲートにプルダウ
ン抵抗を組み込むように構成したので、出力信号ＯＵＴ
を出力する出力定常状態において、出力用トランジスタ
はＯＦＦしないため、安定して所定レベルの出力信号Ｏ
ＵＴを出力することができる。
【００７８】
【発明の効果】以上のように、この発明によれば、出力
バッファ回路から出力される出力信号の電位を検出する
ための容量、および、容量で検出された出力信号の電位
を出力用トランジスタへフィードバックするようにトラ
ンジスタを用いてフィードバック手段を構成したので、
出力用トランジスタのドライブ能力を負荷容量の大きさ
に応じて制御することができ、出力端子に接続された負
荷容量が変動した場合であっても、出力信号が所定レベ
ルに達するまでの時間を一定に保つことができる。ま
た、出力端子から出力信号が出力されない場合では、出
力信号の電位を出力用トランジスタへフィードバックす
るためのフィードバック手段の動作をＯＦＦするように
構成したので、入出力回路へ組み込まれた場合でも誤動
作を引き起こすことはなくなるという効果がある。
【００７９】この発明によれば、所定電位のパルスを所
定時間だけ出力するパルス発生回路を、出力信号の電位
を出力用トランジスタへフィードバックする途中に設け
るように構成したので、出力信号の電位を出力用トラン
ジスタへフィードバックする期間を可変することができ
る。これにより、出力信号の電位のフィードバックによ
り、出力用トランジスタのドライブ能力を制御する機能
に加え、出力定常状態になった後も安定して所定レベル
の出力信号を出力することができるという効果がある。
【００８０】この発明によれば、それぞれが所定レベル
のパルスを出力する時間の異なる複数のパルス発生回路
をセレクタで選択できるように構成したので、出力信号
の電位を出力用トランジスタへフィードバックする期間
を可変することができ、出力信号の特性を用途に応じて
可変することができるという効果がある。
【００８１】この発明によれば、出力信号の電位を検出
する容量の大きさをセレクタにより選択できるように、
また、出力用トランジスタの動作を制御するトランジス
タを、セレクタでＯＮ／ＯＦＦさせ、トランジスタのサ
イズを変えるように構成したので、単位時間当たりの出
力信号の電位のフィードバック量を制御して、出力バッ
ファ回路の出力特性を可変することができるという効果
がある。
【００８２】この発明によれば、プルアップ抵抗やプル
ダウン抵抗を、出力信号ＯＵＴの電位を出力用トランジ
スタへフィードバックする途中に組み込み、さらに、Ｌ
レベル出力用トランジスタの動作を制御するためのトラ
ンジスタのゲートにプルダウン抵抗を組み込むように構
成したので、出力信号を出力する出力定常状態におい
て、出力用トランジスタはＯＦＦしないため、安定して
所定レベルの出力信号ＯＵＴを出力することができると
いう効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による出力バッファ
回路を示す回路図である。
【図２】 図１に示す出力バッファ回路の動作を示す説
明図である。
【図３】 図１に示す出力バッファ回路の動作を示す説
明図である。
【図４】 図１に示す出力バッファ回路の動作を示す説
明図である。
【図５】 図１に示す出力バッファ回路の動作を示す説
明図である。
【図６】 図１に示す出力バッファ回路の動作を示す説
明図である。
【図７】 この発明の実施の形態２による出力バッファ
回路を示す回路図である。
【図８】 図７に示す出力バッファ回路の動作を示す説
明図である。
【図９】 この発明の実施の形態３による出力バッファ
回路を示す回路図である。
【図１０】 図９に示す出力バッファ回路の動作を示す
説明図である。
【図１１】 この発明の実施の形態４による出力バッフ
ァ回路を示す回路図である。
【図１２】 図１１に示す出力バッファ回路の動作を示
す説明図である。
【図１３】 この発明の実施の形態５による出力バッフ
ァ回路を示す回路図である。
【図１４】 この発明の実施の形態６による出力バッフ
ァ回路を示す回路図である。
【図１５】 この発明の実施の形態７による出力バッフ
ァ回路を示す回路図である。
【図１６】 この発明の実施の形態８による出力バッフ
ァ回路を示す回路図である。
【図１７】 従来の出力バッファ回路を示す回路図であ
る。
【図１８】 図１７に示す従来の出力バッファ回路の動
作を示す説明図である。
【図１９】 従来の他の構成の出力バッファ回路を示す
回路図である。
【図２０】 図１９に示す出力バッファ回路を組み込ん
だ入出力回路を示すブロック図である。
【符号の説明】
１ Ｐｃｈトランジスタ（出力用トランジスタ）、２
Ｐｃｈトランジスタ（フィードバック制御手段）、３，
４，６，７ Ｎｃｈトランジスタ（フィードバック制御
手段）、５，２３，３５ Ｐｃｈトランジスタ（制御ト
ランジスタ）、８ Ｈレベル出力用の容量（第１容
量）、９ ＮＯＲゲート、１０，１１，２１，２４，２
８，３６ インバータ、１２，３１ 出力用Ｎｃｈトラ
ンジスタ（出力用トランジスタ）１３，２５，２６，３
７，３９，４０，４１ Ｎｃｈトランジスタ（フィード
バック手段）、１４，１５，１７，１８，２２，２９，
３０，３２ Ｐｃｈトランジスタ（フィードバック手
段）、１６，２７，３８ Ｎｃｈトランジスタ（制御ト
ランジスタ）、１９ Ｌレベル出力用の容量（第２容
量）、２０ ＮＡＮＤゲート、３３ Ｐｃｈトランジス
タ、３４ Ｎｃｈトランジスタ、４２，４２−１ 第１
パルス発生回路（パルス発生手段）、４２−２ 第３パ
ルス発生回路（パルス発生手段）、４３，４３−１ 第
２パルス発生回路（パルス発生手段）、４３−２ 第４
パルス発生回路（パルス発生手段）、４５−１セレクタ
（第３セレクタ）、４５−２ セレクタ（第４セレク
タ）、４６ 容量（第１容量）、４７ 容量（第３容
量）、４８，４９ Ｎｃｈトランジスタ（第１トランジ
スタ）、５０ セレクタ（第１セレクタ）、５１ セレ
クタ（第２セレクタ）、５２ プルダウン抵抗（第１プ
ルダウン抵抗）、５３ プルアップ抵抗（第１プルアッ
プ抵抗）、５４ プルダウン抵抗（第２プルダウン抵
抗）。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 入力端子から入力される入力信号のレベ
    ルに応じて、出力端子から出力される出力信号へ電圧を
    供給する出力用トランジスタと、 前記出力信号の電位を検出する容量と、 前記容量と前記出力用トランジスタとの間に接続され、
    前記容量を介して得られた前記出力信号の電位をフィー
    ドバックして前記出力用トランジスタのゲートの電位を
    制御し、前記出力端子に接続された負荷の容量の変動に
    係わらず、前記出力信号が所定レベルへ一定の時間で到
    達するように、前記出力用トランジスタのドライブ能力
    を制御するトランジスタからなるフィードバック制御手
    段と、前記出力信号を出力しない場合に前記フィードバ
    ック手段の動作をＯＦＦするように制御する制御トラン
    ジスタとを備えた出力バッファ回路。
  2. 【請求項２】 出力用トランジスタは、Ｈレベルの出力
    信号が出力される場合にＨレベルの電圧を供給するＰｃ
    ｈトランジスタ、および、Ｌレベルの出力信号が出力さ
    れる場合にＬレベルの電圧を供給するＮｃｈトランジス
    タであることを特徴とする請求項１記載の出力バッファ
    回路。
  3. 【請求項３】 出力用トランジスタは、Ｈレベルの出力
    信号が出力される場合にＨレベルの電圧を供給するＮｃ
    ｈトランジスタ、および、Ｌレベルの出力信号が出力さ
    れる場合にＬレベルの電圧を供給するＮｃｈトランジス
    タであることを特徴とする請求項１記載の出力バッファ
    回路。
  4. 【請求項４】 容量は、Ｈレベルの出力信号が出力され
    る場合に、前記出力信号の電圧を検出する第１容量と、
    Ｌレベルの出力信号が出力される場合に、前記出力信号
    の電圧を検出する第２容量とを備えていることを特徴と
    する請求項１から請求項３のうちのいずれか１項記載の
    出力バッファ回路。
  5. 【請求項５】 第１容量あるいは第２容量と並列に設け
    られ、前記第１容量あるいは前記第２容量と異なる容量
    の第３容量と、前記第１容量あるいは前記第２容量と前
    記第３容量とのいずれかを選択する第１セレクタとをさ
    らに備えていることを特徴とする請求項４記載の出力バ
    ッファ回路。
  6. 【請求項６】 ＨレベルあるいはＬレベルの出力信号を
    供給する出力用トランジスタに接続され、第１容量ある
    いは第２容量で検出された出力信号の電位を前記出力用
    トランジスタへフィードバックするため、前記出力用ト
    ランジスタのゲートと接地電源との間に直列に接続され
    た複数のトランジスタと、前記複数のトランジスタのい
    ずれかを選択して前記トランジスタのサイズを可変する
    第２セレクタとを、フィードバック制御手段はさらに備
    えていることを特徴とする請求項４記載の出力バッファ
    回路。
  7. 【請求項７】 入力端子から入力された入力信号に基づ
    いて起動し、所定レベルのパルスを所定時間だけフィー
    ドバック制御手段へ出力して、容量で検出された出力信
    号の電位を出力用トランジスタのゲートへフィードバッ
    クする時間を制御するパルス発生手段をさらに備えてい
    ることを特徴とする請求項１から請求項３のうちのいず
    れか１項記載の出力バッファ回路。
  8. 【請求項８】 パルス発生手段は、Ｈレベルの出力信号
    が出力される場合に、Ｈレベルのパルスを所定時間だけ
    フィードバック制御手段へ供給し、Ｈレベルの前記出力
    信号を供給するための出力用トランジスタのドライブ能
    力を制御する第１パルス発生回路と、 Ｌレベルの出力信号が出力される場合に、Ｌレベルのパ
    ルスを所定時間だけ前記フィードバック制御手段へ供給
    し、Ｌレベルの前記出力信号を供給するための出力用ト
    ランジスタのドライブ能力を制御する第２パルス発生回
    路とを備えていることを特徴とする請求項７記載の出力
    バッファ回路。
  9. 【請求項９】 第１パルス発生回路と並列に設けられ、
    前記第１パルス発生回路がフィードバック制御手段へＨ
    レベルのパルスを出力する時間と異なる時間だけ、Ｈレ
    ベルのパルスを前記フィードバック制御手段へ出力する
    第３パルス発生回路と、 第２パルス発生回路と並列に設けられ、前記第２パルス
    発生回路がパルスを前記フィードバック制御手段へ出力
    する時間と異なる時間だけ、Ｌレベルのパルスを前記フ
    ィードバック制御手段へ出力する第４パルス発生回路
    と、 前記第１パルス発生回路と第３パルス発生回路とのいず
    れかを選択する第３セレクタと、 前記第２パルス発生回路と第４パルス発生回路とのいず
    れかを選択する第４セレクタとをさらに備えたことを特
    徴とする請求項８記載の出力バッファ回路。
  10. 【請求項１０】 第１容量に接続された第１プルダウン
    抵抗と、第２容量に接続された第１プルアップ抵抗と、 Ｌレベルの出力信号を出力する場合に、Ｌレベルの出力
    信号を供給する出力用トランジスタのゲートと接地電源
    との間に接続されたトランジスタのゲートと前記第２容
    量との間に接続された第２プルダウン抵抗とをさらに備
    えたことを特徴とする請求項４記載の出力バッファ回
    路。
JP2000095558A 2000-03-30 2000-03-30 出力バッファ回路 Pending JP2001285050A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000095558A JP2001285050A (ja) 2000-03-30 2000-03-30 出力バッファ回路
US09/670,577 US6320432B1 (en) 2000-03-30 2000-09-27 Output buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000095558A JP2001285050A (ja) 2000-03-30 2000-03-30 出力バッファ回路

Publications (1)

Publication Number Publication Date
JP2001285050A true JP2001285050A (ja) 2001-10-12

Family

ID=18610449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000095558A Pending JP2001285050A (ja) 2000-03-30 2000-03-30 出力バッファ回路

Country Status (2)

Country Link
US (1) US6320432B1 (ja)
JP (1) JP2001285050A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006103889A1 (ja) * 2005-03-29 2006-10-05 Hiji High-Tech Co., Ltd. 負荷駆動回路
KR100679077B1 (ko) 2005-02-28 2007-02-05 (주)피델릭스 전류소모를 감소시키는 출력 드라이버
KR100958152B1 (ko) 2006-09-29 2010-05-18 후지쯔 마이크로일렉트로닉스 가부시키가이샤 버퍼 회로 및 그 제어 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10135786B4 (de) * 2001-07-23 2004-01-29 Infineon Technologies Ag Ausgangstreibervorrichtung und Verfahren zur Ausgabe eines Ausgangssignals hieraus
US6359478B1 (en) * 2001-08-31 2002-03-19 Pericom Semiconductor Corp. Reduced-undershoot CMOS output buffer with delayed VOL-driver transistor
US6472911B1 (en) * 2001-10-30 2002-10-29 Oki Electric Industry Co., Ltd. Output buffer circuit of semiconductor integrated circuit
CN101416391B (zh) * 2006-03-31 2011-04-06 Nxp股份有限公司 使用电容反馈的信号驱动器的方法以及***
US20090167368A1 (en) * 2007-12-27 2009-07-02 Chan Hong H Pre-driver circuit having a post-boost circuit
US7928756B1 (en) * 2008-02-29 2011-04-19 National Semiconductor Corporation Method and system for reducing I/O noise and power
US8188769B2 (en) * 2008-05-09 2012-05-29 Analog Devices, Inc. Method and apparatus for propagation delay and EMI control
US7876129B2 (en) * 2008-08-28 2011-01-25 National Semiconductor Corporation Load sense and active noise reduction for I/O circuit
US8154322B2 (en) * 2009-12-21 2012-04-10 Analog Devices, Inc. Apparatus and method for HDMI transmission
US10756725B2 (en) * 2018-06-21 2020-08-25 Texas Instruments Incorporated Load switch having a controlled slew rate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486549A (en) 1987-09-28 1989-03-31 Hitachi Ltd Output buffer circuit
US4906867A (en) 1988-11-09 1990-03-06 Ncr Corporation Buffer circuit with load sensitive transition control
US5218239A (en) * 1991-10-03 1993-06-08 National Semiconductor Corporation Selectable edge rate cmos output buffer circuit
JPH06104714A (ja) 1992-09-21 1994-04-15 Mitsubishi Electric Corp 半導体集積回路の出力回路
US5430404A (en) * 1992-10-28 1995-07-04 Integrated Device Technology, Inc. Output driver circuits with enhanced supply-line bounce control and improved VOH characteristic
US6094086A (en) * 1997-05-12 2000-07-25 Industrial Technology Research Institute High drive CMOS output buffer with fast and slow speed controls
US6118303A (en) * 1998-04-17 2000-09-12 Lsi Logic Corporation Integrated circuit I/O buffer having pass gate protection with RC delay
JP2000134068A (ja) * 1998-10-22 2000-05-12 Nec Ic Microcomput Syst Ltd 出力バッファ回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679077B1 (ko) 2005-02-28 2007-02-05 (주)피델릭스 전류소모를 감소시키는 출력 드라이버
WO2006103889A1 (ja) * 2005-03-29 2006-10-05 Hiji High-Tech Co., Ltd. 負荷駆動回路
JP2006279512A (ja) * 2005-03-29 2006-10-12 Hiji High-Tech Co Ltd 負荷駆動回路
US7746126B2 (en) 2005-03-29 2010-06-29 Hiji High-Tech Co., Ltd. Load driving circuit
JP4579027B2 (ja) * 2005-03-29 2010-11-10 株式会社日出ハイテック 負荷駆動回路
KR100958152B1 (ko) 2006-09-29 2010-05-18 후지쯔 마이크로일렉트로닉스 가부시키가이샤 버퍼 회로 및 그 제어 방법

Also Published As

Publication number Publication date
US6320432B1 (en) 2001-11-20

Similar Documents

Publication Publication Date Title
US7468624B2 (en) Step-down power supply
KR100210716B1 (ko) 반도체 집적 회로 장치
US6492850B2 (en) Semiconductor integrated circuit and method for generating internal supply voltage in semiconductor integrated circuit
KR100240423B1 (ko) 반도체 장치의 레벨 검출 회로
US5175451A (en) Biasing circuit for sense amplifier
JP3034176B2 (ja) 起動回路を有する基準電圧発生回路
EP1469603B1 (en) Slew rate controlled output buffer circuit
JP2001285050A (ja) 出力バッファ回路
KR940008091A (ko) 개량된 소프트 에러 저항을 갖는 모스 에스램(mos sram), 고전위 전원 전압강하 검출회로, 상보 신호 천이 검출회로 및 개량된 내부신호 시간마진을 갖는 반도체 장치
JPH066195A (ja) 出力ドライバ回路
JP4199742B2 (ja) 遅延回路、及びこれらを備えた半導体装置
US10516384B2 (en) Circuit for generating voltage
US7868667B2 (en) Output driving device
US7961548B2 (en) Semiconductor memory device having column decoder
US5663926A (en) Semiconductor device having an internal voltage step-up control circuit
JPH0514167A (ja) 出力ドライバ回路
US6586986B2 (en) Circuit for generating internal power voltage in a semiconductor device
US20050116696A1 (en) Semiconductor integrated circuit device
KR20050079537A (ko) 전압 조절 회로 및 그 조절 방법
JP2007517298A (ja) 電圧制御システム
US6459329B1 (en) Power supply auxiliary circuit
JPH06131869A (ja) 半導体装置
JP2002258956A (ja) 電圧制御回路
KR100576923B1 (ko) 반도체 소자의 전압 드라이버 회로
KR100502677B1 (ko) 반도체 메모리 소자의 출력 버퍼

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123