JP3485110B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3485110B2 JP3485110B2 JP2001224689A JP2001224689A JP3485110B2 JP 3485110 B2 JP3485110 B2 JP 3485110B2 JP 2001224689 A JP2001224689 A JP 2001224689A JP 2001224689 A JP2001224689 A JP 2001224689A JP 3485110 B2 JP3485110 B2 JP 3485110B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- fuse
- layer
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
導体装置に関し、特に、レーザ光照射により溶断される
ヒューズを含む半導体装置に関する。
発生する欠陥によって不良となった回路を代替するため
に、代用回路があらかじめ組み込まれている。例えば、
半導体記憶装置においては、製造工程で発生する不良の
多くがメモリセル部で発生するため、一般に、ワード線
またはビット線を単位とした冗長メモリセルが複数個設
置される。この冗長メモリセルを制御する回路を冗長回
路という。この冗長回路は、半導体装置を構成する1チ
ップ内に不良素子が発生した場合、この不良素子に対応
するアドレスを有するヒューズ素子にレーザ光を照射し
て、このヒューズ素子を溶断することで、不良素子を正
常な素子に切り替える機能を有する。
要請によりメモリが微細化され、これに伴い、ヒューズ
素子自体も微細化されている。ヒューズ素子の信頼性
は、半導体記憶装置の歩留まりに影響を与えるため、信
頼性の高いヒューズ素子の溶断が望まれている。ヒュー
ズ溶断の信頼性を向上することができれば、半導体装置
の歩留まりを高めることができる。
まりが良好な半導体装置を提供することにある。
半導体装置は、所定のピッチで配列された複数のヒュー
ズであって、レーザ光照射により溶断されるヒューズ
と、互いに隣接する前記ヒューズの間に埋め込まれた第
1の絶縁層と、前記第1の絶縁層上に形成された第2の
絶縁層と、を含む半導体装置であって、前記ヒューズの
上面と、前記第1の絶縁層と前記第2の絶縁層との界面
とは、ほぼ同じレベルにあることを特徴とする。
位置する絶縁層にクラックが発生することなく前記ヒュ
ーズを適切に溶断することができる。その結果、歩留ま
りを向上させることができる。
は、次の(1)〜(6)が例示できる。
なる工程により形成されることが望ましい。この構成に
よれば、前記第1および第2の絶縁層に用いる材料の種
類に関わらず、前記第1の絶縁層と第2の絶縁層との界
面を形成することができる。
縁層より硬度が小さいことが望ましい。この構成によれ
ば、前記ヒューズの溶断において、前記ヒューズを構成
する材料が蒸発する際、より硬度が小さい第2の絶縁層
にクラックが生じるため、前記材料の蒸発とともに前記
第2の絶縁層が局所的に除去しやすくなる。
なり、前記第2の絶縁層が酸化シリコンからなることが
より望ましい。
成することができる。
の絶縁層と同じ工程により形成することができる。
層の膜厚が、0.2〜1μmであることが望ましい。こ
の構成によれば、前記ヒューズの上に形成される絶縁層
の膜厚が、0.2〜1μmであることにより、半導体装
置の信頼性を損なうことなく、レーザ光の照射により前
記ヒューズを的確に溶断することができる。
成された開口部の底部に形成させることができる。
部を含み、前記ヒューズは、前記回路部を構成する配線
層の一つと同じレベルの層に形成させることができる。
路部を構成する配線層の一つの膜厚とほぼ等しいことが
望ましい。
について、図面を参照しながら説明する。
形態にかかる半導体装置を模式的に示す断面図である。
図1においては、ヒューズ20の長手方向と垂直な面で
ヒューズ20を切断した場合の断面を示す。図2は、図
1に示す半導体装置に形成されたヒューズ20を模式的
に示す平面図である。
に示すように、多層配線構造を有する回路部120と、
レーザ光の照射により溶断されるヒューズ20を複数個
含むヒューズ部110とを含む。なお、図1は、溶断前
のヒューズ20の構造を示す。
もに、シリコン基板10上に形成されている。尚、基板
はシリコン基板に限らず半導体領域を含む基板であれば
良く、例えば、GaAs基板、SiGe基板、絶縁体上
に薄膜のシリコン層を有するSOI基板などが挙げられ
る。シリコン基板10の上には、シリコン基板10側か
ら順に第1層目〜第4層目の層間絶縁層32,34,3
6,38が積層されている。第1層目〜第4層目の層間
絶縁層32,34,36,38は、酸化シリコン、FS
G(フッ素ドープされた酸化シリコン;fluorine doped
silicon oxide)、またはこれらを積層した層等からな
る。また、第3層目の層間絶縁層36は、下部絶縁層3
6aと上部絶縁層36bとの積層からなる。
4,36,38にはそれぞれ、所定の位置にスルーホー
ル(図示せず)が形成されている。このスルーホール内
には導電性材料が埋め込まれてコンタクト部(図示せ
ず)が形成されている。このコンタクト部によって、各
層間絶縁層の上下に形成された配線層同士が電気的に接
続されている。さらに、第4層目の層間絶縁層38の上
には、たとえば窒化シリコン層からなるパッシベーショ
ン層40が形成されている。
含む回路を含む。かかる回路としては、記憶回路、液晶
駆動回路、またはキャパシタや抵抗素子が形成されたア
ナログ回路等が挙げられる。また、前記記憶回路として
は、たとえば、DRAM、SRAM、フラッシュメモリ
等が挙げられる。
るメモリ等を構成するトランジスタや他の素子(図示せ
ず)と電気的に接続する複数の配線層(図1では配線層
50,60のみを示す)が形成されている。図1に示す
半導体装置においては、配線層50は第2層目の層間絶
縁層34上に形成されており、配線層60は第3層目の
層間絶縁層36上に形成されている。
シリコン基板10上に形成された開口部16を含む領域
である。開口部16は、半導体装置の所定の領域を、パ
ッシベーション層40側から上部絶縁層36bの途中ま
でエッチングすることにより形成される。また、ヒュー
ズ部110において、ヒューズ20はこの開口部16の
底部16aに複数個形成され、かつ所定のピッチで配列
している。
上に形成されている。また、第2層目の層間絶縁層34
上には、第1の絶縁層33が形成されている。第1の絶
縁層33は互いに隣接するヒューズ20の間に埋め込ま
れている。さらに、第1の絶縁層33上には、第2の絶
縁層39が積層されている。
同じ工程で積層される。また、第2の絶縁層39は、上
部絶縁層36bと同じ工程で積層される。したがって、
第1の絶縁層33および第2の絶縁層39はそれぞれ、
下部絶縁層36aおよび上部絶縁層36bと同じ材料か
らなる。
3と第2の絶縁層39との界面42が、ヒューズ20の
上面とほぼ同じレベルになるように形成されている。な
お、本実施の形態にかかる半導体装置のように、ヒュー
ズ20の上に高融点金属の窒化物層24が形成されてい
る場合、第1の絶縁層33と第2の絶縁層39との界面
42が、高融点金属の窒化物層24の上面とほぼ同じレ
ベルになるように形成されている。
界面42が形成されるためには、少なくとも第1の絶縁
層33と第2の絶縁層39とが異なる成膜工程で形成さ
れることが必要である。一般に、接合する二層が異なる
成膜工程で形成されていれば、前記二層をそれぞれ構成
する材料の如何にかかわらず、界面42が形成される。
すなわち、第1の絶縁層33と第2の絶縁層39とが異
なる成膜工程で形成されてさえいれば、第1の絶縁層3
3と第2の絶縁層39との間に界面42が形成される。
と第2の絶縁層39との界面42が形成されていない場
合を考える。この場合、ヒューズ20の溶断の際に、ヒ
ューズ20の下部に位置する第2層目の層間絶縁層34
と下部絶縁層36aとの界面にクラックが生じることが
ある。特に、第2層目の層間絶縁層34が下部絶縁層3
6aよりも硬度が高い材料からなる場合、ヒューズ20
の溶断の際に、ヒューズ20を構成する材料の蒸発によ
りヒューズ20周辺の絶縁層に印加されるエネルギーに
よって、より硬度が小さい下部絶縁層36aにクラック
が生じるおそれがある。クラックの発生は、ヒューズ部
の安定した溶断を困難にし、また、内部の素子や配線に
影響を与えるおそれがある。
よれば、界面42がヒューズ20の上面とほぼ同じレベ
ルになるように形成されているため、ヒューズ20を適
切に溶断することができる。すなわち、ヒューズ20が
溶断されなかったり、あるいは溶断時にヒューズ20周
辺の絶縁層にクラックが生じたりするのを防止すること
ができる。この理由について以下に説明する。
レベルになるように形成されていることにより、ヒュー
ズ20にレーザ光が照射された後、ヒューズ20を構成
する材料が蒸発する際、ヒューズ20より下部に位置す
る層間絶縁層(図1においては第2層目の層間絶縁層3
4)にクラックが生じる前に、界面42に沿ってヒュー
ズ20より上部に位置する絶縁層(図1においては第2
の絶縁層39)にクラックが生じ、前記材料の蒸発とと
もに第2の絶縁層39を局所的に除去することができ
る。これにより、クラックが発生することなくヒューズ
20を適切に溶断することができる。その結果、歩留ま
りを向上させることができる。
ためには、第2の絶縁層39は、第1の絶縁層33より
硬度が小さいことが好ましい。すなわち、第2の絶縁層
39が第1の絶縁層33よりも硬度が小さいことによ
り、ヒューズ20の溶断において、ヒューズ20を構成
する材料が蒸発する際、より硬度が小さい第2の絶縁層
39にクラックが生じるので、前記材料の蒸発とともに
第2の絶縁層39を局所的に除去しやすくなる。この結
果、ヒューズ20の溶断がよりスムースに進行するた
め、ヒューズ20をより適切に溶断することができる。
3がFSGからなり、第2の絶縁層39が酸化シリコン
からなる場合を示す。一般に、フッ素ドープされた酸化
シリコン層は、フッ素ドープされている分、通常の酸化
シリコン層より緻密性が高くなるため、通常の酸化シリ
コン層より硬度が大きい。このため、第2の絶縁層39
は、第1の絶縁層33より硬度が小さいため、ヒューズ
20の溶断がよりスムースに進行し、ヒューズ20をよ
り適切に溶断することができる。
層37によって覆われている。本実施の形態にかかる半
導体装置においては、ヒューズ20の上に高融点金属の
窒化物層24を介して第3の絶縁層37が形成されてい
る。この第3の絶縁層37は、下部絶縁層36aと同じ
工程で積層される。すなわち、第3の絶縁層37は、第
1の絶縁層33と同じ工程で形成される。この第3の絶
縁層37は、必要に応じて除去することができる。たと
えば、上部絶縁層36bを積層する前に、高融点金属の
窒化物層24上に形成された下部絶縁層36aを除去す
ることにより、高融点金属の窒化物層24の上に第3の
絶縁層37が形成されるかわりに、第2の絶縁層39が
形成される。
の膜厚は、0.2〜1μmであることが望ましい。本実
施の形態の半導体装置のように、ヒューズ20上に高融
点金属の窒化物層24形成され、この高融点金属の窒化
物層24上に第3の絶縁層37が形成されている場合、
第3の絶縁層37の膜厚が、0.2〜1μmであること
が望ましい。
が0.2μm未満であると、ヒューズ20から水分等が
半導体装置に侵入するおそれがある。一方、ヒューズ2
0上に形成される絶縁層の膜厚が1μmを超えると、波
長1.3μmのレーザ光を用いて、アルミニウムからな
るヒューズ20を溶断する場合、ヒューズ20上へレー
ザ光を到達させるため、レーザ光のパワーを強くした
り、レーザ光の照射時間を長くしないとヒューズ20を
溶断できない。しかしながら、レーザ光の照射時間が長
くなると、スループットが低下するという問題が生じ
る。また、レーザ光のパワーを強くすると、隣接するヒ
ューズに影響を与えることがある。以上により、ヒュー
ズ20を的確に溶断することが困難となる場合がある。
これに対し、ヒューズ20上に形成される絶縁層が0.
2〜1μmであることにより、半導体装置の信頼性を損
なうことなく、レーザ光の照射によりヒューズ20を適
切に溶断することができる。したがって、本実施の形態
の半導体装置においては、高融点金属の窒化物層24上
に形成される第3の絶縁層37が0.2〜1μmである
ことにより、前述した効果を奏することができる。この
結果、半導体装置の歩留まりをさらに高めることができ
る。
ズ20は、回路部120に形成された配線層50と同じ
レベルの層に形成されている。配線層50およびヒュー
ズ20は同一のパターニング工程により形成することが
できる。したがって、この場合、配線層50およびヒュ
ーズ20はともに第2層目の層間絶縁層34上に形成さ
れ、ほぼ等しい膜厚を有し、かつ、同一の材料によって
形成される。たとえば、配線層50およびヒューズ20
は導電性材料、例えばアルミニウム、銅、ポリシリコ
ン、タングステン、およびチタンから形成することがで
きる。
は、回路部120を構成する配線層のうち、最上の配線
層60より下の配線層(図1における配線層50)と同
じレベルの層にヒューズ20が形成されている場合を示
したが、ヒューズ20を形成する位置はこの層に限定さ
れるわけではなく、他の配線層と同じレベルの層に形成
することもできる。最上の配線層60より下の配線層と
同じレベルの層にヒューズ20を形成する場合、ヒュー
ズ20を最上の配線層まで引き上げるための配線が不要
となるため、回路設計上の自由度を大きくすることがで
きる。特に、最上の配線層と同じレベルに、外部との接
続に使用するパッド部が形成されている場合、外部と接
続するための電極をこのパッド部上に形成するために、
該パッド部上の絶縁層を除去する工程と、ヒューズを形
成するための開口部を形成するために、該ヒューズ上の
絶縁層を除去する工程とを同時に制御することができる
ため、製造プロセスの効率化を図ることができる。
ヒューズ20の上面および底面にはそれぞれ、高融点金
属の窒化物層22,24が形成されている。高融点金属
の窒化物層22,24は、高融点金属の窒化物層、ある
いは高融点金属の窒化物層と高融点金属層との積層から
なる。高融点金属の窒化物層22,24としては、たと
えば、窒化チタン、あるいは窒化チタンおよびチタンか
らなる積層が例示できる。同様に、回路部120を構成
する配線層50の上面および底面にもそれぞれ高融点金
属の窒化物層52,54が形成されている。高融点金属
の窒化物層52,54も、ヒューズ20の上面および底
面にそれぞれ形成される高融点金属の窒化物層22,2
4と同じ工程で形成することができる。
層50の信頼性(ストレスマイグレーション耐性および
エレクトロマイグレーション耐性など)を向上させるた
めに形成される。さらに、窒化物層54は、配線層50
を加工する際のフォトリソグラフィ工程において反射防
止膜として使用される。
本実施の形態の半導体装置の製造方法の一例について、
図1および図3を参照して説明する。図3は、図1に示
す半導体装置の一製造工程を模式的に示す断面図であ
る。
領域12を形成した後、所定のパターンのレジスト(図
示せず)を基板上に形成してから、イオン注入により所
定の位置にウエル(図示せず)を形成する。続いて、シ
リコン基板10上にトランジスタ(図示せず)を形成し
た後、公知のサリサイド技術によって、チタンまたはコ
バルト等の高融点金属を含むシリサイド層11を形成す
る。つづいて、窒化シリコンを主成分とするストッパ層
14をプラズマCVD法等により形成する。
ズ20、および回路部120において配線層50,60
を含む配線層(配線層50,60のみ図示する)をそれ
ぞれ形成するとともに、第1層目〜第4層目の層間絶縁
層32、34、36、38を順次積層する。第1層目〜
第4層目の層間絶縁層32、34、36、38は、HD
P法、オゾンTEOS(tetraethylorthosilicate)法、
またはプラズマCVD法等によって形成し、必要に応じ
てCMP法で平坦化する。
0をともに、第2層目の層間絶縁層34上に形成する。
以下、ヒューズ20および配線層50の形成工程につい
て説明する。
層32,34を形成した後、第2層目の層間絶縁層34
上に、窒化チタン等の高融点金属の窒化物層、所定の膜
厚を有するアルミニウムからなる金属層、およびチタン
等の高融点金属層と窒化チタン等の高融点金属の窒化物
層との積層(いずれも図示せず)をスパッタリングによ
り形成し、続いて、これらの層を所定の形状にパターニ
ングする。この工程により、前記高融点金属の窒化物層
から高融点金属の窒化物層22,52が、アルミニウム
からなる金属層からヒューズ22および配線層50が、
および高融点金属の窒化物層と高融点金属層との積層か
ら高融点金属層の窒化物層24,54がそれぞれ形成さ
れる。このパターニング工程にて、ヒューズ20は、所
定の膜厚、幅、およびピッチに形成し、配線層50もヒ
ューズ20と同様の膜厚に形成される。
積層工程について説明する。
ズ20を構成する高融点金属の窒化物層24、および配
線層50の上に、FSGからなる下部絶縁層36aを積
層する。この工程により、図3に示すように、第2層目
の層間絶縁層34および高融点金属の窒化物層24の上
に下部絶縁層36aが積層される。ここで、下部絶縁層
36aの上面が、ヒューズ20の上面(図1では高融点
金属の窒化物層24の上面)とほぼ同じレベルとなるよ
うに、膜厚を設定する。
層した下部絶縁層36aから、後述する工程によって、
第3の絶縁層37が形成される。
リコンからなる上部絶縁層36bを積層する。以上の工
程により、下部絶縁層36aおよび上部絶縁層36bか
らなる第3層目の層間絶縁層36が形成される。
に配線層60を形成する。
に、スパッタリングおよびパターニングにて行なう。こ
れにより、第3層目の層間絶縁層36上に、所定の膜厚
を有し、上面および底面にそれぞれ高融点金属層の窒化
物層62,64が形成された配線層60を形成する。
気的に接続するためにコンタクト部(図示せず)を形成
する。コンタクト部は、各層間絶縁層を貫通するコンタ
クトホール(図示せず)を設け、このコンタクトホール
に、たとえばスパッタリング等により導電性材料を埋め
込むことにより形成される。
層38で埋め込んだ後、第4層目の層間絶縁層38の上
に、窒化シリコン等からなるパシベーション層40を形
成する。
パッシベーション層40側から上部絶縁層36bの途中
までエッチングすることにより、図1に示すように、開
口部16を形成する。この工程において、ヒューズ20
が開口部16の底部16aにくるように、開口部16が
形成される。また、ヒューズ20の腐食を防止するた
め、図4に示すように、ヒューズ20の上が所定の膜厚
の絶縁層で覆われるように、上部絶縁層36bをエッチ
ングする。この工程において、高融点金属の窒化物層2
4上に形成された上部絶縁層36bが所定の膜厚にエッ
チングされ、高融点金属の窒化物層24の上に第3の絶
縁層37が形成される。また、隣接するヒューズ20の
間に第1の絶縁層33が埋め込まれて形成されている。
さらに、第1の絶縁層33の上に第2の絶縁層39が形
成される。第1の絶縁層33および第2の絶縁層39は
それぞれ下部絶縁層36aおよび上部絶縁層36bから
形成される。この第1の絶縁層33と第2の絶縁層39
との界面42は、ヒューズ20の上面(図1では高融点
金属の窒化物層24の上面)とほぼ同じレベルに形成さ
れる。
す半導体装置に形成されたヒューズ20の溶断工程の一
例について、図4および図5を参照して説明する。図4
は、ヒューズ20の溶断工程を模式的に示す断面図であ
る。図5は、溶断されたヒューズ28を模式的に示す断
面図である。
リセルを使用するために、対応するヒューズ20にレー
ザ光源(図示せず)からレーザ光19を照射する。これ
により、レーザ光19が照射されたヒューズ20が溶断
される。レーザ光の波長や出力等は、ヒューズ20、ヒ
ューズ20の上面に形成される高融点金属層の窒化物層
24、および高融点金属層の窒化物層24上に形成され
る第3の絶縁層37の材質や膜厚によって適宜決定され
る。
28の模式図を図5に示す。図4に示すヒューズ20が
溶断されると、ヒューズ20とともに、高融点金属層の
窒化物層22,24およびヒューズ20上に形成された
絶縁層(第3の絶縁層37や第2の絶縁層39の一部)
が局所的に除去され、図5に示すように、ヒューズ部1
10には溝17が形成される。
1の絶縁層33と第2の絶縁層39との界面42が、ヒ
ューズ20の上面とほぼ同じレベルとなるように、第1
の絶縁層33および第2の絶縁層39が形成されてい
る。このため、前述した理由により、ヒューズ20を適
切に溶断することができる。その結果、歩留まりを高め
ることができる。さらに、本実施の形態の半導体装置に
おいては、第2の絶縁層39が第1の絶縁層33より硬
度が小さい。このため、前述した理由により、ヒューズ
20の溶断がよりスムースに進行するため、ヒューズ2
0をより適切に溶断することができる。
式的に示す断面図である。
式的に示す平面図である。
示す断面図である。
工程を模式的に示す断面図である。
模式的に示す断面図である。
Claims (14)
- 【請求項1】 所定のピッチで配列された複数のヒュー
ズであって、レーザ光照射により溶断されるヒューズ
と、 互いに隣接する前記ヒューズの間に埋め込まれたFSG
からなる第1の絶縁層と、 前記第1の絶縁層上に形成された酸化シリコンからなる
第2の絶縁層と、を含む半導体装置であって、 前記ヒューズの上面と、前記第1の絶縁層と前記第2の
絶縁層との界面とは、ほぼ同じレベルにあることを特徴
とする半導体装置。 - 【請求項2】 請求項1において、 前記第1および第2の絶縁層は、異なる工程により形成
される、半導体装置。 - 【請求項3】 請求項1において、 前記第2の絶縁層は、前記第1の絶縁層より硬度が小さ
い、半導体装置。 - 【請求項4】 請求項1〜3のいずれかにおいて、前記ヒューズ上に第3の絶縁層が形成されている、半導
体装置。 - 【請求項5】 請求項4において、 前記第3の絶縁層は、前記第1の絶縁層と同じ工程によ
り形成される、半導体装置。 - 【請求項6】 所定のピッチで配列された複数のヒュー
ズであって、レーザ光照射により溶断されるヒューズ
と、 互いに隣接する前記ヒューズの間に埋め込まれた第1の
絶縁層と、 前記第1の絶縁層上に形成された第2の絶縁層と、 前記ヒューズ上に形成された第3の絶縁層と、を含む半
導体装置であって、 前記第3の絶縁層は、前記第1の絶縁層と同じ工程によ
り形成され、 前記ヒューズの上面と、前記第1の絶縁層と前記第2の
絶縁層との界面とは、ほぼ同じレベルにあることを特徴
とする 半導体装置。 - 【請求項7】 請求項6において、 前記第1および第2の絶縁層は、異なる工程により形成
される、半導体装置。 - 【請求項8】 請求項6において、 前記第2の絶縁層は、前記第1の絶縁層より硬度が小さ
い、半導体装置。 - 【請求項9】 請求項6において、 前記第1の絶縁層がFSGからなり、 前記第2の絶縁層が酸化シリコンからなる、半導体装
置。 - 【請求項10】 請求項1〜9のいずれかにおいて、 前記第3の絶縁層の膜厚が、0.2〜1μmである、半
導体装置。 - 【請求項11】 請求項1〜10のいずれかにおいて、 前記ヒューズは、半導体基板上に形成された開口部の底
部に形成される、半導体装置。 - 【請求項12】 請求項1〜11のいずれかにおいて、 さらに、多層配線構造を有する回路部を含み、 前記ヒューズは、前記回路部を構成する配線層の一つと
同じレベルの層に形成されている、半導体装置。 - 【請求項13】 請求項12において、 前記ヒューズは、前記回路部を構成する配線層のうち、
最上の配線層より下の配線層と同じレベルの層に形成さ
れている、半導体装置。 - 【請求項14】 請求項12において、 前記ヒューズの膜厚は、前記回路部を構成する配線層の
一つの膜厚とほぼ等しい、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001224689A JP3485110B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置 |
CN02126950.5A CN1286176C (zh) | 2001-07-25 | 2002-07-24 | 半导体器件 |
US10/202,044 US6750529B2 (en) | 2001-07-25 | 2002-07-25 | Semiconductor devices including fuses and multiple insulation layers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001224689A JP3485110B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003037167A JP2003037167A (ja) | 2003-02-07 |
JP3485110B2 true JP3485110B2 (ja) | 2004-01-13 |
Family
ID=19057808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001224689A Expired - Fee Related JP3485110B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6750529B2 (ja) |
JP (1) | JP3485110B2 (ja) |
CN (1) | CN1286176C (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003037164A (ja) | 2001-07-25 | 2003-02-07 | Seiko Epson Corp | 半導体装置 |
JP2004055876A (ja) * | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
JP2004311638A (ja) * | 2003-04-04 | 2004-11-04 | Renesas Technology Corp | 半導体装置 |
JP4599826B2 (ja) * | 2003-10-30 | 2010-12-15 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
US20050127475A1 (en) * | 2003-12-03 | 2005-06-16 | International Business Machines Corporation | Apparatus and method for electronic fuse with improved esd tolerance |
US20050205965A1 (en) * | 2004-03-18 | 2005-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having a fuse including an aluminum layer |
KR100534102B1 (ko) * | 2004-04-21 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들 |
KR100703983B1 (ko) * | 2006-02-07 | 2007-04-09 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR100722774B1 (ko) * | 2006-05-09 | 2007-05-30 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
KR100833424B1 (ko) * | 2006-06-30 | 2008-05-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 금속배선 제조방법 |
JP5743535B2 (ja) * | 2010-12-27 | 2015-07-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2018170455A (ja) * | 2017-03-30 | 2018-11-01 | エイブリック株式会社 | 半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09172087A (ja) | 1995-12-19 | 1997-06-30 | Toshiba Corp | 半導体装置 |
JPH1187521A (ja) | 1997-09-12 | 1999-03-30 | Toshiba Microelectron Corp | 半導体装置及びその製造方法 |
JPH11260922A (ja) | 1998-03-13 | 1999-09-24 | Toshiba Corp | 半導体装置及びその製造方法 |
US6413848B1 (en) | 1998-07-17 | 2002-07-02 | Lsi Logic Corporation | Self-aligned fuse structure and method with dual-thickness dielectric |
KR100294346B1 (ko) * | 1998-11-07 | 2001-07-12 | 허인구 | 제거가능한 토목용 앵커 |
JP2000243845A (ja) | 1999-02-23 | 2000-09-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2000268699A (ja) | 1999-03-18 | 2000-09-29 | Toshiba Corp | フューズ回路 |
JP2001250867A (ja) * | 2000-03-07 | 2001-09-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6509624B1 (en) | 2000-09-29 | 2003-01-21 | International Business Machines Corporation | Semiconductor fuses and antifuses in vertical DRAMS |
JP4079600B2 (ja) * | 2001-03-06 | 2008-04-23 | 株式会社東芝 | 半導体装置 |
JP3551944B2 (ja) | 2001-07-25 | 2004-08-11 | セイコーエプソン株式会社 | 半導体装置 |
JP2003037164A (ja) | 2001-07-25 | 2003-02-07 | Seiko Epson Corp | 半導体装置 |
TWI421439B (zh) | 2008-03-21 | 2014-01-01 | Liquidleds Lighting Corp | Glass package LED bulb and its manufacturing method |
-
2001
- 2001-07-25 JP JP2001224689A patent/JP3485110B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-24 CN CN02126950.5A patent/CN1286176C/zh not_active Expired - Fee Related
- 2002-07-25 US US10/202,044 patent/US6750529B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1399328A (zh) | 2003-02-26 |
US6750529B2 (en) | 2004-06-15 |
JP2003037167A (ja) | 2003-02-07 |
CN1286176C (zh) | 2006-11-22 |
US20030052385A1 (en) | 2003-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100663364B1 (ko) | 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들 | |
US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
KR100271746B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2000114382A (ja) | 半導体装置 | |
JP3485110B2 (ja) | 半導体装置 | |
JP3667507B2 (ja) | 半導体装置及びその製造方法 | |
JP2002043432A (ja) | 半導体装置およびその製造方法 | |
JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
JP3584928B2 (ja) | 半導体装置 | |
JP3551944B2 (ja) | 半導体装置 | |
JP4083441B2 (ja) | ヒューズを備えた半導体装置及びヒューズ切断方法 | |
JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
US20070013025A1 (en) | Semiconductor memory device and method of manufacturing the same | |
JP4762173B2 (ja) | 半導体集積回路装置 | |
JPH11340434A (ja) | 半導体装置及びその製造方法 | |
US6876015B2 (en) | Semiconductor devices | |
US7667290B2 (en) | Semiconductor device including a laser light blocking layer which overlaps fuses | |
JPH10261720A (ja) | 半導体装置およびその製造方法 | |
KR101025738B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
KR101062820B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
JP2000114377A (ja) | 半導体装置 | |
KR20020005853A (ko) | 반도체 집적회로의 제조 방법 | |
KR20030057700A (ko) | 이중 퓨즈 구조를 가진 반도체 소자 제조방법 | |
KR20060075233A (ko) | 반도체 메모리 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |