JP3485110B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3485110B2 JP3485110B2 JP2001224689A JP2001224689A JP3485110B2 JP 3485110 B2 JP3485110 B2 JP 3485110B2 JP 2001224689 A JP2001224689 A JP 2001224689A JP 2001224689 A JP2001224689 A JP 2001224689A JP 3485110 B2 JP3485110 B2 JP 3485110B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- fuse
- layer
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ヒューズを含む半
導体装置に関し、特に、レーザ光照射により溶断される
ヒューズを含む半導体装置に関する。
導体装置に関し、特に、レーザ光照射により溶断される
ヒューズを含む半導体装置に関する。
【０００２】
【背景技術】現在、半導体装置においては、製造工程で
発生する欠陥によって不良となった回路を代替するため
に、代用回路があらかじめ組み込まれている。例えば、
半導体記憶装置においては、製造工程で発生する不良の
多くがメモリセル部で発生するため、一般に、ワード線
またはビット線を単位とした冗長メモリセルが複数個設
置される。この冗長メモリセルを制御する回路を冗長回
路という。この冗長回路は、半導体装置を構成する１チ
ップ内に不良素子が発生した場合、この不良素子に対応
するアドレスを有するヒューズ素子にレーザ光を照射し
て、このヒューズ素子を溶断することで、不良素子を正
常な素子に切り替える機能を有する。
発生する欠陥によって不良となった回路を代替するため
に、代用回路があらかじめ組み込まれている。例えば、
半導体記憶装置においては、製造工程で発生する不良の
多くがメモリセル部で発生するため、一般に、ワード線
またはビット線を単位とした冗長メモリセルが複数個設
置される。この冗長メモリセルを制御する回路を冗長回
路という。この冗長回路は、半導体装置を構成する１チ
ップ内に不良素子が発生した場合、この不良素子に対応
するアドレスを有するヒューズ素子にレーザ光を照射し
て、このヒューズ素子を溶断することで、不良素子を正
常な素子に切り替える機能を有する。
【０００３】ところで、近年の半導体装置の高集積化の
要請によりメモリが微細化され、これに伴い、ヒューズ
素子自体も微細化されている。ヒューズ素子の信頼性
は、半導体記憶装置の歩留まりに影響を与えるため、信
頼性の高いヒューズ素子の溶断が望まれている。ヒュー
ズ溶断の信頼性を向上することができれば、半導体装置
の歩留まりを高めることができる。
要請によりメモリが微細化され、これに伴い、ヒューズ
素子自体も微細化されている。ヒューズ素子の信頼性
は、半導体記憶装置の歩留まりに影響を与えるため、信
頼性の高いヒューズ素子の溶断が望まれている。ヒュー
ズ溶断の信頼性を向上することができれば、半導体装置
の歩留まりを高めることができる。
【０００４】
【発明が解決しようとする課題】本発明の目的は、歩留
まりが良好な半導体装置を提供することにある。
まりが良好な半導体装置を提供することにある。
【０００５】
【課題を解決するための手段】（半導体装置）本発明の
半導体装置は、所定のピッチで配列された複数のヒュー
ズであって、レーザ光照射により溶断されるヒューズ
と、互いに隣接する前記ヒューズの間に埋め込まれた第
１の絶縁層と、前記第１の絶縁層上に形成された第２の
絶縁層と、を含む半導体装置であって、前記ヒューズの
上面と、前記第１の絶縁層と前記第２の絶縁層との界面
とは、ほぼ同じレベルにあることを特徴とする。
半導体装置は、所定のピッチで配列された複数のヒュー
ズであって、レーザ光照射により溶断されるヒューズ
と、互いに隣接する前記ヒューズの間に埋め込まれた第
１の絶縁層と、前記第１の絶縁層上に形成された第２の
絶縁層と、を含む半導体装置であって、前記ヒューズの
上面と、前記第１の絶縁層と前記第２の絶縁層との界面
とは、ほぼ同じレベルにあることを特徴とする。
【０００６】本発明によれば、前記ヒューズより下部に
位置する絶縁層にクラックが発生することなく前記ヒュ
ーズを適切に溶断することができる。その結果、歩留ま
りを向上させることができる。
位置する絶縁層にクラックが発生することなく前記ヒュ
ーズを適切に溶断することができる。その結果、歩留ま
りを向上させることができる。
【０００７】本発明の半導体装置の好ましい態様として
は、次の（１）〜（６）が例示できる。
は、次の（１）〜（６）が例示できる。
【０００８】（１）前記第１および第２の絶縁層は、異
なる工程により形成されることが望ましい。この構成に
よれば、前記第１および第２の絶縁層に用いる材料の種
類に関わらず、前記第１の絶縁層と第２の絶縁層との界
面を形成することができる。
なる工程により形成されることが望ましい。この構成に
よれば、前記第１および第２の絶縁層に用いる材料の種
類に関わらず、前記第１の絶縁層と第２の絶縁層との界
面を形成することができる。
【０００９】（２）前記第２の絶縁層は、前記第１の絶
縁層より硬度が小さいことが望ましい。この構成によれ
ば、前記ヒューズの溶断において、前記ヒューズを構成
する材料が蒸発する際、より硬度が小さい第２の絶縁層
にクラックが生じるため、前記材料の蒸発とともに前記
第２の絶縁層が局所的に除去しやすくなる。
縁層より硬度が小さいことが望ましい。この構成によれ
ば、前記ヒューズの溶断において、前記ヒューズを構成
する材料が蒸発する際、より硬度が小さい第２の絶縁層
にクラックが生じるため、前記材料の蒸発とともに前記
第２の絶縁層が局所的に除去しやすくなる。
【００１０】この場合、前記第１の絶縁層がＦＳＧから
なり、前記第２の絶縁層が酸化シリコンからなることが
より望ましい。
なり、前記第２の絶縁層が酸化シリコンからなることが
より望ましい。
【００１１】（３）前記ヒューズ上に第３の絶縁層を形
成することができる。
成することができる。
【００１２】この場合、前記第３の絶縁層を、前記第１
の絶縁層と同じ工程により形成することができる。
の絶縁層と同じ工程により形成することができる。
【００１３】（４）前記ヒューズの上に形成される絶縁
層の膜厚が、０．２〜１μｍであることが望ましい。こ
の構成によれば、前記ヒューズの上に形成される絶縁層
の膜厚が、０．２〜１μｍであることにより、半導体装
置の信頼性を損なうことなく、レーザ光の照射により前
記ヒューズを的確に溶断することができる。
層の膜厚が、０．２〜１μｍであることが望ましい。こ
の構成によれば、前記ヒューズの上に形成される絶縁層
の膜厚が、０．２〜１μｍであることにより、半導体装
置の信頼性を損なうことなく、レーザ光の照射により前
記ヒューズを的確に溶断することができる。
【００１４】（５）前記ヒューズは、半導体基板上に形
成された開口部の底部に形成させることができる。
成された開口部の底部に形成させることができる。
【００１５】（６）さらに、多層配線構造を有する回路
部を含み、前記ヒューズは、前記回路部を構成する配線
層の一つと同じレベルの層に形成させることができる。
部を含み、前記ヒューズは、前記回路部を構成する配線
層の一つと同じレベルの層に形成させることができる。
【００１６】この場合、前記ヒューズの膜厚は、前記回
路部を構成する配線層の一つの膜厚とほぼ等しいことが
望ましい。
路部を構成する配線層の一つの膜厚とほぼ等しいことが
望ましい。
【００１７】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００１８】（装置の構造）図１は、本発明の一実施の
形態にかかる半導体装置を模式的に示す断面図である。
図１においては、ヒューズ２０の長手方向と垂直な面で
ヒューズ２０を切断した場合の断面を示す。図２は、図
１に示す半導体装置に形成されたヒューズ２０を模式的
に示す平面図である。
形態にかかる半導体装置を模式的に示す断面図である。
図１においては、ヒューズ２０の長手方向と垂直な面で
ヒューズ２０を切断した場合の断面を示す。図２は、図
１に示す半導体装置に形成されたヒューズ２０を模式的
に示す平面図である。
【００１９】本実施の形態にかかる半導体装置は、図１
に示すように、多層配線構造を有する回路部１２０と、
レーザ光の照射により溶断されるヒューズ２０を複数個
含むヒューズ部１１０とを含む。なお、図１は、溶断前
のヒューズ２０の構造を示す。
に示すように、多層配線構造を有する回路部１２０と、
レーザ光の照射により溶断されるヒューズ２０を複数個
含むヒューズ部１１０とを含む。なお、図１は、溶断前
のヒューズ２０の構造を示す。
【００２０】回路部１２０およびヒューズ部１１０はと
もに、シリコン基板１０上に形成されている。尚、基板
はシリコン基板に限らず半導体領域を含む基板であれば
良く、例えば、ＧａＡｓ基板、ＳｉＧｅ基板、絶縁体上
に薄膜のシリコン層を有するＳＯＩ基板などが挙げられ
る。シリコン基板１０の上には、シリコン基板１０側か
ら順に第１層目〜第４層目の層間絶縁層３２，３４，３
６，３８が積層されている。第１層目〜第４層目の層間
絶縁層３２，３４，３６，３８は、酸化シリコン、ＦＳ
Ｇ（フッ素ドープされた酸化シリコン；fluorine doped
silicon oxide）、またはこれらを積層した層等からな
る。また、第３層目の層間絶縁層３６は、下部絶縁層３
６ａと上部絶縁層３６ｂとの積層からなる。
もに、シリコン基板１０上に形成されている。尚、基板
はシリコン基板に限らず半導体領域を含む基板であれば
良く、例えば、ＧａＡｓ基板、ＳｉＧｅ基板、絶縁体上
に薄膜のシリコン層を有するＳＯＩ基板などが挙げられ
る。シリコン基板１０の上には、シリコン基板１０側か
ら順に第１層目〜第４層目の層間絶縁層３２，３４，３
６，３８が積層されている。第１層目〜第４層目の層間
絶縁層３２，３４，３６，３８は、酸化シリコン、ＦＳ
Ｇ（フッ素ドープされた酸化シリコン；fluorine doped
silicon oxide）、またはこれらを積層した層等からな
る。また、第３層目の層間絶縁層３６は、下部絶縁層３
６ａと上部絶縁層３６ｂとの積層からなる。
【００２１】第１層目〜第４層目の層間絶縁層３２，３
４，３６，３８にはそれぞれ、所定の位置にスルーホー
ル（図示せず）が形成されている。このスルーホール内
には導電性材料が埋め込まれてコンタクト部（図示せ
ず）が形成されている。このコンタクト部によって、各
層間絶縁層の上下に形成された配線層同士が電気的に接
続されている。さらに、第４層目の層間絶縁層３８の上
には、たとえば窒化シリコン層からなるパッシベーショ
ン層４０が形成されている。
４，３６，３８にはそれぞれ、所定の位置にスルーホー
ル（図示せず）が形成されている。このスルーホール内
には導電性材料が埋め込まれてコンタクト部（図示せ
ず）が形成されている。このコンタクト部によって、各
層間絶縁層の上下に形成された配線層同士が電気的に接
続されている。さらに、第４層目の層間絶縁層３８の上
には、たとえば窒化シリコン層からなるパッシベーショ
ン層４０が形成されている。
【００２２】回路部１２０は、トランジスタ等の素子を
含む回路を含む。かかる回路としては、記憶回路、液晶
駆動回路、またはキャパシタや抵抗素子が形成されたア
ナログ回路等が挙げられる。また、前記記憶回路として
は、たとえば、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ
等が挙げられる。
含む回路を含む。かかる回路としては、記憶回路、液晶
駆動回路、またはキャパシタや抵抗素子が形成されたア
ナログ回路等が挙げられる。また、前記記憶回路として
は、たとえば、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ
等が挙げられる。
【００２３】回路部１２０には、回路部１２０に含まれ
るメモリ等を構成するトランジスタや他の素子（図示せ
ず）と電気的に接続する複数の配線層（図１では配線層
５０，６０のみを示す）が形成されている。図１に示す
半導体装置においては、配線層５０は第２層目の層間絶
縁層３４上に形成されており、配線層６０は第３層目の
層間絶縁層３６上に形成されている。
るメモリ等を構成するトランジスタや他の素子（図示せ
ず）と電気的に接続する複数の配線層（図１では配線層
５０，６０のみを示す）が形成されている。図１に示す
半導体装置においては、配線層５０は第２層目の層間絶
縁層３４上に形成されており、配線層６０は第３層目の
層間絶縁層３６上に形成されている。
【００２４】ヒューズ部１１０は、図１に示すように、
シリコン基板１０上に形成された開口部１６を含む領域
である。開口部１６は、半導体装置の所定の領域を、パ
ッシベーション層４０側から上部絶縁層３６ｂの途中ま
でエッチングすることにより形成される。また、ヒュー
ズ部１１０において、ヒューズ２０はこの開口部１６の
底部１６ａに複数個形成され、かつ所定のピッチで配列
している。
シリコン基板１０上に形成された開口部１６を含む領域
である。開口部１６は、半導体装置の所定の領域を、パ
ッシベーション層４０側から上部絶縁層３６ｂの途中ま
でエッチングすることにより形成される。また、ヒュー
ズ部１１０において、ヒューズ２０はこの開口部１６の
底部１６ａに複数個形成され、かつ所定のピッチで配列
している。
【００２５】ヒューズ２０は第２層目の層間絶縁層３４
上に形成されている。また、第２層目の層間絶縁層３４
上には、第１の絶縁層３３が形成されている。第１の絶
縁層３３は互いに隣接するヒューズ２０の間に埋め込ま
れている。さらに、第１の絶縁層３３上には、第２の絶
縁層３９が積層されている。
上に形成されている。また、第２層目の層間絶縁層３４
上には、第１の絶縁層３３が形成されている。第１の絶
縁層３３は互いに隣接するヒューズ２０の間に埋め込ま
れている。さらに、第１の絶縁層３３上には、第２の絶
縁層３９が積層されている。
【００２６】第１の絶縁層３３は、下部絶縁層３６ａと
同じ工程で積層される。また、第２の絶縁層３９は、上
部絶縁層３６ｂと同じ工程で積層される。したがって、
第１の絶縁層３３および第２の絶縁層３９はそれぞれ、
下部絶縁層３６ａおよび上部絶縁層３６ｂと同じ材料か
らなる。
同じ工程で積層される。また、第２の絶縁層３９は、上
部絶縁層３６ｂと同じ工程で積層される。したがって、
第１の絶縁層３３および第２の絶縁層３９はそれぞれ、
下部絶縁層３６ａおよび上部絶縁層３６ｂと同じ材料か
らなる。
【００２７】また、図１に示すように、第１の絶縁層３
３と第２の絶縁層３９との界面４２が、ヒューズ２０の
上面とほぼ同じレベルになるように形成されている。な
お、本実施の形態にかかる半導体装置のように、ヒュー
ズ２０の上に高融点金属の窒化物層２４が形成されてい
る場合、第１の絶縁層３３と第２の絶縁層３９との界面
４２が、高融点金属の窒化物層２４の上面とほぼ同じレ
ベルになるように形成されている。
３と第２の絶縁層３９との界面４２が、ヒューズ２０の
上面とほぼ同じレベルになるように形成されている。な
お、本実施の形態にかかる半導体装置のように、ヒュー
ズ２０の上に高融点金属の窒化物層２４が形成されてい
る場合、第１の絶縁層３３と第２の絶縁層３９との界面
４２が、高融点金属の窒化物層２４の上面とほぼ同じレ
ベルになるように形成されている。
【００２８】第１の絶縁層３３と第２の絶縁層３９との
界面４２が形成されるためには、少なくとも第１の絶縁
層３３と第２の絶縁層３９とが異なる成膜工程で形成さ
れることが必要である。一般に、接合する二層が異なる
成膜工程で形成されていれば、前記二層をそれぞれ構成
する材料の如何にかかわらず、界面４２が形成される。
すなわち、第１の絶縁層３３と第２の絶縁層３９とが異
なる成膜工程で形成されてさえいれば、第１の絶縁層３
３と第２の絶縁層３９との間に界面４２が形成される。
界面４２が形成されるためには、少なくとも第１の絶縁
層３３と第２の絶縁層３９とが異なる成膜工程で形成さ
れることが必要である。一般に、接合する二層が異なる
成膜工程で形成されていれば、前記二層をそれぞれ構成
する材料の如何にかかわらず、界面４２が形成される。
すなわち、第１の絶縁層３３と第２の絶縁層３９とが異
なる成膜工程で形成されてさえいれば、第１の絶縁層３
３と第２の絶縁層３９との間に界面４２が形成される。
【００２９】ここで、比較例として、第１の絶縁層３３
と第２の絶縁層３９との界面４２が形成されていない場
合を考える。この場合、ヒューズ２０の溶断の際に、ヒ
ューズ２０の下部に位置する第２層目の層間絶縁層３４
と下部絶縁層３６ａとの界面にクラックが生じることが
ある。特に、第２層目の層間絶縁層３４が下部絶縁層３
６ａよりも硬度が高い材料からなる場合、ヒューズ２０
の溶断の際に、ヒューズ２０を構成する材料の蒸発によ
りヒューズ２０周辺の絶縁層に印加されるエネルギーに
よって、より硬度が小さい下部絶縁層３６ａにクラック
が生じるおそれがある。クラックの発生は、ヒューズ部
の安定した溶断を困難にし、また、内部の素子や配線に
影響を与えるおそれがある。
と第２の絶縁層３９との界面４２が形成されていない場
合を考える。この場合、ヒューズ２０の溶断の際に、ヒ
ューズ２０の下部に位置する第２層目の層間絶縁層３４
と下部絶縁層３６ａとの界面にクラックが生じることが
ある。特に、第２層目の層間絶縁層３４が下部絶縁層３
６ａよりも硬度が高い材料からなる場合、ヒューズ２０
の溶断の際に、ヒューズ２０を構成する材料の蒸発によ
りヒューズ２０周辺の絶縁層に印加されるエネルギーに
よって、より硬度が小さい下部絶縁層３６ａにクラック
が生じるおそれがある。クラックの発生は、ヒューズ部
の安定した溶断を困難にし、また、内部の素子や配線に
影響を与えるおそれがある。
【００３０】これに対し、本実施の形態の半導体装置に
よれば、界面４２がヒューズ２０の上面とほぼ同じレベ
ルになるように形成されているため、ヒューズ２０を適
切に溶断することができる。すなわち、ヒューズ２０が
溶断されなかったり、あるいは溶断時にヒューズ２０周
辺の絶縁層にクラックが生じたりするのを防止すること
ができる。この理由について以下に説明する。
よれば、界面４２がヒューズ２０の上面とほぼ同じレベ
ルになるように形成されているため、ヒューズ２０を適
切に溶断することができる。すなわち、ヒューズ２０が
溶断されなかったり、あるいは溶断時にヒューズ２０周
辺の絶縁層にクラックが生じたりするのを防止すること
ができる。この理由について以下に説明する。
【００３１】界面４２がヒューズ２０の上面とほぼ同じ
レベルになるように形成されていることにより、ヒュー
ズ２０にレーザ光が照射された後、ヒューズ２０を構成
する材料が蒸発する際、ヒューズ２０より下部に位置す
る層間絶縁層（図１においては第２層目の層間絶縁層３
４）にクラックが生じる前に、界面４２に沿ってヒュー
ズ２０より上部に位置する絶縁層（図１においては第２
の絶縁層３９）にクラックが生じ、前記材料の蒸発とと
もに第２の絶縁層３９を局所的に除去することができ
る。これにより、クラックが発生することなくヒューズ
２０を適切に溶断することができる。その結果、歩留ま
りを向上させることができる。
レベルになるように形成されていることにより、ヒュー
ズ２０にレーザ光が照射された後、ヒューズ２０を構成
する材料が蒸発する際、ヒューズ２０より下部に位置す
る層間絶縁層（図１においては第２層目の層間絶縁層３
４）にクラックが生じる前に、界面４２に沿ってヒュー
ズ２０より上部に位置する絶縁層（図１においては第２
の絶縁層３９）にクラックが生じ、前記材料の蒸発とと
もに第２の絶縁層３９を局所的に除去することができ
る。これにより、クラックが発生することなくヒューズ
２０を適切に溶断することができる。その結果、歩留ま
りを向上させることができる。
【００３２】また、ヒューズ２０をより適切に溶断する
ためには、第２の絶縁層３９は、第１の絶縁層３３より
硬度が小さいことが好ましい。すなわち、第２の絶縁層
３９が第１の絶縁層３３よりも硬度が小さいことによ
り、ヒューズ２０の溶断において、ヒューズ２０を構成
する材料が蒸発する際、より硬度が小さい第２の絶縁層
３９にクラックが生じるので、前記材料の蒸発とともに
第２の絶縁層３９を局所的に除去しやすくなる。この結
果、ヒューズ２０の溶断がよりスムースに進行するた
め、ヒューズ２０をより適切に溶断することができる。
ためには、第２の絶縁層３９は、第１の絶縁層３３より
硬度が小さいことが好ましい。すなわち、第２の絶縁層
３９が第１の絶縁層３３よりも硬度が小さいことによ
り、ヒューズ２０の溶断において、ヒューズ２０を構成
する材料が蒸発する際、より硬度が小さい第２の絶縁層
３９にクラックが生じるので、前記材料の蒸発とともに
第２の絶縁層３９を局所的に除去しやすくなる。この結
果、ヒューズ２０の溶断がよりスムースに進行するた
め、ヒューズ２０をより適切に溶断することができる。
【００３３】本実施の形態においては、第１の絶縁層３
３がＦＳＧからなり、第２の絶縁層３９が酸化シリコン
からなる場合を示す。一般に、フッ素ドープされた酸化
シリコン層は、フッ素ドープされている分、通常の酸化
シリコン層より緻密性が高くなるため、通常の酸化シリ
コン層より硬度が大きい。このため、第２の絶縁層３９
は、第１の絶縁層３３より硬度が小さいため、ヒューズ
２０の溶断がよりスムースに進行し、ヒューズ２０をよ
り適切に溶断することができる。
３がＦＳＧからなり、第２の絶縁層３９が酸化シリコン
からなる場合を示す。一般に、フッ素ドープされた酸化
シリコン層は、フッ素ドープされている分、通常の酸化
シリコン層より緻密性が高くなるため、通常の酸化シリ
コン層より硬度が大きい。このため、第２の絶縁層３９
は、第１の絶縁層３３より硬度が小さいため、ヒューズ
２０の溶断がよりスムースに進行し、ヒューズ２０をよ
り適切に溶断することができる。
【００３４】また、ヒューズ２０の上は主に第３の絶縁
層３７によって覆われている。本実施の形態にかかる半
導体装置においては、ヒューズ２０の上に高融点金属の
窒化物層２４を介して第３の絶縁層３７が形成されてい
る。この第３の絶縁層３７は、下部絶縁層３６ａと同じ
工程で積層される。すなわち、第３の絶縁層３７は、第
１の絶縁層３３と同じ工程で形成される。この第３の絶
縁層３７は、必要に応じて除去することができる。たと
えば、上部絶縁層３６ｂを積層する前に、高融点金属の
窒化物層２４上に形成された下部絶縁層３６ａを除去す
ることにより、高融点金属の窒化物層２４の上に第３の
絶縁層３７が形成されるかわりに、第２の絶縁層３９が
形成される。
層３７によって覆われている。本実施の形態にかかる半
導体装置においては、ヒューズ２０の上に高融点金属の
窒化物層２４を介して第３の絶縁層３７が形成されてい
る。この第３の絶縁層３７は、下部絶縁層３６ａと同じ
工程で積層される。すなわち、第３の絶縁層３７は、第
１の絶縁層３３と同じ工程で形成される。この第３の絶
縁層３７は、必要に応じて除去することができる。たと
えば、上部絶縁層３６ｂを積層する前に、高融点金属の
窒化物層２４上に形成された下部絶縁層３６ａを除去す
ることにより、高融点金属の窒化物層２４の上に第３の
絶縁層３７が形成されるかわりに、第２の絶縁層３９が
形成される。
【００３５】また、ヒューズ２０上に形成される絶縁層
の膜厚は、０．２〜１μｍであることが望ましい。本実
施の形態の半導体装置のように、ヒューズ２０上に高融
点金属の窒化物層２４形成され、この高融点金属の窒化
物層２４上に第３の絶縁層３７が形成されている場合、
第３の絶縁層３７の膜厚が、０．２〜１μｍであること
が望ましい。
の膜厚は、０．２〜１μｍであることが望ましい。本実
施の形態の半導体装置のように、ヒューズ２０上に高融
点金属の窒化物層２４形成され、この高融点金属の窒化
物層２４上に第３の絶縁層３７が形成されている場合、
第３の絶縁層３７の膜厚が、０．２〜１μｍであること
が望ましい。
【００３６】ヒューズ２０上に形成される絶縁層の膜厚
が０．２μｍ未満であると、ヒューズ２０から水分等が
半導体装置に侵入するおそれがある。一方、ヒューズ２
０上に形成される絶縁層の膜厚が１μｍを超えると、波
長１．３μｍのレーザ光を用いて、アルミニウムからな
るヒューズ２０を溶断する場合、ヒューズ２０上へレー
ザ光を到達させるため、レーザ光のパワーを強くした
り、レーザ光の照射時間を長くしないとヒューズ２０を
溶断できない。しかしながら、レーザ光の照射時間が長
くなると、スループットが低下するという問題が生じ
る。また、レーザ光のパワーを強くすると、隣接するヒ
ューズに影響を与えることがある。以上により、ヒュー
ズ２０を的確に溶断することが困難となる場合がある。
これに対し、ヒューズ２０上に形成される絶縁層が０．
２〜１μｍであることにより、半導体装置の信頼性を損
なうことなく、レーザ光の照射によりヒューズ２０を適
切に溶断することができる。したがって、本実施の形態
の半導体装置においては、高融点金属の窒化物層２４上
に形成される第３の絶縁層３７が０．２〜１μｍである
ことにより、前述した効果を奏することができる。この
結果、半導体装置の歩留まりをさらに高めることができ
る。
が０．２μｍ未満であると、ヒューズ２０から水分等が
半導体装置に侵入するおそれがある。一方、ヒューズ２
０上に形成される絶縁層の膜厚が１μｍを超えると、波
長１．３μｍのレーザ光を用いて、アルミニウムからな
るヒューズ２０を溶断する場合、ヒューズ２０上へレー
ザ光を到達させるため、レーザ光のパワーを強くした
り、レーザ光の照射時間を長くしないとヒューズ２０を
溶断できない。しかしながら、レーザ光の照射時間が長
くなると、スループットが低下するという問題が生じ
る。また、レーザ光のパワーを強くすると、隣接するヒ
ューズに影響を与えることがある。以上により、ヒュー
ズ２０を的確に溶断することが困難となる場合がある。
これに対し、ヒューズ２０上に形成される絶縁層が０．
２〜１μｍであることにより、半導体装置の信頼性を損
なうことなく、レーザ光の照射によりヒューズ２０を適
切に溶断することができる。したがって、本実施の形態
の半導体装置においては、高融点金属の窒化物層２４上
に形成される第３の絶縁層３７が０．２〜１μｍである
ことにより、前述した効果を奏することができる。この
結果、半導体装置の歩留まりをさらに高めることができ
る。
【００３７】図１に示す半導体装置においては、ヒュー
ズ２０は、回路部１２０に形成された配線層５０と同じ
レベルの層に形成されている。配線層５０およびヒュー
ズ２０は同一のパターニング工程により形成することが
できる。したがって、この場合、配線層５０およびヒュ
ーズ２０はともに第２層目の層間絶縁層３４上に形成さ
れ、ほぼ等しい膜厚を有し、かつ、同一の材料によって
形成される。たとえば、配線層５０およびヒューズ２０
は導電性材料、例えばアルミニウム、銅、ポリシリコ
ン、タングステン、およびチタンから形成することがで
きる。
ズ２０は、回路部１２０に形成された配線層５０と同じ
レベルの層に形成されている。配線層５０およびヒュー
ズ２０は同一のパターニング工程により形成することが
できる。したがって、この場合、配線層５０およびヒュ
ーズ２０はともに第２層目の層間絶縁層３４上に形成さ
れ、ほぼ等しい膜厚を有し、かつ、同一の材料によって
形成される。たとえば、配線層５０およびヒューズ２０
は導電性材料、例えばアルミニウム、銅、ポリシリコ
ン、タングステン、およびチタンから形成することがで
きる。
【００３８】なお、本実施の形態の半導体装置において
は、回路部１２０を構成する配線層のうち、最上の配線
層６０より下の配線層（図１における配線層５０）と同
じレベルの層にヒューズ２０が形成されている場合を示
したが、ヒューズ２０を形成する位置はこの層に限定さ
れるわけではなく、他の配線層と同じレベルの層に形成
することもできる。最上の配線層６０より下の配線層と
同じレベルの層にヒューズ２０を形成する場合、ヒュー
ズ２０を最上の配線層まで引き上げるための配線が不要
となるため、回路設計上の自由度を大きくすることがで
きる。特に、最上の配線層と同じレベルに、外部との接
続に使用するパッド部が形成されている場合、外部と接
続するための電極をこのパッド部上に形成するために、
該パッド部上の絶縁層を除去する工程と、ヒューズを形
成するための開口部を形成するために、該ヒューズ上の
絶縁層を除去する工程とを同時に制御することができる
ため、製造プロセスの効率化を図ることができる。
は、回路部１２０を構成する配線層のうち、最上の配線
層６０より下の配線層（図１における配線層５０）と同
じレベルの層にヒューズ２０が形成されている場合を示
したが、ヒューズ２０を形成する位置はこの層に限定さ
れるわけではなく、他の配線層と同じレベルの層に形成
することもできる。最上の配線層６０より下の配線層と
同じレベルの層にヒューズ２０を形成する場合、ヒュー
ズ２０を最上の配線層まで引き上げるための配線が不要
となるため、回路設計上の自由度を大きくすることがで
きる。特に、最上の配線層と同じレベルに、外部との接
続に使用するパッド部が形成されている場合、外部と接
続するための電極をこのパッド部上に形成するために、
該パッド部上の絶縁層を除去する工程と、ヒューズを形
成するための開口部を形成するために、該ヒューズ上の
絶縁層を除去する工程とを同時に制御することができる
ため、製造プロセスの効率化を図ることができる。
【００３９】また、図１に示す半導体装置においては、
ヒューズ２０の上面および底面にはそれぞれ、高融点金
属の窒化物層２２，２４が形成されている。高融点金属
の窒化物層２２，２４は、高融点金属の窒化物層、ある
いは高融点金属の窒化物層と高融点金属層との積層から
なる。高融点金属の窒化物層２２，２４としては、たと
えば、窒化チタン、あるいは窒化チタンおよびチタンか
らなる積層が例示できる。同様に、回路部１２０を構成
する配線層５０の上面および底面にもそれぞれ高融点金
属の窒化物層５２，５４が形成されている。高融点金属
の窒化物層５２，５４も、ヒューズ２０の上面および底
面にそれぞれ形成される高融点金属の窒化物層２２，２
４と同じ工程で形成することができる。
ヒューズ２０の上面および底面にはそれぞれ、高融点金
属の窒化物層２２，２４が形成されている。高融点金属
の窒化物層２２，２４は、高融点金属の窒化物層、ある
いは高融点金属の窒化物層と高融点金属層との積層から
なる。高融点金属の窒化物層２２，２４としては、たと
えば、窒化チタン、あるいは窒化チタンおよびチタンか
らなる積層が例示できる。同様に、回路部１２０を構成
する配線層５０の上面および底面にもそれぞれ高融点金
属の窒化物層５２，５４が形成されている。高融点金属
の窒化物層５２，５４も、ヒューズ２０の上面および底
面にそれぞれ形成される高融点金属の窒化物層２２，２
４と同じ工程で形成することができる。
【００４０】高融点金属の窒化物層５２，５４は、配線
層５０の信頼性（ストレスマイグレーション耐性および
エレクトロマイグレーション耐性など）を向上させるた
めに形成される。さらに、窒化物層５４は、配線層５０
を加工する際のフォトリソグラフィ工程において反射防
止膜として使用される。
層５０の信頼性（ストレスマイグレーション耐性および
エレクトロマイグレーション耐性など）を向上させるた
めに形成される。さらに、窒化物層５４は、配線層５０
を加工する際のフォトリソグラフィ工程において反射防
止膜として使用される。
【００４１】（装置の製造プロセス）次に、図１に示す
本実施の形態の半導体装置の製造方法の一例について、
図１および図３を参照して説明する。図３は、図１に示
す半導体装置の一製造工程を模式的に示す断面図であ
る。
本実施の形態の半導体装置の製造方法の一例について、
図１および図３を参照して説明する。図３は、図１に示
す半導体装置の一製造工程を模式的に示す断面図であ
る。
【００４２】（１）まず、シリコン基板１０に素子分離
領域１２を形成した後、所定のパターンのレジスト（図
示せず）を基板上に形成してから、イオン注入により所
定の位置にウエル（図示せず）を形成する。続いて、シ
リコン基板１０上にトランジスタ（図示せず）を形成し
た後、公知のサリサイド技術によって、チタンまたはコ
バルト等の高融点金属を含むシリサイド層１１を形成す
る。つづいて、窒化シリコンを主成分とするストッパ層
１４をプラズマＣＶＤ法等により形成する。
領域１２を形成した後、所定のパターンのレジスト（図
示せず）を基板上に形成してから、イオン注入により所
定の位置にウエル（図示せず）を形成する。続いて、シ
リコン基板１０上にトランジスタ（図示せず）を形成し
た後、公知のサリサイド技術によって、チタンまたはコ
バルト等の高融点金属を含むシリサイド層１１を形成す
る。つづいて、窒化シリコンを主成分とするストッパ層
１４をプラズマＣＶＤ法等により形成する。
【００４３】次いで、ヒューズ部１１０においてヒュー
ズ２０、および回路部１２０において配線層５０，６０
を含む配線層（配線層５０，６０のみ図示する）をそれ
ぞれ形成するとともに、第１層目〜第４層目の層間絶縁
層３２、３４、３６、３８を順次積層する。第１層目〜
第４層目の層間絶縁層３２、３４、３６、３８は、ＨＤ
Ｐ法、オゾンＴＥＯＳ(tetraethylorthosilicate)法、
またはプラズマＣＶＤ法等によって形成し、必要に応じ
てＣＭＰ法で平坦化する。
ズ２０、および回路部１２０において配線層５０，６０
を含む配線層（配線層５０，６０のみ図示する）をそれ
ぞれ形成するとともに、第１層目〜第４層目の層間絶縁
層３２、３４、３６、３８を順次積層する。第１層目〜
第４層目の層間絶縁層３２、３４、３６、３８は、ＨＤ
Ｐ法、オゾンＴＥＯＳ(tetraethylorthosilicate)法、
またはプラズマＣＶＤ法等によって形成し、必要に応じ
てＣＭＰ法で平坦化する。
【００４４】（２）次に、ヒューズ２０および配線層５
０をともに、第２層目の層間絶縁層３４上に形成する。
以下、ヒューズ２０および配線層５０の形成工程につい
て説明する。
０をともに、第２層目の層間絶縁層３４上に形成する。
以下、ヒューズ２０および配線層５０の形成工程につい
て説明する。
【００４５】まず、第１層目および第２層目の層間絶縁
層３２，３４を形成した後、第２層目の層間絶縁層３４
上に、窒化チタン等の高融点金属の窒化物層、所定の膜
厚を有するアルミニウムからなる金属層、およびチタン
等の高融点金属層と窒化チタン等の高融点金属の窒化物
層との積層（いずれも図示せず）をスパッタリングによ
り形成し、続いて、これらの層を所定の形状にパターニ
ングする。この工程により、前記高融点金属の窒化物層
から高融点金属の窒化物層２２，５２が、アルミニウム
からなる金属層からヒューズ２２および配線層５０が、
および高融点金属の窒化物層と高融点金属層との積層か
ら高融点金属層の窒化物層２４，５４がそれぞれ形成さ
れる。このパターニング工程にて、ヒューズ２０は、所
定の膜厚、幅、およびピッチに形成し、配線層５０もヒ
ューズ２０と同様の膜厚に形成される。
層３２，３４を形成した後、第２層目の層間絶縁層３４
上に、窒化チタン等の高融点金属の窒化物層、所定の膜
厚を有するアルミニウムからなる金属層、およびチタン
等の高融点金属層と窒化チタン等の高融点金属の窒化物
層との積層（いずれも図示せず）をスパッタリングによ
り形成し、続いて、これらの層を所定の形状にパターニ
ングする。この工程により、前記高融点金属の窒化物層
から高融点金属の窒化物層２２，５２が、アルミニウム
からなる金属層からヒューズ２２および配線層５０が、
および高融点金属の窒化物層と高融点金属層との積層か
ら高融点金属層の窒化物層２４，５４がそれぞれ形成さ
れる。このパターニング工程にて、ヒューズ２０は、所
定の膜厚、幅、およびピッチに形成し、配線層５０もヒ
ューズ２０と同様の膜厚に形成される。
【００４６】（３）次に、第３層目の層間絶縁層３６の
積層工程について説明する。
積層工程について説明する。
【００４７】まず、第２層目の層間絶縁層３４、ヒュー
ズ２０を構成する高融点金属の窒化物層２４、および配
線層５０の上に、ＦＳＧからなる下部絶縁層３６ａを積
層する。この工程により、図３に示すように、第２層目
の層間絶縁層３４および高融点金属の窒化物層２４の上
に下部絶縁層３６ａが積層される。ここで、下部絶縁層
３６ａの上面が、ヒューズ２０の上面（図１では高融点
金属の窒化物層２４の上面）とほぼ同じレベルとなるよ
うに、膜厚を設定する。
ズ２０を構成する高融点金属の窒化物層２４、および配
線層５０の上に、ＦＳＧからなる下部絶縁層３６ａを積
層する。この工程により、図３に示すように、第２層目
の層間絶縁層３４および高融点金属の窒化物層２４の上
に下部絶縁層３６ａが積層される。ここで、下部絶縁層
３６ａの上面が、ヒューズ２０の上面（図１では高融点
金属の窒化物層２４の上面）とほぼ同じレベルとなるよ
うに、膜厚を設定する。
【００４８】なお、高融点金属の窒化物層２４の上に積
層した下部絶縁層３６ａから、後述する工程によって、
第３の絶縁層３７が形成される。
層した下部絶縁層３６ａから、後述する工程によって、
第３の絶縁層３７が形成される。
【００４９】つづいて、下部絶縁層３６ａ上に、酸化シ
リコンからなる上部絶縁層３６ｂを積層する。以上の工
程により、下部絶縁層３６ａおよび上部絶縁層３６ｂか
らなる第３層目の層間絶縁層３６が形成される。
リコンからなる上部絶縁層３６ｂを積層する。以上の工
程により、下部絶縁層３６ａおよび上部絶縁層３６ｂか
らなる第３層目の層間絶縁層３６が形成される。
【００５０】（４）次に、第３層目の層間絶縁層３６上
に配線層６０を形成する。
に配線層６０を形成する。
【００５１】配線層６０の形成は、配線層５０と同様
に、スパッタリングおよびパターニングにて行なう。こ
れにより、第３層目の層間絶縁層３６上に、所定の膜厚
を有し、上面および底面にそれぞれ高融点金属層の窒化
物層６２，６４が形成された配線層６０を形成する。
に、スパッタリングおよびパターニングにて行なう。こ
れにより、第３層目の層間絶縁層３６上に、所定の膜厚
を有し、上面および底面にそれぞれ高融点金属層の窒化
物層６２，６４が形成された配線層６０を形成する。
【００５２】なお、各層間絶縁層には、配線層同士を電
気的に接続するためにコンタクト部（図示せず）を形成
する。コンタクト部は、各層間絶縁層を貫通するコンタ
クトホール（図示せず）を設け、このコンタクトホール
に、たとえばスパッタリング等により導電性材料を埋め
込むことにより形成される。
気的に接続するためにコンタクト部（図示せず）を形成
する。コンタクト部は、各層間絶縁層を貫通するコンタ
クトホール（図示せず）を設け、このコンタクトホール
に、たとえばスパッタリング等により導電性材料を埋め
込むことにより形成される。
【００５３】さらに、配線層６０を第４層目の層間絶縁
層３８で埋め込んだ後、第４層目の層間絶縁層３８の上
に、窒化シリコン等からなるパシベーション層４０を形
成する。
層３８で埋め込んだ後、第４層目の層間絶縁層３８の上
に、窒化シリコン等からなるパシベーション層４０を形
成する。
【００５４】（５）次に、半導体装置の所定の領域を、
パッシベーション層４０側から上部絶縁層３６ｂの途中
までエッチングすることにより、図１に示すように、開
口部１６を形成する。この工程において、ヒューズ２０
が開口部１６の底部１６ａにくるように、開口部１６が
形成される。また、ヒューズ２０の腐食を防止するた
め、図４に示すように、ヒューズ２０の上が所定の膜厚
の絶縁層で覆われるように、上部絶縁層３６ｂをエッチ
ングする。この工程において、高融点金属の窒化物層２
４上に形成された上部絶縁層３６ｂが所定の膜厚にエッ
チングされ、高融点金属の窒化物層２４の上に第３の絶
縁層３７が形成される。また、隣接するヒューズ２０の
間に第１の絶縁層３３が埋め込まれて形成されている。
さらに、第１の絶縁層３３の上に第２の絶縁層３９が形
成される。第１の絶縁層３３および第２の絶縁層３９は
それぞれ下部絶縁層３６ａおよび上部絶縁層３６ｂから
形成される。この第１の絶縁層３３と第２の絶縁層３９
との界面４２は、ヒューズ２０の上面（図１では高融点
金属の窒化物層２４の上面）とほぼ同じレベルに形成さ
れる。
パッシベーション層４０側から上部絶縁層３６ｂの途中
までエッチングすることにより、図１に示すように、開
口部１６を形成する。この工程において、ヒューズ２０
が開口部１６の底部１６ａにくるように、開口部１６が
形成される。また、ヒューズ２０の腐食を防止するた
め、図４に示すように、ヒューズ２０の上が所定の膜厚
の絶縁層で覆われるように、上部絶縁層３６ｂをエッチ
ングする。この工程において、高融点金属の窒化物層２
４上に形成された上部絶縁層３６ｂが所定の膜厚にエッ
チングされ、高融点金属の窒化物層２４の上に第３の絶
縁層３７が形成される。また、隣接するヒューズ２０の
間に第１の絶縁層３３が埋め込まれて形成されている。
さらに、第１の絶縁層３３の上に第２の絶縁層３９が形
成される。第１の絶縁層３３および第２の絶縁層３９は
それぞれ下部絶縁層３６ａおよび上部絶縁層３６ｂから
形成される。この第１の絶縁層３３と第２の絶縁層３９
との界面４２は、ヒューズ２０の上面（図１では高融点
金属の窒化物層２４の上面）とほぼ同じレベルに形成さ
れる。
【００５５】（ヒューズの溶断方法）続いて、図１に示
す半導体装置に形成されたヒューズ２０の溶断工程の一
例について、図４および図５を参照して説明する。図４
は、ヒューズ２０の溶断工程を模式的に示す断面図であ
る。図５は、溶断されたヒューズ２８を模式的に示す断
面図である。
す半導体装置に形成されたヒューズ２０の溶断工程の一
例について、図４および図５を参照して説明する。図４
は、ヒューズ２０の溶断工程を模式的に示す断面図であ
る。図５は、溶断されたヒューズ２８を模式的に示す断
面図である。
【００５６】図４に示すように、図示されない冗長メモ
リセルを使用するために、対応するヒューズ２０にレー
ザ光源（図示せず）からレーザ光１９を照射する。これ
により、レーザ光１９が照射されたヒューズ２０が溶断
される。レーザ光の波長や出力等は、ヒューズ２０、ヒ
ューズ２０の上面に形成される高融点金属層の窒化物層
２４、および高融点金属層の窒化物層２４上に形成され
る第３の絶縁層３７の材質や膜厚によって適宜決定され
る。
リセルを使用するために、対応するヒューズ２０にレー
ザ光源（図示せず）からレーザ光１９を照射する。これ
により、レーザ光１９が照射されたヒューズ２０が溶断
される。レーザ光の波長や出力等は、ヒューズ２０、ヒ
ューズ２０の上面に形成される高融点金属層の窒化物層
２４、および高融点金属層の窒化物層２４上に形成され
る第３の絶縁層３７の材質や膜厚によって適宜決定され
る。
【００５７】図４に示す工程により溶断されたヒューズ
２８の模式図を図５に示す。図４に示すヒューズ２０が
溶断されると、ヒューズ２０とともに、高融点金属層の
窒化物層２２，２４およびヒューズ２０上に形成された
絶縁層（第３の絶縁層３７や第２の絶縁層３９の一部）
が局所的に除去され、図５に示すように、ヒューズ部１
１０には溝１７が形成される。
２８の模式図を図５に示す。図４に示すヒューズ２０が
溶断されると、ヒューズ２０とともに、高融点金属層の
窒化物層２２，２４およびヒューズ２０上に形成された
絶縁層（第３の絶縁層３７や第２の絶縁層３９の一部）
が局所的に除去され、図５に示すように、ヒューズ部１
１０には溝１７が形成される。
【００５８】本実施の形態の半導体装置においては、第
１の絶縁層３３と第２の絶縁層３９との界面４２が、ヒ
ューズ２０の上面とほぼ同じレベルとなるように、第１
の絶縁層３３および第２の絶縁層３９が形成されてい
る。このため、前述した理由により、ヒューズ２０を適
切に溶断することができる。その結果、歩留まりを高め
ることができる。さらに、本実施の形態の半導体装置に
おいては、第２の絶縁層３９が第１の絶縁層３３より硬
度が小さい。このため、前述した理由により、ヒューズ
２０の溶断がよりスムースに進行するため、ヒューズ２
０をより適切に溶断することができる。
１の絶縁層３３と第２の絶縁層３９との界面４２が、ヒ
ューズ２０の上面とほぼ同じレベルとなるように、第１
の絶縁層３３および第２の絶縁層３９が形成されてい
る。このため、前述した理由により、ヒューズ２０を適
切に溶断することができる。その結果、歩留まりを高め
ることができる。さらに、本実施の形態の半導体装置に
おいては、第２の絶縁層３９が第１の絶縁層３３より硬
度が小さい。このため、前述した理由により、ヒューズ
２０の溶断がよりスムースに進行するため、ヒューズ２
０をより適切に溶断することができる。
【図１】本発明の一実施の形態にかかる半導体装置を模
式的に示す断面図である。
式的に示す断面図である。
【図２】図１に示す半導体装置において、ヒューズを模
式的に示す平面図である。
式的に示す平面図である。
【図３】図１に示す半導体装置の一製造工程を模式的に
示す断面図である。
示す断面図である。
【図４】図１に示す半導体装置に対するヒューズの溶断
工程を模式的に示す断面図である。
工程を模式的に示す断面図である。
【図５】図４に示す工程によって溶断されたヒューズを
模式的に示す断面図である。
模式的に示す断面図である。
１０ シリコン基板
１１ シリサイド層
１２ 素子分離領域
１４ ストッパ層
１６ 開口部
１６ａ 開口部１６の底部
１７ 溝
１９ レーザ光
２０ ヒューズ
２２，２４ 高融点金属層の窒化物層
２８ 溶断されたヒューズ
３２ 第１層目の層間絶縁層
３３ 第１の絶縁層
３４ 第２層目の層間絶縁層
３６ 第３層目の層間絶縁層
３６ａ 下部絶縁層
３６ｂ 上部絶縁層
３７ 第３の絶縁層
３８ 第４層目の層間絶縁層
３９ 第２の絶縁層
４０ パッシベーション層
４２ 第１の絶縁層３３と第２の絶縁層３９との界面
５０，６０ 配線層
５２，５４，６２，６４ 高融点金属層の窒化物層
１１０ ヒューズ部
１２０ 回路部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/82
H01L 21/822
H01L 21/3205
H01L 27/04
H01L 27/10
G06F 17/50
Claims (14)
- 【請求項１】 所定のピッチで配列された複数のヒュー
ズであって、レーザ光照射により溶断されるヒューズ
と、 互いに隣接する前記ヒューズの間に埋め込まれたＦＳＧ
からなる第１の絶縁層と、 前記第１の絶縁層上に形成された酸化シリコンからなる
第２の絶縁層と、を含む半導体装置であって、 前記ヒューズの上面と、前記第１の絶縁層と前記第２の
絶縁層との界面とは、ほぼ同じレベルにあることを特徴
とする半導体装置。 - 【請求項２】 請求項１において、 前記第１および第２の絶縁層は、異なる工程により形成
される、半導体装置。 - 【請求項３】 請求項１において、 前記第２の絶縁層は、前記第１の絶縁層より硬度が小さ
い、半導体装置。 - 【請求項４】 請求項１〜３のいずれかにおいて、前記ヒューズ上に第３の絶縁層が形成されている、半導
体装置。 - 【請求項５】 請求項４において、 前記第３の絶縁層は、前記第１の絶縁層と同じ工程によ
り形成される、半導体装置。 - 【請求項６】 所定のピッチで配列された複数のヒュー
ズであって、レーザ光照射により溶断されるヒューズ
と、 互いに隣接する前記ヒューズの間に埋め込まれた第１の
絶縁層と、 前記第１の絶縁層上に形成された第２の絶縁層と、 前記ヒューズ上に形成された第３の絶縁層と、を含む半
導体装置であって、 前記第３の絶縁層は、前記第１の絶縁層と同じ工程によ
り形成され、 前記ヒューズの上面と、前記第１の絶縁層と前記第２の
絶縁層との界面とは、ほぼ同じレベルにあることを特徴
とする 半導体装置。 - 【請求項７】 請求項６において、 前記第１および第２の絶縁層は、異なる工程により形成
される、半導体装置。 - 【請求項８】 請求項６において、 前記第２の絶縁層は、前記第１の絶縁層より硬度が小さ
い、半導体装置。 - 【請求項９】 請求項６において、 前記第１の絶縁層がＦＳＧからなり、 前記第２の絶縁層が酸化シリコンからなる、半導体装
置。 - 【請求項１０】 請求項１〜９のいずれかにおいて、 前記第３の絶縁層の膜厚が、０．２〜１μｍである、半
導体装置。 - 【請求項１１】 請求項１〜１０のいずれかにおいて、 前記ヒューズは、半導体基板上に形成された開口部の底
部に形成される、半導体装置。 - 【請求項１２】 請求項１〜１１のいずれかにおいて、 さらに、多層配線構造を有する回路部を含み、 前記ヒューズは、前記回路部を構成する配線層の一つと
同じレベルの層に形成されている、半導体装置。 - 【請求項１３】 請求項１２において、 前記ヒューズは、前記回路部を構成する配線層のうち、
最上の配線層より下の配線層と同じレベルの層に形成さ
れている、半導体装置。 - 【請求項１４】 請求項１２において、 前記ヒューズの膜厚は、前記回路部を構成する配線層の
一つの膜厚とほぼ等しい、半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001224689A JP3485110B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置 |
| CN02126950.5A CN1286176C (zh) | 2001-07-25 | 2002-07-24 | 半导体器件 |
| US10/202,044 US6750529B2 (en) | 2001-07-25 | 2002-07-25 | Semiconductor devices including fuses and multiple insulation layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001224689A JP3485110B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003037167A JP2003037167A (ja) | 2003-02-07 |
| JP3485110B2 true JP3485110B2 (ja) | 2004-01-13 |
Family
ID=19057808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001224689A Expired - Fee Related JP3485110B2 (ja) | 2001-07-25 | 2001-07-25 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6750529B2 (ja) |
| JP (1) | JP3485110B2 (ja) |
| CN (1) | CN1286176C (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003037164A (ja) | 2001-07-25 | 2003-02-07 | Seiko Epson Corp | 半導体装置 |
| JP2004055876A (ja) * | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| JP2004311638A (ja) * | 2003-04-04 | 2004-11-04 | Renesas Technology Corp | 半導体装置 |
| JP4599826B2 (ja) * | 2003-10-30 | 2010-12-15 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
| US20050127475A1 (en) * | 2003-12-03 | 2005-06-16 | International Business Machines Corporation | Apparatus and method for electronic fuse with improved esd tolerance |
| US20050205965A1 (en) * | 2004-03-18 | 2005-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having a fuse including an aluminum layer |
| KR100534102B1 (ko) * | 2004-04-21 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들 |
| KR100703983B1 (ko) * | 2006-02-07 | 2007-04-09 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100722774B1 (ko) * | 2006-05-09 | 2007-05-30 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| KR100833424B1 (ko) * | 2006-06-30 | 2008-05-29 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 금속배선 제조방법 |
| JP5743535B2 (ja) * | 2010-12-27 | 2015-07-01 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2018170455A (ja) * | 2017-03-30 | 2018-11-01 | エイブリック株式会社 | 半導体装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09172087A (ja) | 1995-12-19 | 1997-06-30 | Toshiba Corp | 半導体装置 |
| JPH1187521A (ja) | 1997-09-12 | 1999-03-30 | Toshiba Microelectron Corp | 半導体装置及びその製造方法 |
| JPH11260922A (ja) | 1998-03-13 | 1999-09-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6413848B1 (en) | 1998-07-17 | 2002-07-02 | Lsi Logic Corporation | Self-aligned fuse structure and method with dual-thickness dielectric |
| KR100294346B1 (ko) * | 1998-11-07 | 2001-07-12 | 허인구 | 제거가능한 토목용 앵커 |
| JP2000243845A (ja) | 1999-02-23 | 2000-09-08 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000268699A (ja) | 1999-03-18 | 2000-09-29 | Toshiba Corp | フューズ回路 |
| JP2001250867A (ja) * | 2000-03-07 | 2001-09-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6509624B1 (en) | 2000-09-29 | 2003-01-21 | International Business Machines Corporation | Semiconductor fuses and antifuses in vertical DRAMS |
| JP4079600B2 (ja) * | 2001-03-06 | 2008-04-23 | 株式会社東芝 | 半導体装置 |
| JP3551944B2 (ja) | 2001-07-25 | 2004-08-11 | セイコーエプソン株式会社 | 半導体装置 |
| JP2003037164A (ja) | 2001-07-25 | 2003-02-07 | Seiko Epson Corp | 半導体装置 |
| TWI421439B (zh) | 2008-03-21 | 2014-01-01 | Liquidleds Lighting Corp | Glass package LED bulb and its manufacturing method |
-
2001
- 2001-07-25 JP JP2001224689A patent/JP3485110B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-24 CN CN02126950.5A patent/CN1286176C/zh not_active Expired - Fee Related
- 2002-07-25 US US10/202,044 patent/US6750529B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1399328A (zh) | 2003-02-26 |
| US6750529B2 (en) | 2004-06-15 |
| JP2003037167A (ja) | 2003-02-07 |
| CN1286176C (zh) | 2006-11-22 |
| US20030052385A1 (en) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100663364B1 (ko) | 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들 | |
| US7556989B2 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
| KR100271746B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2000114382A (ja) | 半導体装置 | |
| JP3485110B2 (ja) | 半導体装置 | |
| JP3667507B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002043432A (ja) | 半導体装置およびその製造方法 | |
| JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
| JP3584928B2 (ja) | 半導体装置 | |
| JP3551944B2 (ja) | 半導体装置 | |
| JP4083441B2 (ja) | ヒューズを備えた半導体装置及びヒューズ切断方法 | |
| JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| US20070013025A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP4762173B2 (ja) | 半導体集積回路装置 | |
| JPH11340434A (ja) | 半導体装置及びその製造方法 | |
| US6876015B2 (en) | Semiconductor devices | |
| US7667290B2 (en) | Semiconductor device including a laser light blocking layer which overlaps fuses | |
| JPH10261720A (ja) | 半導体装置およびその製造方法 | |
| KR101025738B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
| JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR101062820B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
| JP2000114377A (ja) | 半導体装置 | |
| KR20020005853A (ko) | 반도체 집적회로의 제조 방법 | |
| KR20030057700A (ko) | 이중 퓨즈 구조를 가진 반도체 소자 제조방법 | |
| KR20060075233A (ko) | 반도체 메모리 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |