JP2001230046A - Ｅｓｄ素子とその製造方法 - Google Patents
Ｅｓｄ素子とその製造方法Info
- Publication number
- JP2001230046A JP2001230046A JP2000039196A JP2000039196A JP2001230046A JP 2001230046 A JP2001230046 A JP 2001230046A JP 2000039196 A JP2000039196 A JP 2000039196A JP 2000039196 A JP2000039196 A JP 2000039196A JP 2001230046 A JP2001230046 A JP 2001230046A
- Authority
- JP
- Japan
- Prior art keywords
- transient voltage
- voltage protection
- protection layer
- esd element
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 基材２に上電極３が形成された上部に液
状の過渡電圧保護材料を付着硬化させて過渡電圧保護層
６を形成する工程を含むＥＳＤ素子１の製造方法につい
て、過渡電圧保護層６が丸くドーム状に形成されること
に伴う問題点、即ち、デバイス特性のばらつきと、ＰＣ
Ｂへの実装効率と、耐衝撃性を改善できるようなＥＳＤ
素子とその製造方法の提供。 【解決手段】 基材２と上電極３の上部に、水平面方向
で上端部の高さ位置が均一な枠状の土手部８を形成し、
その内側に液状の過渡電圧保護材料を付着硬化させて、
上面が平坦な過渡電圧保護層６を形成する。
状の過渡電圧保護材料を付着硬化させて過渡電圧保護層
６を形成する工程を含むＥＳＤ素子１の製造方法につい
て、過渡電圧保護層６が丸くドーム状に形成されること
に伴う問題点、即ち、デバイス特性のばらつきと、ＰＣ
Ｂへの実装効率と、耐衝撃性を改善できるようなＥＳＤ
素子とその製造方法の提供。 【解決手段】 基材２と上電極３の上部に、水平面方向
で上端部の高さ位置が均一な枠状の土手部８を形成し、
その内側に液状の過渡電圧保護材料を付着硬化させて、
上面が平坦な過渡電圧保護層６を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、回路内のＩＣ等を
静電気等の過渡電圧から保護するためにプリント回路基
板に実装されるサージ吸収素子とその製造方法に関す
る。
静電気等の過渡電圧から保護するためにプリント回路基
板に実装されるサージ吸収素子とその製造方法に関す
る。
【０００２】
【従来の技術】サージ吸収素子（本明細書においてＥＳ
Ｄ素子という）は、回路内に侵入した静電気等による過
渡電圧から回路内のＩＣ等の破壊を防止するために、プ
リント回路基板（以下、ＰＣＢという）の信号線とＧＮ
Ｄ線の間に接続させるようにして実装するものである。
即ちＥＳＤ素子は、過電圧からＩＣ等を保護しその破壊
を防止するための砦として機能するものである。
Ｄ素子という）は、回路内に侵入した静電気等による過
渡電圧から回路内のＩＣ等の破壊を防止するために、プ
リント回路基板（以下、ＰＣＢという）の信号線とＧＮ
Ｄ線の間に接続させるようにして実装するものである。
即ちＥＳＤ素子は、過電圧からＩＣ等を保護しその破壊
を防止するための砦として機能するものである。
【０００３】図３はその一従来例を示す図で、ＥＳＤ素
子１は、基材２の表面に凸形状の上電極３が、その裏面
に基板回路の信号線とＧＮＤ線に各々接続される一対の
下電極４がそれぞれ形成されていて、これらの電極３，
４は互いに基材２の両端末に形成されているターミネー
ト電極５によって電気的に接続されている。
子１は、基材２の表面に凸形状の上電極３が、その裏面
に基板回路の信号線とＧＮＤ線に各々接続される一対の
下電極４がそれぞれ形成されていて、これらの電極３，
４は互いに基材２の両端末に形成されているターミネー
ト電極５によって電気的に接続されている。
【０００４】そして上電極３には、ギャップｇを隔てて
対向する両上電極３の突部３ａを覆うように過渡電圧保
護層６が形成されている。ＥＳＤ素子１は、非常に大き
な絶縁抵抗を持っており信号入力側からの信号をそのま
ま信号出力側に伝えるが、静電気等の過渡電圧が基板回
路に侵入すると、この過渡電圧保護層６によって数nsの
時間内で数Ω以下の低インピーダンスに低下し、過渡電
圧を下電極４を通じて基板回路のＧＮＤ線に回避させる
ようになっている。７はエポキシ樹脂等の合成樹脂を加
熱硬化させて形成した保護層で、過渡電圧保護層６はこ
の保護層７によって物理的・化学的な外乱から保護され
ている。
対向する両上電極３の突部３ａを覆うように過渡電圧保
護層６が形成されている。ＥＳＤ素子１は、非常に大き
な絶縁抵抗を持っており信号入力側からの信号をそのま
ま信号出力側に伝えるが、静電気等の過渡電圧が基板回
路に侵入すると、この過渡電圧保護層６によって数nsの
時間内で数Ω以下の低インピーダンスに低下し、過渡電
圧を下電極４を通じて基板回路のＧＮＤ線に回避させる
ようになっている。７はエポキシ樹脂等の合成樹脂を加
熱硬化させて形成した保護層で、過渡電圧保護層６はこ
の保護層７によって物理的・化学的な外乱から保護され
ている。
【０００５】ところでＥＳＤ素子１の重要な機能を担う
過渡電圧保護層６は、図４のように多数の上電極３が形
成されたシート状の基材２に、熱硬化性ラバーや合成樹
脂等に導電性微粉末を混入し、これを有機溶媒で溶解し
た液状の過渡電圧保護材料を、各上電極３のギャップｇ
を位置目標としてディスペンス又はスクリーン印刷によ
って連続的に滴下又は印刷していき、これらを乾燥硬化
することで形成される。なお、一つ一つのＥＳＤ素子１
は、シート状の基材２を水平・垂直の各方向へ延びる切
断線Ｃｈ，Ｃｖで切断して形成されるようになってい
る。
過渡電圧保護層６は、図４のように多数の上電極３が形
成されたシート状の基材２に、熱硬化性ラバーや合成樹
脂等に導電性微粉末を混入し、これを有機溶媒で溶解し
た液状の過渡電圧保護材料を、各上電極３のギャップｇ
を位置目標としてディスペンス又はスクリーン印刷によ
って連続的に滴下又は印刷していき、これらを乾燥硬化
することで形成される。なお、一つ一つのＥＳＤ素子１
は、シート状の基材２を水平・垂直の各方向へ延びる切
断線Ｃｈ，Ｃｖで切断して形成されるようになってい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、ギャッ
プｇを目掛けて滴下した過渡電圧保護材料は、その表面
張力、また基材２と上電極３とのぬれ性に応じて、図５
（ｂ）のように丸くドーム状に盛り上がってしまうこと
がある。そのため乾燥硬化後の過渡電圧保護層６も同じ
く丸いドーム状に盛り上がり、ＥＳＤ素子１をＰＣＢへ
実装する際に次のような問題を生じさせる要因となる。
プｇを目掛けて滴下した過渡電圧保護材料は、その表面
張力、また基材２と上電極３とのぬれ性に応じて、図５
（ｂ）のように丸くドーム状に盛り上がってしまうこと
がある。そのため乾燥硬化後の過渡電圧保護層６も同じ
く丸いドーム状に盛り上がり、ＥＳＤ素子１をＰＣＢへ
実装する際に次のような問題を生じさせる要因となる。
【０００７】その一つは実装効率の低下という問題であ
る。ＥＳＤ素子１をＰＣＢへ実装する際には、自動実装
機の吸着ノズルでＥＳＤ素子１の上面を吸着して持ち上
げてからＰＣＢの所定位置へ移送し載置するようにして
いる。ところが、過渡電圧保護層６が丸くドーム状に形
成されていると、その上にオーバーコートした保護層７
もそれに倣って同じくドーム状に形成されてしまうた
め、吸着ノズルＮの吸着口をちょうど保護層７の頂部に
位置決めさせないと、図５（ｂ）のＥＳＤ素子１のよう
にエアリークが生じて上手く吸着できないことがある。
つまり、吸着ノズルの高い位置決め精度が要求されるこ
とになる。ところが吸着ノズルＮの位置決めが上手くで
きた場合でも、過渡電圧保護材料の滴下が上手くいか
ず、ＥＳＤ素子１′のように過渡電圧保護層６がギャッ
プｇからずれて形成されていると、やはり吸着するのは
不可能である。そして吸着不可能であると、ＥＳＤ素子
１のＰＣＢへの実装効率が低下する。
る。ＥＳＤ素子１をＰＣＢへ実装する際には、自動実装
機の吸着ノズルでＥＳＤ素子１の上面を吸着して持ち上
げてからＰＣＢの所定位置へ移送し載置するようにして
いる。ところが、過渡電圧保護層６が丸くドーム状に形
成されていると、その上にオーバーコートした保護層７
もそれに倣って同じくドーム状に形成されてしまうた
め、吸着ノズルＮの吸着口をちょうど保護層７の頂部に
位置決めさせないと、図５（ｂ）のＥＳＤ素子１のよう
にエアリークが生じて上手く吸着できないことがある。
つまり、吸着ノズルの高い位置決め精度が要求されるこ
とになる。ところが吸着ノズルＮの位置決めが上手くで
きた場合でも、過渡電圧保護材料の滴下が上手くいか
ず、ＥＳＤ素子１′のように過渡電圧保護層６がギャッ
プｇからずれて形成されていると、やはり吸着するのは
不可能である。そして吸着不可能であると、ＥＳＤ素子
１のＰＣＢへの実装効率が低下する。
【０００８】また、製造時に良品であっても実装時に不
良品化する、という問題もある。上述のようにＥＳＤ素
子１の吸着時には吸着ノズルＮの吸着口がちょうど保護
層７の頂部に位置決めされればよいが、その何れかが少
しでも位置ずれしていると吸着が難しいため、吸着ノズ
ルＮの先端を保護層７の頂部よりも若干下方に位置決め
させるようにして、頂部の下側であっても吸着できるよ
うな吸着余裕を持たせることがある。しかしながら、こ
の場合には、吸着ノズルＮを位置決めさせた際にその先
端が保護層７と衝突して、その衝撃によって過渡電圧保
護層６にクラックが生じてしまうことがある。すると、
製造時に良品であるＥＳＤ素子１が実装時に不良品化し
てしまうという問題が生じる。
良品化する、という問題もある。上述のようにＥＳＤ素
子１の吸着時には吸着ノズルＮの吸着口がちょうど保護
層７の頂部に位置決めされればよいが、その何れかが少
しでも位置ずれしていると吸着が難しいため、吸着ノズ
ルＮの先端を保護層７の頂部よりも若干下方に位置決め
させるようにして、頂部の下側であっても吸着できるよ
うな吸着余裕を持たせることがある。しかしながら、こ
の場合には、吸着ノズルＮを位置決めさせた際にその先
端が保護層７と衝突して、その衝撃によって過渡電圧保
護層６にクラックが生じてしまうことがある。すると、
製造時に良品であるＥＳＤ素子１が実装時に不良品化し
てしまうという問題が生じる。
【０００９】そして更にはデバイス特性に個体差が生じ
てしまう、という問題が生じる。つまり、図５（ｂ）で
示すように過渡電圧保護層６が丸くドーム状に形成され
ていると、上電極３の表面からの厚みが不均一となるた
め、電界分布が変化して過渡電圧が印加された際に低イ
ンピーダンスに変化するときの電圧も変化してしまう。
この場合、図４で示す全てのＥＳＤ素子１について過渡
電圧保護層６の丸みが同じであれば素子毎の個体差が生
じることはない。しかし実際には、過渡電圧保護材料を
ディスペンスしたときの液量を寸分違わず制御するのは
困難であり、また上電極３ごとのぬれ性を同じにするの
も不可能である。したがって、ＥＳＤ素子１ごとにドー
ム状の丸みにも個体差が見られることがあるため、その
結果デバイス特性に個体差が生じることになる。このこ
とは、過渡電圧保護層６がギャップｇに対してずれてい
るようなＥＳＤ素子１′であれば余計に個体差が著し
い。
てしまう、という問題が生じる。つまり、図５（ｂ）で
示すように過渡電圧保護層６が丸くドーム状に形成され
ていると、上電極３の表面からの厚みが不均一となるた
め、電界分布が変化して過渡電圧が印加された際に低イ
ンピーダンスに変化するときの電圧も変化してしまう。
この場合、図４で示す全てのＥＳＤ素子１について過渡
電圧保護層６の丸みが同じであれば素子毎の個体差が生
じることはない。しかし実際には、過渡電圧保護材料を
ディスペンスしたときの液量を寸分違わず制御するのは
困難であり、また上電極３ごとのぬれ性を同じにするの
も不可能である。したがって、ＥＳＤ素子１ごとにドー
ム状の丸みにも個体差が見られることがあるため、その
結果デバイス特性に個体差が生じることになる。このこ
とは、過渡電圧保護層６がギャップｇに対してずれてい
るようなＥＳＤ素子１′であれば余計に個体差が著し
い。
【００１０】
【課題を解決するための手段】以上のような、従来のＥ
ＳＤ素子の問題を解消するためになされたのが本発明で
ある。即ち、本発明は、デバイス特性のばらつきと、Ｐ
ＣＢへの実装効率と、耐衝撃性とを改善できるようなＥ
ＳＤ素子とその製造方法を提供することを目的としてい
る。
ＳＤ素子の問題を解消するためになされたのが本発明で
ある。即ち、本発明は、デバイス特性のばらつきと、Ｐ
ＣＢへの実装効率と、耐衝撃性とを改善できるようなＥ
ＳＤ素子とその製造方法を提供することを目的としてい
る。
【００１１】そしてこれらの目的を達成すべく本発明が
提供するＥＳＤ素子の製造方法は、基材に電極が形成さ
れた上部に液状の過渡電圧保護材料を付着硬化させて過
渡電圧保護層を形成する工程を含む構成を基本とし、前
記上部に、水平面方向で上端部の高さ位置が均一な枠状
の土手部を形成し、この土手部の内側に液状の過渡電圧
保護材料を付着硬化させて、上面が平坦な過渡電圧保護
層を形成するようにしたことを特徴としている。
提供するＥＳＤ素子の製造方法は、基材に電極が形成さ
れた上部に液状の過渡電圧保護材料を付着硬化させて過
渡電圧保護層を形成する工程を含む構成を基本とし、前
記上部に、水平面方向で上端部の高さ位置が均一な枠状
の土手部を形成し、この土手部の内側に液状の過渡電圧
保護材料を付着硬化させて、上面が平坦な過渡電圧保護
層を形成するようにしたことを特徴としている。
【００１２】また、本発明が提供するＥＳＤ素子は、シ
ート状の基材の一方面にプリント回路基板の信号線と接
地線に各々接続される一対の下電極を、前記基材の他方
面に該一対の下電極と各々電気的に接続されている一対
の上電極を備え、さらに該一対の上電極と前記基材の上
部に過渡電圧保護層と保護層を積層形成した素子構造を
基本構成としており、前記上部に、上端部の高さ位置が
過渡電圧保護層の上面の高さ位置と同じか又はそれより
も高く、且つ、過渡電圧保護層を包囲可能な枠形状の土
手部を備えており、この土手部の内側に過渡電圧保護層
が、そしてこの過渡電圧保護層の上に保護層が、各上面
を平坦として各々形成されていることを特徴とするもの
である。
ート状の基材の一方面にプリント回路基板の信号線と接
地線に各々接続される一対の下電極を、前記基材の他方
面に該一対の下電極と各々電気的に接続されている一対
の上電極を備え、さらに該一対の上電極と前記基材の上
部に過渡電圧保護層と保護層を積層形成した素子構造を
基本構成としており、前記上部に、上端部の高さ位置が
過渡電圧保護層の上面の高さ位置と同じか又はそれより
も高く、且つ、過渡電圧保護層を包囲可能な枠形状の土
手部を備えており、この土手部の内側に過渡電圧保護層
が、そしてこの過渡電圧保護層の上に保護層が、各上面
を平坦として各々形成されていることを特徴とするもの
である。
【００１３】上記特徴をもつＥＳＤ素子とその製造方法
では、過渡電圧保護層の上面が平坦化されるため、過渡
電圧保護層に積層形成される保護層も下層の過渡電圧保
護層の上面形状に倣って平坦化されることになる。した
がって、実装効率の改善の観点からは、吸着箇所が平坦
面であるため、吸着ノズルの位置決め精度が不要で且つ
エアリークを生じることなく確実に吸着可能となる。そ
して、デバイス特性の均質化の観点からは、過渡電圧保
護層が平坦化されることでその電極上の厚みも均一化さ
れるため、過渡電圧が印加された際に低インピーダンス
に変化するときの電圧にＥＳＤ素子ごとの個体差が生じ
ることがなくなる。
では、過渡電圧保護層の上面が平坦化されるため、過渡
電圧保護層に積層形成される保護層も下層の過渡電圧保
護層の上面形状に倣って平坦化されることになる。した
がって、実装効率の改善の観点からは、吸着箇所が平坦
面であるため、吸着ノズルの位置決め精度が不要で且つ
エアリークを生じることなく確実に吸着可能となる。そ
して、デバイス特性の均質化の観点からは、過渡電圧保
護層が平坦化されることでその電極上の厚みも均一化さ
れるため、過渡電圧が印加された際に低インピーダンス
に変化するときの電圧にＥＳＤ素子ごとの個体差が生じ
ることがなくなる。
【００１４】また、過渡電圧保護層の耐衝撃性向上の観
点からは、土手部の上端部の高さ位置が過渡電圧保護層
の上面の高さ位置と同じか又はそれよりも高くなってい
るため、吸着ノズルの先端が保護層に衝突してもその衝
撃を土手部で止めることができ、過渡電圧保護層にクラ
ック等の不具合が起こることはない。従って、ＰＣＢへ
の実装時にＥＳＤ素子が不良品化する問題を未然防止す
ることができる。しかもこの土手部は、過渡電圧保護層
を包囲するような枠状として形成されているので、過渡
電圧保護層の側面からの物理的な外乱の作用に対して
も、確実に保護することができる。
点からは、土手部の上端部の高さ位置が過渡電圧保護層
の上面の高さ位置と同じか又はそれよりも高くなってい
るため、吸着ノズルの先端が保護層に衝突してもその衝
撃を土手部で止めることができ、過渡電圧保護層にクラ
ック等の不具合が起こることはない。従って、ＰＣＢへ
の実装時にＥＳＤ素子が不良品化する問題を未然防止す
ることができる。しかもこの土手部は、過渡電圧保護層
を包囲するような枠状として形成されているので、過渡
電圧保護層の側面からの物理的な外乱の作用に対して
も、確実に保護することができる。
【００１５】上記ＥＳＤ素子とその製造方法について
は、耐衝撃性が過渡電圧保護層よりも相対的に高いよう
な硬質材料で土手部が形成されるようになっていると、
耐衝撃性能をより高めることができて好ましい。
は、耐衝撃性が過渡電圧保護層よりも相対的に高いよう
な硬質材料で土手部が形成されるようになっていると、
耐衝撃性能をより高めることができて好ましい。
【００１６】
【発明の実施の形態】本発明のＥＳＤ素子とその製法の
一実施形態について図面を参照しつつ説明する。なお、
前述の従来例と同一の構成要素については同じ符号を使
用して重複する説明を省略する。
一実施形態について図面を参照しつつ説明する。なお、
前述の従来例と同一の構成要素については同じ符号を使
用して重複する説明を省略する。
【００１７】図１は、一実施形態によるＥＳＤ素子１の
製造工程を示す図で、各分図において左側にＥＳＤ素子
１の平面図を、右側に該平面図で示すＥＳＤ素子１の長
手方向における断面図（Ａ−Ａ′線断面図）をそれぞれ
示してある。本発明によるＥＳＤ素子１には、基材２に
上電極３と下電極４を形成した分図（ａ）の状態から、
分図（ｂ）で示すような枠状の土手部８を基材２と上電
極３の上部に形成することを特徴としている。この土手
部８は、その材料として機械的強度及び化学的安定性に
優れると共に、成形性にも優れるガラスを利用してお
り、土手部８の印刷パターンが複数形成されたマスクを
使ってスクリーン印刷で形成するようになっている。こ
うして形成される土手部８は、その上端部８ａが水平面
方向で高さ位置が均一となっている。
製造工程を示す図で、各分図において左側にＥＳＤ素子
１の平面図を、右側に該平面図で示すＥＳＤ素子１の長
手方向における断面図（Ａ−Ａ′線断面図）をそれぞれ
示してある。本発明によるＥＳＤ素子１には、基材２に
上電極３と下電極４を形成した分図（ａ）の状態から、
分図（ｂ）で示すような枠状の土手部８を基材２と上電
極３の上部に形成することを特徴としている。この土手
部８は、その材料として機械的強度及び化学的安定性に
優れると共に、成形性にも優れるガラスを利用してお
り、土手部８の印刷パターンが複数形成されたマスクを
使ってスクリーン印刷で形成するようになっている。こ
うして形成される土手部８は、その上端部８ａが水平面
方向で高さ位置が均一となっている。
【００１８】次に、枠状の土手部８の内側に液状の過渡
電圧保護材料をディスペンスすると、液状の過渡電圧保
護材料はその表面張力や基材２と上電極３のぬれ性に拘
わらず土手部８の内側に均質に広がる。つまり、土手部
８を利用することによって液状の過渡電圧保護材料の滲
みや流出を抑制することができるため、過渡電圧保護材
料の表面張力や基材２と上電極３のぬれ性等に拘わら
ず、単に過渡電圧保護材料のディスペンス量を制御する
だけの簡単な液量制御によって、分図（ｃ）で示すよう
に上面が平坦な過渡電圧保護層６を形成することができ
る。そして、分図（ｄ）で示すように、過渡電圧保護層
６と土手部８を覆うようなエポキシ樹脂からなる保護層
７を、土手部８を形成したときと同様の方法でスクリー
ン印刷によって形成してから、シート状の基材２を一つ
一つのＥＳＤ素子１に切断し、各ＥＳＤ素子１にターミ
ネート電極５を形成することでＥＳＤ素子１が完成され
る。
電圧保護材料をディスペンスすると、液状の過渡電圧保
護材料はその表面張力や基材２と上電極３のぬれ性に拘
わらず土手部８の内側に均質に広がる。つまり、土手部
８を利用することによって液状の過渡電圧保護材料の滲
みや流出を抑制することができるため、過渡電圧保護材
料の表面張力や基材２と上電極３のぬれ性等に拘わら
ず、単に過渡電圧保護材料のディスペンス量を制御する
だけの簡単な液量制御によって、分図（ｃ）で示すよう
に上面が平坦な過渡電圧保護層６を形成することができ
る。そして、分図（ｄ）で示すように、過渡電圧保護層
６と土手部８を覆うようなエポキシ樹脂からなる保護層
７を、土手部８を形成したときと同様の方法でスクリー
ン印刷によって形成してから、シート状の基材２を一つ
一つのＥＳＤ素子１に切断し、各ＥＳＤ素子１にターミ
ネート電極５を形成することでＥＳＤ素子１が完成され
る。
【００１９】図２は、このようにして製造されたＥＳＤ
素子１の部分断面を含む外観斜視図である。このＥＳＤ
素子１によれば、過渡電圧保護層６の平坦な上面形状に
応じて保護層７の上面も平坦化されているため、自動実
装機の吸着ノズルで吸着する際にもエアリークの発生が
大幅に低減されて、ＰＣＢへの実装効率を格段に向上す
ることができる。また、上面が平坦な過渡電圧保護層６
は上電極３上の厚みが均一であるため、過渡電圧が印加
された際に低インピーダンスに変化するときの電圧にＥ
ＳＤ素子１ごとの個体差が生じることはない。そして、
土手部８は上端部８ａの高さ位置が過渡電圧保護層６の
上面の高さ位置と同じであるため、吸着ノズルの先端が
保護層７に衝突してもその衝撃を土手部８で止めること
が可能で、過渡電圧保護層６にクラック等の不具合が起
こることはない。特に、土手部８はガラス材質で過渡電
圧保護層６よりも耐衝撃性が高いものであるから、確実
に保護することができる。しかも土手部８は、過渡電圧
保護層６を包囲するような枠状として形成されているの
で、過渡電圧保護層６の側面に対する物理的な外乱の作
用に対しても保護を与えることができる。
素子１の部分断面を含む外観斜視図である。このＥＳＤ
素子１によれば、過渡電圧保護層６の平坦な上面形状に
応じて保護層７の上面も平坦化されているため、自動実
装機の吸着ノズルで吸着する際にもエアリークの発生が
大幅に低減されて、ＰＣＢへの実装効率を格段に向上す
ることができる。また、上面が平坦な過渡電圧保護層６
は上電極３上の厚みが均一であるため、過渡電圧が印加
された際に低インピーダンスに変化するときの電圧にＥ
ＳＤ素子１ごとの個体差が生じることはない。そして、
土手部８は上端部８ａの高さ位置が過渡電圧保護層６の
上面の高さ位置と同じであるため、吸着ノズルの先端が
保護層７に衝突してもその衝撃を土手部８で止めること
が可能で、過渡電圧保護層６にクラック等の不具合が起
こることはない。特に、土手部８はガラス材質で過渡電
圧保護層６よりも耐衝撃性が高いものであるから、確実
に保護することができる。しかも土手部８は、過渡電圧
保護層６を包囲するような枠状として形成されているの
で、過渡電圧保護層６の側面に対する物理的な外乱の作
用に対しても保護を与えることができる。
【００２０】以上の実施形態では、土手部８の材質とし
てガラスを使用した例を示したが、これ以外にも合成樹
脂やセラミック、或いはガラスとこれらの複合材を使用
してもよい。また、保護層７の材質としてもエポキシ樹
脂以外の合成樹脂や、ガラス、セラミック、或いはこれ
らの複合材を使用できるが、上記実施形態の過渡電圧保
護材料は２５０℃程度で硬化するので、２５０℃程度で
硬化する材質のものを選択する必要がある。
てガラスを使用した例を示したが、これ以外にも合成樹
脂やセラミック、或いはガラスとこれらの複合材を使用
してもよい。また、保護層７の材質としてもエポキシ樹
脂以外の合成樹脂や、ガラス、セラミック、或いはこれ
らの複合材を使用できるが、上記実施形態の過渡電圧保
護材料は２５０℃程度で硬化するので、２５０℃程度で
硬化する材質のものを選択する必要がある。
【００２１】なお、以上の実施形態では、過渡電圧保護
層６の上面が土手部８の上端部８ａの高さ位置と同位置
となっている例を示したが、本例の過渡電圧保護材料に
は有機溶媒が含まれており乾燥すると揮発する。そのた
め、その後に硬化して形成される過渡電圧保護層６の上
面は、土手部８の上端部８ａの高さ位置よりも僅かに低
くなる。こうした有機溶媒の揮発による過渡電圧保護層
６の上面位置の低下だけでなく、始めから過渡電圧保護
材料を少な目に土手部８内に充填するように液量を制御
して、土手部の上端部より一段低い位置に過渡電圧保護
層の上面を形成するようにして、吸着ノズルで吸着され
る際の衝撃によるクラック発生等の危険性をさらに少な
くするようにしてもよい。
層６の上面が土手部８の上端部８ａの高さ位置と同位置
となっている例を示したが、本例の過渡電圧保護材料に
は有機溶媒が含まれており乾燥すると揮発する。そのた
め、その後に硬化して形成される過渡電圧保護層６の上
面は、土手部８の上端部８ａの高さ位置よりも僅かに低
くなる。こうした有機溶媒の揮発による過渡電圧保護層
６の上面位置の低下だけでなく、始めから過渡電圧保護
材料を少な目に土手部８内に充填するように液量を制御
して、土手部の上端部より一段低い位置に過渡電圧保護
層の上面を形成するようにして、吸着ノズルで吸着され
る際の衝撃によるクラック発生等の危険性をさらに少な
くするようにしてもよい。
【００２２】
【発明の効果】本発明のＥＳＤ素子及びその製造方法に
よれば、デバイス特性が均質なＥＳＤ素子とすることが
できると共に、自動実装機の真空吸着によるＰＣＢへの
実装効率を大幅に向上することが可能となる。また、こ
の真空吸着時の衝撃や他の物理的な外乱の作用に対する
耐衝撃性を向上することができ、製造後の不良化の生じ
ないＥＳＤ素子を得ることができる。
よれば、デバイス特性が均質なＥＳＤ素子とすることが
できると共に、自動実装機の真空吸着によるＰＣＢへの
実装効率を大幅に向上することが可能となる。また、こ
の真空吸着時の衝撃や他の物理的な外乱の作用に対する
耐衝撃性を向上することができ、製造後の不良化の生じ
ないＥＳＤ素子を得ることができる。
【図１】本発明の一実施形態によるＥＳＤ素子の平面と
そのＡ−Ａ′線断面とを示す製造工程説明図。
そのＡ−Ａ′線断面とを示す製造工程説明図。
【図２】本発明の一実施形態によるＥＳＤ素子の部分断
面を含む外観斜視図。
面を含む外観斜視図。
【図３】一従来例によるＥＳＤ素子の外観斜視図。
【図４】シート状の基材に上電極を形成した状態を模式
的に示す平面図。
的に示す平面図。
【図５】分図（ａ）は、シート状の基材と上電極に過渡
電圧保護層と保護層を積層形成状態を示す拡大平面図、
分図（ｂ）は分図（ａ）のＢ−Ｂ′線断面図。
電圧保護層と保護層を積層形成状態を示す拡大平面図、
分図（ｂ）は分図（ａ）のＢ−Ｂ′線断面図。
１ ＥＳＤ素子 ２ 基材 ３ 上電極 ３ａ 突部 ４ 下電極 ５ ターミネート電極 ６ 過渡電圧保護層 ７ 保護層 ８ 土手部 ８ａ 上端部 ｇ ギャップ Ｎ 吸着ノズル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安田 彰夫 神奈川県川崎市高津区北見方２−35−８ イリソ電子工業株式会社内 (72)発明者 長洲 勝 神奈川県川崎市高津区北見方２−35−８ イリソ電子工業株式会社内 (72)発明者 村本 昭一 富山県富山市月岡町３丁目６番地 立山科 学工業株式会社内 (72)発明者 柳川 新 富山県富山市月岡町３丁目６番地 立山科 学工業株式会社内 (72)発明者 猪田 明宏 富山県富山市月岡町３丁目６番地 立山科 学工業株式会社内
Claims (4)
- 【請求項１】 基材に電極が形成された上部に液状の過
渡電圧保護材料を付着硬化させて過渡電圧保護層を形成
する工程を含むＥＳＤ素子の製造方法において、 前記上部に、水平面方向で上端部の高さ位置が均一な枠
状の土手部を形成し、この土手部の内側に液状の過渡電
圧保護材料を付着硬化させて、上面が平坦な過渡電圧保
護層を形成するようにしたことを特徴とするＥＳＤ素子
の製造方法。 - 【請求項２】 過渡電圧保護層よりも相対的に耐衝撃性
の高い硬質材料で土手部が形成される請求項１に記載の
製造方法。 - 【請求項３】 シート状の基材の一方面にプリント回路
基板の信号線と接地線に各々接続される一対の下電極
を、前記基材の他方面に該一対の下電極と各々電気的に
接続されている一対の上電極を備え、さらに該一対の上
電極と前記基材の上部に過渡電圧保護層と保護層を積層
形成してあるＥＳＤ素子において、 前記上部に、上端部の高さ位置が過渡電圧保護層の上面
の高さ位置と同じか又はそれよりも高く、且つ、過渡電
圧保護層を包囲可能な枠形状の土手部を備えており、こ
の土手部の内側に過渡電圧保護層が、そしてこの過渡電
圧保護層の上に保護層が、各上面を平坦として各々形成
されていることを特徴とするＥＳＤ素子。 - 【請求項４】 土手部の耐衝撃性が過渡電圧保護層より
も相対的に高くなっている請求項３に記載のＥＳＤ素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000039196A JP3566614B2 (ja) | 2000-02-17 | 2000-02-17 | Ｅｓｄ素子とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000039196A JP3566614B2 (ja) | 2000-02-17 | 2000-02-17 | Ｅｓｄ素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001230046A true JP2001230046A (ja) | 2001-08-24 |
| JP3566614B2 JP3566614B2 (ja) | 2004-09-15 |
Family
ID=18562798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000039196A Expired - Fee Related JP3566614B2 (ja) | 2000-02-17 | 2000-02-17 | Ｅｓｄ素子とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3566614B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008053717A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Composant antistatique et son procédé de fabrication |
| JP2010015773A (ja) * | 2008-07-02 | 2010-01-21 | Murata Mfg Co Ltd | サージアブソーバ及びその製造方法 |
| JP2010109311A (ja) * | 2008-09-30 | 2010-05-13 | Tdk Corp | 複合電子部品及びその接続構造 |
-
2000
- 2000-02-17 JP JP2000039196A patent/JP3566614B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008053717A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Composant antistatique et son procédé de fabrication |
| JPWO2008053717A1 (ja) * | 2006-10-31 | 2010-02-25 | パナソニック株式会社 | 静電気対策部品とその製造方法 |
| KR101049022B1 (ko) | 2006-10-31 | 2011-07-12 | 파나소닉 주식회사 | 정전기 대책 부품과 그 제조 방법 |
| JP4844631B2 (ja) * | 2006-10-31 | 2011-12-28 | パナソニック株式会社 | 静電気対策部品の製造方法 |
| US8345404B2 (en) | 2006-10-31 | 2013-01-01 | Panasonic Corporation | Anti-static part and its manufacturing method |
| JP2010015773A (ja) * | 2008-07-02 | 2010-01-21 | Murata Mfg Co Ltd | サージアブソーバ及びその製造方法 |
| JP2010109311A (ja) * | 2008-09-30 | 2010-05-13 | Tdk Corp | 複合電子部品及びその接続構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3566614B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246587B1 (en) | Surface mounted device with grooves on a termination lead and methods of assembly | |
| JP5360425B2 (ja) | 回路モジュール、および回路モジュールの製造方法 | |
| WO1998023018A1 (en) | A transient voltage protection device and method of making same | |
| US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
| US20090091233A1 (en) | Protecting device for electronic circuit and manufacturing method thereof | |
| JP2003297524A (ja) | サージアブソーバ及びその製造方法 | |
| JP2001230046A (ja) | Ｅｓｄ素子とその製造方法 | |
| US6806167B2 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| JP4051326B2 (ja) | 電子装置の製造方法 | |
| US5274352A (en) | Thick film resistive element, thick film printed circuit board and thick film hybrid integrated circuit device and their production methods | |
| US20210335684A1 (en) | Moistureproofing chip on film package and method of fabricating the same | |
| US10403420B2 (en) | Chip resistor | |
| JP2003297606A (ja) | サージアブソーバ及びその製造方法 | |
| US20220346237A1 (en) | Substrate, maintenance method and display device | |
| US4991284A (en) | Method for manufacturing thick film circuit board device | |
| JP2011222757A (ja) | チップ抵抗器およびその製造方法 | |
| JP4172251B2 (ja) | チップ形電子部品 | |
| TWI817476B (zh) | 晶片電阻器及晶片電阻器之製造方法 | |
| US7105911B2 (en) | Multilayer electronic substrate, and the method of manufacturing multilayer electronic substrate | |
| DE602004005436T2 (de) | Funkenstreckevorrichtung und Verfahren zum elektrostatischen Entladungsschutz | |
| JP3700510B2 (ja) | サージ吸収素子及びその製造方法 | |
| JP2001155903A (ja) | 電子部品 | |
| JPH056688Y2 (ja) | ||
| JPH05175260A (ja) | 半導体装置の製造方法 | |
| JPH0822011A (ja) | 液晶表示素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040610 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |