JP4051326B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4051326B2
JP4051326B2 JP2003302190A JP2003302190A JP4051326B2 JP 4051326 B2 JP4051326 B2 JP 4051326B2 JP 2003302190 A JP2003302190 A JP 2003302190A JP 2003302190 A JP2003302190 A JP 2003302190A JP 4051326 B2 JP4051326 B2 JP 4051326B2
Authority
JP
Japan
Prior art keywords
resin
wiring board
electronic device
wiring
fine metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003302190A
Other languages
English (en)
Other versions
JP2005072392A (ja
Inventor
ひろみ 野辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003302190A priority Critical patent/JP4051326B2/ja
Publication of JP2005072392A publication Critical patent/JP2005072392A/ja
Application granted granted Critical
Publication of JP4051326B2 publication Critical patent/JP4051326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、携帯電話機やパーソナルコンピュータ等の通信機器、電子機器等に組み込まれる電子装置の製造方法に関するものである。
従来より、携帯電話機等の通信機器、電子機器等に高周波回路を備えた電子装置が用いられている。
このような従来の電子装置としては、例えば図４に示す如くグランド配線パターンや信号配線パターン等の表面配線パターン５２を有する配線基板５１上面に、IC素子等の電子部品素子５３を載置させるとともに、電子部品素子５３上面に設けられている接続電極５４と前記表面配線パターン５２とを、金属細線５５を介して電気的に接続させ、更に電子部品素子５３を絶縁性を有する樹脂５６により被覆した構造のものが知られている（例えば、特許文献１参照。）。
ところで上述した従来の電子装置５０においては、携帯電話等の電子機器内に組み込んで使用した際、電子装置５０の周囲に配置される他の電子装置からの電磁的な影響によって、電子装置の電気的特性が劣化するといった不都合を有している。
そこで、上記のような不都合を解消するために、図５に示す如く、電子部品素子５３をグランド電位に保持される金属製のシールドケース６０で覆っておくことが考えられる（例えば、特許文献２参照。）。
このようなシールドケース６０の配線基板５１への取り付けは、配線基板５１の側面に切り欠き部を形成しておき、シールドケース６０の外周部に設けられた接合脚部を前記切り欠き部に挿入し、該挿入部を切り欠き部に半田接合することにより行われる。
またこのような電子装置を多数個取りする場合は、前記配線基板５１ごとに表面配線パターン５２が形成された大型基板を用意し、該大型基板の各配線基板領域に接続電極５４を有する電子部品素子５３を載置させ、次に前記表面配線パターン５２と接続電極５４とを金属細線５５により接続し、しかる後、前記大型基板を配線基板領域ごとに分割し、最後に上述のようにしてシールドケース６０を個々の配線基板５１に取り付けることにより製品としての電子装置が完成する。
実用新案登録第２５８３２４２号公報 特開平８−１７９５５号公報（図４、図５）
しかしながら上述したシールドケース６０を用いるタイプの電子装置の製造方法では、シールドケース６０の取り付けに際して、シールドケース６０の接合脚部を配線基板の切り欠き部に挿入する工程や挿入部を半田接合する工程などを要するため電子装置の組立作業が複雑になってしまう。また、電子装置を多数個取りする場合には、シールドケース６０の取り付け作業を各配線基板５１に対して個々に行わなければならない。その結果、シールドケース６０の取り付け工程に長時間を要してしまい、電子装置の生産性の向上に供することが不可となる不都合があった。
本発明は上記欠点に鑑み案出されたもので、その目的は、生産性が高く、且つ電磁波を良好に遮蔽することができる電子装置の製造方法を提供することにある。
本発明の電子装置の製造方法は、複数の配線基板領域を有する大型基板を形成し、該大型基板の各配線基板領域に、グランド配線パターンを形成するとともに上面に複数の接続電極を有する電子部品素子を載置する工程１と、前記グランド配線パターンと前記接続電極とを、ループ形状をなす金属細線を介して接続する工程２と、絶縁性を有する第１の液状樹脂を、前記電子部品素子全体を覆い、且つ前記金属細線の一部が露出するようにして、全ての配線基板領域にわたって塗布することにより絶縁性樹脂を形成する工程３と、導電性粒子を含有する第２の液状樹脂を、前記絶縁性樹脂の上面及び金属細線の露出部を覆うようにして全ての配線基板領域にわたって塗布することにより金属細線と電気的に接続させた導電性樹脂を形成する工程４と、前記大型基板を各配線基板領域の外周に沿って絶縁性樹脂及び導電性樹脂と共に切断することにより複数の電子装置を切り出す工程５と、を含むことを特徴とするものである。
本発明によれば、導電性粒子を含有する第２の液状樹脂を、絶縁性樹脂の上面及び金属細線の露出部を覆うようにして配線基板領域にわたって塗布することにより電磁波遮蔽機能を有する導電性樹脂を形成するようにしている。これによって、シールドケースの取り付け作業のように煩雑な組立て作業を行うことなく、簡単に電子装置を電磁的にシールドできるようになるため電子装置の生産性を向上させることが可能となる。
また、電子装置を多数個取りする際には、導電性樹脂を全ての配線基板領域に対して一度に形成できるため電子装置の生産性を向上させることが可能となる。
以下、本発明を添付図面に基づいて詳細に説明する。図１は本発明の製造方法によって製作された電子装置の外観斜視図、図２は図１の電子装置のＡ−Ａ線断面図である。
同図に示す電子装置２０は、大略的に、配線基板１、電子部品素子２、絶縁性樹脂３、導電性樹脂４とで構成されている。
前記配線基板１は、複数個の絶縁層を厚み方向に積層してなる略矩形状の積層体により構成されており、これら絶縁層間には多数の回路配線が介在され、これらの回路配線を絶縁層中に埋設されているビアホール導体等を介して相互に電気的に接続させている。
このような配線基板１を構成する絶縁層の材質としては、例えばガラスセラミックス等のセラミック材料が用いられ、個々の絶縁層の厚みは例えば５０μm〜３００μmに設定される。
一方、配線基板１の主面にはグランド配線パターン５や信号配線パターン（図示せず）が形成されている。
前記グランド配線パターン５は、配線基板１内部のビアホール導体等を介して配線基板１の下面あるいは側面に形成される外部接続導体（図示せず）に接続される。前記外部接続導体は、電子装置２０が実装されるマザーボードに設けられたグランド配線に電気的に接続されており、これによりグランド配線パターン５は、電子装置２０の使用時、グランド電位に保持されるようになっている。
尚、グランド配線パターン５は、例えば、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ系材料からなり、その厚みは５μｍ〜８０μmに設定される。
このような配線基板１の上面には、ＩＣ素子や半導体素子等の電子部品素子２が載置され、例えばダイボンド材や導電性樹脂等を介して配線基板１に機械的に固定される。尚、本実施の形態においては、１つの配線基板に対して１個の電子部品素子が搭載されている。
この電子部品素子２の上面には、複数の接続電極６が形成されており、該接続電極６はグランド配線パターン５あるいは、信号配線パターンと金属細線７を介して電気的に接続され、信号配線パターンに接続している金属細線６の最上部の高さは、グランド配線パターン５に接続している金属細線６の最上部の高さよりも低く位置設定されている。
前記金属細線７は、従来周知のワイヤボンディングにより形成され、その形状は、例えば“山なり”をなすループ形状になっている。
尚、金属細線７は、例えばＡｕやＡｌ等の金属材料からなり、その直径は１８μｍ〜３５μｍである。
そして電子部品素子２は、絶縁性樹脂３及び導電性樹脂４によって順次被覆されている。ただし、絶縁性樹脂２は前記金属細線７の最上部が露出するようにして、また導電性樹脂４は絶縁性樹脂３及び金属細線７の露出部を覆うようにして電子部品素子２を被覆している。
絶縁性樹脂３は、電子部品素子２を外部からの衝撃より保護する保護膜としての機能と、電子部品素子２を気密封止するための封止層としての機能とを有している。
このような絶縁性樹脂３の材料としては、エポキシ樹脂等の熱硬化性樹脂に硬化剤、硬化促進剤、その他必要に応じて無機質充填剤等を添加・混合したものが使用される。
一方、導電性樹脂材４は、金属細線７と電気的に接続されており、電子装置２０の使用時、導電性樹脂材４を前記金属細線７及びグランド配線パターン５を介してグランド電位に保持することにより、電磁波を導電性樹脂材４によって良好に遮蔽することができるようになる。
このような導電性樹脂材４は、例えば、先に述べた絶縁性樹脂材３と同様の樹脂材料、例えばエポキシ樹脂、シリコン樹脂、ポリイミド樹脂等の中にＡｕ、Ａｇ、Ｃｕ等の導電性粒子及び硬化剤、硬化促進剤、その他必要に応じて無機質充填剤を添加・混合したものが使用される。
尚、前記導電性粒子の含有量は、導電性樹脂材全体の重量に対して、例えば７５〜８８重量％の範囲に設定される。
かくして上述した電子装置は、配線基板１に搭載されている電子部品素子２を絶縁性樹脂材３によって被覆し、該絶縁性樹脂材３を導電性樹脂材４によって被覆することにより、シールドケースを使用することなく電磁波を導電性樹脂材４によって良好に遮蔽することができるようになる。
次に、上述した電子装置の製造方法について図３を用いて説明する。
（工程１）まず、複数の配線基板領域を有する大型基板２０を形成し、該大型基板２０の各配線基板領域に、グランド配線パターン５を形成するとともに、上面に複数の接続電極６を有する電子部品素子２を載置する。
本実施の形態においては、図３（a）に示すように６つの配線基板領域が３×２のマトリクス状に配置されている。
このような大型基板２０は、ガラスセラミックス等のセラミック材料の原料粉末に適当な有機溶剤、有機溶媒等を添加・混合して得たセラミックグリーンシートを複数枚積層した上、これをプレス成形し、しかる後、この積層体を高温で焼成し、外形加工することによって製作される。
また、配線基板１の上面に設けられるグランド配線パターン５や配線基板１の内部に設けられる回路配線等は、各セラミックグリーンシートの表面に予めスクリーン印刷等によって導体ペーストを塗布しておき、焼成することにより形成される。
尚、これらグランド配線パターン５や回路配線用の導体ペーストは、例えば、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ系粉末、ホウ珪酸系低融点ガラスフリット、エチルセルロース等の有機バインダー、有機溶剤等を混合したものが使用される。
そして、大型基板２０の上面の各配線基板領域には、図３（ｂ）に示すように、ＩＣ素子等の電子部品素子２が載置され、ダイボンド材や導電性接着剤を介して大型基板２０に固定される。
また、大型基板２０の下面には、所定位置にマーキングを施しておく。このマーキングは、後述する工程５における大型基板の切断に際して切断位置を認識するためのものである。
（工程２）次に、グランド配線パターン５と接続電極６とを、ループ形状をなす金属細線７を介して接続する。
この金属細線７は、従来周知のワイヤボンディングにより形成され、その形状は、例えば“山なり”をなすループ形状になっている。また、信号配線パターンに接続される金属細線７は、その最上部の高さがグランド配線パターン５に接続される金属細線７の最上部の高さよりも低く位置設定してボンディングされる。
尚、グランド用金属細線９及び信号用金属細線１０は、例えばＡｕやＡｌ等の金属材料からなり、その直径は１８μｍ〜３５μｍである。
（工程３）次に、絶縁性を有する第１の液状樹脂を、全ての電子部品素子２を覆い、且つグランド配線パターン５と接続している金属細線７の一部が露出するようにして、全ての配線基板領域にわたって塗布することにより絶縁性樹脂３を形成する。
前記第１の液状樹脂としては、エポキシ樹脂等の熱硬化性樹脂に硬化剤、硬化促進剤、その他必要に応じて無機質充填剤等を添加・混合したものが用いられ、図３（ｃ）に示す如く金属細線７の最上部が露出するようにして全ての配線基板領域にわたり塗布し、硬化させることにより絶縁性樹脂３が形成される。
第１の液状樹脂の塗布方法としては、スクリーン印刷法を採用することが好ましい。これによって電子部品素子２の周囲に良好に液状樹脂が充填されるようになり、電子装置の気密性や耐久性を高めることができる。
（工程４）次に、導電性粒子を含有する第２の液状樹脂を、前記絶縁性樹脂３の上面及び金属細線７の露出部を覆うようにして全ての配線基板領域にわたって塗布することにより金属細線７と電気的に接続させた導電性樹脂４を形成する。
前記第２の液状樹脂としては、例えば、エポキシ樹脂、シリコン樹脂、ポリイミド樹脂等の中にＡｕ、Ａｇ、Ｃｕ等の導電性粒子及び硬化剤、硬化促進剤、その他必要に応じて無機質充填剤を添加・混合したものが用いられる。そして第２の液状樹脂を、図３（ｄ）に示す如く絶縁性樹脂３の上面及び金属細線７の露出部を覆うようにして従来周知のスクリーン印刷法等により全ての配線基板領域にわたって塗布し、硬化させることにより導電性樹脂４が形成される。
尚、前記導電性粒子の含有量は、導電性樹脂材全体の重量に対して、例えば７５〜８８重量％の範囲に設定される。
これによって、電磁遮蔽機能を有する導電性樹脂を全ての配線基板領域に対して簡単な作業で一度に形成できるため、電子装置の生産性を向上させることが可能となる。
（工程５）最後に、大型基板２０を各配線基板領域の外周に沿って切断することにより複数の電子装置を切り出す。
かかる大型基板２０の切断は、まず大型基板２０を反転させて大型基板２０の下面を上側に向け、下面に付けられたマーキングに基づいて画像認識装置により配線基板領域間の境界を認識しながらダイシング装置を用いて配線基板領域の境界に沿ってマトリクス状に切断することにより行われる。このようにして略矩形状の複数の電子装置が同時に製作される。
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。
上述の実施形態においては、絶縁性樹脂３の材料として熱硬化性樹脂を用いたがこれに代えて紫外線硬化性樹脂を用いてもかまわない。
また上述の実施形態においては、液状樹脂の塗布方法としてスクリーン印刷法を採用したが、これに代えてトランスファーモールド法により液状樹脂の塗布を行うようにしてもかまわない。この場合、絶縁性樹脂３及び導電性樹脂４の平坦性を良好になすことができる。
更に上述の実施形態においては、大型基板２０をダイシングにより切断したが、これに代えてレーザーを用いて切断するようにしてもかまわない。レーザーを用いた場合は、電子装置を種々の形状に切り出すことが可能である。
また更に上述の実施形態においては、１個の電子部品素子４を配線基板１に搭載させたが、複数個の電子部品素子４を搭載するようにしてもよい。
更にまた上述の実施形態においては、配線基板１をガラスセラミックスにより形成するようにしたが、これに代えて、アルミナセラミックス等の他のセラミック材料やガラス布基材エポキシ樹脂等の有機材料を用いて配線基板１を形成するようにしても構わない。
本発明の一実施形態に係る電子装置の外観斜視図である。 図１の電子装置のＡ−Ａ線断面図である。 （a）〜（ｄ）は本発明の一実施形態に係る製造方法を説明するための工程ごとの外観斜視図である。 従来の電子装置の断面図である。 従来の電子装置の断面図である。
符号の説明
１・・・・配線基板
２・・・・電子部品素子
３・・・・絶縁性樹脂材
４・・・・導電性樹脂材
５・・・・グランド配線パターン
６・・・・信号配線パターン
７・・・・グランド電極端子
８・・・・信号電極端子
９・・・・グランド用金属細線
１０・・・信号用金属細線
２０・・・大型基板

Claims (1)

  1. 複数の配線基板領域を有する大型基板を形成し、該大型基板の各配線基板領域に、グランド配線パターンを形成するとともに、上面に複数の接続電極を有する電子部品素子を載置する工程１と、
    前記グランド配線パターンと前記接続電極とを、ループ形状をなす金属細線を介して接続する工程２と、
    絶縁性を有する第１の液状樹脂を、前記電子部品素子全体を覆い、且つ前記金属細線の一部が露出するようにして、全ての配線基板領域にわたって塗布することにより絶縁性樹脂を形成する工程３と、
    導電性粒子を含有する第２の液状樹脂を、前記絶縁性樹脂の上面及び金属細線の露出部を覆うようにして全ての配線基板領域にわたって塗布することにより金属細線と電気的に接続させた導電性樹脂を形成する工程４と、
    前記大型基板を各配線基板領域の外周に沿って絶縁性樹脂及び導電性樹脂と共に切断することにより複数の電子装置を切り出す工程５と、を含む電子装置の製造方法。
JP2003302190A 2003-08-26 2003-08-26 電子装置の製造方法 Expired - Fee Related JP4051326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003302190A JP4051326B2 (ja) 2003-08-26 2003-08-26 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003302190A JP4051326B2 (ja) 2003-08-26 2003-08-26 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005072392A JP2005072392A (ja) 2005-03-17
JP4051326B2 true JP4051326B2 (ja) 2008-02-20

Family

ID=34406525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003302190A Expired - Fee Related JP4051326B2 (ja) 2003-08-26 2003-08-26 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4051326B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
CN1755929B (zh) * 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
WO2007083352A1 (ja) 2006-01-17 2007-07-26 Spansion Llc 半導体装置およびその製造方法
CN102105981B (zh) * 2008-07-31 2013-11-13 斯盖沃克斯解决方案公司 集成的干扰屏蔽体的半导体封装体及其制造方法
US8373264B2 (en) 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
JP4525866B2 (ja) * 2008-08-19 2010-08-18 株式会社村田製作所 回路モジュール及びその製造方法
JP5779227B2 (ja) * 2013-03-22 2015-09-16 株式会社東芝 半導体装置の製造方法
JP2015015498A (ja) * 2013-03-22 2015-01-22 株式会社東芝 半導体装置
JP6835261B2 (ja) * 2018-01-15 2021-02-24 株式会社村田製作所 電子部品パッケージおよびその製造方法
CN113594151B (zh) * 2021-06-25 2024-05-14 苏州汉天下电子有限公司 半导体封装及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275741A (ja) * 1993-03-19 1994-09-30 Toppan Printing Co Ltd 半導体装置
JP3797771B2 (ja) * 1997-10-24 2006-07-19 シチズン電子株式会社 赤外線リモートコントロール受光ユニット及びその製造方法
JP2001244688A (ja) * 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法
JP3718131B2 (ja) * 2001-03-16 2005-11-16 松下電器産業株式会社 高周波モジュールおよびその製造方法
JP3632960B2 (ja) * 2001-11-27 2005-03-30 京セラ株式会社 半導体装置
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール

Also Published As

Publication number Publication date
JP2005072392A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
US20060113642A1 (en) Semiconductor device
US7956453B1 (en) Semiconductor package with patterning layer and method of making same
CN109155288B (zh) 电子元件安装用基板和电子装置
JPWO2007074846A1 (ja) 微小電子機械装置およびその製造方法ならびに配線基板
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US10573591B2 (en) Electronic component mounting board, electronic device, and electronic module
JP2012159935A (ja) 電子部品モジュール、電子部品モジュールの製造方法、多機能カード
JP4051326B2 (ja) 電子装置の製造方法
JP2005252335A (ja) 集積回路装置およびその製造方法
JP2004055965A (ja) 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
CN108028231B (zh) 电子元件安装用基板以及电子装置
JP6809876B2 (ja) 配線基板、電子装置および配線基板の製造方法
JP4057968B2 (ja) 電子装置
CN108735706B (zh) 电子元件安装用基板、电子装置以及电子模块
JP2005019900A (ja) 電子装置
JP3872378B2 (ja) 電子装置
JP4883882B2 (ja) 電子装置
JP2020053578A (ja) 回路基板および電子部品
JP4587587B2 (ja) 電子部品搭載用基板
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP3935833B2 (ja) 電子装置
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JP2005159184A (ja) 電子装置の製造方法
JP2011091451A (ja) 電子装置
JP2009111428A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees