JP2001156866A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001156866A5 JP2001156866A5 JP2000268273A JP2000268273A JP2001156866A5 JP 2001156866 A5 JP2001156866 A5 JP 2001156866A5 JP 2000268273 A JP2000268273 A JP 2000268273A JP 2000268273 A JP2000268273 A JP 2000268273A JP 2001156866 A5 JP2001156866 A5 JP 2001156866A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- sampling clock
- clock signal
- synchronization timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000268273A JP3890867B2 (ja) | 1999-09-17 | 2000-09-05 | 受信機および送受信機 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-262967 | 1999-09-17 | ||
| JP26296799 | 1999-09-17 | ||
| JP2000268273A JP3890867B2 (ja) | 1999-09-17 | 2000-09-05 | 受信機および送受信機 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001156866A JP2001156866A (ja) | 2001-06-08 |
| JP2001156866A5 true JP2001156866A5 (ru) | 2005-10-06 |
| JP3890867B2 JP3890867B2 (ja) | 2007-03-07 |
Family
ID=26545792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000268273A Expired - Fee Related JP3890867B2 (ja) | 1999-09-17 | 2000-09-05 | 受信機および送受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3890867B2 (ru) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002348700A1 (en) * | 2002-01-11 | 2003-07-24 | Agere Systems (Ireland) Research Limited | Timing control in data receivers and transmitters |
| KR100466589B1 (ko) * | 2002-02-18 | 2005-01-24 | 한국전자통신연구원 | 디지털 심볼 동기 장치 및 그 방법 |
| KR100435117B1 (ko) * | 2002-10-15 | 2004-06-11 | 에스케이텔레텍주식회사 | 외부기기와 통신을 위한 이동통신 단말기의 통신 타이밍획득방법 |
| JP4684641B2 (ja) * | 2004-12-17 | 2011-05-18 | 株式会社ネットインデックス | 移動無線装置及び送信タイミング制御方法 |
| JP4551249B2 (ja) | 2005-03-14 | 2010-09-22 | 株式会社エヌ・ティ・ティ・ドコモ | 移動通信端末 |
| KR101196256B1 (ko) | 2008-12-08 | 2012-11-05 | 한국전자통신연구원 | 송수신 신호 타이밍 클럭 동기화 장치 및 그 방법 |
| JP5063667B2 (ja) | 2009-11-27 | 2012-10-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 無線受信機、無線通信システム、無線通信方法およびプログラム |
| JP5631220B2 (ja) * | 2011-01-07 | 2014-11-26 | 三菱電機株式会社 | シンボル推定回路及び復調回路 |
-
2000
- 2000-09-05 JP JP2000268273A patent/JP3890867B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2965470B1 (en) | High-resolution link-path delay estimator and method for estimating a signal-path delay | |
| WO2003073680A3 (en) | Jitter measuring apparatus and method | |
| CA2110826A1 (en) | Clock Recovery Circuit of Demodulator | |
| JP2000099485A5 (ru) | ||
| RU2007143396A (ru) | Устройство и способ передачи информации | |
| JP3442228B2 (ja) | 同期保持装置 | |
| CN108880721B (zh) | 以太网络物理层电路与其时钟恢复方法 | |
| JP2001156866A5 (ru) | ||
| CN1842070B (zh) | 具有多级的定时恢复电路 | |
| SE9901683D0 (sv) | Phase-locked loop circuits for communication system | |
| JP2011114613A (ja) | 無線受信機、無線通信システム、無線通信方法およびプログラム | |
| JP3890867B2 (ja) | 受信機および送受信機 | |
| RU2271071C2 (ru) | Способ демодуляции сигналов с относительной фазовой модуляцией и устройство для его осуществления | |
| US8300755B2 (en) | Timing recovery circuit, communication node, network system, and electronic device | |
| JPH09214574A (ja) | データ同期装置の位相検出器およびその動作方法 | |
| JP3792904B2 (ja) | 受信装置、及び通信装置 | |
| JP2010078342A (ja) | エンコーダの情報処理システム及び情報処理方法 | |
| CN114884536B (zh) | 一种抗干扰时频同步方法、装置、设备及介质 | |
| KR101244247B1 (ko) | 프레임-반송파 결합 동기 장치 및 동기 방법 | |
| JP3082757B2 (ja) | ガードインターバル相関器及びその相関取得方法 | |
| JP3039497B2 (ja) | クロック抽出回路、通信システム及び送信装置 | |
| JP3990829B2 (ja) | データ復調装置 | |
| JP3447883B2 (ja) | 同期装置 | |
| JP3121995B2 (ja) | 同期装置 | |
| JP3444397B2 (ja) | ディジタル信号受信装置、方法、および該方法に係るプログラムを記憶した記憶媒体 |