JP2001135775A - 集積回路マルチチップモジュールパッケージ - Google Patents

集積回路マルチチップモジュールパッケージ

Info

Publication number
JP2001135775A
JP2001135775A JP2000284630A JP2000284630A JP2001135775A JP 2001135775 A JP2001135775 A JP 2001135775A JP 2000284630 A JP2000284630 A JP 2000284630A JP 2000284630 A JP2000284630 A JP 2000284630A JP 2001135775 A JP2001135775 A JP 2001135775A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
interconnect
emi
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000284630A
Other languages
English (en)
Other versions
JP3590340B2 (ja
Inventor
Thomas D Dudderar
ディー．ダダラー トーマス
Dean Paul Kossives
ポール コシベス ディーン
Yee Leng Low
レン ロウ イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2001135775A publication Critical patent/JP2001135775A/ja
Application granted granted Critical
Publication of JP3590340B2 publication Critical patent/JP3590340B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【課題】 一体化された電磁シールドを具備した凹状チ
ップＭＣＭパッケージを提供する。 【解決手段】 ＩＣデバイスを収納するキャビティの表
面を、金属でコーティングする。ＭＣＭパッケージの露
出した上部表面と側表面もまた金属化する。はんだ壁が
相互接続用のＰＣＢに具備され、これが、ＭＣＭタイル
とＰＣＢ相互接続基板との間のギャップをシールする。
はんだ壁は、標準のはんだバンプ技術を用いて形成さ
れ、ＭＣＭとＰＣＢとの間のシールは、ＭＣＭタイルを
ＰＣＢにフリップチップ接合するのに用いられる、同一
のリフロー動作の間に形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路デバイス
に関し、特に、電磁干渉（electromagnetic interferen
ce：ＥＭＩ）特性を改善したフリップチップＩＣパッケ
ージに関する。
【０００２】
【従来の技術】様々な集積回路パッケージが半導体デバ
イスを実装するのに用いられている。デュアルインライ
ンパッケージ（Dual in-line packages：ＤＩＰ）と、
ピングリッドアレイ（pin grid arrays：ＰＧＡ）と、
表面搭載パッケージが何年にもわたって、幅広く用いら
れてきた。最近のパッケージは、フリップチップアプロ
ーチと改善された相互接続用基板を用いている。凹状チ
ップのマルチチップモジュール（multichip module：Ｍ
ＣＭ）パッケージが、パッケージのプロファイル（高
さ）を低減するために、製造され始めている。
【０００３】一般的に、最新のパッケージデザインは、
良好なＥＭＩ特性を有するが、それは主にＰＧＡ内の相
互接続の長さが短いことおよびはんだバンプされたパッ
ケージを用いることに起因しており、コンパクトな相互
接続構造が、最新のマルチチップモジュールにより可能
となっている。しかし、動作周波数は依然として上昇し
ており、そのためこれらのパッケージデザインでさえも
ＥＭＩ問題を有することになる。無線通信のアプリケー
ションにおける動作周波数は、数ギガから数十ギガビッ
トの範囲である。特殊な計算機器もまたこの速度で動作
する。これらの高周波のアプリケーションにおいては、
ＰＧＡが比較的短く、かつはんだバンプされたパッケー
ジでさえも浮遊電磁放射の影響を受ける。
【０００４】ＩＣパッケージ内のＥＭＩの問題に対処す
るために、ＥＭＩシールドがパッケージデザインに、し
ばしば組み込まれている。ワイヤグリッドの形態によ
る、いわゆるファラデケージ（Faraday cage）が、Ｉ
Ｃチップの周囲に構築されて、浮遊電磁界から相互接続
部分をシールドしている。金属製のカンも、ＩＣチップ
とリードをカプセル化するために用いられる。これらの
カンは、通常、金属（通常、銅、またはアルミ）を打ち
抜くことにより形成されている。従って、これらのカン
は、ＩＣパッケージに対し、コスト、大きさ、重量を増
加させることになる。これらのカンのサイズと重量（孔
開け）を低減する努力が行われている。これにより、カ
ンは軽くなるが、コストが減少することはない。さらに
また、ＥＭＩシールドの効率も下がることになる。
【０００５】
【発明が解決しようとする課題】ＥＭＩは、ＥＭＩ源の
近傍に配置された回路素子の適正な動作に悪影響を及ぼ
す。従ってＥＭＩの感受性を低減させることが必要であ
る。
【０００６】
【課題を解決するための手段】本発明は、ＥＭＩの感受
性を低減するために、従来のパッケージの欠点を回避し
た集積回路パッケージを提案する。本発明によれば、凹
状のフリップチップパッケージに、パッケージ内に組み
込んだ内部のＥＭＩシールドを具備させる。このフリッ
プチップＭＣＭのタイルは、基板の外部表面周囲で金属
化される（金属層が施される）。ＭＣＭタイルが押し込
められたプリント回路基板は、本明細書では、ＭＣＭプ
リント回路基板と称し、ＭＣＭタイルの周辺形状に対応
したはんだ壁を具備し、そしてＭＣＭタイルとＭＣＭプ
リント回路基板は、ＩＣチップを完全に包囲するはんだ
壁により接合される。ＭＣＭプリント回路基板上のはん
だ壁は、接地板に接続され、この接地板がＩＣデバイス
が組み込まれたキャビティを包囲する。かくしてＭＣＭ
キャビティは、浮遊ＥＭＩから完全に切り離される。
【０００７】
【発明の実施の形態】本発明の一実施例においては、Ｅ
ＭＩ金属化シールドが、凹状態のフリップチップＭＣＭ
パッケージ内に組み込まれている。凹状チップのＭＣＭ
パッケージは、ＩＣデバイスの相互接続技術に受け入れ
可能であるが、それは、相互接続用基板の有効活用と、
全体的に低いパッケージの形状と、相互接続の長さが短
くなっているからである。様々な凹状チップパッケージ
の例が、米国特許第５６０８２６２号に開示されてい
る。
【０００８】凹状のチップパッケージは、３つの構成要
素、すなわち第１レベルの構成要素として規定する主Ｉ
Ｃチップと、第２レベルの構成要素として規定するＩＣ
チップ、または受動型の相互接続基板のいずれかである
ＭＣＭの相互接続基板（ＩＳ）と、第３レベルの構成要
素として示すＭＣＭプリント回路基板（ＰＣＢ）を有す
ることにより特徴づけられる。これらの構成要素は、面
積が順に大きくなり、第２レベルの構成要素は、１つあ
るいは複数の主ＩＣチップを支持でき、第３レベルの構
成要素は、１つあるいは複数の第２レベルの構成要素を
収納できる。これらの３つの構成要素のパッケージにお
いては、第１レベルの構成要素は第２レベルの構成要素
に通常フリップチップボンディングされており、第２レ
ベルの構成要素は、第３レベルの構成要素上にフリップ
チップ搭載されて、第１レベルの構成要素は、この第３
レベルの構成要素内に形成されたキャビティ内に押し込
まれている。
【０００９】この基本的なコンセプトを用いた様々な変
形例が可能である。例えば、凹状チップのＭＣＭパッケ
ージの第３レベルを指定したプリント回路基板は、中間
の相互接続用プリント回路基板として機能し、第４の基
板レベル、例えばシステムのプリント回路基板に取り付
け可能であり、そして第２レベルの構成要素が、第４レ
ベルの構成要素内のキャビティ内に入れられる。上記し
た構造のすべては、本発明のＥＭＩシールドを実行する
のに特に適したものである。
【００１０】図１において、集積回路（ＩＣ）デバイス
１１、１２、１３がマルチチップモジュール（ＭＣＭ）
基板１４にフリップチップボンディングされている。こ
れらのＩＣデバイスは、パッケージされていてもいなく
てもよく、通常ミクロバンプ１５でもってＭＣＭ基板１
４にはんだバンプ接続されている。ＭＣＭ基板１４は、
エポキシ製のプリント回路基板（ＰＣＢ）、セラミック
製あるいはシリコン製の相互接続基板である。マルチチ
ップモジュール（ＭＣＭ）基板１４は、別の相互接続用
基板１６にフリップチップ搭載されている。この相互接
続用基板１６は通常、キャビティ１７を具備するエポキ
シ製のプリント回路基板で、凹状のマルチチップモジュ
ール（ＭＣＭ）基板１４の上（中）に集積回路デバイス
１１、１２、１３を収納する。ここに示した実施例にお
いては、相互接続用基板１６は、２つのレベルを有する
マルチレベル基板である。ＭＣＭタイル（すなわちＩＣ
チップ１１，１２，１３と基板１４）は、はんだバン
プ、あるいはボール（はんだ相互接続構造１８で示され
ている）により相互接続用基板１６に接続される。図示
すように、はんだ相互接続構造１８は、信号あるいはパ
ワーの接続用である。他の接続、例えばアンテナ、ある
いは標準のＩ／Ｏ接続は、同図には示されていないが従
来方法により形成することもできる。
【００１１】本発明によれば、ＥＭＩシールドは、フリ
ップチップパッケージ内に組み込まれている。このパッ
ケージの上側にはＥＭＩシールド用金属化層２１（図
２）を具備し、このＥＭＩシールド用金属化層２１は、
ＭＣＭタイルの通常露出した表面全体すなわち上部と側
面を覆っている。マルチチップモジュール（ＭＣＭ）基
板１４がシリコン製の相互接続用基板の場合には、基板
の裏面は、基板接地プレーン金属化層により、ＥＭＩシ
ールドと結合されている。ＥＭＩシールド用金属化層２
１は、必要によっては厚くすることができるが、従来の
厚い金属製のカンとは異なり、この集積されたＥＭＩシ
ールドは非常に薄く、例えば４μｍ以下、好ましくは２
μｍ以下である。同図に示すようにＥＭＩシールド用金
属化層２１は、連続的に基板の側壁に沿ってのびる。Ｅ
ＭＩシールド用金属化層２１は、蒸着あるいは他の適宜
の方法で形成され、例えばＮｉ、Ａｌ、Ｃｕのような導
電性金属製である。マルチチップモジュール（ＭＣＭ）
基板１４を、相互接続用基板１６にフリップチップ取り
付けを行う前に、ＥＭＩシールド用金属化層２１を形成
するのが好ましい。別法として、パッケージのこの部分
を組み立て後、金属化することも可能である。
【００１２】ＭＣＭタイルを、相互接続用基板１６にリ
フローで取り付ける前に、プリント回路基板をはんだ壁
２５を具備させる。このはんだ壁２５は、ＭＣＭタイル
の周囲全体にわたってのび、従来のはんだバンプの形成
により形成され、例えば、相互接続用基板１６にはんだ
ペーストをスクリーニング塗布することにより形成され
る。はんだ壁２５は、ＥＭＩシールド用金属化層２７の
上に形成され、このＥＭＩシールド用金属化層２７は、
はんだ壁２５の下までのびる。ＥＭＩシールド用金属化
層２７は、相互接続用基板１６の上にのびる部分２７’
と、相互接続用基板１６の下にのびる部分２７’’を有
し、相互接続用基板１６の上を連続的に覆い、キャビテ
ィ全体を包囲する。ＥＭＩシールド用金属化層２７の部
分２７’’は、相互接続用基板１６の標準のレベル間金
属であり、部分２７’もまた、標準のプリント回路基板
の一部である。
【００１３】図１のマルチチップモジュール（ＭＣＭ）
基板１４と相互接続用基板１６との間のＩＣ接地接続
は、はんだ壁２５と、部分２７’と部分２７’’を含む
ＥＭＩシールド用金属化層２７と、金属化エッジ３１と
はんだバンプ／ボール３２を介して行われる。相互接続
用基板１６は、システム用プリント回路基板３３にはん
だバンプ／ボール３２で取り付けられている。このはん
だバンプ／ボール３２は、ランナ３４を介してシステム
レベルの相互接続部に接続されている。ＩＣデバイスの
接地は、相互接続用基板１６上のＥＭＩシールド金属化
層の一部を共有している。様々な他の構成も当業者には
考え得る。
【００１４】ＥＭＩシールド金属化層の底にあるＥＭＩ
シールド金属化層の部分を、図１には、マルチレベルの
プリント回路基板と、隣接するキャビティ１７の２つの
レベルの間の相互接続レベル上に示している。別の配置
例として、ＥＭＩシールド金属化層をその下のレベルに
形成される。例えば、キャビティ１７がトップのレベル
に形成される３つのレベルのプリント回路基板において
は、ＥＭＩシールド金属化層は、上部レベルと中間レベ
ルとの間、あるいは中間レベルと下部レベルとの間に形
成することもできる。ＥＭＩシールド金属化層は、プリ
ント回路基板の底部表面に沿って配置することも可能で
ある。これらの３つの場合のいずれも重要な特徴点は、
ＥＭＩシールドは、ＭＣＭパッケージの凹部部分を完全
に包囲するレベル間ＰＣＢ金属層、あるいは金属化コー
ティング層である。
【００１５】ある場合においては、１つあるいは複数の
ＩＣチップ相互接続部をＥＭＩシールド金属化層を介し
てルーティングすることが望ましい。例えば、パワーリ
ード線やアンテナリード線をＭＣＭ基板の上部表面に具
備し、マルチチップモジュール（ＭＣＭ）基板１４を介
し集積回路デバイス１１−１３にまでのびるようにす
る。このような場合、ＥＭＩシールド金属化層の一部
は、相互接続部により貫通され、そこから電気的に絶縁
される。従って、ＥＭＩシールド金属化層は、ＭＣＭ基
板を「実質的に」包囲することになる。ＥＭＩシールド
を介して、Ｉ／Ｏアクセスに関連する領域は、ＥＭＩシ
ールドの領域の１０％以下である。
【００１６】本発明のパッケージを組み立てる好ましい
技術は、相互接続用基板１６上にはんだ壁２５を具備
し、はんだ相互接続構造１８をはんだ壁２５を同一のリ
フロー動作でリフローさせることである。他の方法は、
はんだ壁２５に、より高い融点のはんだを用い、最初の
リフロー動作でデバイスの相互接続を付けることであ
る。このパッケージをこの時点でテストし、ＥＭＩシー
ルドの金属化は、２回目のリフロー操作ではんだ壁をリ
フローすることにより完了させる。
【００１７】本明細書に記載したはんだバンプ、あるい
ははんだボールは、ボールの配置およびはんだペースト
の印刷のような適宜の技術を用いて形成することができ
る。このアプリケーション用の通常のはんだバンプの厚
さは、５−３０ミル（０．７２mm）である。本明細書に
記載したプロセスに有効に用いることのできるＩＣ相互
接続用はんだの組成の例を、次の表に示す。 （表１） 組成 Ｓｎ Ｐｂ Ｂｉ 固相温度℃ 液相温度℃ Ｉ ６３ ３７ １８３ １８３ ＩＩ ４２ ５８ １３８ １３８ ＩＩＩ ４３ ４３ １４ １４３ １６３
【００１８】はんだ壁用の高い融点を有するはんだの組
成は、次のとおりである。 （表２） 組成 Ｓｎ Ｐｂ Ａｇ Ｓｂ 固相温度℃ 液相温度℃ Ｉ ９５ ５ ２３５ ２４０ ＩＩ ９６.５ ３.５ ２２１ ２２１ ＩＩＩ １０ ９０ ２７５ ３０２
【００１９】ＩＣ相互接続用はんだの液相温度は、はん
だ壁用の高融点のはんだの固相温度よりも低くなければ
ならない。接合用はんだの固相温度温度と、充填用はん
だの液相温度の差は、少なくとも２０℃好ましくは４０
℃が好ましい。表１から分かることは、共通の接合はん
だは、液相温度が１９０℃以下である。表２の高融点組
成は固相温度が２２０℃以上である。一般的に本発明の
目的においては、高融点はんだは、２００℃以上の固相
温度を有する。
【００２０】ＥＭＩシールド金属化層の別の構成例を図
２に示す。同図においては、ＥＭＩシールド金属化層
は、キャビティ１７の内壁に沿ってＥＭＩシールド用金
属化層４１で示すようにのびて、図１の構成と同様、Ｅ
ＭＩキャビティシールド金属化層の部分２７’と接続す
る。同図においては、システムレベルのプリント回路基
板は、明瞭にするために除いてある。
【００２１】本発明のＥＭＩシールド構成は、小型かつ
効率的であるために、ＥＭＩ感受性のあるアプリケーシ
ョンあるいは環境においては、通常用いられることのな
いデバイスを用いることができる。例えば、ワイヤボン
ディングされたＩＣデバイスは、通常、頑強でかつコス
トも安い。しかし、ワイヤボンドされたリード線は、長
く、特にＥＭＩに影響を受けやすい。図３に示すよう
に、本発明のＥＭＩシールドと共に使用する場合には、
ＥＭＩの問題は多くのアプリケーションで解決できる。
図３は、相互接続用基板６２に取り付けられたワイヤボ
ンディングされた基板６１が、相互接続用基板６４にフ
リップチップで組み立てられている。このワイヤボンデ
ィングされた基板６１は、相互接続用基板６２に、ワイ
ヤボンド６３で接続されている。ＥＭＩシールド金属化
層は、図１と同様で、ＥＭＩシールド用金属化層２１と
はんだ壁２５とＥＭＩシールド用金属化層２７、２
７’、２７’’を含む。
【００２２】ＭＣＭタイルは、集積回路デバイス１１、
１２、１３を含むものとして示されている。さらに、受
動型素子あるいは他の素子を、ＭＣＭタイルに取り付
け、集積回路デバイス１１、１２、１３を具備するのと
同様に、キャビティ内に取り付けることができる。
【００２３】前述したように、ＭＣＭタイルの好ましい
基板はシリコン製で、ＥＭＩシールド用金属化層２１は
この場合、Ａｌの組合せで、はんだ壁２５に接続するた
めに、Ｃｒ−Ｃｕ−Ｃｒでコーティングされた、主接地
面層としてのＡｌの組合せである。Ｃｒ−Ｃｕ−Ｃｒ層
は、ＭＣＭ基板を、プリント回路基板にフリップチップ
バンプで接合する際に用いられるアンダーバンプ金属化
層と同一である。はんだを、ＭＣＭはんだバンプ接触用
パッドのアレイに、局部的あるいは選択的に取り付ける
ことを容易にするために、およびはんだ壁をＭＣＭの側
面に接着するために、パッドの表面とＭＣＭの側面は、
はんだ濡れ性を有しなければならない。ＭＣＭ基板用の
標準の接地プレーンはアルミ製で、アルミは、はんだに
対し好ましい材料ではないことは公知である。従って、
産業界の慣行として、はんだをするべきアルミの一部
に、金属コーティングを施して、はんだをそのコーティ
ングにリフローさせることである。このコーティングは
アンダーバンプ金属化（under bump metallization：Ｕ
ＢＭ）と称する。
【００２４】ＵＢＭ技術で用いられる金属は、アルミに
対し十分接着しなければならず、通常のはんだ組成によ
り濡れ性を有しかつ導電性が高くなければならない。こ
れらの要件に合致する構造体は、クロムと銅の合成物で
ある。クロムを最初に堆積してアルミに接着させ、その
後銅をクロムの上に形成してはんだ濡れ性のある表面を
提供する。クロムは、有機物無機物を問わず様々な種類
の材料によく接着することは公知である。従って、Ｓｉ
Ｏ2、ＳＩＮＣＡＰＳ、ポリイミド、あるいはＩＣプロ
セスに通常使用される誘電体材料、および銅、アルミの
ような金属によく接着する。しかし、はんだ合金は、銅
を分解してクロムから濡れ性を奪ってしまう。そのた
め、クロムの上に直接形成された銅製の薄い層が、分解
して溶融状態のはんだとなり、このはんだが再びクロム
層から濡れ性を奪う。はんだとＵＢＭとの間の界面の完
全性を維持するために、クロムと銅の合成層、あるいは
合金層が、クロム層と銅層との間に通常用いられる。
【００２５】前述した層は、通常スパッタリングで形成
されるが、それらを堆積する様々なオプションが存在す
る。層は、合金のターゲットからスパッタリングで形成
される。クロムのターゲットを用いてスパッタリング
し、その後銅のターゲットに変えることができる。ある
いは、別々のクロムのターゲットと銅のターゲットを用
いてスパッタリングし、これら２つのターゲットの間を
遷移させることもできる。後者の方法は、組成が傾斜し
た層を形成でき、好ましい技術である。
【００２６】構造体のプリント回路基板上のＥＭＩ金属
化層は、通常銅製で、リフロー、あるいは他の方法で直
接はんだづけられる。
【図面の簡単な説明】
【図１】本発明のＥＭＩシールドを具備した、凹状チッ
プＭＣＭの断面図。
【図２】本発明の他の実施例のＥＭＩシールドを示す、
図１に類似したＭＣＭの断面図。
【図３】本発明によりシールドされた、ワイヤ接続され
たフリップチップＩＣデバイスを表す、図１、２に類似
したＭＣＭの断面図。
【符号の説明】
１１、１２、１３ 集積回路デバイス １４ マルチチップモジュール（ＭＣＭ）基板 １５ ミクロバンプ １６ 相互接続用基板 １７ キャビティ １８ はんだ相互接続構造 ２１、２７ ＥＭＩシールド用金属化層 ２５ はんだ壁 ２７’ 部分 ３１ 金属化エッジ ３２ はんだバンプ／ボール ３３ システム用プリント回路基板 ３４ ランナ ４１ ＥＭＩシールド用金属化層 ６１ ワイヤボンディングされた基板 ６２、６４ 相互接続用基板 ６３ ワイヤボンド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 9/00 (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 トーマス ディー．ダダラー アメリカ合衆国、07928 ニュージャージ ー、チャットハム、スクール アベニュー 30 (72)発明者 ディーン ポール コシベス アメリカ合衆国、08826 ニュージャージ ー、グレン ガードナー、グレン アベニ ュー 18 (72)発明者 イー レン ロウ アメリカ合衆国、07922 ニュージャージ ー、バークレー ハイツ、バークレー ス クウェア 11

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 （Ａ）上部表面と、底部表面と、前記上
    部表面と底部表面との間のエッジと、前記上部表面に形
    成され側壁表面と底部表面とを有するキャビティ（１
    ７）と、前記キャビティを包囲するＥＭＩ第１金属層
    （２７）と、上部部分に第１列の相互接続部位の列（１
    ８）とを有するプリント回路基板（１６）と、 （Ｂ）マルチチップモジュール（１４）、 （Ｃ）前記相互接続用基板（１６）の周囲にのび、前記
    プリント回路基板（３３）上の相互接続用基板（１６）
    のエッジに取り付けられ、かつ前記プリント回路基板に
    取り付けられるはんだ壁（２５）とを有する集積回路マ
    ルチチップモジュールパッケージにおいて、 前記（Ｂ）マルチチップモジュール（１４）は、 （Ｂ１）上部側と、底部側と、前記上部側と底部側との
    間の周辺エッジとを具備し、ＩＣチップ（１１，１
    ２，、１３）への接続用に前記底部側に第１列の相互接
    続用部位（１５）を有し、前記上部側と前記周辺エッジ
    とをカバーするＥＭＩの第２金属層（２１）とを有する
    相互接続用基板（１４）と、 （Ｂ２）相互接続用基板（１４）の底部側に、前記プリ
    ント回路基板の第１列の相互接続部位（１８）と接続で
    きる配置された相互接続用基板の第２列の相互接続部位
    の列（１８）と、 （Ｂ３） 相互接続部位の列（１５）を具備するＩＣチ
    ップ（１１，１２，１３）と、を有し、 前記ＩＣチップ（１１，１２，１３）は、前記相互接続
    基板（１４）の底部側にフリップチップ接合され、前記
    ＩＣチップの相互接続部位の列（１５）は、前記第１列
    の相互接続部位（１５）に接合され、 前記ＩＣチップ（１１，１２，１３）は、前記キャビテ
    ィ（１７）内にのび、 前記マルチチップモジュール（１４）は、前記第２列の
    相互接続用部位（１８）で、前記プリント回路基板（１
    ６，３３）に接続され、その結果、前記ＥＭＩ第１金属
    層（２７）と前記ＥＭＩ第２金属層（２１）との間にス
    ペースが形成され、 前記はんだ壁（２５）が、前記スペースを完全に包囲す
    ることを特徴とする集積回路マルチチップモジュールパ
    ッケージ。
  2. 【請求項２】 前記プリント回路基板は、少なくとも２
    つの基板と、それらの間に導電層を具備するマルチレベ
    ルのプリント回路基板であることを特徴とする請求項１
    記載のパッケージ。
  3. 【請求項３】 前記ＥＭＩ第１金属層（２７）は、前記
    エッジの上で前記はんだ壁（２５）からのび、前記マル
    チレベルプリント回路基板の導電層（２７’、３４）に
    接触し、 前記導電層は、ＥＭＩ第１金属層の一部を含む ことを特徴とする請求項２記載のパッケージ。
  4. 【請求項４】 前記ＥＭＩ第１金属層（２７）は、前記
    キャビティの側壁上を、前記はんだ壁（２５）からのび
    て、前記マルチレベルプリント回路基板の導電層（２
    ７’’、３４）に接触し、 前記導電層は、ＥＭＩ第１金属層の一部を含むことを特
    徴とする請求項２記載のパッケージ。
  5. 【請求項５】 （Ａ）少なくとも１つの相互接続部位を
    有するシステムプリント回路基板（３３）と、 （Ｂ）上部表面と、底部表面と、前記上部表面に形成さ
    れたキャビティと、前記キャビティを包囲するＥＭＩ第
    １金属層と、上部側に第１のＩＰＣＢ相互接続部位と、
    底部側に第２のＩＰＣＢ相互接続部位とを有し、前記シ
    ステムプリント回路基板（３３）の相互接続部位に接続
    された第１の相互接続部位で、前記システムプリント回
    路基板（３３）に接続される中間プリント回路基板（１
    ６）と、 （Ｃ）マルチチップモジュール（１４）、 （Ｄ）前記相互接続用基板（１６）の周囲にのび、前記
    プリント回路基板（３３）上の相互接続用基板（１６）
    のエッジに取り付けられ、かつ前記プリント回路基板に
    取り付けられるはんだ壁（２５）とを有する集積回路マ
    ルチチップモジュールパッケージにおいて、 前記（Ｃ）マルチチップモジュール（１４）は、 （Ｃ１）上部側と、底部側と、前記上部側と底部側との
    間の周辺エッジとを具備し、ＩＣチップ（１１，１
    ２，、１３）への接続用に前記底部側に第１列の相互接
    続用部位（１５）を有し、前記上部側と前記周辺エッジ
    とをカバーするＥＭＩの第２金属層（２１）とを有する
    相互接続用基板（１４）と、 （Ｃ２）相互接続用基板（１４）の底部側に、前記プリ
    ント回路基板の第１列の相互接続部位（１８）と接続で
    きる配置された相互接続用基板の第２列の相互接続部位
    の列（１８）と、 （Ｃ３） 相互接続部位の列（１５）を具備するＩＣチ
    ップ（１１，１２，１３）と、を有し、 前記ＩＣチップ（１１，１２，１３）は、前記相互接続
    基板（１４）の底部側にフリップチップ接合され、前記
    ＩＣチップの相互接続部位の列（１５）は、前記第１列
    の相互接続部位（１５）に接合され、 前記ＩＣチップ（１１，１２，１３）は、前記キャビテ
    ィ（１７）内にのび、 前記マルチチップモジュール（１４）は、前記第２列の
    相互接続用部位（１８）で、前記プリント回路基板（１
    ６，３３）に接続され、その結果、前記ＥＭＩ第１金属
    層（２７）と前記ＥＭＩ第２金属層（２１）との間にス
    ペースが形成され、 前記はんだ壁（２５）が、前記スペースを完全に包囲す
    ることを特徴とする集積回路マルチチップモジュールパ
    ッケージ。
  6. 【請求項６】 前記プリント回路基板は、少なくとも２
    つの基板と、それらの間に導電層を具備するマルチレベ
    ルのプリント回路基板であることを特徴とする請求項５
    記載のパッケージ。
  7. 【請求項７】 前記ＥＭＩ第１金属層（２７）は、前記
    エッジの上で前記はんだ壁（２５）からのび、前記マル
    チレベルプリント回路基板の導電層（２７’、３４）に
    接触し、 前記導電層は、ＥＭＩ第１金属層の一部を含むことを特
    徴とする請求項６記載のパッケージ。
  8. 【請求項８】 前記ＥＭＩ第１金属層（２７）は、前記
    キャビティの側壁上を、前記はんだ壁（２５）からのび
    て、前記マルチレベルプリント回路基板の導電層（２
    ７’’、３４）に接触し、 前記導電層は、ＥＭＩ第１金属層の一部を含むことを特
    徴とする請求項６記載のパッケージ。
  9. 【請求項９】 前記ＩＣチップは、前記ＩＳにワイヤボ
    ンド接合されていることを特徴とする請求項５記載のパ
    ッケージ。
  10. 【請求項１０】 前記相互接続基板の第２列の相互接続
    部位は、中間プリント回路基板の第２列の相互接続部位
    に、第１はんだ材料で接合され、 前記はんだ壁は、第２はんだ材料で形成され、 前記第２はんだ材料の固相温度は、前記第１はんだ材料
    の液相温度よりも２０℃以上高いことを特徴とする請求
    項５記載のパッケージ。
JP2000284630A 1999-09-22 2000-09-20 集積回路マルチチップモジュールパッケージ Expired - Lifetime JP3590340B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/401690 1999-09-22
US09/401,690 US6297551B1 (en) 1999-09-22 1999-09-22 Integrated circuit packages with improved EMI characteristics

Publications (2)

Publication Number Publication Date
JP2001135775A true JP2001135775A (ja) 2001-05-18
JP3590340B2 JP3590340B2 (ja) 2004-11-17

Family

ID=23588807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000284630A Expired - Lifetime JP3590340B2 (ja) 1999-09-22 2000-09-20 集積回路マルチチップモジュールパッケージ

Country Status (4)

Country Link
US (1) US6297551B1 (ja)
EP (1) EP1089336B1 (ja)
JP (1) JP3590340B2 (ja)
DE (1) DE60037990T2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111600A (ja) * 2002-09-18 2004-04-08 Mitac Internatl Corp Ｉｃに内蔵されたｅｍｉ消去回路
JP2007515068A (ja) * 2003-12-19 2007-06-07 アドバンパック・ソリューションズ・ピーティーイー・リミテッド ウェーハーレベルチップスケールパッケージ用の各種構造と高さを有するバンプ構造体
JP2007324303A (ja) * 2006-05-31 2007-12-13 Hitachi Cable Ltd 光モジュール及びその実装方法
US7613010B2 (en) 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP2011155287A (ja) * 2008-09-05 2011-08-11 Mitsubishi Electric Corp 高周波回路パッケージおよびセンサモジュール
JP2012084839A (ja) * 2010-10-08 2012-04-26 Universal Global Scientific Industrial Co Ltd チップレベル電磁（ｅｍｉ）シールド構造及び製造方法
WO2012140934A1 (ja) * 2011-04-14 2012-10-18 三菱電機株式会社 高周波パッケージ
JP2015173140A (ja) * 2014-03-11 2015-10-01 三菱電機株式会社 高周波パッケージ
US9508676B1 (en) * 2015-08-10 2016-11-29 Chipbond Technology Corporation Semiconductor package structure having hollow chamber and bottom substrate and package process thereof
JP2019062186A (ja) * 2017-09-27 2019-04-18 インテル コーポレイション エレクトロニクスアセンブリにおける遮蔽

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3681542B2 (ja) * 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
US6623279B2 (en) 1999-07-15 2003-09-23 Incep Technologies, Inc. Separable power delivery connector
US20030214800A1 (en) 1999-07-15 2003-11-20 Dibene Joseph Ted System and method for processor power delivery and thermal management
US6801431B2 (en) * 1999-07-15 2004-10-05 Incep Technologies, Inc. Integrated power delivery and cooling system for high power microprocessors
US6452113B2 (en) * 1999-07-15 2002-09-17 Incep Technologies, Inc. Apparatus for providing power to a microprocessor with integrated thermal and EMI management
US6947293B2 (en) * 1999-07-15 2005-09-20 Incep Technologies Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP4218193B2 (ja) * 2000-08-24 2009-02-04 三菱電機株式会社 パワーモジュール
TW569403B (en) * 2001-04-12 2004-01-01 Siliconware Precision Industries Co Ltd Multi-chip module and its manufacturing method
JP4497683B2 (ja) * 2000-09-11 2010-07-07 ローム株式会社 集積回路装置
JP3655181B2 (ja) * 2000-09-28 2005-06-02 株式会社東芝 半導体装置およびそのパッケージ
US6680212B2 (en) * 2000-12-22 2004-01-20 Lucent Technologies Inc Method of testing and constructing monolithic multi-chip modules
US6610560B2 (en) * 2001-05-11 2003-08-26 Siliconware Precision Industries Co., Ltd. Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US7369090B1 (en) 2001-05-17 2008-05-06 Cypress Semiconductor Corp. Ball Grid Array package having integrated antenna pad
EP1413004A4 (en) * 2001-05-17 2004-07-21 Cypress Semiconductor Corp BALL MATRIX GRID ANTENNA
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
GB2378042A (en) * 2001-07-24 2003-01-29 Ubinetics Ltd Fixing mechanical parts to PCBs
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6998292B2 (en) * 2001-11-30 2006-02-14 Vitesse Semiconductor Corporation Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
US6606251B1 (en) 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
US6949992B2 (en) 2002-03-20 2005-09-27 Powerwave Technologies, Inc. System and method of providing highly isolated radio frequency interconnections
US20030183934A1 (en) * 2002-03-29 2003-10-02 Barrett Joseph C. Method and apparatus for stacking multiple die in a flip chip semiconductor package
US20030213619A1 (en) * 2002-05-14 2003-11-20 Denzene Quentin S. Ground discontinuity improvement in RF device matching
US7109830B2 (en) 2002-08-26 2006-09-19 Powerwave Technologies, Inc. Low cost highly isolated RF coupler
GB2393326A (en) * 2002-09-21 2004-03-24 Hewlett Packard Co Shielding electronic devices from electromagnetic radiation
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US7253510B2 (en) 2003-01-16 2007-08-07 International Business Machines Corporation Ball grid array package construction with raised solder ball pads
US6867121B2 (en) * 2003-01-16 2005-03-15 International Business Machines Corporation Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
TWI236117B (en) * 2003-02-26 2005-07-11 Advanced Semiconductor Eng Semiconductor package with a heat sink
KR100521279B1 (ko) * 2003-06-11 2005-10-14 삼성전자주식회사 적층 칩 패키지
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US6870252B2 (en) * 2003-06-18 2005-03-22 Sun Microsystems, Inc. Chip packaging and connection for reduced EMI
US7186924B2 (en) * 2003-10-21 2007-03-06 International Business Machines Corporation Dielectric structure for printed circuit board traces
US6909043B1 (en) 2003-11-12 2005-06-21 Sun Microsystems, Inc. EMI seal for system chassis
TWI247371B (en) * 2004-02-06 2006-01-11 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
CN100362666C (zh) * 2004-03-24 2008-01-16 宏齐科技股份有限公司 光感测芯片的封装结构及其制造方法
US7239507B1 (en) 2004-03-24 2007-07-03 Sun Microsystems, Inc. Slot frame with guide tabs for reducing EMI gaps
DE102004014439A1 (de) * 2004-03-24 2005-07-07 Siemens Ag Schaltkreis-Anordnung und Schaltkreis-Vorrichtung
US7190053B2 (en) * 2004-09-16 2007-03-13 Rosemount Inc. Field device incorporating circuit card assembly as environmental and EMI/RFI shield
CN100485910C (zh) * 2004-12-02 2009-05-06 株式会社村田制作所 电子元器件及其制造方法
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
US20070014095A1 (en) * 2005-07-12 2007-01-18 Weiss Roger E High-performance separable electrical device/printed circuit board interconnection
US20070023203A1 (en) * 2005-07-26 2007-02-01 Leizerovich Gustavo D Method and system for customized radio frequency shielding using solder bumps
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
SG136009A1 (en) 2006-03-29 2007-10-29 Micron Technology Inc Packaged microelectronic devices recessed in support member cavities, and associated methods
US7569918B2 (en) * 2006-05-01 2009-08-04 Texas Instruments Incorporated Semiconductor package-on-package system including integrated passive components
US7635606B2 (en) * 2006-08-02 2009-12-22 Skyworks Solutions, Inc. Wafer level package with cavities for active devices
KR100840788B1 (ko) * 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US20080217708A1 (en) * 2007-03-09 2008-09-11 Skyworks Solutions, Inc. Integrated passive cap in a system-in-package
US8208266B2 (en) * 2007-05-29 2012-06-26 Avx Corporation Shaped integrated passives
US8258614B2 (en) * 2007-11-12 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with package integration
CN101878527B (zh) 2007-11-30 2012-09-26 斯盖沃克斯瑟路申斯公司 使用倒装芯片安装的晶片级封装
US8144479B2 (en) * 2007-12-24 2012-03-27 Universal Scientific Industrial Co., Ltd. Wireless communication module
US8900931B2 (en) 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
JP2010212609A (ja) * 2009-03-12 2010-09-24 Panasonic Corp 接続構造体、回路装置、及び電子機器
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US7902851B2 (en) * 2009-06-10 2011-03-08 Medtronic, Inc. Hermeticity testing
US8172760B2 (en) 2009-06-18 2012-05-08 Medtronic, Inc. Medical device encapsulated within bonded dies
WO2011021328A1 (ja) 2009-08-18 2011-02-24 日本電気株式会社 シールド層と素子側電源端子が容量結合した半導体装置
US7978940B2 (en) * 2009-09-14 2011-07-12 Tyco Electronics Services Gmbh Self-aligned carrier assembly for optical device supporting wafer scale methods
US20110084406A1 (en) * 2009-10-13 2011-04-14 Sony Corporation Device and interconnect in flip chip architecture
US8502735B1 (en) 2009-11-18 2013-08-06 Ball Aerospace & Technologies Corp. Antenna system with integrated circuit package integrated radiators
US8334171B2 (en) * 2009-12-02 2012-12-18 Stats Chippac Ltd. Package system with a shielded inverted internal stacking module and method of manufacture thereof
US8461698B1 (en) * 2010-09-28 2013-06-11 Rockwell Collins, Inc. PCB external ground plane via conductive coating
US8666505B2 (en) 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
US9398694B2 (en) * 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components
US8424388B2 (en) 2011-01-28 2013-04-23 Medtronic, Inc. Implantable capacitive pressure sensor apparatus and methods regarding same
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
US20120292777A1 (en) * 2011-05-18 2012-11-22 Lotz Jonathan P Backside Power Delivery Using Die Stacking
KR20130007049A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
US8742570B2 (en) * 2011-09-09 2014-06-03 Qualcomm Mems Technologies, Inc. Backplate interconnect with integrated passives
US10748867B2 (en) * 2012-01-04 2020-08-18 Board Of Regents, The University Of Texas System Extrusion-based additive manufacturing system for 3D structural electronic, electromagnetic and electromechanical components/devices
US9153863B2 (en) * 2012-01-24 2015-10-06 E I Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지
EP2739126B1 (en) * 2012-11-30 2021-06-30 Airbus Operations GmbH Electronic device
WO2014108744A1 (en) 2013-01-09 2014-07-17 Freescale Semiconductor, Inc. Electronic high frequency device and manufacturing method
US8853844B2 (en) * 2013-02-07 2014-10-07 Inpaq Technology Co., Ltd. Multifunction semiconductor package structure and method of manufacturing the same
US8865537B2 (en) 2013-03-14 2014-10-21 International Business Machines Corporation Differential excitation of ports to control chip-mode mediated crosstalk
US8972921B2 (en) 2013-03-14 2015-03-03 International Business Machines Corporation Symmetric placement of components on a chip to reduce crosstalk induced by chip modes
US9159033B2 (en) 2013-03-14 2015-10-13 Internatinal Business Machines Corporation Frequency separation between qubit and chip mode to reduce purcell loss
US9786633B2 (en) 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
US10079224B2 (en) 2014-08-11 2018-09-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
US9881904B2 (en) 2014-11-05 2018-01-30 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
FR3031256B1 (fr) * 2014-12-30 2017-01-13 Thales Sa Boitier hyperfrequence a encombrement reduit en surface et montagne d'un tel boitier sur un circuit.
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
US20160268213A1 (en) * 2015-03-09 2016-09-15 Intel Corporation On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
US10658424B2 (en) 2015-07-23 2020-05-19 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
WO2017131831A2 (en) * 2015-11-05 2017-08-03 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
WO2017142978A1 (en) * 2016-02-15 2017-08-24 Transsip Inc Emi shielded integrated circuit packages and methods of making the same
US9721923B1 (en) 2016-04-14 2017-08-01 Micron Technology, Inc. Semiconductor package with multiple coplanar interposers
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
US10381541B2 (en) 2016-10-11 2019-08-13 Massachusetts Institute Of Technology Cryogenic electronic packages and methods for fabricating cryogenic electronic packages
US10404186B2 (en) 2016-10-27 2019-09-03 General Electric Company Power module systems and methods having reduced common mode capacitive currents and reduced electromagnetic interference
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US20180233423A1 (en) * 2017-02-14 2018-08-16 Skyworks Solutions, Inc. Flip-chip mounting of silicon-on-insulator die
US10516207B2 (en) 2017-05-17 2019-12-24 Nxp B.V. High frequency system, communication link
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
TWI653919B (zh) * 2017-08-10 2019-03-11 晶巧股份有限公司 高散熱等線距堆疊晶片封裝結構和方法
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
KR102504293B1 (ko) * 2017-11-29 2023-02-27 삼성전자 주식회사 패키지 온 패키지 형태의 반도체 패키지
TWI662664B (zh) * 2018-07-31 2019-06-11 韓商斗星產業股份有限公司 半導體固定用磁性帶
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
CN113766818A (zh) * 2021-08-06 2021-12-07 展讯通信（上海）有限公司 多层堆叠封装组件及多层组件的封装方法
CN116941021A (zh) 2022-08-17 2023-10-24 深圳新声半导体有限公司 射频前端模组及其制作方法、通讯装置
CN115064450B (zh) * 2022-08-17 2022-12-02 深圳新声半导体有限公司 用于射频前端模组的封装方法、射频模组封装结构

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010764A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
US4903120A (en) * 1985-11-22 1990-02-20 Texas Instruments Incorporated Chip carrier with interconnects on lid
JPH0775279B2 (ja) * 1987-06-25 1995-08-09 イビデン株式会社 半導体装置
JPH0548000A (ja) * 1991-08-13 1993-02-26 Fujitsu Ltd 半導体装置
US5198963A (en) * 1991-11-21 1993-03-30 Motorola, Inc. Multiple integrated circuit module which simplifies handling and testing
JPH06163810A (ja) * 1992-11-25 1994-06-10 Sony Corp ハイブリッドｉｃ面実装用リードブロック
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
TW373308B (en) * 1995-02-24 1999-11-01 Agere Systems Inc Thin packaging of multi-chip modules with enhanced thermal/power management
JPH08250890A (ja) * 1995-03-09 1996-09-27 Nec Corp 混成集積回路装置
DE19632200C2 (de) * 1996-08-09 2002-09-05 Bosch Gmbh Robert Multichipmodul
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
US6201403B1 (en) * 1997-09-22 2001-03-13 Nortel Networks Limited Integrated circuit package shielding characterization method and apparatus
US6125042A (en) * 1998-04-10 2000-09-26 Lucent Technologies, Inc. Ball grid array semiconductor package having improved EMI characteristics
US6154370A (en) * 1998-07-21 2000-11-28 Lucent Technologies Inc. Recessed flip-chip package
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111600A (ja) * 2002-09-18 2004-04-08 Mitac Internatl Corp Ｉｃに内蔵されたｅｍｉ消去回路
JP2007515068A (ja) * 2003-12-19 2007-06-07 アドバンパック・ソリューションズ・ピーティーイー・リミテッド ウェーハーレベルチップスケールパッケージ用の各種構造と高さを有するバンプ構造体
US7613010B2 (en) 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP2007324303A (ja) * 2006-05-31 2007-12-13 Hitachi Cable Ltd 光モジュール及びその実装方法
JP2011155287A (ja) * 2008-09-05 2011-08-11 Mitsubishi Electric Corp 高周波回路パッケージおよびセンサモジュール
US9648725B2 (en) 2008-09-05 2017-05-09 Mitsubishi Electric Corporation High-frequency circuit package and sensor module
JP2013165273A (ja) * 2008-09-05 2013-08-22 Mitsubishi Electric Corp 高周波回路パッケージおよびセンサモジュール
US9433080B2 (en) 2008-09-05 2016-08-30 Mitsubishi Electric Corporation High-frequency circuit package and sensor module
JP5371997B2 (ja) * 2008-09-05 2013-12-18 三菱電機株式会社 高周波回路パッケージおよびセンサモジュール
US9070961B2 (en) 2008-09-05 2015-06-30 Mitsubishi Electric Corporation High-frequency circuit package and sensor module
US9287218B2 (en) 2010-10-08 2016-03-15 Universal Scientific Industrial (Shanghai) Co., Ltd. Chip level EMI shielding structure and manufacture method thereof
JP2012084839A (ja) * 2010-10-08 2012-04-26 Universal Global Scientific Industrial Co Ltd チップレベル電磁（ｅｍｉ）シールド構造及び製造方法
JP5693710B2 (ja) * 2011-04-14 2015-04-01 三菱電機株式会社 高周波パッケージ
CN103460377A (zh) * 2011-04-14 2013-12-18 三菱电机株式会社 高频封装
WO2012140934A1 (ja) * 2011-04-14 2012-10-18 三菱電機株式会社 高周波パッケージ
US9693492B2 (en) 2011-04-14 2017-06-27 Mitsubishi Electric Corporation High-frequency package
JP2015173140A (ja) * 2014-03-11 2015-10-01 三菱電機株式会社 高周波パッケージ
US9508676B1 (en) * 2015-08-10 2016-11-29 Chipbond Technology Corporation Semiconductor package structure having hollow chamber and bottom substrate and package process thereof
CN106449534A (zh) * 2015-08-10 2017-02-22 颀邦科技股份有限公司 具有中空腔室的半导体封装结构及其下基板及制造过程
JP2019062186A (ja) * 2017-09-27 2019-04-18 インテル コーポレイション エレクトロニクスアセンブリにおける遮蔽
JP7251932B2 (ja) 2017-09-27 2023-04-04 インテル コーポレイション エレクトロニクスアセンブリにおける遮蔽

Also Published As

Publication number Publication date
US6297551B1 (en) 2001-10-02
EP1089336B1 (en) 2008-02-13
EP1089336A2 (en) 2001-04-04
JP3590340B2 (ja) 2004-11-17
EP1089336A3 (en) 2005-07-20
DE60037990D1 (de) 2008-03-27
DE60037990T2 (de) 2009-02-05

Similar Documents

Publication Publication Date Title
JP3590340B2 (ja) 集積回路マルチチップモジュールパッケージ
US5311059A (en) Backplane grounding for flip-chip integrated circuit
US6528891B2 (en) Bumpless flip chip assembly with solder via
JP3215374B2 (ja) Ｒｆ・ｉｃパッケージ
US6180265B1 (en) Flip chip solder bump pad
US5895967A (en) Ball grid array package having a deformable metal layer and method
US5578525A (en) Semiconductor device and a fabrication process thereof
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US7723836B2 (en) Chip stack structure having shielding capability and system-in-package module using the same
US7595227B2 (en) Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US6075710A (en) Low-cost surface-mount compatible land-grid array (LGA) chip scale package (CSP) for packaging solder-bumped flip chips
EP0740340B1 (en) Structure and process for mounting semiconductor chip
US6084308A (en) Chip-on-chip integrated circuit package and method for making the same
US6316830B1 (en) Bumpless flip chip assembly with strips and via-fill
JPH08250653A (ja) マルチチップモジュールパッケージ
US20060278997A1 (en) Soldered assemblies and methods of making the same
KR102598455B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
JPH08250652A (ja) マルチチップモジュールパッケージ
JPH1174415A (ja) 電子モジュールの相互接続を形成する方法
US5770477A (en) Flip chip-on-flip chip multi-chip module
JP2001525988A (ja) ボール・グリッド・アレイ半導体パッケージ及びその製造方法
KR0128252B1 (ko) 전화 선로 직류 폐로전류 조정기
US6555469B1 (en) Chip scale packages
JPH11204565A (ja) 半導体装置
KR20020028018A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040819

R150 Certificate of patent or registration of utility model

Ref document number: 3590340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term