JP2001085736A - Method for manufacturing nitride semiconductor chip - Google Patents

Method for manufacturing nitride semiconductor chip

Info

Publication number
JP2001085736A
JP2001085736A JP25648399A JP25648399A JP2001085736A JP 2001085736 A JP2001085736 A JP 2001085736A JP 25648399 A JP25648399 A JP 25648399A JP 25648399 A JP25648399 A JP 25648399A JP 2001085736 A JP2001085736 A JP 2001085736A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
split groove
groove
split
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25648399A
Other languages
Japanese (ja)
Other versions
JP4493127B2 (en
Inventor
Yuzo Tsuda
有三 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP25648399A priority Critical patent/JP4493127B2/en
Publication of JP2001085736A publication Critical patent/JP2001085736A/en
Application granted granted Critical
Publication of JP4493127B2 publication Critical patent/JP4493127B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent cracking and chipping on a cut face, and an interface by dividing an area constituted of nitride semiconductor crystal into chips by using a plurality of division grooves formed on a wafer. SOLUTION: An n-type GaN buffer layer 101 is formed, and then an n-type AlGaN clad layer 102 is formed, and a multiplex quantum well layer 103 being an active layer, a p-type AlGaN clad layer 104 and a p-type GaN contact layer 105 are formed. A wafer is reversed and n-type electrodes 106 are pattern-formed on the side of a GaN substrate. Then, the wafer is set in a dicer and first split grooves 108 are formed and second split grooves 109 are formed on the GaN substrate side of the wafer. An area constituted of nitride semiconductor crystal is chip-divided by using the split grooves 108 and 109.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、一般式ＩｎxＡｌy
ＧａzＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＋ｚ＝１）
で表記される窒化物半導体の発光素子または電子デバイ
ス素子の製造方法に関し、特に窒化物半導体基板上に作
製された窒化物半導体素子の、結晶性を損なうこと無
く、歩留まり良く所望のサイズに分割する方法を提供す
る。BACKGROUND OF THE INVENTION The present invention relates to compounds of the general formula an In x Al y
Ga z N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y + z = 1)
In particular, the present invention relates to a method for manufacturing a light emitting device or an electronic device device of a nitride semiconductor, which is divided into a nitride semiconductor device formed on a nitride semiconductor substrate into a desired size with a high yield without impairing crystallinity. Provide a way.

【０００２】[0002]

【従来の技術】従来、窒化物半導体は発光素子やハイパ
ワーデバイスとして、利用または研究されている。例え
ば、発光素子の場合、その構成する組成を調整すること
により、技術的には青色から橙色までの幅の広い発光素
子として利用することができる。近年、その特性を利用
して、青色発光ダイオードや緑色発光ダイオードの実用
化がなされ、また、窒化物半導体レーザ素子として青紫
色半導体レーザが開発されてきている。こうした窒化物
半導体発光素子または窒化物半導体電子デバイス素子
は、主にサファイア基板上に作製されている。近年、窒
化物半導体レーザ素子等に関しては、発振寿命の観点か
ら、窒化物半導体基板上に作製する傾向にある。2. Description of the Related Art Conventionally, nitride semiconductors have been used or studied as light emitting devices or high power devices. For example, in the case of a light-emitting element, it can be used as a light-emitting element having a wide range from blue to orange by adjusting the composition of the light-emitting element. In recent years, blue light-emitting diodes and green light-emitting diodes have been put to practical use by utilizing their characteristics, and blue-violet semiconductor lasers have been developed as nitride semiconductor laser devices. Such a nitride semiconductor light emitting device or a nitride semiconductor electronic device device is mainly manufactured on a sapphire substrate. In recent years, nitride semiconductor laser devices and the like tend to be manufactured on a nitride semiconductor substrate from the viewpoint of oscillation life.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、窒化物
半導体基板上に窒化物半導体発光素子を成長する構成
は、近年始まったばかりであり、産業上、如何にして窒
化物半導体基板上に成長した窒化物半導体素子をチップ
分割するかが課題であった。なぜならば、窒化物半導体
基板は非常に硬いため、へき開方向以外では非常に割れ
にくく、割れたとしても切断面上にクラックやチッピン
グが発生しやすく、綺麗にチップ分割できなかったため
である。However, a structure for growing a nitride semiconductor light emitting device on a nitride semiconductor substrate has only recently begun, and industrially, how to grow a nitride semiconductor light emitting device on a nitride semiconductor substrate has been improved. The issue was how to divide the semiconductor element into chips. This is because the nitride semiconductor substrate is very hard, so that it is very hard to be broken except in the cleavage direction, and even if it is broken, cracks and chippings are apt to be generated on the cut surface, so that it was not possible to divide the chip neatly.

【０００４】特開平１１−４０４８公報では、窒化物半
導体基板上部に活性層を含む窒化物半導体層を積層する
と、窒化物半導体層と窒化物半導体基板のへき開面を一
致させることができるので、窒化物半導体基板のへき開
面であるＭ面｛１１−００｝で容易に切断することがで
きることを紹介している。According to Japanese Patent Application Laid-Open No. 11-4048, when a nitride semiconductor layer including an active layer is laminated on a nitride semiconductor substrate, the cleavage planes of the nitride semiconductor layer and the nitride semiconductor substrate can be made to coincide with each other. It can be easily cut at the M-plane {11-00}, which is the cleavage plane of the target semiconductor substrate.

【０００５】ここで、窒化物半導体のへき開面であるＭ
面は、（０００１）基板に対して3種存在し、同様に前
記へき開面を得るためのへき開方向（＜１１−２０＞方
向）も３種ある。[0005] Here, M is a cleavage plane of the nitride semiconductor.
There are three types of planes with respect to the (0001) substrate, and similarly, there are three types of cleavage directions (<11-20> directions) for obtaining the cleavage plane.

【０００６】ところが、へき開方向ではない＜１−１０
０＞方向に沿って、通常の方法でチップ分割すると、ス
クライバーもしくはダイサーの、刃の押し合て方によっ
て、３０度ずれた方向（＜１１−２０＞方向）に割れて
しまうことがしばしばあった。また、通常の方法で、へ
き開方向の＜１１−２０＞方向に沿ってチップ分割して
も、スクライバーもしくはダイサーの、刃の接触応力の
かけ方によって、意図する方向とは異なる６０度ずれた
方向にへき開されてしまうことがあった。However, it is not the cleavage direction <1-10
When chips are divided along the 0> direction by a normal method, the scriber or the dicer often breaks in a direction shifted by 30 degrees (<11-20> direction) depending on how the blades are pressed together. . In addition, even if the chip is divided along the <11-20> direction of the cleavage direction by a normal method, a direction shifted from the intended direction by 60 degrees depending on how the scriber or dicer applies the contact stress of the blade. Was sometimes cleaved.

【０００７】上記＜１１−２０＞方向のへき開性は、チ
ップ分割する上で非常に有効な方向ではあるが、上記へ
き開方向はＣ面内で３種あり、互いのへき開方向が９０
度で直交していないために、チップ分割の際の、刃の接
触応力のかけ方（向き）によってチップ分割の形状が左
右されていた。このことから、単に、通常のチップ分割
方法で、窒化物半導体基板上に成長した窒化物半導体素
子を、所望のチップ形状に、歩留まり良く分割すること
ができなかった。Although the cleavage in the <11-20> direction is a very effective direction for dividing the chip, there are three types of cleavage in the C plane, and the cleavage direction is 90.
Since they are not perpendicular to each other in degree, the shape of the chip division was influenced by the manner (direction) of applying the contact stress of the blade at the time of chip division. For this reason, the nitride semiconductor element grown on the nitride semiconductor substrate cannot be simply divided into a desired chip shape with a high yield by the ordinary chip dividing method.

【０００８】[0008]

【課題を解決するための手段】本発明は、基板上に、ｐ
型層とｎ型層によって挟まれた活性層を有する多層構造
からなる窒化物半導体層を積層したウエハーにおいて、
少なくとも２つ以上の複数の割り溝を線状もしくは一対
の欠け溝で、前記ウエハーに所望のチップ形状で形成す
る工程と、前記複数の割り溝のうち１つは前記基板側に
線状の割り溝を形成する工程と、その他の割り溝幅は該
線状の割り溝幅よりも狭くする工程とを具備し、前記ウ
エハーに形成した前記複数の割り溝を用いて窒化物半導
体結晶で構成された領域をチップ分割することを特徴と
する。SUMMARY OF THE INVENTION The present invention provides a method for forming a substrate on a substrate.
A wafer in which a nitride semiconductor layer having a multilayer structure having an active layer sandwiched between a mold layer and an n-type layer is laminated,
Forming at least two or more of the plurality of split grooves in a desired chip shape on the wafer with a linear shape or a pair of notched grooves; and forming one of the plurality of split grooves in a linear shape on the substrate side. A step of forming a groove, and a step of narrowing the width of the other dividing groove to be smaller than the width of the linear dividing groove, and comprising a nitride semiconductor crystal using the plurality of dividing grooves formed in the wafer. The divided region is divided into chips.

【０００９】本発明は、塩素を含有しない窒化物半導体
基板上に、ｐ型層とｎ型層によって挟まれた活性層を有
する多層構造からなる窒化物半導体層を積層したウエハ
ーにおいて、前記ウエハーの窒化物半導体基板面に所望
のチップ形状で第１の割り溝を線状に形成する工程と、
前記第１の割り溝の線と合致する位置で、前記ウエハー
の窒化物半導体積層面に新たに第２の割り溝を形成する
と共に、前記第１の割り溝幅よりも第２の割り溝幅を狭
くする工程と、前記第１の割り溝と第２の割り溝に沿っ
て前記ウエハーをチップ状に分割する工程を具備するこ
とを特徴とする。上記工程を具備することによって、成
長膜も基板も同系の窒化物半導体であることから、同一
のへき開特性を有することと、第１の割り溝が第２の割
り溝よりも溝幅が広く、かつ、第１と第２の割り溝に分
けて切断することにより、第２の割り溝によって割れた
割れ線が、最短切断距離で割れるためには、第２の割り
溝底部から該第２の割り溝底部下方の第１の割り溝の底
部の何処かに到達するしかなく、意図せぬ方向にへき開
されることを防止し、所望のチップ形状に切断すること
ができる。また、溝幅の狭い第２の割り溝を結晶成長側
の面に形成したのは、光が前記結晶成長側の面から発せ
られるため、その発光面積を大きくするためである。第
１の割り溝幅と第２の割り溝幅が異なる理由は、上述の
ように、割り溝幅の狭い第２の割り溝から割れた割れ線
が、割り溝幅の広い第１の割り溝に到達するとき、前記
割れ線が第２の割り溝直下から外れて斜め方向に割れた
としても、第１の割り溝幅が広いために、前記斜めに割
れた割れ線が第１の割り溝底部に到達することができ
る。この様にして、チップ形状の不良率を減らすことが
できる。[0009] The present invention provides a wafer in which a nitride semiconductor layer having a multilayer structure having an active layer sandwiched between a p-type layer and an n-type layer is laminated on a nitride semiconductor substrate containing no chlorine. Forming a first split groove linearly in a desired chip shape on the nitride semiconductor substrate surface;
A second split groove is newly formed on the nitride semiconductor laminated surface of the wafer at a position corresponding to the line of the first split groove, and a second split groove width is larger than the first split groove width. And a step of dividing the wafer into chips along the first and second split grooves. By providing the above steps, the growth film and the substrate are the same type of nitride semiconductor, so that they have the same cleavage characteristics and that the first split groove has a wider groove width than the second split groove, In addition, in order to cut the split line broken by the second split groove at the shortest cutting distance by cutting the first split groove into the first split groove and the second split groove, the second split groove is cut from the bottom of the second split groove. It is necessary to reach the bottom of the first split groove below the bottom of the split groove somewhere, preventing cleavage in an unintended direction and cutting into a desired chip shape. The reason why the second split groove having a narrow groove width is formed on the surface on the crystal growth side is that light is emitted from the surface on the crystal growth side, so that the light emitting area thereof is increased. The reason why the first split groove width is different from the second split groove width is that, as described above, the split line split from the second split groove having the narrow split groove width is the first split groove having the wide split groove width. Is reached, even if the split line is displaced from immediately below the second split groove and splits obliquely, the first split groove width is large, so that the split line split obliquely becomes the first split groove. The bottom can be reached. In this way, the defective rate of the chip shape can be reduced.

【００１０】本発明は、塩素を含有しない窒化物半導体
基板上に、ｐ型層とｎ型層によって挟まれた活性層を有
する多層構造からなる窒化物半導体層を積層したウエハ
ーにおいて、前記ウエハーの窒化物半導体基板面に所望
のチップ形状で第１の割り溝を線状に形成する工程と、
前記第１の割り溝の線と合致する位置で、前記第１の割
り溝底部中に新たに第３の割り溝を形成すると共に、前
記第１の割り溝幅よりも第３の割り溝幅を狭くする工程
と、前記第３の割り溝に沿って前記ウエハーをチップ状
に分割する工程を具備することを特徴とする。上記工程
を具備することによって、成長膜も基板も同系の窒化物
半導体であることから、同一のへき開特性を有すること
と、第３の割り溝を第１の割り溝底部のほぼ中央線に沿
って形成し、かつ、第１と第３の割り溝に分けて切断す
ることにより、第３の割り溝によって割れた割れ線が、
第１の割り溝によって局部的に薄くなった部分で選択的
に割れるため、意図せぬ方向にへき開されることを防止
し、所望のチップ形状に切断することができる。また、
割り溝を基板側に形成したのは、結晶成長側の発光面積
を大きくするためである。[0010] The present invention provides a wafer in which a nitride semiconductor layer having a multilayer structure having an active layer sandwiched between a p-type layer and an n-type layer is laminated on a nitride semiconductor substrate containing no chlorine. Forming a first split groove linearly in a desired chip shape on the nitride semiconductor substrate surface;
A third split groove is newly formed in the bottom of the first split groove at a position corresponding to the line of the first split groove, and the width of the third split groove is larger than the width of the first split groove. And a step of dividing the wafer into chips along the third dividing groove. By providing the above process, the growth film and the substrate are the same type of nitride semiconductor, so that they have the same cleavage characteristics, and the third split groove is formed along the substantially center line of the bottom of the first split groove. By forming and cutting the first and third split grooves separately, a breaking line split by the third split groove is
Since it is selectively broken at a portion locally thinned by the first split groove, cleavage can be prevented in an unintended direction, and the chip can be cut into a desired chip shape. Also,
The reason why the split grooves are formed on the substrate side is to increase the light emitting area on the crystal growth side.

【００１１】本発明は、塩素を含有しない窒化物半導体
基板上に、ｐ型層とｎ型層によって挟まれた活性層を有
する多層構造からなる窒化物半導体層を積層したウエハ
ーにおいて、前記ウエハーの窒化物半導体基板面に所望
のチップ形状で第１の割り溝を線状に形成する工程と、
前記第１の割り溝の線と合致する位置で、前記ウエハー
の窒化物半導体積層面に新たに第２の割り溝を形成する
と共に、前記第１の割り溝幅よりも第２の割り溝幅を狭
くする工程と、前記第１の割り溝の線と合致する位置
で、前記第１の割り溝底部中に新たに第３の割り溝を形
成すると共に、前記第１の割り溝幅よりも第３の割り溝
幅を狭くする工程と、前記第２の割り溝と前記第３の割
り溝に沿って前記ウエハーをチップ状に分割する工程を
具備することを特徴とする。上記工程を具備することに
よって、請求項２と請求項３の特徴を有し、所望のチッ
プ形状に切断することができる。[0011] The present invention provides a wafer in which a nitride semiconductor layer having a multilayer structure having an active layer sandwiched between a p-type layer and an n-type layer is laminated on a nitride semiconductor substrate containing no chlorine. Forming a first split groove linearly in a desired chip shape on the nitride semiconductor substrate surface;
A second split groove is newly formed on the nitride semiconductor laminated surface of the wafer at a position corresponding to the line of the first split groove, and a second split groove width is larger than the first split groove width. And forming a new third split groove in the bottom of the first split groove at a position coinciding with the line of the first split groove, and making the third split groove wider than the width of the first split groove. The method includes a step of reducing the width of the third dividing groove and a step of dividing the wafer into chips along the second dividing groove and the third dividing groove. By providing the above steps, the semiconductor device has the features of claims 2 and 3 and can be cut into a desired chip shape.

【００１２】本発明は、窒化物半導体以外の種基板上
に、膜厚が２０μｍ以上の塩素を含有しない窒化物半導
体厚膜を積層した上に、ｐ型層とｎ型層によって挟まれ
た活性層を有する多層構造からなる窒化物半導体層を積
層したウエハーにおいて、前記ウエハーの窒化物半導体
基板面に所望のチップ形状で第１の割り溝底部を前記窒
化物半導体厚膜と種基板との界面もしくは該界面よりも
深く形成する第１工程と、前記第１の割り溝の線と合致
する位置で、前記ウエハーの窒化物半導体積層面に新た
に第２の割り溝を形成すると共に、前記第１の割り溝幅
よりも第２の割り溝幅を狭くする第２工程と、前記第１
の割り溝の線と合致する位置で、前記第１の割り溝底部
中に新たに第３の割り溝を形成すると共に、前記第１の
割り溝幅よりも第３の割り溝幅を狭くする第３工程のう
ち、第１工程と第２工程を用いて前記ウエハーをチップ
状に分割する工程、あるいは第１工程と第３工程を用い
て前記ウエハーをチップ状に分割する工程、さらには、
第１工程と第２，第３工程を用いて前記ウエハーをチッ
プ状に分割する工程のうち、何れかを用いてチップ分割
することを具備することを特徴とする。上記工程を具備
することによって、、第１の割り溝領域以外は、窒化物
半導体とは異なる種基板であるためへき開が異なり、意
図せぬ方向にへき開されることを防止し、所望のチップ
形状に切断することができる。According to the present invention, there is provided an active material in which a chlorine-free nitride semiconductor thick film having a film thickness of 20 μm or more is laminated on a seed substrate other than a nitride semiconductor, and a p-type layer and an n-type layer are sandwiched between the two. In a wafer on which a nitride semiconductor layer having a multilayer structure having a plurality of layers is laminated, a bottom portion of a first split groove having a desired chip shape is formed on a surface of the nitride semiconductor substrate of the wafer by an interface between the nitride semiconductor thick film and a seed substrate. Alternatively, a first step of forming a groove deeper than the interface, and a second dividing groove is newly formed on the nitride semiconductor laminated surface of the wafer at a position coinciding with the line of the first dividing groove. A second step of making the width of the second groove smaller than the width of the first groove;
A third groove is newly formed in the bottom of the first groove at a position corresponding to the line of the groove, and the width of the third groove is made smaller than the width of the first groove. Of the third step, a step of dividing the wafer into chips using the first step and the second step, or a step of dividing the wafer into chips using the first step and the third step;
The method includes dividing the wafer into chips using any one of the first, second, and third steps. By providing the above step, the cleavage is different since the seed substrate is different from the nitride semiconductor except for the first split groove region, so that cleavage is prevented in an unintended direction, and a desired chip shape is obtained. Can be cut into

【００１３】本発明は、工程に少なくとも塩素を含有す
る窒化物半導体基板を具備することを特徴とする。この
ことにより、全く塩素をドーピングしていない窒化物半
導体基板に比べて、容易に基板を分割することができ
る。[0013] The present invention is characterized in that the process includes a nitride semiconductor substrate containing at least chlorine. As a result, the substrate can be easily divided as compared with a nitride semiconductor substrate not doped with chlorine at all.

【００１４】本発明は、窒化物半導体以外の種基板上
に、少なくとも塩素を含有し且つ膜厚が２０μｍ以上の
窒化物半導体厚膜を積層した上に、ｐ型層とｎ型層によ
って挟まれた活性層を有する多層構造からなる窒化物半
導体層を積層したウエハーにおいて、前記ウエハーの窒
化物半導体基板面に所望のチップ形状で第１の割り溝底
部を前記窒化物半導体厚膜と種基板との界面もしくは該
界面よりも深く形成する第１工程と、前記第１の割り溝
の線と合致する位置で、前記ウエハーの窒化物半導体積
層面に新たに第２の割り溝を形成すると共に、前記第１
の割り溝幅よりも第２の割り溝幅を狭くする第２工程
と、前記第１の割り溝の線と合致する位置で、前記第１
の割り溝底部中に新たに第３の割り溝を形成すると共
に、前記第１の割り溝幅よりも第３の割り溝幅を狭くす
る第３工程のうち、第１工程と第２工程を用いて前記ウ
エハーをチップ状に分割する工程、あるいは第１工程と
第３工程を用いて前記ウエハーをチップ状に分割する工
程、さらには、第１工程と第２，第３工程を用いて前記
ウエハーをチップ状に分割する工程のうち、何れかを用
いてチップ分割することを具備することを特徴とする。
上記工程を具備することによって、窒化物半導体基板と
異なる種基板（例えば、サファイア基板）上に、２０μ
ｍ以上の厚膜の窒化物半導体膜を積層しても本発明の効
果を得ることができる。また、第１の割り溝領域以外
は、窒化物半導体とは異なる種基板であるためへき開が
異なり、意図せぬ方向にへき開されることを防止し、所
望のチップ形状に切断することができる。さらに、種基
板上に塩素ドーピングを行った厚膜の窒化物半導体膜
（例えば、３００μｍ）を形成したところ、種基板上に
塩素を全くドーピングしていない同じ厚膜の窒化物半導
体膜と比べて、基板と厚膜との熱膨張係数差によって生
じる反りの量が小さかった。塩素をドーピングしていな
い従来の厚膜の窒化物半導体膜を種基板上に積層した場
合、互いの熱膨張係数差によって、ウエハー自体が反り
かえり、ダイサーまたはスクライバーの、刃の接触応力
のかけ方や方向によって、粉々に割れることがしばしば
あった（チップの歩留率が低かった）。しかしながら、
本請求項９のように塩素をドーピングした厚膜の窒化物
半導体膜を種基板上に成長した場合は、ウエハー自体の
反りが小さく、前記刃の接触応力もしくは方向によって
粉々に割れることは無かった。According to the present invention, a nitride semiconductor thick film containing at least chlorine and having a film thickness of 20 μm or more is laminated on a seed substrate other than a nitride semiconductor and sandwiched between a p-type layer and an n-type layer. A nitride semiconductor layer having a multi-layered structure having an active layer, a first split groove bottom having a desired chip shape on the nitride semiconductor substrate surface of the wafer and the nitride semiconductor thick film and the seed substrate. An interface or a first step of forming the interface deeper than the interface, and at a position coinciding with a line of the first split groove, a second split groove is newly formed on the nitride semiconductor laminated surface of the wafer; The first
A second step of making the width of the second split groove smaller than the width of the first split groove;
In the third step of newly forming a third dividing groove in the bottom of the dividing groove and making the third dividing groove width narrower than the first dividing groove width, the first step and the second step are performed. Using the first and third steps to divide the wafer into chips; or using the first and third steps to divide the wafer into chips. The method includes dividing the wafer into chips using any of the steps of dividing the wafer into chips.
By providing the above steps, 20 μm on a seed substrate (for example, a sapphire substrate) different from the nitride semiconductor substrate
The effect of the present invention can be obtained even if a nitride semiconductor film having a thickness of at least m is laminated. In addition, since the region other than the first split groove region is a seed substrate different from that of the nitride semiconductor, the cleavage is different, preventing cleavage in an unintended direction and cutting into a desired chip shape. Further, when a thick nitride semiconductor film (for example, 300 μm) doped with chlorine is formed on the seed substrate, the thickness is larger than that of the same thick nitride semiconductor film not doped with chlorine at all on the seed substrate. In addition, the amount of warpage caused by the difference in thermal expansion coefficient between the substrate and the thick film was small. When a conventional thick nitride semiconductor film that is not doped with chlorine is laminated on a seed substrate, the wafer itself warps due to the difference in thermal expansion coefficient between them, and how to apply the contact stress of the blade of the dicer or scriber. Depending on the direction and direction, cracking often occurred (the yield of chips was low). However,
When a thick nitride semiconductor film doped with chlorine is grown on a seed substrate as in the ninth aspect, the warp of the wafer itself is small, and the wafer is not cracked by the contact stress or direction of the blade. .

【００１５】本発明に示す厚さにすることによって、切
断距離を短くすることができ、意図せぬ方向にへき開さ
れることを防止し、所望のチップ形状に切断することが
できる。塩素を含有する窒化物半導体基板もしくは塩素
を含有した窒化物半導体厚膜は、塩素を全く含有してい
ないそれらと比べて分割が容易であるため、切断距離が
２００μｍ以下から分割することができる。By setting the thickness according to the present invention, the cutting distance can be shortened, cleavage in an unintended direction can be prevented, and the chip can be cut into a desired chip shape. Since the nitride semiconductor substrate containing chlorine or the nitride semiconductor thick film containing chlorine is easier to divide than those containing no chlorine, the cutting distance can be divided from 200 μm or less.

【００１６】本発明は、少なくとも塩素を含有する窒化
物半導体基板もしくは、少なくとも塩素を含有する窒化
物半導体厚膜において、前記塩素濃度が１×１０14／ｃ
ｍ3以上であることを特徴とする。このことにより、チ
ップ分割が容易になる。According to the present invention, there is provided a nitride semiconductor substrate containing at least chlorine or a nitride semiconductor thick film containing at least chlorine, wherein the chlorine concentration is 1 × 10 14 / c.
and characterized in that m 3 or more. This facilitates chip division.

【００１７】本発明は前記第２の割り溝底部の形成位置
を、前記ウエハーの活性層位置よりも深く形成する工程
を具備することを特徴とする。このことにより、チップ
分割の際、光を発する活性層に損傷を与えることなくチ
ップ分割することができる。The present invention is characterized in that a step of forming the bottom of the second split groove deeper than the position of the active layer of the wafer is provided. Thus, the chip can be divided without damaging the light-emitting active layer.

【００１８】本発明は、前記第２の割り溝底部を前記ウ
エハーの窒化物半導体層と窒化物半導体基板の界面に、
もしくは前記ウエハーの窒化物半導体層と窒化物半導体
厚膜との界面に形成する工程、あるいは、前記第２の割
り溝底部を前記界面よりも深く形成する工程を具備する
ことを特徴とする。このことにより、チップ分割の際、
光を発する活性層に損傷を与えることなくチップ分割す
ることができると共に、第２の割り溝底部が塩素をドー
ピングした窒化物半導体基板中まで到達していることか
ら、チップ分割は、塩素をドーピングした窒化物半導体
基板そのものの分割であり、塩素を全くドーピングして
いない窒化物半導体基板に比べて容易にチップ分割する
ことができる。According to the present invention, the bottom of the second split groove is provided at an interface between the nitride semiconductor layer and the nitride semiconductor substrate of the wafer.
Alternatively, the method may further include a step of forming a bottom portion of the second split groove deeper than the interface between the nitride semiconductor layer and the nitride semiconductor thick film of the wafer. Due to this, when splitting chips,
The chip can be divided without damaging the light-emitting active layer, and the bottom of the second split groove reaches the nitride-doped semiconductor substrate doped with chlorine. This is a division of the nitride semiconductor substrate itself, and the chip can be divided more easily than a nitride semiconductor substrate not doped with chlorine at all.

【００１９】本発明は、前記第１の割り溝、第２の割り
溝、第３の割り溝の、溝形成方向が、窒化物半導体結晶
の、＜１１−２０＞方向、＜１−１００＞方向、＜００
０１＞方向、＜０−１１１＞方向、＜０１−１０＞方向
から５７．６°の方向の、何れかであることを特徴とす
る。このことにより、割り溝形成が容易になる。According to the present invention, the first, second, and third split grooves are formed in a <11-20> direction, <1-100> of a nitride semiconductor crystal. Direction, <00
01> direction, <0-111> direction, and a direction at 57.6 ° from the <01-10> direction. This facilitates the formation of the split groove.

【００２０】本発明は、上記チップ分割によって分割さ
れたときの端面が、窒化物半導体結晶の｛１−１００｝
面、｛１１−２０｝面、｛０００１｝面、｛０−１１
１｝面、｛０１―１２｝面の何れかであることを特徴と
する。特に、窒化物半導体レーザダイオードを作製する
場合のミラー端面は、｛１−１００｝面であることが好
ましい。According to the present invention, the end face when divided by the chip division is {1-100} of the nitride semiconductor crystal.
Plane, {11-20} plane, {0001} plane, {0-11}
It is one of the {1} plane and the {01-12} plane. In particular, when manufacturing a nitride semiconductor laser diode, the mirror end face is preferably a {1-100} plane.

【００２１】本発明は、窒化物半導体発光ダイオードの
所望のチップ形状が長方形であって、該長方形の長辺を
Ｌ、短辺をＳとするとき、前記長辺Ｌと短辺Ｓの、方向
の組み合わせが窒化物半導体結晶に関して、Ｌ＝＜１１
−２０＞方向でＳ＝＜１−１００＞方向、Ｌ＝＜０００
１＞方向でＳ＝＜２−１−１０＞方向、Ｌ＝＜０−１１
１＞方向でＳ＝＜２−１−１０＞方向、Ｌ＝＜０００１
＞方向でＳ＝＜０１−１０＞方向、の何れかの組み合わ
せであることを特徴とする。上記組み合わせを具備する
ことによって、チップ分割の容易な方向を長辺として多
く割り溝形成し、逆に、チップ分割の困難な方向を短辺
として少なく溝形成することができる。このことによ
り、チップ分割によって発生する形状不良を抑制するこ
とができる。According to the present invention, when the desired chip shape of the nitride semiconductor light emitting diode is a rectangle and the long side of the rectangle is L and the short side is S, the direction of the long side L and the short side S is Is L = <11 with respect to the nitride semiconductor crystal.
−20> direction, S = <1-100> direction, L = <000
S = <2-1-10> direction, L = <0-11> in 1> direction
S = <2-1-10> direction, L = <0001 in 1> direction
> Direction and S = <01-10> direction. By providing the above combination, it is possible to form a large number of grooves with the direction in which chip division is easy as the long side, and conversely, it is possible to form the grooves with the direction in which chip division is difficult as the short side. As a result, it is possible to suppress shape defects caused by chip division.

【００２２】本発明は、窒化物半導体発光ダイオードの
所望のチップ形状が長方形であって、該長方形の長辺を
Ｌ、短辺をＳとするとき、長辺と短辺との比（Ｌ／Ｓ）
が１．０１以上４以下であることを特徴とする。このこ
とにより、てこの原理から、効率良く割り溝に力を加え
ることができ、チップ分割を容易にすることができる。
特に、チップ分割の困難な短辺側に、上記てこの原理で
効率良く割り溝に力を加えることができ、チップ分割を
容易にすることができる。According to the present invention, when the desired chip shape of the nitride semiconductor light emitting diode is a rectangle and the long side of the rectangle is L and the short side is S, the ratio of the long side to the short side (L / S)
Is 1.01 or more and 4 or less. This makes it possible to efficiently apply a force to the split groove based on the principle of leverage, thereby facilitating chip division.
In particular, a force can be efficiently applied to the split groove by the principle of leverage on the short side where chip division is difficult, and chip division can be facilitated.

【００２３】本発明は、前記窒化物半導体基板が、Ｇａ
Ｎ基板であることを特徴とする。According to the present invention, the nitride semiconductor substrate preferably comprises Ga
It is characterized by being an N substrate.

【００２４】[0024]

【発明の実施の形態】一般に、窒化物半導体の結晶成長
を行う方法としては、有機金属気相成長法（以下、ＭＯ
ＣＶＤ法）、分子線エピキシー法（以下、ＭＢＥ法）、
ハイドライド気相成長法（以下、ＨＶＰＥ法）で行うの
が通例であり、どの結晶成長方法を用いても良い。DESCRIPTION OF THE PREFERRED EMBODIMENTS Generally, as a method for growing a nitride semiconductor crystal, a metal organic chemical vapor deposition (hereinafter referred to as MO) method is used.
CVD method), molecular beam epitaxy method (hereinafter, MBE method),
Usually, it is performed by a hydride vapor phase epitaxy method (hereinafter, HVPE method), and any crystal growth method may be used.

【００２５】以下に、基板としてＧａＮ基板を用い、成
長方法としてＭＯＣＶＤ法を用いて製造した窒化物半導
体発光ダイオードおよび窒化物半導体レーザダイオード
の例について記述する。基板としては、窒化物半導体で
構成されている基板であれば良く、ＡｌxＧａyＩｎzＮ
（ｘ＋ｙ＋ｚ＝１）基板であっても良い。また、Ａｌx
ＧａyＩｎzＮ（ｘ＋ｙ＋ｚ＝１）基板の、窒素元素の
内、約１０％程度以下（ただし、六方晶系であること）
が、Ｐ、Ａｓ、Ｓｂの他の元素に置換されていてもよ
い。特に、窒化物半導体レーザの場合、垂直横モードの
単峰化のために、クラッド層よりも屈折率の低い層が該
クラッド層の外側に接している必要があり、ＡｌＧａＮ
基板を用いるのが最良である。また、以下の実施例で
は、窒化物半導体のＣ面｛０００１｝基板について記載
しているが、窒化物半導体のＡ面｛１１−２０｝基板、
窒化物半導体のＲ面｛１−１０２｝基板、窒化物半導体
のＭ面｛１−１００｝基板を用いても良い。しかしなが
ら、本発明によるチップ分割の効果が最も観られたの
は、Ｃ面基板であった。また、完全なＣ面基板ではなく
とも、Ｃ面から２度以下のオフ角度を有する基板であれ
ば同一の効果が得られた。前記オフ角度は、Ａ面基板、
Ｒ面基板、Ｍ面基板についても同様であった。Hereinafter, examples of a nitride semiconductor light emitting diode and a nitride semiconductor laser diode manufactured using a GaN substrate as a substrate and using a MOCVD method as a growth method will be described. The substrate may be a substrate which is composed of a nitride semiconductor, Al x Ga y In z N
(X + y + z = 1) substrate may be used. Al x
About 10% or less of the nitrogen element of the Ga y In z N (x + y + z = 1) substrate (however, it must be hexagonal)
May be replaced by another element of P, As, or Sb. In particular, in the case of a nitride semiconductor laser, a layer having a lower refractive index than the cladding layer needs to be in contact with the outside of the cladding layer in order to make the vertical and transverse modes unimodal.
It is best to use a substrate. In the following examples, a C-plane {0001} substrate of a nitride semiconductor is described. However, an A-plane {11-20} substrate of a nitride semiconductor,
An R-plane {1-102} substrate of a nitride semiconductor and an M-plane {1-100} substrate of a nitride semiconductor may be used. However, the effect of the chip division according to the present invention was most observed on the C-plane substrate. Further, even if the substrate is not a perfect C-plane substrate, the same effect can be obtained if the substrate has an off angle of 2 degrees or less from the C-plane. The off-angle is an A-plane substrate,
The same applies to the R-plane substrate and the M-plane substrate.

【００２６】（実施の形態１）本実施の形態１では、窒
化物半導体発光ダイオード素子の製造方法とチップ分割
について説明する。(Embodiment 1) In Embodiment 1, a method of manufacturing a nitride semiconductor light emitting diode device and chip division will be described.

【００２７】図１（ａ）は、Ｃ面（０００１）ｎ型Ｇａ
Ｎ基板１００、ｎ型ＧａＮバッファ層１０１、ｎ型Ａｌ
x1Ｇａ1-x1Ｎクラッド層１０２、活性層１０３、ｐ型Ａ
ｌx2Ｇａ1-x2Ｎクラッド層１０４、ｐ型ＧａＮコンタク
ト層１０５、ｎ型電極１０６、ｐ型電極１０７、第１の
割り溝１０８、第２の割り溝１０９から構成されてい
る。FIG. 1A shows a C-plane (0001) n-type Ga
N substrate 100, n-type GaN buffer layer 101, n-type Al
x1 Ga 1 -x1 N cladding layer 102, active layer 103, p-type A
It comprises a 1 x2 Ga 1-x2 N cladding layer 104, a p-type GaN contact layer 105, an n-type electrode 106, a p-type electrode 107, a first split groove 108, and a second split groove 109.

【００２８】以下に図１（ａ）の窒化物半導体発光ダイ
オードの製造方法について説明する。Hereinafter, a method for manufacturing the nitride semiconductor light emitting diode of FIG. 1A will be described.

【００２９】まず、ＨＶＰＥ法で種基板（例えば、サフ
ァイア基板）上に厚膜のＧａＮを積層し、その後、研磨
でサファイア基板を剥ぎ取り、厚さ４００μｍ、大きさ
２インチφのＣ面（０００１）ｎ型ＧａＮ基板１００を
作製した。該ｎ型ＧａＮ基板のｎ型極性は、Ｓｉをドー
ピングすることによって得られ、該Ｓｉの濃度は、２×
１０18／ｃｍ3であった。さらに、前記ｎ型ＧａＮ基板
中に約１×１０14／ｃｍ3の塩素をドーピングしてい
る。次に、ＭＯＣＶＤ装置に、前記ｎ型ＧａＮ基板１０
０をセットし、１０５０℃の成長温度でｎ型ＧａＮバッ
ファ層１０１を１μｍ形成した。このｎ型ＧａＮバッフ
ァ層は、種基板からｎ型ＧａＮ基板を剥ぎ取るときに生
じた、ｎ型ＧａＮ基板の表面歪みの緩和、表面モフォロ
ジーや表面凹凸の改善（平坦化）を目的に設けた層であ
り、無くても構わない。しかしながら、ＧａＮ基板に塩
素をドーピングしている場合は、表面モフォロジーが悪
化する傾向にあるため、本実施の形態のようにＧａＮバ
ッファ層を設けた方が好ましい。ｎ型ＧａＮバッファ層
１０１を形成後、続けて２μｍ厚のｎ型Ａｌx1Ｇａ1- x1
Ｎクラッド層１０２を形成した。本実施の形態では、Ｘ
１＝０で作製した。次に、基板の温度を７００℃〜８０
０℃程度に下げ、３周期の、厚さ４ｎｍのＩｎ 0.35Ｇａ
0.65Ｎ井戸層と厚さ６ｎｍのＩｎ0.02Ｇａ0.98Ｎ障壁層
より構成される活性層（多重量子井戸層）１０３を成長
する。その際、ＳｉＨ4は供給してもよいし、供給しな
くてもよい。また、障壁層はＧａＮで構成されていても
良い。First, a seed substrate (for example, surf
Layer of GaN on the substrate
Peel off the sapphire substrate with thickness 400μm, size
2 inch φ C-plane (0001) n-type GaN substrate 100
Produced. The n-type polarity of the n-type GaN substrate is
And the concentration of the Si is 2 ×
1018/ CmThreeMet. Further, the n-type GaN substrate
About 1 × 10 inside14/ CmThreeDoping with chlorine
You. Next, the n-type GaN substrate 10 is
0 at the growth temperature of 1050 ° C.
The far layer 101 was formed to a thickness of 1 μm. This n-type GaN buffer
Layer is formed when the n-type GaN substrate is peeled from the seed substrate.
Relaxation of surface distortion of n-type GaN substrate, surface morpho
This layer is provided for the purpose of improving
It doesn't matter. However, salt on the GaN substrate
Surface morphology is poor
Therefore, as shown in this embodiment, the GaN
It is preferable to provide a buffer layer. n-type GaN buffer layer
After forming 101, n-type Al having a thickness of 2 μm is continuously formed.x1Ga1- x1
An N cladding layer 102 was formed. In the present embodiment, X
It was prepared with 1 = 0. Next, the temperature of the substrate is set to 700 ° C. to 80 ° C.
Lower to about 0 ° C., 3 cycles, 4 nm thick In 0.35Ga
0.65N well layer and 6 nm thick In0.02Ga0.98N barrier layer
The active layer (multiple quantum well layer) 103 composed of
I do. At that time, SiHFourMay be supplied or not supplied
You may not. Also, even if the barrier layer is composed of GaN,
good.

【００３０】次に、基板温度を再び１０５０℃まで昇温
して、厚み２０ｎｍのｐ型Ａｌx2Ｇａ1-x2Ｎクラッド層
１０４を成長する。本実施の形態では、Ｘ２＝０．２で
作製した。その後、０．２μmの厚みのp型ＧａＮコンタ
クト層１０５を成長した。Next, the substrate temperature is raised again to 1050 ° C., and a 20 nm-thick p-type Al x2 Ga 1 -x2N cladding layer 104 is grown. In the present embodiment, X2 = 0.2. Thereafter, a p-type GaN contact layer 105 having a thickness of 0.2 μm was grown.

【００３１】本実施の形態の活性層１０３は、３周期か
らなる多重量子井戸構造を作製したが、その他の周期構
造でも良く、井戸層のみの単一量子井戸構造でも良い。
活性層はＩｎyＧａ1-yＮから構成されていれば良く、所
望の発光波長に応じてＩｎ組成を変化させればよい。Although the active layer 103 of this embodiment has a multi-quantum well structure having three periods, it may have another periodic structure or a single quantum well structure having only a well layer.
The active layer may be composed of In y Ga 1-y N, may be changed the In composition in accordance with a desired emission wavelength.

【００３２】活性層が単一量子井戸で、発光波長が３７
０ｎｍ以下の場合は、井戸層はＧａＮから構成されてい
るのが好ましく、少なくとも極性を示す不純物がドープ
されていなければならない。活性層が多重量子井戸から
構成されていて、発光波長が３７０ｎｍ以下の場合は、
井戸層はＧａＮから構成されていて、障壁層は少なくと
もＡｌを含む窒化物半導体でなければならず、少なくと
も井戸層もしくは障壁層の何れかに極性を有する不純物
がドープされていなければならない。また、ｎ型クラッ
ド層１０２とｐ型クラッド層１０４は、Ａｌを含む窒化
物半導体から構成されていても良いし、構成されていな
くとも良い。何故ならば、多重量子井戸構造のＡｌを含
む窒化物半導体障壁層によって、十分キャリアが閉じ込
められているからである。The active layer is a single quantum well and the emission wavelength is 37
In the case of 0 nm or less, the well layer is preferably made of GaN, and must be doped with at least a polar impurity. When the active layer is composed of multiple quantum wells and the emission wavelength is 370 nm or less,
The well layer is made of GaN, the barrier layer must be a nitride semiconductor containing at least Al, and at least either the well layer or the barrier layer must be doped with a polar impurity. Further, the n-type cladding layer 102 and the p-type cladding layer 104 may or may not be made of a nitride semiconductor containing Al. This is because carriers are sufficiently confined by the nitride semiconductor barrier layer containing Al having a multiple quantum well structure.

【００３３】上記活性層中の井戸層または障壁層の不純
物は、Ｓｉ、Ｇｅ、Ｏ、Ｃ、Ｚｎ、Ｂｅ、Ｍｇの何れか
が好ましい。The impurity of the well layer or the barrier layer in the active layer is preferably any of Si, Ge, O, C, Zn, Be, and Mg.

【００３４】ｐ型ＧａＮコンタクト層１０５のｐ型不純
物濃度は、ｐ型電極１０７の形成位置に向かって、ｐ型
不純物濃度を多くした方が好ましい。このことによりｐ
型電極形成によるコンタクト抵抗が低減する。また、ｐ
型化不純物であるＭｇの活性化を妨げているｐ層中の残
留水素を除去するために、ｐ型層成長中に微量の酸素を
混入させてもよい。It is preferable that the p-type impurity concentration of the p-type GaN contact layer 105 be increased toward the position where the p-type electrode 107 is formed. This allows p
The contact resistance due to the formation of the mold electrode is reduced. Also, p
A small amount of oxygen may be mixed during the growth of the p-type layer in order to remove residual hydrogen in the p-layer which prevents activation of Mg as a type impurity.

【００３５】この様にして、ｐ型ＧａＮコンタクト層１
０５を成長後、ＭＯＣＶＤ装置のリアクター内を全窒素
キャリアガスとＮＨ3に変えて、６０℃／分で温度を降
下させた。基板温度が８５０℃に達した時点で、ＮＨ3
の供給量を停止して、５分間、前記基板温度で待機して
から、室温まで降下させた。上記基板の保持温度は６５
０℃から９００℃の間が好ましく、待機時間は、３分以
上１５分以下が好ましかった。また、降下温度の到達速
度は、３０℃／分以上が好ましい。As described above, the p-type GaN contact layer 1
After growing 05, the inside of the reactor of the MOCVD apparatus was changed to total nitrogen carrier gas and NH 3 , and the temperature was lowered at 60 ° C./min. When the substrate temperature reaches 850 ° C., NH 3
Was stopped at the substrate temperature for 5 minutes and then lowered to room temperature. The holding temperature of the substrate is 65
The temperature was preferably between 0 ° C. and 900 ° C., and the waiting time was preferably 3 minutes or more and 15 minutes or less. Further, the reaching speed of the temperature drop is preferably 30 ° C./min or more.

【００３６】このようにして作製された成長膜をラマン
測定によって評価した結果、前記手法により、従来、利
用されているｐ型化アニールを行わなくとも、成長後す
でにｐ型化の特性を示していた。また、ｐ型電極形成に
よるコンタクト抵抗も低減していた。ＳＩＭＳ（Ｓｅｃ
ｏｎｄａｒｙ ｉｏｎｍａｓｓ ｓｐｅｃｔｒｏｓｃｏ
ｐｙ）測定を行った結果、残留水素濃度がｐ型ＧａＮコ
ンタクト層１０５最表面近傍で３×１０18／ｃｍ3以下
であった。As a result of evaluating the thus-grown film by Raman measurement, it was found that the p-type characteristics were already exhibited after the growth by the above-mentioned method without performing the conventionally used p-type annealing. Was. Further, the contact resistance due to the formation of the p-type electrode was also reduced. SIMS (Sec
onion ionmass spectrosco
py), the residual hydrogen concentration was 3 × 10 18 / cm 3 or less near the outermost surface of the p-type GaN contact layer 105.

【００３７】発明者らによる実験によると、成長膜を形
成後、ＮＨ3雰囲気中で基板温度を室温まで降下させた
とき、残留水素濃度が成長膜最表面近傍で高かったこと
から、成長膜最表面近傍の残留水素濃度は、成長終了後
のＮＨ3雰囲気が原因であると考えられる。この残留水
素は、ｐ型化不純物であるＭｇの活性化を妨げることが
知られている。前記残留水素濃度は、５×１０19／ｃｍ
3以下が好ましい。According to experiments by the inventors, when the substrate temperature was lowered to room temperature in an NH 3 atmosphere after the growth film was formed, the residual hydrogen concentration was high near the outermost surface of the growth film. It is considered that the residual hydrogen concentration near the surface is caused by the NH 3 atmosphere after the growth. It is known that this residual hydrogen prevents activation of Mg which is a p-type impurity. The residual hydrogen concentration is 5 × 10 19 / cm
3 or less is preferred.

【００３８】この様にｐ型ＧａＮコンタクト層１０５成
長後に、キャリアガスをＮ2で置換し、ＮＨ3の供給量を
停止して所定の時間、成長温度を保持することによっ
て、ｐ型化を促し、成長膜最表面近傍の残留水素濃度を
下げ、コンタクト抵抗を低減できた。また、ｐ型電極形
成によるコンタクト抵抗をさらに低減する方法として、
成長膜最表面（ｐ型層の最表面）近傍をエッチングによ
り除去し、その除去面にｐ型電極を形成すると良い。成
長膜最表面（ｐ型層の最表面）を除去する層厚は、１０
ｎｍ以上が好ましく、特に上限値はないが、除去面近傍
の残留水素濃度が５×１０19／ｃｍ3以下になることが
好ましい。After the growth of the p-type GaN contact layer 105, the carrier gas is replaced with N 2 , the supply of NH 3 is stopped, and the growth temperature is maintained for a predetermined time to promote the p-type GaN contact layer 105. As a result, the residual hydrogen concentration near the outermost surface of the grown film was reduced, and the contact resistance was reduced. As a method of further reducing the contact resistance due to the formation of the p-type electrode,
Preferably, the vicinity of the outermost surface of the growth film (the outermost surface of the p-type layer) is removed by etching, and a p-type electrode is formed on the removed surface. The layer thickness for removing the outermost surface of the grown film (the outermost surface of the p-type layer) is 10
nm or more, and there is no particular upper limit, but it is preferable that the residual hydrogen concentration in the vicinity of the removed surface be 5 × 10 19 / cm 3 or less.

【００３９】次に、上記窒化物半導体発光ダイオード素
子を形成したウエハーのチップ分割について説明する。
ここで、結晶成長側とは、基板側に対する反対側を指す
ものとする。Next, chip division of a wafer on which the above-described nitride semiconductor light emitting diode elements are formed will be described.
Here, the crystal growth side refers to the side opposite to the substrate side.

【００４０】まず、上記ウエハーのＧａＮ基板側を研磨
機により研磨して、塩素ドーピングされたＧａＮ基板の
厚さを１５０μｍにし、鏡面出しをする。ＧａＮ基板面
を鏡面出しする（透明にする）のは、以下に述べる割り
溝の形成位置を裏面側から容易に確認できるようにする
ためと、ｐ電極とｎ電極の形成位置の調整を容易にする
ためである。次に、フッ酸もしくは熱燐酸を含む硫酸か
らなる混合溶液で、前記ウエハーをエッチング処理す
る。このエッチング処理は、研磨によって生じた表面歪
み及び酸化膜を除去し、ｐ型、ｎ型電極のコンタクト抵
抗の低減と電極剥離を防止するために行う。続いて、ｐ
型ＧａＮコンタクト層１０５上に、Ｐｄ（４ｎｍ）／Ｍ
ｏ（３ｎｍ）／Ａｕ（１００ｎｍ）の順に、透光性ｐ型
電極１０７をリソグラフィー技術でパターン形成した
後、微量の酸素を導入しながら、５００℃でＮ2雰囲気
中でアニールを行った。このことにより、ｐ型電極形成
によるコンタクト抵抗の低抵抗化が得られた。上記ｐ型
電極をパターン形成したのは、以下で述べる第２の割り
溝を、電極の被覆されていない部分に形成するためであ
る。First, the GaN substrate side of the above-mentioned wafer is polished by a polishing machine to make the thickness of the GaN substrate doped with chlorine 150 μm and mirror-finished. The reason why the GaN substrate surface is mirror-finished (made transparent) is that the formation positions of the split grooves described below can be easily confirmed from the back surface side, and the adjustment of the formation positions of the p-electrode and the n-electrode are facilitated. To do that. Next, the wafer is etched with a mixed solution of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching treatment is performed to remove surface distortion and oxide film caused by polishing, to reduce the contact resistance of the p-type and n-type electrodes, and to prevent electrode peeling. Then p
(4 nm) / M on the GaN contact layer 105
After patterning the light-transmitting p-type electrode 107 by lithography in the order of o (3 nm) / Au (100 nm), annealing was performed at 500 ° C. in an N 2 atmosphere while introducing a small amount of oxygen. As a result, the contact resistance was reduced by forming the p-type electrode. The reason why the p-type electrode is formed by patterning is to form a second split groove described below in an uncoated portion of the electrode.

【００４１】次に、ウエハーを裏返しにして、ＧａＮ基
板側に、Ｔｉ（１５ｎｍ）／Ａｌ（１５０ｎｍ）による
ｎ型電極１０６を、リソグラフィー技術でパターン形成
する。この時、結晶成長側のｐ型電極パターンの形成位
置と真反対側に、ｎ型電極パターンを形成し、且つ、割
り溝を形成すべく互いの電極が被覆されていない領域を
一致させる。Next, the wafer is turned upside down, and an n-type electrode 106 of Ti (15 nm) / Al (150 nm) is formed on the GaN substrate by lithography. At this time, an n-type electrode pattern is formed directly opposite to the formation position of the p-type electrode pattern on the crystal growth side, and regions where the electrodes are not covered with each other are formed so as to form split grooves.

【００４２】前記ウエハーをダイサーにセットし、該ウ
エハーのＧａＮ基板側に、深さ３０μｍ、線幅２０μ
ｍ、ピッチ３５０μｍの第１の割り溝１０８を、図１
（ｂ）に示す格子形状で形成した。第１の割り溝は、ｎ
型電極１０６が被覆されていない部分に形成することが
好ましい。何故ならば、電極剥離の原因になるからであ
る。The wafer was set on a dicer, and a depth of 30 μm and a line width of 20 μm were formed on the GaN substrate side of the wafer.
1 and a first split groove 108 having a pitch of 350 μm in FIG.
It was formed in the lattice shape shown in FIG. The first split groove is n
It is preferable that the mold electrode 106 is formed in a portion that is not covered. This is because it causes electrode peeling.

【００４３】次に、ウエハーのＧａＮ基板側に粘着シー
トを貼付し、スクライバーのテーブル上にＧａＮ基板側
を下にして張り付け、真空チャックで固定する。固定
後、スクライバーのダイヤモンド針で、結晶成長側の面
（ｐ型ＧａＮコンタクト層１０５表面）上に、ピッチ３
５０μｍ、深さ０．１μｍ、線幅５μｍで一回スクライ
ブする。次に、先程のスクライブ方向に対して垂直方向
に、同様にしてスクライブする。この様にして３５０μ
ｍ角のチップになるようにスクライブラインを入れ、第
２の割り溝１０９を形成する。ただし、第２の割り溝１
０９の形成位置は、前記第１の割り溝１０８の線幅のほ
ぼ中央線と一致した位置とし、ダイシングの方向および
スクライブの方向は、窒化物半導体に対して＜１１−２
０＞または＜１−１００＞方向である。また、第２の割
り溝１０９も第１の割り溝１０８と同様に電極が被覆さ
れていない位置に形成することが好ましい。Next, an adhesive sheet is stuck on the GaN substrate side of the wafer, stuck on the scriber table with the GaN substrate side down, and fixed with a vacuum chuck. After the fixing, a pitch of 3 mm is formed on the surface on the crystal growth side (the surface of the p-type GaN contact layer 105) with a diamond needle of a scriber.
A single scribe is performed at 50 μm, depth of 0.1 μm, and line width of 5 μm. Next, scribing is performed in a direction perpendicular to the previous scribing direction. 350μ in this way
A scribe line is formed so as to form an m-shaped chip, and a second split groove 109 is formed. However, the second split groove 1
09 is formed at a position substantially coincident with the center line of the line width of the first split groove 108, and the dicing direction and the scribe direction are <11-2 with respect to the nitride semiconductor.
0> or <1-100> direction. Also, the second split groove 109 is preferably formed at a position where the electrode is not covered similarly to the first split groove 108.

【００４４】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長側から軽くロ
ーラーで押し当てる事により、２インチφのウエハーか
ら３５０μｍ角のチップを多数得た。チップの切断面に
クラック、チッピング等が発生しておらず、外形不良の
無い物を取り出した所、歩留まりは９８％以上であっ
た。After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed against the crystal growth side with a roller to obtain a large number of 350 μm square chips from the wafer having a diameter of 2 inches. Cracks, chipping, etc., did not occur on the cut surface of the chip, and a product having no external defect was taken out. The yield was 98% or more.

【００４５】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第１の割り溝
と第２の割り溝を形成し、第２の割り溝は第１の割り溝
幅よりも狭く構成したことによる。つまり、成長膜も基
板も同系の窒化物半導体であることから、同一のへき開
特性を有し、基板中に塩素がドーピングされているため
分割が容易になったことと、第１の割り溝が第2の割り
溝よりも溝幅が広く、かつ、第１と第２の割り溝に分け
て切断したことによる。また、第２の割り溝によって割
れた割れ線が、最短切断距離で割れるためには、第2の
割り溝底部から該第２の割り溝底部下方の第１の割り溝
の底部の何処かに到達するしかなく、意図せぬ方向にへ
き開されることを防止し、所望のチップ形状に切断する
ことができるためである。In the present embodiment, the reason why a chip was divided into a desired shape with a high yield was that a nitride semiconductor film including a light emitting layer was formed on a similar nitride semiconductor substrate doped with chlorine, and once. This is because the first split groove and the second split groove are formed without cutting the first split groove, and the second split groove is configured to be narrower than the first split groove width. In other words, since both the grown film and the substrate are nitride semiconductors of the same type, they have the same cleavage characteristics, and the chlorine is doped in the substrate, so that the division is facilitated. The reason is that the width of the groove is wider than that of the second split groove, and the first and second split grooves are cut. Also, in order for the cracked line broken by the second split groove to be split at the shortest cutting distance, it is necessary to extend the bottom of the second split groove from the bottom of the second split groove to somewhere on the bottom of the first split groove. This is because it can only be reached and is prevented from being cleaved in an unintended direction, and can be cut into a desired chip shape.

【００４６】また、溝幅の狭い第２の割り溝を結晶成長
側の面に形成したのは、光が前記結晶成長側の面から発
せられるため、その発光面積を大きくするためである。The reason why the second split groove having a narrow groove width is formed on the surface on the crystal growth side is because light is emitted from the surface on the crystal growth side, so that the light emitting area thereof is increased.

【００４７】第１の割り溝幅と第２の割り溝幅が異なる
理由は、上述のように、割り溝幅の狭い第２の割り溝か
ら割れた割れ線が、割り溝幅の広い第１の割り溝に到達
するとき、前記割れ線が第２の割り溝直下から外れて斜
め方向に割れたとしても、第１の割り溝幅が広いため
に、前記斜めに割れた割れ線が第１の割り溝底部に到達
することができる。この様にして、チップ形状の不良率
を減らすことができる。The reason why the width of the first groove is different from the width of the second groove is that, as described above, a broken line split from the second groove having a small width is formed by the first groove having a wide width. When reaching the split groove, even if the split line separates from immediately below the second split groove and splits in an oblique direction, the first split groove width is wide, so that the split line split obliquely becomes the first split groove. Of the groove can be reached. In this way, the defective rate of the chip shape can be reduced.

【００４８】窒化物半導体基板中に塩素ドーピングした
効果について調べたところ、少なくとも１×１０14／ｃ
ｍ3以上の塩素濃度をドーピングすることによって、全
く塩素をドーピングしていない窒化物半導体基板に比べ
て、容易に基板を分割することができた。また、ＨＶＰ
Ｅ法にて種基板（例えば、サファイア基板）上に塩素ド
ーピングを行った厚膜の窒化物半導体膜（例えば、３０
０μｍ）を形成したところ、同じ種基板上に塩素を全く
ドーピングしていない同じ厚膜の窒化物半導体膜と比べ
て、基板と厚膜との熱膨張係数差によって生じる反りの
量が小さかった。When the effect of chlorine doping in the nitride semiconductor substrate was examined, at least 1 × 10 14 / c
By doping a chlorine concentration of m 3 or more, the substrate could be divided more easily than a nitride semiconductor substrate not doped with chlorine at all. Also, HVP
A thick nitride semiconductor film (for example, 30) doped with chlorine on a seed substrate (for example, a sapphire substrate) by the E method.
0 μm), the amount of warpage caused by the difference in thermal expansion coefficient between the substrate and the thick film was smaller than that of the same thick nitride semiconductor film in which no chlorine was doped on the same seed substrate.

【００４９】理由については、定かではないが、窒化物
半導体基板を構成しているＩＩＩ族原子とＶ族原子との
間の結合力を塩素によって弱められているのではないか
と考えられる。素子チップの総膜厚は、殆どが基板で占
められているため、素子分割を容易にする塩素ドーピン
グは非常に有効である。Although the reason is not clear, it is considered that the bonding force between the group III atoms and the group V atoms constituting the nitride semiconductor substrate is weakened by chlorine. Since most of the total film thickness of the device chip is occupied by the substrate, chlorine doping for facilitating device division is very effective.

【００５０】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。これらのエッチング
法を利用することにより、溝形成による窒化物半導体表
面や溝側面への損傷を抑えることができる。ただし、前
記エッチングを行うためには、リソグラフィー技術によ
るマスク処理を行う必要がある。In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid. By using these etching methods, damage to the nitride semiconductor surface and the groove side surface due to the formation of the groove can be suppressed. However, in order to perform the etching, it is necessary to perform a mask process by a lithography technique.

【００５１】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライバー等を使用しても良い。しかしながら、第１の割
り溝は、第２の割り溝幅よりも広くしなければならない
ため、スクライバーによる第１の割り溝形成は、あまり
好ましいとはいえない。As a physical groove forming method, a scriber or the like may be used in addition to the half cut by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the formation of the first split groove by the scriber is not very preferable.

【００５２】また、本実施の形態では、第２の割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
２の割り溝形成においては、スクライブが最も好まし
い。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可
能であり、ダイシングやエッチングに比べて、ウエハー
切断時に該ウエハーを削り取る面積が少ないので、単一
ウエハーから多くのチップを得ることができるためであ
る。In this embodiment, the scribe is used to form the second split groove width.
Dicing or the like may be used. However, scribing is most preferable in forming the second split groove. This is because a groove can be formed quickly and with a narrow groove width, and since the area for shaving the wafer at the time of cutting the wafer is small as compared with dicing or etching, many chips can be obtained from a single wafer. That's why.

【００５３】さらに、本実施の形態では、格子状にスク
ライブラインを形成したが、図１（ｃ）に示すようにウ
エハーのエッジ部分にのみ、一対の欠け溝を形成して素
子分割しても良い。この場合、ウエハーの総膜厚が１５
０μｍ以下、もしくは、第１の割り溝底部から第２の割
り溝底部までの切断距離が１５０μｍ以下であることが
好ましい。ただし、前記総膜厚および切断距離は、基板
中に塩素ドーピングされている場合の厚みである。Further, in this embodiment, the scribe lines are formed in a grid pattern. However, as shown in FIG. 1C, a pair of notches are formed only at the edge of the wafer to divide the elements. good. In this case, the total thickness of the wafer is 15
Preferably, the cutting distance from the bottom of the first split groove to the bottom of the second split groove is 0 μm or less, or 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when the substrate is doped with chlorine.

【００５４】また、本実施の形態で、ＧａＮ基板を研磨
して１５０μｍ程度まで薄くしたが、本発明者らによる
実験によると、塩素ドーピングをしたＧａＮ基板の厚さ
は２００μｍ以下が好ましく、さらに好ましくは１５０
μｍ以下が好ましかった。窒化物半導体中に塩素をドー
ピングすることによって分割が容易になったが、所望の
方向に歩留まり良くへき開するためには、基板の厚みを
薄くすることが好ましい。なぜならば、ＧａＮ基板の厚
みは、通常、３００μｍ〜６００μｍであるのに対し
て、該ＧａＮ基板上に積層する発光層を含む窒化物半導
体膜は数μｍ程度であり、その殆どがＧａＮ基板の厚み
で占められているためである。In the present embodiment, the GaN substrate is polished to a thickness of about 150 μm, but according to experiments by the present inventors, the thickness of the chlorine-doped GaN substrate is preferably 200 μm or less, more preferably. Is 150
μm or less was preferred. Although division is facilitated by doping chlorine into the nitride semiconductor, it is preferable to reduce the thickness of the substrate in order to cleave in a desired direction with good yield. This is because the thickness of the GaN substrate is usually 300 μm to 600 μm, whereas the thickness of the nitride semiconductor film including the light emitting layer laminated on the GaN substrate is about several μm. Because it is occupied by.

【００５５】本実施の形態のように、第１の割り溝の溝
幅中央位置と、第２の割り溝の溝幅中央位置とが一致し
た位置で、ウエハーをチップ状に分割することが最も好
ましいが、ウエハーの厚み（ＧａＮ基板の厚み）が厚す
ぎると、前記位置からずれて割れてしまう傾向に有る。
さらに、第１の割り溝と第２の割り溝とが合致していな
い位置では、割れにくい傾向にあることから、ウエハー
（基板）を研磨して薄くする必要がある。As in this embodiment, it is most preferable to divide the wafer into chips at a position where the center position of the groove width of the first split groove coincides with the center position of the groove width of the second split groove. However, if the thickness of the wafer (the thickness of the GaN substrate) is too large, the wafer tends to be deviated from the above position and crack.
Furthermore, at a position where the first split groove and the second split groove do not match, the wafer (substrate) needs to be polished and thinned because it tends to be hardly broken.

【００５６】ＧａＮ基板の厚みの下限値は、特に問わな
いが、あまりにも薄すぎると、素子化のためのプロセス
中にウエハーが割れるため、ＧａＮ基板の厚みの下限値
は５０μｍ以上が望ましい。The lower limit of the thickness of the GaN substrate is not particularly limited, but if it is too thin, the wafer will be broken during the process for device formation. Therefore, the lower limit of the thickness of the GaN substrate is desirably 50 μm or more.

【００５７】また、塩素ドーピングされたＧａＮ基板全
体を研磨して薄くする他に、部分的に塩素ドーピングさ
れたＧａＮ基板を薄くする方法として、第１の割り溝の
底部と第２の割り溝の底部との切断距離を短くしてもよ
い。このときの、前記切断距離は、塩素ドーピングされ
たＧａＮ基板の厚みと同様に、２００μｍ以下が好まし
く、さらに好ましくは１５０μｍ以下、５０μｍ以上で
ある。In addition to polishing the entire chlorine-doped GaN substrate to make it thinner, a method of thinning a partially chlorine-doped GaN substrate may be performed by thinning the bottom of the first split groove and the second split groove. The cutting distance from the bottom may be shortened. At this time, the cutting distance is preferably 200 μm or less, more preferably 150 μm or less, and more preferably 50 μm or more, like the thickness of the chlorine-doped GaN substrate.

【００５８】（実施の形態２）本実施の形態２では、第
１の割り溝中に第３の割り溝を形成して、チップ分割す
る方法について説明する。(Embodiment 2) In Embodiment 2, a method of forming a third split groove in the first split groove and dividing the chip will be described.

【００５９】図２は、Ｃ面（０００１）ｎ型ＧａＮ基板
２００、ｎ型ＧａＮバッファ層２０１、ｎ型Ａｌx1Ｇａ
1-x1Ｎクラッド層２０２、活性層２０３、ｐ型Ａｌx2Ｇ
ａ1- x2Ｎクラッド層２０４、ｐ型ＧａＮコンタクト層２
０５、ｎ型電極２０６、ｐ型電極２０７、第１の割り溝
２０８、第３の割り溝２０９から構成されている。Ｇａ
Ｎ基板２００は、塩素濃度を５×１０15／ｃｍ3ドーピ
ングしている。FIG. 2 shows a C-plane (0001) n-type GaN substrate 200, an n-type GaN buffer layer 201, and an n-type Al x1 Ga
1-x1 N cladding layer 202, active layer 203, p-type Alx2G
a 1 -x2 N cladding layer 204, p-type GaN contact layer 2
05, an n-type electrode 206, a p-type electrode 207, a first split groove 208, and a third split groove 209. Ga
The N substrate 200 is doped with a chlorine concentration of 5 × 10 15 / cm 3 .

【００６０】図２の窒化物半導体発光ダイオードの製造
方法については実施の形態１と同じである。The method of manufacturing the nitride semiconductor light emitting diode of FIG. 2 is the same as that of the first embodiment.

【００６１】前記窒化物半導体発光ダイオード素子を形
成したウエハーのチップ分割について説明する。ここ
で、結晶成長側とは、基板側に対する反対側を指すもの
とする。The chip division of the wafer on which the nitride semiconductor light emitting diode elements are formed will be described. Here, the crystal growth side refers to the side opposite to the substrate side.

【００６２】まず、上記ウエハーのＧａＮ基板側を研磨
機により研磨して、塩素ドーピングされたＧａＮ基板の
厚さを２５０μｍにする。このとき、研磨面を鏡面にし
ても良いし、しなくとも良い。なぜならば、両面から割
り溝を確認する必要がないからである。次に、フッ酸も
しくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエ
ハーをエッチング処理する。このエッチング処理は、研
磨によって生じた表面歪み及び酸化膜を除去し、ｐ型電
極、ｎ型電極のコンタクト抵抗の低減と電極剥離を防止
するために行う。続いて、ｐ型ＧａＮコンタクト層２０
５上に、Ｐｄ（７ｎｍ）／Ａｕ（８０ｎｍ）の順に、透
光性ｐ型電極２０７をウエハー全面に形成した後、微量
の酸素を導入しながら、４５０℃でＮ2雰囲気中でアニ
ールを行った。このことにより、ｐ型電極形成によるコ
ンタクト抵抗の低抵抗化が得られた。次に、ウエハーを
裏返しにして、ＧａＮ基板側に、Ｔｉ（１５ｎｍ）／Ａ
ｌ（１５０ｎｍ）によるｎ型電極２０６を、ウエハー全
面に形成する。First, the GaN substrate side of the wafer is polished by a polishing machine to make the thickness of the GaN substrate doped with chlorine 250 μm. At this time, the polished surface may or may not be a mirror surface. This is because there is no need to check the split grooves from both sides. Next, the wafer is etched with a mixed solution of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching treatment is performed to remove the surface distortion and the oxide film caused by the polishing, to reduce the contact resistance of the p-type electrode and the n-type electrode, and to prevent the electrode peeling. Subsequently, the p-type GaN contact layer 20
After forming a translucent p-type electrode 207 on the entire surface of the wafer in the order of Pd (7 nm) / Au (80 nm), annealing is performed at 450 ° C. in an N 2 atmosphere while introducing a small amount of oxygen. Was. As a result, the contact resistance was reduced by forming the p-type electrode. Next, the wafer was turned over and Ti (15 nm) / A was placed on the GaN substrate side.
An n-type electrode 206 of 1 (150 nm) is formed on the entire surface of the wafer.

【００６３】前記ウエハーをダイサーにセットし、ウエ
ハーのＧａＮ基板側に、ＧａＮ基板の＜１−１００＞方
向に沿って、深さ５０μｍ、線幅３０μｍ、ピッチ３５
０μｍと、＜１１−２０＞方向（前記＜１−１００＞方
向と垂直方向）に沿って、深さ５０μｍ、線幅３０μ
ｍ、ピッチ３００μｍの、第１の割り溝２０８を、ｎ型
電極２０６の上から形成した。The wafer was set on a dicer, and a depth of 50 μm, a line width of 30 μm, and a pitch of 35 μm were formed on the GaN substrate side of the wafer along the <1-100> direction of the GaN substrate.
0 μm and a depth of 50 μm and a line width of 30 μ along the <11-20> direction (perpendicular to the <1-100> direction).
A first split groove 208 having a pitch of 300 μm was formed on the n-type electrode 206.

【００６４】第１の割り溝は、電極剥離のことを考慮す
ると、ｎ型電極２０６が被覆されていない部分に形成す
ることが好ましいが、本実施の形態では、第１の割り溝
と第３の割り溝を同じ面に形成することから、溝位置合
わせのための電極非被覆部を設ける必要が無い。そのた
め、素子プロセスの簡略化、単一ウエハーからのチップ
数の増収、発光面積の拡大化を目的に、ｎ電極、ｐ電極
共に、割り溝のための電極非被覆部を設けずに、ウエハ
ー全面に電極形成を行っている。The first split groove is preferably formed in a portion where the n-type electrode 206 is not covered in consideration of electrode peeling. However, in this embodiment, the first split groove and the third split groove are not formed. Are formed on the same surface, there is no need to provide an electrode uncovered portion for groove alignment. Therefore, for the purpose of simplifying the device process, increasing the number of chips from a single wafer, and expanding the light emitting area, both the n-electrode and the p-electrode are not provided with electrode uncovered portions for the split grooves, and the entire wafer surface is not provided. Electrodes are formed.

【００６５】次に、ウエハーの結晶成長側の面（ｐ型電
極２０７）に粘着シートを貼付し、スクライバーのテー
ブル上にＧａＮ基板側を上にして張り付け、真空チャッ
クで固定する。固定後、スクライバーのダイヤモンド針
で、第１の割り溝底部のほぼ中央線に沿って、ピッチ３
５０μｍ、深さ３μｍ、線幅５μｍを＜１−１００＞方
向に一回スクライブする。次に、先程のスクライブ方向
に対して垂直方向（＜１１−２０＞方向）に、ピッチ３
００μｍ、深さ３μｍ、線幅５μｍで第１の割り溝底部
のほぼ中央線に沿って一回スクライブする。この様にし
て３５０μｍ×３００μｍ角のチップになるようにスク
ライブラインを入れ、第３の割り溝２０９を形成する。Next, an adhesive sheet is attached to the surface on the crystal growth side (p-type electrode 207) of the wafer, adhered to a scriber table with the GaN substrate side up, and fixed with a vacuum chuck. After the fixing, the diamond needle of the scriber is used to make a pitch of about 3 along the approximate center line of the bottom of the first split groove.
A scribe is performed once in the <1-100> direction at 50 µm, 3 µm in depth, and 5 µm in line width. Next, in the direction perpendicular to the scribe direction (<11-20> direction), the pitch 3
The scribe is made once along the center line of the bottom of the first split groove at a depth of 00 μm, a depth of 3 μm, and a line width of 5 μm. In this manner, a scribe line is formed so as to form a chip having a size of 350 μm × 300 μm, and a third split groove 209 is formed.

【００６６】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、ＧａＮ基板側から軽く
ローラーで押し当てる事により、２インチφのウエハー
から３５０μｍ×３００μｍ角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは９２
％以上であった。After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed against the GaN substrate side with a roller to obtain a large number of chips of 350 μm × 300 μm square from the wafer of 2 inch φ. No cracks, chippings, etc. occurred on the cut surface of the chip, and a product having no external defect was taken out.
% Or more.

【００６７】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第１の割り溝
と第３の割り溝を形成し、第３の割り溝を第１の割り溝
中に構成したことによる。つまり、成長膜も基板も同系
の窒化物半導体であることから、同一のへき開特性を有
し、基板中に塩素がドーピングされているため分割が容
易になったことと、第３の割り溝を第１の割り溝底部の
ほぼ中央線に沿って形成することにより、第３の割り溝
によって割れた割れ線が、第１の割り溝によって局部的
に薄くなった部分で選択的に割れるため、意図せぬ方向
にへき開されることを防止し、所望のチップ形状に切断
することができるためである。In the present embodiment, the reason why the chip can be divided into a desired shape with a high yield is that a nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate doped with chlorine, and once. This is because the first split groove and the third split groove are formed without cutting the first split groove, and the third split groove is formed in the first split groove. In other words, since both the grown film and the substrate are nitride semiconductors of the same type, they have the same cleavage characteristics, and the chlorine is doped in the substrate, so that the division is facilitated. By forming along the substantially center line of the bottom of the first split groove, the split line split by the third split groove is selectively split at a portion locally thinned by the first split groove. This is because cleavage can be prevented in an unintended direction, and the chip can be cut into a desired chip shape.

【００６８】また、割り溝を基板側に形成したのは、結
晶成長側の発光面積を大きくするためである。The reason why the split grooves are formed on the substrate side is to increase the light emitting area on the crystal growth side.

【００６９】窒化物半導体基板中に塩素ドーピングした
効果については、実施の形態１と同じである。The effect of doping chlorine in the nitride semiconductor substrate is the same as in the first embodiment.

【００７０】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid. However, in order to perform etching, it is necessary to perform a mask process by a lithography technique.

【００７１】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第１の割り
溝は、第３の割り溝幅よりも広くしなければならないた
め、スクライブによる第１の割り溝形成は、あまり好ま
しいとはいえない。As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the third split groove width, the formation of the first split groove by scribing is not very preferable.

【００７２】また、本実施の形態では、第３の割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
３の割り溝形成においては、スクライブが最も好まし
い。さらに、本実施の形態では、格子状にスクライブラ
インを形成したが、図１（ｃ）に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、ウエハーの総膜厚が１５０μｍ以
下、もしくは、第３の割り溝底部から結晶成長側の表面
までの切断距離が、１５０μｍ以下であることが好まし
い。ただし、前記総膜厚および切断距離は、基板中に塩
素ドーピングされている場合の厚みである。In this embodiment, the scribe is used to form the third groove width.
Dicing or the like may be used. However, scribing is most preferable in forming the third split groove. Further, in the present embodiment, the scribe lines are formed in a lattice shape. However, as shown in FIG. 1C, a pair of notched grooves may be formed only at the edge portion of the wafer to divide the elements. In this case, the total thickness of the wafer is preferably 150 μm or less, or the cutting distance from the bottom of the third split groove to the surface on the crystal growth side is preferably 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when the substrate is doped with chlorine.

【００７３】本実施の形態のように、第１の割り溝中に
第３の割り溝を形成して局部的に薄くなった溝部で、ウ
エハーをチップ分割するため、第３の割り溝底部から結
晶成長側の表面までの切断距離が短いことが好ましい。
前記切断距離は、塩素ドーピングを行ったＧａＮ基板の
厚みと同様に、２００μｍ以下が好ましく、さらに好ま
しくは１５０μｍ以下である。前記切断距離の厚みの下
限値は、特に問わないが、あまりにも薄すぎると、素子
化のためのプロセス中にウエハーが割れるてしまうた
め、該切断距離の下限値は５０μｍ以上が望ましい。As in the present embodiment, the third dividing groove is formed in the first dividing groove to locally divide the wafer into chips at the locally thin groove. It is preferable that the cutting distance to the surface on the crystal growth side is short.
The cutting distance is preferably 200 μm or less, more preferably 150 μm or less, like the thickness of the GaN substrate on which chlorine is doped. The lower limit of the thickness of the cutting distance is not particularly limited. However, if the thickness is too small, the wafer will be broken during the process for device formation. Therefore, the lower limit of the cutting distance is desirably 50 μm or more.

【００７４】また、本実施の形態で研磨した塩素をドー
ピングしたＧａＮ基板は、切断し易い該ＧａＮ基板の厚
み２００μｍよりも厚くしている。このことにより、割
り溝部以外では切断されにくいようにして、チップ分割
時に生じる、クラッキングやチッピングが発生すること
を防止している。Further, the GaN substrate doped with chlorine polished in the present embodiment has a thickness larger than 200 μm, which is easily cut. This makes it hard to be cut at portions other than the split groove portion, thereby preventing cracking and chipping from occurring at the time of chip division.

【００７５】（実施の形態３）本実施の形態３では、第
１の割り溝中に第３の割り溝を形成し、さらに前記第３
割り溝の反対側に第２の割り溝を形成して、チップ分割
する方法について説明する。ここで、結晶成長側とは、
基板側に対する反対側を指すものとする。(Embodiment 3) In Embodiment 3, a third split groove is formed in the first split groove, and the third split groove is formed.
A method of forming a second split groove on the opposite side of the split groove and dividing the chip will be described. Here, the crystal growth side is
It refers to the opposite side to the substrate side.

【００７６】図３は、Ｃ面（０００１）ｎ型ＧａＮ基板
３００、ｎ型ＧａＮバッファ層３０１、ｎ型Ａｌx1Ｇａ
1-x1Ｎクラッド層３０２、活性層３０３、ｐ型Ａｌx2Ｇ
ａ1- x2Ｎクラッド層３０４、ｐ型ＧａＮコンタクト層３
０５、ｎ型電極３０６、ｐ型電極３０７、第１の割り溝
３０８、第３の割り溝３０９、第２の割り溝３１０から
構成されている。ＧａＮ基板３００中には塩素濃度１×
１０16／ｃｍ3をドーピングしている。FIG. 3 shows a C-plane (0001) n-type GaN substrate 300, an n-type GaN buffer layer 301, and an n-type Al x1 Ga
1-x1 N clad layer 302, active layer 303, p-type Alx2G
a 1 -x2 N cladding layer 304, p-type GaN contact layer 3
05, an n-type electrode 306, a p-type electrode 307, a first dividing groove 308, a third dividing groove 309, and a second dividing groove 310. The GaN substrate 300 has a chlorine concentration of 1 ×
10 16 / cm 3 is doped.

【００７７】図３の窒化物半導体発光ダイオードの製造
方法については実施の形態１と同じである。The method of manufacturing the nitride semiconductor light emitting diode of FIG. 3 is the same as that of the first embodiment.

【００７８】前記窒化物半導体発光ダイオード素子を形
成したウエハーのチップ分割について説明する。The chip division of the wafer on which the nitride semiconductor light emitting diode elements are formed will be described.

【００７９】まず、上記ウエハーのＧａＮ基板側を研磨
機により研磨して、塩素ドーピングされたＧａＮ基板の
厚さを２００μｍにし、鏡面出しをする。ＧａＮ基板面
を鏡面出し（透明にする）するのは、以下に述べる割り
溝の形成位置を裏面側から容易に確認できるようにする
ためと、ｐ電極とｎ電極の形成位置の調整を容易にする
ためである。First, the GaN substrate side of the above wafer is polished by a polishing machine to make the thickness of the GaN substrate doped with chlorine 200 μm, and mirror-finished. The reason why the GaN substrate surface is mirror-finished (made transparent) is that the formation positions of the split grooves described below can be easily confirmed from the back surface side, and the adjustment of the formation positions of the p-electrode and the n-electrode can be easily performed. To do that.

【００８０】次に、フッ酸もしくは熱燐酸を含む硫酸か
らなる混合溶液で、前記ウエハーをエッチング処理す
る。このエッチング処理は、研磨によって生じた表面歪
み及び酸化膜を除去し、ｐ型、ｎ型電極のコンタクト抵
抗の低減と電極剥離を防止するために行う。続いて、ｐ
型ＧａＮコンタクト層３０５上に、Ｐｄ（３ｎｍ）／Ｔ
ｉ（３ｎｍ）／Ａｕ（１２ｎｍ）の順に、透光性ｐ型電
極３０７をリソグラフィー技術でパターン形成した後、
微量の酸素を導入しながら、５００℃でＮ2雰囲気中で
アニールを行った。このことにより、ｐ型電極形成によ
るコンタクト抵抗の低抵抗化が得られた。上記ｐ型電極
をパターン形成したのは、以下で述べる第2の割り溝
を、電極の被覆されていない部分に形成するためであ
る。Next, the wafer is etched with a mixed solution of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching treatment is performed to remove surface distortion and oxide film caused by polishing, to reduce the contact resistance of the p-type and n-type electrodes, and to prevent electrode peeling. Then p
(3 nm) / T on the GaN contact layer 305
After patterning the translucent p-type electrode 307 by lithography in the order of i (3 nm) / Au (12 nm),
Annealing was performed at 500 ° C. in an N 2 atmosphere while introducing a small amount of oxygen. As a result, the contact resistance was reduced by forming the p-type electrode. The pattern formation of the p-type electrode is for forming a second split groove described below in an uncoated portion of the electrode.

【００８１】次に、ウエハーを裏返しにして、ＧａＮ基
板側に、Ｍｏ（１５ｎｍ）／Ａｌ（１５０ｎｍ）による
ｎ型電極３０６を、リソグラフィー技術でパターン形成
する。この時、結晶成長側のｐ型電極パターンの形成位
置と真反対側に、ｎ型電極パターンを形成し、且つ、割
り溝を形成すべく互いの電極が被覆されていない領域を
一致させる。Next, the wafer is turned upside down, and an n-type electrode 306 of Mo (15 nm) / Al (150 nm) is formed on the GaN substrate side by lithography. At this time, an n-type electrode pattern is formed directly opposite to the formation position of the p-type electrode pattern on the crystal growth side, and regions where the electrodes are not covered with each other are formed so as to form split grooves.

【００８２】前記ウエハーをダイサーにセットし、該ウ
エハーのＧａＮ基板側に、＜１−１００＞方向に沿っ
て、深さ２０μｍ、線幅２０μｍ、ピッチ３５０μｍ
と、＜１１−２０＞方向（前記方向と垂直方向）に沿っ
て、深さ２０μｍ、線幅２０μｍ、ピッチ３４５μｍ
の、第１の割り溝３０８を形成した。第１の割り溝は、
ｎ型電極３０６が被覆されていない部分に形成すること
が好ましい。何故ならば、電極剥離の原因になるからで
ある。The wafer was set on a dicer, and a depth of 20 μm, a line width of 20 μm, and a pitch of 350 μm were formed along the <1-100> direction on the GaN substrate side of the wafer.
Along a <11-20> direction (perpendicular to the above direction), a depth of 20 μm, a line width of 20 μm, and a pitch of 345 μm.
A first split groove 308 was formed. The first split groove is
It is preferable that the n-type electrode 306 is formed on a portion that is not covered. This is because it causes electrode peeling.

【００８３】次に、スクライバーのダイヤモンド針で、
第１の割り溝底部のほぼ中央線に沿って、ピッチ３５０
μｍ、深さ５μｍ、線幅５μｍを＜１−１００＞方向に
一回スクライブする。次に、先程のスクライブ方向に対
して垂直方向（＜１１−２０＞方向）に、ピッチ３４５
μｍ、深さ５μｍ、線幅５μｍで第１の割り溝底部のほ
ぼ中央線に沿って一回スクライブする。この様にして３
５０μｍ×３４５μｍ角のチップになるようにスクライ
ブラインを入れ、第３の割り溝３０９を形成する。Next, with a scriber's diamond needle,
A pitch 350 along the approximate center line of the bottom of the first split groove.
A scribe, a depth of 5 μm, and a line width of 5 μm is performed once in the <1-100> direction. Next, the pitch 345 is set in a direction perpendicular to the scribe direction (<11-20> direction).
The scribe is performed once along the center line of the bottom of the first split groove at a depth of 5 μm and a line width of 5 μm. In this way 3
A scribe line is formed so as to form a 50 μm × 345 μm square chip, and a third split groove 309 is formed.

【００８４】続いて、ウエハーのＧａＮ基板側に粘着シ
ートを貼付し、スクライバーのテーブル上にＧａＮ基板
側を下にして張り付け、真空チャックで固定する。固定
後、スクライバーのダイヤモンド針で、結晶成長側の面
（ｐ型ＧａＮコンタクト層３０５表面）上に、ピッチ３
５０μｍ、深さ０．１μｍ、線幅５μｍを＜１−１００
＞方向に一回スクライブする。次に、先程のスクライブ
方向に対して垂直方向（＜１１−２０＞方向）に、一回
スクライブする。この様にして３５０μｍ×３４５μｍ
角のチップになるようにスクライブラインを入れ、第２
の割り溝３１０を形成する。ただし、第２の割り溝３１
０の形成位置は、前記第3の割り溝３０９とほぼ一致し
た位置とする。また、第２の割り溝３１０も第１の割り
溝３０８と同様に電極が被覆されていない位置に形成す
ることが好ましい。Subsequently, an adhesive sheet is stuck on the GaN substrate side of the wafer, stuck on a scriber table with the GaN substrate side down, and fixed with a vacuum chuck. After the fixing, a pitch of 3 mm is formed on the surface on the crystal growth side (the surface of the p-type GaN contact layer 305) with a diamond needle of a scriber.
50 μm, 0.1 μm depth, 5 μm line width <1-100
Scribe once in the direction. Next, scribe is performed once in the direction perpendicular to the previous scribe direction (<11-20> direction). 350 μm × 345 μm in this way
Insert a scribe line so that the corner chip becomes
Is formed. However, the second split groove 31
The position where 0 is formed is a position substantially coincident with the third split groove 309. Also, the second split groove 310 is preferably formed at a position where the electrode is not covered, like the first split groove 308.

【００８５】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、ＧａＮ基板側から軽く
ローラーで押し当てる事により、２インチφのウエハー
から３５０μｍ×３４５μｍ角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは９８
％以上であった。After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the GaN substrate side with a roller to obtain a large number of 350 μm × 345 μm square chips from a 2 inch φ wafer. No cracks, chippings, etc. occurred on the cut surface of the chip, and a product with no external defect was taken out. The yield was 98.
% Or more.

【００８６】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第３の割り溝
を第１の割り溝中に作製し、加えて、第３の割り溝形成
位置と反対側の位置に第２の割り溝を構成したことによ
る。このことにより、実施の形態１と実施の形態２の特
徴を有し、所望のチップ形状に切断することができたた
めである。窒化物半導体基板中に塩素ドーピングした効
果については、実施の形態１と同じである。In the present embodiment, the reason why the chip can be divided into a desired shape with a high yield is that a nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate doped with chlorine and once formed. This is because the third split groove was formed in the first split groove without being cut, and the second split groove was formed at a position opposite to the third split groove forming position. This is because it has the features of the first and second embodiments and can be cut into a desired chip shape. The effect of chlorine doping in the nitride semiconductor substrate is the same as in the first embodiment.

【００８７】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。In the present embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid. However, in order to perform etching, it is necessary to perform a mask process by a lithography technique.

【００８８】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第１の割り
溝は、第２と第３の割り溝幅よりも広くしなければなら
ないため、スクライブによる第１の割り溝形成は、あま
り好ましいとはいえない。As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second and third split groove widths, the formation of the first split groove by scribing is not very preferable.

【００８９】また、本実施の形態では、第２と第３の割
り溝幅の形成にスクライバーを使用したが、上記エッチ
ング法、ダイシング等を使用しても構わない。しかしな
がら、第１と第３の割り溝形成においては、スクライブ
が最も好ましい。In this embodiment, the scriber is used to form the second and third groove widths. However, the above-described etching method, dicing, etc. may be used. However, scribing is most preferable in forming the first and third split grooves.

【００９０】さらに、本実施の形態では、格子状にスク
ライブラインを形成したが、図１（ｃ）に示すようにウ
エハーのエッジ部分にのみ、一対の欠け溝を形成して素
子分割しても良い。この場合、ウエハーの総膜厚が１５
０μｍ以下、もしくは、第２の割り溝底部から第３の割
り溝底部までの切断距離が１５０μｍ以下であることが
好ましい。ただし、前記総膜厚および切断距離は、基板
中に塩素ドーピングされている場合の厚みである。Further, in the present embodiment, the scribe lines are formed in a grid pattern. However, as shown in FIG. 1C, a pair of notch grooves are formed only at the edge portion of the wafer to divide the elements. good. In this case, the total thickness of the wafer is 15
It is preferable that the cutting distance from the bottom of the second split groove to the bottom of the third split groove is 0 μm or less, or 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when the substrate is doped with chlorine.

【００９１】また、本実施の形態で、塩素ドーピングし
たＧａＮ基板を研磨して２００μｍ程度まで薄くした
が、実施の形態１で述べたように、チップ分割を容易に
するためにはＧａＮ基板の厚さは２００μｍ以下が好ま
しく、さらに好ましくは１５０μｍ以下、５０μｍ以上
が好ましかった。また、塩素ドーピングを行ったＧａＮ
基板全体を研磨して薄くする他に、部分的に該ＧａＮ基
板を薄くする方法として、実施の形態２のように、第２
の割り溝の底部と第３の割り溝の底部との切断距離を短
くしてもよい。このときの、前記切断距離は、塩素ドー
ピングを行ったＧａＮ基板の厚みと同様に、２００μｍ
以下が好ましく、さらに好ましくは１５０μｍ以下、５
０μｍ以上である （実施の形態４）本実施の形態４は、実施の形態１の、
第２の割り溝深さが、窒化物半導体発光層の位置より深
く形成した場合のチップ分割について説明する。ここ
で、結晶成長側とは、基板側に対する反対側を指すもの
とする。In this embodiment, the GaN substrate doped with chlorine is polished to a thickness of about 200 μm. However, as described in the first embodiment, the thickness of the GaN substrate is reduced to facilitate chip division. The thickness is preferably 200 μm or less, more preferably 150 μm or less, and more preferably 50 μm or more. GaN doped with chlorine
As a method of partially thinning the GaN substrate in addition to polishing the entire substrate to reduce the thickness, the second
The cutting distance between the bottom of the third groove and the bottom of the third groove may be shortened. At this time, the cutting distance was 200 μm, similarly to the thickness of the GaN substrate on which chlorine was doped.
Or less, more preferably 150 μm or less,
(Embodiment 4) The present embodiment 4 is a modification of the first embodiment.
The chip division in the case where the second split groove depth is formed to be deeper than the position of the nitride semiconductor light emitting layer will be described. Here, the crystal growth side refers to the side opposite to the substrate side.

【００９２】図４は、Ｃ面（０００１）ｎ型ＧａＮ基板
４００、ｎ型ＧａＮバッファ層４０１、ｎ型Ａｌx1Ｇａ
1-x1Ｎクラッド層４０２、活性層４０３、ｐ型Ａｌx2Ｇ
ａ1- x2Ｎクラッド層４０４、ｐ型ＧａＮコンタクト層４
０５、ｎ型電極４０６、ｐ型電極４０７、第１の割り溝
４０８、第２の割り溝４０９から構成されている。前記
ＧａＮ基板４００は、塩素濃度２×１０17／ｃｍ3をド
ーピングしている。FIG. 4 shows a C-plane (0001) n-type GaN substrate 400, an n-type GaN buffer layer 401, and an n-type Al x1 Ga
1-x1 N cladding layer 402, active layer 403, p-type Alx2G
a 1 -x2 N cladding layer 404, p-type GaN contact layer 4
05, an n-type electrode 406, a p-type electrode 407, a first split groove 408, and a second split groove 409. The GaN substrate 400 is doped with a chlorine concentration of 2 × 10 17 / cm 3 .

【００９３】図４の窒化物半導体発光ダイオードの製造
方法は、実施の形態１と同じである。The method of manufacturing the nitride semiconductor light emitting diode of FIG. 4 is the same as that of the first embodiment.

【００９４】以下に、上記窒化物半導体発光ダイオード
素子を形成したウエハーのチップ分割について説明す
る。Hereinafter, chip division of a wafer on which the nitride semiconductor light emitting diode elements are formed will be described.

【００９５】まず、上記ウエハーのＧａＮ基板側を研磨
機により研磨して、塩素ドーピングされたＧａＮ基板の
厚さを１００μｍにし、鏡面出しをする。次に、フッ酸
もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウ
エハーをエッチング処理する。このエッチング処理は、
研磨によって生じた表面歪み及び酸化膜を除去し、ｐ
型、ｎ型電極のコンタクト抵抗の低減と電極剥離を防止
するために行う。First, the GaN substrate side of the above-mentioned wafer is polished by a polishing machine to make the thickness of the GaN substrate doped with chlorine 100 μm and mirror-finished. Next, the wafer is etched with a mixed solution of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching process
Removal of surface distortion and oxide film caused by polishing, p
This is performed to reduce the contact resistance of the mold and n-type electrodes and to prevent electrode peeling.

【００９６】次に、前記ウエハーをリソグラフィー法で
マスク処理をし、結晶成長側の面（ｐ型ＧａＮコンタク
ト層）を上にして、反応性イオンエッチング装置にセッ
トする。ドライエッチングによって、前記成長面上に、
＜１−１００＞方向に沿って、深さ０．５μｍ、線幅１
０μｍ、ピッチ３５０μｍと、＜１１−２０＞方向に沿
って、深さ０．５μｍ、線幅１０μｍ、ピッチ２５０μ
ｍの、第２の割り溝４０９を形成した。その後、マスク
を取り除き、ｐ型ＧａＮコンタクト層４０５上に、Ｐｄ
（４ｎｍ）／Ａｕ（１０ｎｍ）の順で、透光性ｐ型電極
４０７を形成する。このとき、リソグラフィー技術を用
いてｐ電極部分をパターン形成した。Next, the wafer is subjected to a mask process by lithography, and is set in a reactive ion etching apparatus with the crystal growth side (p-type GaN contact layer) facing upward. By dry etching, on the growth surface,
0.5 μm depth and 1 line width along <1-100> direction
0 μm, pitch 350 μm, depth 0.5 μm, line width 10 μm, pitch 250 μ along the <11-20> direction
m, the second split groove 409 was formed. After that, the mask is removed, and Pd is formed on the p-type GaN contact layer 405.
A translucent p-type electrode 407 is formed in the order of (4 nm) / Au (10 nm). At this time, the p-electrode portion was patterned using lithography technology.

【００９７】次に、前記ｐ電極形成を行ったウエハー
を、微量の酸素を導入しながら、５５０℃でＮ2雰囲気
中でアニールを行った。このことにより、ｐ型電極形成
によるコンタクト抵抗の低抵抗化が得られた。Next, the wafer on which the p-electrode was formed was annealed at 550 ° C. in an N 2 atmosphere while introducing a small amount of oxygen. As a result, the contact resistance was reduced by forming the p-type electrode.

【００９８】次に、結晶成長側の面（ｐ型電極形成面）
に粘着シートを貼付し、ダイサーのテーブル上にＧａＮ
基板側を上にして張り付け、真空チャックで固定する。
固定後、ダイサーで、ＧａＮ基板側の面上に、ピッチ３
５０μｍ、深さ２０μｍ、線幅５０μｍと、ピッチ２５
０μｍ、深さ２０μｍ、線幅５０μｍの、第１の割り溝
４０８を、それぞれ＜１−１００＞方向と＜１１−２０
＞方向に形成した。この様にして３５０μｍ×２５０μ
ｍ角のチップになるようにダイシングラインを入れ、第
１の割り溝４０８を形成する。ただし、第１の割り溝４
０８の形成位置は、第１割り溝の線幅ほぼ中央に前記第
２の割り溝４０９が一致するようにする。Next, the surface on the crystal growth side (p-type electrode forming surface)
Adhesive sheet on the dicer table and GaN
It is attached with the substrate side up and fixed with a vacuum chuck.
After fixation, a dicer is applied to the surface on the GaN substrate side with a pitch of 3
50 μm, depth 20 μm, line width 50 μm, pitch 25
The first split grooves 408 having a depth of 0 μm, a depth of 20 μm, and a line width of 50 μm are respectively formed in the <1-100> direction and the <11-20> direction.
> Direction. 350μm × 250μ
A dicing line is formed so as to form an m-square chip, and a first split groove 408 is formed. However, the first split groove 4
08 is formed such that the second split groove 409 coincides with substantially the center of the line width of the first split groove.

【００９９】ダイシング後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、ウエハーのＧａＮ基板
側全面に、膜厚１５ｎｍのタングステン（Ｗ）／膜厚１
５０ｎｍのアルミ（Ａｌ）によるｎ型電極４０６を形成
する。その後、ＧａＮ基板側から軽くローラーで押し当
てる事により、２インチφのウエハーから３５０μｍ×
２５０μｍ角のチップを多数得た。チップの切断面にク
ラック、チッピング等が発生しておらず、外形不良の無
い物を取り出した所、歩留まりは９８％以上であった。After dicing, the vacuum chuck is released, the wafer is removed from the table, and tungsten (W) having a thickness of 15 nm / thickness 1 is coated on the entire surface of the wafer on the GaN substrate side.
An n-type electrode 406 of 50 nm aluminum (Al) is formed. Then, lightly press with a roller from the GaN substrate side to 350 μm ×
Many 250 μm square chips were obtained. Cracks, chipping, etc., did not occur on the cut surface of the chip, and a product having no external defect was taken out. The yield was 98% or more.

【０１００】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第２の割り溝
底部を窒化物半導体発光層位置よりも深く形成し、第２
の割り溝は第１の割り溝幅よりも狭く構成したことによ
る。In the present embodiment, the reason why the chip was divided into a desired shape with a high yield was that a nitride semiconductor film including a light emitting layer was formed on a similar nitride semiconductor substrate doped with chlorine, and once formed. The bottom of the second split groove is formed deeper than the position of the nitride semiconductor light emitting layer without cutting
Is made narrower than the first split groove width.

【０１０１】つまり、成長膜も基板も同系の窒化物半導
体であることから、同一のへき開特性を有し、基板中に
塩素がドーピングされているため分割が容易になったこ
とと、第２の割り溝底部が窒化物半導体発光層位置より
も深く、第１の割り溝が第２の割り溝よりも溝幅が広い
ことにより、第２の割り溝によって割れた割れ線が、最
短切断距離で割れるためには、第２の割り溝底部から該
第２の割り溝底部下方の第１の割り溝の底部の何処かに
到達するしかなく、意図せぬ方向にへき開されることを
防止し、所望のチップ形状に切断することができるため
である。That is, since both the grown film and the substrate are nitride semiconductors of the same type, they have the same cleavage characteristics, and the substrate is doped with chlorine, so that division is facilitated. Since the bottom of the split groove is deeper than the position of the nitride semiconductor light emitting layer and the width of the first split groove is wider than that of the second split groove, the breaking line split by the second split groove has a shortest cutting distance. In order to break, the only way to reach the bottom of the first split groove below the second split groove bottom from the second split groove bottom is to prevent cleavage in an unintended direction, This is because it can be cut into a desired chip shape.

【０１０２】また、第２の割り溝底部が、窒化物半導体
発光層位置よりも深いため、チップ分割の際に、チッピ
ング、クラッキングが発生したとしても、前記発光層を
損傷することがなく、素子不良の発生率を低減すること
ができる。溝幅の狭い第２の割り溝を結晶成長側の面に
形成したのは、発光面積を大きくするためである。ま
た、第１の割り溝幅と第２の割り溝幅が異なる理由は、
実施の形態１と同様である。Further, since the bottom of the second split groove is deeper than the position of the nitride semiconductor light emitting layer, even if chipping or cracking occurs during chip division, the light emitting layer is not damaged and the device is not damaged. The occurrence rate of defects can be reduced. The reason why the second split groove having a small groove width is formed on the surface on the crystal growth side is to increase the light emitting area. Also, the reason why the first groove width is different from the second groove width is as follows.
This is the same as in the first embodiment.

【０１０３】しかしながら、第２の割り溝をエッチング
法にて形成したため、プロセス工程が複雑になり、スク
ライブに比べて溝幅が大きく、単一ウエハー当たりのチ
ップ摂取率が減少した。However, since the second split groove was formed by the etching method, the process was complicated, the groove width was larger than that of the scribe, and the chip intake rate per single wafer was reduced.

【０１０４】窒化物半導体基板中に塩素ドーピングした
効果については、実施の形態１と同じである。The effect of chlorine doping in the nitride semiconductor substrate is the same as in the first embodiment.

【０１０５】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid.

【０１０６】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第１の割り
溝は、第２の割り溝幅よりも広くしなければならないた
め、スクライブによる第１の割り溝形成は、あまり好ま
しいとはいえない。As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the formation of the first split groove by scribing is not very preferable.

【０１０７】また、本実施の形態では、第２の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の、第２の割り溝
は、ドライエッチング法またはウエットエッチング法が
最も好ましい。なぜならば、これらのエッチング法を利
用することにより、溝形成による、窒化物半導体発光層
への損傷を抑えることができるためである。ただし、前
記エッチングを行うためには、リソグラフィー技術によ
るマスク処理を行う必要がある。In this embodiment, dry etching is used to form the second split groove width. However, wet etching, dicing, scribe, etc. may be used. However, the second split groove of the present embodiment is most preferably formed by a dry etching method or a wet etching method. This is because by using these etching methods, damage to the nitride semiconductor light emitting layer due to the formation of the groove can be suppressed. However, in order to perform the etching, it is necessary to perform a mask process by a lithography technique.

【０１０８】また、本実施の形態で、塩素ドーピングし
たＧａＮ基板を研磨して１００μｍ程度まで薄くした
が、実施の形態１で述べたように、チップ分割を容易に
するためにはＧａＮ基板の厚さは２００μｍ以下が好ま
しく、さらに好ましくは１５０μｍ以下、５０μｍ以上
が好ましかった。In this embodiment, the GaN substrate doped with chlorine is polished to a thickness of about 100 μm. However, as described in the first embodiment, in order to facilitate chip division, the thickness of the GaN substrate is reduced. The thickness is preferably 200 μm or less, more preferably 150 μm or less, and more preferably 50 μm or more.

【０１０９】また、塩素ドーピングを行ったＧａＮ基板
全体を研磨して薄くする他に、部分的に該ＧａＮ基板を
薄くする方法として、第１の割り溝の底部と第２の割り
溝の底部との切断距離を短くしてもよい。このときの、
前記切断距離は、塩素ドーピングを行ったＧａＮ基板の
厚みと同様に、２００μｍ以下が好ましく、さらに好ま
しくは１５０μｍ以下、５０μｍ以上である 本実施の形態の割り溝に加えて、第３の割り溝として、
第１の割り溝中あるいは第２の割り溝中、もしくは、第
１と第２の割り溝両方に、スクライブラインを形成して
チップ分割しても良い。また、図１（ｃ）に示すよう
に、第１の割り溝もしくは第２の割り溝のエッジ部分
に、一対の欠け溝を形成して素子分割しても良い。この
場合、ウエハーの総膜厚が１５０μｍ以下、もしくは、
第１の割り溝底部から第２の割り溝底部までの切断距離
が１５０μｍ以下であることが好ましい。ただし、前記
総膜厚および切断距離は、基板中に塩素ドーピングされ
ている場合の厚みである。In addition to polishing and thinning the entire GaN substrate which has been subjected to chlorine doping, a method of partially thinning the GaN substrate includes a method of forming the bottom of the first split groove and the bottom of the second split groove. May be shortened. At this time,
The cutting distance is preferably 200 μm or less, more preferably 150 μm or less, and more preferably 50 μm or more, similarly to the thickness of the chlorine-doped GaN substrate. In addition to the split groove of the present embodiment, ,
A scribe line may be formed in the first split groove, in the second split groove, or in both the first and second split grooves to divide the chip. Further, as shown in FIG. 1C, a pair of notched grooves may be formed at an edge portion of the first split groove or the second split groove to divide the element. In this case, the total thickness of the wafer is 150 μm or less, or
Preferably, the cutting distance from the bottom of the first split groove to the bottom of the second split groove is 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when the substrate is doped with chlorine.

【０１１０】（実施の形態５）本実施の形態５は、実施
の形態４の、第２の割り溝深さが、窒化物半導体膜と窒
化物半導体基板との界面位置より深く形成した場合のチ
ップ分割について説明する。ここで、結晶成長側とは、
基板側に対する反対側を指すものとする。(Embodiment 5) Embodiment 5 is directed to a case where the depth of the second split groove in Embodiment 4 is larger than the interface between the nitride semiconductor film and the nitride semiconductor substrate. The chip division will be described. Here, the crystal growth side is
It refers to the opposite side to the substrate side.

【０１１１】図５は、Ｃ面（０００１）ｎ型ＧａＮ基板
５００、ｎ型ＧａＮバッファ層５０１、ｎ型Ａｌx1Ｇａ
1-x1Ｎクラッド層５０２、活性層５０３、ｐ型Ａｌx2Ｇ
ａ1- x2Ｎクラッド層５０４、ｐ型ＧａＮコンタクト層５
０５、ｎ型電極５０６、ｐ型電極５０７、第１の割り溝
５０８、第２の割り溝５０９から構成されている。前記
ＧａＮ基板５００は、塩素濃度１×１０18／ｃｍ3をド
ーピングしている。FIG. 5 shows a C-plane (0001) n-type GaN substrate 500, an n-type GaN buffer layer 501, and an n-type Al x1 Ga
1-x1 N cladding layer 502, active layer 503, p-type Alx2G
a 1 -x2 N cladding layer 504, p-type GaN contact layer 5
05, an n-type electrode 506, a p-type electrode 507, a first split groove 508, and a second split groove 509. The GaN substrate 500 is doped with a chlorine concentration of 1 × 10 18 / cm 3 .

【０１１２】図５の窒化物半導体発光ダイオードの製造
方法は、実施の形態１と同じである。The method of manufacturing the nitride semiconductor light emitting diode of FIG. 5 is the same as that of the first embodiment.

【０１１３】以下に、上記窒化物半導体発光ダイオード
素子を形成したウエハーのチップ分割について説明す
る。Hereinafter, chip division of a wafer on which the nitride semiconductor light emitting diode elements are formed will be described.

【０１１４】まず、上記ウエハーのＧａＮ基板側を研磨
機により研磨して、塩素ドーピングされたＧａＮ基板の
厚さを３００μｍにする。このとき、研磨面を鏡面にし
ても良いし、鏡面にしなくとも良い。次に、フッ酸もし
くは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハ
ーをエッチング処理する。このエッチング処理は、研磨
によって生じた表面歪み及び酸化膜を除去し、ｐ型、ｎ
型電極のコンタクト抵抗の低減と電極剥離を防止するた
めに行う。続いて、ウエハーを裏返しにして、ＧａＮ基
板側に、Ｔｉ（１５ｎｍ）／Ｍｏ（１５０ｎｍ）による
ｎ型電極５０６を、ウエハー全面に形成する。次に、ダ
イサーのテーブル上にＧａＮ基板側を上にして張り付
け、真空チャックで固定する。固定後、ダイサーで、Ｇ
ａＮ基板側の面（ｎ電極形成面）上に、ピッチ３５０μ
ｍ、深さ１００μｍ、線幅８０μｍと、ピッチ１５０μ
ｍ、深さ１００μｍ、線幅８０μｍの、第１の割り溝５
０８を、それぞれ＜１−１００＞方向と＜１１−２０＞
方向に沿って形成した。この様にして３５０μｍ×１５
０μｍ角のチップになるようにダイシングラインを入
れ、第１の割り溝５０８を形成する。ダイシング後、真
空チャックを解放し、ウエハーをテーブルから取り外
し、前記ウエハーをリソグラフィー法でマスク処理を施
す。First, the GaN substrate side of the above wafer is polished by a polishing machine to make the thickness of the GaN substrate doped with chlorine 300 μm. At this time, the polished surface may or may not be a mirror surface. Next, the wafer is etched with a mixed solution of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching process removes the surface distortion and the oxide film caused by the polishing, and removes the p-type and n-type.
This is performed to reduce the contact resistance of the mold electrode and to prevent the electrode from peeling. Subsequently, the wafer is turned over and an n-type electrode 506 of Ti (15 nm) / Mo (150 nm) is formed on the entire surface of the wafer on the GaN substrate side. Next, the GaN substrate is stuck on the dicer table with the GaN substrate side up, and fixed with a vacuum chuck. After fixing, G
a pitch of 350 μm on the surface on the aN substrate side (the surface on which the n-electrode is formed)
m, depth 100μm, line width 80μm, pitch 150μ
m, depth 100 μm, line width 80 μm, first split groove 5
08 in the <1-100> direction and <11-20>, respectively.
It was formed along the direction. 350 μm × 15
A dicing line is formed so as to form a chip of 0 μm square, and a first split groove 508 is formed. After dicing, the vacuum chuck is released, the wafer is removed from the table, and the wafer is subjected to mask processing by lithography.

【０１１５】次に、結晶成長側の面を上にして（ｐ型Ｇ
ａＮコンタクト層側の面）、反応性イオンエッチング装
置にセットする。ドライエッチングによって、前記結晶
成長面上に、深さ４μｍ、線幅２０μｍ、ピッチ３５０
μｍと、深さ４μｍ、線幅２０μｍ、ピッチ１５０μｍ
の、第２の割り溝５０９を、それぞれ＜１−１００＞方
向と＜１１−２０＞方向に沿って形成した。ただし、第
２の割り溝５０９の形成位置は、第１割り溝５０８の線
幅のほぼ中央線上に前記第２の割り溝５０９が一致する
ようにする。Next, with the crystal growth side facing up (p-type G
aN contact layer side) and set in a reactive ion etching apparatus. By dry etching, a depth of 4 μm, a line width of 20 μm, and a pitch of 350 μm were formed on the crystal growth surface.
μm, depth 4 μm, line width 20 μm, pitch 150 μm
The second split grooves 509 were formed along the <1-100> direction and the <11-20> direction, respectively. However, the formation position of the second split groove 509 is set so that the second split groove 509 coincides with substantially the center line of the line width of the first split groove 508.

【０１１６】その後、マスクを取り除き、ｐ型ＧａＮコ
ンタクト層５０５上に、、Ｐｄ（２ｎｍ）／Ｎｉ（２ｎ
ｍ）／Ａｕ（１０ｎｍ）の順に、リソグラフィー技術を
用いて透光性ｐ型電極５０７をパターン形成する。次
に、前記ｐ電極形成を行ったウエハーを、微量の酸素を
導入しながら、６００℃でＮ2雰囲気中でアニールを行
った。このことにより、ｐ型電極形成によるコンタクト
抵抗の低抵抗化が得られた。Thereafter, the mask is removed, and Pd (2 nm) / Ni (2n) is formed on the p-type GaN contact layer 505.
The light-transmitting p-type electrode 507 is patterned by lithography in the order of m) / Au (10 nm). Next, the wafer on which the p-electrode was formed was annealed at 600 ° C. in an N 2 atmosphere while introducing a small amount of oxygen. As a result, the contact resistance was reduced by forming the p-type electrode.

【０１１７】次に、ウエハーを裏返しにして、ＧａＮ基
板側に粘着シートを貼付し、結晶成長側の面から軽くロ
ーラーで押し当てる事により、２インチφのウエハーか
ら３５０μｍ×１５０μｍ角のチップを多数得た。チッ
プの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは９８
％以上であった。しかしながら、第２の割り溝をエッチ
ング法にて形成したため、プロセス工程が複雑になり、
スクライブに比べて溝幅が大きく、単一ウエハー当たり
のチップ摂取率が減少した。Next, the wafer was turned over, an adhesive sheet was attached to the GaN substrate side, and a large number of chips of 350 μm × 150 μm square were obtained from the wafer of 2 inch φ by lightly pressing against the crystal growth side with a roller. Obtained. No cracks, chippings, etc. occurred on the cut surface of the chip, and a product with no external defect was taken out. The yield was 98.
% Or more. However, since the second split groove is formed by the etching method, the process steps become complicated,
The groove width was larger than that of scribe, and the chip intake rate per single wafer was reduced.

【０１１８】本実施の形態で、歩留まり良く所望の形状
でチップ分割できたのは、発光層を含む窒化物半導体膜
を、塩素をドーピングした同系の窒化物半導体基板上に
形成し、且つ、一度に切断することなく、第１と第２の
割り溝を形成し、前記第２の割り溝底部を窒化物半導体
膜と前記基板との界面よりも深く形成し、第２の割り溝
は第１の割り溝幅よりも狭く構成したことによる。つま
り、成長膜も基板も同系の窒化物半導体であることか
ら、同一のへき開特性を有し、基板中に塩素がドーピン
グされているため分割が容易になったことと、第２の割
り溝底部が窒化物半導体膜と基板との界面よりも深く、
第１の割り溝が第２の割り溝よりも溝幅が広いことによ
り、第２の割り溝によって割れた割れ線が、最短切断距
離で割れるためには、第２の割り溝底部から該第２の割
り溝底部下方の第１の割り溝の底部の何処かに到達する
しかなく、意図せぬ方向にへき開されることを防止し、
所望のチップ形状に切断することができるためである。
溝幅の狭い第２の割り溝を結晶成長側の面に形成したの
は、発光面積を大きくするためである。また、第１の割
り溝幅と第２の割り溝幅が異なる理由は、実施の形態１
と同様である。In the present embodiment, the reason why the chip was divided into a desired shape with a high yield was that a nitride semiconductor film including a light emitting layer was formed on a similar nitride semiconductor substrate doped with chlorine, and once formed. Forming first and second split grooves, forming a bottom of the second split groove deeper than an interface between the nitride semiconductor film and the substrate, and forming a second split groove in the first split groove. Is narrower than the width of the groove. In other words, since both the grown film and the substrate are nitride semiconductors of the same type, they have the same cleavage characteristics, and the substrate is doped with chlorine, so that the division is facilitated. Is deeper than the interface between the nitride semiconductor film and the substrate,
Since the width of the first split groove is wider than that of the second split groove, in order for the split line split by the second split groove to be broken at the shortest cutting distance, the second split groove must be cut from the bottom of the second split groove. The bottom of the first split groove below the bottom of the second split groove must be reached somewhere, preventing cleavage in an unintended direction,
This is because it can be cut into a desired chip shape.
The reason why the second split groove having a small groove width is formed on the surface on the crystal growth side is to increase the light emitting area. Further, the reason why the first split groove width is different from the second split groove width is as described in the first embodiment.
Is the same as

【０１１９】さらに、第２の割り溝底部が、窒化物半導
体膜と基板との界面よりも深いため、チップ分割の際
に、チッピング、クラッキングが発生したとしても、前
記発光層を損傷することがなく、素子不良の発生率を低
減することができる。また、第２の割り溝底部が塩素を
ドーピングした窒化物半導体基板中まで達していること
から、チップ分割は、塩素をドーピングした窒化物半導
体基板そのものの分割であり、塩素を全くドーピングし
ていない窒化物半導体基板に比べて容易にチップ分割す
ることができる。窒化物半導体基板中に塩素ドーピング
した効果については、実施の形態１と同じである。Further, since the bottom of the second split groove is deeper than the interface between the nitride semiconductor film and the substrate, even if chipping or cracking occurs during chip division, the light emitting layer may be damaged. In addition, the occurrence rate of element failure can be reduced. Further, since the bottom of the second split groove reaches the inside of the nitride semiconductor substrate doped with chlorine, the chip division is a division of the nitride semiconductor substrate itself doped with chlorine, and is not doped with chlorine at all. Chips can be easily divided as compared with a nitride semiconductor substrate. The effect of chlorine doping in the nitride semiconductor substrate is the same as in the first embodiment.

【０１２０】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。物理的な溝形成方法
としては、本実施の形態で紹介したダイシングによるハ
ーフカットの他、スクライブ等を使用しても良い。しか
しながら、第１の割り溝は、第２の割り溝幅よりも広く
しなければならないため、スクライブによる第１の割り
溝形成は、あまり好ましいとはいえない。In the present embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid. As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the formation of the first split groove by scribing is not very preferable.

【０１２１】また、本実施の形態では、第2の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の、第２の割り溝
は、ドライエッチング法またはウエットエッチング法が
最も好ましい。なぜならば、これらのエッチング法を利
用することにより、溝形成による、窒化物半導体発光層
への損傷を抑えることができるためである。ただし、前
記エッチングを行うためには、リソグラフィー技術によ
るマスク処理を行う必要がある。In this embodiment, dry etching is used to form the second split groove width. However, wet etching, dicing, scribe, or the like may be used. However, the second split groove of the present embodiment is most preferably formed by a dry etching method or a wet etching method. This is because by using these etching methods, damage to the nitride semiconductor light emitting layer due to the formation of the groove can be suppressed. However, in order to perform the etching, it is necessary to perform a mask process by a lithography technique.

【０１２２】本実施の形態では、第１の割り溝と第２の
割り溝を形成して局部的に薄くなった溝部で、ウエハー
をチップ分割するため、第１の割り溝底部から第２の割
り溝底部までの切断距離が短いことが好ましい。前記切
断距離は、塩素ドーピングを行ったＧａＮ基板の厚みと
同様に、２００μｍ以下が好ましく、さらに好ましくは
１５０μｍ以下である。前記切断距離の厚みの下限値
は、特に問わないが、あまりにも薄すぎると、素子化の
ためのプロセス中にウエハーが割れるてしまうため、該
切断距離の下限値は５０μｍ以上が望ましい。In the present embodiment, the wafer is divided into chips at the locally thinned groove portions by forming the first split groove and the second split groove. It is preferable that the cutting distance to the bottom of the split groove is short. The cutting distance is preferably 200 μm or less, more preferably 150 μm or less, like the thickness of the GaN substrate on which chlorine is doped. The lower limit of the thickness of the cutting distance is not particularly limited. However, if the thickness is too small, the wafer will be broken during the process for device formation. Therefore, the lower limit of the cutting distance is desirably 50 μm or more.

【０１２３】また、本実施の形態で研磨した塩素をドー
ピングしたＧａＮ基板は、切断し易い該ＧａＮ基板の厚
み２００μｍよりも厚くしている。このことにより、割
り溝部以外では切断されにくいようにして、チップ分割
時に生じる、クラッキングやチッピングが発生すること
を防止している。The chlorine-doped GaN substrate polished in the present embodiment has a thickness greater than 200 μm, which is easily cut. This makes it hard to be cut at portions other than the split groove portion, thereby preventing cracking and chipping from occurring at the time of chip division.

【０１２４】本実施の形態の割り溝に加えて、第３の割
り溝として、第１の割り溝中あるいは第２の割り溝中、
もしくは、第１と第２の割り溝両方に、スクライブライ
ンを形成してチップ分割しても良い。また、図１（ｃ）
に示すように、第１の割り溝もしくは第2の割り溝のエ
ッジ部分に、一対の欠け溝を形成して素子分割しても良
い。この場合、ウエハーの総膜厚が１５０μｍ以下、も
しくは、第1の割り溝底部から第2の割り溝底部までの切
断距離が１５０μｍ以下であることが好ましい。ただ
し、前記総膜厚および切断距離は、基板中に塩素ドーピ
ングされている場合の厚みである。In addition to the split groove of the present embodiment, a third split groove is provided in the first split groove or the second split groove.
Alternatively, scribe lines may be formed in both the first and second split grooves to divide the chips. FIG. 1 (c)
As shown in (1), a pair of notched grooves may be formed at the edge of the first split groove or the second split groove to divide the element. In this case, it is preferable that the total thickness of the wafer is 150 μm or less, or the cutting distance from the bottom of the first split groove to the bottom of the second split groove is 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when the substrate is doped with chlorine.

【０１２５】（実施の形態６）本実施の形態６は、実施
の形態１の塩素ドーピングした窒化物半導体基板（研磨
後の厚み１５０μｍ）を、塩素ドーピングを行っていな
い窒化物半導体基板（研磨後の厚み１００μｍ）に変更
した以外は、実施の形態１と同じである。(Embodiment 6) In Embodiment 6, the chlorine-doped nitride semiconductor substrate (150 μm in thickness after polishing) of Embodiment 1 is replaced with a nitride semiconductor substrate without chlorine doping (after polishing). Except that the thickness was changed to 100 μm).

【０１２６】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのＧａＮ基板側を研磨機によ
り研磨して、塩素ドーピングされていないＧａＮ基板の
厚さを１００μｍにする。The chip division according to the present embodiment will be described. Here, the crystal growth side refers to the side opposite to the substrate side. The GaN substrate side of the wafer is polished by a polishing machine to make the thickness of the GaN substrate not doped with chlorine 100 μm.

【０１２７】前記ウエハーをダイサーにより、ＧａＮ基
板側に、深さ３０μｍ、線幅２０μｍ、ピッチ３５０μ
ｍの第1の割り溝１０８を、結晶成長側の面にスクライ
バーにより、ピッチ３５０μｍ、深さ０．１μｍ、線幅
５μｍの第２の割り溝１０９を図１（ｂ）に示す格子形
状で形成した。ただし、第２の割り溝１０９の形成位置
は、前記第１の割り溝１０８の線幅のほぼ中央線と一致
した位置とし、ダイシングの方向およびスクライブの方
向は、窒化物半導体に対して＜１１−２０＞または＜１
−１００＞方向である。The wafer was placed on the GaN substrate side with a dicer using a dicer to a depth of 30 μm, a line width of 20 μm, and a pitch of 350 μm
A first split groove 108 having a pitch of 350 μm, a depth of 0.1 μm, and a line width of 5 μm is formed on the surface on the crystal growth side by a scriber in the lattice shape shown in FIG. did. However, the formation position of the second split groove 109 is set to a position substantially coincident with the center line of the line width of the first split groove 108, and the dicing direction and the scribe direction are <11 with respect to the nitride semiconductor. -20> or <1
−100> direction.

【０１２８】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長側から軽くロ
ーラーで押し当てる事により、２インチφのウエハーか
ら３５０μｍ角のチップを多数得た。チップの切断面に
クラック、チッピング等が発生しておらず、外形不良の
無い物を取り出した所、歩留まりは９２％以上であっ
た。After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed against the crystal growth side with a roller to obtain a large number of 350 μm square chips from the wafer having a diameter of 2 inches. Cracks, chipping, etc., did not occur on the cut surface of the chip, and a product having no external defect was taken out. The yield was 92% or more.

【０１２９】本実施の形態で、歩留まり９０％以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第１の割り溝と第２の割
り溝を形成し、第２の割り溝は第１の割り溝幅よりも狭
く構成したことによる。つまり、成長膜も基板も同系の
窒化物半導体であることから、同一のへき開特性を有す
ることと、第１の割り溝が第２の割り溝よりも溝幅が広
く、かつ、第１と第２の割り溝に分けて切断することに
より、第２の割り溝によって割れた割れ線が、最短切断
距離で割れるためには、第２の割り溝底部から該第２の
割り溝底部下方の第１の割り溝の底部の何処かに到達す
るしかなく、意図せぬ方向にへき開されることを防止
し、所望のチップ形状に切断することができるためであ
る。溝幅の狭い第２の割り溝を結晶成長側の面に形成し
たのは、発光面積を大きくするためである。また、第１
の割り溝幅と第２の割り溝幅が異なる理由は、実施の形
態１と同様である。In the present embodiment, a yield of 90% or more,
The reason why the chip was divided into chips having a desired shape was that a nitride semiconductor film including a light emitting layer was formed on a nitride semiconductor substrate of the same type, and the first split groove and the second This is because the split groove is formed, and the second split groove is configured to be narrower than the first split groove width. That is, since both the grown film and the substrate are nitride semiconductors of the same type, they have the same cleavage characteristics, the first split groove has a wider groove width than the second split groove, and the first and second split grooves have the same width. In order for the split line split by the second split groove to be broken at the shortest cutting distance by cutting into the two split grooves, the second split groove is formed from the bottom of the second split groove and below the second split groove bottom. This is because it is necessary to reach somewhere on the bottom of the first split groove, to prevent cleavage in an unintended direction, and to cut the chip into a desired chip shape. The reason why the second split groove having a small groove width is formed on the surface on the crystal growth side is to increase the light emitting area. Also, the first
The reason why the width of the second groove is different from the width of the second groove is the same as in the first embodiment.

【０１３０】実施の形態１と比べると、チップの歩留ま
りが低下しているのは、窒化物半導体基板中に塩素ドー
ピングしていないためだと考えられる。しかしながら、
少なくとも２つ以上の割り溝を形成せずに、一度にチッ
プ分割する従来に比べて、歩留まりは約１０％以上向上
している。It is considered that the reason why the chip yield is lower than in the first embodiment is that the nitride semiconductor substrate is not doped with chlorine. However,
The yield is improved by about 10% or more as compared with the related art in which chips are divided at a time without forming at least two or more split grooves.

【０１３１】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、前記エッチ
ングを行うためには、リソグラフィー技術によるマスク
処理を行う必要がある。In the present embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid. However, in order to perform the etching, it is necessary to perform a mask process by a lithography technique.

【０１３２】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第１の割り
溝は、第２の割り溝幅よりも広くしなければならないた
め、スクライブによる第１の割り溝形成は、あまり好ま
しいとはいえない。また、本実施の形態では、第２の割
り溝幅の形成にスクライブを使用したが、上記エッチン
グ法、ダイシング等を使用しても構わない。As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the formation of the first split groove by scribing is not very preferable. Further, in the present embodiment, the scribe is used to form the second split groove width, but the above-described etching method, dicing, or the like may be used.

【０１３３】本実施の形態では、格子状にスクライブラ
インを形成したが、図１（ｃ）に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、ウエハーの総膜厚が１００μｍ以
下、もしくは、第１の割り溝底部から第２の割り溝底部
までの切断距離が１００μｍ以下であることが好まし
い。ただし、前記総膜厚は、窒化物半導体基板中に塩素
ドーピングされていないときの値である。In this embodiment, the scribe lines are formed in a lattice shape. However, as shown in FIG. 1C, a pair of notched grooves may be formed only at the edge portion of the wafer to divide the elements. In this case, it is preferable that the total thickness of the wafer is 100 μm or less, or the cutting distance from the bottom of the first split groove to the bottom of the second split groove is 100 μm or less. However, the total film thickness is a value when the nitride semiconductor substrate is not doped with chlorine.

【０１３４】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。本発明者らによる実験によると、塩素ドーピ
ングをしていない窒化物半導体基板の厚さは１５０μｍ
以下が好ましく、さらに好ましくは１００μｍ以下が好
ましかった。塩素ドーピングをしていない窒化物半導体
基板の厚みの下限値は、特に問わないが、あまりにも薄
すぎると、素子化のためのプロセス中にウエハーが割れ
るため、窒化物半導体基板の厚みの下限値は５０μｍ以
上が望ましい。また、塩素ドーピングされていないＧａ
Ｎ基板全体を研磨して薄くする他に、塩素ドーピングさ
れていないＧａＮ基板を部分的に薄くする方法として、
第１の割り溝の底部と第２の割り溝の底部との切断距離
を短くしてもよい。このときの、前記切断距離は、塩素
ドーピングされていないＧａＮ基板の厚みと同様に、１
５０μｍ以下が好ましく、さらに好ましくは１００μｍ
以下、５０μｍ以上である。A nitride semiconductor substrate not doped with chlorine is more difficult to split into chips than a nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. According to experiments by the present inventors, the thickness of the nitride semiconductor substrate not doped with chlorine is 150 μm.
Or less, more preferably 100 μm or less. The lower limit of the thickness of the nitride semiconductor substrate that is not doped with chlorine is not particularly limited, but if it is too thin, the wafer will crack during the process for device fabrication, so the lower limit of the thickness of the nitride semiconductor substrate will be small. Is preferably 50 μm or more. In addition, Ga not doped with chlorine
In addition to polishing and thinning the entire N substrate, a method of partially thinning a GaN substrate not doped with chlorine is as follows.
The cutting distance between the bottom of the first split groove and the bottom of the second split groove may be shortened. At this time, the cutting distance is 1 as in the case of the thickness of the GaN substrate not doped with chlorine.
50 μm or less, more preferably 100 μm
Hereinafter, it is 50 μm or more.

【０１３５】（実施の形態７）本実施の形態７は、実施
の形態２の塩素ドーピングした窒化物半導体基板（研磨
後の厚み２５０μｍ）を、塩素ドーピングを行っていな
い窒化物半導体基板（研磨後の厚み２００μｍ）に変更
した以外は、実施の形態２と同じである。(Embodiment 7) In this embodiment 7, the chlorine-doped nitride semiconductor substrate (250 μm in thickness after polishing) of Embodiment 2 is replaced with a nitride semiconductor substrate without chlorine doping (after polishing). Except that the thickness was changed to 200 μm).

【０１３６】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。A description will be given of chip division according to the present embodiment. Here, the crystal growth side refers to the side opposite to the substrate side.

【０１３７】ウエハーのＧａＮ基板側を研磨機により研
磨して、塩素ドーピングされていないＧａＮ基板の厚さ
を２００μｍにする。前記ウエハーをダイサーにより、
ＧａＮ基板側に、＜１−１００＞方向に沿って、深さ５
０μｍ、線幅３０μｍ、ピッチ３５０μｍと、＜１１−
２０＞方向に沿って、深さ５０μｍ、線幅３０μｍ、ピ
ッチ１００μｍの、第１の割り溝２０８を形成する。続
いて、前記第２の割り溝底部のほぼ中央線に沿って、ス
クライバーにより、＜１−１００＞方向に沿って、ピッ
チ３５０μｍ、深さ３μｍ、線幅５μｍと、＜１１−２
０＞方向に沿って、ピッチ１００μｍ、深さ３μｍ、線
幅５μｍの、第３の割り溝２０９を形成した。ただし、
第３の割り溝２０９の形成位置は、前記第１の割り溝２
０８の底部上に、前記第１の割り溝線幅のほぼ中央線と
一致した位置とする。The GaN substrate side of the wafer is polished by a polishing machine to reduce the thickness of the GaN substrate not doped with chlorine to 200 μm. By dicing the wafer,
On the GaN substrate side, along the <1-100> direction, a depth of 5
0 μm, line width 30 μm, pitch 350 μm, <11−
A first split groove 208 having a depth of 50 μm, a line width of 30 μm, and a pitch of 100 μm is formed along the 20> direction. Subsequently, along a substantially center line of the bottom of the second split groove, a scriber is used to set a pitch of 350 μm, a depth of 3 μm, a line width of 5 μm, and a length of <11-2 along the <1-100> direction.
A third split groove 209 having a pitch of 100 μm, a depth of 3 μm, and a line width of 5 μm was formed along the 0> direction. However,
The formation position of the third split groove 209 depends on the position of the first split groove 2.
08, a position substantially coincident with the center line of the first split groove line width.

【０１３８】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、ＧａＮ基板側から軽く
ローラーで押し当てる事により、２インチφのウエハー
から３５０μｍ×１００μｍ角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは８９
％以上であった。After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed against the GaN substrate side with a roller to obtain a large number of 350 μm × 100 μm square chips from a 2-inch φ wafer. Cracks, chipping, etc. did not occur on the cut surface of the chip.
% Or more.

【０１３９】本実施の形態で、歩留まり８５％以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第１の割り溝と第３の割
り溝を形成し、第３の割り溝を第１の割り溝中に構成し
たことによる。つまり、成長膜も基板も同系の窒化物半
導体であることから、同一のへき開特性を有すること
と、第３の割り溝を第１の割り溝底部のほぼ中央線に沿
って形成したことにより、第３の割り溝によって割れた
割れ線が、第１の割り溝によって局部的に薄くなった部
分で選択的に割れるため、意図せぬ方向にへき開される
ことを防止し、所望のチップ形状に切断することができ
るためである。割り溝を基板側の面に形成したのは、結
晶成長側の発光面積を大きくするためである。また、第
１の割り溝幅と第２の割り溝幅が異なる理由は、実施の
形態１と同様である。In the present embodiment, a yield of 85% or more,
The reason why the chip was divided into a desired shape was that a nitride semiconductor film including a light emitting layer was formed on a nitride semiconductor substrate of the same type, and the first split groove and the third This is because the split groove is formed, and the third split groove is formed in the first split groove. That is, since both the grown film and the substrate are nitride semiconductors of the same type, they have the same cleavage characteristics, and the third split groove is formed substantially along the center line at the bottom of the first split groove. Since the cracked line broken by the third groove is selectively broken at a portion locally thinned by the first groove, it is prevented from being cleaved in an unintended direction, and a desired chip shape is obtained. This is because it can be cut. The reason why the split grooves are formed on the surface on the substrate side is to increase the light emitting area on the crystal growth side. The reason why the first split groove width is different from the second split groove width is the same as in the first embodiment.

【０１４０】実施の形態２と比べると、チップの歩留ま
りが低下しているのは、窒化物半導体基板中に塩素ドー
ピングしていないためだと考えられる。しかしながら、
少なくとも２つ以上の割り溝を形成せずに、一度にチッ
プ分割する従来に比べて、歩留まりは約１０％以上向上
している。窒化物半導体基板中に塩素ドーピングした効
果については、実施の形態１と同じである。It is considered that the reason why the chip yield is lower than that in the second embodiment is that the nitride semiconductor substrate is not doped with chlorine. However,
The yield is improved by about 10% or more as compared with the related art in which chips are divided at a time without forming at least two or more split grooves. The effect of chlorine doping in the nitride semiconductor substrate is the same as in the first embodiment.

【０１４１】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。In the present embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid. However, in order to perform etching, it is necessary to perform a mask process by a lithography technique.

【０１４２】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第１の割り
溝は、第２の割り溝幅よりも広くしなければならないた
め、スクライブによる第１の割り溝形成は、あまり好ま
しいとはいえない。また、本実施の形態では、第３の割
り溝幅の形成にスクライブを使用したが、上記エッチン
グ法、ダイシング等を使用しても構わない。しかしなが
ら、第３の割り溝形成においては、スクライブが最も好
ましい。As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the formation of the first split groove by scribing is not very preferable. Further, in the present embodiment, the scribe is used for forming the third split groove width, but the above-described etching method, dicing or the like may be used. However, scribing is most preferable in forming the third split groove.

【０１４３】本実施の形態では、格子状にスクライブラ
インを形成したが、図１（ｃ）に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、ウエハーの総膜厚が１００μｍ以
下、もしくは、第３の割り溝底部から結晶成長側の表面
までの切断距離が、１００μｍ以下であることが好まし
い。ただし、前記総膜厚および切断距離は、基板中に塩
素ドーピングされていない場合の厚みである。In this embodiment, the scribe lines are formed in a grid pattern. However, as shown in FIG. 1C, a pair of notched grooves may be formed only at the edge portion of the wafer to divide the elements. In this case, the total thickness of the wafer is preferably 100 μm or less, or the cutting distance from the bottom of the third split groove to the surface on the crystal growth side is preferably 100 μm or less. However, the total film thickness and the cutting distance are thicknesses when the substrate is not doped with chlorine.

【０１４４】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。本発明者らによる実験によると、塩素ドーピ
ングをしていない窒化物半導体基板の厚さは１５０μｍ
以下が好ましく、さらに好ましくは１００μｍ以下、５
０μｍ以上である。A nitride semiconductor substrate not doped with chlorine is more difficult to split into chips than a nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. According to experiments by the present inventors, the thickness of the nitride semiconductor substrate not doped with chlorine is 150 μm.
Or less, more preferably 100 μm or less,
0 μm or more.

【０１４５】本実施の形態のように、第１の割り溝中に
第３の割り溝を形成して局部的に薄くなった溝部で、ウ
エハーをチップ分割するため、第３の割り溝底部から結
晶成長側の表面までの切断距離が短いことが好ましい。
前記切断距離は、塩素ドーピングを行っていない窒化物
半導体基板の厚みと同様に、１５０μｍ以下が好まし
く、さらに好ましくは１００μｍ以下である。前記切断
距離の厚みの下限値は、特に問わないが、あまりにも薄
すぎると、素子化のためのプロセス中にウエハーが割れ
るてしまうため、該切断距離の下限値は５０μｍ以上が
望ましい。As in the present embodiment, the third dividing groove is formed in the first dividing groove to locally divide the wafer into chips. It is preferable that the cutting distance to the surface on the crystal growth side is short.
The cutting distance is preferably 150 μm or less, more preferably 100 μm or less, like the thickness of the nitride semiconductor substrate on which chlorine doping is not performed. The lower limit of the thickness of the cutting distance is not particularly limited. However, if the thickness is too small, the wafer will be broken during the process for device formation. Therefore, the lower limit of the cutting distance is desirably 50 μm or more.

【０１４６】また、本実施の形態で研磨した塩素をドー
ピングしていないＧａＮ基板は、切断し易い窒化物半導
体基板の厚み１５０μｍよりも厚くしている。このこと
により、割り溝部以外では切断されにくいようにして、
チップ分割時に生じる、クラッキングやチッピングが発
生することを防止している。The GaN substrate not doped with chlorine polished in the present embodiment is thicker than the nitride semiconductor substrate 150 μm which is easy to cut. As a result, it is hard to be cut except at the groove,
This prevents cracking and chipping from occurring at the time of chip division.

【０１４７】（実施の形態８）本実施の形態８は、実施
の形態３の塩素ドーピングした窒化物半導体基板（研磨
後の厚み２００μｍ）を、塩素ドーピングを行っていな
い窒化物半導体基板（研磨後の厚み１５０μｍ）に変更
した以外は、実施の形態３と同じである。(Eighth Embodiment) In the eighth embodiment, the chlorine-doped nitride semiconductor substrate (thickness of 200 μm after polishing) of the third embodiment is replaced with a nitride semiconductor substrate without chlorine doping (after polishing). Except that the thickness was changed to 150 μm).

【０１４８】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのＧａＮ基板側を研磨機によ
り研磨して、塩素ドーピングされていないＧａＮ基板の
厚さを１５０μｍにする。前記ウエハーをダイサーによ
り、ＧａＮ基板側に、＜１−１００＞方向に沿って、深
さ２０μｍ、線幅２０μｍ、ピッチ４００μｍと、＜１
１−２０＞方向に沿って、深さ２０μｍ、線幅２０μ
ｍ、ピッチ１００μｍの、第１の割り溝３０８を形成し
た。続いて、前記第１の割り溝底部上のほぼ中央線に沿
って、スクライバーにより、＜１−１００＞方向に、ピ
ッチ４００μｍ、深さ５μｍ、線幅５μｍと、＜１１−
２０＞方向に、ピッチ１００μｍ、深さ５μｍ、線幅５
μｍの、第３の割り溝３０９を形成した。さらに、結晶
成長側の面に、＜１−１００＞方向に沿って、ピッチ４
００μｍ、深さ０．１μｍ、線幅５μｍと、＜１１−２
０＞方向に沿って、ピッチ１００μｍ、深さ０．１μ
ｍ、線幅５μｍの、第２の割り溝３１０を形成した。た
だし、第３の割り溝３０９の形成位置は、前記第１の割
り溝３０８の底部上に前記第１の割り溝線幅のほぼ中央
線と一致した位置に形成し、第2の割り溝３１０の形成
位置は、前記第３の割り溝３０９とほぼ一致した位置に
形成する。The chip division according to the present embodiment will be described. Here, the crystal growth side refers to the side opposite to the substrate side. The GaN substrate side of the wafer is polished by a polishing machine to reduce the thickness of the GaN substrate not doped with chlorine to 150 μm. The wafer was placed on the GaN substrate side by a dicer along the <1-100> direction at a depth of 20 μm, a line width of 20 μm, a pitch of 400 μm, and a pitch of <1.
Along the 1-20> direction, depth 20 μm, line width 20 μ
A first split groove 308 having a pitch of 100 μm was formed. Subsequently, along a substantially center line on the bottom of the first split groove, a scriber uses a scriber in the <1-100> direction to provide a pitch of 400 μm, a depth of 5 μm, a line width of 5 μm, and
20> direction, pitch 100μm, depth 5μm, line width 5
A third split groove 309 of μm was formed. Further, a pitch of 4 along the <1-100> direction is applied to the surface on the crystal growth side.
00 μm, depth 0.1 μm, line width 5 μm, <11-2
0> direction, pitch 100μm, depth 0.1μ
m, and a second split groove 310 having a line width of 5 μm was formed. However, the formation position of the third split groove 309 is formed on the bottom of the first split groove 308 at a position substantially coincident with the center line of the first split groove line width, and the second split groove 310 is formed. Is formed at a position substantially coincident with the third split groove 309.

【０１４９】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、ＧａＮ基板側から軽く
ローラーで押し当てる事により、２インチφのウエハー
から４００μｍ×１００μｍ角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは９２
％以上であった。After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the GaN substrate side with a roller to obtain a large number of 400 μm × 100 μm square chips from a 2-inch φ wafer. No cracks, chippings, etc. occurred on the cut surface of the chip, and a product having no external defect was taken out.
% Or more.

【０１５０】本実施の形態で、歩留まり９０％以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第３の割り溝を第１の割
り溝中に作製し、加えて、第３の割り溝形成位置と反対
側の位置に第２の割り溝を構成したことによる。このこ
とにより、実施の形態６と実施の形態７の特徴を有し、
所望のチップ形状に切断することができるためである。
実施の形態３と比べると、チップの歩留まりが低下して
いるのは、窒化物半導体基板中に塩素ドーピングしてい
ないためだと考えられる。しかしながら、少なくとも２
つ以上の割り溝を形成せずに、一度にチップ分割する従
来に比べて、歩留まりは約１０％以上向上している。In this embodiment, the yield is 90% or more.
The reason why the chip was divided into a desired shape was that a nitride semiconductor film including a light emitting layer was formed on a nitride semiconductor substrate of the same type, and the third split groove was formed in the first groove without cutting at once. This is because the second split groove is formed in the split groove, and the second split groove is formed at a position opposite to the third split groove forming position. This has the features of Embodiment 6 and Embodiment 7,
This is because it can be cut into a desired chip shape.
It is considered that the reason why the chip yield is lower than that in the third embodiment is that the nitride semiconductor substrate is not doped with chlorine. However, at least two
The yield is improved by about 10% or more as compared with the related art in which chips are divided at a time without forming one or more split grooves.

【０１５１】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid. However, in order to perform etching, it is necessary to perform a mask process by a lithography technique.

【０１５２】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第１の割り
溝は、第２と第３の割り溝幅よりも広くしなければなら
ないため、スクライブによる第１の割り溝形成は、あま
り好ましいとはいえない。As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second and third split groove widths, the formation of the first split groove by scribing is not very preferable.

【０１５３】また、本実施の形態では、第２と第３の割
り溝幅の形成にスクライブを使用したが、上記エッチン
グ法、ダイシング等を使用しても構わない。しかしなが
ら、第２と第３の割り溝形成においては、スクライブが
最も好ましい。In this embodiment, the scribe is used to form the second and third groove widths. However, the above-described etching method, dicing, etc. may be used. However, scribing is most preferable in forming the second and third split grooves.

【０１５４】本実施の形態では、格子状にスクライブラ
インを形成したが、図１（ｃ）に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、ウエハーの総膜厚が１００μｍ以
下、もしくは、第２の割り溝底部から第３の割り溝底部
までの切断距離が、１００μｍ以下であることが好まし
い。ただし、前記総膜厚および切断距離は、基板中に塩
素ドーピングされていない場合の厚みである。In this embodiment, the scribe lines are formed in a lattice shape. However, as shown in FIG. 1C, a pair of notched grooves may be formed only at the edge of the wafer to divide the elements. In this case, it is preferable that the total thickness of the wafer is 100 μm or less, or the cutting distance from the second split groove bottom to the third split groove bottom is 100 μm or less. However, the total film thickness and the cutting distance are thicknesses when the substrate is not doped with chlorine.

【０１５５】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。実施の形態６で述べたように、チップ分割を
容易にするためにはＧａＮ基板の厚さは１５０μｍ以下
が好ましく、さらに好ましくは１００μｍ以下、５０μ
ｍ以上が好ましかった。A nitride semiconductor substrate not doped with chlorine is more difficult to split into chips than a nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. As described in the sixth embodiment, in order to facilitate chip division, the thickness of the GaN substrate is preferably 150 μm or less, more preferably 100 μm or less, and 50 μm or less.
m or more was preferred.

【０１５６】また、塩素ドーピングされていないＧａＮ
基板全体を研磨して薄くする他に、部分的に該ＧａＮ基
板を薄くする方法として、実施の形態７のように、第２
の割り溝の底部と第3の割り溝の底部との切断距離を短
くしてもよい。このときの、前記切断距離は、塩素ドー
ピングを行っていないＧａＮ基板の厚みと同様に、１５
０μｍ以下が好ましく、さらに好ましくは１００μｍ以
下、５０μｍ以上である。Also, GaN not doped with chlorine is used.
As a method of partially thinning the GaN substrate in addition to polishing the entire substrate to reduce the thickness, the second
The cutting distance between the bottom of the third groove and the bottom of the third groove may be shortened. At this time, the cutting distance is set to 15 as in the case of the thickness of the GaN substrate not doped with chlorine.
It is preferably 0 μm or less, more preferably 100 μm or less, and 50 μm or more.

【０１５７】（実施の形態９）本実施の形態９は、実施
の形態４の塩素ドーピングした窒化物半導体基板（研磨
後の厚み１００μｍ）を、塩素ドーピングを行っていな
い窒化物半導体基板（研磨後の厚み８０μｍ）に変更し
た以外は、実施の形態４と同じである。Ninth Embodiment In the ninth embodiment, the chlorine-doped nitride semiconductor substrate (100 μm in thickness after polishing) of the fourth embodiment is replaced with a nitride semiconductor substrate without chlorine doping (after polishing). Except that the thickness was changed to 80 μm).

【０１５８】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのＧａＮ基板側を研磨機によ
り研磨して、塩素ドーピングされていないＧａＮ基板の
厚さを８０μｍにする。A description will be given of chip division of this embodiment. Here, the crystal growth side refers to the side opposite to the substrate side. The GaN substrate side of the wafer is polished by a polishing machine to make the thickness of the GaN substrate not doped with chlorine 80 μm.

【０１５９】前記ウエハーをドライエッチングによっ
て、結晶成長側に、＜１−１００＞方向に沿って、深さ
１μｍ、線幅１０μｍ、ピッチ３５０μｍと、＜１１−
２０＞方向に沿って、深さ１μｍ、線幅１０μｍ、ピッ
チ３３０μｍの、第2の割り溝４０９を形成した。続い
て、ＧａＮ基板側の面にダイサーにより、＜１−１００
＞方向に沿って、ピッチ３５０μｍ、深さ１０μｍ、線
幅５０μｍと、＜１１−２０＞方向に沿って、ピッチ３
３０μｍ、深さ１０μｍ、線幅５０μｍの、第1の割り
溝４０８を形成した。ただし、第１の割り溝４０８の形
成位置は、第１割り溝の線幅ほぼ中央に前記第２の割り
溝４０９が一致するようにする。The wafer was dry-etched on the crystal growth side along the <1-100> direction to a depth of 1 μm, a line width of 10 μm, and a pitch of 350 μm.
A second split groove 409 having a depth of 1 μm, a line width of 10 μm, and a pitch of 330 μm was formed along the 20> direction. Subsequently, a dicer was applied to the surface on the GaN substrate side by <1-100
Along the <> direction, a pitch of 350 μm, a depth of 10 μm, a line width of 50 μm, and a pitch of 3 along the <11-20> direction.
A first split groove 408 having a thickness of 30 μm, a depth of 10 μm, and a line width of 50 μm was formed. However, the formation position of the first split groove 408 is set so that the second split groove 409 coincides with substantially the center of the line width of the first split groove.

【０１６０】ダイシング後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長側から軽くロ
ーラーで押し当てる事により、２インチφのウエハーか
ら３５０μｍ×３３０μｍ角のチップを多数得た。チッ
プの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは９２
％以上であった。After dicing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed against the crystal growth side with a roller to obtain a large number of chips of 350 μm × 330 μm from a wafer of 2 inch φ. No cracks, chippings, etc. occurred on the cut surface of the chip, and a product having no external defect was taken out.
% Or more.

【０１６１】本実施の形態で、歩留まり９０％以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第１と第２の割り溝を形
成し、第２の割り溝底部を窒化物半導体発光層位置より
も深く形成し、第２の割り溝は第１の割り溝幅よりも狭
く構成したことによる。In the present embodiment, a yield of 90% or more
The reason why the chip was divided into a desired shape was that a nitride semiconductor film including a light emitting layer was formed on a nitride semiconductor substrate of the same type, and the first and second grooves were cut without cutting at a time. This is because the bottom of the second split groove is formed deeper than the position of the nitride semiconductor light emitting layer, and the second split groove is narrower than the first split groove width.

【０１６２】つまり、成長膜も基板も同系の窒化物半導
体であることから、同一のへき開特性を有することと、
第２の割り溝底部が窒化物半導体発光層位置よりも深
く、第１の割り溝が第２の割り溝よりも溝幅が広いこと
により、第２の割り溝によって割れた割れ線が、最短切
断距離で割れるためには、第２の割り溝底部から該第２
の割り溝底部下方の第１の割り溝の底部の何処かに到達
するしかなく、意図せぬ方向にへき開されることを防止
し、所望のチップ形状に切断することができるためであ
る。That is, since both the grown film and the substrate are similar nitride semiconductors, they have the same cleavage characteristics.
Since the bottom of the second split groove is deeper than the position of the nitride semiconductor light emitting layer and the width of the first split groove is wider than that of the second split groove, the split line broken by the second split groove is the shortest. In order to break at the cutting distance, the second split
This is because only the bottom of the first split groove below the bottom of the split groove has to be reached, preventing cleavage in an unintended direction and cutting into a desired chip shape.

【０１６３】また、第２の割り溝底部が、窒化物半導体
発光層位置よりも深いため、チップ分割の際に、チッピ
ング、クラッキングが発生したとしても、前記発光層を
損傷することがなく、素子不良の発生率を低減すること
ができる。しかしながら、第２の割り溝をエッチング法
にて形成したため、プロセス工程が複雑になり、スクラ
イブに比べて溝幅が大きく、単一ウエハー当たりのチッ
プ摂取率が減少した。溝幅の狭い第２の割り溝を結晶成
長側の面に形成したのは、発光面積を大きくするためで
ある。また、第１の割り溝幅と第２の割り溝幅が異なる
理由は、実施の形態１と同様である。実施の形態４と比
べると、チップの歩留まりが低下しているのは、窒化物
半導体基板中に塩素ドーピングをしていないためだと考
えられる。しかしながら、少なくとも２つ以上の割り溝
を形成せずに、一度にチップ分割する従来に比べて、歩
留まりは約１０％以上向上している。Further, since the bottom of the second split groove is deeper than the position of the nitride semiconductor light emitting layer, even if chipping or cracking occurs during chip division, the light emitting layer is not damaged and the device is not damaged. The occurrence rate of defects can be reduced. However, since the second split groove was formed by the etching method, the process was complicated, the groove width was larger than that of the scribe, and the chip intake rate per single wafer was reduced. The reason why the second split groove having a small groove width is formed on the surface on the crystal growth side is to increase the light emitting area. The reason why the first split groove width is different from the second split groove width is the same as in the first embodiment. It is considered that the reason why the chip yield is lower than that in the fourth embodiment is that chlorine doping is not performed in the nitride semiconductor substrate. However, the yield is improved by about 10% or more as compared with the related art in which the chip is divided at a time without forming at least two or more split grooves.

【０１６４】本実施の形態では、第1の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid.

【０１６５】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第１の割り
溝は、第２の割り溝幅よりも広くしなければならないた
め、スクライブによる第１の割り溝形成は、あまり好ま
しいとはいえない。As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the formation of the first split groove by scribing is not very preferable.

【０１６６】また、本実施の形態では、第２の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の、第２の割り溝
は、ドライエッチング法またはウエットエッチング法が
最も好ましい。なぜならば、これらのエッチング法を利
用することにより、溝形成による窒化物半導体発光層へ
の損傷を抑えることができるためである。ただし、前記
エッチング法を行うためには、リソグラフィー技術によ
るマスク処理を行う必要がある。In this embodiment, dry etching is used to form the second split groove width. However, wet etching, dicing, scribe, or the like may be used. However, the second split groove of the present embodiment is most preferably formed by a dry etching method or a wet etching method. This is because by using these etching methods, damage to the nitride semiconductor light emitting layer due to the formation of the groove can be suppressed. However, in order to perform the etching method, it is necessary to perform a mask process by a lithography technique.

【０１６７】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。実施の形態６で述べたように、チップ分割を
容易にするためにはＧａＮ基板の厚さは１５０μｍ以下
が好ましく、さらに好ましくは１００μｍ以下、５０μ
ｍ以上が好ましかった。A nitride semiconductor substrate not doped with chlorine is more difficult to split into chips than a nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. As described in the sixth embodiment, in order to facilitate chip division, the thickness of the GaN substrate is preferably 150 μm or less, more preferably 100 μm or less, and 50 μm or less.
m or more was preferred.

【０１６８】また、塩素ドーピングされていないＧａＮ
基板全体を研磨して薄くする他に、塩素ドーピングされ
ていないＧａＮ基板を部分的に薄くする方法として、第
１の割り溝の底部と第２の割り溝の底部との切断距離を
短くしてもよい。このときの前記切断距離は、塩素ドー
ピングされていないＧａＮ基板の厚みと同様に、１５０
μｍ以下が好ましく、さらに好ましくは１００μｍ以
下、５０μｍ以上である。Further, GaN not doped with chlorine is used.
As a method of partially thinning a GaN substrate not doped with chlorine, in addition to polishing the entire substrate to make it thinner, the cutting distance between the bottom of the first split groove and the bottom of the second split groove is shortened. Is also good. At this time, the cutting distance is set to 150 as in the case of the thickness of the GaN substrate not doped with chlorine.
μm or less, more preferably 100 μm or less, and 50 μm or more.

【０１６９】本実施の形態の割り溝に加えて、第３の割
り溝として、第１の割り溝中あるいは第２の割り溝中、
もしくは、第１と第２の割り溝両方に、スクライブライ
ンを形成してチップ分割しても良い。また、図１（ｃ）
に示すように、第１の割り溝もしくは第２の割り溝のエ
ッジ部分に、一対の欠け溝を形成して素子分割しても良
い。この場合、ウエハーの総膜厚が１００μｍ以下、も
しくは、第１の割り溝底部から第２の割り溝底部までの
切断距離が１００μｍ以下であることが好ましい。ただ
し、前記総膜厚は、窒化物半導体基板中に塩素ドーピン
グされていないときの値である。In addition to the split grooves of the present embodiment, a third split groove is provided in the first split groove or the second split groove.
Alternatively, scribe lines may be formed in both the first and second split grooves to divide the chips. FIG. 1 (c)
As shown in (1), a pair of notched grooves may be formed at the edge of the first split groove or the second split groove to divide the element. In this case, it is preferable that the total thickness of the wafer is 100 μm or less, or the cutting distance from the bottom of the first split groove to the bottom of the second split groove is 100 μm or less. However, the total film thickness is a value when the nitride semiconductor substrate is not doped with chlorine.

【０１７０】（実施の形態１０）本実施の形態１０は、
実施の形態５の塩素ドーピングした窒化物半導体基板
（研磨後の厚み３００μｍ）を、塩素ドーピングを行っ
ていない窒化物半導体基板（研磨後の厚み２５０μｍ）
に変更した以外は、実施の形態５と同じである。(Embodiment 10) The present embodiment 10
The chlorine-doped nitride semiconductor substrate of Embodiment 5 (thickness after polishing is 300 μm) is replaced with a nitride semiconductor substrate without chlorine doping (thickness after polishing is 250 μm).
The fifth embodiment is the same as the fifth embodiment, except for changing to.

【０１７１】本実施の形態のチップ分割について説明す
る。ここで、結晶成長側とは、基板側に対する反対側を
指すものとする。ウエハーのＧａＮ基板側を研磨機によ
り研磨して、塩素ドーピングされていないＧａＮ基板の
厚さを２５０μｍにする。前記ウエハーをドライエッチ
ングによって、結晶成長側の面に、＜１−１００＞方向
に沿って、深さ５μｍ、線幅２０μｍ、ピッチ３５０μ
ｍと、＜１１−２０＞方向に沿って、深さ５μｍ、線幅
２０μｍ、ピッチ３４０μｍの、第2の割り溝５０９を
形成した。続いて、ＧａＮ基板側の面にダイサーによ
り、＜１−１００＞方向に沿って、ピッチ３５０μｍ、
深さ１００μｍ、線幅８０μｍと、＜１１−２０＞方向
に沿って、ピッチ３４０μｍ、深さ１００μｍ、線幅８
０μｍの、第１の割り溝５０８を形成した。ただし、第
１の割り溝５０８の形成位置は、第１割り溝の線幅ほぼ
中央に前記第２の割り溝５０９が一致するようにする。The chip division according to the present embodiment will be described. Here, the crystal growth side refers to the side opposite to the substrate side. The GaN substrate side of the wafer is polished by a polishing machine to make the thickness of the GaN substrate not doped with chlorine 250 μm. The wafer is dry-etched to a depth of 5 μm, a line width of 20 μm, and a pitch of 350 μm on the surface on the crystal growth side along the <1-100> direction.
m, and a second split groove 509 having a depth of 5 μm, a line width of 20 μm, and a pitch of 340 μm was formed along the <11-20> direction. Subsequently, a pitch of 350 μm was applied to the surface on the GaN substrate side by a dicer along the <1-100> direction.
A depth of 100 μm, a line width of 80 μm, along the <11-20> direction, a pitch of 340 μm, a depth of 100 μm, and a line width of 8
A first split groove 508 having a thickness of 0 μm was formed. However, the formation position of the first split groove 508 is set so that the second split groove 509 coincides with substantially the center of the line width of the first split groove.

【０１７２】ダイシング後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長面側から軽く
ローラーで押し当てる事により、２インチφのウエハー
から３５０μｍ×３４０μｍ角のチップを多数得た。チ
ップの切断面にクラック、チッピング等が発生しておら
ず、外形不良の無い物を取り出した所、歩留まりは９２
％以上であった。しかしながら、第２の割り溝をエッチ
ング法によって形成したため、プロセス工程が複雑にな
り、スクライブに比べて溝幅が大きく、単一ウエハー当
たりのチップ摂取率が減少した。After dicing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed against the crystal growth surface with a roller to obtain a large number of 350 μm × 340 μm square chips from a 2-inch wafer. No cracks, chippings, etc. occurred on the cut surface of the chip, and a product having no external defect was taken out.
% Or more. However, since the second split groove was formed by the etching method, the process steps were complicated, the groove width was larger than that of the scribe, and the chip intake rate per single wafer was reduced.

【０１７３】本実施の形態で、歩留まり９０％以上の、
所望の形状でチップ分割できたのは、発光層を含む窒化
物半導体膜を、同系の窒化物半導体基板上に形成し、且
つ、一度に切断することなく、第１と第２の割り溝を形
成し、第２の割り溝底部を窒化物半導体膜と前記基板と
の界面よりも深く形成し、第２の割り溝は第１の割り溝
幅よりも狭く構成したことによる。In this embodiment, the yield is 90% or more.
The reason why the chip was divided into a desired shape was that a nitride semiconductor film including a light emitting layer was formed on a nitride semiconductor substrate of the same type, and the first and second grooves were cut without cutting at a time. This is because the second split groove bottom is formed deeper than the interface between the nitride semiconductor film and the substrate, and the second split groove is narrower than the first split groove width.

【０１７４】つまり、成長膜も基板も同系の窒化物半導
体であることから、同一のへき開特性を有することと、
第２の割り溝底部が窒化物半導体膜と基板との界面より
も深く、第１の割り溝が第２の割り溝よりも溝幅が広い
ことにより、第２の割り溝によって割れた割れ線が、最
短切断距離で割れるためには、第２の割り溝底部から該
第２の割り溝底部下方の第１の割り溝の底部の何処かに
到達するしかなく、意図せぬ方向にへき開されることを
防止し、所望のチップ形状に切断することができるため
である。That is, since both the grown film and the substrate are nitride semiconductors of the same type, they have the same cleavage characteristics.
Since the bottom of the second split groove is deeper than the interface between the nitride semiconductor film and the substrate and the width of the first split groove is wider than that of the second split groove, a breaking line split by the second split groove is formed. However, in order to break at the shortest cutting distance, it is necessary to reach somewhere from the bottom of the second split groove to the bottom of the first split groove below the bottom of the second split groove, and it is cleaved in an unintended direction. This is because it is possible to prevent the chip from being cut and cut into a desired chip shape.

【０１７５】また、第２の割り溝底部が、窒化物半導体
膜と基板との界面よりも深いため、チップ分割の際に、
チッピング、クラッキングが発生したとしても、前記発
光層を損傷することがなく、素子不良の発生率を低減す
ることができる。溝幅の狭い第２の割り溝を結晶成長側
の面に形成したのは、発光面積を大きくするためであ
る。また、第１の割り溝幅と第２の割り溝幅が異なる理
由は、実施の形態１と同様である。Further, since the bottom of the second split groove is deeper than the interface between the nitride semiconductor film and the substrate, when the chip is divided,
Even if chipping or cracking occurs, the light emitting layer is not damaged, and the occurrence rate of element failure can be reduced. The reason why the second split groove having a small groove width is formed on the surface on the crystal growth side is to increase the light emitting area. The reason why the first split groove width is different from the second split groove width is the same as in the first embodiment.

【０１７６】実施の形態５と比べると、チップの歩留ま
りが低下しているのは、窒化物半導体基板中に塩素ドー
ピングしていないためだと考えられる。しかしながら、
少なくとも２つ以上の割り溝を形成せずに、一度にチッ
プ分割する従来に比べて、歩留まりは約１０％以上向上
している。It is considered that the reason why the chip yield is lower than in the fifth embodiment is that the nitride semiconductor substrate is not doped with chlorine. However,
The yield is improved by about 10% or more as compared with the related art in which chips are divided at a time without forming at least two or more split grooves.

【０１７７】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid.

【０１７８】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第１の割り
溝は、第２の割り溝幅よりも広くしなければならないた
め、スクライブによる第１の割り溝形成は、あまり好ま
しいとはいえない。As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the formation of the first split groove by scribing is not very preferable.

【０１７９】また、本実施の形態では、第２の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の、第２の割り溝
は、ドライエッチング法またはウエットエッチング法が
最も好ましい。なぜならば、これらのエッチング法を利
用することにより、溝形成による、窒化物半導体発光層
への損傷を抑えることができるためである。ただし、前
記エッチング法を行うためには、リソグラフィー技術に
よるマスク処理を行う必要がある。In this embodiment, dry etching is used to form the second split groove width. However, wet etching, dicing, scribing, or the like may be used. However, the second split groove of the present embodiment is most preferably formed by a dry etching method or a wet etching method. This is because by using these etching methods, damage to the nitride semiconductor light emitting layer due to the formation of the groove can be suppressed. However, in order to perform the etching method, it is necessary to perform a mask process by a lithography technique.

【０１８０】塩素をドーピングしていない窒化物半導体
基板は、塩素をドーピングした窒化物半導体基板に比べ
て、チップ分割が難しく、基板の厚みを薄くすることが
好ましい。実施の形態６で述べたように、チップ分割を
容易にするためにはＧａＮ基板の厚さは１５０μｍ以下
が好ましく、さらに好ましくは１００μｍ以下、５０μ
ｍ以上が好ましかった。A nitride semiconductor substrate not doped with chlorine is more difficult to split into chips than a nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. As described in the sixth embodiment, in order to facilitate chip division, the thickness of the GaN substrate is preferably 150 μm or less, more preferably 100 μm or less, and 50 μm or less.
m or more was preferred.

【０１８１】本実施の形態では、第１の割り溝と第２の
割り溝を形成して局部的に薄くなった溝部で、ウエハー
をチップ分割するため、第１の割り溝底部から第２の割
り溝底部までの切断距離が短いことが好ましい。前記切
断距離は、塩素ドーピングを行っていないＧａＮ基板の
厚みと同様に、１５０μｍ以下が好ましく、さらに好ま
しくは１００μｍ以下である。前記切断距離の厚みの下
限値は、特に問わないが、あまりにも薄すぎると、素子
化のためのプロセス中にウエハーが割れるてしまうた
め、該切断距離の下限値は５０μｍ以上が望ましい。In the present embodiment, the wafer is divided into chips at the locally thinned groove portions by forming the first and second split grooves, and therefore the second split groove is formed from the bottom of the first split groove. It is preferable that the cutting distance to the bottom of the split groove is short. The cutting distance is preferably 150 μm or less, more preferably 100 μm or less, like the thickness of the GaN substrate without chlorine doping. The lower limit of the thickness of the cutting distance is not particularly limited. However, if the thickness is too small, the wafer will be broken during the process for device formation. Therefore, the lower limit of the cutting distance is desirably 50 μm or more.

【０１８２】また、本実施の形態で研磨した塩素をドー
ピングしたＧａＮ基板は、切断し易い該ＧａＮ基板の厚
み１５０μｍよりも厚くしている。このことにより、割
り溝部以外では切断されにくいようにして、チップ分割
時に生じる、クラッキングやチッピングが発生すること
を防止している。The chlorine-doped GaN substrate polished in the present embodiment has a thickness greater than 150 μm, which is easily cut. This makes it hard to be cut at portions other than the split groove portion, thereby preventing cracking and chipping from occurring at the time of chip division.

【０１８３】本実施の形態の割り溝に加えて、第３の割
り溝として、第１の割り溝中あるいは第２の割り溝中、
もしくは、第１と第２の割り溝両方に、スクライブライ
ンを形成してチップ分割しても良い。また、図１（ｂ）
に示すように、第１の割り溝もしくは第２の割り溝のエ
ッジ部分に、一対の欠け溝を形成して素子分割しても良
い。この場合、ウエハーの総膜厚が１００μｍ以下、も
しくは、第１の割り溝底部から第２の割り溝底部までの
切断距離が１００μｍ以下であることが好ましい。ただ
し、前記総膜厚は、窒化物半導体基板中に塩素ドーピン
グされていないときの値である。In addition to the split grooves of the present embodiment, a third split groove is provided in the first split groove or the second split groove.
Alternatively, scribe lines may be formed in both the first and second split grooves to divide the chips. FIG. 1 (b)
As shown in (1), a pair of notched grooves may be formed at the edge of the first split groove or the second split groove to divide the element. In this case, it is preferable that the total thickness of the wafer is 100 μm or less, or the cutting distance from the bottom of the first split groove to the bottom of the second split groove is 100 μm or less. However, the total film thickness is a value when the nitride semiconductor substrate is not doped with chlorine.

【０１８４】（実施の形態１１）本実施の形態１１は、
サファイア種基板上に塩素ドーピングした厚膜の窒化物
半導体膜上に結晶成長した窒化物半導体発光ダイオード
のチップ分割について説明する。ここで、結晶成長側と
は、サファイア種基板側に対する反対側を指すものとす
る。(Embodiment 11) Embodiment 11
The chip division of a nitride semiconductor light emitting diode crystal-grown on a thick nitride semiconductor film doped with chlorine on a sapphire seed substrate will be described. Here, the crystal growth side refers to the side opposite to the sapphire seed substrate side.

【０１８５】図６（ａ）は、Ｃ面サファイア種基板１
０、ｎ型ＧａＮ膜２０、誘電体膜３０、塩素ドーピング
したｎ型ＧａＮ厚膜４０、ｎ型ＧａＮバッファ層６０
１、ｎ型Ａｌx1Ｇａ1-x1Ｎクラッド層６０２、活性層６
０３、ｐ型Ａｌx2ＧａＮクラッド層６０４、ｐ型ＧａＮ
コンタクト層６０５から構成されている。FIG. 6A shows a C-plane sapphire seed substrate 1.
0, n-type GaN film 20, dielectric film 30, n-type GaN thick film 40 doped with chlorine, n-type GaN buffer layer 60
1. n-type Al x1 Ga 1-x1 N clad layer 602, active layer 6
03, p-type Al x2 GaN cladding layer 604, p-type GaN
It is composed of a contact layer 605.

【０１８６】以下に図６（ａ）の窒化物半導体発光ダイ
オードの製造方法について説明する。Hereinafter, a method for manufacturing the nitride semiconductor light emitting diode of FIG. 6A will be described.

【０１８７】まず、ＭＯＣＶＤ法でＣ面サファイア種基
板１０（厚み４２０μｍ）上に厚み１μｍのｎ型ＧａＮ
膜２０を積層し、ＭＯＣＶＤ装置から取り出す。次に、
スパッタリング法もしくは、ＣＶＤ法を用いて、厚み１
００ｎｍの誘電体膜を形成し、リソグラフィー技術によ
り、マスク幅７μｍ、ピッチ１０μｍのストライプ形状
に加工する。前記種基板は、窒化物半導体以外であれば
良く、本実施の形態のサファイア以外に、ＳｉＣ、スピ
ネル、ＺｎＯ、ＭｇＯ、Ｓｉ、Ｇｅ、ＧａＡｓ、Ａ面サ
ファイア、Ｒ面サファイア、Ｍ面サファイアを使用して
も良い。また、前記誘電体膜は、例えば、ＳｉＯ2、Ｓ
ｉＮx、ＴｉＯ2、Ａｌ2Ｏ3である。本実施の形態１１の
誘電体膜３０は、ＳｉＯ2を使用した。First, a 1 μm thick n-type GaN was deposited on a C-plane sapphire seed substrate 10 (420 μm thick) by MOCVD.
The film 20 is laminated and taken out of the MOCVD apparatus. next,
Thickness 1 using sputtering method or CVD method
A dielectric film having a thickness of 00 nm is formed and processed into a stripe shape with a mask width of 7 μm and a pitch of 10 μm by lithography technology. The seed substrate may be any other than a nitride semiconductor, and may use SiC, spinel, ZnO, MgO, Si, Ge, GaAs, A-plane sapphire, R-plane sapphire, and M-plane sapphire in addition to the sapphire of the present embodiment. You may. The dielectric film is made of, for example, SiO 2 , S
iN x , TiO 2 , and Al 2 O 3 . The dielectric film 30 of the eleventh embodiment used SiO 2 .

【０１８８】次に、ＨＶＰＥ装置に前記ウエハーをセッ
トし、塩素濃度２×１０19／ｃｍ3、Ｓｉ濃度２×１０
18／ｃｍ3をドーピングしながら、厚み２００μｍのｎ
型ＧａＮ厚膜４０を形成した。ここで、本発明の明細書
で言うところの厚膜とは、２０μｍ以上の膜厚を指すも
のとする。Next, the wafer was set in an HVPE apparatus, and the chlorine concentration was 2 × 10 19 / cm 3 and the Si concentration was 2 × 10
While doping 18 / cm 3 , a 200 μm thick n
A GaN thick film 40 was formed. Here, the term “thick film” in the specification of the present invention indicates a film thickness of 20 μm or more.

【０１８９】前記ＧａＮ厚膜４０を積層したウエハー
を、再びＭＯＣＶＤ装置にセットし、実施の形態１と同
様の成長条件で、図６（ａ）に示す窒化物半導体発光ダ
イオードを作製した。The wafer on which the GaN thick film 40 was laminated was set again in the MOCVD apparatus, and the nitride semiconductor light emitting diode shown in FIG. 6A was manufactured under the same growth conditions as in the first embodiment.

【０１９０】次に、上記窒化物半導体発光ダイオード素
子を形成したウエハーのチップ分割について説明する。Next, chip division of a wafer on which the above-described nitride semiconductor light emitting diode elements are formed will be described.

【０１９１】図６（ｂ）は、第1の割り溝６０８と第2の
割り溝６０９の構成を示している。FIG. 6B shows the structure of the first split groove 608 and the second split groove 609.

【０１９２】本実施の形態の、図６中の窒化物半導体膜
６００は、ｎ型ＧａＮ膜２０、誘電体膜３０、塩素ドー
ピングしたｎ型ＧａＮ厚膜４０の総称であるが、塩素ド
ーピングしたｎ型ＧａＮ厚膜４０のみ、またはｎ型Ｇａ
Ｎ膜２０と塩素ドーピングされたｎ型ＧａＮ厚膜４０か
ら構成されていても良い。ｎ型電極６０６は、第１の割
り溝６０８を形成した後、サファイア種基板１０の全面
にＴｉ／Ａｇを蒸着している。In the present embodiment, the nitride semiconductor film 600 in FIG. 6 is a general term for the n-type GaN film 20, the dielectric film 30, and the chlorine-doped n-type GaN thick film 40. Type GaN thick film 40 only or n-type Ga
It may be composed of an N film 20 and an n-type GaN thick film 40 doped with chlorine. After forming the first split groove 608, the n-type electrode 606 is formed by evaporating Ti / Ag on the entire surface of the sapphire seed substrate 10.

【０１９３】まず、上記ウエハーのサファイア種基板を
研磨機により研磨して、厚さを２５０μｍにし、鏡面出
しをする。研磨によって薄くした種基板の厚みは、好ま
しくは、２５０μｍ以下である。First, the sapphire seed substrate of the above wafer is polished by a polishing machine to a thickness of 250 μm and mirror-finished. The thickness of the seed substrate reduced by polishing is preferably 250 μm or less.

【０１９４】続いて、ｐ型ＧａＮコンタクト層６０５上
に、Ｐｄ（３ｎｍ）／Ｍｏ（３ｎｍ）／Ａｕ（１０ｎ
ｍ）の順に、透光性ｐ型電極６０７をリソグラフィー技
術でパターン形成した後、微量の酸素を導入しながら、
３５０℃でＮ2雰囲気中でアニールを行った。このこと
により、ｐ型電極形成によるコンタクト抵抗の低抵抗化
が得られた。上記ｐ型電極をパターン形成したのは、以
下で述べる第２の割り溝を、電極の被覆されていない部
分に形成するためである。Subsequently, Pd (3 nm) / Mo (3 nm) / Au (10 n) is formed on the p-type GaN contact layer 605.
m), the light-transmitting p-type electrode 607 is patterned by a lithography technique, and then a small amount of oxygen is introduced.
Annealing was performed at 350 ° C. in an N 2 atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode. The reason why the p-type electrode is formed by patterning is to form a second split groove described below in an uncoated portion of the electrode.

【０１９５】前記ウエハーをダイサーにセットし、該ウ
エハーのサファイア種基板側に、深さ２８０μｍ、線幅
１００μｍ、ピッチ３５０μｍの第1の割り溝６０８
を、図１（ｂ）に示す格子形状で形成した。第１の割り
溝底部は、塩素ドーピングを行った窒化物半導体膜６０
０（ｎ型ＧａＮ厚膜４０）まで到達するように形成され
ている。第1の割り溝６０８の溝幅は、誘電体膜３０の
ピッチ幅１０μｍに比べて、十分大きいため、図６
（ａ）の破線５０、破線５１のどちらの位置で形成して
も同じである。第１の割り溝幅が誘電体膜のマスク幅と
同等か、それよりも狭い場合は、第１の割り溝の形成位
置を、誘電体マスク位置上（破線５１）に形成すること
が好ましい。なぜならば、誘電体マスク直上に被覆した
窒化物半導体膜は、選択成長により前記マスク直上で会
合して成長するため、ボイド等が発生し易く、チップ分
割が容易になるためである。The wafer was set on a dicer, and a first split groove 608 having a depth of 280 μm, a line width of 100 μm and a pitch of 350 μm was formed on the sapphire seed substrate side of the wafer.
Was formed in the lattice shape shown in FIG. The bottom portion of the first split groove has a nitride semiconductor film 60 doped with chlorine.
0 (n-type GaN thick film 40). Since the groove width of the first split groove 608 is sufficiently larger than the pitch width of the dielectric film 30 of 10 μm, FIG.
The same is true regardless of the position of the broken line 50 or 51 shown in FIG. When the width of the first dividing groove is equal to or smaller than the mask width of the dielectric film, it is preferable to form the first dividing groove on the dielectric mask position (broken line 51). This is because the nitride semiconductor film coated directly on the dielectric mask grows in association with the mask directly on the mask by selective growth, so that voids and the like are easily generated and chip division is facilitated.

【０１９６】次に、サファイア種基板側に、Ｔｉ（１５
ｎｍ）／Ａｇ（１５０ｎｍ）によるｎ型電極６０６を形
成する。このとき、第１の割り溝中に電極が蒸着される
ようにする。また、サファイア種基板上に蒸着されたｎ
型電極は、反射率の高いＡｇで覆われているため、発光
層から発せられた光を反射させて、効率良くｐ電極側か
ら光を取り出すことができる。Next, on the sapphire seed substrate side, Ti (15
n) / Ag (150 nm) to form an n-type electrode 606. At this time, an electrode is deposited in the first split groove. Also, n deposited on a sapphire seed substrate
Since the mold electrode is covered with Ag having a high reflectance, the light emitted from the light emitting layer can be reflected and the light can be efficiently extracted from the p electrode side.

【０１９７】続いて、ウエハーのサファイア種基板側に
粘着シートを貼付し、スクライバーのテーブル上にサフ
ァイア種基板側を下にして張り付け、真空チャックで固
定する。固定後、スクライバーのダイヤモンド針で、結
晶成長側（ｐ型ＧａＮコンタクト層６０５表面）の面上
に、ピッチ３５０μｍ、深さ１μｍ、線幅５μｍで一回
スクライブする。次に、先程のスクライブ方向に対して
垂直方向に、同様にしてスクライブする。この様にして
３５０μｍ角のチップになるようにスクライブラインを
入れ、第２の割り溝６０９を形成する。ただし、第２の
割り溝６０９の形成位置は、前記第１の割り溝６０８の
線幅のほぼ中央線と一致した位置とし、ダイシングの方
向およびスクライブの方向は、窒化物半導体に対して＜
１１−２０＞または＜１−１００＞方向である。また、
第２の割り溝６０９は、電極が被覆されていない位置に
形成することが好ましい。Subsequently, an adhesive sheet is attached to the sapphire seed substrate side of the wafer, and the wafer is stuck on a scriber table with the sapphire seed substrate side down, and fixed with a vacuum chuck. After the fixation, scribe is performed once with a diamond needle of a scriber on the crystal growth side (the surface of the p-type GaN contact layer 605) at a pitch of 350 μm, a depth of 1 μm, and a line width of 5 μm. Next, scribing is performed in a direction perpendicular to the previous scribing direction. In this manner, scribe lines are formed so as to form a chip of 350 μm square, and a second split groove 609 is formed. However, the formation position of the second split groove 609 is set to a position substantially coincident with the center line of the line width of the first split groove 608, and the dicing direction and the scribe direction are <
11-20> or <1-100> direction. Also,
The second split groove 609 is preferably formed at a position where the electrode is not covered.

【０１９８】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、ＧａＮ基板側から軽く
ローラーで押し当てる事により、２インチφのウエハー
から３５０μｍ角のチップを多数得た。図６（ｃ）に得
られたチップの形状を示す。チップの切断面にクラッ
ク、チッピング等が発生しておらず、外形不良の無い物
を取り出した所、歩留まりは８５％以上であった。After scribing, the vacuum chuck was released, the wafer was removed from the table, and a small amount of 350 μm square chips were obtained from a 2-inch φ wafer by lightly pressing the wafer from the GaN substrate side with a roller. FIG. 6C shows the shape of the obtained chip. Cracks, chipping, etc., did not occur on the cut surface of the chip, and when a product having no external defect was taken out, the yield was 85% or more.

【０１９９】本実施の形態で、８５％以上の、所望の形
状でチップ分割できたのは、発光層を含む窒化物半導体
膜を、塩素をドーピングした同系の窒化物半導体基板上
に形成し、且つ、一度に切断することなく、第１の割り
溝底部が塩素ドーピングされた窒化物半導体膜６００ま
で到達するように形成し、第２の割り溝は第１の割り溝
幅よりも狭く構成したことによる。つまり、成長膜も窒
化物半導体膜６００も同系の窒化物半導体であることか
ら、同一のへき開特性を有し、窒化物半導体膜６００中
に塩素がドーピングされているため分割が容易になった
ことと、第１の割り溝が第２の割り溝よりも溝幅が広
く、かつ、第１と第２の割り溝に分けて切断することに
より、第２の割り溝によって割れた割れ線が、最短切断
距離で割れるためには、第２の割り溝底部から該第２の
割り溝底部下方の第１の割り溝の底部の何処かに到達す
るしかなく、しかも、第１の割り溝領域以外は、窒化物
半導体とは異なる種基板であるため、へき開が異なり、
意図せぬ方向にへき開されることを防止し、所望のチッ
プ形状に切断することができるためである。また、溝幅
の狭い第２の割り溝を結晶成長側の面に形成したのは、
発光面積を大きくするためである。第１の割り溝幅と第
２の割り溝幅が異なる理由は、実施の形態１と同様であ
る。In this embodiment, 85% or more of the chips can be divided into a desired shape by forming a nitride semiconductor film including a light emitting layer on a chlorine-doped similar nitride semiconductor substrate. In addition, the first split groove was formed so as to reach the chlorine-doped nitride semiconductor film 600 without cutting at one time, and the second split groove was configured to be narrower than the first split groove width. It depends. That is, since both the grown film and the nitride semiconductor film 600 are the same type of nitride semiconductor, they have the same cleavage characteristics, and the nitride semiconductor film 600 is easily divided because the chlorine is doped in the nitride semiconductor film 600. The first split groove has a wider groove width than the second split groove, and is divided into the first and second split grooves, so that a split line broken by the second split groove is formed. In order to break at the shortest cutting distance, it is necessary to reach somewhere from the bottom of the second split groove to the bottom of the first split groove below the bottom of the second split groove. Is a seed substrate different from nitride semiconductors, so the cleavage is different,
This is because cleavage can be prevented in an unintended direction, and the chip can be cut into a desired chip shape. Further, the second split groove having a narrow groove width was formed on the surface on the crystal growth side.
This is for increasing the light emitting area. The reason why the first split groove width is different from the second split groove width is the same as in the first embodiment.

【０２００】次に、窒化物半導体膜６００中に塩素ドー
ピングした効果について調べたところ、ＨＶＰＥ法にて
種基板（例えば、サファイア基板）上に塩素ドーピング
を行った厚膜の窒化物半導体膜（例えば、３００μｍ）
を形成したところ、同じ種基板上に塩素を全くドーピン
グしていない同じ厚膜の窒化物半導体膜と比べて、基板
と厚膜との熱膨張係数差によって生じる反りの量が小さ
かった。Next, the effect of chlorine doping in the nitride semiconductor film 600 was examined. As a result, a thick nitride semiconductor film (eg, sapphire substrate) doped with chlorine by HVPE was used. , 300 μm)
Formed, the amount of warpage caused by the difference in thermal expansion coefficient between the substrate and the thick film was smaller than that of the same thick nitride semiconductor film in which no chlorine was doped on the same seed substrate.

【０２０１】塩素をドーピングしていない従来の厚膜の
窒化物半導体膜を種基板上に積層した場合、互いの熱膨
張係数差によって、ウエハー自体が反りかえり、ダイサ
ーまたはスクライバーの、刃の接触応力のかけ方や方向
によって、粉々に割れてしまうことがしばしばあった。
しかしながら、本実施の形態のように塩素をドーピング
した厚膜の窒化物半導体膜を種基板上に成長した場合
は、ウエハー自体の反りが小さく、前記刃の接触応力も
しくは方向によって粉々に割れることは無かった。When a conventional thick nitride semiconductor film not doped with chlorine is laminated on a seed substrate, the wafer itself warps due to a difference in thermal expansion coefficient between each other, and the contact stress of the blade of a dicer or scriber is reduced. Depending on the direction of application and the direction, it was often broken into pieces.
However, when a thick nitride semiconductor film doped with chlorine is grown on a seed substrate as in the present embodiment, the warp of the wafer itself is small, and the wafer is not easily broken by the contact stress or direction of the blade. There was no.

【０２０２】上記理由については、定かではないが、窒
化物半導体基板を構成しているＩＩＩ族原子とＶ族原子
との間の結合力を塩素によって弱められているのではな
いかと考えられる。Although the reason is not clear, it is considered that the bond between the group III atom and the group V atom constituting the nitride semiconductor substrate is weakened by chlorine.

【０２０３】本実施の形態の構成で塩素ドーピングのみ
を行わなかった場合、上記塩素ドーピングによる効果で
述べたように、第１の割り溝を形成する段階で粉々に割
れることがしばしば観うけられた。しかしながら、割れ
ずに第１の割り溝を形成できた場合、チップ断面等にチ
ッピングやクラッキングが無く、所望の形状にチップ分
割することができた。従って、塩素ドーピングせずに本
実施の形態を用いた場合、チップの歩留まりは塩素ドー
ピングしたものに比べて低いものの、塩素ドーピングさ
れた場合と同様に、チップ形状は良好である。When only chlorine doping was not performed in the structure of the present embodiment, as described in the effect of chlorine doping, cracking was often observed at the stage of forming the first split groove. . However, when the first split groove was formed without breaking, the chip could be divided into a desired shape without chipping or cracking in the chip cross section or the like. Therefore, when the present embodiment is used without chlorine doping, the yield of the chip is lower than that obtained by chlorine doping, but the chip shape is good as in the case of chlorine doping.

【０２０４】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。ただし、エッチング
を行うためには、リソグラフィー技術によるマスク処理
を行う必要がある。In the present embodiment, dicing is used for forming the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid. However, in order to perform etching, it is necessary to perform a mask process by a lithography technique.

【０２０５】物理的な溝形成方法としては、本実施の形
態で紹介したダイシングによるハーフカットの他、スク
ライブ等を使用しても良い。しかしながら、第１の割り
溝は、第２の割り溝幅よりも広くしなければならないた
め、スクライブによる第１の割り溝形成は、あまり好ま
しいとはいえない。As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the formation of the first split groove by scribing is not very preferable.

【０２０６】また、本実施の形態では、第２の割り溝幅
の形成にスクライブを使用したが、上記エッチング法、
ダイシング等を使用しても構わない。しかしながら、第
２の割り溝形成においては、スクライブが最も好まし
い。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可
能であり、ダイシングやエッチングに比べて、ウエハー
切断時に該ウエハーを削り取る面積が少ないので、単一
ウエハーから多くのチップを得ることができるためであ
る。さらに、本実施の形態では、格子状にスクライブラ
インを形成したが、図１（ｃ）に示すようにウエハーの
エッジ部分にのみ、一対の欠け溝を形成して素子分割し
ても良い。この場合、第１の割り溝底部から第２割り溝
底部までの切断距離が、１５０μｍ以下であることが好
ましい。ただし、前記切断距離は、窒化物半導体厚膜中
に塩素ドーピングされている場合の厚みである。In this embodiment, the scribe is used to form the second split groove width.
Dicing or the like may be used. However, scribing is most preferable in forming the second split groove. This is because a groove can be formed quickly and with a narrow groove width, and since the area for shaving the wafer at the time of cutting the wafer is small as compared with dicing or etching, many chips can be obtained from a single wafer. That's why. Further, in the present embodiment, the scribe lines are formed in a lattice shape. However, as shown in FIG. 1C, a pair of notched grooves may be formed only at the edge portion of the wafer to divide the elements. In this case, the cutting distance from the bottom of the first split groove to the bottom of the second split groove is preferably 150 μm or less. However, the cutting distance is a thickness when the nitride semiconductor thick film is doped with chlorine.

【０２０７】また、本実施の形態で、サファイア種基板
を研磨して２５０μｍ程度まで薄くしたが、本発明者ら
による実験によると、サファイア種基板の厚さは２５０
μｍ以下が好ましく、さらに好ましくは２００μｍ以下
が好ましかった。In this embodiment, the sapphire seed substrate is polished to a thickness of about 250 μm. However, according to experiments conducted by the present inventors, the sapphire seed substrate has a thickness of 250 μm.
μm or less, more preferably 200 μm or less.

【０２０８】本実施の形態の特徴は、第１の割り溝底部
が塩素ドーピングされた窒化物半導体膜６００まで到達
していることと、第１の割り溝底部と第２の割り溝底部
との切断距離を短くしていることである。前記切断距離
は、２００μｍ以下が好ましく、さらに好ましくは１５
０μｍ以下、５０μｍ以上である。This embodiment is characterized in that the bottom of the first split groove reaches the nitride-doped semiconductor film 600 doped with chlorine, and that the bottom of the first split groove and the bottom of the second split groove are different from each other. This is to shorten the cutting distance. The cutting distance is preferably 200 μm or less, more preferably 15 μm or less.
0 μm or less, 50 μm or more.

【０２０９】本実施の形態は、上記特徴を包含していれ
ば、実施の形態２と３の、チップ分割方法を用いても構
わない。This embodiment may use the chip dividing method of the second and third embodiments as long as the above features are included.

【０２１０】（実施の形態１２）本実施の形態１２は、
実施の形態１１の、第２の割り溝をエッチング法によっ
て形成した以外は、実施の形態１１と同様である。(Embodiment 12) Embodiment 12 is directed to
Embodiment 11 is the same as Embodiment 11 except that the second split groove is formed by an etching method.

【０２１１】窒化物半導体発光ダイオード構造とその製
造方法は、実施の形態１１（図６（ａ））と同様であ
る。ただし、ｎ型ＧａＮ厚膜４０は、塩素濃度５×１０
20／ｃｍ3、Ｓｉ濃度１×１０18／ｃｍ3をドーピングし
ながら、厚み１５０μｍ成長した。The structure of the nitride semiconductor light emitting diode and the method of manufacturing the same are the same as those of the eleventh embodiment (FIG. 6A). However, the n-type GaN thick film 40 has a chlorine concentration of 5 × 10 5
It was grown to a thickness of 150 μm while doping at 20 / cm 3 and a Si concentration of 1 × 10 18 / cm 3 .

【０２１２】次に、上記窒化物半導体発光ダイオード素
子を形成したウエハーのチップ分割について説明する。
ここで、結晶成長側とは、サファイア種基板側に対する
反対側を指すものとする。Next, chip division of a wafer on which the above-described nitride semiconductor light emitting diode elements are formed will be described.
Here, the crystal growth side refers to the side opposite to the sapphire seed substrate side.

【０２１３】図７（ａ）と図７（ｂ）は、割り溝の構成
とチップ形状をそれぞれ示している。本実施の形態の、
図７中の窒化物半導体膜７００は、ｎ型ＧａＮ膜２０、
誘電体膜３０、塩素ドーピングしたｎ型ＧａＮ厚膜４０
の総称であるが、塩素ドーピングしたｎ型厚膜４０の
み、またはｎ型ＧａＮ膜２０と塩素ドーピングされたｎ
型ＧａＮ厚膜４０から構成されていても良い。FIGS. 7A and 7B show the configuration of the split groove and the shape of the chip, respectively. In the present embodiment,
The nitride semiconductor film 700 in FIG.
Dielectric film 30, n-type GaN thick film 40 doped with chlorine
, But only the n-type thick film 40 doped with chlorine or the n-type GaN film 20 and the n-type
The GaN thick film 40 may be used.

【０２１４】まず、上記ウエハーのサファイア種基板を
研磨機により研磨して、厚さを１５０μｍにし、鏡面出
しをする。First, the sapphire seed substrate of the above wafer is polished by a polishing machine to a thickness of 150 μm and mirror-finished.

【０２１５】次に、前記ウエハーをリソグラフィー法で
マスク処理をし、結晶成長側の面を上にして（ｐ型Ｇａ
Ｎコンタクト層）、反応性イオンエッチング装置にセッ
トする。ドライエッチングによって、前記成長面上に、
深さ３μｍ、線幅５０μｍ、ピッチ３５０μｍの第2の
割り溝７０９を、図１（ｂ）に示す格子形状で形成し
た。その後、マスクを取り除き、ｐ型ＧａＮコンタクト
層７０５上に、リソグラフィー技術を用いてＰｄ（２ｎ
ｍ）／Ａｕ（１０ｎｍ）の順に、透光性ｐ型電極７０７
をパターン形成する。次に、前記ｐ電極形成を行ったウ
エハーを、微量の酸素を導入しながら、６５０℃でＮ2
雰囲気中でアニールを行った。このことにより、ｐ型電
極形成によるコンタクト抵抗の低抵抗化が得られた。次
に、再び、リソグラフィー技術によりマスク処理を行っ
て、第2の割り溝底部に、Ｔｉ（４ｎｍ）／Ａｕ（１０
ｎｍ）によるｎ型透光性電極７０６を形成する。また
は、ｎ型透光性電極７０６を実施の形態１１のように、
第１の割り溝を覆うように形成しても良い。この場合、
ｎ型電極は、透光性にする必要は無く、むしろ、反射率
が高くなるようにＡｕの替わりにＡｌ等を厚く積むこと
が好ましい。Next, the wafer is subjected to mask processing by lithography, and the surface on the crystal growth side is turned up (p-type Ga).
N contact layer) and set in a reactive ion etching apparatus. By dry etching, on the growth surface,
A second split groove 709 having a depth of 3 μm, a line width of 50 μm, and a pitch of 350 μm was formed in the lattice shape shown in FIG. Thereafter, the mask is removed, and Pd (2n) is formed on the p-type GaN contact layer 705 by using lithography.
m) / Au (10 nm) in order.
Is patterned. Next, the wafer on which the p-electrode was formed was subjected to N 2 at 650 ° C. while introducing a small amount of oxygen.
Annealing was performed in an atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode. Next, a mask process is performed again by the lithography technique, and Ti (4 nm) / Au (10
nm) to form an n-type translucent electrode 706. Alternatively, the n-type translucent electrode 706 is formed as in Embodiment 11.
It may be formed so as to cover the first split groove. in this case,
It is not necessary for the n-type electrode to be translucent, but rather it is preferable to thickly deposit Al or the like instead of Au so as to increase the reflectance.

【０２１６】次に、ウエハーを裏返して、サファイア種
基板上に、光反射率の高い、ＡｌもしくはＡｇを全面に
蒸着する。これは、発光層から発せられる光をｐ電極側
から効率良く放射させるためである。Next, the wafer is turned upside down, and Al or Ag having a high light reflectance is vapor-deposited on the entire surface of the sapphire seed substrate. This is because the light emitted from the light emitting layer is efficiently emitted from the p-electrode side.

【０２１７】前記ウエハーをダイサーにセットし、該ウ
エハーのサファイア種基板側に、深さ１５０μｍ、線幅
１００μｍ、ピッチ３５０μｍの第１の割り溝７０８
を、図１（ｂ）に示す格子形状で形成した。ただし、第
１の割り溝７０８の形成位置は、第１割り溝の線幅ほぼ
中央に前記第２の割り溝７０９が一致するようにし、ダ
イシングの方向およびドライエッチングの溝方向は、窒
化物半導体に対して＜１１−２０＞または＜１−１００
＞方向である。また、第１の割り溝底部は、種基板１０
と窒化物半導体膜７００との間の界面に達するように形
成されている。The wafer was set on a dicer, and a first split groove 708 having a depth of 150 μm, a line width of 100 μm, and a pitch of 350 μm was formed on the sapphire seed substrate side of the wafer.
Was formed in the lattice shape shown in FIG. However, the formation position of the first split groove 708 is such that the second split groove 709 coincides substantially with the line width of the first split groove, and the dicing direction and the dry etching groove direction are nitride semiconductor. <11-20> or <1-100
> Direction. Also, the bottom of the first split groove is located on the seed substrate 10.
And nitride semiconductor film 700.

【０２１８】第１の割り溝７０８の溝幅は、誘電体膜３
０のピッチ幅１０μｍに比べて、十分大きいため、図６
（ａ）の破線５０、破線５１のどちらの位置で形成して
も同じである。第１の割り溝幅が誘電体膜のマスク幅と
同等か、それよりも狭い場合は、第１の割り溝形成位置
を、誘電体マスク位置（破線５１）に形成することが好
ましい。なぜならば、誘電体マスク直上に被覆した窒化
物半導体膜は、選択成長により前記マスク直上で会合し
て成長するため、ボイド等が発生し易く、チップ分割が
容易になるためである。The groove width of the first split groove 708 is determined by the dielectric film 3
6 is sufficiently larger than the pitch width of 10 μm of FIG.
The same is true regardless of the position of the broken line 50 or 51 shown in FIG. When the first dividing groove width is equal to or smaller than the mask width of the dielectric film, it is preferable that the first dividing groove forming position is formed at the dielectric mask position (broken line 51). This is because the nitride semiconductor film coated directly on the dielectric mask grows in association with the mask directly on the mask by selective growth, so that voids and the like are easily generated and chip division is facilitated.

【０２１９】ダイシング後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、結晶成長側から軽くロ
ーラーで押し当てる事により、２インチφのウエハーか
ら３５０μｍ角のチップを多数得た。チップの切断面に
クラック、チッピング等が発生しておらず、外形不良の
無い物を取り出した所、歩留まりは８５％以上であっ
た。After dicing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the crystal growth side with a roller to obtain a large number of 350 μm square chips from the wafer having a diameter of 2 inches. Cracks, chipping, etc., did not occur on the cut surface of the chip, and when a product having no external defect was taken out, the yield was 85% or more.

【０２２０】本実施の形態で、８５％以上の、所望の形
状でチップ分割できたのは、発光層を含む窒化物半導体
膜を、塩素をドーピングした同系の窒化物半導体膜７０
０上に形成し、且つ、一度に切断することなく、第１の
割り溝底部が塩素ドーピングされた窒化物半導体膜７０
０まで到達するように形成し、第２の割り溝底部を窒化
物半導体発光層７０３位置よりも深く形成し、第２の割
り溝は第１の割り溝幅よりも狭く構成したことによる。
つまり、成長膜も窒化物半導体膜７００も同系の窒化物
半導体であることから、同一のへき開特性を有し、基板
中に塩素がドーピングされているため分割が容易になっ
たことと、第２の割り溝底部が窒化物半導体発光層位置
よりも深く、第１の割り溝が第２の割り溝よりも溝幅が
広いことにより、第２の割り溝によって割れた割れ線
が、最短切断距離で割れるためには、第2の割り溝底部
から該第２の割り溝底部下方の第１の割り溝の底部の何
処かに到達するしかなく、しかも、第１の割り溝領域以
外は、窒化物半導体とは異なる種基板であるためへき開
が異なり、意図せぬ方向にへき開されることを防止し、
所望のチップ形状に切断することができるためである。
また、第２の割り溝底部が、窒化物半導体発光層位置よ
りも深いため、チップ分割の際に、チッピング、クラッ
キングが発生したとしても、前記発光層を損傷すること
がなく、素子不良の発生率を低減することができる。溝
幅の狭い第２の割り溝を結晶成長側の面に形成したの
は、発光面積を大きくするためである。また、第１の割
り溝幅と第２の割り溝幅が異なる理由は、実施の形態１
と同様である。In the present embodiment, 85% or more of the chips can be divided into a desired shape in a desired shape because the nitride semiconductor film including the light emitting layer is made of a similar nitride semiconductor film 70 doped with chlorine.
0 and is not cut at once, and the bottom of the first split groove is doped with chlorine.
This is because the second split groove is formed so as to reach 0, the second split groove bottom is formed deeper than the position of the nitride semiconductor light emitting layer 703, and the second split groove is narrower than the first split groove width.
That is, since both the grown film and the nitride semiconductor film 700 are nitride semiconductors of the same type, they have the same cleavage characteristics, and the substrate is doped with chlorine, so that division is facilitated. The bottom of the split groove is deeper than the position of the nitride semiconductor light emitting layer, and the first split groove is wider than the second split groove. In order to crack by the second split groove, the bottom of the first split groove must be reached from the bottom of the second split groove somewhere below the bottom of the second split groove. The cleavage is different because the seed substrate is different from the target semiconductor, preventing cleavage in unintended directions,
This is because it can be cut into a desired chip shape.
In addition, since the bottom of the second split groove is deeper than the position of the nitride semiconductor light emitting layer, even if chipping or cracking occurs during chip division, the light emitting layer is not damaged, and element failure occurs. Rate can be reduced. The reason why the second split groove having a small groove width is formed on the surface on the crystal growth side is to increase the light emitting area. Further, the reason why the first split groove width is different from the second split groove width is as described in the first embodiment.
Is the same as

【０２２１】しかしながら、第２の割り溝をエッチング
法にて形成したため、プロセス工程が複雑になり、スク
ライブに比べて溝幅が大きく、単一ウエハー当たりのチ
ップ摂取率が減少した。However, since the second split groove was formed by the etching method, the process steps were complicated, the groove width was larger than that of the scribe, and the chip intake rate per single wafer was reduced.

【０２２２】実施の形態１１で述べたように、塩素をド
ーピングした厚膜の窒化物半導体膜７００を種基板上に
成長した場合は、ウエハー自体の反りが小さく、前記刃
の接触応力もしくは方向によって粉々に割れることは無
かった。As described in the eleventh embodiment, when a thick nitride semiconductor film 700 doped with chlorine is grown on a seed substrate, the warpage of the wafer itself is small, and depending on the contact stress or direction of the blade. It did not shatter.

【０２２３】塩素ドーピングされなかった場合の本実施
の形態の効果についても実施の形態１１と同様である。The effect of this embodiment when chlorine doping is not performed is the same as that of the eleventh embodiment.

【０２２４】本実施の形態では、第１の割り溝の形成に
ダイシングを使用したが、ウエットエッチングやドライ
エッチング等による化学的な方法で溝を形成しても良
い。ドライエッチングであれば、例えば、反応性イオン
エッチング法、イオンミリング法、集束イオンビーム
法、ＥＣＲエッチング法等の手法を用いることができ
る。ウエットエッチングは、例えば、フッ酸、熱燐酸、
熱燐酸と硫酸の混合溶液等がある。物理的な溝形成方法
としては、本実施の形態で紹介したダイシングによるハ
ーフカットの他、スクライブ等を使用しても良い。しか
しながら、第１の割り溝は、第２の割り溝幅よりも広く
しなければならないため、スクライブによる第１の割り
溝形成は、あまり好ましいとはいえない。In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. In the case of dry etching, for example, techniques such as a reactive ion etching method, an ion milling method, a focused ion beam method, and an ECR etching method can be used. Wet etching includes, for example, hydrofluoric acid, hot phosphoric acid,
There is a mixed solution of hot phosphoric acid and sulfuric acid. As a physical groove forming method, scribe or the like may be used in addition to half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the formation of the first split groove by scribing is not very preferable.

【０２２５】また、本実施の形態では、第２の割り溝幅
の形成にドライエッチングを使用したが、ウエットエッ
チング法、ダイシング、スクライブ等を使用しても構わ
ない。しかしながら、本実施の形態の第２の割り溝は、
ドライエッチング法またはウエットエッチング法が最も
好ましい。なぜならば、これらのエッチング法を利用す
ることにより、溝形成による窒化物半導体発光層への損
傷を抑えることができるためである。ただし、前記エッ
チング法を行うためには、リソグラフィー技術によるマ
スク処理を行う必要がある。In this embodiment, dry etching is used to form the second split groove width. However, wet etching, dicing, scribe, etc. may be used. However, the second split groove in the present embodiment is
Dry etching or wet etching is most preferred. This is because by using these etching methods, damage to the nitride semiconductor light emitting layer due to the formation of the groove can be suppressed. However, in order to perform the etching method, it is necessary to perform a mask process by a lithography technique.

【０２２６】さらに、図１（ｃ）に示すように割り溝の
中のエッジ部分にのみ、一対の欠け溝を形成して素子分
割しても良い。この場合、第１の割り溝底部から第２割
り溝底部までの切断距離が、１５０μｍ以下であること
が好ましい。ただし、前記切断距離は、窒化物半導体厚
膜中に塩素ドーピングされている場合の厚みである。Further, as shown in FIG. 1 (c), a pair of cutout grooves may be formed only at the edge portion in the split groove to divide the element. In this case, the cutting distance from the bottom of the first split groove to the bottom of the second split groove is preferably 150 μm or less. However, the cutting distance is a thickness when the nitride semiconductor thick film is doped with chlorine.

【０２２７】また、本実施の形態で、サファイア種基板
を研磨して１５０μｍ程度まで薄くしたが、本発明者ら
による実験によると、サファイア種基板の厚さは２５０
μｍ以下が好ましく、さらに好ましくは２００μｍ以下
が好ましかった。Further, in the present embodiment, the sapphire seed substrate was polished to a thickness of about 150 μm, but according to an experiment conducted by the present inventors, the thickness of the sapphire seed substrate was 250 μm.
μm or less, more preferably 200 μm or less.

【０２２８】本実施の形態の特徴は、第１の割り溝底部
が塩素ドーピングされた窒化物半導体膜まで達している
こと、第２の割り溝底部が窒化物半導体発光層よりも下
方に位置すること、第１の割り溝底部と第２の割り溝底
部との切断距離を短くしていることである。前記切断距
離は、２００μｍ以下が好ましく、さらに好ましくは１
５０μｍ以下、５０μｍ以上である。The features of this embodiment are that the bottom of the first split groove reaches the nitride semiconductor film doped with chlorine, and the bottom of the second split groove is located below the nitride semiconductor light emitting layer. That is, the cutting distance between the bottom of the first split groove and the bottom of the second split groove is shortened. The cutting distance is preferably 200 μm or less, more preferably 1 μm or less.
50 μm or less, 50 μm or more.

【０２２９】本実施の形態は、上記特徴を包含していれ
ば、実施の形態４のチップ分割方法を用いても構わな
い。This embodiment may use the chip dividing method of the fourth embodiment as long as the above features are included.

【０２３０】（実施の形態１３）本実施の形態１３は、
実施の形態１から１０までにおいて、Ｃ面窒化物半導体
基板を用いた場合の、割り溝形成方向とチップ形状につ
いて述べる。ただし、下記で述べる方向は、窒化物半導
体に対する方位である。(Embodiment 13) Embodiment 13
In the first to tenth embodiments, a description will be given of the direction in which the groove is formed and the chip shape when a C-plane nitride semiconductor substrate is used. However, the directions described below are the directions with respect to the nitride semiconductor.

【０２３１】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、＜１１−２０＞方向が好ましく、次に
＜１−１００＞方向である。前記方向から、±５°程度
までずれていても良い。前記＜１１−２０＞方向に沿っ
て割り溝を形成し、分割してできる端面は｛１−１０
０｝面である。また、前記＜１−１００＞方向に沿って
割り溝を形成し、分割してできる端面は、｛１１−２
０｝面である。In consideration of the ease of chip division, the forming direction of the split groove is preferably the <11-20> direction, and then the <1-100> direction. It may be shifted from the above direction by about ± 5 °. A split groove is formed along the <11-20> direction, and an end face formed by splitting is {1-10}.
0 ° plane. In addition, a split groove is formed along the <1-100> direction, and an end face formed by dividing is {11-2}.
0 ° plane.

【０２３２】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形、長方形、正三角形、菱形、
平行四辺形、台形、正六角形がある。割り溝の形成方向
が、少なくとも＜１１−２０＞方向を含むように、上記
チップ形状に分割することが好ましい。例えば、割り溝
の形成方向が＜１１−２０＞方向のみで構成された、正
三角形、菱形、台形、正六角形の、チップ形状の場合、
チップ分割が容易な方向であるため、チップ分割の歩留
まりは良好である。上記チップ形状の内、長方形を選択
した場合、長方形の長辺Ｌと短辺Ｓの比が、Ｌ／Ｓ＝
１．０１〜４が好ましい。さらに好ましくは、前記長方
形の短辺の方向が＜１−１００＞方向で、長辺の方向が
＜１１−２０＞方向である。これは、チップ分割の容易
な＜１１−２０＞方向を、多く割り溝形成し、逆に、前
記方向と比べてチップ分割の困難な＜１−１００＞方向
を少なく溝形成するためである。The chip shapes formed by the combination of these directions are square, rectangle, equilateral triangle, rhombus,
There are parallelograms, trapezoids, and regular hexagons. It is preferable to divide the chip into the above-described chip shape so that the forming direction of the split groove includes at least the <11-20> direction. For example, in the case of a chip shape of a regular triangle, a rhombus, a trapezoid, a regular hexagon in which the forming direction of the dividing groove is configured only in the <11-20> direction,
Since the chip division is easy, the chip division yield is good. When a rectangle is selected from the above chip shapes, the ratio of the long side L to the short side S of the rectangle is L / S =
1.01 to 4 are preferred. More preferably, the direction of the short side of the rectangle is the <1-100> direction, and the direction of the long side is the <11-20> direction. This is because grooves are formed in the <11-20> direction where chip division is easy, and grooves are formed in the <1-100> direction where chip division is more difficult than in the above directions.

【０２３３】また、上記方位関係に則して、チップ分割
の困難な方向を短辺に溝形成して分割する場合、Ｌ／Ｓ
比が１よりも大きいため、てこの原理から、効率良くチ
ップ分割の困難な割り溝に力を加えることができ、チッ
プ分割を容易にすることができる。例えば、Ｌ／Ｓ比が
４の場合、通常のチップ分割時の、４倍の力で割ること
ができる。上記Ｌ／Ｓ比の上限を４にしているのは、チ
ップを発光ダイオードのステム上にパッケージする際
に、配置しにくいためである。従って、チップ分割を目
的とする場合は、Ｌ／Ｓが４よりも大きくなってもかま
わない。Further, in the case where the direction in which chip division is difficult is formed by forming a groove in the short side and divided in accordance with the above orientation relationship, L / S
Since the ratio is greater than 1, the lever can be used to efficiently apply a force to the dividing groove, which is difficult to divide the chip, and to easily divide the chip. For example, when the L / S ratio is 4, it can be divided by four times the force of normal chip division. The upper limit of the L / S ratio is set to 4 because it is difficult to arrange the chip when packaging it on the stem of the light emitting diode. Therefore, when the purpose is chip division, L / S may be larger than 4.

【０２３４】（実施の形態１４）本実施の形態１４は、
実施の形態１から１０までにおいて、Ｍ面窒化物半導体
基板を用いた場合の、割り溝形成方向とチップ形状につ
いて述べる。ただし、下記で述べる方向は、窒化物半導
体に対する方位である。(Embodiment 14) Embodiment 14
In the first to tenth embodiments, a description will be given of a direction of forming a split groove and a chip shape when an M-plane nitride semiconductor substrate is used. However, the directions described below are the directions with respect to the nitride semiconductor.

【０２３５】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、＜０００１＞方向が好ましく、次に＜
２−１−１０＞方向である。前記方向から、±５°程度
までずれていても良い。前記＜０００１＞方向に沿って
割り溝を形成し、分割してできる端面は｛２−１−１
０｝面である。また、前記＜２−１−１０＞方向に沿っ
て割り溝を形成し、分割してできる端面は、｛０００
１｝面である。In consideration of the ease of chip division, the direction of forming the split grooves is preferably in the <0001> direction, and then in the <0001> direction.
2-1-10> direction. It may be shifted from the above direction by about ± 5 °. A split groove is formed along the <0001> direction, and an end face formed by splitting is {2-1-1}.
0 ° plane. Further, a split groove is formed along the <2-1-10> direction, and an end face formed by division is $ 000.
1｝ plane.

【０２３６】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形と長方形がある。The shapes of the chips formed by combining these directions include a square and a rectangle.

【０２３７】上記チップ形状の内、長方形を選択した場
合、長方形の長辺Ｌと短辺Ｓの比が、Ｌ／Ｓ＝１．０１
〜４が好ましい。さらに好ましくは、前記長方形の短辺
の方向が＜２−１−１０＞方向で、長辺の方向が＜００
０１＞方向である。これは、チップ分割の容易な＜００
０１＞方向を、多く割り溝形成し、逆に、前記方向と比
べてチップ分割の困難な＜２−１−１０＞方向を少なく
溝形成するためである。When a rectangle is selected from the above chip shapes, the ratio of the long side L to the short side S of the rectangle is L / S = 1.01.
To 4 are preferable. More preferably, the direction of the short side of the rectangle is <2-1-10> direction, and the direction of the long side is <00-1.
01> direction. This is because <00
This is because grooves are formed in a large number in the <01> direction, and conversely, grooves are formed in a small number in the <2-1-10> direction in which chip division is more difficult than in the above directions.

【０２３８】また、上記方位関係に則して、チップ分割
の困難な方向を短辺に溝形成して分割する場合、Ｌ／Ｓ
比が１よりも大きいため、てこの原理から、効率良くチ
ップ分割の困難な割り溝に力を加えることができ、チッ
プ分割を容易にすることができる。例えば、Ｌ／Ｓ比が
４の場合、通常のチップ分割時の、４倍の力で割ること
ができる。上記Ｌ／Ｓ比の上限を４にしているのは、チ
ップを発光ダイオードのステム上にパッケージする際
に、配置しにくいためである。従って、チップ分割を目
的とする場合は、Ｌ／Ｓが４よりも大きくなってもかま
わない。In accordance with the above azimuth relationship, when the direction in which chip division is difficult is formed by forming a groove on the short side, L / S
Since the ratio is greater than 1, the lever can be used to efficiently apply a force to the dividing groove, which is difficult to divide the chip, and to easily divide the chip. For example, when the L / S ratio is 4, it can be divided by four times the force of normal chip division. The upper limit of the L / S ratio is set to 4 because it is difficult to arrange the chip when packaging it on the stem of the light emitting diode. Therefore, when the purpose is chip division, L / S may be larger than 4.

【０２３９】（実施の形態１５）本実施の形態１４は、
実施の形態１から１０までにおいて、Ｒ面窒化物半導体
基板を用いた場合の、割り溝形成方向とチップ形状につ
いて述べる。ただし、下記で述べる方向は、窒化物半導
体に対する方位である。(Embodiment 15) Embodiment 14 is directed to
In the first to tenth embodiments, a description will be given of the direction in which the groove is formed and the chip shape when an R-plane nitride semiconductor substrate is used. However, the directions described below are the directions with respect to the nitride semiconductor.

【０２４０】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、＜０−１１１＞方向が好ましく、次に
＜２−１−１０＞方向である。前記方向から、±５°程
度までずれていても良い。前記＜０−１１１＞方向に沿
って割り溝を形成し、分割してできる端面は｛２−１−
１０｝面である。また、前記＜２−１−１０＞方向に沿
って割り溝を形成し、分割してできる端面は、｛０−１
１１｝面である。In consideration of the ease of chip division, the forming direction of the dividing groove is preferably the <0-111> direction, and then the <2-1-10> direction. It may be shifted from the above direction by about ± 5 °. A split groove is formed along the <0-111> direction, and an end face formed by splitting is {2-1}.
10 ° plane. Further, a split groove is formed along the <2-1-10> direction, and an end face formed by splitting is {0-1}.
11 ° plane.

【０２４１】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形と長方形がある。The shapes of the chips formed by combining these directions include a square and a rectangle.

【０２４２】上記チップ形状の内、長方形を選択した場
合、長方形の長辺Ｌと短辺Ｓの比が、Ｌ／Ｓ＝１．０１
〜４が好ましい。さらに好ましくは、前記長方形の短辺
の方向が＜２−１−１０＞方向で、長辺の方向が＜０−
１１１＞方向である。これは、チップ分割の容易な＜０
−１１１＞方向を、多く割り溝形成し、逆に、前記方向
と比べてチップ分割の困難な＜２−１−１０＞方向を少
なく溝形成するためである。When a rectangle is selected from the above chip shapes, the ratio of the long side L to the short side S of the rectangle is L / S = 1.01.
To 4 are preferable. More preferably, the direction of the short side of the rectangle is <2-1-10> direction, and the direction of the long side is <0-
111> direction. This is because <0 which is easy for chip division.
This is because a large number of grooves are formed in the −111> direction, and conversely, a small number of grooves are formed in the <2-1-10> direction in which chip division is more difficult than in the above-described direction.

【０２４３】また、上記方位関係に則して、チップ分割
の困難な方向を短辺に溝形成して分割する場合、Ｌ／Ｓ
比が１よりも大きいため、てこの原理から、効率良くチ
ップ分割の困難な割り溝に力を加えることができ、チッ
プ分割を容易にすることができる。例えば、Ｌ／Ｓ比が
４の場合、通常のチップ分割時の、４倍の力で割ること
ができる。上記Ｌ／Ｓ比の上限を４にしているのは、チ
ップを発光ダイオードのステム上にパッケージする際
に、配置しにくいためである。従って、チップ分割を目
的とする場合は、Ｌ／Ｓが４よりも大きくなってもかま
わない。In accordance with the above azimuth relationship, when the direction in which chip division is difficult is formed by forming grooves in the short side, L / S
Since the ratio is greater than 1, the lever can be used to efficiently apply a force to the dividing groove, which is difficult to divide the chip, and to easily divide the chip. For example, when the L / S ratio is 4, it can be divided by four times the force of normal chip division. The upper limit of the L / S ratio is set to 4 because it is difficult to arrange the chip when packaging it on the stem of the light emitting diode. Therefore, when the purpose is chip division, L / S may be larger than 4.

【０２４４】（実施の形態１６）本実施の形態１４は、
実施の形態１から１０までにおいて、Ａ面窒化物半導体
基板を用いた場合の、割り溝形成方向とチップ形状につ
いて述べる。ただし、下記で述べる方向は、窒化物半導
体に対する方位である。(Embodiment 16) Embodiment 14
In the first to tenth embodiments, a description will be given of a direction of forming a split groove and a chip shape when an A-plane nitride semiconductor substrate is used. However, the directions described below are the directions with respect to the nitride semiconductor.

【０２４５】チップ分割の容易性を考慮した場合、割り
溝の形成方向は、＜０００１＞方向もしくは、＜０１−
１０＞方向から５７．６°の方向が好ましく、次に＜０
１−１０＞方向である。前記方向から、±５°程度まで
ずれていても良い。前記＜０００１＞方向に沿って割り
溝を形成し、分割してできる端面は｛０１−１０｝面で
ある。また、前記＜０１−１０＞方向から５７．６°の
方向に沿って割り溝を形成し、分割してできる端面は、
｛０１−１２｝面である。また、前記＜０１−１０＞方
向に沿って割り溝を形成し、分割してできる端面は、
｛０００１｝面である。When the ease of chip division is taken into consideration, the direction of formation of the split groove is either the <0001> direction or the <01-
The direction of 57.6 ° from the 10> direction is preferred, and then <0.
1-10> direction. It may be shifted from the above direction by about ± 5 °. An end face formed by forming a dividing groove along the <0001> direction and dividing the plane is a {01-10} plane. Further, a split groove is formed along the direction of 57.6 ° from the <01-10> direction, and an end face formed by division is as follows:
The {01-12} plane. Further, a split groove is formed along the <01-10> direction, and an end face formed by division is as follows:
{0001} plane.

【０２４６】これらの方向の組み合わせによって形成さ
れるチップ形状は、正方形、長方形、三角形、平行四辺
形、台形がある。割り溝の形成方向が、少なくとも＜０
００１＞方向もしくは＜０１−１０＞方向から５７．６
°の方向を含むように、上記チップ形状に分割すること
が好ましい。The shapes of the chips formed by combining these directions include a square, a rectangle, a triangle, a parallelogram, and a trapezoid. The formation direction of the split groove is at least <0
57.6 from <001> direction or <01-10> direction
It is preferable to divide the chip into the above-mentioned chip shape so as to include the direction of the angle.

【０２４７】上記チップ形状の内、＜０００１＞方向と
＜０１−１０＞方向から５７．６°の方向を含むよう
に、三角形形状もしくは平行四辺形形状にチップ分割し
た場合、共に、チップ分割が容易な方向であるため、チ
ップ分割の歩留まりは良好である。上記チップ形状の
内、＜０１−１０＞方向と＜０１−１０＞方向から５
７．６°の方向を含むように、平行四辺形形状にチップ
分割した場合、前記平行四辺形の短辺の方向が＜０１−
１０＞方向で、長辺の方向が＜０１−１０＞方向から５
７．６°の方向である。これは、チップ分割の容易な＜
０１−１０＞方向から５７．６°の方向を、多く割り溝
形成し、逆に、前記方向と比べてチップ分割の困難な＜
０１−１０＞方向を少なく溝形成するためである。When the chip is divided into a triangular shape or a parallelogram shape so as to include a direction of 57.6 ° from the <0001> direction and the <01-10> direction, both of the chip shapes are divided. Since the direction is easy, the yield of chip division is good. Of the chip shapes, 5 from the <01-10> direction and the <01-10> direction
When the chip is divided into parallelogram shapes so as to include the direction of 7.6 °, the direction of the short side of the parallelogram is <01−
10> direction, the direction of the long side is 5 from the <01-10> direction.
The direction is 7.6 °. This is easy for chip division <
A large number of grooves are formed in the direction of 57.6 ° from the <01-10> direction, and conversely, it is difficult to divide the chip as compared with the above direction.
This is for forming a groove with a small number of directions.

【０２４８】また、上記チップ形状の内、長方形を選択
した場合、長方形の長辺Ｌと短辺Ｓの比が、Ｌ／Ｓ＝
１．０１〜４が好ましい。さらに好ましくは、前記長方
形の短辺の方向が＜０１−１０＞方向で、長辺の方向が
＜０００１＞方向である。これは、チップ分割の容易な
＜０００１＞方向を、多く割り溝形成し、逆に、前記方
向と比べてチップ分割の困難な＜０１−１０＞方向を少
なく溝形成するためである。また、前記長方形形状の方
位関係に則して、チップ分割の困難な方向を短辺に溝形
成して分割する場合、Ｌ／Ｓ比が１よりも大きいため、
てこの原理から、効率良くチップ分割の困難な割り溝に
力を加えることができ、チップ分割を容易にすることが
できる。例えば、Ｌ／Ｓ比が４の場合、通常のチップ分
割時の、４倍の力で割ることができる。上記Ｌ／Ｓ比の
上限を４にしているのは、チップを発光ダイオードのス
テム上にパッケージする際に、配置しにくいためであ
る。従って、チップ分割を目的とする場合は、Ｌ／Ｓが
４よりも大きくなってもかまわない。When a rectangle is selected from the above chip shapes, the ratio of the long side L to the short side S of the rectangle is L / S =
1.01 to 4 are preferred. More preferably, the direction of the short side of the rectangle is the <01-10> direction, and the direction of the long side is the <0001> direction. This is because grooves are formed in the <0001> direction where chip division is easy, and grooves are formed in the <01-10> direction in which chip division is more difficult than in the above direction. Further, in the case where the direction in which chip division is difficult is formed by forming a groove on the short side and divided according to the orientation relationship of the rectangular shape, the L / S ratio is larger than 1,
From the principle of leverage, a force can be efficiently applied to the dividing groove in which chip division is difficult, and chip division can be facilitated. For example, when the L / S ratio is 4, it can be divided by four times the force of normal chip division. The upper limit of the L / S ratio is set to 4 because it is difficult to arrange the chip when packaging it on the stem of the light emitting diode. Therefore, when the purpose is chip division, L / S may be larger than 4.

【０２４９】（実施の形態１７）本実施の形態では、窒
化物半導体レーザ素子を用いて、該素子の端面形成とチ
ップ分割について説明する。(Embodiment 17) In this embodiment, formation of an end face of a nitride semiconductor laser device and chip division will be described.

【０２５０】まず、ｎ型ＧａＮ基板８００の製造方法に
ついて説明する。First, a method for manufacturing the n-type GaN substrate 800 will be described.

【０２５１】図８（ａ）は、種基板１１、ｎ型ＧａＮ基
板８００から構成されていて、ｎ型ＧａＮ基板８００
は、低温バッファ層１５、ｎ型ＧａＮ膜２１、誘電体膜
３１、塩素ドーピングされたｎ型ＧａＮ厚膜４１から構
成されている。FIG. 8A shows a structure including a seed substrate 11 and an n-type GaN substrate 800.
Comprises a low-temperature buffer layer 15, an n-type GaN film 21, a dielectric film 31, and an n-type GaN thick film 41 doped with chlorine.

【０２５２】ＭＯＣＶＤ法で種基板１１上に低温バッフ
ァ層１５を５５０℃で積層する。次に、１０５０℃の成
長温度でＳｉをドーピングしながら、１μｍからなるｎ
型ＧａＮ膜２１を作製する。ｎ型ＧａＮ膜２１を作製
後、ＭＯＣＶＤ装置から、前記ウエハーを取りだし、ス
パッター法、ＣＶＤ法もしくはＥＢ蒸着法を用いて誘電
体膜３１を１００ｎｍ形成し、リソグラフィー技術で、
前記誘電体膜３１を周期的なストライプ状パターンに加
工する。前記ストライプ形状は、ｎ型ＧａＮ膜２１に対
して＜１−１００＞方向にストライプを形成して、前記
方向に対して垂直方向の＜１１−２０＞方向にストライ
プ幅５μｍ、ピッチ１０μｍの周期的ストライプ状パタ
ーンを形成した。続いて、前記ストライプ形状に加工し
た誘電体膜３１の付いたウエハーをＨＶＰＥ装置中にセ
ットし、成長温度１１００℃、Ｓｉ濃度３×１０18／ｃ
ｍ3、塩素濃度１×１０17／ｃｍ3をドーピングしなが
ら、３５０μｍの塩素ドーピングされたｎ型ＧａＮ厚膜
４１を積層する。The low-temperature buffer layer 15 is laminated on the seed substrate 11 at 550 ° C. by MOCVD. Next, while doping with Si at a growth temperature of 1050 ° C., n of 1 μm
A GaN film 21 is formed. After manufacturing the n-type GaN film 21, the wafer is taken out from the MOCVD apparatus, and a dielectric film 31 is formed to a thickness of 100 nm by using a sputtering method, a CVD method, or an EB vapor deposition method.
The dielectric film 31 is processed into a periodic stripe pattern. The stripe shape is such that a stripe is formed in the <1-100> direction with respect to the n-type GaN film 21 and the stripe width is 5 μm and the pitch is 10 μm in the <11-20> direction perpendicular to the direction. A stripe pattern was formed. Subsequently, the wafer having the dielectric film 31 processed into the stripe shape is set in an HVPE apparatus, and the growth temperature is 1100 ° C., and the Si concentration is 3 × 10 18 / c.
An n-type GaN thick film 41 doped with 350 μm of chlorine is deposited while doping with m 3 and a chlorine concentration of 1 × 10 17 / cm 3 .

【０２５３】上記製造方法によってｎ型ＧａＮ厚膜４１
を形成後、ウエハーをＨＶＰＥ装置から取り出し、研磨
機で前記種基板１１を剥ぎ取り、ｎ型ＧａＮ基板８００
を作製した。ｎ型ＧａＮ基板８００は、低温バッファ層
１５を含んでいても良いし、含んでいなくとも良い。同
様に、ｎ型ＧａＮ基板８００は、誘電体膜３１を含んで
いても良いし、含んでいなくとも良い。また、窒化物半
導体レーザ素子構造を作製後に、該種基板を削除しても
よい。According to the above manufacturing method, the n-type GaN thick film 41
Is formed, the wafer is taken out of the HVPE apparatus, the seed substrate 11 is peeled off with a polishing machine, and the n-type GaN substrate 800
Was prepared. The n-type GaN substrate 800 may or may not include the low-temperature buffer layer 15. Similarly, the n-type GaN substrate 800 may or may not include the dielectric film 31. Further, the seed substrate may be deleted after manufacturing the nitride semiconductor laser device structure.

【０２５４】上記ｎ型ＧａＮ基板８００の製造方法にお
いて、種基板は、Ｃ面サファイア、Ｍ面サファイア、Ａ
面サファイア、Ｒ面サファイア、ＧａＡｓ、ＺｎＯ、Ｍ
ｇＯ、スピネル、Ｓｉ、Ｇｅの何れかを用いれば良い。
低温バッファ層１５は、４５０℃から６００℃の成長温
度で形成した低温ＧａＮバッファ層、低温ＡｌＮバッフ
ァ層、低温ＡｌxＧａ1-xＮバッファ層（０＜ｘ＜１）、
低温ＩｎyＧａ1-yＮバッファ層（０＜ｙ≦１）の何れか
を用いれば良い。誘電体膜３１は、ＳｉＯ2膜、ＳｉＮx
膜、ＴｉＯ2膜、Ａｌ2Ｏ3膜の何れかであれば良い。ｎ
型ＧａＮ膜２１は、ｎ型ＡｌzＧａ1-zＮ膜（０＜ｚ＜
１）で有っても良い。In the method for manufacturing the n-type GaN substrate 800, the seed substrate is a C-plane sapphire, an M-plane sapphire,
Plane sapphire, R plane sapphire, GaAs, ZnO, M
Any of gO, spinel, Si, and Ge may be used.
The low-temperature buffer layer 15 includes a low-temperature GaN buffer layer, a low-temperature AlN buffer layer, a low-temperature Al x Ga 1-x N buffer layer (0 <x <1) formed at a growth temperature of 450 ° C. to 600 ° C.
Any of the low-temperature In y Ga 1-y N buffer layers (0 <y ≦ 1) may be used. The dielectric film 31 is made of a SiO 2 film, SiN x
Any of a film, a TiO 2 film, and an Al 2 O 3 film may be used. n
Type GaN film 21 is an n-type Al z Ga 1 -z N film (0 <z <
It may be 1).

【０２５５】塩素ドーピングされたｎ型ＧａＮ厚膜４１
は、塩素ドーピングされたｎ型Ａｌ wＧａ1-wＮ厚膜（０
＜ｗ≦１）であっても良い。塩素濃度は上記実施の形態
と同様に１×１０14／ｃｍ3以上ドーピングされていれ
ば良く、厚膜は２０μｍ以上あれば良い。Chlorine-doped n-type GaN thick film 41
Is n-type Al doped with chlorine wGa1-wN thick film (0
<W ≦ 1). In the above embodiment, the chlorine concentration
1 × 10 as in14/ CmThreeAbove doping
The thickness may be 20 μm or more.

【０２５６】上記ｎ型ＧａＮ基板８００の製造方法にお
いて、特に、種基板がＳｉの場合は以下のようにして製
造する。In the method of manufacturing the n-type GaN substrate 800, particularly when the seed substrate is Si, the n-type GaN substrate 800 is manufactured as follows.

【０２５７】まず、ＭＯＣＶＤ法でＳｉ種基板１１（厚
み４００μｍ）上に厚み１μｍのｎ型ＡｌＧａＮ膜２１
を積層し、ＭＯＣＶＤ装置から取り出す。ただし、図８
（ａ）に示した低温バッファ層１５は、積層しない方が
よい。また、本発明者らの知見によると、前記ｎ型Ａｌ
ＧａＮ膜２１は、少なくとも１０００℃以上の高い温度
で成長し、少なくともＡｌを含む窒化物半導体膜でなけ
ればならなかった。前記条件以外だと、Ｓｉ種基板上に
窒化物半導体が膜成長しなかった。First, a 1 μm thick n-type AlGaN film 21 is formed on a Si seed substrate 11 (400 μm thick) by MOCVD.
Are stacked and removed from the MOCVD apparatus. However, FIG.
The low-temperature buffer layer 15 shown in FIG. According to the findings of the present inventors, the n-type Al
The GaN film 21 must be a nitride semiconductor film grown at a high temperature of at least 1000 ° C. and containing at least Al. Except for the above conditions, the nitride semiconductor did not grow on the Si seed substrate.

【０２５８】次に、上記製造方法と同様に、誘電体膜３
１を形成し、リソグラフィー技術により、ストライプ状
に加工する。続いて、ＨＶＰＥ装置に前記ウエハーをセ
ットし、塩素とＳｉをドーピングしながら、ｎ型ＧａＮ
厚膜４１を形成する。塩素濃度は上記実施の形態と同様
に１×１０14／ｃｍ3以上ドーピングされていれば良
く、厚膜は２０μｍ以上あれば良い。上記製造方法と同
様の方法を必要とする種基板は、６Ｈ−ＳｉＣ種基板、
４Ｈ−ＳｉＣ種基板、３Ｃ−ＳｉＣ種基板である。Next, the dielectric film 3 is formed in the same manner as in the above manufacturing method.
1 is formed and processed into a stripe shape by lithography technology. Subsequently, the wafer was set in an HVPE device, and n-type GaN was doped while doping with chlorine and Si.
A thick film 41 is formed. The chlorine concentration may be 1 × 10 14 / cm 3 or more as in the above embodiment, and the thickness of the thick film may be 20 μm or more. The seed substrate requiring the same method as the above manufacturing method is a 6H-SiC seed substrate,
It is a 4H-SiC seed substrate and a 3C-SiC seed substrate.

【０２５９】次に、上記ｎ型ＧａＮ基板８００を用い
て、窒化物半導体レーザ素子の製造方法について説明す
る。Next, a method for manufacturing a nitride semiconductor laser device using the n-type GaN substrate 800 will be described.

【０２６０】図８（ｂ）は、窒化物半導体レーザ構造を
示しており、ｎ型ＧａＮ基板８００、ｎ型ＧａＮバッフ
ァ層８０１、ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層８０２、
ｎ型ＧａＮ光ガイド層８０３、活性層８０４、ｐ型Ａｌ
0.26Ｇａ0.8Ｎキャリアブロック層８０５、ｐ型ＧａＮ
光ガイド層８０６、ｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層８
０７、ｐ型ＧａＮコンタクト層８０８から構成されてい
る。FIG. 8B shows a nitride semiconductor laser structure, in which an n-type GaN substrate 800, an n-type GaN buffer layer 801, an n-type Al 0.1 Ga 0.9 N cladding layer 802,
n-type GaN light guide layer 803, active layer 804, p-type Al
0.26 Ga 0.8 N carrier block layer 805, p-type GaN
Light guide layer 806, p-type Al 0.1 Ga 0.9 N clad layer 8
07, a p-type GaN contact layer 808.

【０２６１】前記ｎ型ＧａＮ基板８００の塩素濃度およ
び、Ｓｉ濃度は塩素ドープｎ型ＧａＮ厚膜４１と同じで
ある。次に、ＭＯＣＶＤ装置に、前記ｎ型ＧａＮ基板８
００をセットし、１０５０℃の成長温度でｎ型ＧａＮバ
ッファ層８０１を１μｍ形成した。このｎ型ＧａＮバッ
ファ層８０１は、種基板１１からｎ型ＧａＮ基板８００
を剥ぎ取るときに生じた、ｎ型ＧａＮ基板８００の表面
歪みの緩和、表面モフォロジーや表面凹凸の改善（平坦
化）を目的に設けた層であり、無くても構わない。しか
しながら、ｎ型ＧａＮ厚膜４１に塩素をドーピングして
いる場合は、表面モフォロジーが悪化する傾向にあるた
め、本実施の形態のようにｎ型ＧａＮバッファ層８０１
を設けた方が好ましい。また、ｎ型ＧａＮバッファ層８
０１は、ｎ型ＡｌxＧａ1-xＮバッファ層（０＜ｘ≦０．
３）であっても良い。The chlorine concentration and the Si concentration of the n-type GaN substrate 800 are the same as those of the chlorine-doped n-type GaN thick film 41. Next, the n-type GaN substrate 8 is placed in a MOCVD apparatus.
00 was set, and an n-type GaN buffer layer 801 was formed to a thickness of 1 μm at a growth temperature of 1050 ° C. The n-type GaN buffer layer 801 is formed from the seed substrate 11 to the n-type GaN substrate 800
This layer is provided for the purpose of alleviating the surface distortion of the n-type GaN substrate 800 and improving the surface morphology and surface irregularities (flattening) generated when the n-type GaN substrate 800 is stripped, and may be omitted. However, when the n-type GaN thick film 41 is doped with chlorine, the surface morphology tends to deteriorate, so that the n-type GaN buffer layer 801 as in the present embodiment is used.
Is preferably provided. Further, the n-type GaN buffer layer 8
01 is an n-type Al x Ga 1 -xN buffer layer (0 <x ≦ 0.
3).

【０２６２】次に、１．０μmの厚さのn型Ａｌ0.1Ｇａ
0.9Ｎクラッド層８０２を成長する。さらに、厚さ0.1μ
mのｎ型ＧａＮ光ガイド層８０３を成長する。ｎ型Ｇａ
Ｎ光ガイド層８０３成長後、基板の温度を７００℃〜８
００℃程度に下げ、複数の、厚さ４ｎｍのＩｎ0.15Ｇａ
0.85Ｎ井戸層と厚さ１０ｎｍのＩｎ0.26ＧａＮ障壁層よ
り構成される活性層８０４（多重量子井戸構造。本実施
の形態の活性層は、３周期の障壁層と井戸層を形成し、
その後、障壁層を成長している。）を成長する。その
際、Ｓｉをドーピングしてもよいし、ドーピングしなく
てもよい。Next, a 1.0 μm thick n-type Al 0.1 Ga
A 0.9 N cladding layer 802 is grown. Furthermore, thickness 0.1μ
An n-type GaN optical guide layer 803 of m is grown. n-type Ga
After growing the N light guide layer 803, the temperature of the substrate is set to 700 ° C. to 8
The temperature is lowered to about 00 ° C., and a plurality of 4 nm thick In 0.15 Ga
An active layer 804 (a multiple quantum well structure. The active layer 804 includes a 0.85 N well layer and a 10 nm thick In 0.26 GaN barrier layer.
Thereafter, a barrier layer is grown. Grow). At this time, Si may or may not be doped.

【０２６３】次に、基板温度を再び１０５０℃まで昇温
して、２０ｎｍの厚みのｐ型Ａｌ0. 2Ｇａ0.8Ｎよりなる
キャリアブロック層８０５を成長する。この際、Ｍｇを
ドーピングしても良いし、ドーピングしなくても良い。
また、該キャリアブロック層がなくても特に大きな支障
は生じない。[0263] Next, the substrate temperature was raised to again 1050 ° C., to grow a carrier block layer 805 composed of a 20nm thick p-type Al 0. 2 Ga 0.8 N. At this time, Mg may or may not be doped.
In addition, even if the carrier block layer is not provided, no particular trouble occurs.

【０２６４】その後、Ｍｇをドーピングしながら0.1μm
の厚さのp型ＧａＮ光ガイド層８０６を成長する。更
に、Ｍｇをドーピングしながら０．５μmの厚さのp型Ａ
ｌ0.1Ｇａ0.9Ｎよりなるクラッド層８０７を成長する。
最後に、Ｍｇをドーピングしながら０．１μmの厚みのp
型ＧａＮよりなるコンタクト層８０８を成長した。Then, while doping with Mg, 0.1 μm
A p-type GaN light guide layer 806 having a thickness of is grown. Further, while doping with Mg, the p-type A having a thickness of 0.5 μm is formed.
A cladding layer 807 of l 0.1 Ga 0.9 N is grown.
Finally, while doping with Mg, a p
A contact layer 808 of type GaN was grown.

【０２６５】この様にして、ｐ型ＧａＮコンタクト層８
０８を成長後、ＭＯＣＶＤ装置のリアクター内を全窒素
キャリアガスとＮＨ3に変えて、６０℃／分で温度を降
下させた。基板温度が８５０℃に達した時点で、ＮＨ3
の供給量を停止して、５分間、前記基板温度で待機して
から、室温まで降下させた。上記基板の保持温度は６５
０℃から９００℃の間が好ましく、待機時間は、３分以
上１５分以下が好ましかった。また、降下温度の到達速
度は、３０℃／分以上が好ましい。このようにして作製
された成長膜をラマン測定によって評価した結果、前記
手法により、従来、利用されているｐ型化アニールを行
わなくとも、成長後すでにｐ型化の特性を示していた。
また、ｐ型電極形成によるコンタクト抵抗も低減してい
た。ＳＩＭＳ測定を行った結果、残留水素濃度がｐ型Ｇ
ａＮコンタクト層８０８最表面近傍で３×１０18／ｃｍ
3以下であった。Thus, the p-type GaN contact layer 8
After growing 08, the inside of the reactor of the MOCVD apparatus was changed to total nitrogen carrier gas and NH 3 , and the temperature was lowered at 60 ° C./min. When the substrate temperature reaches 850 ° C., NH 3
Was stopped at the substrate temperature for 5 minutes and then lowered to room temperature. The holding temperature of the substrate is 65
The temperature was preferably between 0 ° C. and 900 ° C., and the waiting time was preferably 3 minutes or more and 15 minutes or less. Further, the reaching speed of the temperature drop is preferably 30 ° C./min or more. As a result of the Raman measurement of the grown film thus manufactured, the p-type characteristics were already exhibited after the growth by the above-described method without performing the conventionally used p-type annealing.
Further, the contact resistance due to the formation of the p-type electrode was also reduced. As a result of SIMS measurement, the residual hydrogen concentration was p-type G
3 × 10 18 / cm near the outermost surface of the aN contact layer 808
3 or less.

【０２６６】発明者らによる実験によると、成長膜を形
成後、ＮＨ3雰囲気中で基板温度を室温まで降下させた
とき、残留水素濃度が成長膜最表面近傍で高かったこと
から、成長膜最表面近傍の残留水素濃度は、成長終了後
のＮＨ3雰囲気が原因であると考えられる。この残留水
素は、ｐ型化不純物であるＭｇの活性化を妨げることが
知られている。前記残留水素濃度は、５×１０19／ｃｍ
3以下が好ましい。According to experiments by the inventors, when the substrate temperature was lowered to room temperature in an NH 3 atmosphere after the growth film was formed, the residual hydrogen concentration was high near the outermost surface of the growth film. It is considered that the residual hydrogen concentration near the surface is caused by the NH 3 atmosphere after the growth. It is known that this residual hydrogen prevents activation of Mg which is a p-type impurity. The residual hydrogen concentration is 5 × 10 19 / cm
3 or less is preferred.

【０２６７】この様にｐ型ＧａＮコンタクト層８０８成
長後に、キャリアガスをＮ2で置換し、ＮＨ3の供給量を
停止して所定の時間、成長温度を保持することによっ
て、ｐ型化を促し、成長膜最表面近傍の残留水素濃度を
下げ、コンタクト抵抗を低減できた。また、ｐ型電極形
成によるコンタクト抵抗をさらに低減する方法として、
成長膜最表面（ｐ型層の最表面）近傍をエッチングによ
り除去し、その除去面にｐ型電極を形成すると良い。成
長膜最表面（ｐ型層の最表面）を除去する層厚は、１０
ｎｍ以上が好ましく、特に上限値はないが、除去面近傍
の残留水素濃度が５×１０19／ｃｍ3以下になることが
好ましい。As described above, after growing the p-type GaN contact layer 808, the carrier gas is replaced with N 2 , the supply of NH 3 is stopped, and the growth temperature is maintained for a predetermined time to promote the p-type GaN contact layer 808. As a result, the residual hydrogen concentration near the outermost surface of the grown film was reduced, and the contact resistance was reduced. As a method of further reducing the contact resistance due to the formation of the p-type electrode,
Preferably, the vicinity of the outermost surface of the growth film (the outermost surface of the p-type layer) is removed by etching, and a p-type electrode is formed on the removed surface. The layer thickness for removing the outermost surface of the grown film (the outermost surface of the p-type layer) is 10
nm or more, and there is no particular upper limit, but it is preferable that the residual hydrogen concentration in the vicinity of the removed surface be 5 × 10 19 / cm 3 or less.

【０２６８】本実施の形態の活性層８０４は、３周期か
らなる多重量子井戸構造を作製したが、その他の周期構
造でも良く、井戸層のみの単一量子井戸構造でも良い。
活性層はＩｎyＧａ1-yＮ（０＜ｙ≦１）から構成されて
いれば良く、所望のレーザ発振波長に応じてＩｎ組成を
変化させればよい。Although the active layer 804 of the present embodiment has a multiple quantum well structure having three periods, it may have another periodic structure or a single quantum well structure having only a well layer.
The active layer may be made of In y Ga 1-y N (0 <y ≦ 1), and the In composition may be changed according to a desired laser oscillation wavelength.

【０２６９】ｐ型ＧａＮコンタクト層８０８のｐ型不純
物濃度は、ｐ型電極の形成位置に向かって、ｐ型不純物
濃度を多くした方が好ましい。このことによりｐ型電極
形成によるコンタクト抵抗が低減する。また、ｐ型化不
純物であるＭｇの活性化を妨げているｐ層中の残留水素
を除去するために、ｐ型層成長中に微量の酸素を混入さ
せてもよい。It is preferable that the p-type impurity concentration of the p-type GaN contact layer 808 be increased toward the formation position of the p-type electrode. This reduces the contact resistance due to the formation of the p-type electrode. Further, in order to remove residual hydrogen in the p-layer which prevents activation of Mg which is a p-type impurity, a trace amount of oxygen may be mixed during growth of the p-type layer.

【０２７０】以下に、上記窒化物半導体レーザ素子を形
成したウエハーのチップ分割について図８（ｃ）、
（ｄ）及び図９（ａ）、（ｂ）で説明する。ここで、結
晶成長側とは、基板側に対する反対側を指すものとす
る。FIG. 8 (c) shows a chip division of a wafer on which the nitride semiconductor laser device is formed.
This will be described with reference to FIG. 9D and FIGS. 9A and 9B. Here, the crystal growth side refers to the side opposite to the substrate side.

【０２７１】まず、上記ウエハーのＧａＮ基板側を研磨
機により研磨して、塩素ドーピングされたＧａＮ基板の
厚さを１００μｍにし、鏡面出しをする。次に、フッ酸
もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウ
エハーをエッチング処理する。このエッチング処理は、
研磨によって生じた表面歪み及び酸化膜を除去し、ｐ
型、ｎ型電極のコンタクト抵抗の低減と電極剥離を防止
するために行う。First, the GaN substrate side of the above-mentioned wafer is polished by a polishing machine to make the thickness of the GaN substrate doped with chlorine 100 μm and mirror-finished. Next, the wafer is etched with a mixed solution of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching process
Removal of surface distortion and oxide film caused by polishing, p
This is performed to reduce the contact resistance of the mold and n-type electrodes and to prevent electrode peeling.

【０２７２】次に、反応性イオンエッチング装置を用い
て、p型Ａｌ0.1Ｇａ0.9Ｎクラッド層８０７をｐ型Ｇａ
Ｎ光ガイド層８０６の手前まで掘り下げて、リッジスト
ライプ構造を形成して（リッジ部８２０）、屈折率導波
型レーザダイオードを作製する。リッジのストライプ方
向は、窒化物半導体の＜１−１００＞方向に形成した
（図９（ａ）、（ｂ））。Next, the p-type Al 0.1 Ga 0.9 N cladding layer 807 is formed using a reactive ion etching apparatus.
A ridge stripe structure is formed by digging down to a position just before the N light guide layer 806 (ridge portion 820) to manufacture a refractive index guided laser diode. The stripe direction of the ridge was formed in the <1-100> direction of the nitride semiconductor (FIGS. 9A and 9B).

【０２７３】次に、実施の形態４と同様に、結晶成長側
の面（ｐ型ＧａＮコンタクト層）に、反応性イオンエッ
チング法を用いて、割り溝の底部が活性層８０４の形成
位置よりも下方にくるように、深さ１μｍ、線幅１０μ
ｍ、ピッチ３００μｍの第２の割り溝８１３を形成した
（図９（ａ））。前記第２の割り溝は、ストライプ方向
と同方向の＜１−１００＞方向に沿って形成された。Next, in the same manner as in the fourth embodiment, the bottom of the split groove is formed on the crystal growth side surface (p-type GaN contact layer) by using 1 μm depth, 10 μm line width
A second split groove 813 having a pitch of 300 μm was formed (FIG. 9A). The second split groove was formed along the <1-100> direction which is the same direction as the stripe direction.

【０２７４】次に、ＳｉＯ2絶縁膜８０９を蒸着し、リ
ッジ部８２０のｐ型ＧａＮコンタクト層８０８の最表面
を露出させ、該露出部分（２μm幅）を被覆するよう
に、Ｐｄ（１０ｎｍ）／Ｍｏ（１０ｎｍ）／Ａｕ（１５
０ｎｍ）を順に蒸着させてｐ型電極８１０を形成する。
前記ｐ型電極８１０を形成した後、微量の酸素を導入し
ながら、４５０℃のＮ2雰囲気中でアニールを行った。
このことにより、ｐ型電極形成によるコンタクト抵抗の
低抵抗化が得られた。Next, a SiO 2 insulating film 809 is deposited to expose the outermost surface of the p-type GaN contact layer 808 in the ridge portion 820, and to cover the exposed portion (2 μm width) with Pd (10 nm) / Mo (10 nm) / Au (15
0 nm) in that order to form a p-type electrode 810.
After the formation of the p-type electrode 810, annealing was performed at 450 ° C. in an N 2 atmosphere while introducing a small amount of oxygen.
As a result, the contact resistance was reduced by forming the p-type electrode.

【０２７５】続いて、ウエハーを裏返しにして、ＧａＮ
基板側に、Ｔｉ（１５ｎｍ）／Ａｌ（１５０ｎｍ）によ
るｎ型電極８１１を、リソグラフィー技術でパターン形
成する。パターン形成するのは、ＧａＮ基板側から第２
の割り溝８１３の形成位置を確認するためである。Subsequently, the wafer was turned over and the GaN
An n-type electrode 811 of Ti (15 nm) / Al (150 nm) is patterned on the substrate side by lithography. The pattern is formed by the second from the GaN substrate side.
This is for confirming the formation position of the split groove 813.

【０２７６】次に、結晶成長側の面に粘着シートを貼付
し、ダイサーのテーブル上にＧａＮ基板側を上にして張
り付け、真空チャックで固定する。割り溝の形成位置を
図９（ｂ）に示す。固定後、ダイサーで、ＧａＮ基板側
の面上に、ピッチ３００μｍ、深さ２０μｍ、線幅５０
μｍの第１の割り溝８１２を形成する。ただし、第１の
割り溝８１２の形成位置は、前記第２の割り溝８１３の
線幅ほぼ中央に第１の割り溝８１２の線幅のほぼ中央が
一致するようにし、割り溝方向は、窒化物半導体に対し
て＜１−１００＞方向である。Next, an adhesive sheet is stuck on the surface on the crystal growth side, stuck on the dicer table with the GaN substrate side up, and fixed with a vacuum chuck. FIG. 9B shows the formation positions of the split grooves. After fixing, a dicer is applied on the surface on the GaN substrate side at a pitch of 300 μm, a depth of 20 μm, and a line width of 50 μm.
A first split groove 812 of μm is formed. However, the formation position of the first split groove 812 is set so that the line width of the first split groove 812 substantially coincides with the center of the line width of the second split groove 813. <1-100> direction with respect to the target semiconductor.

【０２７７】次に、第１の割り溝８１２の方向に対して
垂直の＜１１−２０＞方向に、ピッチ５００μｍ、深さ
２０μｍ、線幅３０μｍの第１の割り溝８１４を、ダイ
シングで形成する。Next, in the <11-20> direction perpendicular to the direction of the first split groove 812, a first split groove 814 having a pitch of 500 μm, a depth of 20 μm, and a line width of 30 μm is formed by dicing. .

【０２７８】ダイシング後、ウエハーをダイサー装置か
ら取りだし、続いて、スクライバーのテーブル上にＧａ
Ｎ基板側を上にして張り付け、真空チャックで固定す
る。固定後、スクライバーのダイヤモンド針で、第１の
割り溝８１４底部上のほぼ中央線に沿って、ピッチ５０
０μｍ、深さ３μｍ、線幅５μｍで一回スクライブす
る。この様にして第3の割り溝８１５を形成する。ただ
し、前記スクライブの方向は、窒化物半導体に対して＜
１１−２０＞方向である。After the dicing, the wafer was taken out of the dicer device, and then Ga was placed on the scriber table.
The substrate is attached with the N substrate side up and fixed with a vacuum chuck. After the fixing, the diamond needle of the scriber is used to create a pitch 50 along the approximate center line on the bottom of the first split groove 814.
A single scribe is performed at 0 μm, depth of 3 μm, and line width of 5 μm. Thus, the third split groove 815 is formed. However, the direction of the scribe is <
11-20> direction.

【０２７９】スクライブ後、真空チャックを解放し、ウ
エハーをテーブルから外し取り、ブレーキング装置で軽
くＧａＮ基板側から第３の割り溝８１５に沿ってへき開
し、レーザ素子のミラー端面を形成する（図８
（ｃ））。続いて、第１の割り溝８１２の方向に沿って
上記同様に、チップ分割を行う（図８（ｄ））。After scribing, the vacuum chuck is released, the wafer is removed from the table, and the wafer is lightly cleaved along the third split groove 815 from the GaN substrate side by a breaking device to form a mirror end face of the laser element (FIG. 8
(C)). Subsequently, chip division is performed in the same manner as described above along the direction of the first split groove 812 (FIG. 8D).

【０２８０】このようにして、２インチφのウエハーか
らレーザ素子チップを多数得た。チップのミラー端面や
切断面にクラック、チッピング等が発生しておらず、外
形不良の無い物を取り出した所、歩留まりは９５％以上
であった。Thus, a large number of laser device chips were obtained from a wafer having a diameter of 2 inches. Cracks and chipping did not occur on the mirror end surface or cut surface of the chip, and when a product having no external defect was taken out, the yield was 95% or more.

【０２８１】レーザ素子のミラー端面をへき開で形成す
る場合は、本実施の形態のように、窒化物半導体のへき
開面である｛１−１００｝面をミラー端面にするよう
に、＜１１−２０＞方向に沿って割り溝を形成するのが
望ましい。また、実施の形態２、７のように、結晶成長
側の面に割り溝を形成せずに、基板側のみに割り溝を形
成すると、活性層付近のミラー端面をより一層急峻にす
ることができる。In the case where the mirror end face of the laser element is formed by cleavage, as in the present embodiment, <11-20 is set so that the {1-100} plane, which is the cleavage face of the nitride semiconductor, becomes the mirror end face. It is desirable to form a split groove along the direction. Also, as in Embodiments 2 and 7, when a split groove is formed only on the substrate side without forming a split groove on the crystal growth side surface, the mirror end face near the active layer can be made steeper. it can.

【０２８２】また、実施の形態１１でかつ実施の形態２
の分割方法、あるいは実施の形態１１でかつ実施の形態
７の分割方法を用いても良い。Also, Embodiment 11 and Embodiment 2
Or the dividing method of the eleventh embodiment and the seventh embodiment may be used.

【０２８３】一方、レーザ素子のミラー端面をエッチン
グで形成する場合は、実施の形態４、５、９、１０また
は１２の手法で形成することが望ましい。何故ならば、
ミラー端面形成とチップ分割のための割り溝形成を同時
に形成することができるからである。On the other hand, when the mirror end face of the laser element is formed by etching, it is desirable to form the mirror face by the method of the fourth, fifth, ninth, tenth or twelfth embodiment. because,
This is because the formation of the mirror end face and the formation of the split groove for chip division can be simultaneously performed.

【０２８４】レーザ素子のミラー端面形成を除くチップ
分割を行う場合は、実施の形態1から実施の形態１２の
何れかを用いれば良い。When chip division except for forming the mirror end surface of the laser element is performed, any one of Embodiment Modes 1 to 12 may be used.

【０２８５】本実施の形態で得られる効果は上記実施の
形態と同様である。The effect obtained in this embodiment is the same as that of the above embodiment.

【０２８６】また、本実施の形態では基板側から、ｎ型
層、発光層、p型層の順に結晶成長したが、逆にｐ型
層、発光層、ｎ型層の順に結晶成長させても良い。以上
により、窒化物半導体レーザ素子のミラー端面形成とチ
ップ分割が歩留まり良く得ることができる。Further, in this embodiment, the crystal is grown in the order of the n-type layer, the light-emitting layer, and the p-type layer from the substrate side, but the crystal may be grown in the order of the p-type layer, the light-emitting layer, and the n-type layer. good. As described above, formation of the mirror end face and division of the chip of the nitride semiconductor laser device can be obtained with a high yield.

【０２８７】[0287]

【発明の効果】窒化物半導体を基板とする光を発する活
性層を含む窒化物半導体ウエハーをチップ状に分割する
際に、切断面、界面のクラック、チッピングの発生を防
止し、窒化物半導体の結晶性を損なうことなく優れた発
光性能を有する窒化物半導体チップを得ると共に、歩留
良く所望の形とサイズに切断することができる。According to the present invention, when a nitride semiconductor wafer including a light emitting active layer having a nitride semiconductor substrate as a substrate is divided into chips, the occurrence of cracks and chipping at cut surfaces and interfaces can be prevented, and It is possible to obtain a nitride semiconductor chip having excellent light emitting performance without impairing crystallinity and to cut into a desired shape and size with a good yield.

【図面の簡単な説明】[Brief description of the drawings]

【図１】（ａ）実施の形態１で示したチップ分割のため
の割り溝形成の図である。（ｂ）実施の形態１で示した
第1の割り溝形成（基板側）の図である。（ｃ）実施の
形態１で示した欠け溝の形成の一例である。FIG. 1A is a view showing formation of a dividing groove for chip division shown in the first embodiment. FIG. 3B is a diagram illustrating the formation of the first split groove (substrate side) shown in the first embodiment. (C) An example of the formation of the notched groove shown in the first embodiment.

【図２】実施の形態２で示したチップ分割のための割り
溝形成の図である。FIG. 2 is a diagram of forming a split groove for chip division shown in the second embodiment.

【図３】実施の形態３で示したチップ分割のための割り
溝形成の図である。FIG. 3 is a view showing formation of a dividing groove for chip division shown in the third embodiment.

【図４】実施の形態４で示したチップ分割のための割り
溝形成の図である。FIG. 4 is a view showing formation of a dividing groove for chip division shown in the fourth embodiment.

【図５】実施の形態５で示したチップ分割のための割り
溝形成の図である。FIG. 5 is a view showing formation of a split groove for chip division shown in the fifth embodiment.

【図６】（ａ）実施の形態１１で示した窒化物半導体発
光ダイオードの構成図である。（ｂ）実施の形態１１で
示したチップ分割のための割り溝形成の図である。
（ｃ）実施の形態１１で示した窒化物半導体発光ダイオ
ードのチップである。FIG. 6A is a configuration diagram of the nitride semiconductor light emitting diode shown in the eleventh embodiment. (B) of FIG. 11 is a view showing formation of a dividing groove for chip division shown in the eleventh embodiment.
(C) This is a chip of the nitride semiconductor light-emitting diode shown in the eleventh embodiment.

【図７】（ａ）実施の形態１２で示したチップ分割のた
めの割り溝形成の図である。（ｂ）実施の形態１２で示
した窒化物半導体発光ダイオードのチップである。FIG. 7A is a view showing formation of a dividing groove for chip division shown in the twelfth embodiment. (B) This is a chip of the nitride semiconductor light-emitting diode shown in the twelfth embodiment.

【図８】（ａ）実施の形態１７で示したｎ型ＧａＮ基板
の製造方法である。（ｂ）実施の形態１７で示した窒化
物半導体レーザの構成図である。（ｃ）実施の形態１７
で示した窒化物半導体レーザチップの｛１−１００｝断
面図である。FIG. 8A shows a method of manufacturing the n-type GaN substrate shown in the seventeenth embodiment. (B) It is a block diagram of the nitride semiconductor laser shown in the seventeenth embodiment. (C) Embodiment 17
FIG. 2 is a {1-100} cross-sectional view of the nitride semiconductor laser chip shown in FIG.

【図９】（ａ）実施の形態１７で示した窒化物半導体レ
ーザチップの｛１１−２０｝断面図である。（ｂ）実施
の形態１７で示した窒化物半導体レーザの、ウエハーの
表面図と裏面図である。9A is a {11-20} cross-sectional view of the nitride semiconductor laser chip described in the seventeenth embodiment; FIG. (B) A front view and a back view of a wafer of the nitride semiconductor laser shown in the seventeenth embodiment.

【符号の説明】[Explanation of symbols]

１０ サファイア種基板 １１ 種基板 １５ 低温バッファ層 ２０、２１ ｎ型ＧａＮ膜 ３０、３１ 誘電体膜 ４０、４１ 塩素ドーピングされたｎ型ＧａＮ厚膜 ６００、７００ 窒化物半導体膜 １００、２００、３００、４００、５００、８００ ｎ
型ＧａＮ基板 １０２、２０２、３０２、４０２、５０２、６０２、７
０２ ｎ型Ａｌx1Ｇａ1- x1Ｎクラッド層 １０３、２０３、３０３、４０３、５０３、６０３、７
０３、８０４ 活性層 １０４、２０４、３０４、４０４、５０４、６０４、７
０４ ｐ型Ａｌx2Ｇａ1- x2Ｎクラッド層 １０６、２０６、３０６、４０６、５０６、６０６、７
０６、８１１ ｎ型電極 １０７、２０７、３０７、４０７、５０７、６０７、７
０７、８１０ ｐ型電極 １０８、２０８、３０８、４０８、５０８、６０８、７
０８ 第１の割り溝 １０９、３１０、４０９、５０９、６０９、７０９ 第
２の割り溝 ２０９、３０９ 第３の割り溝 ８０２ ｎ型Ａｌ0.1Ｇａ0.9Ｎクラッド層 ８０３ ｎ型ＧａＮ光ガイド層 ８０５ ｐ型Ａｌ0.2Ｇａ0.8Ｎキャリアブロック層 ８０６ ｐ型ＧａＮ光ガイド層 ８０７ ｐ型Ａｌ0.1Ｇａ0.9Ｎクラッド層 ８０８ ｐ型ＧａＮコンタクト層 ８０９ ＳｉＯ2絶縁膜 ８１２ 第１の割り溝 ８１３ 第２の割り溝 ８１４ 第１の割り溝 ８１５ 第３の割り溝Reference Signs List 10 sapphire seed substrate 11 seed substrate 15 low-temperature buffer layer 20, 21 n-type GaN film 30, 31 dielectric film 40, 41 chlorine-doped n-type GaN thick film 600, 700 nitride semiconductor film 100, 200, 300, 400 , 500, 800 n
Type GaN substrate 102, 202, 302, 402, 502, 602, 7
02 n-type Al x1 Ga 1- x1 N cladding layers 103, 203, 303, 403, 503, 603, 7
03, 804 Active layer 104, 204, 304, 404, 504, 604, 7
04 p-type Al x2 Ga 1- x2 N cladding layer 106,206,306,406,506,606,7
06, 811 n-type electrodes 107, 207, 307, 407, 507, 607, 7
07, 810 p-type electrode 108, 208, 308, 408, 508, 608, 7
08 First split groove 109, 310, 409, 509, 609, 709 Second split groove 209, 309 Third split groove 802 n-type Al 0.1 Ga 0.9 N cladding layer 803 n-type GaN optical guide layer 805 p-type Al 0.2 Ga 0.8 N carrier block layer 806 p-type GaN optical guide layer 807 p-type Al 0.1 Ga 0.9 N cladding layer 808 p-type GaN contact layer 809 SiO 2 insulating film 812 first split groove 813 second split groove 814 1 split groove 815 3rd split groove

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F041 AA41 CA04 CA05 CA34 CA40 CA46 CA48 CA49 CA53 CA54 CA57 CA65 CA74 CA75 CA76 CA77 CA82 CA92 5F073 AA13 AA73 AA74 CA07 CB02 CB05 CB07 CB17 CB19 CB22 DA05 DA22 DA24 DA25 DA32 DA34 EA07  ──────────────────────────────────────────────────の Continued on the front page F-term (reference)

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】 基板上に、ｐ型層とｎ型層によって挟ま
れた活性層を有する多層構造からなる窒化物半導体層を
積層したウエハーを窒化物半導体チップに分割する製造
方法であって、前記ウエハーに、幅広の第１の割り溝を
所望のチップ形状に形成する工程と、前記ウエハーに幅
狭の第２の割り溝もしくは欠け溝を所望のチップ形状で
形成する工程と、前記幅広の第１の割り溝または第２の
幅狭の割り溝もしくは欠け溝を用いて窒化物半導体結晶
で構成された領域をチップ分割する工程とからなること
を特徴とする窒化物半導体チップの製造方法。1. A manufacturing method for dividing a wafer in which a nitride semiconductor layer having a multilayer structure having an active layer sandwiched between a p-type layer and an n-type layer on a substrate into nitride semiconductor chips, Forming a wide first split groove in the wafer into a desired chip shape; forming a narrow second split groove or chip groove in the wafer in a desired chip shape; Dividing the region formed of the nitride semiconductor crystal into chips using the first split groove or the second narrow split groove or the notched groove. 【請求項２】 前記ウエハーの一方の面上に前記幅広の
第１の割り溝を所望のチップ形状に形成し、前記ウエハ
ーの他方の面上に幅狭の第２の割り溝もしくは欠け溝を
所望のチップ形状で形成することを特徴とする前記請求
項１に記載の窒化物半導体チップの製造方法。2. The wide first split groove is formed in a desired chip shape on one surface of the wafer, and a narrow second split groove or chip groove is formed on the other surface of the wafer. The method for manufacturing a nitride semiconductor chip according to claim 1, wherein the nitride semiconductor chip is formed in a desired chip shape. 【請求項３】 前記幅広の第１の割り溝を基板側に形成
し、前記幅狭の第２の割り溝もしくは欠け溝を結晶成長
側に形成し、前記幅狭の割り溝の方からチップ分割する
ことを特徴とする前記請求項2に記載の窒化物半導体チ
ップの製造方法。3. The wide first split groove is formed on the substrate side, the narrow second split groove or chipped groove is formed on the crystal growth side, and a chip is formed from the narrow split groove. 3. The method for manufacturing a nitride semiconductor chip according to claim 2, wherein the method is divided. 【請求項４】 前記幅広の第１の割り溝と、前記幅狭の
第２の割り溝もしくは欠け溝を前記ウエハーの一方の面
側に形成することを特徴とする前記請求項１に記載の窒
化物半導体チップの製造方法。4. The wafer according to claim 1, wherein the wide first split groove and the narrow second split groove or notched groove are formed on one surface side of the wafer. A method for manufacturing a nitride semiconductor chip. 【請求項５】 前記幅広の第１の割り溝の中に、幅狭の
第３の割り溝もしくは欠け溝を形成することを特徴とす
る前記請求項１乃至４のいずれかに記載の窒化物半導体
チップの製造方法。5. The nitride according to claim 1, wherein a narrow third split groove or a notched groove is formed in the wide first split groove. A method for manufacturing a semiconductor chip. 【請求項６】 窒化物半導体以外の種基板上に、窒化物
半導体厚膜を積層し、その上に、ｐ型層とｎ型層によっ
て挟まれた活性層を有する多層構造からなる窒化物半導
体層を積層した窒化物半導体をチップに分割する製造方
法であって、前記種基板面側から前記窒化物半導体厚膜
と種基板との界面もしくは該界面よりも深く割り溝底部
が達する第１の割り溝を所望のチップ形状に形成する第
１工程と、前記窒化物半導体面側から、前記第１の割り
溝と相対向する位置に、第２の割り溝を形成する第２工
程と、前記第１の割り溝または第２の割り溝を用いて窒
化物半導体層で構成された領域をチップ分割する工程と
からなることを特徴とする窒化物半導体チップの製造方
法。6. A nitride semiconductor having a multilayer structure in which a nitride semiconductor thick film is laminated on a seed substrate other than a nitride semiconductor, and an active layer sandwiched between a p-type layer and an n-type layer is formed thereon. A method for dividing a nitride semiconductor having stacked layers into chips, wherein a first groove reaches a boundary between the nitride semiconductor thick film and the seed substrate or a bottom of the groove deeper than the interface from the seed substrate surface side. A first step of forming a split groove into a desired chip shape; and a second step of forming a second split groove at a position facing the first split groove from the nitride semiconductor surface side; Dividing the region formed of the nitride semiconductor layer into chips by using the first split groove or the second split groove. 【請求項７】 前記第１の割り溝底部と前記第２の割り
溝底部または第３の割り溝底部との距離が１５０μｍ以
下にする工程を具備することを特徴とする請求項２又は
３又は５又は６に記載の窒化物半導体チップの製造方
法。7. The method according to claim 2, further comprising the step of setting a distance between the bottom of the first groove and the bottom of the second groove or the third groove to be 150 μm or less. 7. The method for manufacturing a nitride semiconductor chip according to 5 or 6. 【請求項８】 前記第２の割り溝底部の形成位置を、前
記ウエハーの活性層位置よりも深く形成する工程を具備
することを特徴とする請求項３又は６に記載の窒化物半
導体チップの製造方法。8. The nitride semiconductor chip according to claim 3, further comprising a step of forming a position of forming the bottom of the second split groove deeper than a position of an active layer of the wafer. Production method. 【請求項９】 前記第２の割り溝底部を前記ウエハーの
窒化物半導体層と窒化物半導体基板の界面に、もしくは
前記ウエハーの窒化物半導体層と窒化物半導体厚膜との
界面に達する深さに形成する工程、あるいは、前記第２
の割り溝底部を前記界面よりも深く形成する工程を具備
することを特徴とする請求項３又は６に記載の窒化物半
導体チップの製造方法。9. A depth reaching the bottom of the second split groove to an interface between the nitride semiconductor layer and the nitride semiconductor substrate of the wafer or an interface between the nitride semiconductor layer and the nitride semiconductor thick film of the wafer. Or the second step
7. The method of manufacturing a nitride semiconductor chip according to claim 3, further comprising the step of forming the bottom of the split groove deeper than the interface. 【請求項１０】 前記第１の割り溝、第２の割り溝、第
３の割り溝の、溝形成方向が、窒化物半導体層の、＜１
１−２０＞方向、＜１−１００＞方向、＜０００１＞方
向、＜０−１１１＞方向、＜０１−１０＞方向から５
７．６°の方向の、何れかであることを特徴とする請求
項１乃至９のいずれかに記載の窒化物半導体チップの製
造方法。10. The groove formation direction of the first, second, and third split grooves is such that the groove formation direction of the nitride semiconductor layer is <1.
1-20> direction, <1-100> direction, <0001> direction, <0-111> direction, 5 from the <01-10> direction
The method for manufacturing a nitride semiconductor chip according to claim 1, wherein the direction is any of 7.6 °. 【請求項１１】 上記チップ分割によって分割されたと
きの端面が、窒化物半導体層の｛１−１００｝面、｛１
１−２０｝面、｛０００１｝面、｛０−１１１｝面、
｛０１―１２｝面の何れかであることを特徴とする請求
項１乃至９のいずれかに記載の窒化物半導体チップの製
造方法。11. An end face when divided by the chip division is a {1-100} plane or a {1} face of a nitride semiconductor layer.
1-20 plane, {0001} plane, {0-111} plane,
The method for producing a nitride semiconductor chip according to any one of claims 1 to 9, wherein the method is any one of the {01-12} planes. 【請求項１２】 窒化物半導体発光ダイオードの所望の
チップ形状が長方形であって、該長方形の長辺をＬ、短
辺をＳとするとき、前記長辺Ｌと短辺Ｓの、方向の組み
合わせが窒化物半導体結晶に関して、Ｌ＝＜１１−２０
＞方向でＳ＝＜１−１００＞方向、Ｌ＝＜０００１＞方
向でＳ＝＜２−１−１０＞方向、Ｌ＝＜０−１１１＞方
向でＳ＝＜２−１−１０＞方向、Ｌ＝＜０００１＞方向
でＳ＝＜０１−１０＞方向、の何れかの組み合わせであ
ることを特徴とする請求項１乃至９のいずれかに記載の
窒化物半導体チップの製造方法。12. When the desired chip shape of the nitride semiconductor light-emitting diode is a rectangle and the long side of the rectangle is L and the short side is S, a combination of directions of the long side L and the short side S Is L = <11-20 with respect to the nitride semiconductor crystal.
> Direction, S = <1-100> direction, L = <0001> direction, S = <2-1-10> direction, L = <0-111> direction, S = <2-1-10> direction, The method of manufacturing a nitride semiconductor chip according to claim 1, wherein the combination is any one of L = <0001> direction and S = <01-10> direction. 【請求項１３】 窒化物半導体発光ダイオードの所望の
チップ形状が長方形であって、該長方形の長辺をＬ、短
辺をＳとするとき、長辺と短辺との比（Ｌ／Ｓ）が１．
０１以上４以下であることを特徴とする請求項１２記載
の窒化物半導体チップの製造方法。13. When the desired chip shape of the nitride semiconductor light emitting diode is a rectangle, and the long side of the rectangle is L and the short side is S, the ratio of the long side to the short side (L / S) Is 1.
13. The method for manufacturing a nitride semiconductor chip according to claim 12, wherein the number is not less than 01 and not more than 4.
JP25648399A 1999-09-10 1999-09-10 Manufacturing method of nitride semiconductor chip Expired - Lifetime JP4493127B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25648399A JP4493127B2 (en) 1999-09-10 1999-09-10 Manufacturing method of nitride semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25648399A JP4493127B2 (en) 1999-09-10 1999-09-10 Manufacturing method of nitride semiconductor chip

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010008268A Division JP5123331B2 (en) 2010-01-18 2010-01-18 Nitride semiconductor chip manufacturing method and nitride semiconductor chip

Publications (2)

Publication Number Publication Date
JP2001085736A true JP2001085736A (en) 2001-03-30
JP4493127B2 JP4493127B2 (en) 2010-06-30

Family

ID=17293276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25648399A Expired - Lifetime JP4493127B2 (en) 1999-09-10 1999-09-10 Manufacturing method of nitride semiconductor chip

Country Status (1)

Country Link
JP (1) JP4493127B2 (en)

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026443A (en) * 2000-07-04 2002-01-25 Sanyo Electric Co Ltd Nitride-based semiconductor element and its manufacturing method
JP2002353570A (en) * 2001-05-29 2002-12-06 Sharp Corp Iii nitride-based compound semiconductor device and manufacturing method therefor
JP2003017790A (en) * 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd Nitride-based semiconductor device and manufacturing method
JP2003023215A (en) * 2001-07-05 2003-01-24 Sony Corp Method for manufacturing semiconductor element and semiconductor laser
KR20030072761A (en) * 2002-03-06 2003-09-19 주식회사 엘지이아이 Method for manufacturing semiconductor laser diode
JP2004311964A (en) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd Nitride semiconductor element and its manufacturing method
JP2005136093A (en) * 2003-10-29 2005-05-26 Nec Corp Semiconductor element and its manufacturing method
JP2006303429A (en) * 2005-04-15 2006-11-02 Samsung Electro Mech Co Ltd Manufacturing method for nitride semiconductor light-emitting element of vertical structure
US7170101B2 (en) 2001-05-15 2007-01-30 Sharp Kabushiki Kaisha Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP2007266338A (en) * 2006-03-29 2007-10-11 Nichia Chem Ind Ltd Semiconductor light emitting element and semiconductor light emitting device
WO2007126158A1 (en) * 2006-04-27 2007-11-08 Panasonic Corporation Semiconductor light emitting element and wafer
JP2008060167A (en) * 2006-08-29 2008-03-13 Nichia Chem Ind Ltd Semiconductor light-emitting element, manufacturing method thereof, and light-emitting device using same
JP2008153362A (en) * 2006-12-15 2008-07-03 Nichia Chem Ind Ltd Method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and light-emitting device
JP2008263214A (en) * 2001-05-26 2008-10-30 Samsung Electro Mech Co Ltd Semiconductor light-emitting device and method of manufacturing the same
JP2008277323A (en) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd Semiconductor light-emitting element and wafer
JP2008294344A (en) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd Method for manufacturing nitride-based semiconductor laser element
JP2008294343A (en) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd Method for manufacturing nitride semiconductor laser element
JPWO2006123580A1 (en) * 2005-05-19 2008-12-25 松下電器産業株式会社 Nitride semiconductor device and manufacturing method thereof
JP2009033205A (en) * 2005-02-14 2009-02-12 Showa Denko Kk Method for fabricating nitride semiconductor light-emitting device
US7592641B2 (en) 2005-06-13 2009-09-22 Kabushiki Kaisha Toshiba Semiconductor device, method for fabricating an electrode, and method for manufacturing a semiconductor device
JP2010028140A (en) * 2009-11-02 2010-02-04 Sharp Corp Method of manufacturing nitride-based compound semiconductor light-emitting element
US7749867B2 (en) 2002-03-12 2010-07-06 Hamamatsu Photonics K.K. Method of cutting processed object
US7825350B2 (en) 2000-09-13 2010-11-02 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
WO2010137511A1 (en) * 2009-05-25 2010-12-02 三洋電機株式会社 Method for fabricating nitride-based semiconductor laser element
JP2011100767A (en) * 2009-11-04 2011-05-19 Stanley Electric Co Ltd Method of manufacturing semiconductor light-emitting element
US8039283B2 (en) 2005-12-26 2011-10-18 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
US8198637B2 (en) 2003-03-25 2012-06-12 Panasonic Corporation Nitride semiconductor laser and method for fabricating the same
JP2012124274A (en) * 2010-12-07 2012-06-28 Rohm Co Ltd Semiconductor laser element and method of manufacturing the same
US8247734B2 (en) 2003-03-11 2012-08-21 Hamamatsu Photonics K.K. Laser beam machining method
US8263479B2 (en) 2002-12-03 2012-09-11 Hamamatsu Photonics K.K. Method for cutting semiconductor substrate
US8268704B2 (en) 2002-03-12 2012-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
JP2013128150A (en) * 2013-03-26 2013-06-27 Toyoda Gosei Co Ltd Method of manufacturing group-iii nitride semiconductor light-emitting element
JP2013179176A (en) * 2012-02-28 2013-09-09 Mitsubishi Chemicals Corp Nitride semiconductor chip manufacturing method
US8685838B2 (en) 2003-03-12 2014-04-01 Hamamatsu Photonics K.K. Laser beam machining method
JP2014160872A (en) * 2014-05-26 2014-09-04 Ricoh Co Ltd Method for manufacturing semiconductor device
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method
JP2016054321A (en) * 2015-12-08 2016-04-14 株式会社リコー Semiconductor device
US9362366B2 (en) 2013-05-13 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
JP2019004053A (en) * 2017-06-15 2019-01-10 株式会社デンソー Semiconductor device and manufacturing method thereof
WO2020066408A1 (en) * 2018-09-26 2020-04-02 三星ダイヤモンド工業株式会社 Method of severing substrate provided with metal film
JP2020528674A (en) * 2017-07-28 2020-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ How to make multiple laser diodes and laser diodes
CN114665375A (en) * 2022-05-24 2022-06-24 度亘激光技术（苏州）有限公司 Method for manufacturing semiconductor chip

Cited By (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026443A (en) * 2000-07-04 2002-01-25 Sanyo Electric Co Ltd Nitride-based semiconductor element and its manufacturing method
US8946589B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of cutting a substrate, method of cutting a wafer-like object, and method of manufacturing a semiconductor device
US8283595B2 (en) 2000-09-13 2012-10-09 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8946592B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8227724B2 (en) 2000-09-13 2012-07-24 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US10796959B2 (en) 2000-09-13 2020-10-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US9837315B2 (en) 2000-09-13 2017-12-05 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8969761B2 (en) 2000-09-13 2015-03-03 Hamamatsu Photonics K.K. Method of cutting a wafer-like object and semiconductor chip
US8946591B2 (en) 2000-09-13 2015-02-03 Hamamatsu Photonics K.K. Method of manufacturing a semiconductor device formed using a substrate cutting method
US7825350B2 (en) 2000-09-13 2010-11-02 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8716110B2 (en) 2000-09-13 2014-05-06 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8927900B2 (en) 2000-09-13 2015-01-06 Hamamatsu Photonics K.K. Method of cutting a substrate, method of processing a wafer-like object, and method of manufacturing a semiconductor device
US8937264B2 (en) 2000-09-13 2015-01-20 Hamamatsu Photonics K.K. Laser processing method and laser processing apparatus
US8933369B2 (en) 2000-09-13 2015-01-13 Hamamatsu Photonics K.K. Method of cutting a substrate and method of manufacturing a semiconductor device
US7170101B2 (en) 2001-05-15 2007-01-30 Sharp Kabushiki Kaisha Nitride-based semiconductor light-emitting device and manufacturing method thereof
JP2008263214A (en) * 2001-05-26 2008-10-30 Samsung Electro Mech Co Ltd Semiconductor light-emitting device and method of manufacturing the same
JP2012080140A (en) * 2001-05-26 2012-04-19 Samsung Led Co Ltd Semiconductor light-emitting element and manufacturing method therefor
JP2002353570A (en) * 2001-05-29 2002-12-06 Sharp Corp Iii nitride-based compound semiconductor device and manufacturing method therefor
JP2003017790A (en) * 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd Nitride-based semiconductor device and manufacturing method
JP2003023215A (en) * 2001-07-05 2003-01-24 Sony Corp Method for manufacturing semiconductor element and semiconductor laser
KR20030072761A (en) * 2002-03-06 2003-09-19 주식회사 엘지이아이 Method for manufacturing semiconductor laser diode
US8361883B2 (en) 2002-03-12 2013-01-29 Hamamatsu Photonics K.K. Laser processing method
US8314013B2 (en) 2002-03-12 2012-11-20 Hamamatsu Photonics K.K. Semiconductor chip manufacturing method
US11424162B2 (en) 2002-03-12 2022-08-23 Hamamatsu Photonics K.K. Substrate dividing method
US10622255B2 (en) 2002-03-12 2020-04-14 Hamamatsu Photonics K.K. Substrate dividing method
US10068801B2 (en) 2002-03-12 2018-09-04 Hamamatsu Photonics K.K. Substrate dividing method
US9711405B2 (en) 2002-03-12 2017-07-18 Hamamatsu Photonics K.K. Substrate dividing method
US9553023B2 (en) 2002-03-12 2017-01-24 Hamamatsu Photonics K.K. Substrate dividing method
US9548246B2 (en) 2002-03-12 2017-01-17 Hamamatsu Photonics K.K. Substrate dividing method
US9543207B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US9543256B2 (en) 2002-03-12 2017-01-10 Hamamatsu Photonics K.K. Substrate dividing method
US9287177B2 (en) 2002-03-12 2016-03-15 Hamamatsu Photonics K.K. Substrate dividing method
US9142458B2 (en) 2002-03-12 2015-09-22 Hamamatsu Photonics K.K. Substrate dividing method
US8889525B2 (en) 2002-03-12 2014-11-18 Hamamatsu Photonics K.K. Substrate dividing method
US8802543B2 (en) 2002-03-12 2014-08-12 Hamamatsu Photonics K.K. Laser processing method
US8183131B2 (en) 2002-03-12 2012-05-22 Hamamatsu Photonics K. K. Method of cutting an object to be processed
US8673745B2 (en) 2002-03-12 2014-03-18 Hamamatsu Photonics K.K. Method of cutting object to be processed
US8598015B2 (en) 2002-03-12 2013-12-03 Hamamatsu Photonics K.K. Laser processing method
US8551865B2 (en) 2002-03-12 2013-10-08 Hamamatsu Photonics K.K. Method of cutting an object to be processed
US8519511B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US7749867B2 (en) 2002-03-12 2010-07-06 Hamamatsu Photonics K.K. Method of cutting processed object
US8268704B2 (en) 2002-03-12 2012-09-18 Hamamatsu Photonics K.K. Method for dicing substrate
US8518800B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US8518801B2 (en) 2002-03-12 2013-08-27 Hamamatsu Photonics K.K. Substrate dividing method
US8304325B2 (en) 2002-03-12 2012-11-06 Hamamatsu-Photonics K.K. Substrate dividing method
US8263479B2 (en) 2002-12-03 2012-09-11 Hamamatsu Photonics K.K. Method for cutting semiconductor substrate
US8409968B2 (en) 2002-12-03 2013-04-02 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate via modified region formation and subsequent sheet expansion
US8450187B2 (en) 2002-12-03 2013-05-28 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8865566B2 (en) 2002-12-03 2014-10-21 Hamamatsu Photonics K.K. Method of cutting semiconductor substrate
US8247734B2 (en) 2003-03-11 2012-08-21 Hamamatsu Photonics K.K. Laser beam machining method
US8969752B2 (en) 2003-03-12 2015-03-03 Hamamatsu Photonics K.K. Laser processing method
US8685838B2 (en) 2003-03-12 2014-04-01 Hamamatsu Photonics K.K. Laser beam machining method
US8198637B2 (en) 2003-03-25 2012-06-12 Panasonic Corporation Nitride semiconductor laser and method for fabricating the same
JP2004311964A (en) * 2003-03-25 2004-11-04 Matsushita Electric Ind Co Ltd Nitride semiconductor element and its manufacturing method
JP2005136093A (en) * 2003-10-29 2005-05-26 Nec Corp Semiconductor element and its manufacturing method
US7183585B2 (en) 2003-10-29 2007-02-27 Nec Corporation Semiconductor device and a method for the manufacture thereof
JP4539077B2 (en) * 2003-10-29 2010-09-08 日本電気株式会社 Manufacturing method of semiconductor device
JP2009033205A (en) * 2005-02-14 2009-02-12 Showa Denko Kk Method for fabricating nitride semiconductor light-emitting device
JP2006303429A (en) * 2005-04-15 2006-11-02 Samsung Electro Mech Co Ltd Manufacturing method for nitride semiconductor light-emitting element of vertical structure
US8021901B2 (en) 2005-04-15 2011-09-20 Samsung Led Co., Ltd. Method of fabricating vertical structure nitride semiconductor light emitting device
JP4698411B2 (en) * 2005-04-15 2011-06-08 サムソン エルイーディー カンパニーリミテッド． Method of manufacturing vertical structure nitride semiconductor light emitting device
JP4842827B2 (en) * 2005-05-19 2011-12-21 パナソニック株式会社 Nitride semiconductor device and manufacturing method thereof
JPWO2006123580A1 (en) * 2005-05-19 2008-12-25 松下電器産業株式会社 Nitride semiconductor device and manufacturing method thereof
US7592641B2 (en) 2005-06-13 2009-09-22 Kabushiki Kaisha Toshiba Semiconductor device, method for fabricating an electrode, and method for manufacturing a semiconductor device
US7993948B2 (en) 2005-06-13 2011-08-09 Kabushiki Kaisha Toshiba Semiconductor device, method for fabricating an electrode, and method for manufacturing a semiconductor device
US8306085B2 (en) 2005-12-26 2012-11-06 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
US8039283B2 (en) 2005-12-26 2011-10-18 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
JP2007266338A (en) * 2006-03-29 2007-10-11 Nichia Chem Ind Ltd Semiconductor light emitting element and semiconductor light emitting device
US7915714B2 (en) 2006-04-27 2011-03-29 Panasonic Corporation Semiconductor light emitting element and wafer
WO2007126158A1 (en) * 2006-04-27 2007-11-08 Panasonic Corporation Semiconductor light emitting element and wafer
JP2008060167A (en) * 2006-08-29 2008-03-13 Nichia Chem Ind Ltd Semiconductor light-emitting element, manufacturing method thereof, and light-emitting device using same
JP2008153362A (en) * 2006-12-15 2008-07-03 Nichia Chem Ind Ltd Method for manufacturing semiconductor light-emitting element, semiconductor light-emitting element, and light-emitting device
JP2008277323A (en) * 2007-04-25 2008-11-13 Matsushita Electric Ind Co Ltd Semiconductor light-emitting element and wafer
JP2008294344A (en) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd Method for manufacturing nitride-based semiconductor laser element
JP2008294343A (en) * 2007-05-28 2008-12-04 Sanyo Electric Co Ltd Method for manufacturing nitride semiconductor laser element
WO2010137511A1 (en) * 2009-05-25 2010-12-02 三洋電機株式会社 Method for fabricating nitride-based semiconductor laser element
JP4570683B2 (en) * 2009-11-02 2010-10-27 シャープ株式会社 Nitride compound semiconductor light emitting device manufacturing method
JP2010028140A (en) * 2009-11-02 2010-02-04 Sharp Corp Method of manufacturing nitride-based compound semiconductor light-emitting element
JP2011100767A (en) * 2009-11-04 2011-05-19 Stanley Electric Co Ltd Method of manufacturing semiconductor light-emitting element
JP2012124274A (en) * 2010-12-07 2012-06-28 Rohm Co Ltd Semiconductor laser element and method of manufacturing the same
JP2013179176A (en) * 2012-02-28 2013-09-09 Mitsubishi Chemicals Corp Nitride semiconductor chip manufacturing method
JP2013128150A (en) * 2013-03-26 2013-06-27 Toyoda Gosei Co Ltd Method of manufacturing group-iii nitride semiconductor light-emitting element
US9362366B2 (en) 2013-05-13 2016-06-07 Panasonic Intellectual Property Management Co., Ltd. Semiconductor element, semiconductor element manufacturing method, semiconductor module, semiconductor module manufacturing method, and semiconductor package
JP2014160872A (en) * 2014-05-26 2014-09-04 Ricoh Co Ltd Method for manufacturing semiconductor device
JP2016054321A (en) * 2015-12-08 2016-04-14 株式会社リコー Semiconductor device
JP2019004053A (en) * 2017-06-15 2019-01-10 株式会社デンソー Semiconductor device and manufacturing method thereof
CN110709965A (en) * 2017-06-15 2020-01-17 株式会社电装 Semiconductor device and method for manufacturing the same
CN110709965B (en) * 2017-06-15 2023-05-02 株式会社电装 Semiconductor device and method for manufacturing the same
JP2020528674A (en) * 2017-07-28 2020-09-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ How to make multiple laser diodes and laser diodes
US11688993B2 (en) 2017-07-28 2023-06-27 Osram Opto Semiconductors Gmbh Method of producing a plurality of laser diodes and laser diode
WO2020066408A1 (en) * 2018-09-26 2020-04-02 三星ダイヤモンド工業株式会社 Method of severing substrate provided with metal film
JPWO2020066408A1 (en) * 2018-09-26 2021-09-09 三星ダイヤモンド工業株式会社 How to divide a substrate with a metal film
JP7418013B2 (en) 2018-09-26 2024-01-19 三星ダイヤモンド工業株式会社 How to divide a substrate with metal film
CN114665375A (en) * 2022-05-24 2022-06-24 度亘激光技术（苏州）有限公司 Method for manufacturing semiconductor chip

Also Published As

Publication number Publication date
JP4493127B2 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
JP4493127B2 (en) Manufacturing method of nitride semiconductor chip
JP2001176823A (en) Method for manufacturing nitride semiconductor chip
JP3856750B2 (en) Semiconductor device and manufacturing method thereof
EP0688070B1 (en) Group III nitride based compound semiconductor laser diode
KR100854986B1 (en) Production method of compound semiconductor device wafer
US8222670B2 (en) Semiconductor light emitting element and method for manufacturing same
JP4901477B2 (en) Nitride compound semiconductor device and manufacturing method thereof
US8866186B2 (en) Group III nitride semiconductor light-emitting device
JP3998639B2 (en) Manufacturing method of semiconductor light emitting device
KR20070109918A (en) Method for manufacturing nitride semiconductor laser device and nitride semiconductor laser device
WO2018204916A1 (en) Method of removing a substrate
JP2003055097A (en) Unit substrate comprising nitride semiconductor and method of producing the same
JP3962283B2 (en) Manufacturing method of semiconductor device
JP2002252185A (en) Method of manufacturing nitride semiconductor chip
US7183585B2 (en) Semiconductor device and a method for the manufacture thereof
JP5346171B2 (en) Manufacturing method of ZnO-based semiconductor device and ZnO-based semiconductor device
JP3890726B2 (en) Method for producing group III nitride semiconductor
CN112219287A (en) Method for fabricating non-polar and semi-polar devices using epitaxial lateral overgrowth
JP2007013191A (en) Semiconductor device and method for fabricating the same
JP2008034862A (en) Growing method for nitride semiconductor
JP2008282942A (en) Semiconductor element, and manufacturing method thereof
KR100674486B1 (en) Nitride semiconductor light-emitting device and method for fabrication thereof
JP5123331B2 (en) Nitride semiconductor chip manufacturing method and nitride semiconductor chip
JP4637503B2 (en) Manufacturing method of nitride semiconductor laser device
JP4224952B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060908

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090916

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Ref document number: 4493127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

EXPY Cancellation because of completion of term