JP4493127B2 - Manufacturing method of nitride semiconductor chip - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、一般式Ｉｎ_xＡｌ_yＧａ_zＮ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ＋ｚ＝１）で表記される窒化物半導体の発光素子または電子デバイス素子の製造方法に関し、特に窒化物半導体基板上に作製された窒化物半導体素子の、結晶性を損なうこと無く、歩留まり良く所望のサイズに分割する方法を提供する。
【０００２】
【従来の技術】
従来、窒化物半導体は発光素子やハイパワーデバイスとして、利用または研究されている。例えば、発光素子の場合、その構成する組成を調整することにより、技術的には青色から橙色までの幅の広い発光素子として利用することができる。近年、その特性を利用して、青色発光ダイオードや緑色発光ダイオードの実用化がなされ、また、窒化物半導体レーザ素子として青紫色半導体レーザが開発されてきている。こうした窒化物半導体発光素子または窒化物半導体電子デバイス素子は、主にサファイア基板上に作製されている。近年、窒化物半導体レーザ素子等に関しては、発振寿命の観点から、窒化物半導体基板上に作製する傾向にある。
【０００３】
【発明が解決しようとする課題】
しかしながら、窒化物半導体基板上に窒化物半導体発光素子を成長する構成は、近年始まったばかりであり、産業上、如何にして窒化物半導体基板上に成長した窒化物半導体素子をチップ分割するかが課題であった。
なぜならば、窒化物半導体基板は非常に硬いため、へき開方向以外では非常に割れにくく、割れたとしても切断面上にクラックやチッピングが発生しやすく、綺麗にチップ分割できなかったためである。
【０００４】
特開平１１−４０４８公報では、窒化物半導体基板上部に活性層を含む窒化物半導体層を積層すると、窒化物半導体層と窒化物半導体基板のへき開面を一致させることができるので、窒化物半導体基板のへき開面であるＭ面｛１１−００｝で容易に切断することができることを紹介している。
【０００５】
ここで、窒化物半導体のへき開面であるＭ面は、（０００１）基板に対して3種存在し、同様に前記へき開面を得るためのへき開方向（＜１１−２０＞方向）も３種ある。
【０００６】
ところが、へき開方向ではない＜１−１００＞方向に沿って、通常の方法でチップ分割すると、スクライバーもしくはダイサーの、刃の押し合て方によって、３０度ずれた方向（＜１１−２０＞方向）に割れてしまうことがしばしばあった。また、通常の方法で、へき開方向の＜１１−２０＞方向に沿ってチップ分割しても、スクライバーもしくはダイサーの、刃の接触応力のかけ方によって、意図する方向とは異なる６０度ずれた方向にへき開されてしまうことがあった。
【０００７】
上記＜１１−２０＞方向のへき開性は、チップ分割する上で非常に有効な方向ではあるが、上記へき開方向はＣ面内で３種あり、互いのへき開方向が９０度で直交していないために、チップ分割の際の、刃の接触応力のかけ方（向き）によってチップ分割の形状が左右されていた。このことから、単に、通常のチップ分割方法で、窒化物半導体基板上に成長した窒化物半導体素子を、所望のチップ形状に、歩留まり良く分割することができなかった。
【０００８】
【課題を解決するための手段】
本発明は、塩素がドーピングされた窒化物半導体基板上に、ｐ型層とｎ型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーにおいて、前記基板側に線状の割り溝を形成する工程と、前記窒化物半導体層側にその他の割り溝幅を該線状の割り溝幅よりも狭く形成する工程とを具備し、前記ウエハーに形成した複数の割り溝を用いて窒化物半導体結晶で構成された領域をチップ分割することを特徴とする。
【０００９】
本発明は、塩素がドーピングされた窒化物半導体基板上に、ｐ型層とｎ型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーにおいて、前記ウエハーの窒化物半導体基板面に所望のチップ形状で第１の割り溝を線状に形成する工程と、前記第１の割り溝の線と合致する位置で、前記ウエハーの窒化物半導体積層面に新たに第２の割り溝を形成すると共に、前記第１の割り溝幅よりも第２の割り溝幅を狭くする工程と、前記第１の割り溝と第２の割り溝に沿って前記ウエハーをチップ状に分割する工程を具備することを特徴とする。上記工程を具備することによって、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第１の割り溝が第２の割り溝よりも溝幅が広く、かつ、第１と第２の割り溝に分けて切断することにより、第２の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第２の割り溝底部から該第２の割り溝底部下方の第１の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができる。また、溝幅の狭い第２の割り溝を結晶成長側の面に形成したのは、光が前記結晶成長側の面から発せられるため、その発光面積を大きくするためである。第１の割り溝幅と第２の割り溝幅が異なる理由は、上述のように、割り溝幅の狭い第２の割り溝から割れた割れ線が、割り溝幅の広い第１の割り溝に到達するとき、前記割れ線が第２の割り溝直下から外れて斜め方向に割れたとしても、第１の割り溝幅が広いために、前記斜めに割れた割れ線が第１の割り溝底部に到達することができる。この様にして、チップ形状の不良率を減らすことができる。
【００１０】
本発明は、塩素がドーピングされた窒化物半導体基板上に、ｐ型層とｎ型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーにおいて、前記ウエハーの窒化物半導体基板面に所望のチップ形状で第１の割り溝を線状に形成する工程と、前記第１の割り溝の線と合致する位置で、前記第１の割り溝底部中に新たに第３の割り溝を形成すると共に、前記第１の割り溝幅よりも第３の割り溝幅を狭くする工程と、前記第３の割り溝に沿って前記ウエハーをチップ状に分割する工程を具備することを特徴とする。上記工程を具備することによって、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第３の割り溝を第１の割り溝底部のほぼ中央線に沿って形成し、かつ、第１と第３の割り溝に分けて切断することにより、第３の割り溝によって割れた割れ線が、第１の割り溝によって局部的に薄くなった部分で選択的に割れるため、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができる。また、割り溝を基板側に形成したのは、結晶成長側の発光面積を大きくするためである。
【００１１】
本発明は、塩素がドーピングされた窒化物半導体基板上に、ｐ型層とｎ型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーにおいて、前記ウエハーの窒化物半導体基板面に所望のチップ形状で第１の割り溝を線状に形成する工程と、前記第１の割り溝の線と合致する位置で、前記ウエハーの窒化物半導体積層面に新たに第２の割り溝を形成すると共に、前記第１の割り溝幅よりも第２の割り溝幅を狭くする工程と、前記第１の割り溝の線と合致する位置で、前記第１の割り溝底部中に新たに第３の割り溝を形成すると共に、前記第１の割り溝幅よりも第３の割り溝幅を狭くする工程と、前記第２の割り溝と前記第３の割り溝に沿って前記ウエハーをチップ状に分割する工程を具備することを特徴とする。上記工程を具備することによって、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第３の割り溝を第１の割り溝底部のほぼ中央線に沿って形成し、かつ、第１と第３の割り溝に分けて切断することにより、第３の割り溝によって割れた割れ線が、第１の割り溝によって局部的に薄くなった部分で選択的に割れるため、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができる。また、割り溝を基板側に形成したのは、結晶成長側の発光面積を大きくするためである。
【００１２】
本発明は、窒化物半導体以外の種基板上に、膜厚が２０μｍ以上の塩素を含有しない窒化物半導体厚膜を積層した上に、ｐ型層とｎ型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーにおいて、前記ウエハーの窒化物半導体基板面に所望のチップ形状で第１の割り溝底部を前記窒化物半導体厚膜と種基板との界面もしくは該界面よりも深く形成する第１工程と、前記第１の割り溝の線と合致する位置で、前記ウエハーの窒化物半導体積層面に新たに第２の割り溝を形成すると共に、前記第１の割り溝幅よりも第２の割り溝幅を狭くする第２工程と、前記第１の割り溝の線と合致する位置で、前記第１の割り溝底部中に新たに第３の割り溝を形成すると共に、前記第１の割り溝幅よりも第３の割り溝幅を狭くする第３工程のうち、第１工程と第２工程を用いて前記ウエハーをチップ状に分割する工程、あるいは第１工程と第３工程を用いて前記ウエハーをチップ状に分割する工程、さらには、第１工程と第２，第３工程を用いて前記ウエハーをチップ状に分割する工程のうち、何れかを用いてチップ分割することを具備することを特徴とする。上記工程を具備することによって、、第１の割り溝領域以外は、窒化物半導体とは異なる種基板であるためへき開が異なり、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができる。
【００１３】
本発明は、工程に少なくとも塩素を含有する窒化物半導体基板を具備することを特徴とする。このことにより、全く塩素をドーピングしていない窒化物半導体基板に比べて、容易に基板を分割することができる。
【００１４】
本発明は、窒化物半導体以外の種基板上に、少なくとも塩素を含有し且つ膜厚が２０μｍ以上の窒化物半導体厚膜を積層した上に、ｐ型層とｎ型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーにおいて、前記ウエハーの窒化物半導体基板面に所望のチップ形状で第１の割り溝底部を前記窒化物半導体厚膜と種基板との界面もしくは該界面よりも深く形成する第１工程と、前記第１の割り溝の線と合致する位置で、前記ウエハーの窒化物半導体積層面に新たに第２の割り溝を形成すると共に、前記第１の割り溝幅よりも第２の割り溝幅を狭くする第２工程と、前記第１の割り溝の線と合致する位置で、前記第１の割り溝底部中に新たに第３の割り溝を形成すると共に、前記第１の割り溝幅よりも第３の割り溝幅を狭くする第３工程のうち、第１工程と第２工程を用いて前記ウエハーをチップ状に分割する工程、あるいは第１工程と第３工程を用いて前記ウエハーをチップ状に分割する工程、さらには、第１工程と第２，第３工程を用いて前記ウエハーをチップ状に分割する工程のうち、何れかを用いてチップ分割することを具備することを特徴とする。上記工程を具備することによって、窒化物半導体基板と異なる種基板（例えば、サファイア基板）上に、２０μｍ以上の厚膜の窒化物半導体膜を積層しても本発明の効果を得ることができる。また、第１の割り溝領域以外は、窒化物半導体とは異なる種基板であるためへき開が異なり、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができる。さらに、種基板上に塩素ドーピングを行った厚膜の窒化物半導体膜（例えば、３００μｍ）を形成したところ、種基板上に塩素を全くドーピングしていない同じ厚膜の窒化物半導体膜と比べて、基板と厚膜との熱膨張係数差によって生じる反りの量が小さかった。塩素をドーピングしていない従来の厚膜の窒化物半導体膜を種基板上に積層した場合、互いの熱膨張係数差によって、ウエハー自体が反りかえり、ダイサーまたはスクライバーの、刃の接触応力のかけ方や方向によって、粉々に割れることがしばしばあった（チップの歩留率が低かった）。しかしながら、本請求項９のように塩素をドーピングした厚膜の窒化物半導体膜を種基板上に成長した場合は、ウエハー自体の反りが小さく、前記刃の接触応力もしくは方向によって粉々に割れることは無かった。
【００１５】
本発明に示す厚さにすることによって、切断距離を短くすることができ、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができる。塩素を含有する窒化物半導体基板もしくは塩素を含有した窒化物半導体厚膜は、塩素を全く含有していないそれらと比べて分割が容易であるため、切断距離が２００μｍ以下から分割することができる。
【００１６】
本発明は、少なくとも塩素を含有する窒化物半導体基板もしくは、少なくとも塩素を含有する窒化物半導体厚膜において、前記塩素濃度が１×１０¹⁴／ｃｍ³以上であることを特徴とする。このことにより、チップ分割が容易になる。
【００１７】
本発明は前記第２の割り溝底部の形成位置を、前記ウエハーの活性層位置よりも深く形成する工程を具備することを特徴とする。このことにより、チップ分割の際、光を発する活性層に損傷を与えることなくチップ分割することができる。
【００１８】
本発明は、前記第２の割り溝底部を前記ウエハーの窒化物半導体層と窒化物半導体基板の界面に、もしくは前記ウエハーの窒化物半導体層と窒化物半導体厚膜との界面に形成する工程、あるいは、前記第２の割り溝底部を前記界面よりも深く形成する工程を具備することを特徴とする。このことにより、チップ分割の際、光を発する活性層に損傷を与えることなくチップ分割することができると共に、第２の割り溝底部が塩素をドーピングした窒化物半導体基板中まで到達していることから、チップ分割は、塩素をドーピングした窒化物半導体基板そのものの分割であり、塩素を全くドーピングしていない窒化物半導体基板に比べて容易にチップ分割することができる。
【００１９】
本発明は、前記第１の割り溝、第２の割り溝、第３の割り溝の、溝形成方向が、窒化物半導体結晶の、＜１１−２０＞方向、＜１−１００＞方向、＜０００１＞方向、＜０−１１１＞方向、＜０１−１０＞方向から５７．６°の方向の、何れかであることを特徴とする。このことにより、割り溝形成が容易になる。
【００２０】
本発明は、上記チップ分割によって分割されたときの端面が、窒化物半導体結晶の｛１−１００｝面、｛１１−２０｝面、｛０００１｝面、｛０−１１１｝面、｛０１―１２｝面の何れかであることを特徴とする。特に、窒化物半導体レーザダイオードを作製する場合のミラー端面は、｛１−１００｝面であることが好ましい。
【００２４】
【発明の実施の形態】
一般に、窒化物半導体の結晶成長を行う方法としては、有機金属気相成長法（以下、ＭＯＣＶＤ法）、分子線エピキシー法（以下、ＭＢＥ法）、ハイドライド気相成長法（以下、ＨＶＰＥ法）で行うのが通例であり、どの結晶成長方法を用いても良い。
【００２５】
以下に、基板としてＧａＮ基板を用い、成長方法としてＭＯＣＶＤ法を用いて製造した窒化物半導体発光ダイオードおよび窒化物半導体レーザダイオードの例について記述する。基板としては、窒化物半導体で構成されている基板であれば良く、Ａｌ_xＧａ_yＩｎ_zＮ（ｘ＋ｙ＋ｚ＝１）基板であっても良い。また、Ａｌ_xＧａ_yＩｎ_zＮ（ｘ＋ｙ＋ｚ＝１）基板の、窒素元素の内、約１０％程度以下（ただし、六方晶系であること）が、Ｐ、Ａｓ、Ｓｂの他の元素に置換されていてもよい。特に、窒化物半導体レーザの場合、垂直横モードの単峰化のために、クラッド層よりも屈折率の低い層が該クラッド層の外側に接している必要があり、ＡｌＧａＮ基板を用いるのが最良である。また、以下の実施例では、窒化物半導体のＣ面｛０００１｝基板について記載しているが、窒化物半導体のＡ面｛１１−２０｝基板、窒化物半導体のＲ面｛１−１０２｝基板、窒化物半導体のＭ面｛１−１００｝基板を用いても良い。しかしながら、本発明によるチップ分割の効果が最も観られたのは、Ｃ面基板であった。また、完全なＣ面基板ではなくとも、Ｃ面から２度以下のオフ角度を有する基板であれば同一の効果が得られた。前記オフ角度は、Ａ面基板、Ｒ面基板、Ｍ面基板についても同様であった。
【００２６】
（実施の形態１）
本実施の形態１では、窒化物半導体発光ダイオード素子の製造方法とチップ分割について説明する。
【００２７】
図１（ａ）は、Ｃ面（０００１）ｎ型ＧａＮ基板１００、ｎ型ＧａＮバッファ層１０１、ｎ型Ａｌ_x1Ｇａ_1-x1Ｎクラッド層１０２、活性層１０３、ｐ型Ａｌ_x2Ｇａ_1-x2Ｎクラッド層１０４、ｐ型ＧａＮコンタクト層１０５、ｎ型電極１０６、ｐ型電極１０７、第１の割り溝１０８、第２の割り溝１０９から構成されている。
【００２８】
以下に図１（ａ）の窒化物半導体発光ダイオードの製造方法について説明する。
【００２９】
まず、ＨＶＰＥ法で種基板（例えば、サファイア基板）上に厚膜のＧａＮを積層し、その後、研磨でサファイア基板を剥ぎ取り、厚さ４００μｍ、大きさ２インチφのＣ面（０００１）ｎ型ＧａＮ基板１００を作製した。該ｎ型ＧａＮ基板のｎ型極性は、Ｓｉをドーピングすることによって得られ、該Ｓｉの濃度は、２×１０¹⁸／ｃｍ³であった。さらに、前記ｎ型ＧａＮ基板中に約１×１０¹⁴／ｃｍ³の塩素をドーピングしている。次に、ＭＯＣＶＤ装置に、前記ｎ型ＧａＮ基板１００をセットし、１０５０℃の成長温度でｎ型ＧａＮバッファ層１０１を１μｍ形成した。このｎ型ＧａＮバッファ層は、種基板からｎ型ＧａＮ基板を剥ぎ取るときに生じた、ｎ型ＧａＮ基板の表面歪みの緩和、表面モフォロジーや表面凹凸の改善（平坦化）を目的に設けた層であり、無くても構わない。しかしながら、ＧａＮ基板に塩素をドーピングしている場合は、表面モフォロジーが悪化する傾向にあるため、本実施の形態のようにＧａＮバッファ層を設けた方が好ましい。ｎ型ＧａＮバッファ層１０１を形成後、続けて２μｍ厚のｎ型Ａｌ_x1Ｇａ_1-x1Ｎクラッド層１０２を形成した。本実施の形態では、Ｘ１＝０で作製した。次に、基板の温度を７００℃〜８００℃程度に下げ、３周期の、厚さ４ｎｍのＩｎ_0.35Ｇａ_0.65Ｎ井戸層と厚さ６ｎｍのＩｎ_0.02Ｇａ_0.98Ｎ障壁層より構成される活性層（多重量子井戸層）１０３を成長する。その際、ＳｉＨ₄は供給してもよいし、供給しなくてもよい。また、障壁層はＧａＮで構成されていても良い。
【００３０】
次に、基板温度を再び１０５０℃まで昇温して、厚み２０ｎｍのｐ型Ａｌ_x2Ｇａ_1-x2Ｎクラッド層１０４を成長する。本実施の形態では、Ｘ２＝０．２で作製した。その後、０．２μmの厚みのp型ＧａＮコンタクト層１０５を成長した。
【００３１】
本実施の形態の活性層１０３は、３周期からなる多重量子井戸構造を作製したが、その他の周期構造でも良く、井戸層のみの単一量子井戸構造でも良い。活性層はＩｎ_yＧａ_1-yＮから構成されていれば良く、所望の発光波長に応じてＩｎ組成を変化させればよい。
【００３２】
活性層が単一量子井戸で、発光波長が３７０ｎｍ以下の場合は、井戸層はＧａＮから構成されているのが好ましく、少なくとも極性を示す不純物がドープされていなければならない。活性層が多重量子井戸から構成されていて、発光波長が３７０ｎｍ以下の場合は、井戸層はＧａＮから構成されていて、障壁層は少なくともＡｌを含む窒化物半導体でなければならず、少なくとも井戸層もしくは障壁層の何れかに極性を有する不純物がドープされていなければならない。また、ｎ型クラッド層１０２とｐ型クラッド層１０４は、Ａｌを含む窒化物半導体から構成されていても良いし、構成されていなくとも良い。何故ならば、多重量子井戸構造のＡｌを含む窒化物半導体障壁層によって、十分キャリアが閉じ込められているからである。
【００３３】
上記活性層中の井戸層または障壁層の不純物は、Ｓｉ、Ｇｅ、Ｏ、Ｃ、Ｚｎ、Ｂｅ、Ｍｇの何れかが好ましい。
【００３４】
ｐ型ＧａＮコンタクト層１０５のｐ型不純物濃度は、ｐ型電極１０７の形成位置に向かって、ｐ型不純物濃度を多くした方が好ましい。このことによりｐ型電極形成によるコンタクト抵抗が低減する。また、ｐ型化不純物であるＭｇの活性化を妨げているｐ層中の残留水素を除去するために、ｐ型層成長中に微量の酸素を混入させてもよい。
【００３５】
この様にして、ｐ型ＧａＮコンタクト層１０５を成長後、ＭＯＣＶＤ装置のリアクター内を全窒素キャリアガスとＮＨ₃に変えて、６０℃／分で温度を降下させた。基板温度が８５０℃に達した時点で、ＮＨ₃の供給量を停止して、５分間、前記基板温度で待機してから、室温まで降下させた。上記基板の保持温度は６５０℃から９００℃の間が好ましく、待機時間は、３分以上１５分以下が好ましかった。また、降下温度の到達速度は、３０℃／分以上が好ましい。
【００３６】
このようにして作製された成長膜をラマン測定によって評価した結果、前記手法により、従来、利用されているｐ型化アニールを行わなくとも、成長後すでにｐ型化の特性を示していた。また、ｐ型電極形成によるコンタクト抵抗も低減していた。ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ ｉｏｎｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ）測定を行った結果、残留水素濃度がｐ型ＧａＮコンタクト層１０５最表面近傍で３×１０¹⁸／ｃｍ³以下であった。
【００３７】
発明者らによる実験によると、成長膜を形成後、ＮＨ₃雰囲気中で基板温度を室温まで降下させたとき、残留水素濃度が成長膜最表面近傍で高かったことから、成長膜最表面近傍の残留水素濃度は、成長終了後のＮＨ₃雰囲気が原因であると考えられる。この残留水素は、ｐ型化不純物であるＭｇの活性化を妨げることが知られている。前記残留水素濃度は、５×１０¹⁹／ｃｍ³以下が好ましい。
【００３８】
この様にｐ型ＧａＮコンタクト層１０５成長後に、キャリアガスをＮ₂で置換し、ＮＨ₃の供給量を停止して所定の時間、成長温度を保持することによって、ｐ型化を促し、成長膜最表面近傍の残留水素濃度を下げ、コンタクト抵抗を低減できた。また、ｐ型電極形成によるコンタクト抵抗をさらに低減する方法として、成長膜最表面（ｐ型層の最表面）近傍をエッチングにより除去し、その除去面にｐ型電極を形成すると良い。成長膜最表面（ｐ型層の最表面）を除去する層厚は、１０ｎｍ以上が好ましく、特に上限値はないが、除去面近傍の残留水素濃度が５×１０¹⁹／ｃｍ³以下になることが好ましい。
【００３９】
次に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
【００４０】
まず、上記ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされたＧａＮ基板の厚さを１５０μｍにし、鏡面出しをする。ＧａＮ基板面を鏡面出しする（透明にする）のは、以下に述べる割り溝の形成位置を裏面側から容易に確認できるようにするためと、ｐ電極とｎ電極の形成位置の調整を容易にするためである。次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、ｐ型、ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。続いて、ｐ型ＧａＮコンタクト層１０５上に、Ｐｄ（４ｎｍ）／Ｍｏ（３ｎｍ）／Ａｕ（１００ｎｍ）の順に、透光性ｐ型電極１０７をリソグラフィー技術でパターン形成した後、微量の酸素を導入しながら、５００℃でＮ₂雰囲気中でアニールを行った。このことにより、ｐ型電極形成によるコンタクト抵抗の低抵抗化が得られた。上記ｐ型電極をパターン形成したのは、以下で述べる第２の割り溝を、電極の被覆されていない部分に形成するためである。
【００４１】
次に、ウエハーを裏返しにして、ＧａＮ基板側に、Ｔｉ（１５ｎｍ）／Ａｌ（１５０ｎｍ）によるｎ型電極１０６を、リソグラフィー技術でパターン形成する。この時、結晶成長側のｐ型電極パターンの形成位置と真反対側に、ｎ型電極パターンを形成し、且つ、割り溝を形成すべく互いの電極が被覆されていない領域を一致させる。
【００４２】
前記ウエハーをダイサーにセットし、該ウエハーのＧａＮ基板側に、深さ３０μｍ、線幅２０μｍ、ピッチ３５０μｍの第１の割り溝１０８を、図１（ｂ）に示す格子形状で形成した。第１の割り溝は、ｎ型電極１０６が被覆されていない部分に形成することが好ましい。何故ならば、電極剥離の原因になるからである。
【００４３】
次に、ウエハーのＧａＮ基板側に粘着シートを貼付し、スクライバーのテーブル上にＧａＮ基板側を下にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、結晶成長側の面（ｐ型ＧａＮコンタクト層１０５表面）上に、ピッチ３５０μｍ、深さ０．１μｍ、線幅５μｍで一回スクライブする。次に、先程のスクライブ方向に対して垂直方向に、同様にしてスクライブする。この様にして３５０μｍ角のチップになるようにスクライブラインを入れ、第２の割り溝１０９を形成する。ただし、第２の割り溝１０９の形成位置は、前記第１の割り溝１０８の線幅のほぼ中央線と一致した位置とし、ダイシングの方向およびスクライブの方向は、窒化物半導体に対して＜１１−２０＞または＜１−１００＞方向である。また、第２の割り溝１０９も第１の割り溝１０８と同様に電極が被覆されていない位置に形成することが好ましい。
【００４４】
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９８％以上であった。
【００４５】
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第１の割り溝と第２の割り溝を形成し、第２の割り溝は第１の割り溝幅よりも狭く構成したことによる。つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第１の割り溝が第2の割り溝よりも溝幅が広く、かつ、第１と第２の割り溝に分けて切断したことによる。また、第２の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第２の割り溝底部下方の第１の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
【００４６】
また、溝幅の狭い第２の割り溝を結晶成長側の面に形成したのは、光が前記結晶成長側の面から発せられるため、その発光面積を大きくするためである。
【００４７】
第１の割り溝幅と第２の割り溝幅が異なる理由は、上述のように、割り溝幅の狭い第２の割り溝から割れた割れ線が、割り溝幅の広い第１の割り溝に到達するとき、前記割れ線が第２の割り溝直下から外れて斜め方向に割れたとしても、第１の割り溝幅が広いために、前記斜めに割れた割れ線が第１の割り溝底部に到達することができる。この様にして、チップ形状の不良率を減らすことができる。
【００４８】
窒化物半導体基板中に塩素ドーピングした効果について調べたところ、少なくとも１×１０¹⁴／ｃｍ³以上の塩素濃度をドーピングすることによって、全く塩素をドーピングしていない窒化物半導体基板に比べて、容易に基板を分割することができた。また、ＨＶＰＥ法にて種基板（例えば、サファイア基板）上に塩素ドーピングを行った厚膜の窒化物半導体膜（例えば、３００μｍ）を形成したところ、同じ種基板上に塩素を全くドーピングしていない同じ厚膜の窒化物半導体膜と比べて、基板と厚膜との熱膨張係数差によって生じる反りの量が小さかった。
【００４９】
理由については、定かではないが、窒化物半導体基板を構成しているＩＩＩ族原子とＶ族原子との間の結合力を塩素によって弱められているのではないかと考えられる。素子チップの総膜厚は、殆どが基板で占められているため、素子分割を容易にする塩素ドーピングは非常に有効である。
【００５０】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。これらのエッチング法を利用することにより、溝形成による窒化物半導体表面や溝側面への損傷を抑えることができる。ただし、前記エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【００５１】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライバー等を使用しても良い。しかしながら、第１の割り溝は、第２の割り溝幅よりも広くしなければならないため、スクライバーによる第１の割り溝形成は、あまり好ましいとはいえない。
【００５２】
また、本実施の形態では、第２の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第２の割り溝形成においては、スクライブが最も好ましい。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可能であり、ダイシングやエッチングに比べて、ウエハー切断時に該ウエハーを削り取る面積が少ないので、単一ウエハーから多くのチップを得ることができるためである。
【００５３】
さらに、本実施の形態では、格子状にスクライブラインを形成したが、図１（ｃ）に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１５０μｍ以下、もしくは、第１の割り溝底部から第２の割り溝底部までの切断距離が１５０μｍ以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
【００５４】
また、本実施の形態で、ＧａＮ基板を研磨して１５０μｍ程度まで薄くしたが、本発明者らによる実験によると、塩素ドーピングをしたＧａＮ基板の厚さは２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下が好ましかった。窒化物半導体中に塩素をドーピングすることによって分割が容易になったが、所望の方向に歩留まり良くへき開するためには、基板の厚みを薄くすることが好ましい。なぜならば、ＧａＮ基板の厚みは、通常、３００μｍ〜６００μｍであるのに対して、該ＧａＮ基板上に積層する発光層を含む窒化物半導体膜は数μｍ程度であり、その殆どがＧａＮ基板の厚みで占められているためである。
【００５５】
本実施の形態のように、第１の割り溝の溝幅中央位置と、第２の割り溝の溝幅中央位置とが一致した位置で、ウエハーをチップ状に分割することが最も好ましいが、ウエハーの厚み（ＧａＮ基板の厚み）が厚すぎると、前記位置からずれて割れてしまう傾向に有る。さらに、第１の割り溝と第２の割り溝とが合致していない位置では、割れにくい傾向にあることから、ウエハー（基板）を研磨して薄くする必要がある。
【００５６】
ＧａＮ基板の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるため、ＧａＮ基板の厚みの下限値は５０μｍ以上が望ましい。
【００５７】
また、塩素ドーピングされたＧａＮ基板全体を研磨して薄くする他に、部分的に塩素ドーピングされたＧａＮ基板を薄くする方法として、第１の割り溝の底部と第２の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングされたＧａＮ基板の厚みと同様に、２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下、５０μｍ以上である。
【００５８】
（実施の形態２）
本実施の形態２では、第１の割り溝中に第３の割り溝を形成して、チップ分割する方法について説明する。
【００５９】
図２は、Ｃ面（０００１）ｎ型ＧａＮ基板２００、ｎ型ＧａＮバッファ層２０１、ｎ型Ａｌ_x1Ｇａ_1-x1Ｎクラッド層２０２、活性層２０３、ｐ型Ａｌ_x2Ｇａ_1-x2Ｎクラッド層２０４、ｐ型ＧａＮコンタクト層２０５、ｎ型電極２０６、ｐ型電極２０７、第１の割り溝２０８、第３の割り溝２０９から構成されている。ＧａＮ基板２００は、塩素濃度を５×１０¹⁵／ｃｍ³ドーピングしている。
【００６０】
図２の窒化物半導体発光ダイオードの製造方法については実施の形態１と同じである。
【００６１】
前記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
【００６２】
まず、上記ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされたＧａＮ基板の厚さを２５０μｍにする。このとき、研磨面を鏡面にしても良いし、しなくとも良い。なぜならば、両面から割り溝を確認する必要がないからである。次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、ｐ型電極、ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。続いて、ｐ型ＧａＮコンタクト層２０５上に、Ｐｄ（７ｎｍ）／Ａｕ（８０ｎｍ）の順に、透光性ｐ型電極２０７をウエハー全面に形成した後、微量の酸素を導入しながら、４５０℃でＮ₂雰囲気中でアニールを行った。このことにより、ｐ型電極形成によるコンタクト抵抗の低抵抗化が得られた。次に、ウエハーを裏返しにして、ＧａＮ基板側に、Ｔｉ（１５ｎｍ）／Ａｌ（１５０ｎｍ）によるｎ型電極２０６を、ウエハー全面に形成する。
【００６３】
前記ウエハーをダイサーにセットし、ウエハーのＧａＮ基板側に、ＧａＮ基板の＜１−１００＞方向に沿って、深さ５０μｍ、線幅３０μｍ、ピッチ３５０μｍと、＜１１−２０＞方向（前記＜１−１００＞方向と垂直方向）に沿って、深さ５０μｍ、線幅３０μｍ、ピッチ３００μｍの、第１の割り溝２０８を、ｎ型電極２０６の上から形成した。
【００６４】
第１の割り溝は、電極剥離のことを考慮すると、ｎ型電極２０６が被覆されていない部分に形成することが好ましいが、本実施の形態では、第１の割り溝と第３の割り溝を同じ面に形成することから、溝位置合わせのための電極非被覆部を設ける必要が無い。そのため、素子プロセスの簡略化、単一ウエハーからのチップ数の増収、発光面積の拡大化を目的に、ｎ電極、ｐ電極共に、割り溝のための電極非被覆部を設けずに、ウエハー全面に電極形成を行っている。
【００６５】
次に、ウエハーの結晶成長側の面（ｐ型電極２０７）に粘着シートを貼付し、スクライバーのテーブル上にＧａＮ基板側を上にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、第１の割り溝底部のほぼ中央線に沿って、ピッチ３５０μｍ、深さ３μｍ、線幅５μｍを＜１−１００＞方向に一回スクライブする。次に、先程のスクライブ方向に対して垂直方向（＜１１−２０＞方向）に、ピッチ３００μｍ、深さ３μｍ、線幅５μｍで第１の割り溝底部のほぼ中央線に沿って一回スクライブする。この様にして３５０μｍ×３００μｍ角のチップになるようにスクライブラインを入れ、第３の割り溝２０９を形成する。
【００６６】
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、ＧａＮ基板側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ×３００μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９２％以上であった。
【００６７】
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第１の割り溝と第３の割り溝を形成し、第３の割り溝を第１の割り溝中に構成したことによる。つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第３の割り溝を第１の割り溝底部のほぼ中央線に沿って形成することにより、第３の割り溝によって割れた割れ線が、第１の割り溝によって局部的に薄くなった部分で選択的に割れるため、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
【００６８】
また、割り溝を基板側に形成したのは、結晶成長側の発光面積を大きくするためである。
【００６９】
窒化物半導体基板中に塩素ドーピングした効果については、実施の形態１と同じである。
【００７０】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【００７１】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第３の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。
【００７２】
また、本実施の形態では、第３の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第３の割り溝形成においては、スクライブが最も好ましい。さらに、本実施の形態では、格子状にスクライブラインを形成したが、図１（ｃ）に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１５０μｍ以下、もしくは、第３の割り溝底部から結晶成長側の表面までの切断距離が、１５０μｍ以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
【００７３】
本実施の形態のように、第１の割り溝中に第３の割り溝を形成して局部的に薄くなった溝部で、ウエハーをチップ分割するため、第３の割り溝底部から結晶成長側の表面までの切断距離が短いことが好ましい。前記切断距離は、塩素ドーピングを行ったＧａＮ基板の厚みと同様に、２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下である。前記切断距離の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるてしまうため、該切断距離の下限値は５０μｍ以上が望ましい。
【００７４】
また、本実施の形態で研磨した塩素をドーピングしたＧａＮ基板は、切断し易い該ＧａＮ基板の厚み２００μｍよりも厚くしている。このことにより、割り溝部以外では切断されにくいようにして、チップ分割時に生じる、クラッキングやチッピングが発生することを防止している。
【００７５】
（実施の形態３）
本実施の形態３では、第１の割り溝中に第３の割り溝を形成し、さらに前記第３割り溝の反対側に第２の割り溝を形成して、チップ分割する方法について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
【００７６】
図３は、Ｃ面（０００１）ｎ型ＧａＮ基板３００、ｎ型ＧａＮバッファ層３０１、ｎ型Ａｌ_x1Ｇａ_1-x1Ｎクラッド層３０２、活性層３０３、ｐ型Ａｌ_x2Ｇａ_1-x2Ｎクラッド層３０４、ｐ型ＧａＮコンタクト層３０５、ｎ型電極３０６、ｐ型電極３０７、第１の割り溝３０８、第３の割り溝３０９、第２の割り溝３１０から構成されている。ＧａＮ基板３００中には塩素濃度１×１０¹⁶／ｃｍ³をドーピングしている。
【００７７】
図３の窒化物半導体発光ダイオードの製造方法については実施の形態１と同じである。
【００７８】
前記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。
【００７９】
まず、上記ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされたＧａＮ基板の厚さを２００μｍにし、鏡面出しをする。ＧａＮ基板面を鏡面出し（透明にする）するのは、以下に述べる割り溝の形成位置を裏面側から容易に確認できるようにするためと、ｐ電極とｎ電極の形成位置の調整を容易にするためである。
【００８０】
次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、ｐ型、ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。続いて、ｐ型ＧａＮコンタクト層３０５上に、Ｐｄ（３ｎｍ）／Ｔｉ（３ｎｍ）／Ａｕ（１２ｎｍ）の順に、透光性ｐ型電極３０７をリソグラフィー技術でパターン形成した後、微量の酸素を導入しながら、５００℃でＮ₂雰囲気中でアニールを行った。このことにより、ｐ型電極形成によるコンタクト抵抗の低抵抗化が得られた。上記ｐ型電極をパターン形成したのは、以下で述べる第2の割り溝を、電極の被覆されていない部分に形成するためである。
【００８１】
次に、ウエハーを裏返しにして、ＧａＮ基板側に、Ｍｏ（１５ｎｍ）／Ａｌ（１５０ｎｍ）によるｎ型電極３０６を、リソグラフィー技術でパターン形成する。この時、結晶成長側のｐ型電極パターンの形成位置と真反対側に、ｎ型電極パターンを形成し、且つ、割り溝を形成すべく互いの電極が被覆されていない領域を一致させる。
【００８２】
前記ウエハーをダイサーにセットし、該ウエハーのＧａＮ基板側に、＜１−１００＞方向に沿って、深さ２０μｍ、線幅２０μｍ、ピッチ３５０μｍと、＜１１−２０＞方向（前記方向と垂直方向）に沿って、深さ２０μｍ、線幅２０μｍ、ピッチ３４５μｍの、第１の割り溝３０８を形成した。第１の割り溝は、ｎ型電極３０６が被覆されていない部分に形成することが好ましい。何故ならば、電極剥離の原因になるからである。
【００８３】
次に、スクライバーのダイヤモンド針で、第１の割り溝底部のほぼ中央線に沿って、ピッチ３５０μｍ、深さ５μｍ、線幅５μｍを＜１−１００＞方向に一回スクライブする。次に、先程のスクライブ方向に対して垂直方向（＜１１−２０＞方向）に、ピッチ３４５μｍ、深さ５μｍ、線幅５μｍで第１の割り溝底部のほぼ中央線に沿って一回スクライブする。この様にして３５０μｍ×３４５μｍ角のチップになるようにスクライブラインを入れ、第３の割り溝３０９を形成する。
【００８４】
続いて、ウエハーのＧａＮ基板側に粘着シートを貼付し、スクライバーのテーブル上にＧａＮ基板側を下にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、結晶成長側の面（ｐ型ＧａＮコンタクト層３０５表面）上に、ピッチ３５０μｍ、深さ０．１μｍ、線幅５μｍを＜１−１００＞方向に一回スクライブする。次に、先程のスクライブ方向に対して垂直方向（＜１１−２０＞方向）に、一回スクライブする。この様にして３５０μｍ×３４５μｍ角のチップになるようにスクライブラインを入れ、第２の割り溝３１０を形成する。ただし、第２の割り溝３１０の形成位置は、前記第3の割り溝３０９とほぼ一致した位置とする。また、第２の割り溝３１０も第１の割り溝３０８と同様に電極が被覆されていない位置に形成することが好ましい。
【００８５】
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、ＧａＮ基板側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ×３４５μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９８％以上であった。
【００８６】
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第３の割り溝を第１の割り溝中に作製し、加えて、第３の割り溝形成位置と反対側の位置に第２の割り溝を構成したことによる。このことにより、実施の形態１と実施の形態２の特徴を有し、所望のチップ形状に切断することができたためである。窒化物半導体基板中に塩素ドーピングした効果については、実施の形態１と同じである。
【００８７】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【００８８】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２と第３の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。
【００８９】
また、本実施の形態では、第２と第３の割り溝幅の形成にスクライバーを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第１と第３の割り溝形成においては、スクライブが最も好ましい。
【００９０】
さらに、本実施の形態では、格子状にスクライブラインを形成したが、図１（ｃ）に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１５０μｍ以下、もしくは、第２の割り溝底部から第３の割り溝底部までの切断距離が１５０μｍ以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
【００９１】
また、本実施の形態で、塩素ドーピングしたＧａＮ基板を研磨して２００μｍ程度まで薄くしたが、実施の形態１で述べたように、チップ分割を容易にするためにはＧａＮ基板の厚さは２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下、５０μｍ以上が好ましかった。また、塩素ドーピングを行ったＧａＮ基板全体を研磨して薄くする他に、部分的に該ＧａＮ基板を薄くする方法として、実施の形態２のように、第２の割り溝の底部と第３の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングを行ったＧａＮ基板の厚みと同様に、２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下、５０μｍ以上である
（実施の形態４）
本実施の形態４は、実施の形態１の、第２の割り溝深さが、窒化物半導体発光層の位置より深く形成した場合のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
【００９２】
図４は、Ｃ面（０００１）ｎ型ＧａＮ基板４００、ｎ型ＧａＮバッファ層４０１、ｎ型Ａｌ_x1Ｇａ_1-x1Ｎクラッド層４０２、活性層４０３、ｐ型Ａｌ_x2Ｇａ_1-x2Ｎクラッド層４０４、ｐ型ＧａＮコンタクト層４０５、ｎ型電極４０６、ｐ型電極４０７、第１の割り溝４０８、第２の割り溝４０９から構成されている。前記ＧａＮ基板４００は、塩素濃度２×１０¹⁷／ｃｍ³をドーピングしている。
【００９３】
図４の窒化物半導体発光ダイオードの製造方法は、実施の形態１と同じである。
【００９４】
以下に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。
【００９５】
まず、上記ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされたＧａＮ基板の厚さを１００μｍにし、鏡面出しをする。次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、ｐ型、ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。
【００９６】
次に、前記ウエハーをリソグラフィー法でマスク処理をし、結晶成長側の面（ｐ型ＧａＮコンタクト層）を上にして、反応性イオンエッチング装置にセットする。ドライエッチングによって、前記成長面上に、＜１−１００＞方向に沿って、深さ０．５μｍ、線幅１０μｍ、ピッチ３５０μｍと、＜１１−２０＞方向に沿って、深さ０．５μｍ、線幅１０μｍ、ピッチ２５０μｍの、第２の割り溝４０９を形成した。その後、マスクを取り除き、ｐ型ＧａＮコンタクト層４０５上に、Ｐｄ（４ｎｍ）／Ａｕ（１０ｎｍ）の順で、透光性ｐ型電極４０７を形成する。このとき、リソグラフィー技術を用いてｐ電極部分をパターン形成した。
【００９７】
次に、前記ｐ電極形成を行ったウエハーを、微量の酸素を導入しながら、５５０℃でＮ₂雰囲気中でアニールを行った。このことにより、ｐ型電極形成によるコンタクト抵抗の低抵抗化が得られた。
【００９８】
次に、結晶成長側の面（ｐ型電極形成面）に粘着シートを貼付し、ダイサーのテーブル上にＧａＮ基板側を上にして張り付け、真空チャックで固定する。固定後、ダイサーで、ＧａＮ基板側の面上に、ピッチ３５０μｍ、深さ２０μｍ、線幅５０μｍと、ピッチ２５０μｍ、深さ２０μｍ、線幅５０μｍの、第１の割り溝４０８を、それぞれ＜１−１００＞方向と＜１１−２０＞方向に形成した。この様にして３５０μｍ×２５０μｍ角のチップになるようにダイシングラインを入れ、第１の割り溝４０８を形成する。ただし、第１の割り溝４０８の形成位置は、第１割り溝の線幅ほぼ中央に前記第２の割り溝４０９が一致するようにする。
【００９９】
ダイシング後、真空チャックを解放し、ウエハーをテーブルから外し取り、ウエハーのＧａＮ基板側全面に、膜厚１５ｎｍのタングステン（Ｗ）／膜厚１５０ｎｍのアルミ（Ａｌ）によるｎ型電極４０６を形成する。その後、ＧａＮ基板側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ×２５０μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９８％以上であった。
【０１００】
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第２の割り溝底部を窒化物半導体発光層位置よりも深く形成し、第２の割り溝は第１の割り溝幅よりも狭く構成したことによる。
【０１０１】
つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第２の割り溝底部が窒化物半導体発光層位置よりも深く、第１の割り溝が第２の割り溝よりも溝幅が広いことにより、第２の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第２の割り溝底部から該第２の割り溝底部下方の第１の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
【０１０２】
また、第２の割り溝底部が、窒化物半導体発光層位置よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。溝幅の狭い第２の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第１の割り溝幅と第２の割り溝幅が異なる理由は、実施の形態１と同様である。
【０１０３】
しかしながら、第２の割り溝をエッチング法にて形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。
【０１０４】
窒化物半導体基板中に塩素ドーピングした効果については、実施の形態１と同じである。
【０１０５】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。
【０１０６】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。
【０１０７】
また、本実施の形態では、第２の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本実施の形態の、第２の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による、窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【０１０８】
また、本実施の形態で、塩素ドーピングしたＧａＮ基板を研磨して１００μｍ程度まで薄くしたが、実施の形態１で述べたように、チップ分割を容易にするためにはＧａＮ基板の厚さは２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下、５０μｍ以上が好ましかった。
【０１０９】
また、塩素ドーピングを行ったＧａＮ基板全体を研磨して薄くする他に、部分的に該ＧａＮ基板を薄くする方法として、第１の割り溝の底部と第２の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングを行ったＧａＮ基板の厚みと同様に、２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下、５０μｍ以上である
本実施の形態の割り溝に加えて、第３の割り溝として、第１の割り溝中あるいは第２の割り溝中、もしくは、第１と第２の割り溝両方に、スクライブラインを形成してチップ分割しても良い。また、図１（ｃ）に示すように、第１の割り溝もしくは第２の割り溝のエッジ部分に、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１５０μｍ以下、もしくは、第１の割り溝底部から第２の割り溝底部までの切断距離が１５０μｍ以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
【０１１０】
（実施の形態５）
本実施の形態５は、実施の形態４の、第２の割り溝深さが、窒化物半導体膜と窒化物半導体基板との界面位置より深く形成した場合のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
【０１１１】
図５は、Ｃ面（０００１）ｎ型ＧａＮ基板５００、ｎ型ＧａＮバッファ層５０１、ｎ型Ａｌ_x1Ｇａ_1-x1Ｎクラッド層５０２、活性層５０３、ｐ型Ａｌ_x2Ｇａ_1-x2Ｎクラッド層５０４、ｐ型ＧａＮコンタクト層５０５、ｎ型電極５０６、ｐ型電極５０７、第１の割り溝５０８、第２の割り溝５０９から構成されている。前記ＧａＮ基板５００は、塩素濃度１×１０¹⁸／ｃｍ³をドーピングしている。
【０１１２】
図５の窒化物半導体発光ダイオードの製造方法は、実施の形態１と同じである。
【０１１３】
以下に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。
【０１１４】
まず、上記ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされたＧａＮ基板の厚さを３００μｍにする。このとき、研磨面を鏡面にしても良いし、鏡面にしなくとも良い。次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、ｐ型、ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。続いて、ウエハーを裏返しにして、ＧａＮ基板側に、Ｔｉ（１５ｎｍ）／Ｍｏ（１５０ｎｍ）によるｎ型電極５０６を、ウエハー全面に形成する。次に、ダイサーのテーブル上にＧａＮ基板側を上にして張り付け、真空チャックで固定する。固定後、ダイサーで、ＧａＮ基板側の面（ｎ電極形成面）上に、ピッチ３５０μｍ、深さ１００μｍ、線幅８０μｍと、ピッチ１５０μｍ、深さ１００μｍ、線幅８０μｍの、第１の割り溝５０８を、それぞれ＜１−１００＞方向と＜１１−２０＞方向に沿って形成した。この様にして３５０μｍ×１５０μｍ角のチップになるようにダイシングラインを入れ、第１の割り溝５０８を形成する。ダイシング後、真空チャックを解放し、ウエハーをテーブルから取り外し、前記ウエハーをリソグラフィー法でマスク処理を施す。
【０１１５】
次に、結晶成長側の面を上にして（ｐ型ＧａＮコンタクト層側の面）、反応性イオンエッチング装置にセットする。ドライエッチングによって、前記結晶成長面上に、深さ４μｍ、線幅２０μｍ、ピッチ３５０μｍと、深さ４μｍ、線幅２０μｍ、ピッチ１５０μｍの、第２の割り溝５０９を、それぞれ＜１−１００＞方向と＜１１−２０＞方向に沿って形成した。ただし、第２の割り溝５０９の形成位置は、第１割り溝５０８の線幅のほぼ中央線上に前記第２の割り溝５０９が一致するようにする。
【０１１６】
その後、マスクを取り除き、ｐ型ＧａＮコンタクト層５０５上に、、Ｐｄ（２ｎｍ）／Ｎｉ（２ｎｍ）／Ａｕ（１０ｎｍ）の順に、リソグラフィー技術を用いて透光性ｐ型電極５０７をパターン形成する。次に、前記ｐ電極形成を行ったウエハーを、微量の酸素を導入しながら、６００℃でＮ₂雰囲気中でアニールを行った。このことにより、ｐ型電極形成によるコンタクト抵抗の低抵抗化が得られた。
【０１１７】
次に、ウエハーを裏返しにして、ＧａＮ基板側に粘着シートを貼付し、結晶成長側の面から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ×１５０μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９８％以上であった。しかしながら、第２の割り溝をエッチング法にて形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。
【０１１８】
本実施の形態で、歩留まり良く所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第１と第２の割り溝を形成し、前記第２の割り溝底部を窒化物半導体膜と前記基板との界面よりも深く形成し、第２の割り溝は第１の割り溝幅よりも狭く構成したことによる。つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第２の割り溝底部が窒化物半導体膜と基板との界面よりも深く、第１の割り溝が第２の割り溝よりも溝幅が広いことにより、第２の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第２の割り溝底部から該第２の割り溝底部下方の第１の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。溝幅の狭い第２の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第１の割り溝幅と第２の割り溝幅が異なる理由は、実施の形態１と同様である。
【０１１９】
さらに、第２の割り溝底部が、窒化物半導体膜と基板との界面よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。また、第２の割り溝底部が塩素をドーピングした窒化物半導体基板中まで達していることから、チップ分割は、塩素をドーピングした窒化物半導体基板そのものの分割であり、塩素を全くドーピングしていない窒化物半導体基板に比べて容易にチップ分割することができる。窒化物半導体基板中に塩素ドーピングした効果については、実施の形態１と同じである。
【０１２０】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。
【０１２１】
また、本実施の形態では、第2の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本実施の形態の、第２の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による、窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【０１２２】
本実施の形態では、第１の割り溝と第２の割り溝を形成して局部的に薄くなった溝部で、ウエハーをチップ分割するため、第１の割り溝底部から第２の割り溝底部までの切断距離が短いことが好ましい。前記切断距離は、塩素ドーピングを行ったＧａＮ基板の厚みと同様に、２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下である。前記切断距離の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるてしまうため、該切断距離の下限値は５０μｍ以上が望ましい。
【０１２３】
また、本実施の形態で研磨した塩素をドーピングしたＧａＮ基板は、切断し易い該ＧａＮ基板の厚み２００μｍよりも厚くしている。このことにより、割り溝部以外では切断されにくいようにして、チップ分割時に生じる、クラッキングやチッピングが発生することを防止している。
【０１２４】
本実施の形態の割り溝に加えて、第３の割り溝として、第１の割り溝中あるいは第２の割り溝中、もしくは、第１と第２の割り溝両方に、スクライブラインを形成してチップ分割しても良い。また、図１（ｃ）に示すように、第１の割り溝もしくは第2の割り溝のエッジ部分に、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１５０μｍ以下、もしくは、第1の割り溝底部から第2の割り溝底部までの切断距離が１５０μｍ以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされている場合の厚みである。
【０１２５】
（実施の形態６）
本実施の形態６は、実施の形態１の塩素ドーピングした窒化物半導体基板（研磨後の厚み１５０μｍ）を、塩素ドーピングを行っていない窒化物半導体基板（研磨後の厚み１００μｍ）に変更した以外は、実施の形態１と同じである。
【０１２６】
本実施の形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされていないＧａＮ基板の厚さを１００μｍにする。
【０１２７】
前記ウエハーをダイサーにより、ＧａＮ基板側に、深さ３０μｍ、線幅２０μｍ、ピッチ３５０μｍの第1の割り溝１０８を、結晶成長側の面にスクライバーにより、ピッチ３５０μｍ、深さ０．１μｍ、線幅５μｍの第２の割り溝１０９を図１（ｂ）に示す格子形状で形成した。ただし、第２の割り溝１０９の形成位置は、前記第１の割り溝１０８の線幅のほぼ中央線と一致した位置とし、ダイシングの方向およびスクライブの方向は、窒化物半導体に対して＜１１−２０＞または＜１−１００＞方向である。
【０１２８】
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９２％以上であった。
【０１２９】
本実施の形態で、歩留まり９０％以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第１の割り溝と第２の割り溝を形成し、第２の割り溝は第１の割り溝幅よりも狭く構成したことによる。つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第１の割り溝が第２の割り溝よりも溝幅が広く、かつ、第１と第２の割り溝に分けて切断することにより、第２の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第２の割り溝底部から該第２の割り溝底部下方の第１の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。溝幅の狭い第２の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第１の割り溝幅と第２の割り溝幅が異なる理由は、実施の形態１と同様である。
【０１３０】
実施の形態１と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングしていないためだと考えられる。しかしながら、少なくとも２つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約１０％以上向上している。
【０１３１】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、前記エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【０１３２】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。また、本実施の形態では、第２の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。
【０１３３】
本実施の形態では、格子状にスクライブラインを形成したが、図１（ｃ）に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１００μｍ以下、もしくは、第１の割り溝底部から第２の割り溝底部までの切断距離が１００μｍ以下であることが好ましい。ただし、前記総膜厚は、窒化物半導体基板中に塩素ドーピングされていないときの値である。
【０１３４】
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。本発明者らによる実験によると、塩素ドーピングをしていない窒化物半導体基板の厚さは１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下が好ましかった。塩素ドーピングをしていない窒化物半導体基板の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるため、窒化物半導体基板の厚みの下限値は５０μｍ以上が望ましい。また、塩素ドーピングされていないＧａＮ基板全体を研磨して薄くする他に、塩素ドーピングされていないＧａＮ基板を部分的に薄くする方法として、第１の割り溝の底部と第２の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングされていないＧａＮ基板の厚みと同様に、１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下、５０μｍ以上である。
【０１３５】
（実施の形態７）
本実施の形態７は、実施の形態２の塩素ドーピングした窒化物半導体基板（研磨後の厚み２５０μｍ）を、塩素ドーピングを行っていない窒化物半導体基板（研磨後の厚み２００μｍ）に変更した以外は、実施の形態２と同じである。
【０１３６】
本実施の形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
【０１３７】
ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされていないＧａＮ基板の厚さを２００μｍにする。前記ウエハーをダイサーにより、ＧａＮ基板側に、＜１−１００＞方向に沿って、深さ５０μｍ、線幅３０μｍ、ピッチ３５０μｍと、＜１１−２０＞方向に沿って、深さ５０μｍ、線幅３０μｍ、ピッチ１００μｍの、第１の割り溝２０８を形成する。続いて、前記第２の割り溝底部のほぼ中央線に沿って、スクライバーにより、＜１−１００＞方向に沿って、ピッチ３５０μｍ、深さ３μｍ、線幅５μｍと、＜１１−２０＞方向に沿って、ピッチ１００μｍ、深さ３μｍ、線幅５μｍの、第３の割り溝２０９を形成した。ただし、第３の割り溝２０９の形成位置は、前記第１の割り溝２０８の底部上に、前記第１の割り溝線幅のほぼ中央線と一致した位置とする。
【０１３８】
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、ＧａＮ基板側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ×１００μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは８９％以上であった。
【０１３９】
本実施の形態で、歩留まり８５％以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第１の割り溝と第３の割り溝を形成し、第３の割り溝を第１の割り溝中に構成したことによる。つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第３の割り溝を第１の割り溝底部のほぼ中央線に沿って形成したことにより、第３の割り溝によって割れた割れ線が、第１の割り溝によって局部的に薄くなった部分で選択的に割れるため、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。割り溝を基板側の面に形成したのは、結晶成長側の発光面積を大きくするためである。また、第１の割り溝幅と第２の割り溝幅が異なる理由は、実施の形態１と同様である。
【０１４０】
実施の形態２と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングしていないためだと考えられる。しかしながら、少なくとも２つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約１０％以上向上している。窒化物半導体基板中に塩素ドーピングした効果については、実施の形態１と同じである。
【０１４１】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【０１４２】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。また、本実施の形態では、第３の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第３の割り溝形成においては、スクライブが最も好ましい。
【０１４３】
本実施の形態では、格子状にスクライブラインを形成したが、図１（ｃ）に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１００μｍ以下、もしくは、第３の割り溝底部から結晶成長側の表面までの切断距離が、１００μｍ以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされていない場合の厚みである。
【０１４４】
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。本発明者らによる実験によると、塩素ドーピングをしていない窒化物半導体基板の厚さは１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下、５０μｍ以上である。
【０１４５】
本実施の形態のように、第１の割り溝中に第３の割り溝を形成して局部的に薄くなった溝部で、ウエハーをチップ分割するため、第３の割り溝底部から結晶成長側の表面までの切断距離が短いことが好ましい。前記切断距離は、塩素ドーピングを行っていない窒化物半導体基板の厚みと同様に、１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下である。前記切断距離の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるてしまうため、該切断距離の下限値は５０μｍ以上が望ましい。
【０１４６】
また、本実施の形態で研磨した塩素をドーピングしていないＧａＮ基板は、切断し易い窒化物半導体基板の厚み１５０μｍよりも厚くしている。このことにより、割り溝部以外では切断されにくいようにして、チップ分割時に生じる、クラッキングやチッピングが発生することを防止している。
【０１４７】
（実施の形態８）
本実施の形態８は、実施の形態３の塩素ドーピングした窒化物半導体基板（研磨後の厚み２００μｍ）を、塩素ドーピングを行っていない窒化物半導体基板（研磨後の厚み１５０μｍ）に変更した以外は、実施の形態３と同じである。
【０１４８】
本実施の形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされていないＧａＮ基板の厚さを１５０μｍにする。
前記ウエハーをダイサーにより、ＧａＮ基板側に、＜１−１００＞方向に沿って、深さ２０μｍ、線幅２０μｍ、ピッチ４００μｍと、＜１１−２０＞方向に沿って、深さ２０μｍ、線幅２０μｍ、ピッチ１００μｍの、第１の割り溝３０８を形成した。続いて、前記第１の割り溝底部上のほぼ中央線に沿って、スクライバーにより、＜１−１００＞方向に、ピッチ４００μｍ、深さ５μｍ、線幅５μｍと、＜１１−２０＞方向に、ピッチ１００μｍ、深さ５μｍ、線幅５μｍの、第３の割り溝３０９を形成した。さらに、結晶成長側の面に、＜１−１００＞方向に沿って、ピッチ４００μｍ、深さ０．１μｍ、線幅５μｍと、＜１１−２０＞方向に沿って、ピッチ１００μｍ、深さ０．１μｍ、線幅５μｍの、第２の割り溝３１０を形成した。ただし、第３の割り溝３０９の形成位置は、前記第１の割り溝３０８の底部上に前記第１の割り溝線幅のほぼ中央線と一致した位置に形成し、第2の割り溝３１０の形成位置は、前記第３の割り溝３０９とほぼ一致した位置に形成する。
【０１４９】
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、ＧａＮ基板側から軽くローラーで押し当てる事により、２インチφのウエハーから４００μｍ×１００μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９２％以上であった。
【０１５０】
本実施の形態で、歩留まり９０％以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第３の割り溝を第１の割り溝中に作製し、加えて、第３の割り溝形成位置と反対側の位置に第２の割り溝を構成したことによる。このことにより、実施の形態６と実施の形態７の特徴を有し、所望のチップ形状に切断することができるためである。実施の形態３と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングしていないためだと考えられる。しかしながら、少なくとも２つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約１０％以上向上している。
【０１５１】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【０１５２】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２と第３の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。
【０１５３】
また、本実施の形態では、第２と第３の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第２と第３の割り溝形成においては、スクライブが最も好ましい。
【０１５４】
本実施の形態では、格子状にスクライブラインを形成したが、図１（ｃ）に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１００μｍ以下、もしくは、第２の割り溝底部から第３の割り溝底部までの切断距離が、１００μｍ以下であることが好ましい。ただし、前記総膜厚および切断距離は、基板中に塩素ドーピングされていない場合の厚みである。
【０１５５】
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。実施の形態６で述べたように、チップ分割を容易にするためにはＧａＮ基板の厚さは１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下、５０μｍ以上が好ましかった。
【０１５６】
また、塩素ドーピングされていないＧａＮ基板全体を研磨して薄くする他に、部分的に該ＧａＮ基板を薄くする方法として、実施の形態７のように、第２の割り溝の底部と第3の割り溝の底部との切断距離を短くしてもよい。このときの、前記切断距離は、塩素ドーピングを行っていないＧａＮ基板の厚みと同様に、１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下、５０μｍ以上である。
【０１５７】
（実施の形態９）
本実施の形態９は、実施の形態４の塩素ドーピングした窒化物半導体基板（研磨後の厚み１００μｍ）を、塩素ドーピングを行っていない窒化物半導体基板（研磨後の厚み８０μｍ）に変更した以外は、実施の形態４と同じである。
【０１５８】
本実施の形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされていないＧａＮ基板の厚さを８０μｍにする。
【０１５９】
前記ウエハーをドライエッチングによって、結晶成長側に、＜１−１００＞方向に沿って、深さ１μｍ、線幅１０μｍ、ピッチ３５０μｍと、＜１１−２０＞方向に沿って、深さ１μｍ、線幅１０μｍ、ピッチ３３０μｍの、第2の割り溝４０９を形成した。続いて、ＧａＮ基板側の面にダイサーにより、＜１−１００＞方向に沿って、ピッチ３５０μｍ、深さ１０μｍ、線幅５０μｍと、＜１１−２０＞方向に沿って、ピッチ３３０μｍ、深さ１０μｍ、線幅５０μｍの、第1の割り溝４０８を形成した。ただし、第１の割り溝４０８の形成位置は、第１割り溝の線幅ほぼ中央に前記第２の割り溝４０９が一致するようにする。
【０１６０】
ダイシング後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ×３３０μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９２％以上であった。
【０１６１】
本実施の形態で、歩留まり９０％以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第１と第２の割り溝を形成し、第２の割り溝底部を窒化物半導体発光層位置よりも深く形成し、第２の割り溝は第１の割り溝幅よりも狭く構成したことによる。
【０１６２】
つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第２の割り溝底部が窒化物半導体発光層位置よりも深く、第１の割り溝が第２の割り溝よりも溝幅が広いことにより、第２の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第２の割り溝底部から該第２の割り溝底部下方の第１の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
【０１６３】
また、第２の割り溝底部が、窒化物半導体発光層位置よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。しかしながら、第２の割り溝をエッチング法にて形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。溝幅の狭い第２の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第１の割り溝幅と第２の割り溝幅が異なる理由は、実施の形態１と同様である。実施の形態４と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングをしていないためだと考えられる。しかしながら、少なくとも２つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約１０％以上向上している。
【０１６４】
本実施の形態では、第1の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。
【０１６５】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。
【０１６６】
また、本実施の形態では、第２の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本実施の形態の、第２の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチング法を行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【０１６７】
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。実施の形態６で述べたように、チップ分割を容易にするためにはＧａＮ基板の厚さは１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下、５０μｍ以上が好ましかった。
【０１６８】
また、塩素ドーピングされていないＧａＮ基板全体を研磨して薄くする他に、塩素ドーピングされていないＧａＮ基板を部分的に薄くする方法として、第１の割り溝の底部と第２の割り溝の底部との切断距離を短くしてもよい。このときの前記切断距離は、塩素ドーピングされていないＧａＮ基板の厚みと同様に、１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下、５０μｍ以上である。
【０１６９】
本実施の形態の割り溝に加えて、第３の割り溝として、第１の割り溝中あるいは第２の割り溝中、もしくは、第１と第２の割り溝両方に、スクライブラインを形成してチップ分割しても良い。また、図１（ｃ）に示すように、第１の割り溝もしくは第２の割り溝のエッジ部分に、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１００μｍ以下、もしくは、第１の割り溝底部から第２の割り溝底部までの切断距離が１００μｍ以下であることが好ましい。ただし、前記総膜厚は、窒化物半導体基板中に塩素ドーピングされていないときの値である。
【０１７０】
（実施の形態１０）
本実施の形態１０は、実施の形態５の塩素ドーピングした窒化物半導体基板（研磨後の厚み３００μｍ）を、塩素ドーピングを行っていない窒化物半導体基板（研磨後の厚み２５０μｍ）に変更した以外は、実施の形態５と同じである。
【０１７１】
本実施の形態のチップ分割について説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされていないＧａＮ基板の厚さを２５０μｍにする。
前記ウエハーをドライエッチングによって、結晶成長側の面に、＜１−１００＞方向に沿って、深さ５μｍ、線幅２０μｍ、ピッチ３５０μｍと、＜１１−２０＞方向に沿って、深さ５μｍ、線幅２０μｍ、ピッチ３４０μｍの、第2の割り溝５０９を形成した。続いて、ＧａＮ基板側の面にダイサーにより、＜１−１００＞方向に沿って、ピッチ３５０μｍ、深さ１００μｍ、線幅８０μｍと、＜１１−２０＞方向に沿って、ピッチ３４０μｍ、深さ１００μｍ、線幅８０μｍの、第１の割り溝５０８を形成した。ただし、第１の割り溝５０８の形成位置は、第１割り溝の線幅ほぼ中央に前記第２の割り溝５０９が一致するようにする。
【０１７２】
ダイシング後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長面側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ×３４０μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９２％以上であった。しかしながら、第２の割り溝をエッチング法によって形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。
【０１７３】
本実施の形態で、歩留まり９０％以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第１と第２の割り溝を形成し、第２の割り溝底部を窒化物半導体膜と前記基板との界面よりも深く形成し、第２の割り溝は第１の割り溝幅よりも狭く構成したことによる。
【０１７４】
つまり、成長膜も基板も同系の窒化物半導体であることから、同一のへき開特性を有することと、第２の割り溝底部が窒化物半導体膜と基板との界面よりも深く、第１の割り溝が第２の割り溝よりも溝幅が広いことにより、第２の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第２の割り溝底部から該第２の割り溝底部下方の第１の割り溝の底部の何処かに到達するしかなく、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。
【０１７５】
また、第２の割り溝底部が、窒化物半導体膜と基板との界面よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。溝幅の狭い第２の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第１の割り溝幅と第２の割り溝幅が異なる理由は、実施の形態１と同様である。
【０１７６】
実施の形態５と比べると、チップの歩留まりが低下しているのは、窒化物半導体基板中に塩素ドーピングしていないためだと考えられる。しかしながら、少なくとも２つ以上の割り溝を形成せずに、一度にチップ分割する従来に比べて、歩留まりは約１０％以上向上している。
【０１７７】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。
【０１７８】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。
【０１７９】
また、本実施の形態では、第２の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本実施の形態の、第２の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による、窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチング法を行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【０１８０】
塩素をドーピングしていない窒化物半導体基板は、塩素をドーピングした窒化物半導体基板に比べて、チップ分割が難しく、基板の厚みを薄くすることが好ましい。実施の形態６で述べたように、チップ分割を容易にするためにはＧａＮ基板の厚さは１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下、５０μｍ以上が好ましかった。
【０１８１】
本実施の形態では、第１の割り溝と第２の割り溝を形成して局部的に薄くなった溝部で、ウエハーをチップ分割するため、第１の割り溝底部から第２の割り溝底部までの切断距離が短いことが好ましい。前記切断距離は、塩素ドーピングを行っていないＧａＮ基板の厚みと同様に、１５０μｍ以下が好ましく、さらに好ましくは１００μｍ以下である。前記切断距離の厚みの下限値は、特に問わないが、あまりにも薄すぎると、素子化のためのプロセス中にウエハーが割れるてしまうため、該切断距離の下限値は５０μｍ以上が望ましい。
【０１８２】
また、本実施の形態で研磨した塩素をドーピングしたＧａＮ基板は、切断し易い該ＧａＮ基板の厚み１５０μｍよりも厚くしている。このことにより、割り溝部以外では切断されにくいようにして、チップ分割時に生じる、クラッキングやチッピングが発生することを防止している。
【０１８３】
本実施の形態の割り溝に加えて、第３の割り溝として、第１の割り溝中あるいは第２の割り溝中、もしくは、第１と第２の割り溝両方に、スクライブラインを形成してチップ分割しても良い。また、図１（ｂ）に示すように、第１の割り溝もしくは第２の割り溝のエッジ部分に、一対の欠け溝を形成して素子分割しても良い。この場合、ウエハーの総膜厚が１００μｍ以下、もしくは、第１の割り溝底部から第２の割り溝底部までの切断距離が１００μｍ以下であることが好ましい。ただし、前記総膜厚は、窒化物半導体基板中に塩素ドーピングされていないときの値である。
【０１８４】
（実施の形態１１）
本実施の形態１１は、サファイア種基板上に塩素ドーピングした厚膜の窒化物半導体膜上に結晶成長した窒化物半導体発光ダイオードのチップ分割について説明する。ここで、結晶成長側とは、サファイア種基板側に対する反対側を指すものとする。
【０１８５】
図６（ａ）は、Ｃ面サファイア種基板１０、ｎ型ＧａＮ膜２０、誘電体膜３０、塩素ドーピングしたｎ型ＧａＮ厚膜４０、ｎ型ＧａＮバッファ層６０１、ｎ型Ａｌ_x1Ｇａ_1-x1Ｎクラッド層６０２、活性層６０３、ｐ型Ａｌ_x2ＧａＮクラッド層６０４、ｐ型ＧａＮコンタクト層６０５から構成されている。
【０１８６】
以下に図６（ａ）の窒化物半導体発光ダイオードの製造方法について説明する。
【０１８７】
まず、ＭＯＣＶＤ法でＣ面サファイア種基板１０（厚み４２０μｍ）上に厚み１μｍのｎ型ＧａＮ膜２０を積層し、ＭＯＣＶＤ装置から取り出す。次に、スパッタリング法もしくは、ＣＶＤ法を用いて、厚み１００ｎｍの誘電体膜を形成し、リソグラフィー技術により、マスク幅７μｍ、ピッチ１０μｍのストライプ形状に加工する。前記種基板は、窒化物半導体以外であれば良く、本実施の形態のサファイア以外に、ＳｉＣ、スピネル、ＺｎＯ、ＭｇＯ、Ｓｉ、Ｇｅ、ＧａＡｓ、Ａ面サファイア、Ｒ面サファイア、Ｍ面サファイアを使用しても良い。また、前記誘電体膜は、例えば、ＳｉＯ₂、ＳｉＮ_x、ＴｉＯ₂、Ａｌ₂Ｏ₃である。本実施の形態１１の誘電体膜３０は、ＳｉＯ₂を使用した。
【０１８８】
次に、ＨＶＰＥ装置に前記ウエハーをセットし、塩素濃度２×１０¹⁹／ｃｍ³、Ｓｉ濃度２×１０¹⁸／ｃｍ³をドーピングしながら、厚み２００μｍのｎ型ＧａＮ厚膜４０を形成した。ここで、本発明の明細書で言うところの厚膜とは、２０μｍ以上の膜厚を指すものとする。
【０１８９】
前記ＧａＮ厚膜４０を積層したウエハーを、再びＭＯＣＶＤ装置にセットし、実施の形態１と同様の成長条件で、図６（ａ）に示す窒化物半導体発光ダイオードを作製した。
【０１９０】
次に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。
【０１９１】
図６（ｂ）は、第1の割り溝６０８と第2の割り溝６０９の構成を示している。
【０１９２】
本実施の形態の、図６中の窒化物半導体膜６００は、ｎ型ＧａＮ膜２０、誘電体膜３０、塩素ドーピングしたｎ型ＧａＮ厚膜４０の総称であるが、塩素ドーピングしたｎ型ＧａＮ厚膜４０のみ、またはｎ型ＧａＮ膜２０と塩素ドーピングされたｎ型ＧａＮ厚膜４０から構成されていても良い。ｎ型電極６０６は、第１の割り溝６０８を形成した後、サファイア種基板１０の全面にＴｉ／Ａｇを蒸着している。
【０１９３】
まず、上記ウエハーのサファイア種基板を研磨機により研磨して、厚さを２５０μｍにし、鏡面出しをする。研磨によって薄くした種基板の厚みは、好ましくは、２５０μｍ以下である。
【０１９４】
続いて、ｐ型ＧａＮコンタクト層６０５上に、Ｐｄ（３ｎｍ）／Ｍｏ（３ｎｍ）／Ａｕ（１０ｎｍ）の順に、透光性ｐ型電極６０７をリソグラフィー技術でパターン形成した後、微量の酸素を導入しながら、３５０℃でＮ₂雰囲気中でアニールを行った。このことにより、ｐ型電極形成によるコンタクト抵抗の低抵抗化が得られた。上記ｐ型電極をパターン形成したのは、以下で述べる第２の割り溝を、電極の被覆されていない部分に形成するためである。
【０１９５】
前記ウエハーをダイサーにセットし、該ウエハーのサファイア種基板側に、深さ２８０μｍ、線幅１００μｍ、ピッチ３５０μｍの第1の割り溝６０８を、図１（ｂ）に示す格子形状で形成した。第１の割り溝底部は、塩素ドーピングを行った窒化物半導体膜６００（ｎ型ＧａＮ厚膜４０）まで到達するように形成されている。第1の割り溝６０８の溝幅は、誘電体膜３０のピッチ幅１０μｍに比べて、十分大きいため、図６（ａ）の破線５０、破線５１のどちらの位置で形成しても同じである。第１の割り溝幅が誘電体膜のマスク幅と同等か、それよりも狭い場合は、第１の割り溝の形成位置を、誘電体マスク位置上（破線５１）に形成することが好ましい。なぜならば、誘電体マスク直上に被覆した窒化物半導体膜は、選択成長により前記マスク直上で会合して成長するため、ボイド等が発生し易く、チップ分割が容易になるためである。
【０１９６】
次に、サファイア種基板側に、Ｔｉ（１５ｎｍ）／Ａｇ（１５０ｎｍ）によるｎ型電極６０６を形成する。このとき、第１の割り溝中に電極が蒸着されるようにする。また、サファイア種基板上に蒸着されたｎ型電極は、反射率の高いＡｇで覆われているため、発光層から発せられた光を反射させて、効率良くｐ電極側から光を取り出すことができる。
【０１９７】
続いて、ウエハーのサファイア種基板側に粘着シートを貼付し、スクライバーのテーブル上にサファイア種基板側を下にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、結晶成長側（ｐ型ＧａＮコンタクト層６０５表面）の面上に、ピッチ３５０μｍ、深さ１μｍ、線幅５μｍで一回スクライブする。次に、先程のスクライブ方向に対して垂直方向に、同様にしてスクライブする。この様にして３５０μｍ角のチップになるようにスクライブラインを入れ、第２の割り溝６０９を形成する。ただし、第２の割り溝６０９の形成位置は、前記第１の割り溝６０８の線幅のほぼ中央線と一致した位置とし、ダイシングの方向およびスクライブの方向は、窒化物半導体に対して＜１１−２０＞または＜１−１００＞方向である。また、第２の割り溝６０９は、電極が被覆されていない位置に形成することが好ましい。
【０１９８】
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、ＧａＮ基板側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ角のチップを多数得た。図６（ｃ）に得られたチップの形状を示す。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは８５％以上であった。
【０１９９】
本実施の形態で、８５％以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体基板上に形成し、且つ、一度に切断することなく、第１の割り溝底部が塩素ドーピングされた窒化物半導体膜６００まで到達するように形成し、第２の割り溝は第１の割り溝幅よりも狭く構成したことによる。つまり、成長膜も窒化物半導体膜６００も同系の窒化物半導体であることから、同一のへき開特性を有し、窒化物半導体膜６００中に塩素がドーピングされているため分割が容易になったことと、第１の割り溝が第２の割り溝よりも溝幅が広く、かつ、第１と第２の割り溝に分けて切断することにより、第２の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第２の割り溝底部から該第２の割り溝底部下方の第１の割り溝の底部の何処かに到達するしかなく、しかも、第１の割り溝領域以外は、窒化物半導体とは異なる種基板であるため、へき開が異なり、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。また、溝幅の狭い第２の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。第１の割り溝幅と第２の割り溝幅が異なる理由は、実施の形態１と同様である。
【０２００】
次に、窒化物半導体膜６００中に塩素ドーピングした効果について調べたところ、ＨＶＰＥ法にて種基板（例えば、サファイア基板）上に塩素ドーピングを行った厚膜の窒化物半導体膜（例えば、３００μｍ）を形成したところ、同じ種基板上に塩素を全くドーピングしていない同じ厚膜の窒化物半導体膜と比べて、基板と厚膜との熱膨張係数差によって生じる反りの量が小さかった。
【０２０１】
塩素をドーピングしていない従来の厚膜の窒化物半導体膜を種基板上に積層した場合、互いの熱膨張係数差によって、ウエハー自体が反りかえり、ダイサーまたはスクライバーの、刃の接触応力のかけ方や方向によって、粉々に割れてしまうことがしばしばあった。しかしながら、本実施の形態のように塩素をドーピングした厚膜の窒化物半導体膜を種基板上に成長した場合は、ウエハー自体の反りが小さく、前記刃の接触応力もしくは方向によって粉々に割れることは無かった。
【０２０２】
上記理由については、定かではないが、窒化物半導体基板を構成しているＩＩＩ族原子とＶ族原子との間の結合力を塩素によって弱められているのではないかと考えられる。
【０２０３】
本実施の形態の構成で塩素ドーピングのみを行わなかった場合、上記塩素ドーピングによる効果で述べたように、第１の割り溝を形成する段階で粉々に割れることがしばしば観うけられた。しかしながら、割れずに第１の割り溝を形成できた場合、チップ断面等にチッピングやクラッキングが無く、所望の形状にチップ分割することができた。従って、塩素ドーピングせずに本実施の形態を用いた場合、チップの歩留まりは塩素ドーピングしたものに比べて低いものの、塩素ドーピングされた場合と同様に、チップ形状は良好である。
【０２０４】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。ただし、エッチングを行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【０２０５】
物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。
【０２０６】
また、本実施の形態では、第２の割り溝幅の形成にスクライブを使用したが、上記エッチング法、ダイシング等を使用しても構わない。しかしながら、第２の割り溝形成においては、スクライブが最も好ましい。なぜならば、溝幅を狭く、且つ迅速に、溝形成が可能であり、ダイシングやエッチングに比べて、ウエハー切断時に該ウエハーを削り取る面積が少ないので、単一ウエハーから多くのチップを得ることができるためである。さらに、本実施の形態では、格子状にスクライブラインを形成したが、図１（ｃ）に示すようにウエハーのエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、第１の割り溝底部から第２割り溝底部までの切断距離が、１５０μｍ以下であることが好ましい。ただし、前記切断距離は、窒化物半導体厚膜中に塩素ドーピングされている場合の厚みである。
【０２０７】
また、本実施の形態で、サファイア種基板を研磨して２５０μｍ程度まで薄くしたが、本発明者らによる実験によると、サファイア種基板の厚さは２５０μｍ以下が好ましく、さらに好ましくは２００μｍ以下が好ましかった。
【０２０８】
本実施の形態の特徴は、第１の割り溝底部が塩素ドーピングされた窒化物半導体膜６００まで到達していることと、第１の割り溝底部と第２の割り溝底部との切断距離を短くしていることである。前記切断距離は、２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下、５０μｍ以上である。
【０２０９】
本実施の形態は、上記特徴を包含していれば、実施の形態２と３の、チップ分割方法を用いても構わない。
【０２１０】
（実施の形態１２）
本実施の形態１２は、実施の形態１１の、第２の割り溝をエッチング法によって形成した以外は、実施の形態１１と同様である。
【０２１１】
窒化物半導体発光ダイオード構造とその製造方法は、実施の形態１１（図６（ａ））と同様である。ただし、ｎ型ＧａＮ厚膜４０は、塩素濃度５×１０²⁰／ｃｍ³、Ｓｉ濃度１×１０¹⁸／ｃｍ³をドーピングしながら、厚み１５０μｍ成長した。
【０２１２】
次に、上記窒化物半導体発光ダイオード素子を形成したウエハーのチップ分割について説明する。ここで、結晶成長側とは、サファイア種基板側に対する反対側を指すものとする。
【０２１３】
図７（ａ）と図７（ｂ）は、割り溝の構成とチップ形状をそれぞれ示している。本実施の形態の、図７中の窒化物半導体膜７００は、ｎ型ＧａＮ膜２０、誘電体膜３０、塩素ドーピングしたｎ型ＧａＮ厚膜４０の総称であるが、塩素ドーピングしたｎ型厚膜４０のみ、またはｎ型ＧａＮ膜２０と塩素ドーピングされたｎ型ＧａＮ厚膜４０から構成されていても良い。
【０２１４】
まず、上記ウエハーのサファイア種基板を研磨機により研磨して、厚さを１５０μｍにし、鏡面出しをする。
【０２１５】
次に、前記ウエハーをリソグラフィー法でマスク処理をし、結晶成長側の面を上にして（ｐ型ＧａＮコンタクト層）、反応性イオンエッチング装置にセットする。ドライエッチングによって、前記成長面上に、深さ３μｍ、線幅５０μｍ、ピッチ３５０μｍの第2の割り溝７０９を、図１（ｂ）に示す格子形状で形成した。その後、マスクを取り除き、ｐ型ＧａＮコンタクト層７０５上に、リソグラフィー技術を用いてＰｄ（２ｎｍ）／Ａｕ（１０ｎｍ）の順に、透光性ｐ型電極７０７をパターン形成する。次に、前記ｐ電極形成を行ったウエハーを、微量の酸素を導入しながら、６５０℃でＮ₂雰囲気中でアニールを行った。このことにより、ｐ型電極形成によるコンタクト抵抗の低抵抗化が得られた。次に、再び、リソグラフィー技術によりマスク処理を行って、第2の割り溝底部に、Ｔｉ（４ｎｍ）／Ａｕ（１０ｎｍ）によるｎ型透光性電極７０６を形成する。または、ｎ型透光性電極７０６を実施の形態１１のように、第１の割り溝を覆うように形成しても良い。この場合、ｎ型電極は、透光性にする必要は無く、むしろ、反射率が高くなるようにＡｕの替わりにＡｌ等を厚く積むことが好ましい。
【０２１６】
次に、ウエハーを裏返して、サファイア種基板上に、光反射率の高い、ＡｌもしくはＡｇを全面に蒸着する。これは、発光層から発せられる光をｐ電極側から効率良く放射させるためである。
【０２１７】
前記ウエハーをダイサーにセットし、該ウエハーのサファイア種基板側に、深さ１５０μｍ、線幅１００μｍ、ピッチ３５０μｍの第１の割り溝７０８を、図１（ｂ）に示す格子形状で形成した。ただし、第１の割り溝７０８の形成位置は、第１割り溝の線幅ほぼ中央に前記第２の割り溝７０９が一致するようにし、ダイシングの方向およびドライエッチングの溝方向は、窒化物半導体に対して＜１１−２０＞または＜１−１００＞方向である。また、第１の割り溝底部は、種基板１０と窒化物半導体膜７００との間の界面に達するように形成されている。
【０２１８】
第１の割り溝７０８の溝幅は、誘電体膜３０のピッチ幅１０μｍに比べて、十分大きいため、図６（ａ）の破線５０、破線５１のどちらの位置で形成しても同じである。第１の割り溝幅が誘電体膜のマスク幅と同等か、それよりも狭い場合は、第１の割り溝形成位置を、誘電体マスク位置（破線５１）に形成することが好ましい。なぜならば、誘電体マスク直上に被覆した窒化物半導体膜は、選択成長により前記マスク直上で会合して成長するため、ボイド等が発生し易く、チップ分割が容易になるためである。
【０２１９】
ダイシング後、真空チャックを解放し、ウエハーをテーブルから外し取り、結晶成長側から軽くローラーで押し当てる事により、２インチφのウエハーから３５０μｍ角のチップを多数得た。チップの切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは８５％以上であった。
【０２２０】
本実施の形態で、８５％以上の、所望の形状でチップ分割できたのは、発光層を含む窒化物半導体膜を、塩素をドーピングした同系の窒化物半導体膜７００上に形成し、且つ、一度に切断することなく、第１の割り溝底部が塩素ドーピングされた窒化物半導体膜７００まで到達するように形成し、第２の割り溝底部を窒化物半導体発光層７０３位置よりも深く形成し、第２の割り溝は第１の割り溝幅よりも狭く構成したことによる。つまり、成長膜も窒化物半導体膜７００も同系の窒化物半導体であることから、同一のへき開特性を有し、基板中に塩素がドーピングされているため分割が容易になったことと、第２の割り溝底部が窒化物半導体発光層位置よりも深く、第１の割り溝が第２の割り溝よりも溝幅が広いことにより、第２の割り溝によって割れた割れ線が、最短切断距離で割れるためには、第2の割り溝底部から該第２の割り溝底部下方の第１の割り溝の底部の何処かに到達するしかなく、しかも、第１の割り溝領域以外は、窒化物半導体とは異なる種基板であるためへき開が異なり、意図せぬ方向にへき開されることを防止し、所望のチップ形状に切断することができるためである。また、第２の割り溝底部が、窒化物半導体発光層位置よりも深いため、チップ分割の際に、チッピング、クラッキングが発生したとしても、前記発光層を損傷することがなく、素子不良の発生率を低減することができる。溝幅の狭い第２の割り溝を結晶成長側の面に形成したのは、発光面積を大きくするためである。また、第１の割り溝幅と第２の割り溝幅が異なる理由は、実施の形態１と同様である。
【０２２１】
しかしながら、第２の割り溝をエッチング法にて形成したため、プロセス工程が複雑になり、スクライブに比べて溝幅が大きく、単一ウエハー当たりのチップ摂取率が減少した。
【０２２２】
実施の形態１１で述べたように、塩素をドーピングした厚膜の窒化物半導体膜７００を種基板上に成長した場合は、ウエハー自体の反りが小さく、前記刃の接触応力もしくは方向によって粉々に割れることは無かった。
【０２２３】
塩素ドーピングされなかった場合の本実施の形態の効果についても実施の形態１１と同様である。
【０２２４】
本実施の形態では、第１の割り溝の形成にダイシングを使用したが、ウエットエッチングやドライエッチング等による化学的な方法で溝を形成しても良い。ドライエッチングであれば、例えば、反応性イオンエッチング法、イオンミリング法、集束イオンビーム法、ＥＣＲエッチング法等の手法を用いることができる。ウエットエッチングは、例えば、フッ酸、熱燐酸、熱燐酸と硫酸の混合溶液等がある。物理的な溝形成方法としては、本実施の形態で紹介したダイシングによるハーフカットの他、スクライブ等を使用しても良い。しかしながら、第１の割り溝は、第２の割り溝幅よりも広くしなければならないため、スクライブによる第１の割り溝形成は、あまり好ましいとはいえない。
【０２２５】
また、本実施の形態では、第２の割り溝幅の形成にドライエッチングを使用したが、ウエットエッチング法、ダイシング、スクライブ等を使用しても構わない。しかしながら、本実施の形態の第２の割り溝は、ドライエッチング法またはウエットエッチング法が最も好ましい。なぜならば、これらのエッチング法を利用することにより、溝形成による窒化物半導体発光層への損傷を抑えることができるためである。ただし、前記エッチング法を行うためには、リソグラフィー技術によるマスク処理を行う必要がある。
【０２２６】
さらに、図１（ｃ）に示すように割り溝の中のエッジ部分にのみ、一対の欠け溝を形成して素子分割しても良い。この場合、第１の割り溝底部から第２割り溝底部までの切断距離が、１５０μｍ以下であることが好ましい。ただし、前記切断距離は、窒化物半導体厚膜中に塩素ドーピングされている場合の厚みである。
【０２２７】
また、本実施の形態で、サファイア種基板を研磨して１５０μｍ程度まで薄くしたが、本発明者らによる実験によると、サファイア種基板の厚さは２５０μｍ以下が好ましく、さらに好ましくは２００μｍ以下が好ましかった。
【０２２８】
本実施の形態の特徴は、第１の割り溝底部が塩素ドーピングされた窒化物半導体膜まで達していること、第２の割り溝底部が窒化物半導体発光層よりも下方に位置すること、第１の割り溝底部と第２の割り溝底部との切断距離を短くしていることである。前記切断距離は、２００μｍ以下が好ましく、さらに好ましくは１５０μｍ以下、５０μｍ以上である。
【０２２９】
本実施の形態は、上記特徴を包含していれば、実施の形態４のチップ分割方法を用いても構わない。
【０２３０】
（実施の形態１３）
本実施の形態１３は、実施の形態１から１０までにおいて、Ｃ面窒化物半導体基板を用いた場合の、割り溝形成方向とチップ形状について述べる。ただし、下記で述べる方向は、窒化物半導体に対する方位である。
【０２３１】
チップ分割の容易性を考慮した場合、割り溝の形成方向は、＜１１−２０＞方向が好ましく、次に＜１−１００＞方向である。前記方向から、±５°程度までずれていても良い。前記＜１１−２０＞方向に沿って割り溝を形成し、分割してできる端面は｛１−１００｝面である。また、前記＜１−１００＞方向に沿って割り溝を形成し、分割してできる端面は、｛１１−２０｝面である。
【０２３２】
これらの方向の組み合わせによって形成されるチップ形状は、正方形、長方形、正三角形、菱形、平行四辺形、台形、正六角形がある。割り溝の形成方向が、少なくとも＜１１−２０＞方向を含むように、上記チップ形状に分割することが好ましい。例えば、割り溝の形成方向が＜１１−２０＞方向のみで構成された、正三角形、菱形、台形、正六角形の、チップ形状の場合、チップ分割が容易な方向であるため、チップ分割の歩留まりは良好である。上記チップ形状の内、長方形を選択した場合、長方形の長辺Ｌと短辺Ｓの比が、Ｌ／Ｓ＝１．０１〜４が好ましい。さらに好ましくは、前記長方形の短辺の方向が＜１−１００＞方向で、長辺の方向が＜１１−２０＞方向である。これは、チップ分割の容易な＜１１−２０＞方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な＜１−１００＞方向を少なく溝形成するためである。
【０２３３】
また、上記方位関係に則して、チップ分割の困難な方向を短辺に溝形成して分割する場合、Ｌ／Ｓ比が１よりも大きいため、てこの原理から、効率良くチップ分割の困難な割り溝に力を加えることができ、チップ分割を容易にすることができる。例えば、Ｌ／Ｓ比が４の場合、通常のチップ分割時の、４倍の力で割ることができる。上記Ｌ／Ｓ比の上限を４にしているのは、チップを発光ダイオードのステム上にパッケージする際に、配置しにくいためである。従って、チップ分割を目的とする場合は、Ｌ／Ｓが４よりも大きくなってもかまわない。
【０２３４】
（実施の形態１４）
本実施の形態１４は、実施の形態１から１０までにおいて、Ｍ面窒化物半導体基板を用いた場合の、割り溝形成方向とチップ形状について述べる。ただし、下記で述べる方向は、窒化物半導体に対する方位である。
【０２３５】
チップ分割の容易性を考慮した場合、割り溝の形成方向は、＜０００１＞方向が好ましく、次に＜２−１−１０＞方向である。前記方向から、±５°程度までずれていても良い。前記＜０００１＞方向に沿って割り溝を形成し、分割してできる端面は｛２−１−１０｝面である。また、前記＜２−１−１０＞方向に沿って割り溝を形成し、分割してできる端面は、｛０００１｝面である。
【０２３６】
これらの方向の組み合わせによって形成されるチップ形状は、正方形と長方形がある。
【０２３７】
上記チップ形状の内、長方形を選択した場合、長方形の長辺Ｌと短辺Ｓの比が、Ｌ／Ｓ＝１．０１〜４が好ましい。さらに好ましくは、前記長方形の短辺の方向が＜２−１−１０＞方向で、長辺の方向が＜０００１＞方向である。これは、チップ分割の容易な＜０００１＞方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な＜２−１−１０＞方向を少なく溝形成するためである。
【０２３８】
また、上記方位関係に則して、チップ分割の困難な方向を短辺に溝形成して分割する場合、Ｌ／Ｓ比が１よりも大きいため、てこの原理から、効率良くチップ分割の困難な割り溝に力を加えることができ、チップ分割を容易にすることができる。例えば、Ｌ／Ｓ比が４の場合、通常のチップ分割時の、４倍の力で割ることができる。上記Ｌ／Ｓ比の上限を４にしているのは、チップを発光ダイオードのステム上にパッケージする際に、配置しにくいためである。従って、チップ分割を目的とする場合は、Ｌ／Ｓが４よりも大きくなってもかまわない。
【０２３９】
（実施の形態１５）
本実施の形態１４は、実施の形態１から１０までにおいて、Ｒ面窒化物半導体基板を用いた場合の、割り溝形成方向とチップ形状について述べる。ただし、下記で述べる方向は、窒化物半導体に対する方位である。
【０２４０】
チップ分割の容易性を考慮した場合、割り溝の形成方向は、＜０−１１１＞方向が好ましく、次に＜２−１−１０＞方向である。前記方向から、±５°程度までずれていても良い。前記＜０−１１１＞方向に沿って割り溝を形成し、分割してできる端面は｛２−１−１０｝面である。また、前記＜２−１−１０＞方向に沿って割り溝を形成し、分割してできる端面は、｛０−１１１｝面である。
【０２４１】
これらの方向の組み合わせによって形成されるチップ形状は、正方形と長方形がある。
【０２４２】
上記チップ形状の内、長方形を選択した場合、長方形の長辺Ｌと短辺Ｓの比が、Ｌ／Ｓ＝１．０１〜４が好ましい。さらに好ましくは、前記長方形の短辺の方向が＜２−１−１０＞方向で、長辺の方向が＜０−１１１＞方向である。これは、チップ分割の容易な＜０−１１１＞方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な＜２−１−１０＞方向を少なく溝形成するためである。
【０２４３】
また、上記方位関係に則して、チップ分割の困難な方向を短辺に溝形成して分割する場合、Ｌ／Ｓ比が１よりも大きいため、てこの原理から、効率良くチップ分割の困難な割り溝に力を加えることができ、チップ分割を容易にすることができる。例えば、Ｌ／Ｓ比が４の場合、通常のチップ分割時の、４倍の力で割ることができる。上記Ｌ／Ｓ比の上限を４にしているのは、チップを発光ダイオードのステム上にパッケージする際に、配置しにくいためである。従って、チップ分割を目的とする場合は、Ｌ／Ｓが４よりも大きくなってもかまわない。
【０２４４】
（実施の形態１６）
本実施の形態１４は、実施の形態１から１０までにおいて、Ａ面窒化物半導体基板を用いた場合の、割り溝形成方向とチップ形状について述べる。ただし、下記で述べる方向は、窒化物半導体に対する方位である。
【０２４５】
チップ分割の容易性を考慮した場合、割り溝の形成方向は、＜０００１＞方向もしくは、＜０１−１０＞方向から５７．６°の方向が好ましく、次に＜０１−１０＞方向である。前記方向から、±５°程度までずれていても良い。前記＜０００１＞方向に沿って割り溝を形成し、分割してできる端面は｛０１−１０｝面である。また、前記＜０１−１０＞方向から５７．６°の方向に沿って割り溝を形成し、分割してできる端面は、｛０１−１２｝面である。また、前記＜０１−１０＞方向に沿って割り溝を形成し、分割してできる端面は、｛０００１｝面である。
【０２４６】
これらの方向の組み合わせによって形成されるチップ形状は、正方形、長方形、三角形、平行四辺形、台形がある。割り溝の形成方向が、少なくとも＜０００１＞方向もしくは＜０１−１０＞方向から５７．６°の方向を含むように、上記チップ形状に分割することが好ましい。
【０２４７】
上記チップ形状の内、＜０００１＞方向と＜０１−１０＞方向から５７．６°の方向を含むように、三角形形状もしくは平行四辺形形状にチップ分割した場合、共に、チップ分割が容易な方向であるため、チップ分割の歩留まりは良好である。
上記チップ形状の内、＜０１−１０＞方向と＜０１−１０＞方向から５７．６°の方向を含むように、平行四辺形形状にチップ分割した場合、前記平行四辺形の短辺の方向が＜０１−１０＞方向で、長辺の方向が＜０１−１０＞方向から５７．６°の方向である。これは、チップ分割の容易な＜０１−１０＞方向から５７．６°の方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な＜０１−１０＞方向を少なく溝形成するためである。
【０２４８】
また、上記チップ形状の内、長方形を選択した場合、長方形の長辺Ｌと短辺Ｓの比が、Ｌ／Ｓ＝１．０１〜４が好ましい。さらに好ましくは、前記長方形の短辺の方向が＜０１−１０＞方向で、長辺の方向が＜０００１＞方向である。これは、チップ分割の容易な＜０００１＞方向を、多く割り溝形成し、逆に、前記方向と比べてチップ分割の困難な＜０１−１０＞方向を少なく溝形成するためである。また、前記長方形形状の方位関係に則して、チップ分割の困難な方向を短辺に溝形成して分割する場合、Ｌ／Ｓ比が１よりも大きいため、てこの原理から、効率良くチップ分割の困難な割り溝に力を加えることができ、チップ分割を容易にすることができる。例えば、Ｌ／Ｓ比が４の場合、通常のチップ分割時の、４倍の力で割ることができる。上記Ｌ／Ｓ比の上限を４にしているのは、チップを発光ダイオードのステム上にパッケージする際に、配置しにくいためである。従って、チップ分割を目的とする場合は、Ｌ／Ｓが４よりも大きくなってもかまわない。
【０２４９】
（実施の形態１７）
本実施の形態では、窒化物半導体レーザ素子を用いて、該素子の端面形成とチップ分割について説明する。
【０２５０】
まず、ｎ型ＧａＮ基板８００の製造方法について説明する。
【０２５１】
図８（ａ）は、種基板１１、ｎ型ＧａＮ基板８００から構成されていて、ｎ型ＧａＮ基板８００は、低温バッファ層１５、ｎ型ＧａＮ膜２１、誘電体膜３１、塩素ドーピングされたｎ型ＧａＮ厚膜４１から構成されている。
【０２５２】
ＭＯＣＶＤ法で種基板１１上に低温バッファ層１５を５５０℃で積層する。次に、１０５０℃の成長温度でＳｉをドーピングしながら、１μｍからなるｎ型ＧａＮ膜２１を作製する。ｎ型ＧａＮ膜２１を作製後、ＭＯＣＶＤ装置から、前記ウエハーを取りだし、スパッター法、ＣＶＤ法もしくはＥＢ蒸着法を用いて誘電体膜３１を１００ｎｍ形成し、リソグラフィー技術で、前記誘電体膜３１を周期的なストライプ状パターンに加工する。前記ストライプ形状は、ｎ型ＧａＮ膜２１に対して＜１−１００＞方向にストライプを形成して、前記方向に対して垂直方向の＜１１−２０＞方向にストライプ幅５μｍ、ピッチ１０μｍの周期的ストライプ状パターンを形成した。続いて、前記ストライプ形状に加工した誘電体膜３１の付いたウエハーをＨＶＰＥ装置中にセットし、成長温度１１００℃、Ｓｉ濃度３×１０¹⁸／ｃｍ³、塩素濃度１×１０¹⁷／ｃｍ³をドーピングしながら、３５０μｍの塩素ドーピングされたｎ型ＧａＮ厚膜４１を積層する。
【０２５３】
上記製造方法によってｎ型ＧａＮ厚膜４１を形成後、ウエハーをＨＶＰＥ装置から取り出し、研磨機で前記種基板１１を剥ぎ取り、ｎ型ＧａＮ基板８００を作製した。ｎ型ＧａＮ基板８００は、低温バッファ層１５を含んでいても良いし、含んでいなくとも良い。同様に、ｎ型ＧａＮ基板８００は、誘電体膜３１を含んでいても良いし、含んでいなくとも良い。また、窒化物半導体レーザ素子構造を作製後に、該種基板を削除してもよい。
【０２５４】
上記ｎ型ＧａＮ基板８００の製造方法において、種基板は、Ｃ面サファイア、Ｍ面サファイア、Ａ面サファイア、Ｒ面サファイア、ＧａＡｓ、ＺｎＯ、ＭｇＯ、スピネル、Ｓｉ、Ｇｅの何れかを用いれば良い。低温バッファ層１５は、４５０℃から６００℃の成長温度で形成した低温ＧａＮバッファ層、低温ＡｌＮバッファ層、低温Ａｌ_xＧａ_1-xＮバッファ層（０＜ｘ＜１）、低温Ｉｎ_yＧａ_1-yＮバッファ層（０＜ｙ≦１）の何れかを用いれば良い。誘電体膜３１は、ＳｉＯ₂膜、ＳｉＮ_x膜、ＴｉＯ₂膜、Ａｌ₂Ｏ₃膜の何れかであれば良い。ｎ型ＧａＮ膜２１は、ｎ型Ａｌ_zＧａ_1-zＮ膜（０＜ｚ＜１）で有っても良い。
【０２５５】
塩素ドーピングされたｎ型ＧａＮ厚膜４１は、塩素ドーピングされたｎ型Ａｌ_wＧａ_1-wＮ厚膜（０＜ｗ≦１）であっても良い。塩素濃度は上記実施の形態と同様に１×１０¹⁴／ｃｍ³以上ドーピングされていれば良く、厚膜は２０μｍ以上あれば良い。
【０２５６】
上記ｎ型ＧａＮ基板８００の製造方法において、特に、種基板がＳｉの場合は以下のようにして製造する。
【０２５７】
まず、ＭＯＣＶＤ法でＳｉ種基板１１（厚み４００μｍ）上に厚み１μｍのｎ型ＡｌＧａＮ膜２１を積層し、ＭＯＣＶＤ装置から取り出す。ただし、図８（ａ）に示した低温バッファ層１５は、積層しない方がよい。また、本発明者らの知見によると、前記ｎ型ＡｌＧａＮ膜２１は、少なくとも１０００℃以上の高い温度で成長し、少なくともＡｌを含む窒化物半導体膜でなければならなかった。前記条件以外だと、Ｓｉ種基板上に窒化物半導体が膜成長しなかった。
【０２５８】
次に、上記製造方法と同様に、誘電体膜３１を形成し、リソグラフィー技術により、ストライプ状に加工する。続いて、ＨＶＰＥ装置に前記ウエハーをセットし、塩素とＳｉをドーピングしながら、ｎ型ＧａＮ厚膜４１を形成する。塩素濃度は上記実施の形態と同様に１×１０¹⁴／ｃｍ³以上ドーピングされていれば良く、厚膜は２０μｍ以上あれば良い。上記製造方法と同様の方法を必要とする種基板は、６Ｈ−ＳｉＣ種基板、４Ｈ−ＳｉＣ種基板、３Ｃ−ＳｉＣ種基板である。
【０２５９】
次に、上記ｎ型ＧａＮ基板８００を用いて、窒化物半導体レーザ素子の製造方法について説明する。
【０２６０】
図８（ｂ）は、窒化物半導体レーザ構造を示しており、ｎ型ＧａＮ基板８００、ｎ型ＧａＮバッファ層８０１、ｎ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層８０２、ｎ型ＧａＮ光ガイド層８０３、活性層８０４、ｐ型Ａｌ_0.26Ｇａ_0.8Ｎキャリアブロック層８０５、ｐ型ＧａＮ光ガイド層８０６、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層８０７、ｐ型ＧａＮコンタクト層８０８から構成されている。
【０２６１】
前記ｎ型ＧａＮ基板８００の塩素濃度および、Ｓｉ濃度は塩素ドープｎ型ＧａＮ厚膜４１と同じである。次に、ＭＯＣＶＤ装置に、前記ｎ型ＧａＮ基板８００をセットし、１０５０℃の成長温度でｎ型ＧａＮバッファ層８０１を１μｍ形成した。このｎ型ＧａＮバッファ層８０１は、種基板１１からｎ型ＧａＮ基板８００を剥ぎ取るときに生じた、ｎ型ＧａＮ基板８００の表面歪みの緩和、表面モフォロジーや表面凹凸の改善（平坦化）を目的に設けた層であり、無くても構わない。しかしながら、ｎ型ＧａＮ厚膜４１に塩素をドーピングしている場合は、表面モフォロジーが悪化する傾向にあるため、本実施の形態のようにｎ型ＧａＮバッファ層８０１を設けた方が好ましい。また、ｎ型ＧａＮバッファ層８０１は、ｎ型Ａｌ_xＧａ_1-xＮバッファ層（０＜ｘ≦０．３）であっても良い。
【０２６２】
次に、１．０μmの厚さのn型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層８０２を成長する。さらに、厚さ0.1μmのｎ型ＧａＮ光ガイド層８０３を成長する。ｎ型ＧａＮ光ガイド層８０３成長後、基板の温度を７００℃〜８００℃程度に下げ、複数の、厚さ４ｎｍのＩｎ_0.15Ｇａ_0.85Ｎ井戸層と厚さ１０ｎｍのＩｎ_0.26ＧａＮ障壁層より構成される活性層８０４（多重量子井戸構造。本実施の形態の活性層は、３周期の障壁層と井戸層を形成し、その後、障壁層を成長している。）を成長する。その際、Ｓｉをドーピングしてもよいし、ドーピングしなくてもよい。
【０２６３】
次に、基板温度を再び１０５０℃まで昇温して、２０ｎｍの厚みのｐ型Ａｌ_0.2Ｇａ_0.8Ｎよりなるキャリアブロック層８０５を成長する。この際、Ｍｇをドーピングしても良いし、ドーピングしなくても良い。また、該キャリアブロック層がなくても特に大きな支障は生じない。
【０２６４】
その後、Ｍｇをドーピングしながら0.1μmの厚さのp型ＧａＮ光ガイド層８０６を成長する。更に、Ｍｇをドーピングしながら０．５μmの厚さのp型Ａｌ_0.1Ｇａ_0.9Ｎよりなるクラッド層８０７を成長する。最後に、Ｍｇをドーピングしながら０．１μmの厚みのp型ＧａＮよりなるコンタクト層８０８を成長した。
【０２６５】
この様にして、ｐ型ＧａＮコンタクト層８０８を成長後、ＭＯＣＶＤ装置のリアクター内を全窒素キャリアガスとＮＨ₃に変えて、６０℃／分で温度を降下させた。基板温度が８５０℃に達した時点で、ＮＨ₃の供給量を停止して、５分間、前記基板温度で待機してから、室温まで降下させた。上記基板の保持温度は６５０℃から９００℃の間が好ましく、待機時間は、３分以上１５分以下が好ましかった。また、降下温度の到達速度は、３０℃／分以上が好ましい。このようにして作製された成長膜をラマン測定によって評価した結果、前記手法により、従来、利用されているｐ型化アニールを行わなくとも、成長後すでにｐ型化の特性を示していた。また、ｐ型電極形成によるコンタクト抵抗も低減していた。ＳＩＭＳ測定を行った結果、残留水素濃度がｐ型ＧａＮコンタクト層８０８最表面近傍で３×１０¹⁸／ｃｍ³以下であった。
【０２６６】
発明者らによる実験によると、成長膜を形成後、ＮＨ₃雰囲気中で基板温度を室温まで降下させたとき、残留水素濃度が成長膜最表面近傍で高かったことから、成長膜最表面近傍の残留水素濃度は、成長終了後のＮＨ₃雰囲気が原因であると考えられる。この残留水素は、ｐ型化不純物であるＭｇの活性化を妨げることが知られている。前記残留水素濃度は、５×１０¹⁹／ｃｍ³以下が好ましい。
【０２６７】
この様にｐ型ＧａＮコンタクト層８０８成長後に、キャリアガスをＮ₂で置換し、ＮＨ₃の供給量を停止して所定の時間、成長温度を保持することによって、ｐ型化を促し、成長膜最表面近傍の残留水素濃度を下げ、コンタクト抵抗を低減できた。また、ｐ型電極形成によるコンタクト抵抗をさらに低減する方法として、成長膜最表面（ｐ型層の最表面）近傍をエッチングにより除去し、その除去面にｐ型電極を形成すると良い。成長膜最表面（ｐ型層の最表面）を除去する層厚は、１０ｎｍ以上が好ましく、特に上限値はないが、除去面近傍の残留水素濃度が５×１０¹⁹／ｃｍ³以下になることが好ましい。
【０２６８】
本実施の形態の活性層８０４は、３周期からなる多重量子井戸構造を作製したが、その他の周期構造でも良く、井戸層のみの単一量子井戸構造でも良い。活性層はＩｎ_yＧａ_1-yＮ（０＜ｙ≦１）から構成されていれば良く、所望のレーザ発振波長に応じてＩｎ組成を変化させればよい。
【０２６９】
ｐ型ＧａＮコンタクト層８０８のｐ型不純物濃度は、ｐ型電極の形成位置に向かって、ｐ型不純物濃度を多くした方が好ましい。このことによりｐ型電極形成によるコンタクト抵抗が低減する。また、ｐ型化不純物であるＭｇの活性化を妨げているｐ層中の残留水素を除去するために、ｐ型層成長中に微量の酸素を混入させてもよい。
【０２７０】
以下に、上記窒化物半導体レーザ素子を形成したウエハーのチップ分割について図８（ｃ）、（ｄ）及び図９（ａ）、（ｂ）で説明する。ここで、結晶成長側とは、基板側に対する反対側を指すものとする。
【０２７１】
まず、上記ウエハーのＧａＮ基板側を研磨機により研磨して、塩素ドーピングされたＧａＮ基板の厚さを１００μｍにし、鏡面出しをする。次に、フッ酸もしくは熱燐酸を含む硫酸からなる混合溶液で、前記ウエハーをエッチング処理する。このエッチング処理は、研磨によって生じた表面歪み及び酸化膜を除去し、ｐ型、ｎ型電極のコンタクト抵抗の低減と電極剥離を防止するために行う。
【０２７２】
次に、反応性イオンエッチング装置を用いて、p型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層８０７をｐ型ＧａＮ光ガイド層８０６の手前まで掘り下げて、リッジストライプ構造を形成して（リッジ部８２０）、屈折率導波型レーザダイオードを作製する。リッジのストライプ方向は、窒化物半導体の＜１−１００＞方向に形成した（図９（ａ）、（ｂ））。
【０２７３】
次に、実施の形態４と同様に、結晶成長側の面（ｐ型ＧａＮコンタクト層）に、反応性イオンエッチング法を用いて、割り溝の底部が活性層８０４の形成位置よりも下方にくるように、深さ１μｍ、線幅１０μｍ、ピッチ３００μｍの第２の割り溝８１３を形成した（図９（ａ））。前記第２の割り溝は、ストライプ方向と同方向の＜１−１００＞方向に沿って形成された。
【０２７４】
次に、ＳｉＯ₂絶縁膜８０９を蒸着し、リッジ部８２０のｐ型ＧａＮコンタクト層８０８の最表面を露出させ、該露出部分（２μm幅）を被覆するように、Ｐｄ（１０ｎｍ）／Ｍｏ（１０ｎｍ）／Ａｕ（１５０ｎｍ）を順に蒸着させてｐ型電極８１０を形成する。前記ｐ型電極８１０を形成した後、微量の酸素を導入しながら、４５０℃のＮ₂雰囲気中でアニールを行った。このことにより、ｐ型電極形成によるコンタクト抵抗の低抵抗化が得られた。
【０２７５】
続いて、ウエハーを裏返しにして、ＧａＮ基板側に、Ｔｉ（１５ｎｍ）／Ａｌ（１５０ｎｍ）によるｎ型電極８１１を、リソグラフィー技術でパターン形成する。パターン形成するのは、ＧａＮ基板側から第２の割り溝８１３の形成位置を確認するためである。
【０２７６】
次に、結晶成長側の面に粘着シートを貼付し、ダイサーのテーブル上にＧａＮ基板側を上にして張り付け、真空チャックで固定する。割り溝の形成位置を図９（ｂ）に示す。固定後、ダイサーで、ＧａＮ基板側の面上に、ピッチ３００μｍ、深さ２０μｍ、線幅５０μｍの第１の割り溝８１２を形成する。ただし、第１の割り溝８１２の形成位置は、前記第２の割り溝８１３の線幅ほぼ中央に第１の割り溝８１２の線幅のほぼ中央が一致するようにし、割り溝方向は、窒化物半導体に対して＜１−１００＞方向である。
【０２７７】
次に、第１の割り溝８１２の方向に対して垂直の＜１１−２０＞方向に、ピッチ５００μｍ、深さ２０μｍ、線幅３０μｍの第１の割り溝８１４を、ダイシングで形成する。
【０２７８】
ダイシング後、ウエハーをダイサー装置から取りだし、続いて、スクライバーのテーブル上にＧａＮ基板側を上にして張り付け、真空チャックで固定する。固定後、スクライバーのダイヤモンド針で、第１の割り溝８１４底部上のほぼ中央線に沿って、ピッチ５００μｍ、深さ３μｍ、線幅５μｍで一回スクライブする。この様にして第3の割り溝８１５を形成する。ただし、前記スクライブの方向は、窒化物半導体に対して＜１１−２０＞方向である。
【０２７９】
スクライブ後、真空チャックを解放し、ウエハーをテーブルから外し取り、ブレーキング装置で軽くＧａＮ基板側から第３の割り溝８１５に沿ってへき開し、レーザ素子のミラー端面を形成する（図８（ｃ））。続いて、第１の割り溝８１２の方向に沿って上記同様に、チップ分割を行う（図８（ｄ））。
【０２８０】
このようにして、２インチφのウエハーからレーザ素子チップを多数得た。チップのミラー端面や切断面にクラック、チッピング等が発生しておらず、外形不良の無い物を取り出した所、歩留まりは９５％以上であった。
【０２８１】
レーザ素子のミラー端面をへき開で形成する場合は、本実施の形態のように、窒化物半導体のへき開面である｛１−１００｝面をミラー端面にするように、＜１１−２０＞方向に沿って割り溝を形成するのが望ましい。また、実施の形態２、７のように、結晶成長側の面に割り溝を形成せずに、基板側のみに割り溝を形成すると、活性層付近のミラー端面をより一層急峻にすることができる。
【０２８２】
また、実施の形態１１でかつ実施の形態２の分割方法、あるいは実施の形態１１でかつ実施の形態７の分割方法を用いても良い。
【０２８３】
一方、レーザ素子のミラー端面をエッチングで形成する場合は、実施の形態４、５、９、１０または１２の手法で形成することが望ましい。何故ならば、ミラー端面形成とチップ分割のための割り溝形成を同時に形成することができるからである。
【０２８４】
レーザ素子のミラー端面形成を除くチップ分割を行う場合は、実施の形態1から実施の形態１２の何れかを用いれば良い。
【０２８５】
本実施の形態で得られる効果は上記実施の形態と同様である。
【０２８６】
また、本実施の形態では基板側から、ｎ型層、発光層、p型層の順に結晶成長したが、逆にｐ型層、発光層、ｎ型層の順に結晶成長させても良い。以上により、窒化物半導体レーザ素子のミラー端面形成とチップ分割が歩留まり良く得ることができる。
【０２８７】
【発明の効果】
窒化物半導体を基板とする光を発する活性層を含む窒化物半導体ウエハーをチップ状に分割する際に、切断面、界面のクラック、チッピングの発生を防止し、窒化物半導体の結晶性を損なうことなく優れた発光性能を有する窒化物半導体チップを得ると共に、歩留良く所望の形とサイズに切断することができる。
【図面の簡単な説明】
【図１】（ａ）実施の形態１で示したチップ分割のための割り溝形成の図である。（ｂ）実施の形態１で示した第1の割り溝形成（基板側）の図である。（ｃ）実施の形態１で示した欠け溝の形成の一例である。
【図２】実施の形態２で示したチップ分割のための割り溝形成の図である。
【図３】実施の形態３で示したチップ分割のための割り溝形成の図である。
【図４】実施の形態４で示したチップ分割のための割り溝形成の図である。
【図５】実施の形態５で示したチップ分割のための割り溝形成の図である。
【図６】（ａ）実施の形態１１で示した窒化物半導体発光ダイオードの構成図である。（ｂ）実施の形態１１で示したチップ分割のための割り溝形成の図である。（ｃ）実施の形態１１で示した窒化物半導体発光ダイオードのチップである。
【図７】（ａ）実施の形態１２で示したチップ分割のための割り溝形成の図である。（ｂ）実施の形態１２で示した窒化物半導体発光ダイオードのチップである。
【図８】（ａ）実施の形態１７で示したｎ型ＧａＮ基板の製造方法である。（ｂ）実施の形態１７で示した窒化物半導体レーザの構成図である。（ｃ）実施の形態１７で示した窒化物半導体レーザチップの｛１−１００｝断面図である。
【図９】（ａ）実施の形態１７で示した窒化物半導体レーザチップの｛１１−２０｝断面図である。（ｂ）実施の形態１７で示した窒化物半導体レーザの、ウエハーの表面図と裏面図である。
【符号の説明】
１０ サファイア種基板
１１ 種基板
１５ 低温バッファ層
２０、２１ ｎ型ＧａＮ膜
３０、３１ 誘電体膜
４０、４１ 塩素ドーピングされたｎ型ＧａＮ厚膜
６００、７００ 窒化物半導体膜
１００、２００、３００、４００、５００、８００ ｎ型ＧａＮ基板
１０２、２０２、３０２、４０２、５０２、６０２、７０２ ｎ型Ａｌ_x1Ｇａ_1-x1Ｎクラッド層
１０３、２０３、３０３、４０３、５０３、６０３、７０３、８０４ 活性層
１０４、２０４、３０４、４０４、５０４、６０４、７０４ ｐ型Ａｌ_x2Ｇａ_1-x2Ｎクラッド層
１０６、２０６、３０６、４０６、５０６、６０６、７０６、８１１ ｎ型電極１０７、２０７、３０７、４０７、５０７、６０７、７０７、８１０ ｐ型電極１０８、２０８、３０８、４０８、５０８、６０８、７０８ 第１の割り溝
１０９、３１０、４０９、５０９、６０９、７０９ 第２の割り溝
２０９、３０９ 第３の割り溝
８０２ ｎ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層
８０３ ｎ型ＧａＮ光ガイド層
８０５ ｐ型Ａｌ_0.2Ｇａ_0.8Ｎキャリアブロック層
８０６ ｐ型ＧａＮ光ガイド層
８０７ ｐ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層
８０８ ｐ型ＧａＮコンタクト層
８０９ ＳｉＯ₂絶縁膜
８１２ 第１の割り溝
８１３ 第２の割り溝
８１４ 第１の割り溝
８１５ 第３の割り溝[0001]
BACKGROUND OF THE INVENTION
The present invention relates to the general formula In _x Al _y Ga _z The present invention relates to a method for manufacturing a nitride semiconductor light-emitting element or electronic device element represented by N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, x + y + z = 1), and in particular, a nitride semiconductor manufactured on a nitride semiconductor substrate How to divide the element into desired size with good yield without damaging the crystallinity of the element The law provide.
[0002]
[Prior art]
Conventionally, nitride semiconductors have been used or studied as light emitting devices and high power devices. For example, in the case of a light emitting device, it can be technically used as a light emitting device having a wide range from blue to orange by adjusting the composition of the light emitting device. In recent years, blue light emitting diodes and green light emitting diodes have been put to practical use by utilizing the characteristics, and blue-violet semiconductor lasers have been developed as nitride semiconductor laser elements. Such nitride semiconductor light-emitting elements or nitride semiconductor electronic device elements are mainly produced on a sapphire substrate. In recent years, nitride semiconductor laser elements and the like tend to be manufactured on a nitride semiconductor substrate from the viewpoint of oscillation lifetime.
[0003]
[Problems to be solved by the invention]
However, a structure for growing a nitride semiconductor light emitting device on a nitride semiconductor substrate has just started in recent years, and it is an issue for industry how to divide the nitride semiconductor device grown on the nitride semiconductor substrate into chips. Met.
This is because the nitride semiconductor substrate is very hard and is very difficult to crack except in the cleavage direction. Even if it is cracked, cracks and chipping are likely to occur on the cut surface, and the chip cannot be divided cleanly.
[0004]
In JP-A-11-4048, if a nitride semiconductor layer including an active layer is stacked on a nitride semiconductor substrate, the cleavage surfaces of the nitride semiconductor layer and the nitride semiconductor substrate can be made to coincide with each other. It introduces that it can be easily cut by the M-plane {11-00} which is a cleavage plane.
[0005]
Here, there are three types of M planes, which are cleavage planes of the nitride semiconductor, with respect to the (0001) substrate, and there are also three types of cleavage directions (<11-20> directions) for obtaining the cleavage plane. .
[0006]
However, if the chip is divided along the <1-100> direction, which is not the cleavage direction, by a normal method, the direction of the scriber or dicer is shifted by 30 degrees depending on how the blades are pressed together (<11-20> direction). Often cracked. In addition, even if the chip is divided along the <11-20> direction of the cleavage direction by a normal method, the direction shifted by 60 degrees different from the intended direction depending on how the scriber or dicer is subjected to the contact stress of the blade. I was sometimes cleaved.
[0007]
The cleavage property in the <11-20> direction is a very effective direction for dividing the chip, but there are three types of cleavage directions in the C plane, and the cleavage directions are not orthogonal to each other at 90 degrees. For this reason, the shape of the chip division depends on the way (direction) of applying the contact stress of the blade during the chip division. For this reason, the nitride semiconductor element grown on the nitride semiconductor substrate cannot be simply divided into a desired chip shape with a high yield by an ordinary chip dividing method.
[0008]
[Means for Solving the Problems]
The present invention Nitride semiconductor doped with chlorine Forming a linear dividing groove on the substrate side in a wafer in which a nitride semiconductor layer having a multilayer structure having an active layer sandwiched between a p-type layer and an n-type layer is formed on a substrate; A region formed of a nitride semiconductor crystal using a plurality of dividing grooves formed on the wafer, the step of forming another dividing groove width narrower than the linear dividing groove width on the semiconductor semiconductor layer side Is divided into chips.
[0009]
The present invention relates to chlorine Was doped In a wafer in which a nitride semiconductor layer having a multi-layer structure having an active layer sandwiched between a p-type layer and an n-type layer is laminated on a nitride semiconductor substrate, a desired chip shape is formed on the nitride semiconductor substrate surface of the wafer. Forming a first split groove in a line, and forming a second split groove on the nitride semiconductor lamination surface of the wafer at a position matching the line of the first split groove; and A step of narrowing the second groove width than the first groove width; and a step of dividing the wafer into chips along the first groove and the second groove. And By comprising the above steps, the growth film and the substrate are the same type of nitride semiconductor, so that they have the same cleavage characteristics, and the first dividing groove is wider than the second dividing groove, In addition, by dividing the first split groove into the first and second split grooves so that the crack line cracked by the second split groove can be broken at the shortest cutting distance, the second split groove from the bottom of the second split groove. It only reaches somewhere in the bottom of the first split groove below the bottom of the split groove, and it can be prevented from being cleaved in an unintended direction and cut into a desired chip shape. The reason why the second split groove having a narrow groove width is formed on the surface on the crystal growth side is that light is emitted from the surface on the crystal growth side, so that the light emission area is increased. The reason for the difference between the first split groove width and the second split groove width is that, as described above, the crack line cracked from the second split groove with the narrow split groove width is the first split groove with the wide split groove width. Even when the cracked line is removed from the position immediately below the second split groove and cracked in the diagonal direction, the first split groove width is wide, so the cracked cracked line becomes the first split groove. You can reach the bottom. In this way, the chip-shaped defect rate can be reduced.
[0010]
The present invention relates to chlorine Was doped In a wafer in which a nitride semiconductor layer having a multi-layer structure having an active layer sandwiched between a p-type layer and an n-type layer is laminated on a nitride semiconductor substrate, a desired chip shape is formed on the nitride semiconductor substrate surface of the wafer. Forming a first split groove in a line, and forming a new third split groove in the bottom of the first split groove at a position matching the line of the first split groove; and The method includes a step of narrowing the third groove width than the first groove width, and a step of dividing the wafer into chips along the third groove. By including the above steps, the growth film and the substrate are the same type of nitride semiconductor, so that they have the same cleavage characteristics, and the third dividing groove is substantially along the center line of the bottom of the first dividing groove. By forming the first split groove and cutting the first split groove and the third split groove, the crack line cracked by the third split groove is selectively at the portion where the first split groove is locally thinned. Therefore, it can be prevented from being cleaved in an unintended direction and cut into a desired chip shape. The reason why the split grooves are formed on the substrate side is to increase the light emitting area on the crystal growth side.
[0011]
The present invention relates to chlorine Was doped In a wafer in which a nitride semiconductor layer having a multi-layer structure having an active layer sandwiched between a p-type layer and an n-type layer is laminated on a nitride semiconductor substrate, a desired chip shape is formed on the nitride semiconductor substrate surface of the wafer. Forming a first split groove in a line, and forming a second split groove on the nitride semiconductor lamination surface of the wafer at a position matching the line of the first split groove; and A step of narrowing the second split groove width than the first split groove width and a third split groove newly in the first split groove bottom at a position matching the line of the first split groove. Forming a third dividing groove width narrower than the first dividing groove width, and dividing the wafer into chips along the second dividing groove and the third dividing groove. It comprises the process. By including the above steps, the growth film and the substrate are the same type of nitride semiconductor, so that they have the same cleavage characteristics, and the third dividing groove is substantially along the center line of the bottom of the first dividing groove. By forming the first split groove and cutting the first split groove and the third split groove, the crack line cracked by the third split groove is selectively at the portion where the first split groove is locally thinned. Therefore, it can be prevented from being cleaved in an unintended direction and cut into a desired chip shape. The reason why the split grooves are formed on the substrate side is to increase the light emitting area on the crystal growth side.
[0012]
The present invention has an active layer sandwiched between a p-type layer and an n-type layer on a nitride semiconductor thick film not containing chlorine having a thickness of 20 μm or more on a seed substrate other than a nitride semiconductor. In a wafer in which a nitride semiconductor layer having a multilayer structure is laminated, the bottom surface of the nitride semiconductor substrate of the wafer is formed in a desired chip shape with the first split groove bottom portion being the interface between the nitride semiconductor thick film and the seed substrate or the interface A second step of forming a second groove on the nitride semiconductor lamination surface of the wafer at a position matching the line of the first groove and the first step of forming deeper than the first groove. A second step of narrowing the second split groove width than the groove width, and a third split groove is newly formed in the bottom of the first split groove at a position matching the line of the first split groove. And a third groove width larger than the first groove width. Among the third steps, the step of dividing the wafer into chips using the first step and the second step, or the step of dividing the wafer into chips using the first step and the third step, Comprises dividing the wafer into chips using one of the first process, the second process, and the third process. By providing the above-described process, since the seed substrate is different from the nitride semiconductor except for the first groove region, the cleavage is different and the chip shape is prevented from being cleaved in an unintended direction. Can be cut into pieces.
[0013]
The present invention is characterized in that the process includes a nitride semiconductor substrate containing at least chlorine. Thus, the substrate can be divided more easily than a nitride semiconductor substrate that is not doped with chlorine at all.
[0014]
The present invention relates to an active layer sandwiched between a p-type layer and an n-type layer after laminating a nitride semiconductor thick film containing at least chlorine and having a thickness of 20 μm or more on a seed substrate other than a nitride semiconductor. In a wafer in which a nitride semiconductor layer having a multilayer structure having a plurality of layers is laminated, a bottom surface of the first split groove in a desired chip shape is formed on the nitride semiconductor substrate surface of the wafer, or an interface between the nitride semiconductor thick film and the seed substrate or In the first step of forming deeper than the interface, a second split groove is newly formed on the nitride semiconductor laminated surface of the wafer at a position matching the line of the first split groove, and the first A second step of narrowing the second split groove width smaller than the first split groove width, and a third split groove newly in the first split groove bottom at a position matching the line of the first split groove. And a third width than the first split groove width. Of the third step of narrowing the groove width, dividing the wafer into chips using the first and second steps, or dividing the wafer into chips using the first and third steps And dividing the wafer into chips using the first step, the second step, and the third step, and dividing the wafer using any one of the steps. By providing the above steps, the effect of the present invention can be obtained even when a nitride semiconductor film having a thickness of 20 μm or more is stacked on a seed substrate (for example, a sapphire substrate) different from the nitride semiconductor substrate. Moreover, since the seed substrate is different from the nitride semiconductor except for the first split groove region, cleavage is different, preventing cleavage in an unintended direction, and cutting into a desired chip shape. Furthermore, when a thick nitride semiconductor film (for example, 300 μm) is formed on the seed substrate by chlorine doping, it is compared with the same thick nitride semiconductor film that is not doped with chlorine on the seed substrate. The amount of warpage caused by the difference in thermal expansion coefficient between the substrate and the thick film was small. When a conventional thick nitride semiconductor film not doped with chlorine is stacked on a seed substrate, the wafer itself is warped due to the difference in the coefficient of thermal expansion between each other, and the contact stress applied to the blade of the dicer or scriber is applied. Depending on the direction, it was often broken into pieces (the chip yield was low). However, when a thick nitride semiconductor film doped with chlorine is grown on the seed substrate as in claim 9, the warpage of the wafer itself is small, and it is not shattered by contact stress or direction of the blade. There was no.
[0015]
By using the thickness shown in the present invention, the cutting distance can be shortened, and it is possible to prevent cleaving in an unintended direction and to cut into a desired chip shape. Since the nitride semiconductor substrate containing chlorine or the nitride semiconductor thick film containing chlorine is easier to divide than those containing no chlorine, the cutting distance can be divided from 200 μm or less.
[0016]
According to the present invention, in a nitride semiconductor substrate containing at least chlorine or a nitride semiconductor thick film containing at least chlorine, the chlorine concentration is 1 × 10 5. ¹⁴ / Cm ^Three It is the above. This facilitates chip division.
[0017]
The present invention includes a step of forming a formation position of the second split groove bottom portion deeper than an active layer position of the wafer. Thus, the chip can be divided without damaging the active layer that emits light.
[0018]
The present invention includes the step of forming the second groove bottom at the interface between the nitride semiconductor layer and the nitride semiconductor substrate of the wafer, or at the interface between the nitride semiconductor layer and the nitride semiconductor thick film of the wafer, Alternatively, the method includes a step of forming the second split groove bottom portion deeper than the interface. As a result, when the chip is divided, the chip can be divided without damaging the active layer that emits light, and the bottom of the second dividing groove reaches the nitride semiconductor substrate doped with chlorine. Therefore, the chip division is a division of the nitride semiconductor substrate itself doped with chlorine, and can be divided more easily than a nitride semiconductor substrate that is not doped with chlorine at all.
[0019]
In the present invention, the groove forming directions of the first split groove, the second split groove, and the third split groove are a <11-20> direction, a <1-100> direction, < It is any one of a direction of 57.6 ° from a <0001> direction, a <0-111> direction, and a <01-10> direction. This facilitates the formation of the split groove.
[0020]
In the present invention, the end face when divided by the chip division is {1-100} plane, {11-20} plane, {0001} plane, {0-111} plane, {01- 12} plane. In particular, the mirror end face in the case of producing a nitride semiconductor laser diode is preferably a {1-100} plane.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
In general, as a method for growing a crystal of a nitride semiconductor, a metal organic chemical vapor deposition method (hereinafter referred to as MOCVD method), a molecular beam epixy method (hereinafter referred to as MBE method), or a hydride vapor phase growth method (hereinafter referred to as HVPE method). This is usually done and any crystal growth method may be used.
[0025]
Hereinafter, an example of a nitride semiconductor light emitting diode and a nitride semiconductor laser diode manufactured using a GaN substrate as a substrate and using the MOCVD method as a growth method will be described. As the substrate, any substrate composed of a nitride semiconductor may be used. _x Ga _y In _z An N (x + y + z = 1) substrate may be used. Al _x Ga _y In _z About 10% or less (but hexagonal) of nitrogen elements in the N (x + y + z = 1) substrate may be substituted with other elements of P, As, and Sb. In particular, in the case of a nitride semiconductor laser, a layer having a lower refractive index than the cladding layer needs to be in contact with the outside of the cladding layer in order to make the vertical transverse mode unimodal, and it is best to use an AlGaN substrate. It is. In the following examples, a nitride semiconductor C-plane {0001} substrate is described, but a nitride semiconductor A-plane {11-20} substrate, a nitride semiconductor R-plane {1-102} substrate. Alternatively, a nitride semiconductor M-plane {1-100} substrate may be used. However, it was the C-plane substrate that showed the most effective chip division according to the present invention. In addition, even if the substrate is not a perfect C-plane substrate, the same effect can be obtained if the substrate has an off angle of 2 degrees or less from the C-plane. The off angle was the same for the A-plane substrate, R-plane substrate, and M-plane substrate.
[0026]
(Embodiment 1)
In the first embodiment, a method for manufacturing a nitride semiconductor light-emitting diode element and chip division will be described.
[0027]
FIG. 1A shows a C-plane (0001) n-type GaN substrate 100, an n-type GaN buffer layer 101, and an n-type Al. _x1 Ga _1-x1 N clad layer 102, active layer 103, p-type Al _x2 Ga _1-x2 The N clad layer 104, the p-type GaN contact layer 105, the n-type electrode 106, the p-type electrode 107, the first split groove 108, and the second split groove 109 are configured.
[0028]
A method for manufacturing the nitride semiconductor light emitting diode of FIG. 1A will be described below.
[0029]
First, a thick GaN layer is stacked on a seed substrate (for example, a sapphire substrate) by the HVPE method, and then the sapphire substrate is peeled off by polishing to obtain a C-plane (0001) n-type having a thickness of 400 μm and a size of 2 inches φ. A GaN substrate 100 was produced. The n-type polarity of the n-type GaN substrate is obtained by doping Si, and the concentration of Si is 2 × 10 ¹⁸ / Cm ^Three Met. Further, in the n-type GaN substrate, about 1 × 10 ¹⁴ / Cm ^Three Doping with chlorine. Next, the n-type GaN substrate 100 was set in an MOCVD apparatus, and an n-type GaN buffer layer 101 was formed to 1 μm at a growth temperature of 1050 ° C. This n-type GaN buffer layer is a layer provided for the purpose of alleviating the surface distortion of the n-type GaN substrate and improving the surface morphology and surface irregularities (flattening) that occurred when the n-type GaN substrate was peeled off from the seed substrate. Yes, it does not matter. However, when the GaN substrate is doped with chlorine, the surface morphology tends to deteriorate, so it is preferable to provide a GaN buffer layer as in this embodiment. After the formation of the n-type GaN buffer layer 101, the n-type Al having a thickness of 2 μm continues. _x1 Ga _1-x1 An N clad layer 102 was formed. In this embodiment mode, X1 = 0. Next, the temperature of the substrate is lowered to about 700 ° C. to 800 ° C., and three cycles of 4 nm thick In _0.35 Ga _0.65 N well layer and 6nm thick In _0.02 Ga _0.98 An active layer (multiple quantum well layer) 103 composed of an N barrier layer is grown. At that time, SiH _Four May or may not be supplied. The barrier layer may be made of GaN.
[0030]
Next, the substrate temperature was raised again to 1050 ° C., and p-type Al having a thickness of 20 nm. _x2 Ga _1-x2 An N clad layer 104 is grown. In this embodiment mode, X2 = 0.2. Thereafter, a p-type GaN contact layer 105 having a thickness of 0.2 μm was grown.
[0031]
The active layer 103 according to the present embodiment has a multi-quantum well structure having three periods. However, other periodic structures or a single quantum well structure having only a well layer may be used. The active layer is In _y Ga _1-y What is necessary is just to be comprised from N, and what is necessary is just to change In composition according to a desired light emission wavelength.
[0032]
When the active layer is a single quantum well and the emission wavelength is 370 nm or less, the well layer is preferably made of GaN, and must be doped with at least a polar impurity. When the active layer is composed of multiple quantum wells and the emission wavelength is 370 nm or less, the well layer is composed of GaN, the barrier layer must be a nitride semiconductor containing at least Al, and at least the well layer Alternatively, any of the barrier layers must be doped with polar impurities. Further, the n-type clad layer 102 and the p-type clad layer 104 may or may not be made of a nitride semiconductor containing Al. This is because carriers are sufficiently confined by the nitride semiconductor barrier layer containing Al having a multiple quantum well structure.
[0033]
The impurity of the well layer or the barrier layer in the active layer is preferably any of Si, Ge, O, C, Zn, Be, and Mg.
[0034]
The p-type impurity concentration of the p-type GaN contact layer 105 is preferably increased toward the position where the p-type electrode 107 is formed. This reduces the contact resistance due to p-type electrode formation. Further, in order to remove residual hydrogen in the p layer that hinders activation of Mg, which is a p-type impurity, a trace amount of oxygen may be mixed during the growth of the p-type layer.
[0035]
In this way, after growing the p-type GaN contact layer 105, the inside of the reactor of the MOCVD apparatus is filled with all nitrogen carrier gas and NH. _Three The temperature was decreased at 60 ° C./min. When the substrate temperature reaches 850 ° C., NH _Three Was stopped at the substrate temperature for 5 minutes, and then lowered to room temperature. The holding temperature of the substrate is preferably between 650 ° C. and 900 ° C., and the waiting time is preferably 3 minutes or more and 15 minutes or less. Further, the rate of arrival of the temperature drop is preferably 30 ° C./min or more.
[0036]
As a result of evaluating the growth film thus prepared by Raman measurement, the above-described method has already shown p-type characteristics after growth without performing the conventionally used p-type annealing. Further, the contact resistance due to the formation of the p-type electrode has also been reduced. As a result of the SIMS (Secondary ion mass spectroscopy) measurement, the residual hydrogen concentration is 3 × 10 3 near the outermost surface of the p-type GaN contact layer 105. ¹⁸ / Cm ^Three It was the following.
[0037]
According to experiments by the inventors, after forming a growth film, NH _Three When the substrate temperature was lowered to room temperature in the atmosphere, the residual hydrogen concentration was high in the vicinity of the growth film outermost surface. _Three The atmosphere is thought to be the cause. This residual hydrogen is known to hinder the activation of Mg which is a p-type impurity. The residual hydrogen concentration is 5 × 10 ¹⁹ / Cm ^Three The following is preferred.
[0038]
Thus, after the growth of the p-type GaN contact layer 105, the carrier gas is changed to N. ₂ Substituted with NH _Three By stopping the supply amount and maintaining the growth temperature for a predetermined time, the p-type was promoted, the residual hydrogen concentration near the outermost surface of the growth film was lowered, and the contact resistance could be reduced. As a method for further reducing the contact resistance due to the formation of the p-type electrode, it is preferable to remove the vicinity of the growth film outermost surface (the outermost surface of the p-type layer) by etching and form the p-type electrode on the removal surface. The layer thickness for removing the outermost surface of the growth film (the outermost surface of the p-type layer) is preferably 10 nm or more, and there is no particular upper limit, but the residual hydrogen concentration in the vicinity of the removal surface is 5 × 10. ¹⁹ / Cm ^Three It is preferable that
[0039]
Next, the chip division of the wafer on which the nitride semiconductor light emitting diode element is formed will be described. Here, the crystal growth side refers to the opposite side to the substrate side.
[0040]
First, the GaN substrate side of the wafer is polished by a polishing machine so that the chlorine-doped GaN substrate has a thickness of 150 μm and is mirrored. The mirror surface of the GaN substrate surface is made transparent so that the formation position of the split groove described below can be easily confirmed from the back side, and the formation position of the p electrode and the n electrode is easily adjusted. It is to do. Next, the wafer is etched with a mixed solution made of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching process is performed in order to remove surface distortion and oxide film generated by polishing, to reduce the contact resistance of the p-type and n-type electrodes and to prevent electrode peeling. Subsequently, a light-transmitting p-type electrode 107 is patterned on the p-type GaN contact layer 105 in the order of Pd (4 nm) / Mo (3 nm) / Au (100 nm) by lithography, and a small amount of oxygen is introduced. N at 500 ° C ₂ Annealing was performed in an atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode. The p-type electrode was patterned in order to form the second split groove described below in a portion where the electrode is not covered.
[0041]
Next, the wafer is turned over, and an n-type electrode 106 made of Ti (15 nm) / Al (150 nm) is patterned on the GaN substrate side by lithography. At this time, an n-type electrode pattern is formed on the opposite side to the position where the p-type electrode pattern is formed on the crystal growth side, and regions where the electrodes are not covered are matched to form a split groove.
[0042]
The wafer was set on a dicer, and first slits 108 having a depth of 30 μm, a line width of 20 μm, and a pitch of 350 μm were formed in the lattice shape shown in FIG. 1B on the GaN substrate side of the wafer. The first split groove is preferably formed in a portion where the n-type electrode 106 is not covered. This is because it causes electrode peeling.
[0043]
Next, an adhesive sheet is attached to the GaN substrate side of the wafer, and the GaN substrate side is pasted on the scriber table, and fixed with a vacuum chuck. After fixing, a scriber diamond needle is scribed once on the crystal growth side surface (p-type GaN contact layer 105 surface) with a pitch of 350 μm, a depth of 0.1 μm, and a line width of 5 μm. Next, scribing is performed in the same manner in the direction perpendicular to the previous scribing direction. In this way, a scribe line is formed so as to form a 350 μm square chip, and the second split groove 109 is formed. However, the second split groove 109 is formed at a position substantially coincident with the center line of the line width of the first split groove 108, and the dicing direction and the scribe direction are <11 with respect to the nitride semiconductor. -20> or <1-100> direction. Further, it is preferable to form the second split groove 109 at a position where the electrode is not covered, similarly to the first split groove 108.
[0044]
After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the crystal growth side with a roller to obtain a large number of 350 μm square chips from the 2-inch φ wafer. Cracks, chipping, etc. were not generated on the cut surface of the chip, and the yield was 98% or more when a product having no external defect was taken out.
[0045]
In this embodiment, the chip can be divided into a desired shape with a high yield because a nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate doped with chlorine and cut at a time. Instead, the first split groove and the second split groove are formed, and the second split groove is configured to be narrower than the first split groove width. In other words, since both the growth film and the substrate are the same type of nitride semiconductor, they have the same cleavage characteristics and are easily divided because the substrate is doped with chlorine, and the first groove is This is because the groove width is wider than that of the second split groove, and the first split groove and the second split groove are cut. In addition, in order for the crack line broken by the second split groove to break at the shortest cutting distance, it is located anywhere from the second split groove bottom to the bottom of the first split groove below the second split groove bottom. This is because it can only be reached, can be prevented from being cleaved in an unintended direction, and can be cut into a desired chip shape.
[0046]
The reason why the second split groove having a narrow groove width is formed on the surface on the crystal growth side is that light is emitted from the surface on the crystal growth side, so that the light emission area is increased.
[0047]
The reason for the difference between the first split groove width and the second split groove width is that, as described above, the crack line cracked from the second split groove with the narrow split groove width is the first split groove with the wide split groove width. Even when the cracked line is removed from the position immediately below the second split groove and cracked in the diagonal direction, the first split groove width is wide, so the cracked cracked line becomes the first split groove. You can reach the bottom. In this way, the chip-shaped defect rate can be reduced.
[0048]
When the effect of chlorine doping in the nitride semiconductor substrate was investigated, it was at least 1 × 10 ¹⁴ / Cm ^Three By doping with the above chlorine concentration, the substrate could be divided more easily than a nitride semiconductor substrate not doped with chlorine at all. In addition, when a thick nitride semiconductor film (for example, 300 μm) is formed by chlorine doping on a seed substrate (for example, sapphire substrate) by the HVPE method, no chlorine is doped on the same seed substrate. Compared to the same thick nitride semiconductor film, the amount of warpage caused by the difference in thermal expansion coefficient between the substrate and the thick film was small.
[0049]
The reason is not clear, but it is considered that the bonding force between the group III atom and the group V atom constituting the nitride semiconductor substrate is weakened by chlorine. Since the total film thickness of the element chip is mostly occupied by the substrate, chlorine doping that facilitates element division is very effective.
[0050]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like. By using these etching methods, damage to the nitride semiconductor surface and the side surface of the groove due to the formation of the groove can be suppressed. However, in order to perform the etching, it is necessary to perform a mask process using a lithography technique.
[0051]
As a physical groove forming method, a scriber or the like may be used in addition to the half-cut by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, the first split groove formation by the scriber is not very preferable.
[0052]
In the present embodiment, scribing is used to form the second groove width, but the above etching method, dicing, or the like may be used. However, scribing is most preferred in forming the second split groove. This is because the groove width is narrow and the groove can be formed quickly, and the area for scraping the wafer when cutting the wafer is small compared to dicing or etching, so that many chips can be obtained from a single wafer. Because.
[0053]
Furthermore, in the present embodiment, the scribe lines are formed in a lattice shape, but as shown in FIG. 1C, a pair of chipped grooves may be formed only in the edge portion of the wafer to divide the elements. In this case, the total film thickness of the wafer is preferably 150 μm or less, or the cutting distance from the first split groove bottom to the second split groove bottom is preferably 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when chlorine is doped in the substrate.
[0054]
Further, in this embodiment, the GaN substrate is polished and thinned to about 150 μm, but according to experiments by the present inventors, the thickness of the chlorine-doped GaN substrate is preferably 200 μm or less, more preferably 150 μm or less. Was preferred. Although division is facilitated by doping chlorine in the nitride semiconductor, it is preferable to reduce the thickness of the substrate in order to cleave in a desired direction with a high yield. This is because the thickness of the GaN substrate is usually 300 μm to 600 μm, whereas the nitride semiconductor film including the light emitting layer stacked on the GaN substrate is about several μm, most of which is the thickness of the GaN substrate. Because it is occupied by.
[0055]
As in the present embodiment, it is most preferable to divide the wafer into chips at a position where the groove width center position of the first dividing groove and the groove width center position of the second dividing groove coincide. When the thickness of the wafer (the thickness of the GaN substrate) is too thick, the wafer tends to be displaced from the position and cracked. Furthermore, since the first split groove and the second split groove do not coincide with each other, the wafer (substrate) needs to be polished and thinned because it tends to be hard to break.
[0056]
The lower limit value of the thickness of the GaN substrate is not particularly limited, but if it is too thin, the wafer is cracked during the process for device formation, and therefore the lower limit value of the thickness of the GaN substrate is preferably 50 μm or more.
[0057]
In addition to polishing and thinning the entire chlorine-doped GaN substrate, as a method of thinning a partially chlorine-doped GaN substrate, the bottom of the first split groove and the bottom of the second split groove The cutting distance may be shortened. In this case, the cutting distance is preferably 200 μm or less, more preferably 150 μm or less and 50 μm or more, like the thickness of the chlorine-doped GaN substrate.
[0058]
(Embodiment 2)
In the second embodiment, a method of dividing a chip by forming a third dividing groove in the first dividing groove will be described.
[0059]
FIG. 2 shows a C-plane (0001) n-type GaN substrate 200, an n-type GaN buffer layer 201, and an n-type Al. _x1 Ga _1-x1 N clad layer 202, active layer 203, p-type Al _x2 Ga _1-x2 The N clad layer 204, the p-type GaN contact layer 205, the n-type electrode 206, the p-type electrode 207, the first split groove 208, and the third split groove 209 are configured. The GaN substrate 200 has a chlorine concentration of 5 × 10 ¹⁵ / Cm ^Three Doping.
[0060]
The manufacturing method of the nitride semiconductor light emitting diode of FIG. 2 is the same as that of the first embodiment.
[0061]
The chip division of the wafer on which the nitride semiconductor light emitting diode element is formed will be described. Here, the crystal growth side refers to the opposite side to the substrate side.
[0062]
First, the GaN substrate side of the wafer is polished by a polishing machine so that the chlorine-doped GaN substrate has a thickness of 250 μm. At this time, the polishing surface may or may not be a mirror surface. This is because it is not necessary to confirm the split groove from both sides. Next, the wafer is etched with a mixed solution made of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching process is performed to remove surface distortion and oxide film generated by polishing, to reduce contact resistance of the p-type electrode and n-type electrode, and to prevent electrode peeling. Subsequently, a light-transmitting p-type electrode 207 is formed on the entire surface of the wafer in the order of Pd (7 nm) / Au (80 nm) on the p-type GaN contact layer 205, and then introduced at 450 ° C. while introducing a small amount of oxygen. N ₂ Annealing was performed in an atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode. Next, the wafer is turned over, and an n-type electrode 206 made of Ti (15 nm) / Al (150 nm) is formed on the entire surface of the wafer on the GaN substrate side.
[0063]
The wafer is set on a dicer, and on the GaN substrate side of the wafer, along the <1-100> direction of the GaN substrate, the depth is 50 μm, the line width is 30 μm, the pitch is 350 μm, and the <11-20> direction (the <1-20> direction). A first split groove 208 having a depth of 50 μm, a line width of 30 μm, and a pitch of 300 μm was formed from above the n-type electrode 206 along a direction perpendicular to the −100> direction.
[0064]
In consideration of electrode separation, the first split groove is preferably formed in a portion where the n-type electrode 206 is not covered, but in the present embodiment, the first split groove and the third split groove are provided. Are formed on the same surface, it is not necessary to provide an electrode non-covering portion for groove alignment. Therefore, for the purpose of simplifying the device process, increasing the number of chips from a single wafer, and increasing the light emitting area, both the n and p electrodes have no electrode uncovered portion for dividing grooves, and the entire wafer surface is provided. Electrode formation is performed on.
[0065]
Next, an adhesive sheet is affixed to the surface (p-type electrode 207) on the crystal growth side of the wafer, and the GaN substrate side is pasted on the scriber table and fixed with a vacuum chuck. After fixing, a scriber diamond needle is scribed once in the <1-100> direction with a pitch of 350 μm, a depth of 3 μm, and a line width of 5 μm along substantially the center line of the first split groove bottom. Next, scribing is performed once in the direction perpendicular to the previous scribing direction (<11-20> direction) with a pitch of 300 μm, a depth of 3 μm, and a line width of 5 μm, substantially along the center line of the first split groove bottom. . In this way, a scribe line is inserted to form a 350 μm × 300 μm square chip, and a third split groove 209 is formed.
[0066]
After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the GaN substrate side with a roller to obtain a large number of 350 μm × 300 μm square chips from the 2-inch φ wafer. Cracks, chipping, etc. did not occur on the cut surface of the chip, and the yield was 92% or more when a product having no external defect was taken out.
[0067]
In this embodiment, the chip can be divided into a desired shape with a high yield because a nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate doped with chlorine and cut at a time. Instead, the first split groove and the third split groove are formed, and the third split groove is configured in the first split groove. That is, since the growth film and the substrate are the same type of nitride semiconductor, they have the same cleavage characteristics, and the substrate is doped with chlorine, so that the division is easy, and the third dividing groove is formed. By forming along the substantially central line of the bottom of the first split groove, the crack line cracked by the third split groove is selectively cracked at the portion locally thinned by the first split groove, This is because it is possible to prevent cleaving in an unintended direction and cut into a desired chip shape.
[0068]
The reason why the split grooves are formed on the substrate side is to increase the light emitting area on the crystal growth side.
[0069]
The effect of chlorine doping in the nitride semiconductor substrate is the same as in the first embodiment.
[0070]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like. However, in order to perform etching, it is necessary to perform mask processing by a lithography technique.
[0071]
As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the third split groove width, the first split groove formation by scribing is not very preferable.
[0072]
In the present embodiment, scribing is used to form the third groove width, but the etching method, dicing, or the like may be used. However, scribing is most preferred in forming the third split groove. Furthermore, in the present embodiment, the scribe lines are formed in a lattice shape, but as shown in FIG. 1C, a pair of chipped grooves may be formed only in the edge portion of the wafer to divide the elements. In this case, the total film thickness of the wafer is preferably 150 μm or less, or the cutting distance from the bottom of the third split groove to the surface on the crystal growth side is preferably 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when chlorine is doped in the substrate.
[0073]
As in the present embodiment, the third split groove is formed in the first split groove to locally divide the wafer into chips, so that the wafer is divided into chips. It is preferable that the cutting distance to the surface is short. The cutting distance is preferably 200 μm or less, more preferably 150 μm or less, like the thickness of the GaN substrate subjected to chlorine doping. The lower limit value of the thickness of the cutting distance is not particularly limited. However, if the thickness is too thin, the wafer breaks during the process for device formation. Therefore, the lower limit value of the cutting distance is preferably 50 μm or more.
[0074]
Further, the chlorine-doped GaN substrate polished in the present embodiment is thicker than the 200 μm thickness of the GaN substrate which is easy to cut. This prevents cracking and chipping from occurring during chip division so as to make it difficult to cut at portions other than the split groove portion.
[0075]
(Embodiment 3)
In the third embodiment, a method of dividing a chip by forming a third dividing groove in the first dividing groove and further forming a second dividing groove on the opposite side of the third dividing groove will be described. . Here, the crystal growth side refers to the opposite side to the substrate side.
[0076]
FIG. 3 shows a C-plane (0001) n-type GaN substrate 300, an n-type GaN buffer layer 301, and an n-type Al. _x1 Ga _1-x1 N clad layer 302, active layer 303, p-type Al _x2 Ga _1-x2 The N clad layer 304, the p-type GaN contact layer 305, the n-type electrode 306, the p-type electrode 307, the first dividing groove 308, the third dividing groove 309, and the second dividing groove 310 are configured. The chlorine concentration in the GaN substrate 300 is 1 × 10 ¹⁶ / Cm ^Three Doping.
[0077]
The method for manufacturing the nitride semiconductor light emitting diode in FIG. 3 is the same as that in the first embodiment.
[0078]
The chip division of the wafer on which the nitride semiconductor light emitting diode element is formed will be described.
[0079]
First, the GaN substrate side of the wafer is polished by a polishing machine so that the chlorine-doped GaN substrate has a thickness of 200 μm and mirror-finished. The mirror surface of the GaN substrate surface is made transparent so that the formation position of the split groove described below can be easily confirmed from the back side, and the formation position of the p electrode and the n electrode is easily adjusted. It is to do.
[0080]
Next, the wafer is etched with a mixed solution made of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching process is performed in order to remove surface distortion and oxide film generated by polishing, to reduce the contact resistance of the p-type and n-type electrodes and to prevent electrode peeling. Subsequently, a light-transmitting p-type electrode 307 is patterned on the p-type GaN contact layer 305 in the order of Pd (3 nm) / Ti (3 nm) / Au (12 nm) by lithography, and then a small amount of oxygen is introduced. N at 500 ° C ₂ Annealing was performed in an atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode. The reason why the p-type electrode is formed is that the second split groove described below is formed in a portion where the electrode is not covered.
[0081]
Next, the wafer is turned over, and an n-type electrode 306 made of Mo (15 nm) / Al (150 nm) is patterned on the GaN substrate side by lithography. At this time, an n-type electrode pattern is formed on the opposite side to the position where the p-type electrode pattern is formed on the crystal growth side, and regions where the electrodes are not covered are matched to form a split groove.
[0082]
The wafer is set on a dicer, and on the GaN substrate side of the wafer, along the <1-100> direction, the depth is 20 μm, the line width is 20 μm, the pitch is 350 μm, and the <11-20> direction (the direction perpendicular to the direction). ), First split grooves 308 having a depth of 20 μm, a line width of 20 μm, and a pitch of 345 μm were formed. The first dividing groove is preferably formed in a portion where the n-type electrode 306 is not covered. This is because it causes electrode peeling.
[0083]
Next, a scriber diamond needle is scribed once in the <1-100> direction with a pitch of 350 μm, a depth of 5 μm, and a line width of 5 μm along substantially the center line of the first split groove bottom. Next, scribing is performed once in the direction perpendicular to the previous scribe direction (<11-20> direction) at a pitch of 345 μm, a depth of 5 μm, and a line width of 5 μm, substantially along the center line of the bottom of the first split groove. . In this way, a scribe line is inserted to form a 350 μm × 345 μm square chip, and a third split groove 309 is formed.
[0084]
Subsequently, an adhesive sheet is attached to the GaN substrate side of the wafer, and the GaN substrate side is pasted on the scriber table and fixed with a vacuum chuck. After fixing, a scriber diamond needle is used to scribe a pitch of 350 μm, a depth of 0.1 μm, and a line width of 5 μm once in the <1-100> direction on the crystal growth side surface (surface of the p-type GaN contact layer 305). . Next, scribing is performed once in the direction perpendicular to the previous scribing direction (<11-20> direction). In this way, a scribe line is inserted to form a 350 μm × 345 μm square chip, and a second split groove 310 is formed. However, the formation position of the second split groove 310 is a position substantially coincident with the third split groove 309. Also, the second split groove 310 is preferably formed at a position where the electrode is not covered, like the first split groove 308.
[0085]
After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the GaN substrate side with a roller to obtain a large number of 350 μm × 345 μm square chips from a 2 inch φ wafer. Cracks, chipping, etc. were not generated on the cut surface of the chip, and the yield was 98% or more when a product having no external defect was taken out.
[0086]
In this embodiment, the chip can be divided into a desired shape with a high yield because a nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate doped with chlorine and cut at a time. Instead, the third split groove is formed in the first split groove, and in addition, the second split groove is configured at a position opposite to the third split groove forming position. This is because it has the characteristics of the first and second embodiments and can be cut into a desired chip shape. The effect of chlorine doping in the nitride semiconductor substrate is the same as in the first embodiment.
[0087]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like. However, in order to perform etching, it is necessary to perform mask processing by a lithography technique.
[0088]
As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second and third split groove widths, it is not preferable to form the first split groove by scribing.
[0089]
In the present embodiment, the scriber is used to form the second and third split groove widths, but the etching method, dicing, or the like may be used. However, scribing is most preferred in forming the first and third split grooves.
[0090]
Furthermore, in the present embodiment, the scribe lines are formed in a lattice shape, but as shown in FIG. 1C, a pair of chipped grooves may be formed only in the edge portion of the wafer to divide the elements. In this case, the total film thickness of the wafer is preferably 150 μm or less, or the cutting distance from the second split groove bottom to the third split groove bottom is preferably 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when chlorine is doped in the substrate.
[0091]
In this embodiment, the chlorine-doped GaN substrate is polished and thinned to about 200 μm. However, as described in the first embodiment, the thickness of the GaN substrate is 200 μm to facilitate chip division. The following is preferable, and more preferably 150 μm or less and 50 μm or more are preferable. In addition to polishing and thinning the entire chlorine-doped GaN substrate, as a method of partially thinning the GaN substrate, as in the second embodiment, the bottom of the second split groove and the third You may shorten the cutting distance with the bottom part of a split groove. The cutting distance at this time is preferably 200 μm or less, more preferably 150 μm or less and 50 μm or more, like the thickness of the GaN substrate subjected to chlorine doping.
(Embodiment 4)
In the fourth embodiment, the chip division in the case where the second split groove depth of the first embodiment is formed deeper than the position of the nitride semiconductor light emitting layer will be described. Here, the crystal growth side refers to the opposite side to the substrate side.
[0092]
FIG. 4 shows a C-plane (0001) n-type GaN substrate 400, an n-type GaN buffer layer 401, and an n-type Al. _x1 Ga _1-x1 N clad layer 402, active layer 403, p-type Al _x2 Ga _1-x2 The N clad layer 404, the p-type GaN contact layer 405, the n-type electrode 406, the p-type electrode 407, the first dividing groove 408, and the second dividing groove 409 are configured. The GaN substrate 400 has a chlorine concentration of 2 × 10. ¹⁷ / Cm ^Three Doping.
[0093]
The method for manufacturing the nitride semiconductor light-emitting diode in FIG. 4 is the same as that in the first embodiment.
[0094]
Hereinafter, chip division of the wafer on which the nitride semiconductor light emitting diode element is formed will be described.
[0095]
First, the GaN substrate side of the wafer is polished by a polishing machine so that the chlorine-doped GaN substrate has a thickness of 100 μm and mirror-finished. Next, the wafer is etched with a mixed solution made of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching process is performed in order to remove surface distortion and oxide film generated by polishing, to reduce the contact resistance of the p-type and n-type electrodes and to prevent electrode peeling.
[0096]
Next, the wafer is masked by a lithography method, and the wafer is set in a reactive ion etching apparatus with the crystal growth side surface (p-type GaN contact layer) facing up. By dry etching, the growth surface has a depth of 0.5 μm along the <1-100> direction, a line width of 10 μm, a pitch of 350 μm, and a depth of 0.5 μm along the <11-20> direction. A second split groove 409 having a line width of 10 μm and a pitch of 250 μm was formed. Thereafter, the mask is removed, and a translucent p-type electrode 407 is formed on the p-type GaN contact layer 405 in the order of Pd (4 nm) / Au (10 nm). At this time, the p electrode portion was patterned using a lithography technique.
[0097]
Next, the wafer on which the p-electrode was formed was introduced into N at 550 ° C. while introducing a small amount of oxygen. ₂ Annealing was performed in an atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode.
[0098]
Next, an adhesive sheet is affixed to the surface on the crystal growth side (p-type electrode formation surface), and the GaN substrate side is pasted on a dicer table and fixed with a vacuum chuck. After fixing, a dicer is used to form first split grooves 408 having a pitch of 350 μm, a depth of 20 μm, a line width of 50 μm, a pitch of 250 μm, a depth of 20 μm, and a line width of 50 μm on the surface on the GaN substrate side. 100> direction and <11-20> direction. In this way, a dicing line is inserted to form a 350 μm × 250 μm square chip, and a first split groove 408 is formed. However, the first split groove 408 is formed so that the second split groove 409 coincides with the center of the line width of the first split groove.
[0099]
After dicing, the vacuum chuck is released, the wafer is removed from the table, and an n-type electrode 406 made of tungsten (W) with a thickness of 15 nm / aluminum (Al) with a thickness of 150 nm is formed on the entire surface of the wafer on the GaN substrate side. Thereafter, lightly pressing with a roller from the GaN substrate side, a large number of 350 μm × 250 μm square chips were obtained from a 2 inch φ wafer. Cracks, chipping, etc. were not generated on the cut surface of the chip, and the yield was 98% or more when a product having no external defect was taken out.
[0100]
In this embodiment, the chip can be divided into a desired shape with a high yield because a nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate doped with chlorine and cut at a time. Instead, the second split groove bottom is formed deeper than the nitride semiconductor light emitting layer position, and the second split groove is configured to be narrower than the first split groove width.
[0101]
That is, since both the growth film and the substrate are the same type of nitride semiconductor, they have the same cleavage characteristics and are easily divided because the substrate is doped with chlorine, and the bottom of the second groove Is deeper than the nitride semiconductor light emitting layer position, and the first split groove is wider than the second split groove, so that the crack line cracked by the second split groove breaks at the shortest cutting distance. Can only be reached from the bottom of the second split groove to the bottom of the first split groove below the bottom of the second split groove and is prevented from being cleaved in an unintended direction. This is because it can be cut into a shape.
[0102]
In addition, since the bottom of the second split groove is deeper than the position of the nitride semiconductor light emitting layer, even if chipping or cracking occurs during chip division, the light emitting layer is not damaged and an element failure occurs. The rate can be reduced. The reason why the second dividing groove having a narrow groove width is formed on the surface on the crystal growth side is to increase the light emitting area. The reason why the first and second groove widths are different is the same as in the first embodiment.
[0103]
However, since the second split groove was formed by the etching method, the process steps became complicated, the groove width was larger than that of the scribe, and the chip intake rate per single wafer was reduced.
[0104]
The effect of chlorine doping in the nitride semiconductor substrate is the same as in the first embodiment.
[0105]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like.
[0106]
As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, formation of the first split groove by scribing is not very preferable.
[0107]
In this embodiment, dry etching is used to form the second split groove width, but wet etching, dicing, scribe, or the like may be used. However, the second split groove of this embodiment is most preferably dry etching or wet etching. This is because by using these etching methods, damage to the nitride semiconductor light emitting layer due to the groove formation can be suppressed. However, in order to perform the etching, it is necessary to perform a mask process using a lithography technique.
[0108]
In this embodiment, the chlorine-doped GaN substrate is polished and thinned to about 100 μm. However, as described in the first embodiment, the thickness of the GaN substrate is 200 μm to facilitate chip division. The following is preferable, and more preferably 150 μm or less and 50 μm or more are preferable.
[0109]
In addition to polishing and thinning the entire GaN substrate subjected to chlorine doping, as a method of partially thinning the GaN substrate, the cutting distance between the bottom of the first split groove and the bottom of the second split groove May be shortened. The cutting distance at this time is preferably 200 μm or less, more preferably 150 μm or less and 50 μm or more, like the thickness of the GaN substrate subjected to chlorine doping.
In addition to the split groove of the present embodiment, a scribe line is formed as a third split groove in the first split groove, the second split groove, or both the first and second split grooves. The chip may be divided. Further, as shown in FIG. 1C, a pair of chipped grooves may be formed at the edge portion of the first or second split groove to divide the element. In this case, the total film thickness of the wafer is preferably 150 μm or less, or the cutting distance from the first split groove bottom to the second split groove bottom is preferably 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when chlorine is doped in the substrate.
[0110]
(Embodiment 5)
In the fifth embodiment, chip division in the case where the second split groove depth of the fourth embodiment is formed deeper than the interface position between the nitride semiconductor film and the nitride semiconductor substrate will be described. Here, the crystal growth side refers to the opposite side to the substrate side.
[0111]
FIG. 5 shows a C-plane (0001) n-type GaN substrate 500, an n-type GaN buffer layer 501, and an n-type Al. _x1 Ga _1-x1 N clad layer 502, active layer 503, p-type Al _x2 Ga _1-x2 The N-type cladding layer 504 includes a p-type GaN contact layer 505, an n-type electrode 506, a p-type electrode 507, a first dividing groove 508, and a second dividing groove 509. The GaN substrate 500 has a chlorine concentration of 1 × 10. ¹⁸ / Cm ^Three Doping.
[0112]
The method for manufacturing the nitride semiconductor light-emitting diode in FIG. 5 is the same as that in the first embodiment.
[0113]
Hereinafter, chip division of the wafer on which the nitride semiconductor light emitting diode element is formed will be described.
[0114]
First, the GaN substrate side of the wafer is polished by a polishing machine so that the chlorine-doped GaN substrate has a thickness of 300 μm. At this time, the polishing surface may be a mirror surface or may not be a mirror surface. Next, the wafer is etched with a mixed solution made of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching process is performed in order to remove surface distortion and oxide film generated by polishing, to reduce the contact resistance of the p-type and n-type electrodes and to prevent electrode peeling. Subsequently, the wafer is turned over, and an n-type electrode 506 made of Ti (15 nm) / Mo (150 nm) is formed on the entire surface of the wafer on the GaN substrate side. Next, the GaN substrate side is pasted on the table of the dicer and fixed with a vacuum chuck. After fixing, the first split groove 508 having a pitch of 350 μm, a depth of 100 μm, a line width of 80 μm, a pitch of 150 μm, a depth of 100 μm, and a line width of 80 μm is formed on the surface (n electrode forming surface) on the GaN substrate side with a dicer. Were formed along the <1-100> direction and the <11-20> direction, respectively. In this way, a dicing line is inserted so as to form a 350 μm × 150 μm square chip, and a first split groove 508 is formed. After dicing, the vacuum chuck is released, the wafer is removed from the table, and the wafer is masked by a lithography method.
[0115]
Next, the surface on the crystal growth side is faced up (surface on the p-type GaN contact layer side) and set in a reactive ion etching apparatus. By dry etching, a second split groove 509 having a depth of 4 μm, a line width of 20 μm, a pitch of 350 μm, a depth of 4 μm, a line width of 20 μm, and a pitch of 150 μm is formed in the <1-100> direction on the crystal growth surface. And <11-20> directions. However, the second split groove 509 is formed such that the second split groove 509 coincides with the center line of the line width of the first split groove 508.
[0116]
Thereafter, the mask is removed, and a light-transmitting p-type electrode 507 is patterned on the p-type GaN contact layer 505 in the order of Pd (2 nm) / Ni (2 nm) / Au (10 nm) using a lithography technique. Next, the wafer on which the p-electrode was formed was subjected to N at 600 ° C. while introducing a small amount of oxygen. ₂ Annealing was performed in an atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode.
[0117]
Next, the wafer was turned over, an adhesive sheet was attached to the GaN substrate side, and lightly pressed from the surface on the crystal growth side with a roller to obtain a large number of 350 μm × 150 μm square chips from a 2 inch φ wafer. Cracks, chipping, etc. were not generated on the cut surface of the chip, and the yield was 98% or more when a product having no external defect was taken out. However, since the second split groove was formed by the etching method, the process steps became complicated, the groove width was larger than that of the scribe, and the chip intake rate per single wafer was reduced.
[0118]
In this embodiment, the chip can be divided into a desired shape with a high yield because a nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate doped with chlorine and cut at a time. Without forming the first and second split grooves, and forming the bottom of the second split groove deeper than the interface between the nitride semiconductor film and the substrate, and the second split groove is the first split groove. This is because it is narrower than the width. That is, since both the growth film and the substrate are the same type of nitride semiconductor, they have the same cleavage characteristics and are easily divided because the substrate is doped with chlorine, and the bottom of the second groove Is deeper than the interface between the nitride semiconductor film and the substrate, and the first dividing groove is wider than the second dividing groove, so that the crack line broken by the second dividing groove is at the shortest cutting distance. In order to break, the only way to reach the bottom of the first split groove below the second split groove bottom from the second split groove bottom is to prevent cleavage in an unintended direction, This is because it can be cut into a desired chip shape. The reason why the second dividing groove having a narrow groove width is formed on the surface on the crystal growth side is to increase the light emitting area. The reason why the first and second groove widths are different is the same as in the first embodiment.
[0119]
Furthermore, since the bottom of the second split groove is deeper than the interface between the nitride semiconductor film and the substrate, the light emitting layer is not damaged even if chipping or cracking occurs during chip division. The occurrence rate of defects can be reduced. Further, since the bottom of the second groove reaches the nitride semiconductor substrate doped with chlorine, the chip division is a division of the nitride semiconductor substrate itself doped with chlorine, and is not doped with chlorine at all. The chip can be easily divided as compared with the nitride semiconductor substrate. The effect of chlorine doping in the nitride semiconductor substrate is the same as in the first embodiment.
[0120]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like. As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, formation of the first split groove by scribing is not very preferable.
[0121]
In this embodiment, dry etching is used to form the second split groove width, but wet etching, dicing, scribe, or the like may be used. However, the second split groove of this embodiment is most preferably dry etching or wet etching. This is because by using these etching methods, damage to the nitride semiconductor light emitting layer due to the groove formation can be suppressed. However, in order to perform the etching, it is necessary to perform a mask process using a lithography technique.
[0122]
In the present embodiment, the first split groove and the second split groove are formed to locally divide the wafer into chips, so that the wafer is divided into chips, so that the first split groove bottom to the second split groove bottom. It is preferable that the cutting distance is short. The cutting distance is preferably 200 μm or less, more preferably 150 μm or less, like the thickness of the GaN substrate subjected to chlorine doping. The lower limit value of the thickness of the cutting distance is not particularly limited. However, if the thickness is too thin, the wafer breaks during the process for device formation. Therefore, the lower limit value of the cutting distance is preferably 50 μm or more.
[0123]
Further, the chlorine-doped GaN substrate polished in the present embodiment is thicker than the 200 μm thickness of the GaN substrate which is easy to cut. This prevents cracking and chipping from occurring during chip division so as to make it difficult to cut at portions other than the split groove portion.
[0124]
In addition to the split groove of the present embodiment, a scribe line is formed as a third split groove in the first split groove, the second split groove, or both the first and second split grooves. The chip may be divided. Further, as shown in FIG. 1C, a pair of chipped grooves may be formed in the edge portion of the first split groove or the second split groove to divide the element. In this case, the total film thickness of the wafer is preferably 150 μm or less, or the cutting distance from the first split groove bottom to the second split groove bottom is preferably 150 μm or less. However, the total film thickness and the cutting distance are the thicknesses when chlorine is doped in the substrate.
[0125]
(Embodiment 6)
In the sixth embodiment, the nitride-doped nitride semiconductor substrate (thickness 150 μm after polishing) of the first embodiment is changed to a nitride semiconductor substrate (thickness after polishing 100 μm) not subjected to chlorine doping. The same as in the first embodiment.
[0126]
The chip division of this embodiment will be described. Here, the crystal growth side refers to the opposite side to the substrate side. The GaN substrate side of the wafer is polished by a polishing machine, and the thickness of the GaN substrate not doped with chlorine is set to 100 μm.
[0127]
The wafer is diced by a dicer, the first dividing groove 108 having a depth of 30 μm, a line width of 20 μm, and a pitch of 350 μm on the GaN substrate side, and a pitch of 350 μm, a depth of 0.1 μm, a line width by a scriber on the crystal growth side surface. A second split groove 109 having a thickness of 5 μm was formed in the lattice shape shown in FIG. However, the second split groove 109 is formed at a position substantially coincident with the center line of the line width of the first split groove 108, and the dicing direction and the scribe direction are <11 with respect to the nitride semiconductor. -20> or <1-100> direction.
[0128]
After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the crystal growth side with a roller to obtain a large number of 350 μm square chips from the 2-inch φ wafer. Cracks, chipping, etc. did not occur on the cut surface of the chip, and the yield was 92% or more when a product having no external defect was taken out.
[0129]
In this embodiment, the chip can be divided into a desired shape with a yield of 90% or more. A nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate and cut at a time. Instead, the first split groove and the second split groove are formed, and the second split groove is configured to be narrower than the first split groove width. That is, since the growth film and the substrate are the same type of nitride semiconductor, they have the same cleavage characteristics, the first dividing groove is wider than the second dividing groove, and the first and first In order for the crack line broken by the second split groove to break at the shortest cutting distance by dividing into two split grooves, the second split groove bottom to the second split groove bottom below the second split groove bottom This is because it can only reach somewhere in the bottom of one split groove, and can be prevented from being cleaved in an unintended direction and cut into a desired chip shape. The reason why the second dividing groove having a narrow groove width is formed on the surface on the crystal growth side is to increase the light emitting area. The reason why the first and second groove widths are different is the same as in the first embodiment.
[0130]
Compared to the first embodiment, it is considered that the chip yield is reduced because the nitride semiconductor substrate is not doped with chlorine. However, the yield is improved by about 10% or more compared to the conventional case where chips are divided at a time without forming at least two or more split grooves.
[0131]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like. However, in order to perform the etching, it is necessary to perform a mask process using a lithography technique.
[0132]
As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, formation of the first split groove by scribing is not very preferable. In the present embodiment, scribing is used to form the second groove width, but the above etching method, dicing, or the like may be used.
[0133]
In the present embodiment, the scribe lines are formed in a lattice shape. However, as shown in FIG. 1C, a pair of chipped grooves may be formed only in the edge portion of the wafer to divide the elements. In this case, the total film thickness of the wafer is preferably 100 μm or less, or the cutting distance from the first split groove bottom to the second split groove bottom is preferably 100 μm or less. However, the total film thickness is a value when the nitride semiconductor substrate is not doped with chlorine.
[0134]
The nitride semiconductor substrate not doped with chlorine is more difficult to divide the chip than the nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. According to experiments by the present inventors, the thickness of the nitride semiconductor substrate not doped with chlorine is preferably 150 μm or less, more preferably 100 μm or less. The lower limit of the thickness of the nitride semiconductor substrate without chlorine doping is not particularly limited, but if it is too thin, the wafer is cracked during the process for device fabrication, so the lower limit of the thickness of the nitride semiconductor substrate Is preferably 50 μm or more. In addition to polishing and thinning the entire GaN substrate that is not chlorine-doped, as a method of partially thinning the GaN substrate that is not chlorine-doped, the bottom of the first and second grooves You may shorten the cutting distance. In this case, the cutting distance is preferably 150 μm or less, more preferably 100 μm or less and 50 μm or more, like the thickness of the GaN substrate not doped with chlorine.
[0135]
(Embodiment 7)
The seventh embodiment is different from the second embodiment except that the chlorine-doped nitride semiconductor substrate (thickness after polishing 250 μm) is changed to a nitride semiconductor substrate that is not chlorine-doped (thickness after polishing 200 μm). This is the same as in the second embodiment.
[0136]
The chip division of this embodiment will be described. Here, the crystal growth side refers to the opposite side to the substrate side.
[0137]
The GaN substrate side of the wafer is polished by a polishing machine so that the thickness of the GaN substrate not doped with chlorine is 200 μm. The wafer is diced to the GaN substrate side along the <1-100> direction by a depth of 50 μm, a line width of 30 μm, a pitch of 350 μm, and a depth of 50 μm and a line width of 30 μm along the <11-20> direction. First split grooves 208 having a pitch of 100 μm are formed. Subsequently, along the substantially central line of the bottom of the second split groove, a scriber extends along the <1-100> direction in a pitch of 350 μm, a depth of 3 μm, a line width of 5 μm, and a <11-20> direction. A third split groove 209 having a pitch of 100 μm, a depth of 3 μm, and a line width of 5 μm was formed along the line. However, the third split groove 209 is formed on the bottom of the first split groove 208 at a position substantially coincident with the center line of the first split groove line width.
[0138]
After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed with a roller from the GaN substrate side to obtain a large number of 350 μm × 100 μm square chips from a 2 inch φ wafer. Cracks, chipping, etc. did not occur on the cut surface of the chip, and the yield was 89% or more when a product having no external defect was taken out.
[0139]
In this embodiment, the chip can be divided into a desired shape with a yield of 85% or more. A nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate and cut at a time. Instead, the first split groove and the third split groove are formed, and the third split groove is configured in the first split groove. That is, since the growth film and the substrate are the same type of nitride semiconductor, having the same cleavage characteristics and forming the third dividing groove along the substantially center line of the first dividing groove bottom, Since the crack line cracked by the third split groove is selectively cracked at the part that is locally thinned by the first split groove, it is prevented from being cleaved in an unintended direction, and the desired chip shape is obtained. This is because it can be cut. The reason why the split grooves are formed on the surface on the substrate side is to increase the light emitting area on the crystal growth side. The reason why the first and second groove widths are different is the same as in the first embodiment.
[0140]
Compared to the second embodiment, it is considered that the chip yield is decreased because the nitride semiconductor substrate is not doped with chlorine. However, the yield is improved by about 10% or more compared to the conventional case where chips are divided at a time without forming at least two or more split grooves. The effect of chlorine doping in the nitride semiconductor substrate is the same as in the first embodiment.
[0141]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like. However, in order to perform etching, it is necessary to perform mask processing by a lithography technique.
[0142]
As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, formation of the first split groove by scribing is not very preferable. In the present embodiment, scribing is used to form the third groove width, but the etching method, dicing, or the like may be used. However, scribing is most preferred in forming the third split groove.
[0143]
In the present embodiment, the scribe lines are formed in a lattice shape. However, as shown in FIG. 1C, a pair of chipped grooves may be formed only in the edge portion of the wafer to divide the elements. In this case, the total film thickness of the wafer is preferably 100 μm or less, or the cutting distance from the bottom of the third split groove to the surface on the crystal growth side is preferably 100 μm or less. However, the total film thickness and the cutting distance are the thicknesses when the substrate is not doped with chlorine.
[0144]
The nitride semiconductor substrate not doped with chlorine is more difficult to divide the chip than the nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. According to the experiments by the present inventors, the thickness of the nitride semiconductor substrate not subjected to chlorine doping is preferably 150 μm or less, more preferably 100 μm or less and 50 μm or more.
[0145]
As in the present embodiment, the third split groove is formed in the first split groove to locally divide the wafer into chips, so that the wafer is divided into chips. It is preferable that the cutting distance to the surface is short. The cutting distance is preferably 150 μm or less, more preferably 100 μm or less, similarly to the thickness of the nitride semiconductor substrate not subjected to chlorine doping. The lower limit value of the thickness of the cutting distance is not particularly limited. However, if the thickness is too thin, the wafer breaks during the process for device formation. Therefore, the lower limit value of the cutting distance is preferably 50 μm or more.
[0146]
In addition, the GaN substrate not doped with chlorine polished in this embodiment is thicker than the nitride semiconductor substrate 150 μm that is easy to cut. This prevents cracking and chipping from occurring during chip division so as to make it difficult to cut at portions other than the split groove portion.
[0147]
(Embodiment 8)
In the eighth embodiment, the nitride-doped nitride semiconductor substrate (thickness after polishing: 200 μm) of the third embodiment is changed to a nitride semiconductor substrate not subjected to chlorine doping (thickness after polishing: 150 μm). This is the same as in the third embodiment.
[0148]
The chip division of this embodiment will be described. Here, the crystal growth side refers to the opposite side to the substrate side. The GaN substrate side of the wafer is polished by a polishing machine so that the thickness of the GaN substrate not doped with chlorine is 150 μm.
The wafer is diced to the GaN substrate side by a dicer along the <1-100> direction, the depth is 20 μm, the line width is 20 μm, the pitch is 400 μm, and the <11-20> direction is along the <11-20> direction, the depth is 20 μm, and the line width is 20 μm. First split grooves 308 having a pitch of 100 μm were formed. Subsequently, along a substantially center line on the bottom of the first split groove, a scriber is used in a <1-100> direction, a pitch of 400 μm, a depth of 5 μm, a line width of 5 μm, and a <11-20> direction. A third split groove 309 having a pitch of 100 μm, a depth of 5 μm, and a line width of 5 μm was formed. Furthermore, on the surface on the crystal growth side, the pitch is 400 μm, the depth is 0.1 μm, the line width is 5 μm along the <1-100> direction, and the pitch is 100 μm and the depth is 0. A second split groove 310 having a thickness of 1 μm and a line width of 5 μm was formed. However, the third dividing groove 309 is formed on the bottom of the first dividing groove 308 at a position substantially coincident with the center line of the first dividing groove line width, and the second dividing groove 310 is formed. Is formed at a position substantially coincident with the third split groove 309.
[0149]
After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the GaN substrate side with a roller to obtain a large number of 400 μm × 100 μm square chips from a 2-inch φ wafer. Cracks, chipping, etc. did not occur on the cut surface of the chip, and the yield was 92% or more when a product having no external defect was taken out.
[0150]
In this embodiment, the chip can be divided into a desired shape with a yield of 90% or more. A nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate and cut at a time. Instead, the third split groove is formed in the first split groove, and in addition, the second split groove is configured at a position opposite to the third split groove forming position. This is because it has the features of the sixth and seventh embodiments and can be cut into a desired chip shape. Compared to the third embodiment, it is considered that the chip yield is lowered because the nitride semiconductor substrate is not doped with chlorine. However, the yield is improved by about 10% or more compared to the conventional case where chips are divided at a time without forming at least two or more split grooves.
[0151]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like. However, in order to perform etching, it is necessary to perform mask processing by a lithography technique.
[0152]
As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second and third split groove widths, it is not preferable to form the first split groove by scribing.
[0153]
In the present embodiment, scribing is used to form the second and third split groove widths, but the etching method, dicing, or the like may be used. However, scribing is most preferred in forming the second and third split grooves.
[0154]
In the present embodiment, the scribe lines are formed in a lattice shape. However, as shown in FIG. 1C, a pair of chipped grooves may be formed only in the edge portion of the wafer to divide the elements. In this case, the total film thickness of the wafer is preferably 100 μm or less, or the cutting distance from the second split groove bottom to the third split groove bottom is preferably 100 μm or less. However, the total film thickness and the cutting distance are the thicknesses when the substrate is not doped with chlorine.
[0155]
The nitride semiconductor substrate not doped with chlorine is more difficult to divide the chip than the nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. As described in Embodiment 6, in order to facilitate chip division, the thickness of the GaN substrate is preferably 150 μm or less, more preferably 100 μm or less, and 50 μm or more.
[0156]
In addition to polishing and thinning the entire GaN substrate that is not doped with chlorine, as a method of partially thinning the GaN substrate, as in the seventh embodiment, the bottom of the second split groove and the third You may shorten the cutting distance with the bottom part of a split groove. At this time, the cutting distance is preferably 150 μm or less, more preferably 100 μm or less and 50 μm or more, like the thickness of the GaN substrate not subjected to chlorine doping.
[0157]
(Embodiment 9)
The ninth embodiment is the same as the fourth embodiment except that the chlorine-doped nitride semiconductor substrate (thickness after polishing 100 μm) is changed to a nitride semiconductor substrate that is not chlorine-doped (thickness after polishing 80 μm). This is the same as in the fourth embodiment.
[0158]
The chip division of this embodiment will be described. Here, the crystal growth side refers to the opposite side to the substrate side. The GaN substrate side of the wafer is polished by a polishing machine, and the thickness of the GaN substrate not doped with chlorine is set to 80 μm.
[0159]
The wafer is dry-etched on the crystal growth side along the <1-100> direction, the depth is 1 μm, the line width is 10 μm, the pitch is 350 μm, and the depth is 1 μm along the <11-20> direction. A second split groove 409 having a thickness of 10 μm and a pitch of 330 μm was formed. Subsequently, by a dicer on the surface on the GaN substrate side, the pitch is 350 μm, the depth is 10 μm, the line width is 50 μm along the <1-100> direction, and the pitch is 330 μm and the depth is 10 μm along the <11-20> direction. A first dividing groove 408 having a line width of 50 μm was formed. However, the first split groove 408 is formed so that the second split groove 409 coincides with the center of the line width of the first split groove.
[0160]
After dicing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the crystal growth side with a roller to obtain a large number of 350 μm × 330 μm square chips from a 2 inch φ wafer. Cracks, chipping, etc. did not occur on the cut surface of the chip, and the yield was 92% or more when a product having no external defect was taken out.
[0161]
In this embodiment, the chip can be divided into a desired shape with a yield of 90% or more. A nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate and cut at a time. Without forming the first and second split grooves, the second split groove bottom is formed deeper than the nitride semiconductor light emitting layer position, and the second split groove is narrower than the first split groove width. It depends on.
[0162]
That is, since the growth film and the substrate are the same type of nitride semiconductor, they have the same cleavage characteristics, the second groove bottom is deeper than the nitride semiconductor light emitting layer position, and the first groove is the first. In order for the crack line cracked by the second split groove to break at the shortest cutting distance because the groove width is wider than the split groove of 2, the bottom of the second split groove bottom from the second split groove bottom This is because it can only reach somewhere in the bottom of the first split groove, can be prevented from being cleaved in an unintended direction, and can be cut into a desired chip shape.
[0163]
In addition, since the bottom of the second split groove is deeper than the position of the nitride semiconductor light emitting layer, even if chipping or cracking occurs during chip division, the light emitting layer is not damaged and an element failure occurs. The rate can be reduced. However, since the second split groove was formed by the etching method, the process steps became complicated, the groove width was larger than that of the scribe, and the chip intake rate per single wafer was reduced. The reason why the second dividing groove having a narrow groove width is formed on the surface on the crystal growth side is to increase the light emitting area. The reason why the first and second groove widths are different is the same as in the first embodiment. Compared to the fourth embodiment, it is considered that the yield of the chip is decreased because the nitride semiconductor substrate is not doped with chlorine. However, the yield is improved by about 10% or more compared to the conventional case where chips are divided at a time without forming at least two or more split grooves.
[0164]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like.
[0165]
As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, formation of the first split groove by scribing is not very preferable.
[0166]
In this embodiment, dry etching is used to form the second split groove width, but wet etching, dicing, scribe, or the like may be used. However, the second split groove of this embodiment is most preferably dry etching or wet etching. This is because by using these etching methods, damage to the nitride semiconductor light-emitting layer due to the groove formation can be suppressed. However, in order to perform the etching method, it is necessary to perform mask processing using a lithography technique.
[0167]
The nitride semiconductor substrate not doped with chlorine is more difficult to divide the chip than the nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. As described in Embodiment 6, in order to facilitate chip division, the thickness of the GaN substrate is preferably 150 μm or less, more preferably 100 μm or less, and 50 μm or more.
[0168]
In addition to polishing and thinning the entire GaN substrate that is not chlorine-doped, as a method for partially thinning the GaN substrate that is not chlorine-doped, the bottom of the first and second grooves You may shorten the cutting distance. The cutting distance at this time is preferably 150 μm or less, more preferably 100 μm or less and 50 μm or more, like the thickness of the GaN substrate not doped with chlorine.
[0169]
In addition to the split groove of the present embodiment, a scribe line is formed as a third split groove in the first split groove, the second split groove, or both the first and second split grooves. The chip may be divided. Further, as shown in FIG. 1C, a pair of chipped grooves may be formed at the edge portion of the first or second split groove to divide the element. In this case, the total film thickness of the wafer is preferably 100 μm or less, or the cutting distance from the first split groove bottom to the second split groove bottom is preferably 100 μm or less. However, the total film thickness is a value when the nitride semiconductor substrate is not doped with chlorine.
[0170]
(Embodiment 10)
In the tenth embodiment, the nitride-doped nitride semiconductor substrate (thickness after polishing: 300 μm) of the fifth embodiment is changed to a nitride semiconductor substrate not subjected to chlorine doping (thickness after polishing: 250 μm). This is the same as in the fifth embodiment.
[0171]
The chip division of this embodiment will be described. Here, the crystal growth side refers to the opposite side to the substrate side. The GaN substrate side of the wafer is polished by a polishing machine so that the thickness of the GaN substrate not doped with chlorine is 250 μm.
The wafer is dry-etched on the crystal growth side surface along the <1-100> direction, with a depth of 5 μm, a line width of 20 μm, a pitch of 350 μm, and a depth of 5 μm along the <11-20> direction. A second split groove 509 having a line width of 20 μm and a pitch of 340 μm was formed. Subsequently, by a dicer on the surface on the GaN substrate side, the pitch is 350 μm, the depth is 100 μm, the line width is 80 μm along the <1-20> direction, and the pitch is 340 μm and the depth is 100 μm along the <11-20> direction. A first split groove 508 having a line width of 80 μm was formed. However, the first split groove 508 is formed such that the second split groove 509 coincides with the center of the line width of the first split groove.
[0172]
After dicing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the crystal growth surface side with a roller to obtain a large number of 350 μm × 340 μm square chips from the 2-inch φ wafer. Cracks, chipping, etc. did not occur on the cut surface of the chip, and the yield was 92% or more when a product having no external defect was taken out. However, since the second groove was formed by the etching method, the process steps became complicated, the groove width was larger than that of the scribe, and the chip intake rate per single wafer was reduced.
[0173]
In this embodiment, the chip can be divided into a desired shape with a yield of 90% or more. A nitride semiconductor film including a light emitting layer is formed on a similar nitride semiconductor substrate and cut at a time. Without forming the first and second split grooves, the bottom of the second split groove is formed deeper than the interface between the nitride semiconductor film and the substrate, and the second split groove has a first split groove width. This is because it is configured narrower.
[0174]
In other words, since the growth film and the substrate are the same type of nitride semiconductor, they have the same cleavage characteristics, and the bottom of the second groove is deeper than the interface between the nitride semiconductor film and the substrate, so that the first Since the groove is wider than the second split groove, the crack line broken by the second split groove can be broken at the shortest cutting distance from the bottom of the second split groove to the second split groove. This is because it only reaches somewhere in the bottom of the first split groove below the bottom, and can be prevented from being cleaved in an unintended direction and cut into a desired chip shape.
[0175]
In addition, since the bottom of the second split groove is deeper than the interface between the nitride semiconductor film and the substrate, the light emitting layer is not damaged even if chipping or cracking occurs during chip division. The occurrence rate of defects can be reduced. The reason why the second dividing groove having a narrow groove width is formed on the surface on the crystal growth side is to increase the light emitting area. The reason why the first and second groove widths are different is the same as in the first embodiment.
[0176]
Compared to the fifth embodiment, it is considered that the chip yield is lowered because the nitride semiconductor substrate is not doped with chlorine. However, the yield is improved by about 10% or more compared to the conventional case where chips are divided at a time without forming at least two or more split grooves.
[0177]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like.
[0178]
As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, formation of the first split groove by scribing is not very preferable.
[0179]
In this embodiment, dry etching is used to form the second split groove width, but wet etching, dicing, scribe, or the like may be used. However, the second split groove of this embodiment is most preferably dry etching or wet etching. This is because by using these etching methods, damage to the nitride semiconductor light emitting layer due to the groove formation can be suppressed. However, in order to perform the etching method, it is necessary to perform mask processing using a lithography technique.
[0180]
The nitride semiconductor substrate not doped with chlorine is more difficult to divide the chip than the nitride semiconductor substrate doped with chlorine, and it is preferable to reduce the thickness of the substrate. As described in Embodiment 6, in order to facilitate chip division, the thickness of the GaN substrate is preferably 150 μm or less, more preferably 100 μm or less, and 50 μm or more.
[0181]
In the present embodiment, the first split groove and the second split groove are formed to locally divide the wafer into chips, so that the wafer is divided into chips, so that the first split groove bottom to the second split groove bottom. It is preferable that the cutting distance is short. The cutting distance is preferably 150 μm or less, more preferably 100 μm or less, like the thickness of the GaN substrate not subjected to chlorine doping. The lower limit value of the thickness of the cutting distance is not particularly limited. However, if the thickness is too thin, the wafer breaks during the process for device formation. Therefore, the lower limit value of the cutting distance is preferably 50 μm or more.
[0182]
Further, the chlorine-doped GaN substrate polished in the present embodiment is thicker than the 150 μm thickness of the GaN substrate which is easy to cut. This prevents cracking and chipping from occurring during chip division so as to make it difficult to cut at portions other than the split groove portion.
[0183]
In addition to the split groove of the present embodiment, a scribe line is formed as a third split groove in the first split groove, the second split groove, or both the first and second split grooves. The chip may be divided. Further, as shown in FIG. 1B, a pair of chipped grooves may be formed in the edge portion of the first split groove or the second split groove to divide the element. In this case, the total film thickness of the wafer is preferably 100 μm or less, or the cutting distance from the first split groove bottom to the second split groove bottom is preferably 100 μm or less. However, the total film thickness is a value when the nitride semiconductor substrate is not doped with chlorine.
[0184]
(Embodiment 11)
In the eleventh embodiment, chip division of a nitride semiconductor light-emitting diode crystal-grown on a thick nitride semiconductor film that is chlorine-doped on a sapphire seed substrate will be described. Here, the crystal growth side refers to the opposite side to the sapphire seed substrate side.
[0185]
6A shows a C-plane sapphire seed substrate 10, an n-type GaN film 20, a dielectric film 30, a chlorine-doped n-type GaN thick film 40, an n-type GaN buffer layer 601, an n-type Al. _x1 Ga _1-x1 N clad layer 602, active layer 603, p-type Al _x2 A GaN cladding layer 604 and a p-type GaN contact layer 605 are formed.
[0186]
A method for manufacturing the nitride semiconductor light emitting diode of FIG. 6A will be described below.
[0187]
First, the n-type GaN film 20 having a thickness of 1 μm is stacked on the C-plane sapphire seed substrate 10 (thickness: 420 μm) by MOCVD and taken out from the MOCVD apparatus. Next, a dielectric film having a thickness of 100 nm is formed by sputtering or CVD, and processed into a stripe shape having a mask width of 7 μm and a pitch of 10 μm by a lithography technique. The seed substrate may be other than a nitride semiconductor, and SiC, spinel, ZnO, MgO, Si, Ge, GaAs, A-plane sapphire, R-plane sapphire, and M-plane sapphire are used in addition to the sapphire of the present embodiment. You may do it. The dielectric film may be, for example, SiO. ₂ , SiN _x TiO ₂ , Al ₂ O _Three It is. The dielectric film 30 of the eleventh embodiment is made of SiO. ₂ It was used.
[0188]
Next, the wafer is set in the HVPE apparatus, and the chlorine concentration is 2 × 10. ¹⁹ / Cm ^Three , Si concentration 2 × 10 ¹⁸ / Cm ^Three An n-type GaN thick film 40 having a thickness of 200 μm was formed while doping. Here, the thick film in the specification of the present invention refers to a film thickness of 20 μm or more.
[0189]
The wafer laminated with the GaN thick film 40 was set again in the MOCVD apparatus, and the nitride semiconductor light emitting diode shown in FIG. 6A was manufactured under the same growth conditions as in the first embodiment.
[0190]
Next, the chip division of the wafer on which the nitride semiconductor light emitting diode element is formed will be described.
[0191]
FIG. 6B shows the configuration of the first split groove 608 and the second split groove 609.
[0192]
The nitride semiconductor film 600 in FIG. 6 of the present embodiment is a general term for the n-type GaN film 20, the dielectric film 30, and the chlorine-doped n-type GaN thick film 40. Only the film 40 or the n-type GaN film 20 and the chlorine-doped n-type GaN thick film 40 may be used. The n-type electrode 606 is formed by depositing Ti / Ag on the entire surface of the sapphire seed substrate 10 after forming the first dividing groove 608.
[0193]
First, the sapphire seed substrate of the wafer is polished by a polishing machine to a thickness of 250 μm and mirrored. The thickness of the seed substrate thinned by polishing is preferably 250 μm or less.
[0194]
Subsequently, a light-transmitting p-type electrode 607 is patterned on the p-type GaN contact layer 605 in the order of Pd (3 nm) / Mo (3 nm) / Au (10 nm) by a lithography technique, and then a small amount of oxygen is introduced. N at 350 ° C ₂ Annealing was performed in an atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode. The p-type electrode was patterned in order to form the second split groove described below in a portion where the electrode is not covered.
[0195]
The wafer was set on a dicer, and first split grooves 608 having a depth of 280 μm, a line width of 100 μm, and a pitch of 350 μm were formed in the lattice shape shown in FIG. 1B on the sapphire seed substrate side of the wafer. The bottom of the first split groove is formed so as to reach the nitride semiconductor film 600 (n-type GaN thick film 40) subjected to chlorine doping. Since the groove width of the first dividing groove 608 is sufficiently larger than the pitch width of 10 μm of the dielectric film 30, it is the same regardless of whether it is formed at the position of the broken line 50 or the broken line 51 in FIG. . When the first dividing groove width is equal to or smaller than the mask width of the dielectric film, the first dividing groove is preferably formed on the dielectric mask position (dashed line 51). This is because the nitride semiconductor film coated directly on the dielectric mask grows in association with the mask directly by selective growth, so that voids or the like are easily generated and chip division is facilitated.
[0196]
Next, an n-type electrode 606 made of Ti (15 nm) / Ag (150 nm) is formed on the sapphire seed substrate side. At this time, an electrode is deposited in the first split groove. In addition, since the n-type electrode deposited on the sapphire seed substrate is covered with Ag having a high reflectivity, the light emitted from the light emitting layer is reflected to efficiently extract the light from the p electrode side. it can.
[0197]
Subsequently, an adhesive sheet is affixed to the sapphire seed substrate side of the wafer, and the sapphire seed substrate side is pasted on a scriber table and fixed with a vacuum chuck. After fixing, a scriber diamond needle is scribed once on the crystal growth side (p-type GaN contact layer 605 surface) with a pitch of 350 μm, a depth of 1 μm, and a line width of 5 μm. Next, scribing is performed in the same manner in the direction perpendicular to the previous scribing direction. In this way, a scribe line is inserted to form a 350 μm square chip, and a second split groove 609 is formed. However, the second split groove 609 is formed at a position substantially coincident with the center line of the line width of the first split groove 608, and the dicing direction and the scribe direction are <11 with respect to the nitride semiconductor. -20> or <1-100> direction. Further, the second split groove 609 is preferably formed at a position where the electrode is not covered.
[0198]
After scribing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the GaN substrate side with a roller to obtain a large number of 350 μm square chips from the 2-inch φ wafer. FIG. 6C shows the shape of the obtained chip. Cracks, chipping and the like were not generated on the cut surface of the chip, and the yield was 85% or more when a product having no external defect was taken out.
[0199]
In this embodiment, the chip can be divided into a desired shape of 85% or more by forming a nitride semiconductor film including a light emitting layer on a similar nitride semiconductor substrate doped with chlorine, and once This is because the bottom of the first groove is formed so as to reach the chlorine-doped nitride semiconductor film 600 without being cut into two, and the second groove is configured to be narrower than the first groove width. That is, since the growth film and the nitride semiconductor film 600 are the same type of nitride semiconductor, they have the same cleavage characteristics and are easily divided because the nitride semiconductor film 600 is doped with chlorine. And, the first split groove is wider than the second split groove, and the first split groove is divided into the first and second split grooves, so that the crack line broken by the second split groove is In order to break at the shortest cutting distance, it has to reach somewhere from the second split groove bottom to the bottom of the first split groove below the second split groove bottom, and other than the first split groove region This is because it is a seed substrate different from a nitride semiconductor, so that cleavage is different, and it is possible to prevent cleaving in an unintended direction and to cut into a desired chip shape. The reason why the second split groove having a narrow groove width is formed on the surface on the crystal growth side is to increase the light emitting area. The reason why the first split groove width and the second split groove width are different is the same as in the first embodiment.
[0200]
Next, when the effect of chlorine doping in the nitride semiconductor film 600 was examined, a thick nitride semiconductor film (for example, 300 μm) obtained by performing chlorine doping on a seed substrate (for example, sapphire substrate) by the HVPE method. As a result, the amount of warpage caused by the difference in thermal expansion coefficient between the substrate and the thick film was smaller than that of the same thick nitride semiconductor film in which no chlorine was doped on the same seed substrate.
[0201]
When a conventional thick nitride semiconductor film that is not doped with chlorine is stacked on a seed substrate, the wafer itself is warped due to the difference in coefficient of thermal expansion between each other, and the contact stress applied to the blade of the dicer or scriber is applied. Depending on the direction and direction, it often broke into pieces. However, when a thick nitride semiconductor film doped with chlorine is grown on the seed substrate as in the present embodiment, the warpage of the wafer itself is small, and it is not shattered by the contact stress or direction of the blade. There was no.
[0202]
Although the reason for this is not clear, it is considered that the bonding force between the group III atom and the group V atom constituting the nitride semiconductor substrate is weakened by chlorine.
[0203]
When only the chlorine doping was not performed in the configuration of the present embodiment, it was often observed that the first split groove was broken as described in the effect of the chlorine doping. However, when the first split groove could be formed without cracking, there was no chipping or cracking in the chip cross section, and the chip could be divided into the desired shape. Therefore, when this embodiment is used without chlorine doping, the chip yield is lower than that of chlorine doping, but the chip shape is good as in the case of chlorine doping.
[0204]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like. However, in order to perform etching, it is necessary to perform mask processing by a lithography technique.
[0205]
As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, formation of the first split groove by scribing is not very preferable.
[0206]
In the present embodiment, scribing is used to form the second groove width, but the above etching method, dicing, or the like may be used. However, scribing is most preferred in forming the second split groove. This is because the groove width is narrow and the groove can be formed quickly, and the area for scraping the wafer when cutting the wafer is small compared to dicing or etching, so that many chips can be obtained from a single wafer. Because. Furthermore, in the present embodiment, the scribe lines are formed in a lattice shape, but as shown in FIG. 1C, a pair of chipped grooves may be formed only in the edge portion of the wafer to divide the elements. In this case, it is preferable that the cutting distance from the first split groove bottom to the second split groove bottom is 150 μm or less. However, the cutting distance is the thickness when the nitride semiconductor thick film is doped with chlorine.
[0207]
Further, in this embodiment, the sapphire seed substrate is polished and thinned to about 250 μm, but according to experiments by the present inventors, the thickness of the sapphire seed substrate is preferably 250 μm or less, more preferably 200 μm or less. It was good.
[0208]
The feature of the present embodiment is that the first split groove bottom reaches the nitride-semiconductor film 600 doped with chlorine, and the cutting distance between the first split groove bottom and the second split groove bottom is as follows. It is shortened. The cutting distance is preferably 200 μm or less, more preferably 150 μm or less and 50 μm or more.
[0209]
The present embodiment may use the chip dividing method of the second and third embodiments as long as the above features are included.
[0210]
(Embodiment 12)
The twelfth embodiment is the same as the eleventh embodiment except that the second split groove of the eleventh embodiment is formed by an etching method.
[0211]
The nitride semiconductor light emitting diode structure and the manufacturing method thereof are the same as those of the eleventh embodiment (FIG. 6A). However, the n-type GaN thick film 40 has a chlorine concentration of 5 × 10 ²⁰ / Cm ^Three Si concentration 1 × 10 ¹⁸ / Cm ^Three A thickness of 150 μm was grown while doping.
[0212]
Next, the chip division of the wafer on which the nitride semiconductor light emitting diode element is formed will be described. Here, the crystal growth side refers to the opposite side to the sapphire seed substrate side.
[0213]
FIG. 7A and FIG. 7B show the structure of the dividing groove and the chip shape, respectively. The nitride semiconductor film 700 in FIG. 7 according to the present embodiment is a general term for the n-type GaN film 20, the dielectric film 30, and the chlorine-doped n-type GaN thick film 40, but the chlorine-doped n-type thick film. The n-type GaN film 20 and the chlorine-doped n-type GaN thick film 40 may be used.
[0214]
First, the sapphire seed substrate of the wafer is polished by a polishing machine to a thickness of 150 μm and mirrored.
[0215]
Next, the wafer is masked by a lithography method, and the surface on the crystal growth side is faced up (p-type GaN contact layer), and set in a reactive ion etching apparatus. A second split groove 709 having a depth of 3 μm, a line width of 50 μm, and a pitch of 350 μm was formed in the lattice shape shown in FIG. 1B by dry etching. Thereafter, the mask is removed, and a translucent p-type electrode 707 is patterned on the p-type GaN contact layer 705 in the order of Pd (2 nm) / Au (10 nm) using a lithography technique. Next, the wafer on which the p-electrode was formed was subjected to N at 650 ° C. while introducing a small amount of oxygen. ₂ Annealing was performed in an atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode. Next, mask processing is performed again by lithography to form an n-type translucent electrode 706 made of Ti (4 nm) / Au (10 nm) at the bottom of the second split groove. Alternatively, the n-type translucent electrode 706 may be formed so as to cover the first split groove as in the eleventh embodiment. In this case, the n-type electrode does not need to be translucent, but rather, it is preferable to thicken Al or the like instead of Au so that the reflectance is high.
[0216]
Next, the wafer is turned over, and Al or Ag having a high light reflectance is evaporated on the entire surface of the sapphire seed substrate. This is because light emitted from the light emitting layer is efficiently emitted from the p-electrode side.
[0217]
The wafer was set on a dicer, and a first split groove 708 having a depth of 150 μm, a line width of 100 μm, and a pitch of 350 μm was formed in the lattice shape shown in FIG. 1B on the sapphire seed substrate side of the wafer. However, the first dividing groove 708 is formed such that the second dividing groove 709 is substantially in the center of the line width of the first dividing groove, and the dicing direction and the dry etching groove direction are determined by the nitride semiconductor. <11-20> or <1-100> direction. Further, the bottom of the first split groove is formed so as to reach the interface between the seed substrate 10 and the nitride semiconductor film 700.
[0218]
Since the groove width of the first split groove 708 is sufficiently larger than the pitch width of 10 μm of the dielectric film 30, the groove width is the same regardless of whether it is formed at the position of the broken line 50 or the broken line 51 in FIG. . When the first dividing groove width is equal to or smaller than the mask width of the dielectric film, the first dividing groove forming position is preferably formed at the dielectric mask position (broken line 51). This is because the nitride semiconductor film coated directly on the dielectric mask grows in association with the mask directly by selective growth, so that voids or the like are easily generated and chip division is facilitated.
[0219]
After dicing, the vacuum chuck was released, the wafer was removed from the table, and lightly pressed from the crystal growth side with a roller to obtain a large number of 350 μm square chips from a 2-inch φ wafer. Cracks, chipping and the like were not generated on the cut surface of the chip, and the yield was 85% or more when a product having no external defect was taken out.
[0220]
In this embodiment, the chip can be divided into a desired shape of 85% or more by forming a nitride semiconductor film including a light emitting layer on a similar nitride semiconductor film 700 doped with chlorine, and The first split groove bottom is formed so as to reach the chlorine-doped nitride semiconductor film 700 without cutting at once, and the second split groove bottom is formed deeper than the nitride semiconductor light emitting layer 703 position. This is because the second split groove is configured to be narrower than the first split groove width. That is, since both the growth film and the nitride semiconductor film 700 are the same type of nitride semiconductor, they have the same cleavage characteristics and are easily divided because the substrate is doped with chlorine. Since the split groove bottom is deeper than the nitride semiconductor light emitting layer position and the first split groove is wider than the second split groove, the crack line broken by the second split groove has the shortest cutting distance. In order to crack at the bottom, the second split groove bottom part must reach somewhere in the bottom part of the first split groove below the second split groove bottom part. This is because it is a seed substrate different from a physical semiconductor, so that cleavage is different and it is possible to prevent cleavage in an unintended direction and to cut into a desired chip shape. In addition, since the bottom of the second split groove is deeper than the position of the nitride semiconductor light emitting layer, even if chipping or cracking occurs during chip division, the light emitting layer is not damaged and an element failure occurs. The rate can be reduced. The reason why the second dividing groove having a narrow groove width is formed on the surface on the crystal growth side is to increase the light emitting area. The reason why the first and second groove widths are different is the same as in the first embodiment.
[0221]
However, since the second split groove was formed by the etching method, the process steps became complicated, the groove width was larger than that of the scribe, and the chip intake rate per single wafer was reduced.
[0222]
As described in the eleventh embodiment, when a thick nitride semiconductor film 700 doped with chlorine is grown on a seed substrate, the warpage of the wafer itself is small and breaks into pieces depending on the contact stress or direction of the blade. There was nothing.
[0223]
The effect of the present embodiment when not doped with chlorine is the same as that of the eleventh embodiment.
[0224]
In this embodiment, dicing is used to form the first split groove, but the groove may be formed by a chemical method such as wet etching or dry etching. For dry etching, for example, a reactive ion etching method, an ion milling method, a focused ion beam method, an ECR etching method, or the like can be used. Examples of wet etching include hydrofluoric acid, hot phosphoric acid, a mixed solution of hot phosphoric acid and sulfuric acid, and the like. As a physical groove forming method, scribing or the like may be used in addition to the half cutting by dicing introduced in the present embodiment. However, since the first split groove must be wider than the second split groove width, formation of the first split groove by scribing is not very preferable.
[0225]
In this embodiment, dry etching is used to form the second split groove width, but wet etching, dicing, scribe, or the like may be used. However, the second split groove in this embodiment is most preferably a dry etching method or a wet etching method. This is because by using these etching methods, damage to the nitride semiconductor light-emitting layer due to the groove formation can be suppressed. However, in order to perform the etching method, it is necessary to perform mask processing using a lithography technique.
[0226]
Further, as shown in FIG. 1C, a pair of chipped grooves may be formed only at the edge portion in the split groove to divide the element. In this case, it is preferable that the cutting distance from the first split groove bottom to the second split groove bottom is 150 μm or less. However, the cutting distance is the thickness when the nitride semiconductor thick film is doped with chlorine.
[0227]
Further, in this embodiment, the sapphire seed substrate is polished and thinned to about 150 μm, but according to experiments by the present inventors, the thickness of the sapphire seed substrate is preferably 250 μm or less, more preferably 200 μm or less. It was good.
[0228]
The feature of the present embodiment is that the bottom of the first groove reaches the nitride-doped nitride semiconductor film, the bottom of the second groove is located below the nitride semiconductor light emitting layer, The cutting distance between the bottom of the first split groove and the bottom of the second split groove is shortened. The cutting distance is preferably 200 μm or less, more preferably 150 μm or less and 50 μm or more.
[0229]
The present embodiment may use the chip dividing method of the fourth embodiment as long as the above features are included.
[0230]
(Embodiment 13)
In the thirteenth embodiment, the groove forming direction and the chip shape when using a C-plane nitride semiconductor substrate in the first to tenth embodiments will be described. However, the direction described below is an orientation with respect to the nitride semiconductor.
[0231]
In consideration of the ease of chip division, the forming direction of the dividing groove is preferably the <11-20> direction, and then the <1-100> direction. From the said direction, you may shift | deviate to about +/- 5 degree. An end face formed by dividing and dividing the groove along the <11-20> direction is a {1-100} plane. Further, an end face formed by dividing and dividing the groove along the <1-100> direction is a {11-20} plane.
[0232]
Chip shapes formed by combinations of these directions include squares, rectangles, regular triangles, rhombuses, parallelograms, trapezoids, and regular hexagons. It is preferable to divide into the above-mentioned chip shape so that the formation direction of the split groove includes at least the <11-20> direction. For example, in the case of a regular triangular, rhombus, trapezoidal, regular hexagonal chip shape in which the dividing groove is formed only in the <11-20> direction, the chip dividing yield is easy because the chip dividing direction is easy. Is good. When a rectangle is selected from the above chip shapes, the ratio of the long side L to the short side S of the rectangle is preferably L / S = 1.04-4. More preferably, the direction of the short side of the rectangle is the <1-100> direction, and the direction of the long side is the <11-20> direction. This is because a large number of grooves are formed in the <11-20> direction where chip division is easy, and conversely, a smaller number of grooves are formed in the <1-100> direction where chip division is difficult compared to the above direction.
[0233]
Further, in accordance with the above azimuth relation, when the groove is formed with a groove on the short side in the direction difficult to divide the chip, the L / S ratio is larger than 1. Therefore, from the lever principle, it is difficult to divide the chip efficiently. A force can be applied to the slit and the chip can be divided easily. For example, when the L / S ratio is 4, it can be divided by a force four times that of a normal chip division. The upper limit of the L / S ratio is set to 4 because it is difficult to arrange the chip when packaging the chip on the stem of the light emitting diode. Therefore, when the purpose is chip division, L / S may be larger than 4.
[0234]
(Embodiment 14)
In the fourteenth embodiment, the groove forming direction and the chip shape when using the M-plane nitride semiconductor substrate in the first to tenth embodiments will be described. However, the direction described below is an orientation with respect to the nitride semiconductor.
[0235]
In consideration of the ease of chip division, the forming direction of the dividing groove is preferably the <0001> direction, and then the <2-1-10> direction. From the said direction, you may shift | deviate to about +/- 5 degree. An end face formed by dividing and dividing the groove along the <0001> direction is a {2-1-10} plane. An end face formed by dividing and dividing the groove along the <2-1-10> direction is a {0001} plane.
[0236]
Chip shapes formed by combinations of these directions include a square and a rectangle.
[0237]
When a rectangle is selected from the above chip shapes, the ratio of the long side L to the short side S of the rectangle is preferably L / S = 1.04-4. More preferably, the direction of the short side of the rectangle is the <2-1-10> direction, and the direction of the long side is the <0001> direction. This is because a large number of grooves are formed in the <0001> direction where chip division is easy, and conversely, there are fewer grooves in the <2-1-10> direction where chip division is difficult compared to the above direction.
[0238]
Further, in accordance with the above azimuth relation, when the groove is formed with a groove on the short side in the direction difficult to divide the chip, the L / S ratio is larger than 1. Therefore, from the lever principle, it is difficult to divide the chip efficiently. A force can be applied to the slit and the chip can be divided easily. For example, when the L / S ratio is 4, it can be divided by a force four times that of a normal chip division. The upper limit of the L / S ratio is set to 4 because it is difficult to arrange the chip when packaging the chip on the stem of the light emitting diode. Therefore, when the purpose is chip division, L / S may be larger than 4.
[0239]
(Embodiment 15)
In the fourteenth embodiment, the groove forming direction and the chip shape when using the R-plane nitride semiconductor substrate in the first to tenth embodiments will be described. However, the direction described below is an orientation with respect to the nitride semiconductor.
[0240]
In consideration of ease of chip division, the formation direction of the dividing groove is preferably the <0-111> direction, and then the <2-1-10> direction. From the said direction, you may shift | deviate to about +/- 5 degree. An end face formed by dividing and dividing the groove along the <0-111> direction is a {2-1-10} plane. Further, the end face formed by dividing and dividing the groove along the <2-1-10> direction is a {0-111} plane.
[0241]
Chip shapes formed by combinations of these directions include a square and a rectangle.
[0242]
When a rectangle is selected from the above chip shapes, the ratio of the long side L to the short side S of the rectangle is preferably L / S = 1.04-4. More preferably, the direction of the short side of the rectangle is the <2-1-10> direction, and the direction of the long side is the <0-111> direction. This is because a large number of grooves are formed in the <0-111> direction where chip division is easy, and conversely, a smaller number of <2-1-10> directions where chip division is difficult than in the above direction. is there.
[0243]
Further, in accordance with the above azimuth relation, when the groove is formed with a groove on the short side in the direction difficult to divide the chip, the L / S ratio is larger than 1. Therefore, from the lever principle, it is difficult to divide the chip efficiently. A force can be applied to the slit and the chip can be divided easily. For example, when the L / S ratio is 4, it can be divided by a force four times that of a normal chip division. The upper limit of the L / S ratio is set to 4 because it is difficult to arrange the chip when packaging the chip on the stem of the light emitting diode. Therefore, when the purpose is chip division, L / S may be larger than 4.
[0244]
(Embodiment 16)
In the fourteenth embodiment, the groove forming direction and the chip shape when using the A-plane nitride semiconductor substrate in the first to tenth embodiments will be described. However, the direction described below is an orientation with respect to the nitride semiconductor.
[0245]
Considering the ease of chip division, the direction of forming the dividing groove is preferably the <0001> direction or the 57.6 ° direction from the <01-10> direction, and then the <01-10> direction. From the said direction, you may shift | deviate to about +/- 5 degree. An end face formed by dividing and dividing the groove along the <0001> direction is a {01-10} face. An end face formed by dividing and dividing the groove along the direction of 57.6 ° from the <01-10> direction is a {01-12} plane. An end face formed by dividing and dividing the groove along the <01-10> direction is a {0001} plane.
[0246]
Chip shapes formed by combinations of these directions include squares, rectangles, triangles, parallelograms, and trapezoids. It is preferable to divide into the above chip shapes so that the formation direction of the split groove includes at least the <0001> direction or the 57.6 ° direction from the <01-10> direction.
[0247]
Of the above chip shapes, when the chip is divided into a triangle shape or a parallelogram shape so as to include the <0001> direction and the direction of 57.6 ° from the <01-10> direction, the direction in which the chip division is easy is performed. Therefore, the yield of chip division is good.
Among the above chip shapes, when the chip is divided into parallelograms so as to include the <01-10> direction and the 57.6 ° direction from the <01-10> direction, the direction of the short side of the parallelogram Is the <01-10> direction, and the direction of the long side is 57.6 ° from the <01-10> direction. This is because many grooves are formed in the direction of 57.6 ° from the <01-10> direction where chip division is easy, and conversely, the <01-10> direction where chip division is difficult is less than that in the above direction. This is for forming a groove.
[0248]
Further, when a rectangle is selected from the above chip shapes, the ratio of the long side L to the short side S of the rectangle is preferably L / S = 1.04-4. More preferably, the direction of the short side of the rectangle is the <01-10> direction, and the direction of the long side is the <0001> direction. This is because a large number of grooves are formed in the <0001> direction where chip division is easy, and conversely, a smaller number of <01-10> directions where chip division is difficult than in the above direction is formed. Further, in accordance with the rectangular azimuth relationship, when the direction in which the chip is difficult to be divided is formed by forming a groove on the short side and divided, the L / S ratio is larger than 1. Therefore, from the lever principle, the chip can be efficiently formed. A force can be applied to the split grooves that are difficult to divide, and chip division can be facilitated. For example, when the L / S ratio is 4, it can be divided by a force four times that of a normal chip division. The upper limit of the L / S ratio is set to 4 because it is difficult to arrange the chip when packaging the chip on the stem of the light emitting diode. Therefore, when the purpose is chip division, L / S may be larger than 4.
[0249]
(Embodiment 17)
In the present embodiment, a nitride semiconductor laser element is used to describe end face formation and chip division of the element.
[0250]
First, a method for manufacturing the n-type GaN substrate 800 will be described.
[0251]
FIG. 8A includes a seed substrate 11 and an n-type GaN substrate 800. The n-type GaN substrate 800 includes a low-temperature buffer layer 15, an n-type GaN film 21, a dielectric film 31, and n doped with chlorine. It is composed of a type GaN thick film 41.
[0252]
A low temperature buffer layer 15 is stacked on the seed substrate 11 at 550 ° C. by MOCVD. Next, an n-type GaN film 21 of 1 μm is formed while doping Si at a growth temperature of 1050 ° C. After the n-type GaN film 21 is formed, the wafer is taken out from the MOCVD apparatus, and a dielectric film 31 is formed to a thickness of 100 nm by using a sputtering method, a CVD method or an EB vapor deposition method. The dielectric film 31 is periodically formed by a lithography technique. To a typical stripe pattern. The stripe shape is formed by forming stripes in the <1-100> direction with respect to the n-type GaN film 21, and periodically having a stripe width of 5 μm and a pitch of 10 μm in the <11-20> direction perpendicular to the direction. A stripe pattern was formed. Subsequently, the wafer with the dielectric film 31 processed into the stripe shape is set in an HVPE apparatus, the growth temperature is 1100 ° C., and the Si concentration is 3 × 10. ¹⁸ / Cm ^Three Chlorine concentration 1 × 10 ¹⁷ / Cm ^Three Then, a 350 μm chlorine-doped n-type GaN thick film 41 is laminated.
[0253]
After forming the n-type GaN thick film 41 by the above manufacturing method, the wafer was taken out of the HVPE apparatus, and the seed substrate 11 was peeled off by a polishing machine to produce an n-type GaN substrate 800. The n-type GaN substrate 800 may or may not include the low temperature buffer layer 15. Similarly, the n-type GaN substrate 800 may or may not include the dielectric film 31. The seed substrate may be deleted after the nitride semiconductor laser element structure is manufactured.
[0254]
In the method for manufacturing the n-type GaN substrate 800, the seed substrate may be any one of C-plane sapphire, M-plane sapphire, A-plane sapphire, R-plane sapphire, GaAs, ZnO, MgO, spinel, Si, and Ge. The low temperature buffer layer 15 includes a low temperature GaN buffer layer, a low temperature AlN buffer layer, a low temperature Al formed at a growth temperature of 450 ° C. to 600 ° C. _x Ga _1-x N buffer layer (0 <x <1), low temperature In _y Ga _1-y Any one of the N buffer layers (0 <y ≦ 1) may be used. The dielectric film 31 is made of SiO. ₂ Film, SiN _x Film, TiO ₂ Film, Al ₂ O _Three Any film may be used. The n-type GaN film 21 is made of n-type Al. _z Ga _1-z It may be an N film (0 <z <1).
[0255]
The chlorine-doped n-type GaN thick film 41 is composed of chlorine-doped n-type Al. _w Ga _1-w N thick film (0 <w ≦ 1) may be used. The chlorine concentration is 1 × 10 5 as in the above embodiment. ¹⁴ / Cm ^Three What is necessary is just to dope above, and the thick film should just be 20 micrometers or more.
[0256]
In the method of manufacturing the n-type GaN substrate 800, particularly when the seed substrate is Si, the n-type GaN substrate 800 is manufactured as follows.
[0257]
First, an n-type AlGaN film 21 having a thickness of 1 μm is stacked on the Si seed substrate 11 (thickness 400 μm) by MOCVD, and taken out from the MOCVD apparatus. However, the low temperature buffer layer 15 shown in FIG. Further, according to the knowledge of the present inventors, the n-type AlGaN film 21 must be a nitride semiconductor film grown at a high temperature of at least 1000 ° C. and containing at least Al. Except for the above conditions, the nitride semiconductor did not grow on the Si seed substrate.
[0258]
Next, as in the above manufacturing method, a dielectric film 31 is formed and processed into a stripe shape by a lithography technique. Subsequently, the wafer is set in an HVPE apparatus, and an n-type GaN thick film 41 is formed while doping chlorine and Si. The chlorine concentration is 1 × 10 5 as in the above embodiment. ¹⁴ / Cm ^Three What is necessary is just to dope above, and the thick film should just be 20 micrometers or more. Seed substrates that require the same method as the manufacturing method described above are 6H—SiC seed substrates, 4H—SiC seed substrates, and 3C—SiC seed substrates.
[0259]
Next, a method for manufacturing a nitride semiconductor laser device using the n-type GaN substrate 800 will be described.
[0260]
FIG. 8B shows a nitride semiconductor laser structure, which includes an n-type GaN substrate 800, an n-type GaN buffer layer 801, and an n-type Al. _0.1 Ga _0.9 N clad layer 802, n-type GaN light guide layer 803, active layer 804, p-type Al _0.26 Ga _0.8 N carrier block layer 805, p-type GaN light guide layer 806, p-type Al _0.1 Ga _0.9 An N clad layer 807 and a p-type GaN contact layer 808 are included.
[0261]
The n-type GaN substrate 800 has the same chlorine concentration and Si concentration as the chlorine-doped n-type GaN thick film 41. Next, the n-type GaN substrate 800 was set in an MOCVD apparatus, and an n-type GaN buffer layer 801 having a thickness of 1 μm was formed at a growth temperature of 1050 ° C. The n-type GaN buffer layer 801 is intended to alleviate the surface distortion of the n-type GaN substrate 800 and improve the surface morphology and surface irregularities (flattening) that occur when the n-type GaN substrate 800 is peeled off from the seed substrate 11. It is not necessary to have a layer. However, when the n-type GaN thick film 41 is doped with chlorine, the surface morphology tends to deteriorate. Therefore, it is preferable to provide the n-type GaN buffer layer 801 as in the present embodiment. The n-type GaN buffer layer 801 is made of n-type Al. _x Ga _1-x It may be an N buffer layer (0 <x ≦ 0.3).
[0262]
Next, n-type Al having a thickness of 1.0 μm _0.1 Ga _0.9 An N clad layer 802 is grown. Further, an n-type GaN light guide layer 803 having a thickness of 0.1 μm is grown. After the growth of the n-type GaN optical guide layer 803, the temperature of the substrate is lowered to about 700 ° C. to 800 ° C., and a plurality of 4 nm thick In _0.15 Ga _0.85 N well layer and 10 nm thick In _0.26 An active layer 804 composed of a GaN barrier layer (multiple quantum well structure. The active layer of this embodiment forms a three-period barrier layer and a well layer, and then grows the barrier layer) is grown. To do. At that time, Si may be doped or not doped.
[0263]
Next, the substrate temperature was raised again to 1050 ° C., and p-type Al with a thickness of 20 nm _0.2 Ga _0.8 A carrier block layer 805 made of N is grown. At this time, Mg may be doped or not doped. Further, even if the carrier block layer is not provided, no significant trouble occurs.
[0264]
Thereafter, a p-type GaN light guide layer 806 having a thickness of 0.1 μm is grown while doping Mg. Further, while doping Mg, p-type Al having a thickness of 0.5 μm _0.1 Ga _0.9 A cladding layer 807 made of N is grown. Finally, a contact layer 808 made of p-type GaN having a thickness of 0.1 μm was grown while doping Mg.
[0265]
In this way, after growing the p-type GaN contact layer 808, the inside of the reactor of the MOCVD apparatus is filled with all nitrogen carrier gas and NH. _Three The temperature was decreased at 60 ° C./min. When the substrate temperature reaches 850 ° C., NH _Three Was stopped at the substrate temperature for 5 minutes, and then lowered to room temperature. The holding temperature of the substrate is preferably between 650 ° C. and 900 ° C., and the waiting time is preferably 3 minutes or more and 15 minutes or less. Further, the rate of arrival of the temperature drop is preferably 30 ° C./min or more. As a result of evaluating the growth film thus prepared by Raman measurement, the above-described method has already shown p-type characteristics after growth without performing the conventionally used p-type annealing. Further, the contact resistance due to the formation of the p-type electrode has also been reduced. As a result of the SIMS measurement, the residual hydrogen concentration was 3 × 10 in the vicinity of the outermost surface of the p-type GaN contact layer 808. ¹⁸ / Cm ^Three It was the following.
[0266]
According to experiments by the inventors, after forming a growth film, NH _Three When the substrate temperature was lowered to room temperature in the atmosphere, the residual hydrogen concentration was high in the vicinity of the growth film outermost surface. _Three The atmosphere is thought to be the cause. This residual hydrogen is known to hinder the activation of Mg which is a p-type impurity. The residual hydrogen concentration is 5 × 10 ¹⁹ / Cm ^Three The following is preferred.
[0267]
Thus, after the p-type GaN contact layer 808 is grown, the carrier gas is changed to N. ₂ Substituted with NH _Three By stopping the supply amount and maintaining the growth temperature for a predetermined time, the p-type was promoted, the residual hydrogen concentration near the outermost surface of the growth film was lowered, and the contact resistance could be reduced. As a method for further reducing the contact resistance due to the formation of the p-type electrode, it is preferable to remove the vicinity of the growth film outermost surface (the outermost surface of the p-type layer) by etching and form the p-type electrode on the removal surface. The layer thickness for removing the outermost surface of the growth film (the outermost surface of the p-type layer) is preferably 10 nm or more, and there is no particular upper limit, but the residual hydrogen concentration in the vicinity of the removal surface is 5 × 10. ¹⁹ / Cm ^Three It is preferable that
[0268]
The active layer 804 in this embodiment has a multi-quantum well structure having three periods, but may have another periodic structure or a single quantum well structure having only a well layer. The active layer is In _y Ga _1-y What is necessary is just to be comprised from N (0 <y <= 1), and what is necessary is just to change In composition according to a desired laser oscillation wavelength.
[0269]
The p-type impurity concentration of the p-type GaN contact layer 808 is preferably increased toward the formation position of the p-type electrode. This reduces the contact resistance due to p-type electrode formation. Further, in order to remove residual hydrogen in the p layer that hinders activation of Mg, which is a p-type impurity, a trace amount of oxygen may be mixed during the growth of the p-type layer.
[0270]
Hereinafter, the chip division of the wafer on which the nitride semiconductor laser element is formed will be described with reference to FIGS. 8C, 8D, 9A, and 9B. Here, the crystal growth side refers to the opposite side to the substrate side.
[0271]
First, the GaN substrate side of the wafer is polished by a polishing machine so that the chlorine-doped GaN substrate has a thickness of 100 μm and mirror-finished. Next, the wafer is etched with a mixed solution made of sulfuric acid containing hydrofluoric acid or hot phosphoric acid. This etching process is performed in order to remove surface distortion and oxide film generated by polishing, to reduce the contact resistance of the p-type and n-type electrodes and to prevent electrode peeling.
[0272]
Next, using a reactive ion etching apparatus, p-type Al _0.1 Ga _0.9 The N clad layer 807 is dug down to the front of the p-type GaN light guide layer 806 to form a ridge stripe structure (ridge portion 820), and a refractive index guided laser diode is manufactured. The stripe direction of the ridge was formed in the <1-100> direction of the nitride semiconductor (FIGS. 9A and 9B).
[0273]
Next, as in the fourth embodiment, the bottom of the split groove is located below the formation position of the active layer 804 on the crystal growth side surface (p-type GaN contact layer) by using the reactive ion etching method. In this manner, second split grooves 813 having a depth of 1 μm, a line width of 10 μm, and a pitch of 300 μm were formed (FIG. 9A). The second split groove was formed along the <1-100> direction, which is the same direction as the stripe direction.
[0274]
Next, SiO ₂ An insulating film 809 is deposited, the outermost surface of the p-type GaN contact layer 808 of the ridge 820 is exposed, and Pd (10 nm) / Mo (10 nm) / Au (150 nm) so as to cover the exposed portion (2 μm width). ) Are sequentially deposited to form a p-type electrode 810. After forming the p-type electrode 810, while introducing a small amount of oxygen, N ₂ Annealing was performed in an atmosphere. As a result, the contact resistance was reduced by forming the p-type electrode.
[0275]
Subsequently, the wafer is turned over, and an n-type electrode 811 made of Ti (15 nm) / Al (150 nm) is patterned on the GaN substrate side by lithography. The pattern is formed in order to confirm the formation position of the second dividing groove 813 from the GaN substrate side.
[0276]
Next, an adhesive sheet is affixed to the surface of the crystal growth side, and the GaN substrate side is pasted on a table of a dicer and fixed with a vacuum chuck. The formation position of the split groove is shown in FIG. After fixing, a dicer is used to form first split grooves 812 having a pitch of 300 μm, a depth of 20 μm, and a line width of 50 μm on the surface on the GaN substrate side. However, the first split groove 812 is formed such that the center of the line width of the first split groove 812 coincides with the center of the line width of the second split groove 813, and the direction of the split groove is nitriding. It is the <1-100> direction with respect to the physical semiconductor.
[0277]
Next, first split grooves 814 having a pitch of 500 μm, a depth of 20 μm, and a line width of 30 μm are formed by dicing in the <11-20> direction perpendicular to the direction of the first split grooves 812.
[0278]
After dicing, the wafer is taken out from the dicer apparatus, and then attached to the scriber table with the GaN substrate side facing up, and fixed with a vacuum chuck. After fixing, the scriber diamond needle is scribed once at a pitch of 500 μm, a depth of 3 μm, and a line width of 5 μm along the substantially center line on the bottom of the first split groove 814. In this way, a third split groove 815 is formed. However, the scribe direction is the <11-20> direction with respect to the nitride semiconductor.
[0279]
After scribing, the vacuum chuck is released, the wafer is removed from the table, and lightly cleaved along the third split groove 815 from the GaN substrate side with a braking device to form a mirror end face of the laser element (FIG. 8C )). Subsequently, chip division is performed in the same manner as described above along the direction of the first dividing groove 812 (FIG. 8D).
[0280]
In this way, a large number of laser element chips were obtained from a 2-inch φ wafer. Cracks, chipping, etc. did not occur on the mirror end face or cut surface of the chip, and the yield was 95% or more when a product having no external defect was taken out.
[0281]
When the mirror end face of the laser element is formed by cleavage, as in the present embodiment, the {1-100} face, which is the cleavage face of the nitride semiconductor, is used as the mirror end face in the <11-20> direction. It is desirable to form a dividing groove along. Further, as in the second and seventh embodiments, if the groove is formed only on the substrate side without forming the groove on the surface on the crystal growth side, the mirror end face near the active layer can be made steeper. it can.
[0282]
Further, the dividing method according to the eleventh embodiment and the second embodiment or the dividing method according to the eleventh embodiment and the seventh embodiment may be used.
[0283]
On the other hand, when the mirror end face of the laser element is formed by etching, it is desirable to form by the method of Embodiment Mode 4, 5, 9, 10 or 12. This is because the mirror end face formation and the split groove formation for chip division can be formed simultaneously.
[0284]
Any one of the first to twelfth embodiments may be used when performing chip division excluding the mirror end face formation of the laser element.
[0285]
The effects obtained in this embodiment are the same as those in the above embodiment.
[0286]
In this embodiment, the crystal growth is performed in the order of the n-type layer, the light-emitting layer, and the p-type layer from the substrate side, but conversely, the crystal may be grown in the order of the p-type layer, the light-emitting layer, and the n-type layer. As described above, the mirror end face formation and the chip division of the nitride semiconductor laser element can be obtained with high yield.
[0287]
【The invention's effect】
When a nitride semiconductor wafer including an active layer that emits light using a nitride semiconductor as a substrate is divided into chips, the generation of cracks and chipping at the cut surface and interface is prevented, and the crystallinity of the nitride semiconductor is impaired. In addition, a nitride semiconductor chip having excellent light emitting performance can be obtained, and can be cut into a desired shape and size with a high yield.
[Brief description of the drawings]
FIG. 1A is a diagram of forming a dividing groove for dividing a chip shown in the first embodiment. (B) It is a figure of the 1st division groove formation (board | substrate side) shown in Embodiment 1. FIG. (C) It is an example of formation of the notch groove shown in Embodiment 1. FIG.
FIG. 2 is a diagram of forming a dividing groove for dividing a chip shown in the second embodiment.
FIG. 3 is a diagram of forming a dividing groove for chip division shown in the third embodiment.
FIG. 4 is a diagram of forming a dividing groove for dividing a chip shown in the fourth embodiment.
FIG. 5 is a diagram of forming a dividing groove for chip division shown in the fifth embodiment.
FIG. 6A is a configuration diagram of the nitride semiconductor light-emitting diode shown in the eleventh embodiment. (B) It is a figure of the division groove formation for the chip | tip division | segmentation shown in Embodiment 11. FIG. (C) The nitride semiconductor light-emitting diode chip described in the eleventh embodiment.
7A is a diagram showing the formation of a dividing groove for chip division shown in Embodiment 12. FIG. (B) The nitride semiconductor light-emitting diode chip shown in the twelfth embodiment.
8A is a method for manufacturing the n-type GaN substrate shown in the seventeenth embodiment. FIG. (B) It is a block diagram of the nitride semiconductor laser shown in Embodiment 17. FIG. (C) It is {1-100} sectional drawing of the nitride semiconductor laser chip shown in Embodiment 17. FIG.
FIG. 9A is a {11-20} cross-sectional view of the nitride semiconductor laser chip shown in the seventeenth embodiment; (B) The wafer front view and back view of the nitride semiconductor laser shown in the seventeenth embodiment.
[Explanation of symbols]
10 Sapphire seed substrate
11 kinds of substrates
15 Low temperature buffer layer
20, 21 n-type GaN film
30, 31 Dielectric film
40, 41 Chlorine-doped n-type GaN thick film
600, 700 Nitride semiconductor film
100, 200, 300, 400, 500, 800 n-type GaN substrate
102, 202, 302, 402, 502, 602, 702 n-type Al _x1 Ga _1-x1 N clad layer
103, 203, 303, 403, 503, 603, 703, 804 Active layer
104, 204, 304, 404, 504, 604, 704 p-type Al _x2 Ga _1-x2 N clad layer
106, 206, 306, 406, 506, 606, 706, 811 n-type electrode 107, 207, 307, 407, 507, 607, 707, 810 p-type electrode 108, 208, 308, 408, 508, 608, 708 1 slot
109, 310, 409, 509, 609, 709 Second split groove
209, 309 Third slit
802 n-type Al _0.1 Ga _0.9 N clad layer
803 n-type GaN optical guide layer
805 p-type Al _0.2 Ga _0.8 N carrier block layer
806 p-type GaN optical guide layer
807 p-type Al _0.1 Ga _0.9 N clad layer
808 p-type GaN contact layer
809 SiO ₂ Insulation film
812 First slit
813 Second slit
814 First slit
815 Third slit

Claims (9)

塩素がドーピングされた窒化物半導体基板上に、ｐ型層とｎ型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーを窒化物半導体チップに分割する窒化物半導体チップの製造方法であって、
前記ウエハーの一方の面を構成する基板側に、幅広の第１の割り溝を所望のチップ形状に形成する工程と、
前記ウエハーの他方の面を構成する結晶成長側であって前記第１の割り溝を形成する位置に相対向する位置に幅狭の第２の割り溝もしくは欠け溝を所望のチップ形状で形成する工程と、
窒化物半導体結晶で構成された領域を、前記第２の割り溝もしくは欠け溝の方からチップ分割する工程とからなることを特徴とする窒化物半導体チップの製造方法。 A nitride semiconductor that divides a wafer in which a nitride semiconductor layer having a multilayer structure having an active layer sandwiched between a p-type layer and an n-type layer on a nitride semiconductor substrate doped with chlorine is divided into nitride semiconductor chips A chip manufacturing method comprising:
On one board side that make up the surface of said wafer, forming a first split groove wide into a desired chip shape,
A narrow second groove or chip groove is formed in a desired chip shape on the crystal growth side constituting the other surface of the wafer and at a position opposite to the position where the first groove is formed. Process,
A method for manufacturing a nitride semiconductor chip, comprising: dividing a region formed of a nitride semiconductor crystal into chips from the second split groove or chip groove. 窒化物半導体以外の種基板上に、窒化物半導体厚膜を積層し、その上に、ｐ型層とｎ型層によって挟まれた活性層を有する多層構造からなる窒化物半導体層を積層したウエハーをチップに分割する製造方法であって、
前記ウエハーの一方の面を構成する種基板面側から前記窒化物半導体厚膜と前記種基板との界面もしくは該界面よりも深く割り溝底部が達する第１の割り溝を所望のチップ形状に形成する第１工程と、
前記ウエハーの他方の面を構成する窒化物半導体面側であって前記第１の割り溝と相対向する位置に、第２の割り溝を形成する第２工程と、
前記第１の割り溝または前記第２の割り溝を用いて前記窒化物半導体層で構成された領域をチップ分割する工程とからなることを特徴とする窒化物半導体チップの製造方法。A nitride semiconductor other than the species on the substrate, stacking a nitride semiconductor thick film, thereon were laminated nitride semiconductor layer made of a multilayer structure having an active layer sandwiched by the p-type layer and the n-type layer wafer Is a manufacturing method of dividing a chip into chips,
The first split groove a desired chip shape where one deep split groove bottom than the interface or the interface surface from the seed substrate side that make up the said seed substrate and the nitride semiconductor thick film reaches the wafer A first step of forming;
A position the first split groove and facing a nitride compound semiconductor surface that make up the other surface of the wafer, a second step of forming a second split groove,
Manufacturing method of the first split groove or the nitride semiconductor chip the area composed of the nitride semiconductor layer using a second split groove, characterized in that it consists of a process for chip division. 前記第１の割り溝底部と前記第２の割り溝底部との距離を１５０μｍ以下にする工程を具備することを特徴とする請求項１または２に記載の窒化物半導体チップの製造方法。Nitride semiconductor chip manufacturing method according to claim 1 or 2, characterized in that it comprises the step of the distance between the first split groove bottom portion and the second split groove bottom 150μm or less. 前記第２の割り溝底部の形成位置を、前記ウエハーの活性層位置よりも深く形成する工程を具備することを特徴とする請求項１乃至３のいずれかに記載の窒化物半導体チップの製造方法。The formation position of the second split groove bottom, the method of manufacturing the nitride semiconductor chip according to any one of claims 1 to 3, characterized in that it comprises the step of deeper than the active layer position of the wafer . 前記第２の割り溝底部を前記ウエハーの窒化物半導体層と窒化物半導体基板の界面に、もしくは前記ウエハーの窒化物半導体層と窒化物半導体厚膜との界面に達する深さに形成する工程、あるいは、前記第２の割り溝底部を前記界面よりも深く形成する工程を具備することを特徴とする請求項１乃至４のいずれかに記載の窒化物半導体チップの製造方法。Forming the bottom of the second groove at a depth reaching an interface between the nitride semiconductor layer and the nitride semiconductor substrate of the wafer or an interface between the nitride semiconductor layer and the nitride semiconductor thick film of the wafer; Alternatively, a nitride semiconductor chip manufacturing method according to any one of claims 1 to 4, characterized in that it comprises the step of forming the second split groove bottom deeper than the interface. 前記第１の割り溝の中に、幅狭の第３の割り溝もしくは欠け溝を形成することを特徴とする請求項１乃至５のいずれかに記載の窒化物半導体チップの製造方法。Some prior Symbol first split groove, the method of manufacturing the nitride semiconductor chip according to any one of 請 Motomeko 1 to 5 you and forming a third split groove or chipped grooves of narrow . 前記第２の割り溝底部と前記第３の割り溝底部との距離を１５０μｍ以下にする工程を具備することを特徴とする請求項６に記載の窒化物半導体チップの製造方法。7. The method of manufacturing a nitride semiconductor chip according to claim 6 , further comprising a step of setting a distance between the second split groove bottom and the third split groove bottom to 150 [mu] m or less. 前記第１の割り溝、前記第２の割り溝、前記第３の割り溝の、溝形成方向が、窒化物半導体層の、＜１１−２０＞方向、＜１−１００＞方向、＜０００１＞方向、＜０−１１１＞方向、＜０１−１０＞方向から５７．６°の方向の、何れかであることを特徴とする請求項６または７に記載の窒化物半導体チップの製造方法。The first split groove, the second split groove, the third split groove, the groove formation direction, the nitride semiconductor layer, <11-20> direction, <1-100> direction, <0001> 8. The method for manufacturing a nitride semiconductor chip according to claim 6 , wherein the method is any one of a direction, a <0-111> direction, and a direction of 57.6 ° from the <01-10> direction. チップ分割によって分割されたときの端面が、窒化物半導体層の｛１−１００｝面、｛１１−２０｝面、｛０００１｝面、｛０−１１１｝面、｛０１―１２｝面の何れかであることを特徴とする請求項１乃至９のいずれかに記載の窒化物半導体チップの製造方法。End surface when it is divided by the Chi-up division, {1-100} plane of the nitride semiconductor layer, {11-20} plane, {0001} plane, {0-111} plane, {01-12} plane 10. The method for manufacturing a nitride semiconductor chip according to claim 1, wherein the method is any one of the above.

Images