JP2001074623A - 試験装置制御方法および試験装置 - Google Patents

試験装置制御方法および試験装置

Info

Publication number
JP2001074623A
JP2001074623A JP24577199A JP24577199A JP2001074623A JP 2001074623 A JP2001074623 A JP 2001074623A JP 24577199 A JP24577199 A JP 24577199A JP 24577199 A JP24577199 A JP 24577199A JP 2001074623 A JP2001074623 A JP 2001074623A
Authority
JP
Japan
Prior art keywords
test
axis
controller
configuration information
host computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24577199A
Other languages
English (en)
Inventor
Hiroshi Uno
博 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Saginomiya Seisakusho Inc
Original Assignee
Saginomiya Seisakusho Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Saginomiya Seisakusho Inc filed Critical Saginomiya Seisakusho Inc
Priority to JP24577199A priority Critical patent/JP2001074623A/ja
Publication of JP2001074623A publication Critical patent/JP2001074623A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Abstract

(57)【要約】 【課題】 多軸試験プログラムの容量を小さくするとと
もに、多軸試験を容易に実行できるようにする。 【解決手段】 各軸に対応するアクチュエータに対応し
てコントローラが設けられている。単軸試験を行うとき
は、ホストコンピュータ15において、まず、システム
設定処理を行い、使用する軸AあるいはBに対応するコ
ントローラ11あるいは21のシステム構成を設定する
システムパラメータを対応するコントローラに設定して
から、単軸試験プログラムを実行させる。多軸試験を行
うときは、使用する軸AおよびBに対応するコントロー
ラ11および21中のシステム部14およびお24に既
に設定されているシステムパラメータをホストコンピュ
ータ15に読み出し、この読み出したシステムパラメー
タを結合して多軸試験プログラムを実行する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、DDC(Direct D
igital Control)方式の試験装置およびその制御方法に
関する。
【0002】
【従来の技術】近年、材料試験機などにおける制御方式
として、DDCシステムが使用されている。このDDC
システムにおいては、各アクチュエータと1対1に対応
したデジタルコントローラが設けられ、ホストコンピュ
ータとこのデジタルコントローラとにより試験の制御が
行われる。このようなDDCシステムでは、前記コント
ローラ側のシステムが、ホストコンピュータのソフトウ
エアによる指令により構成される。すなわち、旧来のア
ナログシステムにおいては配線によってシステムが構成
されていたのに対し、デジタル化されたことにより従来
の配線部分がソフトウエアで構成できるようになり、ソ
フトウエアの指令により配線(ハードウエア)の変更無
しに種々のコントローラを構成することができる。した
がって、試験の開始時にコントローラとして動作できる
ように、その構成をソフトウエアにより定義(同定)す
るようになされている。例えば、コントローラ中にRA
Mを設け、このRAM中に外部(ホストコンピュータ)
からのパラメータ(配線などに相当)を書き込むことに
より、コントローラを目的に合わせた機能を有するもの
に同定することが行われている。
【0003】図3は、このようなDDCシステムを使用
した従来の試験装置の構成例を示すブロック図である。
この図において、1はコントローラ、2は図示しない試
験片に加力するアクチュエータ、3は試験片に加えられ
る荷重や試験片の変位を検出するセンサ、5はホストコ
ンピュータである。ここで、コントローラ1は、例えば
マイクロコンピュータにより構成されており、演算処理
部、プログラムやデータを記録したROM、ワークエリ
アなどとして使用されるRAMを有している。また、こ
のRAM中には、前述したシステムの構成を同定する構
成情報(システムパラメータ)を格納するための領域で
あるシステム部4が確保されている。
【0004】操作監視装置として機能するホストコンピ
ュータ5は、実行すべき試験の試験プログラムにしたが
って前記コントローラ1に対してアクチュエータ2の制
御モード、目標値などを設定する設定データを出力す
る。前記コントローラ1は、前記アクチュエータ2によ
り試験片に加えられる荷重や変位が設定された目標値と
なるように前記センサ3からの出力と目標値との偏差を
求め、該偏差がゼロとなるように前記アクチュエータ2
に対する制御信号を出力する。
【0005】このような試験装置において試験を実行す
る際のホストコンピュータ5における処理について、図
4のフローチャートを参照して説明する。操作者により
実行すべき試験が選択され、その試験の処理が開始され
ると、まず、ステップS1において、選択された試験の
試験プログラムがホストコンピュータ5の外部記憶装置
などから読み出されるとともに、各種の初期設定処理が
実行される。そして、ステップS2に進み、システム設
定処理と試験実行のいずれが選択されるのを待つ。
【0006】試験開始直後は、通常、システム設定処理
が選択される。このシステム設定処理は、前述したコン
トローラの同定を行う処理であり、試験に使用するアク
チュエータに対応するコントローラのシステム構成(各
アンプのレンジ、較正テーブルの較正情報、各基板の役
割の割り付け、油圧ユニットの機能の定義、センサの駆
動電圧、キャリア値など)についての同定を行う。すな
わち、まずステップS3に進み、そのコントローラのデ
フォルトのシステムパラメータを画面上に表示し、操作
者が変更したい個所を選択して、所望の値に変更する。
そして、操作者による設定処理が終了した後、ステップ
S4に進み、この編集されたシステムパラメータをコン
トローラ1に通信ライン16を介して送出し、コントロ
ーラ1の前述したシステム部4中に書き込む。これによ
り、コントローラ1は、操作者により設定されたシステ
ム構成のものに設定される。
【0007】一方、試験実行が選択されたときは、ステ
ップS5に進み、試験プログラムの実行が開始される。
このとき、前記ステップS3において設定されたシステ
ムパラメータを用いて、この試験プログラムで定義され
る試験、例えば、静的試験、高サイクル試験などが実行
される。具体的には、制御目標値をコントローラ1に送
出し、コントローラ1からのセンサ出力信号に応じた処
理などが実行される。
【0008】
【発明が解決しようとする課題】材料試験には、前述し
たような単一のアクチュエータを用いて試験片に加力す
る単軸試験以外に、試験片に複数の方向から或いは試験
片上の複数の点に荷重、変位などをそれぞれ加えて、試
験片の挙動を観測する多軸試験も行われている。上述し
た試験装置を用いて多軸試験を行う場合には、複数のコ
ントローラとアクチュエータの対を1つのホストコンピ
ュータで同期をとって制御することが行われる。
【0009】この場合に、前述した単軸試験の場合と同
様に試験プログラム(多軸試験プログラム)を構成する
こととすると、前述したシステム設定部が各軸毎に必要
となり、試験プログラムの大きさが非常に大きくなると
ともに、ユーザ(操作者)にとっても、非常に使いにく
いものとなってしまう。これは、8軸、16軸というよ
うに軸数が多くなればなるほど深刻な問題点となる。
【0010】図5を参照してこのことについて説明す
る。一般に、ホストコンピュータの外部記憶装置などに
は、各種の試験プログラムとともに、このホストコンピ
ュータに接続される複数のコントローラ毎に、その標準
的なシステム構成を定義するシステムパラメータがパラ
メータファイルとして格納されている。図5に示すよう
に、単軸試験においては、使用する軸が1つであるた
め、前記パラメータファイルから使用する軸、例えば軸
A(あるいは軸B)についてのシステムパラメータを読
出し、実行しようとする試験プログラム、例えば静的試
験の時は試験プログラム#1、高サイクル試験の時は試
験プログラム#2と結合して、前述のように、その軸の
システムパラメータを編集し、選択した軸のコントロー
ラのシステム部に設定する。
【0011】一方、多軸試験の時は、使用する軸の数が
多くなるため、それらの各軸に対応するシステムパラメ
ータを前記パラメータファイルから読出し、多軸試験プ
ログラムと結合することとなる。図示するように、試験
プログラムの本体部分の大きさは、単軸試験であっても
多軸試験であってもそれほど変化していないが、パラメ
ータ部の大きさは使用する軸の数に比例するため、多軸
試験の場合の試験プログラムは、単軸試験の試験プログ
ラムよりも非常に大きなものとなってしまう。また、多
軸試験においては、使用する各軸に対応して前述したシ
ステム設定処理が必要となるため、操作者の操作も煩雑
なものとなってしまう。
【0012】そこで本発明は、軸数が多くなっても試験
プログラムサイズが大きくならない試験装置および試験
装置制御方法を提供することを目的としている。また、
軸数が多くなっても、操作者にとって煩雑な操作を必要
としない試験装置および試験装置制御方法を提供するこ
とを目的としている。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、本発明の試験装置制御方法は、複数のアクチュエー
タと、各アクチュエータにそれぞれ対応して設けられた
コントローラと、前記各コントローラに接続されたホス
トコンピュータとを有する試験装置の制御方法であっ
て、単一のアクチュエータを用いる単軸試験を行うとき
には、そのアクチュエータに対応する前記コントローラ
の構成情報を決定し、該決定された構成情報をそのコン
トローラに設定するとともに該構成情報を参照して単軸
試験を実行し、複数のアクチュエータを用いる多軸試験
を行うときには、使用する複数のアクチュエータに対応
する各コントローラからそれらに設定されている構成情
報を読み出し、該読み出された構成情報を参照して多軸
試験を実行するものである。
【0014】また、本発明の試験装置は、複数のアクチ
ュエータと各アクチュエータにそれぞれ対応して設けら
れたコントローラと、前記各コントローラに接続された
ホストコンピュータとを有する試験装置であって、前記
ホストコンピュータは、単軸試験を行うときに、その軸
に対応するコントローラの構成情報を決定する手段と、
該決定された構成情報をそのコントローラに設定する手
段と、前記構成情報を参照して単軸試験の実行を制御す
る手段と、多軸試験を行うときに、該多軸試験に使用す
る軸に対応する各コントローラに設定されている構成情
報を読み出す手段と、該読み出された構成情報を参照し
て多軸試験の実行を制御する手段とを有するものであ
る。
【0015】
【発明の実施の形態】図1は、本発明の試験装置の位置
実施の形態の全体構成を示すブロック図である。図1に
おいて、コントローラ11、アクチュエータ12、セン
サ13は第1の軸Aに対するものであり、コントローラ
12、アクチュエータ22、センサ23は第2の軸Bに
対するものである。15はホストコンピュータであり、
前記コントローラ11およびコントローラ21は通信ラ
イン(バス)16を介してこのホストコンピュータ15
に接続されている。また、前記各コントローラ11およ
び21中のRAMには、前述した場合と同様に、それぞ
れ、システム部14および24が設けられている。な
お、ここでは、説明を簡明にするために、2つの軸に対
応するコントローラ部11および21のみが設けられて
いる場合を示しているが、軸の数は任意の個数とするこ
とができる。
【0016】図2は、この試験装置を用いて、単軸試験
および多軸試験を行う場合の処理の流れを示す図であ
り、図2の(a)は単軸試験の場合、(b)は多軸試験
の場合を示している。図2の(a)に示す単軸試験の処
理フローは、前記図4に関して説明したものと同一であ
り、操作者は、実行したい試験に対応する試験プログラ
ムを選択するとともに、その試験において使用する軸を
選択する。ここでは、例えば、軸Aを選択するものとす
る。これにより、前述の場合と同様に、ホストコンピュ
ータ15の外部記憶装置などに格納されている対応する
試験プログラムがホストコンピュータ15の主記憶領域
に読出されるとともに、選択された軸に対応するシステ
ムパラメータが前記パラメータファイルから読出される
(ステップS1)。
【0017】この初期処理が終了すると、ステップS2
に進み、システム設定処理か試験の実行のいずれかが選
択されるのを待つ。ここで、システム設定が選択される
と、ステップS3に進み、前記パラメータファイルから
読出されたシステムパラメータの編集画面が表示され、
操作者は試験に使用する軸に関するコントローラ(この
場合は、コントローラ11)のシステム構成を所望の構
成に編集する。この編集処理が終了すると、ステップS
4に進み、該編集されたシステムパラメータをコントロ
ーラ11のシステム部14に転送し、書き込む。
【0018】一方、前記ステップS2において試験の実
行が選択されると、ステップS5に進み、選択された試
験プログラムの実行を開始する。このとき、この試験プ
ログラムは、前記ステップS3において編集されたコン
トローラ11のシステムパラメータを参照して試験のた
めの処理を行う。また、システムパラメータが編集され
ていないときは、前記ステップS1の初期設定処理にお
いて前記パラメータファイルから読出されたその軸につ
いてのシステムパラメータをそのまま使用する。このよ
うにして、任意の軸を用いた単軸試験を実行することが
できる。
【0019】多軸試験を行うときは、図2の(b)に示
すフローにしたがって、処理が実行される。なお、ここ
では、前述した単軸試験におけるシステム設定処理など
により、既に、使用する各軸のコントローラのシステム
部には何らかのシステムパラメータが設定されているも
のとする。まず、操作者は、実行したい多軸試験に対応
する試験プログラムを選択するとともに、その試験に使
用する軸(軸AおよびB)を選択する(ステップS1
1)。これにより、選択された試験プログラムがホスト
コンピュータ15の主記憶装置に読出される。ただし、
前記単軸試験の場合のように、前記パラメータファイル
からの選択された軸に対応するシステムパラメータの読
み出しは行わない。
【0020】続いて、ステップS12に進み、前記選択
された軸に対応するコントローラ、この場合には、コン
トローラ11および21から、それぞれのシステム部1
4および24に格納されているシステムパラメータ(構
成情報)を前記通信ライン16を介してホストコンピュ
ータ15の主記憶に読出す。前述のように、各システム
部14、24には、システム構成を示すシステムパラメ
ータが書き込まれている。
【0021】そして、ステップS13に進み、前記ステ
ップS11において選択された多軸試験プログラムを実
行する。このとき、この多軸試験プログラムは、前記ス
テップS12において各コントローラ11、21から読
出されたシステムパラメータを参照して試験の制御を行
う。
【0022】このように、本発明においては多軸試験を
実行する場合に、各軸に対応するコントローラのシステ
ムパラメータの編集処理を実行しないため、編集処理の
ためのプログラムを省略することとができるとともに、
各コントローラにシステムパラメータをダウンロードす
る必要がなくなり、試験プログラム自体のサイズを小さ
くすることができる。また、操作者にとっても、各軸対
応のコントローラに対するシステムパラメータの編集操
作を省くことができ、煩雑な操作が不要となる。多軸試
験をおこなうときに、各軸のコントローラに対するシス
テムパラメータの設定を変更したいときには、前記単軸
試験プログラムを起動して、前記システム設定処理を実
行すればよい。
【0023】なお、前述においては、多軸試験を実行す
る前に単軸試験におけるシステム設定処理により各コン
トローラのシステムパラメータが設定されているものと
したが、各コントローラにおけるROM中に、前述した
パラメータファイルに格納されているシステムパラメー
タと同一の標準的なシステムパラメータを格納してお
き、電源投入時に各コントローラにおいて、該ROM中
のシステムパラメータをそれぞれのシステム部に書き込
むようにしてもよい。この場合には、標準的なシステム
パラメータを変更するときに限り、前記単軸試験のシス
テム設定処理を行えばよい。また、前述においては、各
コントローラ中のシステム部は、RAM中に確保された
領域としていたが、このRAMを、例えば、バッテリバ
ックアップされたRAM、あるいは、フラッシュメモリ
のような不揮発性の書き換え可能なメモリとするのが好
適である。この場合には、電源投入時に前回の設定をそ
のまま使用することが可能となる。
【0024】
【発明の効果】以上説明したように、本発明の試験装置
および試験装置制御方法によれば、多軸試験プログラム
の大きさを小さくすることが可能となる。また、煩雑な
操作を必要とすることなく多軸試験を実行することが可
能となる。
【図面の簡単な説明】
【図1】 本発明の試験装置のハードウエア構成の一例
を示すブロック図である。
【図2】 本発明の試験装置における単軸試験および多
軸試験の処理を説明するためのフローチャートである。
【図3】 従来の試験装置の概略構成を示す図である。
【図4】 従来の試験装置における試験の処理を説明す
るためのフローチャートである。
【図5】 従来の試験プログラムを説明するための図で
ある。
【符号の説明】
1、11、21 コントローラ 2、12、22 アクチュエータ 3、13、23 センサ 4、14、24 システム部 5、15 ホストコンピュータ 16 通信ライン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数のアクチュエータと、各アクチュエ
    ータにそれぞれ対応して設けられたコントローラと、前
    記各コントローラに接続されたホストコンピュータとを
    有する試験装置の制御方法であって、 単一のアクチュエータを用いる単軸試験を行うときに
    は、そのアクチュエータに対応する前記コントローラの
    構成情報を決定し、該決定された構成情報をそのコント
    ローラに設定するとともに該構成情報を参照して単軸試
    験を実行し、 複数のアクチュエータを用いる多軸試験を行うときに
    は、使用する複数のアクチュエータに対応する各コント
    ローラからそれらに設定されている構成情報を読み出
    し、該読み出された構成情報を参照して多軸試験を実行
    することを特徴とする試験装置制御方法。
  2. 【請求項2】 複数のアクチュエータと各アクチュエー
    タにそれぞれ対応して設けられたコントローラと、前記
    各コントローラに接続されたホストコンピュータとを有
    する試験装置であって、 前記ホストコンピュータは、単軸試験を行うときに、そ
    の軸に対応するコントローラの構成情報を決定する手段
    と、該決定された構成情報をそのコントローラに設定す
    る手段と、前記構成情報を参照して単軸試験の実行を制
    御する手段と、多軸試験を行うときに、該多軸試験に使
    用する軸に対応する各コントローラに設定されている構
    成情報を読み出す手段と、該読み出された構成情報を参
    照して多軸試験の実行を制御する手段とを有することを
    特徴とする試験装置。
JP24577199A 1999-08-31 1999-08-31 試験装置制御方法および試験装置 Pending JP2001074623A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24577199A JP2001074623A (ja) 1999-08-31 1999-08-31 試験装置制御方法および試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24577199A JP2001074623A (ja) 1999-08-31 1999-08-31 試験装置制御方法および試験装置

Publications (1)

Publication Number Publication Date
JP2001074623A true JP2001074623A (ja) 2001-03-23

Family

ID=17138579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24577199A Pending JP2001074623A (ja) 1999-08-31 1999-08-31 試験装置制御方法および試験装置

Country Status (1)

Country Link
JP (1) JP2001074623A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003402A (ja) * 2005-06-24 2007-01-11 Toyota Motor Corp 内燃機関の適合システム
JP2007170891A (ja) * 2005-12-20 2007-07-05 Saginomiya Seisakusho Inc 演算装置及び試験装置
CN103698232A (zh) * 2013-12-27 2014-04-02 四川丹甫制冷压缩机股份有限公司 电缆低温扭转试验箱
JP2018105019A (ja) * 2016-12-27 2018-07-05 大建工業株式会社 不燃性化粧板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007003402A (ja) * 2005-06-24 2007-01-11 Toyota Motor Corp 内燃機関の適合システム
JP2007170891A (ja) * 2005-12-20 2007-07-05 Saginomiya Seisakusho Inc 演算装置及び試験装置
JP4700485B2 (ja) * 2005-12-20 2011-06-15 株式会社鷺宮製作所 演算装置及び試験装置
CN103698232A (zh) * 2013-12-27 2014-04-02 四川丹甫制冷压缩机股份有限公司 电缆低温扭转试验箱
JP2018105019A (ja) * 2016-12-27 2018-07-05 大建工業株式会社 不燃性化粧板

Similar Documents

Publication Publication Date Title
WO2011108026A1 (ja) プログラマブル表示器を備えた制御システム及びプログラマブル表示器並びにその作画データ作成手段
US5784621A (en) Sequence program display apparatus
JP2001074623A (ja) 試験装置制御方法および試験装置
JP6821101B1 (ja) 数値制御装置
JP2005339018A (ja) 数値制御装置
JPS6348698A (ja) メモリ格納制御装置
JPS58221405A (ja) プログラマブル・コントロ−ラ
JPH04123105A (ja) 電動機制御方式
JPH0614330B2 (ja) マイクロプロセツサ装置
JPH0546220A (ja) 数値制御装置
JPH08272405A (ja) シーケンス制御装置
JP3202102B2 (ja) 円テーブル用のプログラム制御装置
JPH08314801A (ja) メモリ管理方式
JPH0751610Y2 (ja) オーバーライド機能を備えたプログラマブルコントローラ
JPH07234714A (ja) 数値制御装置
JPH06201413A (ja) センサ駆動装置
JPH0969007A (ja) 複数ロボット再生制御システム
JPH02310653A (ja) メモリ制御装置
CN115004119A (zh) Plc***的参数设定方法
JP2708983B2 (ja) プログラムの表示装置
JPH0253105A (ja) 数値制御装置
JP2010204737A (ja) プログラマブルコントローラの制御システムおよびプログラマブルコントローラの制御プログラム実行方法
JPS6046747B2 (ja) 初期プログラム読込方式
JP2522047B2 (ja) 機器制御用プログラマブルコントロ―ラ
JPH04248602A (ja) 制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328