JPH0253105A - 数値制御装置 - Google Patents
数値制御装置Info
- Publication number
- JPH0253105A JPH0253105A JP20436388A JP20436388A JPH0253105A JP H0253105 A JPH0253105 A JP H0253105A JP 20436388 A JP20436388 A JP 20436388A JP 20436388 A JP20436388 A JP 20436388A JP H0253105 A JPH0253105 A JP H0253105A
- Authority
- JP
- Japan
- Prior art keywords
- control program
- program
- memory
- control
- local area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 3
- QNRRHYPPQFELSF-CNYIRLTGSA-N Laninamivir Chemical compound OC[C@@H](O)[C@@H](OC)[C@@H]1OC(C(O)=O)=C[C@H](N=C(N)N)[C@H]1NC(C)=O QNRRHYPPQFELSF-CNYIRLTGSA-N 0.000 abstract 2
- 238000004891 communication Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- CMWCOKOTCLFJOP-UHFFFAOYSA-N titanium(3+) Chemical compound [Ti+3] CMWCOKOTCLFJOP-UHFFFAOYSA-N 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Numerical Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、ホストコンピュータと接続した数値制御装
置に関するものでおる。
置に関するものでおる。
［従来の技術］
第２図は従来の数値制御ａｌｌ装置のシステム構成図て
ｉめる。
ｉめる。
図において、（１ｂ）はｖｉ値制御装置、（２）は中央
処理装置（ＣＰＵ）、（３）はシステムハス、（４ｂ〉
は制御プログラムメモリ、（５）は制御データメモリ、
（６）は加工プログラムメ七り、（７）は操作盤制御部
、（８）はＣＲＴ及びキーボードからなる操作盤、（１
１〉は機械１］ｌ制御部、（１２）はザーボ制御部、（
１３）は工作機械、（１７）は入力装置制御部であり、
例えば、紙テープ等の記憶媒体（１８）に記録された加
ニブログラム等を読込む。
処理装置（ＣＰＵ）、（３）はシステムハス、（４ｂ〉
は制御プログラムメモリ、（５）は制御データメモリ、
（６）は加工プログラムメ七り、（７）は操作盤制御部
、（８）はＣＲＴ及びキーボードからなる操作盤、（１
１〉は機械１］ｌ制御部、（１２）はザーボ制御部、（
１３）は工作機械、（１７）は入力装置制御部であり、
例えば、紙テープ等の記憶媒体（１８）に記録された加
ニブログラム等を読込む。
次に、上記のように構成された従来の数値制御装置の動
作について説明する。
作について説明する。
中央処理装置（２）は、制御プログラムメモリ（４ｂ）
に記憶している制御プログラムをシステムバス（３）を
介して読取り、順次命令を実行することにより、数値制
御装置（１ｂ）としての機能を実現する。制御データメ
モリ（５）は、上記制御プログラムを実行するに必要な
パラメータやデータを記憶するメモリであり、状況に応
じて内容が書換えられるため、随時出込み読出しメモリ
（以下、ＲＡＭと記載）が使用される。また、加ニブロ
グラムメモリ（６）には、操作！（８，）から操作盤制
御部（７〉を介して、または、紙テープ等の記憶媒体（
１８）から入力装置制御部（１７）を介して、加ニブロ
グラムが入力、記憶されており、オペレータか操作盤（
８）から指定するｌＪ［ＩＴプログラムを、上記中央処
理装置（２）、制御プログラムメモリ（４ｂ）及び制御
データメモリ（５）の作用により解析して、機械（１３
）に取付けられた図示しないワークに、所望の加工を行
う。機械制御部（１１）は、加ニブログラムで指定され
る機械（１３）の主軸の起動、停止等の補助指令や各種
信号を処理し、サーボ制御部（１２）は、上記加ニブロ
グラムで指定されている加工形状の指令を、制御プログ
ラムで処理した結果に基づき、指令位置や速度等の制御
を行い、工具とワークの相対位置を変化させることによ
って、ワークに所望の加工を施す。ここで、加ニブログ
ラムメモリ（６）に記憶する加ニブログラムは、必要に
応じてその内容が変わるものであり、加ニブログラムメ
モリ（６）には、制御データメモリ（５）と同じ＜ＲＡ
Ｍが用いられる。これに対して、制御プログラムメモリ
（４ｂ〉は、そのシステム固有の制御プログラムを記憶
するものであり、通常、プログラムを入替えることはな
いため、読出し専用メモリ（以下、ＲＯＭと記載〉或い
は消去可能読みだし専用メモリ（以下、ＥＰＲＯＭと記
載）が用いられる。したがって、上記数値制御装置（１
ｂ）において、もしも制御プログラムを変更する必要が
生じた場合には、新しいＲＯＭまたは内容を消したＥＰ
ＲＯＭに、新しい制御プログラムを書込み、古いＲＯＭ
またはＥＰＲＯＭと交換をしなければならない。
に記憶している制御プログラムをシステムバス（３）を
介して読取り、順次命令を実行することにより、数値制
御装置（１ｂ）としての機能を実現する。制御データメ
モリ（５）は、上記制御プログラムを実行するに必要な
パラメータやデータを記憶するメモリであり、状況に応
じて内容が書換えられるため、随時出込み読出しメモリ
（以下、ＲＡＭと記載）が使用される。また、加ニブロ
グラムメモリ（６）には、操作！（８，）から操作盤制
御部（７〉を介して、または、紙テープ等の記憶媒体（
１８）から入力装置制御部（１７）を介して、加ニブロ
グラムが入力、記憶されており、オペレータか操作盤（
８）から指定するｌＪ［ＩＴプログラムを、上記中央処
理装置（２）、制御プログラムメモリ（４ｂ）及び制御
データメモリ（５）の作用により解析して、機械（１３
）に取付けられた図示しないワークに、所望の加工を行
う。機械制御部（１１）は、加ニブログラムで指定され
る機械（１３）の主軸の起動、停止等の補助指令や各種
信号を処理し、サーボ制御部（１２）は、上記加ニブロ
グラムで指定されている加工形状の指令を、制御プログ
ラムで処理した結果に基づき、指令位置や速度等の制御
を行い、工具とワークの相対位置を変化させることによ
って、ワークに所望の加工を施す。ここで、加ニブログ
ラムメモリ（６）に記憶する加ニブログラムは、必要に
応じてその内容が変わるものであり、加ニブログラムメ
モリ（６）には、制御データメモリ（５）と同じ＜ＲＡ
Ｍが用いられる。これに対して、制御プログラムメモリ
（４ｂ〉は、そのシステム固有の制御プログラムを記憶
するものであり、通常、プログラムを入替えることはな
いため、読出し専用メモリ（以下、ＲＯＭと記載〉或い
は消去可能読みだし専用メモリ（以下、ＥＰＲＯＭと記
載）が用いられる。したがって、上記数値制御装置（１
ｂ）において、もしも制御プログラムを変更する必要が
生じた場合には、新しいＲＯＭまたは内容を消したＥＰ
ＲＯＭに、新しい制御プログラムを書込み、古いＲＯＭ
またはＥＰＲＯＭと交換をしなければならない。
また、第３′図は従来の他の数値制御装置のシスデム構
成図でおる。
成図でおる。
第３図において、数値制御装置（１Ｃ）は、上記の制御
プログラムをＲＡＭからなるシステムメモリ（１９）に
記憶するものであるが、上記第２図に示す数値制御装置
（１ｂ）における制御データメモリ（５）の部分も、上
記システムメモリ（１９）がＲＡＭであるため、システ
ムメモリ（１９）に代用させている。そして、第３図の
°数値制御装置（１Ｃ）においては、システムメモリ（
１９）がＲＡＭであるため、制御プログラムは、例えば
、紙テープ等の記憶媒体（１８）に記録されている制御
プログラムの制御モジュールを、初期プログラムローダ
（Ｉｎｉｔｉａｌ Ｐｒｏｇｒａｍ Ｊｏａｄｅｒ；以
下、ＩＰＬと記載〉制御部（９Ｇ）に記憶しているＩＰ
Ｌの作用により、入力装置制御部（１７）を介して読取
り、システムメモリ（１９）の所定の番地に順次記憶し
て完成される。その他の動作は、上記第２図の数値制御
装置（１ｂ）と同様である。
プログラムをＲＡＭからなるシステムメモリ（１９）に
記憶するものであるが、上記第２図に示す数値制御装置
（１ｂ）における制御データメモリ（５）の部分も、上
記システムメモリ（１９）がＲＡＭであるため、システ
ムメモリ（１９）に代用させている。そして、第３図の
°数値制御装置（１Ｃ）においては、システムメモリ（
１９）がＲＡＭであるため、制御プログラムは、例えば
、紙テープ等の記憶媒体（１８）に記録されている制御
プログラムの制御モジュールを、初期プログラムローダ
（Ｉｎｉｔｉａｌ Ｐｒｏｇｒａｍ Ｊｏａｄｅｒ；以
下、ＩＰＬと記載〉制御部（９Ｇ）に記憶しているＩＰ
Ｌの作用により、入力装置制御部（１７）を介して読取
り、システムメモリ（１９）の所定の番地に順次記憶し
て完成される。その他の動作は、上記第２図の数値制御
装置（１ｂ）と同様である。
［発明が解決しようとする課題］
従来の数値制御装置は以上のように構成されているので
、制御プログラムを変更するためには、ＲＯＭまたはＥ
ＰＲＯＭを実装したプリント基板を交換したり、或いは
紙テープ等の記・践媒体（１８）に記憶されたロードモ
ジュールを読込ませる必要がある等の長時間を要する作
業が欠かせず、この点が、近年、要求されている柔軟性
のある数値制御装置を実現するためには、解決しなけれ
ばならなかった。
、制御プログラムを変更するためには、ＲＯＭまたはＥ
ＰＲＯＭを実装したプリント基板を交換したり、或いは
紙テープ等の記・践媒体（１８）に記憶されたロードモ
ジュールを読込ませる必要がある等の長時間を要する作
業が欠かせず、この点が、近年、要求されている柔軟性
のある数値制御装置を実現するためには、解決しなけれ
ばならなかった。
そこで、この発明は数値制御ｉｌａ装置の制御プログラ
ムを記憶するメモリをＲＡＭとし、ホストコンピュータ
から出力される制御プログラムのロードモジュールを、
上記ＲＡＭに記憶して、所望の機能をなし１ｑる数値制
御装置の提供を課題とするものである。
ムを記憶するメモリをＲＡＭとし、ホストコンピュータ
から出力される制御プログラムのロードモジュールを、
上記ＲＡＭに記憶して、所望の機能をなし１ｑる数値制
御装置の提供を課題とするものである。
［課題を解決するための手段］
この発明にかかる数値制御装置は、ＲＡＭで構成した制
御プログラムメモリと、初期プログラムローダを記憶し
、数値制御装置部の立ち上げ時に所定の制御プログラム
の転送要求を構内通信網インターフェースを介して構内
通信網に出力し、逆に前記構内通信網インターフェース
を介して転送された制御プログラムのロードモジュール
を、前記制御プログラムメモリに記゛臘するＩＰ１制御
部と、前記構内通信網からの転送要求に応答して制御プ
ログラムのロードモジュールを前記構内通信網に出力す
るポストコンピュータとを備えたものである。
御プログラムメモリと、初期プログラムローダを記憶し
、数値制御装置部の立ち上げ時に所定の制御プログラム
の転送要求を構内通信網インターフェースを介して構内
通信網に出力し、逆に前記構内通信網インターフェース
を介して転送された制御プログラムのロードモジュール
を、前記制御プログラムメモリに記゛臘するＩＰ１制御
部と、前記構内通信網からの転送要求に応答して制御プ
ログラムのロードモジュールを前記構内通信網に出力す
るポストコンピュータとを備えたものである。
［作用１
この発明における構内通信網は、ＩＰＬ制御部からの数
値制御装置部の立ち上げ時の制御プログラムの転送要求
に基づいてボス１〜コンピユータから出力された制御プ
ログラムのロードモジュールを、高速で数値制御装置部
に転送することにより、短時間で制御プログラムメモリ
に記憶することができる。
値制御装置部の立ち上げ時の制御プログラムの転送要求
に基づいてボス１〜コンピユータから出力された制御プ
ログラムのロードモジュールを、高速で数値制御装置部
に転送することにより、短時間で制御プログラムメモリ
に記憶することができる。
［実施例］
以下、この発明の一実施例について説明する。
第１図はこの発明の一実施例の数値制御装置である数値
制御装置部とホストコンピュータの関連を示すシステム
、構成図である。
制御装置部とホストコンピュータの関連を示すシステム
、構成図である。
第１図において、（１）は数値制御装置部、（２）は中
央処理装置、（３）はシステムバス、（４）はＲＡＭか
らなる制御プログラムメモリ、（５）はＲＡＭからなる
制御データメモリ、（６）はＲＡＭからなる加ニブログ
ラムメモリ、（７）は操作盤制御部、（８〉はＣＲＴ及
びキーボードからなる操作盤、（９）はＩＰＬ制御部、
（１０〉は数値制御装置部（１）とホスミルコンピュー
タ（１５）とを接続するための数値制御装置部（１）に
設けられた構内通信網（１ｏｃａｌ Ａｒｅａ Ｎｅｔ
ｗｏｒｋ）インターフェース（以下、ＬＡＮ Ｉ／Ｆ
（１０）と記載）、（１１）は機械制御部、（１２）
はザーホ制御部、（１３）は工作機械、（１４〉は溝内
通信網（以下、Ｌ Ａ Ｎと記載）、（１５〉はホス１
〜コンピユータ、（１６）はホストコンピュータ（１５
）と数値制御装置部（１）とを接続するためのホスミル
コンピュータ（１５）に設けられた構内通信網インター
フェース（以下、ＬＡＮ Ｉ／Ｆ（１６）と記載）で
ある。
央処理装置、（３）はシステムバス、（４）はＲＡＭか
らなる制御プログラムメモリ、（５）はＲＡＭからなる
制御データメモリ、（６）はＲＡＭからなる加ニブログ
ラムメモリ、（７）は操作盤制御部、（８〉はＣＲＴ及
びキーボードからなる操作盤、（９）はＩＰＬ制御部、
（１０〉は数値制御装置部（１）とホスミルコンピュー
タ（１５）とを接続するための数値制御装置部（１）に
設けられた構内通信網（１ｏｃａｌ Ａｒｅａ Ｎｅｔ
ｗｏｒｋ）インターフェース（以下、ＬＡＮ Ｉ／Ｆ
（１０）と記載）、（１１）は機械制御部、（１２）
はザーホ制御部、（１３）は工作機械、（１４〉は溝内
通信網（以下、Ｌ Ａ Ｎと記載）、（１５〉はホス１
〜コンピユータ、（１６）はホストコンピュータ（１５
）と数値制御装置部（１）とを接続するためのホスミル
コンピュータ（１５）に設けられた構内通信網インター
フェース（以下、ＬＡＮ Ｉ／Ｆ（１６）と記載）で
ある。
次に、−Ｆ記のように構成された本実施例の故顧制御装
置の動作について説明覆る。
置の動作について説明覆る。
なｄ′３、中央処理装置（２）、システムハス（３）、
ルリ御データメモリ（５）、加工プログラムメ七り（６
）、操作盤制御部（７）、操作盤（８）、機械制御部（
１１）、４ノ一ホ制御部（１２＞、工作機械（１３）の
動作については従来例の動作と同様でおるので、ここで
はそのＳ１明を省略する。
ルリ御データメモリ（５）、加工プログラムメ七り（６
）、操作盤制御部（７）、操作盤（８）、機械制御部（
１１）、４ノ一ホ制御部（１２＞、工作機械（１３）の
動作については従来例の動作と同様でおるので、ここで
はそのＳ１明を省略する。
ＩＰＬ制御部（９）に記憶されているＩＰＬプログラム
は、数値制御装置部（１）の電源投入またはオペレータ
の所定の操作により、ＩＰＬ制御部（９）で発生する１
〜リガによって起動され、制御プログラムメモリ（４）
を初期化する。続いて、ＩＰＬ制御部（９）は、ＬＡＮ
Ｉ／Ｆ（１０）を介してＩＡＮ（１４）に制御プロ
グラムのロードモジュールの転送要求を出力する。ホス
トコンピュータ（１５）がＬＡＮ Ｉ／Ｆ（１６）を
介して前記転送要求を検出すると、要求された制御プロ
グラムのロードモジュールを、ＬＡＮ Ｉ／Ｆ（１６
）を介してＬＡＮ（１４）へ順次出力する。数値制御装
置部（１）のＬＡＮ Ｉ／Ｆ（１０）は、上記ロード
モジュールを順次読取り、ＩＰｌ−プログラムは、ロー
ドモジュールを制御プログラムメモリ（４）に記憶させ
る。一連のロードモジュールの転送終了時に、ホストコ
ンピュータ（１５）は、ＬＡＮ Ｉ／Ｆ（，１６）を
介して、転送終了情報をＬＡＮ（１４）に出力する。数
値制御装置部（１）のＩＰＬ制御部（９〉は、上記転送
終了情報を検出して、ロードモジュールの制御プログラ
ムメモリ（４）への記憶を終了させ、上記記憶した制御
プログラムの所定の命令（制御プログラムメモリ（４）
の所定の番地）から、実行を開始させる。
は、数値制御装置部（１）の電源投入またはオペレータ
の所定の操作により、ＩＰＬ制御部（９）で発生する１
〜リガによって起動され、制御プログラムメモリ（４）
を初期化する。続いて、ＩＰＬ制御部（９）は、ＬＡＮ
Ｉ／Ｆ（１０）を介してＩＡＮ（１４）に制御プロ
グラムのロードモジュールの転送要求を出力する。ホス
トコンピュータ（１５）がＬＡＮ Ｉ／Ｆ（１６）を
介して前記転送要求を検出すると、要求された制御プロ
グラムのロードモジュールを、ＬＡＮ Ｉ／Ｆ（１６
）を介してＬＡＮ（１４）へ順次出力する。数値制御装
置部（１）のＬＡＮ Ｉ／Ｆ（１０）は、上記ロード
モジュールを順次読取り、ＩＰｌ−プログラムは、ロー
ドモジュールを制御プログラムメモリ（４）に記憶させ
る。一連のロードモジュールの転送終了時に、ホストコ
ンピュータ（１５）は、ＬＡＮ Ｉ／Ｆ（，１６）を
介して、転送終了情報をＬＡＮ（１４）に出力する。数
値制御装置部（１）のＩＰＬ制御部（９〉は、上記転送
終了情報を検出して、ロードモジュールの制御プログラ
ムメモリ（４）への記憶を終了させ、上記記憶した制御
プログラムの所定の命令（制御プログラムメモリ（４）
の所定の番地）から、実行を開始させる。
なお、上記実施例では、制御プログラムメモリ（４）、
制御データメモリ（５）、加ニブログラムメモリ（６）
は、別々に設けているが、全てＲＡＭでおるため、一つ
のメモリに統合してもよい。
制御データメモリ（５）、加ニブログラムメモリ（６）
は、別々に設けているが、全てＲＡＭでおるため、一つ
のメモリに統合してもよい。
この時は、制御プログラムを記憶するためのメモリエリ
アの初期化の範囲は、ＩＰ１制御部（９）にパラメータ
または設定手段により設定することにより規定できる。
アの初期化の範囲は、ＩＰ１制御部（９）にパラメータ
または設定手段により設定することにより規定できる。
［発明の効果］
以上のように、この発明の数値制御装置によれば、ＲＡ
Ｍからなる制御プログラムメモリと、初期プログラムロ
ーダを記憶し、数値制御装置部の立ら上げ時に所定の制
御プログラムの転送要求をＬＡＮに出力し、逆に、ＬＡ
Ｎを介して転送された制御プログラムのロードモジュー
ルを、前記制御プログラムメモリに記憶するＩＰＬ制御
部と、前記ＬＡＮからの転送要求に応答して制御プログ
ラムのロードモジュールを前記ＬＡＮに出力するホスト
コンピュータとを具備するものであり、制御プログラム
メモリをＲＡＭとし、ＩＰＬ制御部によりＬＡＮを用い
て制御プログラムをホストコンピュータから数値制御装
置部に転送するようにしたので、数値制御装置部に任意
の制御プログラムを短時間に転送でき、柔軟性のある数
値制御装置を容易に実施できる。
Ｍからなる制御プログラムメモリと、初期プログラムロ
ーダを記憶し、数値制御装置部の立ら上げ時に所定の制
御プログラムの転送要求をＬＡＮに出力し、逆に、ＬＡ
Ｎを介して転送された制御プログラムのロードモジュー
ルを、前記制御プログラムメモリに記憶するＩＰＬ制御
部と、前記ＬＡＮからの転送要求に応答して制御プログ
ラムのロードモジュールを前記ＬＡＮに出力するホスト
コンピュータとを具備するものであり、制御プログラム
メモリをＲＡＭとし、ＩＰＬ制御部によりＬＡＮを用い
て制御プログラムをホストコンピュータから数値制御装
置部に転送するようにしたので、数値制御装置部に任意
の制御プログラムを短時間に転送でき、柔軟性のある数
値制御装置を容易に実施できる。
第１図はこの発明の一実施例の数値制御装置で必る数値
制御装置部とホス１〜コンピユータの関連を示すシステ
ム構成図、第２図は従来の数値制御装置のシステム構成
図、第３図は従来の他の数値制ｔｉＩＩｌ装置のシステ
ム構成図である。 図において、 ４：制御プログラムメモリ、 ５：制御データメモリ、 ６：加ニブログラムメモリ、 ９：初期プログラムローダ（Ｉ ＰＬ）制御部、１０．
１６：Ｉ内通信組インターフェース（ＬＡＮ Ｉ／Ｆ
）、 １４：構内通信網（ＬＡＮ）、 １５：ホス１〜コンピユータ、 である。 なお、図中、同−符号及び同一記号は同一または相当部
分を示すものである。 ゛代理人 弁理士 大官 地相 外２名（自発） ５．補正の対象 明細書の発明の詳細な説明の欄 １、事件の表示 ２、“発明の名称 ３、補正をする者 特願昭 数値制御装置 ６３−２０４３６３号 ６、補正の内容 （１） 明細書の第５真上第６行目の 「をＲＡＭＪを 「を電源遮断等により内容が消去または破壊されないよ
うな・構成（例えば、コアメモリ、ワイヤメモリ、或い
はバッテリバックアップされたＩＣメモリ等）のＲＡＭ
Ｊと補正する。 代表者
制御装置部とホス１〜コンピユータの関連を示すシステ
ム構成図、第２図は従来の数値制御装置のシステム構成
図、第３図は従来の他の数値制ｔｉＩＩｌ装置のシステ
ム構成図である。 図において、 ４：制御プログラムメモリ、 ５：制御データメモリ、 ６：加ニブログラムメモリ、 ９：初期プログラムローダ（Ｉ ＰＬ）制御部、１０．
１６：Ｉ内通信組インターフェース（ＬＡＮ Ｉ／Ｆ
）、 １４：構内通信網（ＬＡＮ）、 １５：ホス１〜コンピユータ、 である。 なお、図中、同−符号及び同一記号は同一または相当部
分を示すものである。 ゛代理人 弁理士 大官 地相 外２名（自発） ５．補正の対象 明細書の発明の詳細な説明の欄 １、事件の表示 ２、“発明の名称 ３、補正をする者 特願昭 数値制御装置 ６３−２０４３６３号 ６、補正の内容 （１） 明細書の第５真上第６行目の 「をＲＡＭＪを 「を電源遮断等により内容が消去または破壊されないよ
うな・構成（例えば、コアメモリ、ワイヤメモリ、或い
はバッテリバックアップされたＩＣメモリ等）のＲＡＭ
Ｊと補正する。 代表者
Claims (1)
- 【特許請求の範囲】 内蔵した記憶装置に記憶した制御プログラムに基づき
加工プログラムを処理して工作機械を制御する数値制御
装置において、 書込み読出しメモリ（ＲＡＭ）からなる制御プログラム
メモリと、初期プログラムローダを記憶し、数値制御装
置部の立ち上げ時に所定の制御プログラムの転送要求を
構内通信網インターフェースを介して構内通信網に出力
し、逆に、前記構内通信網インターフェースを介して転
送された制御プログラムのロードモジュールを前記制御
プログラムメモリに記憶する初期プログラムローダ制御
部と、前記構内通信網からの転送要求に応答して制御プ
ログラムのロードモジュールを前記構内通信網に出力す
るホストコンピュータとを具備することを特徴とする数
値制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20436388A JPH0253105A (ja) | 1988-08-17 | 1988-08-17 | 数値制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20436388A JPH0253105A (ja) | 1988-08-17 | 1988-08-17 | 数値制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0253105A true JPH0253105A (ja) | 1990-02-22 |
Family
ID=16489275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20436388A Pending JPH0253105A (ja) | 1988-08-17 | 1988-08-17 | 数値制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0253105A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0598501A1 (en) * | 1992-11-18 | 1994-05-25 | Canon Kabushiki Kaisha | Method and apparatus for placing a peripheral in a default configuration |
-
1988
- 1988-08-17 JP JP20436388A patent/JPH0253105A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0598501A1 (en) * | 1992-11-18 | 1994-05-25 | Canon Kabushiki Kaisha | Method and apparatus for placing a peripheral in a default configuration |
| US5613160A (en) * | 1992-11-18 | 1997-03-18 | Canon Kabushiki Kaisha | In an interactive network board, method and apparatus for placing a network peripheral in a default configuration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7024495B2 (en) | Programmable controller | |
| JPH0253105A (ja) | 数値制御装置 | |
| JPS60168206A (ja) | 数値制御装置 | |
| JPH08137513A (ja) | メモリ管理方式 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPH0614330B2 (ja) | マイクロプロセツサ装置 | |
| JP2001175309A (ja) | メモリカセット及びこれを用いたプログラマブル・コントローラ | |
| JPS6348698A (ja) | メモリ格納制御装置 | |
| JPH01276354A (ja) | 情報処理装置 | |
| JPH03113562A (ja) | 小型産業用コンピュータ | |
| JP3442972B2 (ja) | 情報処理装置および書き換え可能型不揮発性メモリの書き換え方法 | |
| JP2978008B2 (ja) | メモリ管理方式 | |
| JPH07248813A (ja) | 数値制御装置 | |
| JPH08314801A (ja) | メモリ管理方式 | |
| JP3730684B2 (ja) | プログラマブルコントローラ用表示装置およびその表示情報書込方法 | |
| JP3535337B2 (ja) | マイコンのエミュレーターのプログラムローディング装置 | |
| JPH06161886A (ja) | コンピュータシステム | |
| JPH0417446B2 (ja) | ||
| JPH04169929A (ja) | ブートプライオリティ変更装置 | |
| JPS6083151A (ja) | デ−タ処理レベル制御方式 | |
| JPH01266642A (ja) | メモリ制御装置 | |
| JPH06110506A (ja) | プログラマブルコントローラのコメント記憶方法 | |
| JPH02205443A (ja) | 携帯型データ処理装置 | |
| JPS62200945A (ja) | 通信制御方式 | |
| JPS6329301B2 (ja) |