JP2001053608A - Ａ／ｄ、ｄ／ａ変換回路 - Google Patents
Ａ／ｄ、ｄ／ａ変換回路Info
- Publication number
- JP2001053608A JP2001053608A JP11244396A JP24439699A JP2001053608A JP 2001053608 A JP2001053608 A JP 2001053608A JP 11244396 A JP11244396 A JP 11244396A JP 24439699 A JP24439699 A JP 24439699A JP 2001053608 A JP2001053608 A JP 2001053608A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- value
- digital
- digital value
- data table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ＭＰＵの性能に依存せずに高速変換が可能と
し、自動誤差補正を行なうＡ／Ｄ、Ｄ／Ａ変換装置を得
る。 【解決手段】 入力されるアナログ信号を生ディジタル
値に変換するＡ／Ｄ変換部と、基準アナログ信号をＡ／
Ｄ変換部により変換された基準ディジタル値を用いて、
出力すべきディジタル値に対応したＡ／Ｄ変換値をディ
ジタル値毎に予め算出する制御手段と、この制御手段に
より算出されたＡ／Ｄ変換値を、アドレスがディジタル
値に相当する形式で格納したデータテーブルと、Ａ／Ｄ
変換部によりアナログ信号から変換された生ディジタル
信号とデータテーブルにおけるＡ／Ｄ変換値とを比較
し、内容が一致したアドレスをディジタル値として出力
する比較回路と、を備えた。
し、自動誤差補正を行なうＡ／Ｄ、Ｄ／Ａ変換装置を得
る。 【解決手段】 入力されるアナログ信号を生ディジタル
値に変換するＡ／Ｄ変換部と、基準アナログ信号をＡ／
Ｄ変換部により変換された基準ディジタル値を用いて、
出力すべきディジタル値に対応したＡ／Ｄ変換値をディ
ジタル値毎に予め算出する制御手段と、この制御手段に
より算出されたＡ／Ｄ変換値を、アドレスがディジタル
値に相当する形式で格納したデータテーブルと、Ａ／Ｄ
変換部によりアナログ信号から変換された生ディジタル
信号とデータテーブルにおけるＡ／Ｄ変換値とを比較
し、内容が一致したアドレスをディジタル値として出力
する比較回路と、を備えた。
Description
【０００１】
【発明の属する分野】この発明は、入力されるディジタ
ル信号或いはアナログ信号を変換し、アナログ信号或い
はディジタル信号として出力するＡ／Ｄ、Ｄ／Ａ変換回
路において、特にＭＰＵでの処理を低減させ、高速化を
図る技術に関する。
ル信号或いはアナログ信号を変換し、アナログ信号或い
はディジタル信号として出力するＡ／Ｄ、Ｄ／Ａ変換回
路において、特にＭＰＵでの処理を低減させ、高速化を
図る技術に関する。
【０００２】
【従来の技術】図１４は、マイクロプロセッサ（以下、
ＭＰＵと称す）の計算処理によりスケーリングされたデ
ィジタル値に変換するＡ／Ｄ変換回路の構成を示す構成
図である。図において、１００はアナログ信号Ｓ１０を
ディジタル信号（以下、生ディジタル値と称す）Ｓ１１
に変換するＡ／Ｄ変換部、１０１はアナログ信号Ｓ１０
に誤差補正用の基準アナログ信号を入力したことを知ら
せるためのスイッチ、１０２は基準アナログ信号がオフ
セット値かゲイン値かを知らせるためのスイッチ、１０
３は基準アナログ信号が入力された時の生ディジタル値
Ｓ１１を記憶保持しておくための不揮発性メモリ、１０
４は不揮発性メモリ１０３に記憶されているオフセット
値、ゲイン値をもとに生ディジタル値Ｓ１１をスケーリ
ング処理し、ディジタル値Ｓ１２を出力するＭＰＵであ
る。なお、基準アナログ信号の入力はオフセット値とゲ
イン値の２種類ある。
ＭＰＵと称す）の計算処理によりスケーリングされたデ
ィジタル値に変換するＡ／Ｄ変換回路の構成を示す構成
図である。図において、１００はアナログ信号Ｓ１０を
ディジタル信号（以下、生ディジタル値と称す）Ｓ１１
に変換するＡ／Ｄ変換部、１０１はアナログ信号Ｓ１０
に誤差補正用の基準アナログ信号を入力したことを知ら
せるためのスイッチ、１０２は基準アナログ信号がオフ
セット値かゲイン値かを知らせるためのスイッチ、１０
３は基準アナログ信号が入力された時の生ディジタル値
Ｓ１１を記憶保持しておくための不揮発性メモリ、１０
４は不揮発性メモリ１０３に記憶されているオフセット
値、ゲイン値をもとに生ディジタル値Ｓ１１をスケーリ
ング処理し、ディジタル値Ｓ１２を出力するＭＰＵであ
る。なお、基準アナログ信号の入力はオフセット値とゲ
イン値の２種類ある。
【０００３】一般に図１４で示されるＡ／Ｄ変換部によ
って変換された生ディジタル値は、Ａ／Ｄ変換部を構成
する部品のバラツキおよび周囲温度の変化によるＡ／Ｄ
変換部を構成する部品の特性変化により誤差を発生す
る。したがって、どの装置においても同一アナログ値を
入力した場合に同一ディジタル値に変換するように補正
をしなければならない。この補正方法として、ボリュー
ム抵抗による部品誤差および特性変化を補正する方法
と、以下に示すスケーリング処理による補正とがある。
スケーリング処理のメリットは、Ａ／Ｄ変換部の分解能
とディジタル値Ｓ１２の分解能が一致していなくても補
正ができることである。これによりＡ／Ｄ変換部の分解
能をディジタル値Ｓ１２の分解能より高くしておくこと
により、ノイズ等によりＡ／Ｄ変換部に発生した誤差を
ディジタル値Ｓ１２に現れにくくすることができる。
って変換された生ディジタル値は、Ａ／Ｄ変換部を構成
する部品のバラツキおよび周囲温度の変化によるＡ／Ｄ
変換部を構成する部品の特性変化により誤差を発生す
る。したがって、どの装置においても同一アナログ値を
入力した場合に同一ディジタル値に変換するように補正
をしなければならない。この補正方法として、ボリュー
ム抵抗による部品誤差および特性変化を補正する方法
と、以下に示すスケーリング処理による補正とがある。
スケーリング処理のメリットは、Ａ／Ｄ変換部の分解能
とディジタル値Ｓ１２の分解能が一致していなくても補
正ができることである。これによりＡ／Ｄ変換部の分解
能をディジタル値Ｓ１２の分解能より高くしておくこと
により、ノイズ等によりＡ／Ｄ変換部に発生した誤差を
ディジタル値Ｓ１２に現れにくくすることができる。
【０００４】次に、スケーリング処理を説明する。図１
５は、Ａ／Ｄ変換部に入力されたアナログ信号を生ディ
ジタル値に変換する特性を示しており、なおかつＡ／Ｄ
変換部により変換された生ディジタル値を０−４０００
（分解能４０００）のディジタル値にスケーリングする
処理を示す図である。図において、１０５はスイッチ１
０１及びスイッチ１０２により知らされ、入力された基
準アナログ信号のオフセット値（以下、Ｖoffsetと称
す）が、Ａ／Ｄ変換部１００により変換された生ディジ
タル値（Ｄoffset）、１０６は同様に知らされた基準ア
ナログ信号のゲイン値（Ｖgain）が、Ａ／Ｄ変換部１０
０により変換された生ディジタル値（Ｄgain）であり、
ＤoffsetとＤgainは不揮発性メモリ１０３に記憶保持さ
れる。
５は、Ａ／Ｄ変換部に入力されたアナログ信号を生ディ
ジタル値に変換する特性を示しており、なおかつＡ／Ｄ
変換部により変換された生ディジタル値を０−４０００
（分解能４０００）のディジタル値にスケーリングする
処理を示す図である。図において、１０５はスイッチ１
０１及びスイッチ１０２により知らされ、入力された基
準アナログ信号のオフセット値（以下、Ｖoffsetと称
す）が、Ａ／Ｄ変換部１００により変換された生ディジ
タル値（Ｄoffset）、１０６は同様に知らされた基準ア
ナログ信号のゲイン値（Ｖgain）が、Ａ／Ｄ変換部１０
０により変換された生ディジタル値（Ｄgain）であり、
ＤoffsetとＤgainは不揮発性メモリ１０３に記憶保持さ
れる。
【０００５】このＤoffsetとＤgainを用いてＭＰＵ１０
４は任意のアナログ信号（Ｖｉｎ）を入力したときにＡ
／Ｄ変換部により変換された生ディジタル値（Ｄｉｎ）
に対して以下の計算式によりスケーリング値（Ｄｓ）を
計算する。 Ｄｓ＝（Ｄin−Ｄoffset）／｛（Ｄgain−Ｄoffset）／分解能｝ （式１） ここで、Ｄｉｎは、任意のアナログ信号（Ｖｉｎ）に対
する生ディジタル値である。
４は任意のアナログ信号（Ｖｉｎ）を入力したときにＡ
／Ｄ変換部により変換された生ディジタル値（Ｄｉｎ）
に対して以下の計算式によりスケーリング値（Ｄｓ）を
計算する。 Ｄｓ＝（Ｄin−Ｄoffset）／｛（Ｄgain−Ｄoffset）／分解能｝ （式１） ここで、Ｄｉｎは、任意のアナログ信号（Ｖｉｎ）に対
する生ディジタル値である。
【０００６】図１６は、ディジタル信号をＭＰＵの計算
によりアナログ出力の分解能に合ったディジタル値に変
換するＤ／Ａ変換装置の概略構成図である。図におい
て、１１０は入力された任意のディジタル信号Ｓ１３を
アナログ出力の分解能にあわせて変換するための計算処
理を実行し、アナログ出力の分解能に合うように変換処
理されたディジタル値（以下、変換ディジタル値と称
す）Ｓ１４を出力するＭＰＵ、１１１は変換ディジタル
値Ｓ１４をアナログ信号Ｓ１５に変換するためのＤ／Ａ
変換部、１１２は装置のＤ／Ａ変換特性を変えるための
アナログ出力の調整モードに入るためのスイッチ、１１
３はスイッチ１１２により調整モードに入った時にオフ
セット調整またはゲイン調整を選択するスイッチ、１１
４は調整モード時に変換ディジタル値を増減させること
によりアナログ出力を増減させ調整するためのスイッ
チ、１１５はオフセット調整時とゲイン調整時にスイッ
チ１１３をＳＥＴにしたときの変換ディジタル値Ｓ１４
を記憶保持する不揮発性メモリである。
によりアナログ出力の分解能に合ったディジタル値に変
換するＤ／Ａ変換装置の概略構成図である。図におい
て、１１０は入力された任意のディジタル信号Ｓ１３を
アナログ出力の分解能にあわせて変換するための計算処
理を実行し、アナログ出力の分解能に合うように変換処
理されたディジタル値（以下、変換ディジタル値と称
す）Ｓ１４を出力するＭＰＵ、１１１は変換ディジタル
値Ｓ１４をアナログ信号Ｓ１５に変換するためのＤ／Ａ
変換部、１１２は装置のＤ／Ａ変換特性を変えるための
アナログ出力の調整モードに入るためのスイッチ、１１
３はスイッチ１１２により調整モードに入った時にオフ
セット調整またはゲイン調整を選択するスイッチ、１１
４は調整モード時に変換ディジタル値を増減させること
によりアナログ出力を増減させ調整するためのスイッ
チ、１１５はオフセット調整時とゲイン調整時にスイッ
チ１１３をＳＥＴにしたときの変換ディジタル値Ｓ１４
を記憶保持する不揮発性メモリである。
【０００７】図１７は、ディジタル信号０−４０００
（分解能４０００）をアナログ出力０−１０Ｖに変換す
るための処理を示す図である。一般的に、Ｄ／Ａ変換部
１１１の分解能はディジタル信号Ｓ１３よりも大きな分
解能を有している。このため、ディジタル信号Ｓ１３を
Ｄ／Ａ変換部の分解能に合った値に変換する必要があ
る。図において、１１６はディジタル信号の値が０の時
の変換ディジタル値（Ｄｏoff）であり、スイッチ１１
２により調整モードに入り、スイッチ１１３及び１１４
により任意のアナログ値（オフセットアナログ値、本例
では０Ｖ）を出力するように増減し、スイッチ１１３を
ＳＥＴの位置にしたときの値である。１１７は同様にア
ナログ出力が任意のアナログ値（ゲインアナログ値、本
例では１０Ｖ）を出力する時の変換ディジタル値（Ｄｏ
gain）である。Ｄｏoff及びＤｏgainは不揮発性メモリ
に記憶保持される。
（分解能４０００）をアナログ出力０−１０Ｖに変換す
るための処理を示す図である。一般的に、Ｄ／Ａ変換部
１１１の分解能はディジタル信号Ｓ１３よりも大きな分
解能を有している。このため、ディジタル信号Ｓ１３を
Ｄ／Ａ変換部の分解能に合った値に変換する必要があ
る。図において、１１６はディジタル信号の値が０の時
の変換ディジタル値（Ｄｏoff）であり、スイッチ１１
２により調整モードに入り、スイッチ１１３及び１１４
により任意のアナログ値（オフセットアナログ値、本例
では０Ｖ）を出力するように増減し、スイッチ１１３を
ＳＥＴの位置にしたときの値である。１１７は同様にア
ナログ出力が任意のアナログ値（ゲインアナログ値、本
例では１０Ｖ）を出力する時の変換ディジタル値（Ｄｏ
gain）である。Ｄｏoff及びＤｏgainは不揮発性メモリ
に記憶保持される。
【０００８】ＭＰＵは、ＤｏｏｆｆとＤｏgainを用い
て、任意に入力されたディジタル値（Ａ）に対する変換
ディジタル値（Ｄａ）を以下の計算式により求める。 Ｄａ＝Ａ×｛（Ｄogain−Ｄooff）／分解能｝＋Ｄooff （式２） Ｄ／Ａ変換部は図１７に示すＤ／Ａ変換特性の変換を実
行し、変換ディジタル値（Ｄａ）に対するアナログ値
（Ｖｏｕｔ）を出力する。
て、任意に入力されたディジタル値（Ａ）に対する変換
ディジタル値（Ｄａ）を以下の計算式により求める。 Ｄａ＝Ａ×｛（Ｄogain−Ｄooff）／分解能｝＋Ｄooff （式２） Ｄ／Ａ変換部は図１７に示すＤ／Ａ変換特性の変換を実
行し、変換ディジタル値（Ｄａ）に対するアナログ値
（Ｖｏｕｔ）を出力する。
【０００９】
【発明が解決しようとする課題】従来のＡ／Ｄ変換回路
では、Ａ／Ｄ変換すべきアナログ信号が入力されると、
ＭＰＵ内部でソフトウェア処理としてスケーリング処理
を行い、ディジタル値として出力している。そのため、
処理に要する時間がＭＰＵの処理能力に左右され、ＭＰ
Ｕが（式１）を高速に実行するためには、ＭＰＵの性能
を上げなければならない。つまり、アナログ信号を入力
してからディジタル値を出力する迄の応答性を向上させ
るためには、高機能なＭＰＵが必要であり、この高機能
のＭＰＵは非常に高価となってしまう。また、Ｄ／Ａ変
換回路に置いても、ＭＰＵが内部でソフトウェア処理と
して（式２）を実行しており、Ａ／Ｄ変換回路と同様な
問題点があった。
では、Ａ／Ｄ変換すべきアナログ信号が入力されると、
ＭＰＵ内部でソフトウェア処理としてスケーリング処理
を行い、ディジタル値として出力している。そのため、
処理に要する時間がＭＰＵの処理能力に左右され、ＭＰ
Ｕが（式１）を高速に実行するためには、ＭＰＵの性能
を上げなければならない。つまり、アナログ信号を入力
してからディジタル値を出力する迄の応答性を向上させ
るためには、高機能なＭＰＵが必要であり、この高機能
のＭＰＵは非常に高価となってしまう。また、Ｄ／Ａ変
換回路に置いても、ＭＰＵが内部でソフトウェア処理と
して（式２）を実行しており、Ａ／Ｄ変換回路と同様な
問題点があった。
【００１０】この発明の目的はＭＰＵの性能に依存せず
Ａ／Ｄ及びＤ／Ａ変換の高速化をはかる方法及び回路を
提供することを目的とする。さらに、部品のバラツキに
よる誤差（初期誤差）及び周囲温度の変化の影響を受け
ないＡ／Ｄ、Ｄ／Ａ変換の方法及び回路を提供すること
を目的とする。
Ａ／Ｄ及びＤ／Ａ変換の高速化をはかる方法及び回路を
提供することを目的とする。さらに、部品のバラツキに
よる誤差（初期誤差）及び周囲温度の変化の影響を受け
ないＡ／Ｄ、Ｄ／Ａ変換の方法及び回路を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明にかかるＡ／Ｄ変
換回路は、入力されるアナログ信号を生ディジタル値に
変換するＡ／Ｄ変換部と、基準アナログ信号を上記Ａ／
Ｄ変換部により変換された基準ディジタル値を用いて、
出力すべきディジタル値に相当するＡ／Ｄ変換値を上記
ディジタル値毎に予め算出する制御手段と、この制御手
段により算出されたＡ／Ｄ変換値を、アドレスがディジ
タル値に相当する形式で格納したデータテーブルと、Ａ
／Ｄ変換部によりアナログ信号から変換された生ディジ
タル信号と上記データテーブルにおけるＡ／Ｄ変換値と
を比較し、内容が一致したアドレスをディジタル値とし
て出力する比較回路と、を備えたものである。
換回路は、入力されるアナログ信号を生ディジタル値に
変換するＡ／Ｄ変換部と、基準アナログ信号を上記Ａ／
Ｄ変換部により変換された基準ディジタル値を用いて、
出力すべきディジタル値に相当するＡ／Ｄ変換値を上記
ディジタル値毎に予め算出する制御手段と、この制御手
段により算出されたＡ／Ｄ変換値を、アドレスがディジ
タル値に相当する形式で格納したデータテーブルと、Ａ
／Ｄ変換部によりアナログ信号から変換された生ディジ
タル信号と上記データテーブルにおけるＡ／Ｄ変換値と
を比較し、内容が一致したアドレスをディジタル値とし
て出力する比較回路と、を備えたものである。
【００１２】また、制御手段による算出は、テスト指令
が入力された際のアナログ信号を基準アナログ信号とし
て変換されたＤgain及びＤoffsetからなる基準ディジタ
ル値を用い、データテーブルのアドレスＡＤに格納する
Ａ／Ｄ変換値Ｄinを Ｄin＝｛（Ｄgain−Ｄoffset）／分解能｝×ＡＤ＋Ｄof
fset により求めるものである。
が入力された際のアナログ信号を基準アナログ信号とし
て変換されたＤgain及びＤoffsetからなる基準ディジタ
ル値を用い、データテーブルのアドレスＡＤに格納する
Ａ／Ｄ変換値Ｄinを Ｄin＝｛（Ｄgain−Ｄoffset）／分解能｝×ＡＤ＋Ｄof
fset により求めるものである。
【００１３】さらに、基準電圧をＡ／Ｄ変換部に入力し
た際に出力されるＡ／Ｄ変換値と、予め基準電圧に対応
して出力されるであろう理論Ａ／Ｄ変換値とを比較し、
上記Ａ／Ｄ変換部の回路誤差を検出し、誤差を自動補正
するものである。
た際に出力されるＡ／Ｄ変換値と、予め基準電圧に対応
して出力されるであろう理論Ａ／Ｄ変換値とを比較し、
上記Ａ／Ｄ変換部の回路誤差を検出し、誤差を自動補正
するものである。
【００１４】また、本発明にかかるＤ／Ａ変換回路は、
入力されるディジタル値をアナログ信号に変換するＤ／
Ａ変換部と、オフセットディジタル値及びゲインディジ
タル値からなるテストディジタル値が上記Ｄ／Ａ変換部
に入力された際に、上記Ｄ／Ａ変換部より所定の基準電
圧を出力すべくオフセット／ゲイン調整されたディジタ
ル変換値を用いて、上記Ｄ／Ａ変換部に出力するディジ
タル変換値を上記ディジタル値毎に予め算出する制御手
段と、この制御手段により算出されたディジタル変換値
を、アドレスがディジタル値に相当する形式で格納した
データテーブルと、を備え、データテーブルメモリに対
して、入力される上記ディジタル値に基づきリードアド
レスを指定することにより上記ディジタル変換値はリー
ドデータとして出力され、このデータをもとにＤ／Ａ変
換行うものである。
入力されるディジタル値をアナログ信号に変換するＤ／
Ａ変換部と、オフセットディジタル値及びゲインディジ
タル値からなるテストディジタル値が上記Ｄ／Ａ変換部
に入力された際に、上記Ｄ／Ａ変換部より所定の基準電
圧を出力すべくオフセット／ゲイン調整されたディジタ
ル変換値を用いて、上記Ｄ／Ａ変換部に出力するディジ
タル変換値を上記ディジタル値毎に予め算出する制御手
段と、この制御手段により算出されたディジタル変換値
を、アドレスがディジタル値に相当する形式で格納した
データテーブルと、を備え、データテーブルメモリに対
して、入力される上記ディジタル値に基づきリードアド
レスを指定することにより上記ディジタル変換値はリー
ドデータとして出力され、このデータをもとにＤ／Ａ変
換行うものである。
【００１５】また、制御手段によるディジタル変換値Ｄ
ａの算出は、オフセット／ゲイン調整されたＤ１及びＤ
２からなるディジタル変換値、及び、データテーブルの
アドレスに格納するディジタル値Ａを用い、 Ｄａ＝［（Ｄ２−Ｄ１）／｛（ゲインディジタル値）−
（オフセットディジタル値）｝］×｛（Ａ−オフセット
ディジタル値）｝＋Ｄ１ により求めるものである。
ａの算出は、オフセット／ゲイン調整されたＤ１及びＤ
２からなるディジタル変換値、及び、データテーブルの
アドレスに格納するディジタル値Ａを用い、 Ｄａ＝［（Ｄ２−Ｄ１）／｛（ゲインディジタル値）−
（オフセットディジタル値）｝］×｛（Ａ−オフセット
ディジタル値）｝＋Ｄ１ により求めるものである。
【００１６】さらに、入力されるディジタル値に基づき
Ｄ／Ａ変換され出力されるアナログ信号を、所定のスイ
ッチを切り換えることによりＡ／Ｄ変換回路にて再度Ａ
／Ｄ変換を行ない、該Ａ／Ｄ変換回路より出力される補
正ディジタル値と上記ディジタル値とを比較し、Ｄ／Ａ
変換部の誤差を検出して誤差を自動補正するものであ
る。
Ｄ／Ａ変換され出力されるアナログ信号を、所定のスイ
ッチを切り換えることによりＡ／Ｄ変換回路にて再度Ａ
／Ｄ変換を行ない、該Ａ／Ｄ変換回路より出力される補
正ディジタル値と上記ディジタル値とを比較し、Ｄ／Ａ
変換部の誤差を検出して誤差を自動補正するものであ
る。
【００１７】
【発明の実施の形態】以下、図面に基づいて本発明に係
わる実施例について説明する。 実施の形態１．図１は、本発明に係わるＡ／Ｄ変換回路
を示したブロック図である。従来技術の項目にて説明し
た図１４と図１の違いは、例えばユーザからのスイッチ
操作等に伴うテスト指令Ｓ１をＭＰＵ４に入力すること
により、ＭＰＵ４はその時Ａ／Ｄ変換部１により変換さ
れた生ディジタル値Ｓ３を基準にデータテーブルを計算
し、メモリ３にデータテーブルを格納するようにした
点。また通常（テスト指令時以外）のＡ／Ｄ変換時は生
ディジル値Ｓ３とメモリ３内に格納されたデータテーブ
ルとを比較回路２により比較し、ディジタル値Ｓ４を出
力する点である。
わる実施例について説明する。 実施の形態１．図１は、本発明に係わるＡ／Ｄ変換回路
を示したブロック図である。従来技術の項目にて説明し
た図１４と図１の違いは、例えばユーザからのスイッチ
操作等に伴うテスト指令Ｓ１をＭＰＵ４に入力すること
により、ＭＰＵ４はその時Ａ／Ｄ変換部１により変換さ
れた生ディジタル値Ｓ３を基準にデータテーブルを計算
し、メモリ３にデータテーブルを格納するようにした
点。また通常（テスト指令時以外）のＡ／Ｄ変換時は生
ディジル値Ｓ３とメモリ３内に格納されたデータテーブ
ルとを比較回路２により比較し、ディジタル値Ｓ４を出
力する点である。
【００１８】図において、１はアナログ信号Ｓ２を生デ
ィジタル値Ｓ３に変換するＡ／Ｄ変換部、２はＡ／Ｄ変
換部１により変換された生ディジタル値Ｓ３とメモリ３
に格納されたデータテーブルの内容を比較し、一致した
アドレスをディジタル値Ｓ４として出力する比較回路、
３はデータテーブルが格納されたメモリであり、不揮発
性メモリにより構成される。４はテスト指令Ｓ１が入力
された時の生ディジタル値Ｓ３を基にデータテーブルの
作成を行なう制御手段に相当するＭＰＵである。
ィジタル値Ｓ３に変換するＡ／Ｄ変換部、２はＡ／Ｄ変
換部１により変換された生ディジタル値Ｓ３とメモリ３
に格納されたデータテーブルの内容を比較し、一致した
アドレスをディジタル値Ｓ４として出力する比較回路、
３はデータテーブルが格納されたメモリであり、不揮発
性メモリにより構成される。４はテスト指令Ｓ１が入力
された時の生ディジタル値Ｓ３を基にデータテーブルの
作成を行なう制御手段に相当するＭＰＵである。
【００１９】次に、メモリ３に格納されるデータテーブ
ルについて、図２のデータテーブルの概略図を用いて説
明する。データテーブルにＡ／Ｄ変換値（生ディジタル
値Ｓ３）を格納する方法として、不揮発性メモリ３のア
ドレスｎに対してディジタル値ｎに相当する生ディジタ
ル値を格納している。つまり、生ディジタル値とデータ
テーブルのＡ／Ｄ変換値を比較した際に、一致するアド
レスをそのままディジタル値Ｓ４として出力することが
できるように格納形式を定めている。
ルについて、図２のデータテーブルの概略図を用いて説
明する。データテーブルにＡ／Ｄ変換値（生ディジタル
値Ｓ３）を格納する方法として、不揮発性メモリ３のア
ドレスｎに対してディジタル値ｎに相当する生ディジタ
ル値を格納している。つまり、生ディジタル値とデータ
テーブルのＡ／Ｄ変換値を比較した際に、一致するアド
レスをそのままディジタル値Ｓ４として出力することが
できるように格納形式を定めている。
【００２０】データテーブルは、テスト指令Ｓ１がＭＰ
Ｕ４に入力された時、その時Ａ／Ｄ変換部１に入力され
たアナログ信号Ｓ２に対する生ディジタル値Ｓ３を基準
Ａ／Ｄ変換値とし、この基準Ａ／Ｄ変換値をもとにＭＰ
Ｕ４により作成される。ここで、基準Ａ／Ｄ変換値は、
図１５に示すＤoffsetとＤgainと同様に、テスト指令Ｓ
１がＭＰＵ４に入力されている際に、入力されたアナロ
グ信号Ｓ２が基準アナログ信号のオフセット値（Ｖoffs
et）或いはゲイン値（Ｖgain）かを示すスイッチにより
区別され、それぞれのオフセット値（Ｖoffset）及びゲ
イン値（Ｖgain）がＡ／Ｄ変換部１００により変換され
た生ディジタル値（Ｄoffset）、生ディジタル値（Ｄga
in）を有している。なお、データテーブル格納用メモリ
として不揮発性メモリを使用するのは回路及び装置の電
源ＯＮ／ＯＦＦ時に毎回テスト指令Ｓ１に基づく基準Ａ
／Ｄ変換値の入力を行ない、ＭＰＵ４によりデータテー
ブルの作成を避けるためである。ただし、電源ＯＮ／Ｏ
ＦＦ時に毎回テスト指令Ｓ１に基づく基準Ａ／Ｄ変換値
の入力実行を行ないＭＰＵ４によるデータテーブルを作
成するなら、データテーブル格納用メモリは揮発性メモ
リでよい。また、基準Ａ／Ｄ変換値格納用の不揮発性メ
モリをデータデーブル格納用メモリとは別に持ち、電源
ＯＮ／ＯＦＦ時には該不揮発性メモリに格納された基準
Ａ／Ｄ変換値をもとにＭＰＵ４によりデータテーブルを
作成することにより、電源ＯＮ／ＯＦＦ時に毎回テスト
指令Ｓ１に基づく基準Ａ／Ｄ変換値の入力実行を避ける
ことができるので、データテーブル格納用メモリを揮発
性メモリにすることもできる。また、データテーブル格
納用メモリに不揮発性メモリを使用した場合において
は、電源ＯＮ／ＯＦＦ時に毎回基準Ａ／Ｄ変換値を基に
ＭＰＵ４によるデータテーブルの作成を行なう必要がな
いため、基準Ａ／Ｄ変換値格納用不揮発性メモリを省く
ことができる。
Ｕ４に入力された時、その時Ａ／Ｄ変換部１に入力され
たアナログ信号Ｓ２に対する生ディジタル値Ｓ３を基準
Ａ／Ｄ変換値とし、この基準Ａ／Ｄ変換値をもとにＭＰ
Ｕ４により作成される。ここで、基準Ａ／Ｄ変換値は、
図１５に示すＤoffsetとＤgainと同様に、テスト指令Ｓ
１がＭＰＵ４に入力されている際に、入力されたアナロ
グ信号Ｓ２が基準アナログ信号のオフセット値（Ｖoffs
et）或いはゲイン値（Ｖgain）かを示すスイッチにより
区別され、それぞれのオフセット値（Ｖoffset）及びゲ
イン値（Ｖgain）がＡ／Ｄ変換部１００により変換され
た生ディジタル値（Ｄoffset）、生ディジタル値（Ｄga
in）を有している。なお、データテーブル格納用メモリ
として不揮発性メモリを使用するのは回路及び装置の電
源ＯＮ／ＯＦＦ時に毎回テスト指令Ｓ１に基づく基準Ａ
／Ｄ変換値の入力を行ない、ＭＰＵ４によりデータテー
ブルの作成を避けるためである。ただし、電源ＯＮ／Ｏ
ＦＦ時に毎回テスト指令Ｓ１に基づく基準Ａ／Ｄ変換値
の入力実行を行ないＭＰＵ４によるデータテーブルを作
成するなら、データテーブル格納用メモリは揮発性メモ
リでよい。また、基準Ａ／Ｄ変換値格納用の不揮発性メ
モリをデータデーブル格納用メモリとは別に持ち、電源
ＯＮ／ＯＦＦ時には該不揮発性メモリに格納された基準
Ａ／Ｄ変換値をもとにＭＰＵ４によりデータテーブルを
作成することにより、電源ＯＮ／ＯＦＦ時に毎回テスト
指令Ｓ１に基づく基準Ａ／Ｄ変換値の入力実行を避ける
ことができるので、データテーブル格納用メモリを揮発
性メモリにすることもできる。また、データテーブル格
納用メモリに不揮発性メモリを使用した場合において
は、電源ＯＮ／ＯＦＦ時に毎回基準Ａ／Ｄ変換値を基に
ＭＰＵ４によるデータテーブルの作成を行なう必要がな
いため、基準Ａ／Ｄ変換値格納用不揮発性メモリを省く
ことができる。
【００２１】データデーブルの算出式は、ＡＤをデータ
テーブルのアドレスとするとＡＤ番地に格納するデータ
（Ｄin）は、 Ｄin＝｛（Ｄgain−Ｄoffset）／分解能｝×ＡＤ＋Ｄoffset （式３） （但し、アドレスは０番地から始まるとする。）により
導くことができる。ＭＰＵ４は、テスト指令Ｓ１入力時
に分解能数分の計算を実行しデータテーブルをメモリ３
に格納する。ここで言う分解能とは、Ａ／Ｄ変換回路に
有するディジタル値のビット数に相当し、（Ｄgain−Ｄ
offset）間を分割する数のことである。なお、電源ＯＮ
／ＯＦＦ時に分解能数分の計算をしてもよいことは言う
までもない。
テーブルのアドレスとするとＡＤ番地に格納するデータ
（Ｄin）は、 Ｄin＝｛（Ｄgain−Ｄoffset）／分解能｝×ＡＤ＋Ｄoffset （式３） （但し、アドレスは０番地から始まるとする。）により
導くことができる。ＭＰＵ４は、テスト指令Ｓ１入力時
に分解能数分の計算を実行しデータテーブルをメモリ３
に格納する。ここで言う分解能とは、Ａ／Ｄ変換回路に
有するディジタル値のビット数に相当し、（Ｄgain−Ｄ
offset）間を分割する数のことである。なお、電源ＯＮ
／ＯＦＦ時に分解能数分の計算をしてもよいことは言う
までもない。
【００２２】次に、比較回路２について説明する。比較
回路２は、生ディジタル値Ｓ３とデータテーブルの内容
を比較し、一致したメモリのアドレスをディジタル値Ｓ
４として出力する。比較方式は二分岐比較方式を用いる
ことにより、ｚビットのディジタル分解能の一致アドレ
スを見つける回数は ｚ＋１ （回） 行なうことによりディジタル値を出力することができ
る。比較回路をハードウェアにて構成した場合、一般に
一回の比較に要する時間は約１００ｎＳである。したが
って、１２ビットのディジタル分解能の一致アドレスを
見つける時間は １３（回）×約１００（ｎＳ／回）＝約１．３（μＳ） となり、ＭＰＵの性能に依存せず高速にスケーリング処
理を行なう。
回路２は、生ディジタル値Ｓ３とデータテーブルの内容
を比較し、一致したメモリのアドレスをディジタル値Ｓ
４として出力する。比較方式は二分岐比較方式を用いる
ことにより、ｚビットのディジタル分解能の一致アドレ
スを見つける回数は ｚ＋１ （回） 行なうことによりディジタル値を出力することができ
る。比較回路をハードウェアにて構成した場合、一般に
一回の比較に要する時間は約１００ｎＳである。したが
って、１２ビットのディジタル分解能の一致アドレスを
見つける時間は １３（回）×約１００（ｎＳ／回）＝約１．３（μＳ） となり、ＭＰＵの性能に依存せず高速にスケーリング処
理を行なう。
【００２３】本実施の形態によれば、テスト信号Ｓ１入
力時のテストモード時に、ＭＰＵ４が予めデータテーブ
ルに対して、生ディジタル値Ｓ３（Ｄgain、Ｄoffset）
を元にＡ／Ｄ変換値を演算し格納しているので、テスト
モード以外の通常時では、Ａ／Ｄ変換部１より出力され
る生ディジタル値Ｓ３と、データテーブルに格納されて
いるＡ／Ｄ変換値の比較のみを行い、一致したアドレス
をディジタル値Ｓ４として出力するので、ＭＰＵ４に負
荷をかけることなく、高速にスケーリング処理を行うこ
とができる。ここで、データテーブルに格納されている
Ａ／Ｄ変換値と生ディジタル値を比較することにより、
その一致したデータテーブルのアドレスがディジタル値
として出力されることにより、ハードウェア的に処理を
行うことができ、従来のごとく、ＭＰＵの性能にもよら
ず、より高速に処理でき、アナログ信号を入力してから
ディジタル値を出力するまでの応答性が向上するととも
に、高機能のＭＰＵを用いずとも高速にＡ／Ｄ変換を行
うことができる。
力時のテストモード時に、ＭＰＵ４が予めデータテーブ
ルに対して、生ディジタル値Ｓ３（Ｄgain、Ｄoffset）
を元にＡ／Ｄ変換値を演算し格納しているので、テスト
モード以外の通常時では、Ａ／Ｄ変換部１より出力され
る生ディジタル値Ｓ３と、データテーブルに格納されて
いるＡ／Ｄ変換値の比較のみを行い、一致したアドレス
をディジタル値Ｓ４として出力するので、ＭＰＵ４に負
荷をかけることなく、高速にスケーリング処理を行うこ
とができる。ここで、データテーブルに格納されている
Ａ／Ｄ変換値と生ディジタル値を比較することにより、
その一致したデータテーブルのアドレスがディジタル値
として出力されることにより、ハードウェア的に処理を
行うことができ、従来のごとく、ＭＰＵの性能にもよら
ず、より高速に処理でき、アナログ信号を入力してから
ディジタル値を出力するまでの応答性が向上するととも
に、高機能のＭＰＵを用いずとも高速にＡ／Ｄ変換を行
うことができる。
【００２４】実施の形態２．本実施の形態では、実施の
形態１に加え、装置及び回路内の部品のバラツキ（初期
誤差）を補正する初期誤差補正機能と、周囲温度の変化
による装置及び回路の誤差を補正する温度ドリフト補正
機能とを加えたものである。図３は、本発明の実施の形
態２の構成を示すブロック図である。誤差を補正するた
めに、装置及び回路の仕様より十分に精度の良い基準電
圧１及び２を備えている。
形態１に加え、装置及び回路内の部品のバラツキ（初期
誤差）を補正する初期誤差補正機能と、周囲温度の変化
による装置及び回路の誤差を補正する温度ドリフト補正
機能とを加えたものである。図３は、本発明の実施の形
態２の構成を示すブロック図である。誤差を補正するた
めに、装置及び回路の仕様より十分に精度の良い基準電
圧１及び２を備えている。
【００２５】まず、初期誤差補正機能について説明す
る。基準電圧１及び２は予め決められた電圧であり、ア
ナログ入力信号範囲の下限または下限に近い電圧（基準
電圧１とする）と上限または上限に近い電圧（基準電圧
２とする）を備えている。この基準電圧１及び２の電圧
は予め決められており、Ａ／Ｄ変換回路の動作がプログ
ラミングされたファームウェアに、基準電圧１及び２に
相当するＡ／Ｄ変換値の理論値が組み込まれている。
る。基準電圧１及び２は予め決められた電圧であり、ア
ナログ入力信号範囲の下限または下限に近い電圧（基準
電圧１とする）と上限または上限に近い電圧（基準電圧
２とする）を備えている。この基準電圧１及び２の電圧
は予め決められており、Ａ／Ｄ変換回路の動作がプログ
ラミングされたファームウェアに、基準電圧１及び２に
相当するＡ／Ｄ変換値の理論値が組み込まれている。
【００２６】ＭＰＵ４は電源ＯＮ時にＳＷ１を切替え、
基準電圧１及び２のＡ／Ｄ変換値を取込み、ファームウ
ェアに予め組み込まれた値と電源ＯＮ時の基準電圧１及
び２のＡ／Ｄ変換値の差（誤差）を求め、比較回路２よ
り出力されたディジタル値Ｓ４に対してこの誤差分の補
正をかけて補正ディジタル信号を出力するものである。
なお、比較回路２において、テスト指令が入力されない
通常動作時に、ＭＰＵ４が予めデータテーブルに対して
演算格納しているＡ／Ｄ変換値と、Ａ／Ｄ変換部１より
出力される生ディジタル値Ｓ３との比較を行い、一致し
たアドレスをディジタル値Ｓ４として出力する点は、上
述した実施の形態１と同様である。初期誤差の要因は、
Ａ／Ｄ変換部の部品のバラツキである。本例では、アナ
ログ入力信号と基準電圧１及び２が同一Ａ／Ｄ変換部１
により変換されるため、上記の補正によりアナログ信号
入力時の初期誤差を補正することが可能になる。
基準電圧１及び２のＡ／Ｄ変換値を取込み、ファームウ
ェアに予め組み込まれた値と電源ＯＮ時の基準電圧１及
び２のＡ／Ｄ変換値の差（誤差）を求め、比較回路２よ
り出力されたディジタル値Ｓ４に対してこの誤差分の補
正をかけて補正ディジタル信号を出力するものである。
なお、比較回路２において、テスト指令が入力されない
通常動作時に、ＭＰＵ４が予めデータテーブルに対して
演算格納しているＡ／Ｄ変換値と、Ａ／Ｄ変換部１より
出力される生ディジタル値Ｓ３との比較を行い、一致し
たアドレスをディジタル値Ｓ４として出力する点は、上
述した実施の形態１と同様である。初期誤差の要因は、
Ａ／Ｄ変換部の部品のバラツキである。本例では、アナ
ログ入力信号と基準電圧１及び２が同一Ａ／Ｄ変換部１
により変換されるため、上記の補正によりアナログ信号
入力時の初期誤差を補正することが可能になる。
【００２７】図４に示されるＡ／Ｄ変換特性の誤差を示
す図を用いて初期誤差の補正方法を説明する。Ａ／Ｄ変
換部の部品のバラツキにより、Ａ／Ｄ変換特性は図４の
ように変化する。この時、 基準電圧１のＡ／Ｄ変換値： Ｄ１→Ｄ１’ 基準電圧２のＡ／Ｄ変換値： Ｄ２→Ｄ２’ へと変化する。
す図を用いて初期誤差の補正方法を説明する。Ａ／Ｄ変
換部の部品のバラツキにより、Ａ／Ｄ変換特性は図４の
ように変化する。この時、 基準電圧１のＡ／Ｄ変換値： Ｄ１→Ｄ１’ 基準電圧２のＡ／Ｄ変換値： Ｄ２→Ｄ２’ へと変化する。
【００２８】補正は、以下の計算によりデータテーブル
を作り直すことにより実現される。 Ｘ＝（Ｄ１’）−（Ｄ１） Ｙ＝（Ｄ２’− Ｄ１’）／（ Ｄ２−Ｄ１） とすると、データテーブルのＡＤ番地に格納するデータ
（Ｄin）は（式３）を変形した以下の式により求まる。 Ｄin＝[{（Ｄgain−Ｄoffset）／分解能}／Ｙ]×ＡＤ＋
（Ｄoffset−Ｘ）
を作り直すことにより実現される。 Ｘ＝（Ｄ１’）−（Ｄ１） Ｙ＝（Ｄ２’− Ｄ１’）／（ Ｄ２−Ｄ１） とすると、データテーブルのＡＤ番地に格納するデータ
（Ｄin）は（式３）を変形した以下の式により求まる。 Ｄin＝[{（Ｄgain−Ｄoffset）／分解能}／Ｙ]×ＡＤ＋
（Ｄoffset−Ｘ）
【００２９】なお、初期誤差は部品が持っている特性の
バラツキなため、初期誤差の補正処理は電源ＯＮ時に一
回行ない、初期誤差を考慮したデータテーブルを作成
し、該データテーブルに基づき上述した実施の形態１の
動作を行なう。
バラツキなため、初期誤差の補正処理は電源ＯＮ時に一
回行ない、初期誤差を考慮したデータテーブルを作成
し、該データテーブルに基づき上述した実施の形態１の
動作を行なう。
【００３０】次に、温度ドリフト補正機能について説明
する。Ａ／Ｄ変換部１は周囲温度の変化による影響を受
けやすい。そこで、本実施の形態では、アナログ入力信
号範囲の下限または下限に近い電圧（基準電圧１とす
る）と上限または上限に近い電圧（基準電圧２とする）
を備えており、ＭＰＵ４がＳＷ１を基準電圧１及び２に
切換えることによりＡ／Ｄ変換回路のファームウェアに
組み込まれている基準電圧１及び２に相当するＡ／Ｄ変
換値からの変化量を求める。
する。Ａ／Ｄ変換部１は周囲温度の変化による影響を受
けやすい。そこで、本実施の形態では、アナログ入力信
号範囲の下限または下限に近い電圧（基準電圧１とす
る）と上限または上限に近い電圧（基準電圧２とする）
を備えており、ＭＰＵ４がＳＷ１を基準電圧１及び２に
切換えることによりＡ／Ｄ変換回路のファームウェアに
組み込まれている基準電圧１及び２に相当するＡ／Ｄ変
換値からの変化量を求める。
【００３１】データテーブルは初期誤差補正機能により
作成されており、上記変化量の補正をかけることによ
り、周囲温度の変化による誤差（温度ドリフト誤差）を
補正することが可能となる。
作成されており、上記変化量の補正をかけることによ
り、周囲温度の変化による誤差（温度ドリフト誤差）を
補正することが可能となる。
【００３２】図５に示されるＡ／Ｄ変換特性の誤差を示
す図を用いて温度ドリフト誤差の補正方法を説明する。
周囲温度の変化により、Ａ／Ｄ変換特性は図５のように
変化する。この時、 基準電圧１のＡ／Ｄ変換値： Ｄ１→Ｄ１’ 基準電圧２のＡ／Ｄ変換値： Ｄ２→Ｄ２’ へと変化する。
す図を用いて温度ドリフト誤差の補正方法を説明する。
周囲温度の変化により、Ａ／Ｄ変換特性は図５のように
変化する。この時、 基準電圧１のＡ／Ｄ変換値： Ｄ１→Ｄ１’ 基準電圧２のＡ／Ｄ変換値： Ｄ２→Ｄ２’ へと変化する。
【００３３】補正は （基準電圧１のＡ／Ｄ変換値の変化分）＝（Ｄ１’）−
（Ｄ１） を求め、Ａ’をＡに戻し、次に （傾きの変化）＝（Ｄ２’−Ｄ１’）／（Ｄ２−Ｄ１） を求め、Ｂ’をＢに戻す計算を行う。これを図で表すと
図６のようになる。
（Ｄ１） を求め、Ａ’をＡに戻し、次に （傾きの変化）＝（Ｄ２’−Ｄ１’）／（Ｄ２−Ｄ１） を求め、Ｂ’をＢに戻す計算を行う。これを図で表すと
図６のようになる。
【００３４】具体的にはＭＰＵ４が以下の〜の処理
を実行する。 Ｃ＝（Ａ／Ｄ変換値）−{（Ｄ１’）−（Ｄ１）}を
計算 “Ｃ”と一致する“データテーブルのアドレスＡ
Ｄ”を検索 Ｄ＝ＡＤ／{（Ｄ２’−Ｄ１’）／（Ｄ２−Ｄ１）}
を計算 Ｄを補正ディジタル値として出力 ＭＰＵ４がこの計算を実行することにより周囲温度の変
化による誤差を補正する。
を実行する。 Ｃ＝（Ａ／Ｄ変換値）−{（Ｄ１’）−（Ｄ１）}を
計算 “Ｃ”と一致する“データテーブルのアドレスＡ
Ｄ”を検索 Ｄ＝ＡＤ／{（Ｄ２’−Ｄ１’）／（Ｄ２−Ｄ１）}
を計算 Ｄを補正ディジタル値として出力 ＭＰＵ４がこの計算を実行することにより周囲温度の変
化による誤差を補正する。
【００３５】本実施の形態によれば、電源ＯＮ時に部品
が有している特性のバラツキのための初期誤差補正を行
ない、データテーブルを修正すると共に、データテーブ
ルから出力されたディジタル値を周囲温度変化による誤
差を補正すべくＭＰＵが演算するので、上述した実施の
形態１の効果に加え、精度の良いＡ／Ｄ変換を行なうこ
とができる。
が有している特性のバラツキのための初期誤差補正を行
ない、データテーブルを修正すると共に、データテーブ
ルから出力されたディジタル値を周囲温度変化による誤
差を補正すべくＭＰＵが演算するので、上述した実施の
形態１の効果に加え、精度の良いＡ／Ｄ変換を行なうこ
とができる。
【００３６】実施の形態３．図７は、本実施の形態に係
わるＤ／Ａ変換装置のブロック図である。図において、
６は例えばユーザによるスイッチ入力等によるテスト指
令Ｓ６を入力することにより、Ｄ／Ａ変換部７に対して
オフセットディジタル値及びゲインディジタル値をテス
トディジタル値Ｓ７として出力するＭＰＵ、７はテスト
指令Ｓ６が入力されたテストモード時はテストディジタ
ル値Ｓ７に基づきアナログ信号を生成し、テスト指令Ｓ
６が入力されない通常モード時はディジタル変換値に基
づきアナログ信号を生成するＤ／Ａ変換部、８はデータ
テーブルが格納された不揮発性メモリである。
わるＤ／Ａ変換装置のブロック図である。図において、
６は例えばユーザによるスイッチ入力等によるテスト指
令Ｓ６を入力することにより、Ｄ／Ａ変換部７に対して
オフセットディジタル値及びゲインディジタル値をテス
トディジタル値Ｓ７として出力するＭＰＵ、７はテスト
指令Ｓ６が入力されたテストモード時はテストディジタ
ル値Ｓ７に基づきアナログ信号を生成し、テスト指令Ｓ
６が入力されない通常モード時はディジタル変換値に基
づきアナログ信号を生成するＤ／Ａ変換部、８はデータ
テーブルが格納された不揮発性メモリである。
【００３７】ここで、通常Ｄ／Ａ変換特性はオフセット
／ゲイン調整をする必要があり、この調整はテスト指令
Ｓ６を入力することにより以下のように実行される。テ
スト指令Ｓ６が入力されると、Ｄ／Ａ変換部７へはＭＰ
Ｕ６から出力されるテストディジタル値Ｓ７が入力さ
れ、このテストディジタル値Ｓ７は、テスト指令Ｓ６と
同様にユーザによるスイッチ等の調整によりＭＰＵ６に
入力されるＵＰ／ＤＯＷＮ指令により増減され、それに
よりＤ／Ａ変換部より出力されるアナログ信号も増減す
る。
／ゲイン調整をする必要があり、この調整はテスト指令
Ｓ６を入力することにより以下のように実行される。テ
スト指令Ｓ６が入力されると、Ｄ／Ａ変換部７へはＭＰ
Ｕ６から出力されるテストディジタル値Ｓ７が入力さ
れ、このテストディジタル値Ｓ７は、テスト指令Ｓ６と
同様にユーザによるスイッチ等の調整によりＭＰＵ６に
入力されるＵＰ／ＤＯＷＮ指令により増減され、それに
よりＤ／Ａ変換部より出力されるアナログ信号も増減す
る。
【００３８】ここで、図８に示すオフセットディジタル
値の時に基準電圧Ｖ１を出力するオフセット調整と、ゲ
インディジタル値の時に基準電圧Ｖ２を出力するゲイン
調整を行なうべく、テスト指令Ｓ６が入力された際に、
予め決められた固定値のオフセットディジタル値入力時
に基づき、Ｄ／Ａ変換部７より基準電圧Ｖ１を出力する
ように、ＭＰＵ６に入力されるＵＰ／ＤＯＷＮ指令に基
づきテストディジタル値Ｓ７としてのに基準ディジタル
変換値Ｄ１を増減させる。また、テスト指令Ｓ６が入力
された際に、予め決められた固定値のゲインディジタル
値入力時に基づき、Ｄ／Ａ変換部７より基準電圧Ｖ２を
出力するように、ＭＰＵ６に入力されるＵＰ／ＤＯＷＮ
指令に基づきテストディジタル値Ｓ７としてのに基準デ
ィジタル変換値Ｄ２を増減させる。そして、基準ディジ
タル変換値Ｄ１及びＤ２はテスト指令Ｓ６完了時、不揮
発性メモリ８に格納される。これにより、電源ＯＮ／Ｏ
ＦＦ時に毎回オフセット／ゲイン調整を行う必要がなく
なり、電源ＯＮ時に不揮発性メモリに格納された基準デ
ィジタル変換値Ｄ１及びＤ２をもとにデータテーブルを
作成することができる。
値の時に基準電圧Ｖ１を出力するオフセット調整と、ゲ
インディジタル値の時に基準電圧Ｖ２を出力するゲイン
調整を行なうべく、テスト指令Ｓ６が入力された際に、
予め決められた固定値のオフセットディジタル値入力時
に基づき、Ｄ／Ａ変換部７より基準電圧Ｖ１を出力する
ように、ＭＰＵ６に入力されるＵＰ／ＤＯＷＮ指令に基
づきテストディジタル値Ｓ７としてのに基準ディジタル
変換値Ｄ１を増減させる。また、テスト指令Ｓ６が入力
された際に、予め決められた固定値のゲインディジタル
値入力時に基づき、Ｄ／Ａ変換部７より基準電圧Ｖ２を
出力するように、ＭＰＵ６に入力されるＵＰ／ＤＯＷＮ
指令に基づきテストディジタル値Ｓ７としてのに基準デ
ィジタル変換値Ｄ２を増減させる。そして、基準ディジ
タル変換値Ｄ１及びＤ２はテスト指令Ｓ６完了時、不揮
発性メモリ８に格納される。これにより、電源ＯＮ／Ｏ
ＦＦ時に毎回オフセット／ゲイン調整を行う必要がなく
なり、電源ＯＮ時に不揮発性メモリに格納された基準デ
ィジタル変換値Ｄ１及びＤ２をもとにデータテーブルを
作成することができる。
【００３９】このようにして、Ｄ１とＤ２を決定するこ
とによりディジタル値Ａに相当するディジタル変換値Ｄ
ａは Ｄａ＝［（Ｄ２−Ｄ１） ／｛（ゲインディジタル値）−（オフセットディジタル値）｝］ ×｛（Ａ−オフセットディジタル値）｝＋Ｄ１ （式４） により導くことができる。ＭＰＵ６は、分解能数分の計
算を実行し、導き出されたディジタル値Ａに相当するデ
ィジタル変換値Ｄａをデータテーブルとして、不揮発性
メモリ８に格納する。ここで、不揮発性メモリ８に格納
されるデータテーブルの構成は、メモリの「アドレス」
＝「ディジタル値」、「データ」＝「ディジタル値に相
当するディジタル変換値」となっている。例えば、ディ
ジタル値１００の時のディジタル変換値が（式４）によ
り２４００となった場合、メモリの１００番地に２４０
０が格納されることになる。
とによりディジタル値Ａに相当するディジタル変換値Ｄ
ａは Ｄａ＝［（Ｄ２−Ｄ１） ／｛（ゲインディジタル値）−（オフセットディジタル値）｝］ ×｛（Ａ−オフセットディジタル値）｝＋Ｄ１ （式４） により導くことができる。ＭＰＵ６は、分解能数分の計
算を実行し、導き出されたディジタル値Ａに相当するデ
ィジタル変換値Ｄａをデータテーブルとして、不揮発性
メモリ８に格納する。ここで、不揮発性メモリ８に格納
されるデータテーブルの構成は、メモリの「アドレス」
＝「ディジタル値」、「データ」＝「ディジタル値に相
当するディジタル変換値」となっている。例えば、ディ
ジタル値１００の時のディジタル変換値が（式４）によ
り２４００となった場合、メモリの１００番地に２４０
０が格納されることになる。
【００４０】従来技術の項目にて説明した図１６と図７
の違いは、基準ディジタル変換値Ｄ１及びＤ２を基にＭ
ＰＵ６は（式４）によりディジタル値Ａに相当するディ
ジタル変換値Ｄａを求め、図９に示すデータテーブルを
メモリに作成しておき、Ｄ／Ａ変換すべきディジタル値
が入力された際に、該ディジタル値をメモリのアドレス
としてデータテーブルにアクセスし、ディジタル値に相
当するアドレスに格納されているディジタル変換値をＤ
／Ａ変換部に送出することによりＤ／Ａ変換毎にディジ
タル変換値をＭＰＵ６が計算する必要がなくなった点で
ある。
の違いは、基準ディジタル変換値Ｄ１及びＤ２を基にＭ
ＰＵ６は（式４）によりディジタル値Ａに相当するディ
ジタル変換値Ｄａを求め、図９に示すデータテーブルを
メモリに作成しておき、Ｄ／Ａ変換すべきディジタル値
が入力された際に、該ディジタル値をメモリのアドレス
としてデータテーブルにアクセスし、ディジタル値に相
当するアドレスに格納されているディジタル変換値をＤ
／Ａ変換部に送出することによりＤ／Ａ変換毎にディジ
タル変換値をＭＰＵ６が計算する必要がなくなった点で
ある。
【００４１】テスト指令時以外の通常Ｄ／Ａ変換は、Ｍ
ＰＵ６に入力されたディジタル値Ａにもとづき、ＭＰＵ
６が不揮発性メモリ８のデータテーブルにアクセスし、
図１０及び１１に示すように、ディジタル値Ａに相当す
るアドレスＡ番地リードを実行し、該アドレスに格納さ
れているデータすなわちディジタル変換値ＤａをＤ／Ａ
変換部７に出力する。そして、Ｄ／Ａ変換部７がこのと
きのメモリの出力データを取込みＤ／Ａ変換することに
よりアナログ信号が出力される。つまり、メモリのリー
ドと同一操作を実行することにより、データテーブルの
アドレスＡ番地に格納されているディジタル変換値Ｄａ
を出力し、ＭＰＵ６のディジタル変換値Ｄａを求めるた
めの演算を省くことができる。
ＰＵ６に入力されたディジタル値Ａにもとづき、ＭＰＵ
６が不揮発性メモリ８のデータテーブルにアクセスし、
図１０及び１１に示すように、ディジタル値Ａに相当す
るアドレスＡ番地リードを実行し、該アドレスに格納さ
れているデータすなわちディジタル変換値ＤａをＤ／Ａ
変換部７に出力する。そして、Ｄ／Ａ変換部７がこのと
きのメモリの出力データを取込みＤ／Ａ変換することに
よりアナログ信号が出力される。つまり、メモリのリー
ドと同一操作を実行することにより、データテーブルの
アドレスＡ番地に格納されているディジタル変換値Ｄａ
を出力し、ＭＰＵ６のディジタル変換値Ｄａを求めるた
めの演算を省くことができる。
【００４２】本実施の形態によれば、ディジタル値Ａに
相当するアナログ出力を出力する場合、ＭＰＵがＤ／Ａ
変換毎に（式４）の計算を実行する必要がなく、メモリ
のリードと同一操作を実行するのみでディジタル変換値
を求めることができる。すなわち、ＭＰＵに負荷をかけ
ることなく、高速に処理を行うことができる。一般的
に、メモリアクセスタイムは数１０ｎＳであり、この時
間でＤ／Ａ変換ができＭＰＵの性能に依存しない。
相当するアナログ出力を出力する場合、ＭＰＵがＤ／Ａ
変換毎に（式４）の計算を実行する必要がなく、メモリ
のリードと同一操作を実行するのみでディジタル変換値
を求めることができる。すなわち、ＭＰＵに負荷をかけ
ることなく、高速に処理を行うことができる。一般的
に、メモリアクセスタイムは数１０ｎＳであり、この時
間でＤ／Ａ変換ができＭＰＵの性能に依存しない。
【００４３】実施の形態４．本実施の形態４では、実施
の形態２で説明した部品のバラツキ、周囲温度変化の誤
差影響を補正する誤差補正機能付Ａ／Ｄ変換回路を設
け、該誤差補正機能付Ａ／Ｄ変換回路からの誤差補正さ
れた補正ディジタル信号に基づき、Ｄ／Ａ変換回路にお
ける部品のバラツキによる初期誤差及び周囲温度の変動
の影響による誤差を補正するものである。
の形態２で説明した部品のバラツキ、周囲温度変化の誤
差影響を補正する誤差補正機能付Ａ／Ｄ変換回路を設
け、該誤差補正機能付Ａ／Ｄ変換回路からの誤差補正さ
れた補正ディジタル信号に基づき、Ｄ／Ａ変換回路にお
ける部品のバラツキによる初期誤差及び周囲温度の変動
の影響による誤差を補正するものである。
【００４４】図１２は、本発明の構成を示すブロック図
である。図において、８は該誤差補正機能付Ａ／Ｄ変換
回路、９は入力されたディジタル信号をアナログ信号に
変換するＤ／Ａ変換回路、１０はＤ／Ａ変換部の誤差の
補正計算を実行するＭＰＵである。
である。図において、８は該誤差補正機能付Ａ／Ｄ変換
回路、９は入力されたディジタル信号をアナログ信号に
変換するＤ／Ａ変換回路、１０はＤ／Ａ変換部の誤差の
補正計算を実行するＭＰＵである。
【００４５】一般に、Ｄ／Ａ変換回路９は、部品のバラ
ツキによる初期誤差及び周囲温度の変動の影響による誤
差が発生する。そこで、実施の形態３で説明したＤ／Ａ
変換回路９から出力されるアナログ信号を、スイッチＳ
Ｗ２を切り換えることにより、実施の形態２で説明した
誤差補正機能付Ａ／Ｄ変換回路８に入力し、誤差補正が
された補正ディジタル信号を取り出す。なお、実施の形
態２で説明した如く、Ａ／Ｄ変換回路に対しても部品の
バラツキによる初期誤差及び周囲温度の変化に伴う誤差
が発生するが、補正がかけられており、誤差補正がされ
た補正ディジタル信号が出力される。
ツキによる初期誤差及び周囲温度の変動の影響による誤
差が発生する。そこで、実施の形態３で説明したＤ／Ａ
変換回路９から出力されるアナログ信号を、スイッチＳ
Ｗ２を切り換えることにより、実施の形態２で説明した
誤差補正機能付Ａ／Ｄ変換回路８に入力し、誤差補正が
された補正ディジタル信号を取り出す。なお、実施の形
態２で説明した如く、Ａ／Ｄ変換回路に対しても部品の
バラツキによる初期誤差及び周囲温度の変化に伴う誤差
が発生するが、補正がかけられており、誤差補正がされ
た補正ディジタル信号が出力される。
【００４６】この誤差補正機能付Ａ／Ｄ変換回路８から
出力された補正ディジタル信号と、Ｄ／Ａ変換回路９に
て変換する前のディジタル値（Ｄ／Ａ変換回路にＤ／Ａ
変換すべく入力されたディジタル値）とを比較すること
により、その変動分がＤ／Ａ変換回路９の誤差となる。
出力された補正ディジタル信号と、Ｄ／Ａ変換回路９に
て変換する前のディジタル値（Ｄ／Ａ変換回路にＤ／Ａ
変換すべく入力されたディジタル値）とを比較すること
により、その変動分がＤ／Ａ変換回路９の誤差となる。
【００４７】ディジタル値ＳがＤ／Ａ変換回路９に入力
された場合、Ｄ／Ａ変換回路内部の誤差によりディジタ
ル値Ｓはディジタル値Ｓ１に変化して、Ｄ／Ａ変換が行
なわれてしまう。ここで、仮にディジタル値Ｓ１をＤ／
Ａ変換したアナログ値をＴ１とすると、このアナログ値
Ｔ１が誤差補正機能付Ａ／Ｄ変換回路８によりＡ／Ｄ変
換される際には誤差が補正されるので、アナログ値Ｔ１
に対応したディジタル値Ｓ１が誤差補正機能付Ａ／Ｄ変
換回路８から出力される。すなわち、Ｄ／Ａ変換回路９
に入力された本来のディジタル値Ｓと、誤差補正機能付
Ａ／Ｄ変換回路８により変換されたディジタル値Ｓ１と
を比較することにより、Ｄ／Ａ変換回路９で発生した誤
差を検出することができる。
された場合、Ｄ／Ａ変換回路内部の誤差によりディジタ
ル値Ｓはディジタル値Ｓ１に変化して、Ｄ／Ａ変換が行
なわれてしまう。ここで、仮にディジタル値Ｓ１をＤ／
Ａ変換したアナログ値をＴ１とすると、このアナログ値
Ｔ１が誤差補正機能付Ａ／Ｄ変換回路８によりＡ／Ｄ変
換される際には誤差が補正されるので、アナログ値Ｔ１
に対応したディジタル値Ｓ１が誤差補正機能付Ａ／Ｄ変
換回路８から出力される。すなわち、Ｄ／Ａ変換回路９
に入力された本来のディジタル値Ｓと、誤差補正機能付
Ａ／Ｄ変換回路８により変換されたディジタル値Ｓ１と
を比較することにより、Ｄ／Ａ変換回路９で発生した誤
差を検出することができる。
【００４８】これをもとに、Ｄ／Ａ変換回路９に入力す
るディジタル値に対して補正をかけることによりＤ／Ａ
変換回路部９の誤差も取り除くことができ、全体として
誤差の無いＤ／Ａ変換回路９を実現する。
るディジタル値に対して補正をかけることによりＤ／Ａ
変換回路部９の誤差も取り除くことができ、全体として
誤差の無いＤ／Ａ変換回路９を実現する。
【００４９】次に、Ｄ／Ａ変換回路９の誤差により、図
１３に示されるようなＡ／Ｄ変換特性の誤差が発生した
場合を例にとり補正方法を説明する。Ｄ／Ａ変換回路９
の部品のバラツキ及び周囲温度の変化により、誤差のな
いＡ／Ｄ変換回路で変換されたＡ／Ｄ変換特性は図１３
のように変化する。
１３に示されるようなＡ／Ｄ変換特性の誤差が発生した
場合を例にとり補正方法を説明する。Ｄ／Ａ変換回路９
の部品のバラツキ及び周囲温度の変化により、誤差のな
いＡ／Ｄ変換回路で変換されたＡ／Ｄ変換特性は図１３
のように変化する。
【００５０】ＭＰＵ１０は誤差補正を以下のように行な
う。ＳＷ２を誤差補正機能付Ａ／Ｄ変換回路側８へ切替
え、テストディジタル値としてＤ１とＤ２をＭＰＵ１０
はＤ／Ａ変換回路９に出力する。Ａ／Ｄ変換回路８とＤ
／Ａ変換回路９の分解能は同一にしておくことにより、
Ａ／Ｄ変換回路８には誤差が補正されているため、Ｄ／
Ａ変換回路９に誤差が無い場合Ａ／Ｄ変換値はＤ１およ
びＤ２となる。Ｄ／Ａ変換回路９の誤差がある場合は、
図１３のようにＡ／Ｄ変換値が Ｄ１→Ｄ１' Ｄ２→Ｄ２' に変化する。ＭＰＵ１０はこの変化を基に、以下の計算
式によりディジタル値を補正ディジタル値に計算し直し
てＤ／Ａ変換回路９に出力する。 （補正ディジタル値）＝{（ディジタル値）−（Ｄ１−
Ｄ１'）｝／｛（Ｄ２'−Ｄ１'）／（Ｄ２−Ｄ１）｝＋
Ｄ１ この補正ディジタル値をＤ／Ａ変換回路９で上述した実
施の形態３の如くアナログ値に変換することにより誤差
のないアナログ出力を得ることができる。なお、スイッ
チＳＷ２の切換えのタイミングは、部品のバラツキ等に
よる初期誤差を検出するために電源ＯＮ時に切換え補正
を行なうと共に、適宜、温度変化に応じて切換えればよ
い。
う。ＳＷ２を誤差補正機能付Ａ／Ｄ変換回路側８へ切替
え、テストディジタル値としてＤ１とＤ２をＭＰＵ１０
はＤ／Ａ変換回路９に出力する。Ａ／Ｄ変換回路８とＤ
／Ａ変換回路９の分解能は同一にしておくことにより、
Ａ／Ｄ変換回路８には誤差が補正されているため、Ｄ／
Ａ変換回路９に誤差が無い場合Ａ／Ｄ変換値はＤ１およ
びＤ２となる。Ｄ／Ａ変換回路９の誤差がある場合は、
図１３のようにＡ／Ｄ変換値が Ｄ１→Ｄ１' Ｄ２→Ｄ２' に変化する。ＭＰＵ１０はこの変化を基に、以下の計算
式によりディジタル値を補正ディジタル値に計算し直し
てＤ／Ａ変換回路９に出力する。 （補正ディジタル値）＝{（ディジタル値）−（Ｄ１−
Ｄ１'）｝／｛（Ｄ２'−Ｄ１'）／（Ｄ２−Ｄ１）｝＋
Ｄ１ この補正ディジタル値をＤ／Ａ変換回路９で上述した実
施の形態３の如くアナログ値に変換することにより誤差
のないアナログ出力を得ることができる。なお、スイッ
チＳＷ２の切換えのタイミングは、部品のバラツキ等に
よる初期誤差を検出するために電源ＯＮ時に切換え補正
を行なうと共に、適宜、温度変化に応じて切換えればよ
い。
【００５１】
【発明の効果】本発明によれば、Ａ／Ｄ変換のスケーリ
ング処理をＭＰＵが実行する必要がなくなるため、ＭＰ
Ｕの性能に依存せずＡ／Ｄ変換のスケーリング処理の高
速化を実現できる。
ング処理をＭＰＵが実行する必要がなくなるため、ＭＰ
Ｕの性能に依存せずＡ／Ｄ変換のスケーリング処理の高
速化を実現できる。
【００５２】また、Ａ／Ｄ変換の誤差補正を自動的に行
なうため、装置１台毎の誤差補正及び実使用環境（温
度）での誤差補正が不要となる。
なうため、装置１台毎の誤差補正及び実使用環境（温
度）での誤差補正が不要となる。
【００５３】また、ディジタル信号をアナログ信号の分
解能に合った値に変換する処理をＭＰＵが実行する必要
がなくなるため、ＭＰＵの性能に依存せずＤ／Ａ変換の
高速化を実現できる。
解能に合った値に変換する処理をＭＰＵが実行する必要
がなくなるため、ＭＰＵの性能に依存せずＤ／Ａ変換の
高速化を実現できる。
【００５４】また、Ｄ／Ａ変換の誤差補正を自動的に行
なうため、装置１台毎の誤差補正及び実使用環境（温
度）での誤差補正が不要となる。
なうため、装置１台毎の誤差補正及び実使用環境（温
度）での誤差補正が不要となる。
【図１】 本発明のＡ／Ｄ変換装置のＡ／Ｄ変換部の構
成を示す構成図である。
成を示す構成図である。
【図２】 Ａ／Ｄ変換装置のデータテーブルの内容を示
す図である。
す図である。
【図３】 自動誤差補正Ａ／Ｄ変換装置のＡ／Ｄ変換部
の構成を示す構成図である。
の構成を示す構成図である。
【図４】 Ａ／Ｄ変換特性の初期誤差を示すグラフであ
る。
る。
【図５】 Ａ／Ｄ変換特性の誤差を示すグラフである。
【図６】 Ａ／Ｄ変換特性の誤差補正を示すグラフであ
る。
る。
【図７】 本発明のＤ／Ａ変換装置のＤ／Ａ変換部の構
成を示す構成図である。
成を示す構成図である。
【図８】 Ｄ／Ａ変換装置のデジタル値変換方法を示す
グラフである。
グラフである。
【図９】 Ｄ／Ａ変換装置のデータテーブルの内容を示
す図である。
す図である。
【図１０】 Ｄ／Ａ変換装置のデジタル値変換方法を示
す図である。
す図である。
【図１１】 Ｄ／Ａ変換装置のデジタル値変換タイミン
グ図である。
グ図である。
【図１２】 自動誤差補正Ｄ／Ａ変換装置を示した図で
ある。
ある。
【図１３】 Ｄ／Ａ変換特性の誤差補正を示すグラフで
ある。
ある。
【図１４】 従来のＡ／Ｄ変換装置のＡ／Ｄ変換部の構
成を示す構成図である。
成を示す構成図である。
【図１５】 Ａ／Ｄ変換のスケーリングを示すグラフで
ある。
ある。
【図１６】 従来のＤ／Ａ変換装置のＤ／Ａ変換部の構
成を示す構成図である。
成を示す構成図である。
【図１７】 Ｄ／Ａ変換のディジタル値補正を示すグラ
フである。
フである。
１ Ａ／Ｄ変換部、２ 比較回路、３ データテーブ
ル、４ ＭＰＵ、５ 不揮発性メモリ、６ ＭＰＵ、７
Ｄ／Ａ変換部、８ データテーブル、９ 不揮発性メ
モリ。
ル、４ ＭＰＵ、５ 不揮発性メモリ、６ ＭＰＵ、７
Ｄ／Ａ変換部、８ データテーブル、９ 不揮発性メ
モリ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊丹 伸司 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J022 AA01 AC04 BA01 CB01 CD02 CF01 CF07
Claims (6)
- 【請求項１】 入力されるアナログ信号を生ディジタル
値に変換するＡ／Ｄ変換部と、 基準アナログ信号を上記Ａ／Ｄ変換部により変換された
基準ディジタル値を用いて、出力すべきディジタル値に
対応したＡ／Ｄ変換値を上記ディジタル値毎に予め算出
する制御手段と、 この制御手段により算出されたＡ／Ｄ変換値を、アドレ
スがディジタル値に相当する形式で格納したデータテー
ブルと、 Ａ／Ｄ変換部によりアナログ信号から変換された生ディ
ジタル信号と上記データテーブルにおけるＡ／Ｄ変換値
とを比較し、内容が一致したアドレスをディジタル値と
して出力する比較回路と、を備えたことを特徴としたＡ
／Ｄ変換回路。 - 【請求項２】 制御手段による算出は、テスト指令が入
力された際のアナログ信号を基準アナログ信号として変
換されたＤgain及びＤoffsetからなる基準ディジタル値
を用い、データテーブルのアドレスＡＤに格納するＡ／
Ｄ変換値Ｄinを Ｄin＝｛（Ｄgain−Ｄoffset）／分解能｝×ＡＤ＋Ｄof
fset により求めることを特徴とする請求項１に記載のＡ／Ｄ
変換回路。 - 【請求項３】 基準電圧をＡ／Ｄ変換部に入力した際に
出力されるＡ／Ｄ変換値と、予め基準電圧に対応して出
力されるであろう理論Ａ／Ｄ変換値とを比較し、上記Ａ
／Ｄ変換部の回路誤差を検出し、誤差を自動補正するこ
とを特徴とした請求項１または２に記載のＡ／Ｄ変換回
路。 - 【請求項４】 入力されるディジタル値をアナログ信号
に変換するＤ／Ａ変換部と、 オフセットディジタル値及びゲインディジタル値からな
るテストディジタル値が上記Ｄ／Ａ変換部に入力された
際に、上記Ｄ／Ａ変換部より所定の基準電圧を出力すべ
くオフセット／ゲイン調整されたディジタル変換値を用
いて、上記Ｄ／Ａ変換部に出力するディジタル変換値を
上記ディジタル値毎に予め算出する制御手段と、 この制御手段により算出されたディジタル変換値を、ア
ドレスがディジタル値に相当する形式で格納したデータ
テーブルと、 を備え、データテーブルメモリに対して、入力される上
記ディジタル値に基づきリードアドレスを指定すること
により上記ディジタル変換値はリードデータとして出力
され、このデータをもとにＤ／Ａ変換行うことを特徴と
するＤ／Ａ変換回路。 - 【請求項５】 制御手段による算出は、オフセット／ゲ
イン調整されたＤ１及びＤ２からなるディジタル変換
値、及び、データテーブルのアドレスに格納するディジ
タル値Ａを用い、ディジタル変換値Ｄａを Ｄａ＝［（Ｄ２−Ｄ１）／｛（ゲインディジタル値）−
（オフセットディジタル値）｝］×｛（Ａ−オフセット
ディジタル値）｝＋Ｄ１ により求めることを特徴とする請求項４に記載のＤ／Ａ
変換回路。 - 【請求項６】 入力されるディジタル値に基づきＤ／Ａ
変換され出力されるアナログ信号を、所定のスイッチを
切り換えることによりＡ／Ｄ変換回路にて再度Ａ／Ｄ変
換を行ない、該Ａ／Ｄ変換回路より出力される補正ディ
ジタル値と上記ディジタル値とを比較し、Ｄ／Ａ変換部
の誤差を検出して誤差を自動補正することを特徴とした
請求項４または５に記載のＤ／Ａ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24439699A JP3403127B2 (ja) | 1999-06-04 | 1999-08-31 | Ａ／ｄ変換回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-157318 | 1999-06-04 | ||
| JP15731899 | 1999-06-04 | ||
| JP24439699A JP3403127B2 (ja) | 1999-06-04 | 1999-08-31 | Ａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053608A true JP2001053608A (ja) | 2001-02-23 |
| JP3403127B2 JP3403127B2 (ja) | 2003-05-06 |
Family
ID=26484812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24439699A Expired - Fee Related JP3403127B2 (ja) | 1999-06-04 | 1999-08-31 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3403127B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279839A (ja) * | 2005-03-30 | 2006-10-12 | Denso Corp | Ａ／ｄ変換装置、およびａ／ｄ変換装置を備えたセンサ装置 |
| JP2008084394A (ja) * | 2006-09-26 | 2008-04-10 | Teac Corp | Ａ／ｄ変換回路及び光ディスク装置 |
| JP2009115914A (ja) * | 2007-11-02 | 2009-05-28 | Brother Ind Ltd | 電源装置及び画像形成装置 |
| JP2010246011A (ja) * | 2009-04-09 | 2010-10-28 | Olympus Corp | Ａ／ｄ変換装置 |
| JP2011520352A (ja) * | 2008-05-02 | 2011-07-14 | アナログ ディヴァイスィズ インク | 出力抵抗の端子間公差補正のためのｒｄａｃを較正するための方法および装置 |
| WO2020255218A1 (ja) * | 2019-06-17 | 2020-12-24 | 三菱電機株式会社 | アナログデジタル変換装置およびアナログデジタル変換装置の制御プログラム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101209987B1 (ko) * | 2009-05-29 | 2012-12-07 | 미쓰비시덴키 가부시키가이샤 | 아날로그 유니트 |
-
1999
- 1999-08-31 JP JP24439699A patent/JP3403127B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006279839A (ja) * | 2005-03-30 | 2006-10-12 | Denso Corp | Ａ／ｄ変換装置、およびａ／ｄ変換装置を備えたセンサ装置 |
| US7844102B2 (en) | 2005-03-30 | 2010-11-30 | Denso Corporation | Analog-to-digital conversion apparatus and sensing apparatus having the same |
| JP4682668B2 (ja) * | 2005-03-30 | 2011-05-11 | 株式会社デンソー | Ａ／ｄ変換装置、およびａ／ｄ変換装置を備えたセンサ装置 |
| JP2008084394A (ja) * | 2006-09-26 | 2008-04-10 | Teac Corp | Ａ／ｄ変換回路及び光ディスク装置 |
| JP2009115914A (ja) * | 2007-11-02 | 2009-05-28 | Brother Ind Ltd | 電源装置及び画像形成装置 |
| JP2011520352A (ja) * | 2008-05-02 | 2011-07-14 | アナログ ディヴァイスィズ インク | 出力抵抗の端子間公差補正のためのｒｄａｃを較正するための方法および装置 |
| JP2010246011A (ja) * | 2009-04-09 | 2010-10-28 | Olympus Corp | Ａ／ｄ変換装置 |
| WO2020255218A1 (ja) * | 2019-06-17 | 2020-12-24 | 三菱電機株式会社 | アナログデジタル変換装置およびアナログデジタル変換装置の制御プログラム |
| JP6865911B1 (ja) * | 2019-06-17 | 2021-04-28 | 三菱電機株式会社 | アナログデジタル変換装置およびアナログデジタル変換装置の制御プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3403127B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20120088603A (ko) | 싱글-램프 아날로그-디지털 변환기를 이용한 ｃｍｏｓ 이미지 센서를 위한 연속 램프 발생기 설계 및 그 교정 | |
| JP5159951B2 (ja) | アナログユニット | |
| JP3403127B2 (ja) | Ａ／ｄ変換回路 | |
| US20050225470A1 (en) | Digitally self-calibrating pipeline adc and controlling method thereof | |
| JP4897365B2 (ja) | レギュレータ | |
| US10027285B2 (en) | Semiconductor device | |
| JPH09264759A (ja) | エンコーダの信号補正方法および装置 | |
| JP4751343B2 (ja) | Ａ／ｄ変換装置 | |
| JPS5897919A (ja) | 多重スロ−プ積分形ａｄ変換器の校正方法 | |
| JP2009053110A (ja) | センサ装置 | |
| US10623011B2 (en) | Successive approximation analog-to-digital converter and calibration method thereof | |
| JP2621058B2 (ja) | デジタル制御形温度補償水晶発振器 | |
| JP4163570B2 (ja) | Ａ／ｄ変換器 | |
| KR101175230B1 (ko) | 아날로그 디지탈 변환 장치 | |
| US6919835B2 (en) | Infinite electronic integrator | |
| US20220149853A1 (en) | Analog-to-digital converter | |
| JPH11136114A (ja) | 光電スイッチ | |
| US20060245130A1 (en) | Delay circuit | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| JP5425288B2 (ja) | アナログユニット | |
| KR100674906B1 (ko) | 듀티 사이클을 소정의 값으로 교정하고 유지하는 듀티사이클 교정회로 및 듀티 사이클 교정방법 | |
| JPH07264081A (ja) | 送信出力制御回路 | |
| KR19990016226A (ko) | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 | |
| JP4830866B2 (ja) | 離散変換回路 | |
| JPH1188165A (ja) | アナログ信号の入力装置及びその入力方法ならびに記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |