JPH07264081A - 送信出力制御回路 - Google Patents
送信出力制御回路Info
- Publication number
- JPH07264081A JPH07264081A JP5011494A JP5011494A JPH07264081A JP H07264081 A JPH07264081 A JP H07264081A JP 5011494 A JP5011494 A JP 5011494A JP 5011494 A JP5011494 A JP 5011494A JP H07264081 A JPH07264081 A JP H07264081A
- Authority
- JP
- Japan
- Prior art keywords
- output
- value
- reference voltage
- detection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmitters (AREA)
Abstract
(57)【要約】
【目的】送信出力信号のあらゆる原因による変動を抑え
所定の出力を得るための送信出力制御回路を提供するこ
と。 【構成】可変利得増幅手段(11)の送信出力の変化を
補正するため、基準電圧発生手段(13)から記憶手段
を介して基準検波値を知り、検波手段(12)より送信
出力の変化を知り比較手段によって誤差として検出し、
送信出力が一定になるのに必要な所望の補正電圧を電圧
比較器手段(14)の出力に加え、可変利得増幅手段
(11)に制御電圧として印加する。 【効果】補正電圧を制御電圧に加えることによってあら
ゆる原因による出力変動を補償することができる。
所定の出力を得るための送信出力制御回路を提供するこ
と。 【構成】可変利得増幅手段(11)の送信出力の変化を
補正するため、基準電圧発生手段(13)から記憶手段
を介して基準検波値を知り、検波手段(12)より送信
出力の変化を知り比較手段によって誤差として検出し、
送信出力が一定になるのに必要な所望の補正電圧を電圧
比較器手段(14)の出力に加え、可変利得増幅手段
(11)に制御電圧として印加する。 【効果】補正電圧を制御電圧に加えることによってあら
ゆる原因による出力変動を補償することができる。
Description
【0001】
【産業上の利用分野】本発明は携帯無線機の送信部など
において主に用いられ、各種変動に対して送信出力を一
定に保つ送信出力制御回路に関する。
において主に用いられ、各種変動に対して送信出力を一
定に保つ送信出力制御回路に関する。
【0002】
【従来の技術】図11は従来の送信出力制御回路の構成
を示す機能ブロック図である。可変利得増幅手段(1
1)は、電圧比較器(14)の出力より印加された利得
制御電圧により利得を可変する。検波手段(12)は可
変利得増幅手段の出力信号の一部を抽出し検波を行い電
圧比較器(14)に出力する。制御手段(17)は任意
に設定された送信出力レベルによって基準電圧値を出力
し、基準電圧発生手段(13)は入力された基準電圧値
をもとに基準電圧を発生させ電圧比較器(14)に印加
する。以上一連のループを繰り返すことにより安定した
出力を得ることができる。また、内部で発生する基準電
圧を変えることにより自由に出力を変えることができ
る。
を示す機能ブロック図である。可変利得増幅手段(1
1)は、電圧比較器(14)の出力より印加された利得
制御電圧により利得を可変する。検波手段(12)は可
変利得増幅手段の出力信号の一部を抽出し検波を行い電
圧比較器(14)に出力する。制御手段(17)は任意
に設定された送信出力レベルによって基準電圧値を出力
し、基準電圧発生手段(13)は入力された基準電圧値
をもとに基準電圧を発生させ電圧比較器(14)に印加
する。以上一連のループを繰り返すことにより安定した
出力を得ることができる。また、内部で発生する基準電
圧を変えることにより自由に出力を変えることができ
る。
【0003】
【発明が解決しようとする課題】外気温、自己発熱、電
源電圧変動、周波数特性などの外部要因によって可変利
得増幅器の希望出力が得られないという問題がある。
源電圧変動、周波数特性などの外部要因によって可変利
得増幅器の希望出力が得られないという問題がある。
【0004】本発明の目的は、様々な外部要因によって
生じる送信出力の変動を抑え所定の出力を得るための送
信出力制御回路を提供することにある。
生じる送信出力の変動を抑え所定の出力を得るための送
信出力制御回路を提供することにある。
【0005】
【課題を解決するための手段】本発明による送信出力制
御回路は、検波手段より出力を得て補正電圧を発生させ
る補償手段を有し、電圧比較器の出力と補正電圧とを加
える加算器を有するものである。
御回路は、検波手段より出力を得て補正電圧を発生させ
る補償手段を有し、電圧比較器の出力と補正電圧とを加
える加算器を有するものである。
【0006】また、他の方式として本発明による送信出
力制御回路は、検波手段より出力を得て補正誤差を発生
させ、この誤差を含めた基準電圧値を基準電圧発生手段
へ出力する補償手段を設けたものである。
力制御回路は、検波手段より出力を得て補正誤差を発生
させ、この誤差を含めた基準電圧値を基準電圧発生手段
へ出力する補償手段を設けたものである。
【0007】
【作用】本発明によれば、この送信出力制御回路は以下
の動作によって補償を行っている。制御手段には常温、
基準電源電圧、基準周波数、などの条件下において得ら
れた検波出力値を基準検波値として記憶されている。こ
の回路構成中の補償手段において検波出力から現状の検
波出力を知り、制御手段中に記憶されている基準検波値
との比較によりその値が希望の送信出力からどれだけ誤
差があるかを知る。その誤差にともない直流オフセット
電圧を発生させ、補正電圧となる。この補正電圧を電圧
比較器の出力に加算することにより、可変利得増幅手段
の利得制御電圧が変化する。これによって、送信出力の
変動を抑え所定の出力が得られる。
の動作によって補償を行っている。制御手段には常温、
基準電源電圧、基準周波数、などの条件下において得ら
れた検波出力値を基準検波値として記憶されている。こ
の回路構成中の補償手段において検波出力から現状の検
波出力を知り、制御手段中に記憶されている基準検波値
との比較によりその値が希望の送信出力からどれだけ誤
差があるかを知る。その誤差にともない直流オフセット
電圧を発生させ、補正電圧となる。この補正電圧を電圧
比較器の出力に加算することにより、可変利得増幅手段
の利得制御電圧が変化する。これによって、送信出力の
変動を抑え所定の出力が得られる。
【0008】また、他の方式として本発明によれば以下
の動作によって補償を行う。補償手段において検波出力
から現状の検波出力を知り、制御手段中に記憶されてい
る基準検波値との比較により、その値が希望の送信出力
からどれだけ誤差があるかを知る。その誤差を基準電圧
値に加え、基準電圧発生手段に出力する。これにより、
基準電圧が変化し電圧比較器の出力が変化する。よって
可変利得増幅手段の利得制御電圧である電圧比較器の出
力が変化し、送信出力の変動を抑え所定の出力が得られ
る。
の動作によって補償を行う。補償手段において検波出力
から現状の検波出力を知り、制御手段中に記憶されてい
る基準検波値との比較により、その値が希望の送信出力
からどれだけ誤差があるかを知る。その誤差を基準電圧
値に加え、基準電圧発生手段に出力する。これにより、
基準電圧が変化し電圧比較器の出力が変化する。よって
可変利得増幅手段の利得制御電圧である電圧比較器の出
力が変化し、送信出力の変動を抑え所定の出力が得られ
る。
【0009】
【実施例】図2は本発明による送信出力制御回路の一構
成例を示す機能ブロック図である。11は利得制御端子
付きの可変利得電力増幅器である。検波手段12にて送
信信号を一部抽出し、その高周波信号を平滑し直流電圧
に変換する。基準電圧発生手段13は入力された基準電
圧値に応じた基準電圧出力が得られる。この基準電圧発
生手段13の出力と検波手段12の出力を電圧比較器1
4によって比較する。制御手段17は任意に選択された
送信出力に対応する基準となる検波回路出力の値と基準
電圧値が記憶されている。この記憶されている基準検波
出力の値は、常温、基準電源電圧、基準周波数などの条
件下において初期設定時に何段階か送信出力を設定する
ために基準電圧値を記憶するが、このとき基準となる検
波出力値を検波手段12より得てA/D変換しスイッチ
をaからbへ移動し制御手段17へ記憶する。これによ
って検波回路のばらつきも補正される。選択された送信
出力レベルの設定値をもとに検波手段17から基準検波
値を比較手段へと基準電圧値を基準電圧発生手段への出
力とを得る。このとき検波回路12より現在の出力を得
て、A/D変換回路22によりデジタル値へ変換する。
比較手段23において基準検波出力と現在の検波出力を
比較し、誤差を得る。この誤差を一時、制御手段へ書き
込み、その後誤差が零でないときはその誤差をD/A変
換器に出力し、誤差がほぼ零となったときは一時前の誤
差を読みだしこの値をD/A変換器へ出力する。その
後、誤差が零である限りこの誤差を読みだし続け、D/
A変換器24においてアナログ値へ変換する。この誤差
が直流オフセット電圧となり前記電圧比較器14の出力
に加算器16により加算される。この電圧が可変利得増
幅器11の制御電圧となる。検波出力と基準検波出力値
との誤差が零になるまで各部の電圧が変化し、所定の収
束点に達すると安定する。
成例を示す機能ブロック図である。11は利得制御端子
付きの可変利得電力増幅器である。検波手段12にて送
信信号を一部抽出し、その高周波信号を平滑し直流電圧
に変換する。基準電圧発生手段13は入力された基準電
圧値に応じた基準電圧出力が得られる。この基準電圧発
生手段13の出力と検波手段12の出力を電圧比較器1
4によって比較する。制御手段17は任意に選択された
送信出力に対応する基準となる検波回路出力の値と基準
電圧値が記憶されている。この記憶されている基準検波
出力の値は、常温、基準電源電圧、基準周波数などの条
件下において初期設定時に何段階か送信出力を設定する
ために基準電圧値を記憶するが、このとき基準となる検
波出力値を検波手段12より得てA/D変換しスイッチ
をaからbへ移動し制御手段17へ記憶する。これによ
って検波回路のばらつきも補正される。選択された送信
出力レベルの設定値をもとに検波手段17から基準検波
値を比較手段へと基準電圧値を基準電圧発生手段への出
力とを得る。このとき検波回路12より現在の出力を得
て、A/D変換回路22によりデジタル値へ変換する。
比較手段23において基準検波出力と現在の検波出力を
比較し、誤差を得る。この誤差を一時、制御手段へ書き
込み、その後誤差が零でないときはその誤差をD/A変
換器に出力し、誤差がほぼ零となったときは一時前の誤
差を読みだしこの値をD/A変換器へ出力する。その
後、誤差が零である限りこの誤差を読みだし続け、D/
A変換器24においてアナログ値へ変換する。この誤差
が直流オフセット電圧となり前記電圧比較器14の出力
に加算器16により加算される。この電圧が可変利得増
幅器11の制御電圧となる。検波出力と基準検波出力値
との誤差が零になるまで各部の電圧が変化し、所定の収
束点に達すると安定する。
【0010】図3は本発明による送信出力制御回路の他
の構成例を示す機能ブロック図である。11は利得制御
端子付きの可変利得電力増幅器である。12は検波手段
であり、送信信号を一部抽出し、その高周波信号を平滑
し直流電圧に変換する。基準電圧発生手段13は入力さ
れた基準電圧値に応じた出力が得られる。この基準電圧
発生手段13の出力と検波手段12の出力を電圧比較器
14によって比較する。制御手段17は任意に選択され
た送信出力に対応する基準となる検波回路出力の値と基
準電圧値が記憶されている。この記憶されている基準検
波出力値は、初期設定時に常温、基準電源電圧、基準周
波数、などの条件下において何段階かの送信出力を設定
するために基準電圧値を記憶するが、このとき基準とす
る検波出力値を検波手段12より得て2箇所のスイッチ
aからbへ移動し、A/D変換器34を使用し制御手段
17へ記憶する。これにより検波回路のばらつきも補正
できる。このA/D変換器は初期設定時のみ使用するた
め送信出力制御回路とは別に外付けとしても良い。送信
出力の設定値をもとに制御手段17は基準電圧値を基準
電圧発生手段へ出力し、さらに基準検波出力値をD/A
変換器31に出力し、アナログ値へ変換する。このとき
検波手段12より現在の出力を得て、積分器により補正
用制御ループに適切な時定数をもたせる。この時定数は
記憶手段およびD/A変換器などの補正手段側の変化時
間よりも検波出力の変化時間が遅いことが条件である。
アナログ値へ変換された基準検波出力値との誤差を減算
器33により得る。この誤差が直流オフセット電圧とな
り、前記電圧比較器14の出力に加算器16により加算
される。この電圧が可変利得増幅器11の補正された利
得制御電圧となる。検波出力と基準検波出力値との誤差
電圧が、所定の収束点に達すると安定する。
の構成例を示す機能ブロック図である。11は利得制御
端子付きの可変利得電力増幅器である。12は検波手段
であり、送信信号を一部抽出し、その高周波信号を平滑
し直流電圧に変換する。基準電圧発生手段13は入力さ
れた基準電圧値に応じた出力が得られる。この基準電圧
発生手段13の出力と検波手段12の出力を電圧比較器
14によって比較する。制御手段17は任意に選択され
た送信出力に対応する基準となる検波回路出力の値と基
準電圧値が記憶されている。この記憶されている基準検
波出力値は、初期設定時に常温、基準電源電圧、基準周
波数、などの条件下において何段階かの送信出力を設定
するために基準電圧値を記憶するが、このとき基準とす
る検波出力値を検波手段12より得て2箇所のスイッチ
aからbへ移動し、A/D変換器34を使用し制御手段
17へ記憶する。これにより検波回路のばらつきも補正
できる。このA/D変換器は初期設定時のみ使用するた
め送信出力制御回路とは別に外付けとしても良い。送信
出力の設定値をもとに制御手段17は基準電圧値を基準
電圧発生手段へ出力し、さらに基準検波出力値をD/A
変換器31に出力し、アナログ値へ変換する。このとき
検波手段12より現在の出力を得て、積分器により補正
用制御ループに適切な時定数をもたせる。この時定数は
記憶手段およびD/A変換器などの補正手段側の変化時
間よりも検波出力の変化時間が遅いことが条件である。
アナログ値へ変換された基準検波出力値との誤差を減算
器33により得る。この誤差が直流オフセット電圧とな
り、前記電圧比較器14の出力に加算器16により加算
される。この電圧が可変利得増幅器11の補正された利
得制御電圧となる。検波出力と基準検波出力値との誤差
電圧が、所定の収束点に達すると安定する。
【0011】図5は本発明による送信出力制御回路の他
の構成例を示す機能ブロック図である。11は利得制御
端子付きの可変利得電力増幅器である。12は検波手段
であり、送信信号を一部抽出し、その高周波信号を平滑
し直流電圧に変換する。基準電圧発生手段13は設定値
に応じた基準電圧値を記憶手段より得てこれに応じて基
準電圧を発生する。この基準電圧発生手段13の出力と
検波手段12の出力を電圧比較器14によって比較す
る。制御手段17は設定値に対応する基準となる検波回
路出力の値と基準電圧値が記憶されている。この記憶さ
れている基準検波出力の値は、初期設定時に常温、基準
電源電圧、基準周波数、などの条件下において何段階か
の送信出力を設定するために基準電圧値を記憶するが、
このとき基準とする検波出力値を検波手段12より得て
A/D変換器22を使用し、比較手段23を介して制御
手段21へ書き込む。これにより検波手段12のばらつ
きも補正される。補正の制御としては、送信出力設定値
により記憶手段21の中の基準検波値を得る。このとき
検波手段12より現在の出力を得てA/D変換器により
デジタル値へ変換し、比較手段にて基準検波値との誤差
を計測しその誤差を一時制御手段へ書き込むと共に基準
電圧値に加える。誤差が零となったときは、制御手段に
書き込まれていた一時前の誤差電圧を読みだし、基準電
圧値に加える。その後、誤差が零である限り読みだした
誤差電圧を、基準電圧値に加える。この値を元に基準電
圧発生手段の出力と検波手段の出力との誤差が零になる
まで各値が変化し、所定の収束点に達すると安定する。
の構成例を示す機能ブロック図である。11は利得制御
端子付きの可変利得電力増幅器である。12は検波手段
であり、送信信号を一部抽出し、その高周波信号を平滑
し直流電圧に変換する。基準電圧発生手段13は設定値
に応じた基準電圧値を記憶手段より得てこれに応じて基
準電圧を発生する。この基準電圧発生手段13の出力と
検波手段12の出力を電圧比較器14によって比較す
る。制御手段17は設定値に対応する基準となる検波回
路出力の値と基準電圧値が記憶されている。この記憶さ
れている基準検波出力の値は、初期設定時に常温、基準
電源電圧、基準周波数、などの条件下において何段階か
の送信出力を設定するために基準電圧値を記憶するが、
このとき基準とする検波出力値を検波手段12より得て
A/D変換器22を使用し、比較手段23を介して制御
手段21へ書き込む。これにより検波手段12のばらつ
きも補正される。補正の制御としては、送信出力設定値
により記憶手段21の中の基準検波値を得る。このとき
検波手段12より現在の出力を得てA/D変換器により
デジタル値へ変換し、比較手段にて基準検波値との誤差
を計測しその誤差を一時制御手段へ書き込むと共に基準
電圧値に加える。誤差が零となったときは、制御手段に
書き込まれていた一時前の誤差電圧を読みだし、基準電
圧値に加える。その後、誤差が零である限り読みだした
誤差電圧を、基準電圧値に加える。この値を元に基準電
圧発生手段の出力と検波手段の出力との誤差が零になる
まで各値が変化し、所定の収束点に達すると安定する。
【0012】図6は本発明による送信出力制御回路の動
作を示す図である。可変利得増幅器の利得制御電圧に対
する基準となる送信出力信号Poutの特性を曲線60
1に示す。送信出力Pout特性の利得制御信号の基準
となる入出力特性を曲線603に示す。曲線601と曲
線603との交点を収束点Aとし、送信出力制御回路の
構成ループは基準時この点に収束し安定する。何らかの
原因によって曲線601から曲線602に変化したとす
る。このとき送信出力制御回路の入出力特性は曲線60
3のままである。よって収束点は曲線602と曲線60
3との交点、収束点Bとなり、ここで安定する。このと
き送信出力は収束点Aより△Poutだけ減少してい
る。この送信出力の低下を補償するため、送信出力制御
回路に補償手段を設け利得制御電圧に補正電圧を加えて
いる。言い替えれば送信出力制御回路の入出力特性を示
す曲線603を曲線604へ動かす。送信出力減少時に
収束点Cに収束するように補正を加えれば、基準時の収
束点Aの送信出力と比べ偏差がなくなる。同様に送信出
力が増大した場合においても送信出力の偏差がなくなる
よう収束点を移動すれば良い。
作を示す図である。可変利得増幅器の利得制御電圧に対
する基準となる送信出力信号Poutの特性を曲線60
1に示す。送信出力Pout特性の利得制御信号の基準
となる入出力特性を曲線603に示す。曲線601と曲
線603との交点を収束点Aとし、送信出力制御回路の
構成ループは基準時この点に収束し安定する。何らかの
原因によって曲線601から曲線602に変化したとす
る。このとき送信出力制御回路の入出力特性は曲線60
3のままである。よって収束点は曲線602と曲線60
3との交点、収束点Bとなり、ここで安定する。このと
き送信出力は収束点Aより△Poutだけ減少してい
る。この送信出力の低下を補償するため、送信出力制御
回路に補償手段を設け利得制御電圧に補正電圧を加えて
いる。言い替えれば送信出力制御回路の入出力特性を示
す曲線603を曲線604へ動かす。送信出力減少時に
収束点Cに収束するように補正を加えれば、基準時の収
束点Aの送信出力と比べ偏差がなくなる。同様に送信出
力が増大した場合においても送信出力の偏差がなくなる
よう収束点を移動すれば良い。
【0013】図7は図2、図3に示す構成例における制
御の様子を説明した図である。基準時において送信出力
は(a)中の曲線701および曲線704との交点70
5の出力である。検波出力において図7(b)中の曲線
708上の点709の検波電圧が得られる。さらに電圧
比較器において図7(d)中の曲線711上の点712
の出力が得られる。つぎに加算器において図7(c)中
の曲線714上の点716が得られ、これが利得制御電
圧となる。つまり、基準時には点705〜709〜71
2〜716の系で安定している。ここで何らかの原因に
より送信出力が減少したとするとき、図7(a)中の曲
線701は曲線702へ変化する。この変化により収束
点が変化し点706〜710〜713〜717の系で安
定する。結果としてそれぞれの収束点705と706に
差が生じ、送信出力が低下し、収束する。
御の様子を説明した図である。基準時において送信出力
は(a)中の曲線701および曲線704との交点70
5の出力である。検波出力において図7(b)中の曲線
708上の点709の検波電圧が得られる。さらに電圧
比較器において図7(d)中の曲線711上の点712
の出力が得られる。つぎに加算器において図7(c)中
の曲線714上の点716が得られ、これが利得制御電
圧となる。つまり、基準時には点705〜709〜71
2〜716の系で安定している。ここで何らかの原因に
より送信出力が減少したとするとき、図7(a)中の曲
線701は曲線702へ変化する。この変化により収束
点が変化し点706〜710〜713〜717の系で安
定する。結果としてそれぞれの収束点705と706に
差が生じ、送信出力が低下し、収束する。
【0014】本発明による送信出力制御回路では従来の
制御回路に常に検波出力をみながら補正電圧を変化させ
る。図7(c)中の曲線714は補正直流オフセット電
圧が加わり、曲線715になる。このとき図7(c)中
の収束点717は曲線715への変化と共に点718へ
変化し、制御電圧が変化する。制御電圧の変化に伴い、
図7(a)中の曲線704から曲線703へ変化し収束
点は点707へ変化する。検波回路出力は図7(b)の
点709の位置に戻り比較器出力も図7(d)中の点7
12になる。制御電圧は点712を受け図7(c)の点
718となる。つまり、補償後には点707〜709〜
712〜718の系で安定している。結果として基準時
の送信出力つまり収束点705と、制御電圧に対しての
送信出力減少時においての収束点707に差が生じてい
ないため、送信出力は一定である。
制御回路に常に検波出力をみながら補正電圧を変化させ
る。図7(c)中の曲線714は補正直流オフセット電
圧が加わり、曲線715になる。このとき図7(c)中
の収束点717は曲線715への変化と共に点718へ
変化し、制御電圧が変化する。制御電圧の変化に伴い、
図7(a)中の曲線704から曲線703へ変化し収束
点は点707へ変化する。検波回路出力は図7(b)の
点709の位置に戻り比較器出力も図7(d)中の点7
12になる。制御電圧は点712を受け図7(c)の点
718となる。つまり、補償後には点707〜709〜
712〜718の系で安定している。結果として基準時
の送信出力つまり収束点705と、制御電圧に対しての
送信出力減少時においての収束点707に差が生じてい
ないため、送信出力は一定である。
【0015】図8は図5に示す構成例における制御の様
子を説明した図である。基準時において送信出力は
(a)中の曲線801および曲線804との交点805
の出力である。検波出力において図8(b)中の曲線8
08上の点809の検波電圧が得られる。さらに電圧比
較器において図8(c)中の曲線811上の点813の
出力が得られる。これが利得制御電圧となる。つまり、
基準時には点805〜809〜813の系で安定してい
る。ここで何らかの原因により送信出力が減少した時、
図8(a)中の曲線801は曲線802へ変化する。こ
の変化により収束点が変化し点806〜810〜814
の系で安定する。結果としてそれぞれの収束点805と
806に差が生じ、送信出力が低下し、収束する。
子を説明した図である。基準時において送信出力は
(a)中の曲線801および曲線804との交点805
の出力である。検波出力において図8(b)中の曲線8
08上の点809の検波電圧が得られる。さらに電圧比
較器において図8(c)中の曲線811上の点813の
出力が得られる。これが利得制御電圧となる。つまり、
基準時には点805〜809〜813の系で安定してい
る。ここで何らかの原因により送信出力が減少した時、
図8(a)中の曲線801は曲線802へ変化する。こ
の変化により収束点が変化し点806〜810〜814
の系で安定する。結果としてそれぞれの収束点805と
806に差が生じ、送信出力が低下し、収束する。
【0016】本発明による送信出力制御回路では従来の
制御回路に常に検波出力をみながら補正電圧を加える。
図8(c)中の曲線811は補正が加わり曲線812へ
変化する。これに伴い収束点814は815に変化し、
制御電圧が変化する。制御電圧の変化に伴い、図8
(a)中の曲線804から曲線803へ変化し収束点は
807へ変化する。検波出力は図8(b)中の点809
へ戻る。つまり補償後には点807〜809〜815の
系で安定する。結果として基準時の送信出力つまり収束
点804と、制御電圧に対しての送信出力減少時におい
て差が生じていないため、送信出力は一定である。
制御回路に常に検波出力をみながら補正電圧を加える。
図8(c)中の曲線811は補正が加わり曲線812へ
変化する。これに伴い収束点814は815に変化し、
制御電圧が変化する。制御電圧の変化に伴い、図8
(a)中の曲線804から曲線803へ変化し収束点は
807へ変化する。検波出力は図8(b)中の点809
へ戻る。つまり補償後には点807〜809〜815の
系で安定する。結果として基準時の送信出力つまり収束
点804と、制御電圧に対しての送信出力減少時におい
て差が生じていないため、送信出力は一定である。
【0017】図9に制御手段に書き込まれている基準電
圧値と基準検波値の配置例を示す。送信出力レベルに対
応して、基準電圧値と基準検波値を並べて書き込むこと
により、読みだしを2つずつ行うことができるものとす
る。
圧値と基準検波値の配置例を示す。送信出力レベルに対
応して、基準電圧値と基準検波値を並べて書き込むこと
により、読みだしを2つずつ行うことができるものとす
る。
【0018】図10は初期設定時に行う基準電圧値と基
準検波値の書き込み時のフロチャートである。設定値に
対して実際の出力レベルを測定しながら基準電圧値を決
定し、制御手段へ書き込む。このとき常温、基準電源電
圧、基準周波数、等々の条件下において検波手段より基
準検波値を得る。この値をA/D変換器を用いてアナロ
グ値からデジタル値へ変換する。この値を制御手段へ基
準検波値として、書き込む。これらの動作を送信パワー
レベル(PL)全てにおいて行い完了となる。
準検波値の書き込み時のフロチャートである。設定値に
対して実際の出力レベルを測定しながら基準電圧値を決
定し、制御手段へ書き込む。このとき常温、基準電源電
圧、基準周波数、等々の条件下において検波手段より基
準検波値を得る。この値をA/D変換器を用いてアナロ
グ値からデジタル値へ変換する。この値を制御手段へ基
準検波値として、書き込む。これらの動作を送信パワー
レベル(PL)全てにおいて行い完了となる。
【0019】
【発明の効果】以上、上記にて説明したように、本発明
によれば可変利得増幅器の出力信号のあらゆる変動を補
償し、安定に出力信号を供給できる。
によれば可変利得増幅器の出力信号のあらゆる変動を補
償し、安定に出力信号を供給できる。
【図1】本発明による送信出力制御回路の構成例を示す
簡単な機能ブロック図である。
簡単な機能ブロック図である。
【図2】本発明による送信出力制御回路の一構成例を示
す機能ブロック図である。
す機能ブロック図である。
【図3】本発明による送信出力制御回路の他の構成例を
示す機能ブロック図である。
示す機能ブロック図である。
【図4】本発明による送信出力制御回路の他の構成例を
示す簡単な機能ブロック図である。
示す簡単な機能ブロック図である。
【図5】本発明による送信出力制御回路の他の構成例を
示す機能ブロック図である。
示す機能ブロック図である。
【図6】本発明による送信出力制御回路の動作を示す図
である。
である。
【図7】図2、図3に示す構成における実施例を説明し
た図である。
た図である。
【図8】図5に示す構成における実施例を説明した図で
ある。
ある。
【図9】制御手段に書き込まれる値を示した図である。
【図10】制御手段への書き込み動作のフロチャートで
ある。
ある。
【図11】従来の送信出力制御回路の構成例を示す簡単
な機能ブロック図である。
な機能ブロック図である。
11…可変利得増幅手段、 12…検波手段、 13…基準電圧発生手段、 14…電圧比較器、 15…補償手段、 16…加算器、 17…制御手段、 22…A/D変換回路、 23…比較手段、 24…D/A変換回路、 31…D/A変換回路、 32…積分器、 33…減算器、 34…A/D変換回路、 601…標準時の利得制御電圧に対する電力増幅器出
力、 602…送信電力減少時の利得制御電圧に対する電力増
幅器出力、 603…標準時の電力増幅器出力に対する利得制御電圧
出力、 604…送信電力減少時の電力増幅器出力に対する利得
制御電圧出力、 701…標準時の可変利得増幅器の特性、 702…送信電力減少時の可変利得増幅器の特性、 703…補正後の利得制御回路出力、 704…標準時の利得制御回路出力、 705…標準時の収束点、 706…送信電力減少時の収束点、 707…補正後の収束点、 708…検波出力特性、 709…標準時の検波出力、 710…送信電力減少時の検波出力、 711…比較器出力特性、 712…標準時の比較器の出力、 713…送信電力減少時の比較器出力、 714…加算器出力特性、 715…補正後の加算器出力特性、 716…標準時の加算器出力、 717…送信電力減少時の加算器出力、 718…補正後の加算器出力、 801…標準時の可変利得増幅器の特性、 802…送信電力減少時の可変利得増幅器の特性、 803…補正後の利得制御回路出力、 804…標準時の利得制御回路出力、 805…標準時の収束点、 806…送信電力減少時の収束点、 807…補正後の収束点、 808…検波出力特性、 809…標準時の検波出力、 810…送信電力減少時の検波出力、 811…標準時の比較器出力特性、 812…補正後の比較器出力特性、 813…標準時の比較器の出力、 814…送信電力減少時の比較器出力、 815…補正後の比較器出力、 PL…送信パワーレベル。
力、 602…送信電力減少時の利得制御電圧に対する電力増
幅器出力、 603…標準時の電力増幅器出力に対する利得制御電圧
出力、 604…送信電力減少時の電力増幅器出力に対する利得
制御電圧出力、 701…標準時の可変利得増幅器の特性、 702…送信電力減少時の可変利得増幅器の特性、 703…補正後の利得制御回路出力、 704…標準時の利得制御回路出力、 705…標準時の収束点、 706…送信電力減少時の収束点、 707…補正後の収束点、 708…検波出力特性、 709…標準時の検波出力、 710…送信電力減少時の検波出力、 711…比較器出力特性、 712…標準時の比較器の出力、 713…送信電力減少時の比較器出力、 714…加算器出力特性、 715…補正後の加算器出力特性、 716…標準時の加算器出力、 717…送信電力減少時の加算器出力、 718…補正後の加算器出力、 801…標準時の可変利得増幅器の特性、 802…送信電力減少時の可変利得増幅器の特性、 803…補正後の利得制御回路出力、 804…標準時の利得制御回路出力、 805…標準時の収束点、 806…送信電力減少時の収束点、 807…補正後の収束点、 808…検波出力特性、 809…標準時の検波出力、 810…送信電力減少時の検波出力、 811…標準時の比較器出力特性、 812…補正後の比較器出力特性、 813…標準時の比較器の出力、 814…送信電力減少時の比較器出力、 815…補正後の比較器出力、 PL…送信パワーレベル。
Claims (5)
- 【請求項1】少なくとも可変利得増幅手段(11)と、
検波手段(12)と、基準電圧発生手段(13)と、電
圧比較器(14)と、補償手段(15)と、加算器(1
6)と制御手段(17)とを具備する送信出力制御回路
において、 前記検波手段(12)は、前記可変利得増幅手段(1
1)の出力を入力しその出力信号の一部を抽出し検波を
おこない、 前記制御手段(17)は送信出力レベル設定値に対応し
た基準電圧値を基準電圧発生手段へ出力し補正をかける
うえで必要な値を補償手段へ出力し、 前記基準電圧発生手段(13)は、制御手段からの基準
電圧値に応じた基準電圧を発生し、 前記電圧比較器(14)は基準電圧と検波出力との比較
を行い、 前記補償手段(15)は、前記検波手段(12)と、制
御手段からの値をもとに可変利得増幅手段(11)の出
力が常に一定となるように加算器(16)へ出力し、 前記加算器(16)は前記電圧比較器(14)の出力と
補正量を加算し、利得制御電圧として可変利得増幅手段
(11)へ出力し、送信出力が一定となるように動作す
ることを特徴とする送信出力制御回路。 - 【請求項2】請求項1において、補償手段にはA/D変
換器(22)と、比較手段(23)と、D/A変換器
(24)とを具備し、 前記検波手段(12)は前記可変利得電力増幅手段(1
1)の出力の一部を抽出し高周波信号を平滑電圧に変換
出力し、 前記制御手段(17)は、入力された設定値に対し記憶
されている基準検波出力値を比較手段へ出力し、さらに
入力された設定値に対し記憶されている基準電圧値を基
準電圧発生手段へ出力し、 前記基準電圧発生手段(13)は、所望の送信出力を得
るのに必要な基準電圧を入力された基準電圧値に伴って
発生し、 前記電圧比較器(14)は、前記検波手段(12)出力
を逆相に、前記基準電圧発生手段(13)からの基準電
圧を正相に入力して比較し、 前記A/D変換器(22)は検波手段(12)の出力値
をデジタル値へ変換し、 前記比較手段(23)は、制御手段(17)から読み出
された基準検波出力値と検波手段(12)からデジタル
値へ変換された値とを比較し、誤差があればその値を一
時制御手段(17)へ書き込み、D/A変換器(24)
に出力し、誤差がなければ制御手段(17)から一時前
の値を記憶手段より読みだしD/A変換器(24)に出
力し、 前記D/A変換器(24)は比較手段(23)からの出
力をアナログ値へ変換し、 前記加算器(16)は前記電圧比較器からの出力に前記
D/A変換器の出力を加算し、送信出力が一定となるよ
うに補正された利得制御電圧を可変利得増幅手段に印可
する事を特徴とする送信出力制御回路。 - 【請求項3】請求項1において、補償手段にはD/A変
換器(31)と、減算器(33)と、積分器(32)と
を具備し、 前記検波手段(12)は前記可変利得増幅手段の出力を
一部抽出し、高周波信号を平滑電圧に変換出力し、 前記制御手段(17)は、入力された設定値に対し記憶
されている基準検波出力値をD/A変換器に出力し、さ
らに入力された設定値に対し記憶されている基準電圧値
を基準電圧発生手段へ出力し、 前記基準電圧発生手段(13)は、所望の送信出力を得
るのに必要な基準電圧を入力された基準電圧値に伴って
発生し、 前記電圧比較器(14)は、前記検波手段(12)出力
を逆相に、前記基準電圧発生手段(13)からの基準電
圧を正相に入力して比較出力し、 前記D/A変換器(31)は、前記制御手段(21)よ
り出力された基準検波出力値をアナログ電圧に変換し、 前記積分器(32)は、ループフィルタであり,前記検
波手段の出力を入力し補正ループに必要量の時定数を与
え、 前記減算器(33)は、アナログ電圧に変換された基準
検波出力値と前記積分器(32)より出力された現在の
検波出力値とを比較減算し、 前記加算器(16)は、電圧比較器(14)の出力に減
算器の出力を補正電圧として加算し、送信出力が一定と
なるように補正された利得制御電圧を可変利得増幅手段
へ印可する事を特徴とする送信出力制御回路。 - 【請求項4】少なくとも可変利得増幅手段(11)と、
検波手段(12)と、基準電圧発生手段(13)と、電
圧比較器(14)と、補償手段(15)と、制御手段
(17)とを具備する回路において、 前記検波手段(12)は、前記可変利得増幅手段(1
1)の出力を入力しその出力信号の一部を抽出し検波を
おこない、 前記制御手段(17)は、送信出力レベル設定値に対応
した基準電圧値を補償手段へ出力し、 前記補償手段(15)は、前記検波手段(12)と制御
手段から入力され、可変利得増幅手段(11)の出力が
常に一定となるように補正量を加えた基準電圧値を制御
電圧発生手段へ出力し、 前記基準電圧発生手段(13)は補正された基準電圧値
によって基準電圧を発生し、 前記電圧比較器(14)は基準電圧と検波出力との比較
を行い、可変利得増幅手段(11)の出力が一定となる
ように補正された利得制御電圧として印可する事ことを
特徴とする送信出力制御回路。 - 【請求項5】請求項4において、補償手段には比較手段
(23)と、A/D変換器(22)とを具備し、 前記検波手段(12)は前記可変利得電力増幅手段(1
1)の出力の一部を抽出し高周波信号を平滑電圧に変換
出力し、 前記制御手段(17)は、入力された設定値に対し記憶
されている基準検波出力値と、設定値に対し記憶されて
いる基準電圧値とを比較手段へ出力し、 前記A/D変換器(22)は検波手段(12)の出力値
をデジタル値へ変換し、 前記比較手段(23)は、制御手段(17)から読み出
された基準検波出力値と検波手段(12)からデジタル
値へ変換された現状の検波出力値とを比較し、誤差があ
ればその値を一時制御手段(17)へ書き込み、基準電
圧値に誤差を補正量として加え、基準電圧発生手段へ出
力し、誤差がなければ制御手段(17)から一時前の誤
差を読みだし基準電圧値に加え基準電圧発生手段へ出力
し、 前記基準電圧発生手段(13)は、比較手段より入力さ
れた基準電圧値に応じた基準電圧を発生し、 前記電圧比較器(14)は、前記検波手段(12)出力
を逆相に、前記基準電圧発生手段(13)からの基準電
圧を正相に入力して比較し、可変利得増幅手段(11)
の出力が一定となるように利得制御電圧として印可する
ことを特徴とする送信出力制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5011494A JPH07264081A (ja) | 1994-03-22 | 1994-03-22 | 送信出力制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5011494A JPH07264081A (ja) | 1994-03-22 | 1994-03-22 | 送信出力制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07264081A true JPH07264081A (ja) | 1995-10-13 |
Family
ID=12850090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5011494A Pending JPH07264081A (ja) | 1994-03-22 | 1994-03-22 | 送信出力制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07264081A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100450960B1 (ko) * | 2002-09-19 | 2004-10-02 | 삼성전자주식회사 | 디지털 가변 이득 증폭 장치 및 방법 |
KR100602718B1 (ko) * | 1999-04-28 | 2006-07-20 | 주식회사 팬택앤큐리텔 | 이동통신 단말기의 송신출력 보상 장치 및 그 방법 |
KR20140146688A (ko) * | 2013-06-17 | 2014-12-29 | 삼성전자주식회사 | 퀀치 파형 생성 장치 및 방법 |
JP2018139400A (ja) * | 2017-02-24 | 2018-09-06 | エフシーアイ インクFci Inc | 電力検出器(Power Detector) |
-
1994
- 1994-03-22 JP JP5011494A patent/JPH07264081A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100602718B1 (ko) * | 1999-04-28 | 2006-07-20 | 주식회사 팬택앤큐리텔 | 이동통신 단말기의 송신출력 보상 장치 및 그 방법 |
KR100450960B1 (ko) * | 2002-09-19 | 2004-10-02 | 삼성전자주식회사 | 디지털 가변 이득 증폭 장치 및 방법 |
KR20140146688A (ko) * | 2013-06-17 | 2014-12-29 | 삼성전자주식회사 | 퀀치 파형 생성 장치 및 방법 |
JP2018139400A (ja) * | 2017-02-24 | 2018-09-06 | エフシーアイ インクFci Inc | 電力検出器(Power Detector) |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6236267B1 (en) | Linearization for power amplifiers using feed-forward and feedback control | |
US7463011B2 (en) | Switching regulator with analog or digital control | |
JPH08125469A (ja) | 電力増幅器の出力制御装置 | |
JP2009291006A (ja) | 電圧変換装置、電圧変換方法、およびデューティ比決定プログラム | |
JP2010091574A (ja) | 補償済センサ出力のための装置及び方法 | |
US4982191A (en) | Clamping apparatus and gain control apparatus | |
JPH07264081A (ja) | 送信出力制御回路 | |
JP2008228029A (ja) | 半導体集積回路 | |
JPH0774562A (ja) | 時分割多重信号伝送用の伝送システムおよび送信機ならびに制御ループ | |
US6236898B1 (en) | Error compensation circuit for compensating for parameter errors of an IC chip having a filter and a boost circuit | |
US6429739B1 (en) | Amplifier with feedback power control loop offset compensation | |
US5146224A (en) | Ac signal generating apparatus for voltage and current standard | |
US6914491B2 (en) | Controlling an oscillator or a phase-delay device in a phase-control circuit | |
JP2000165261A (ja) | 無線通信機の送信出力制御回路 | |
JPH07245541A (ja) | 電力増幅器 | |
JPH07147518A (ja) | 線形増幅装置 | |
JPH07307631A (ja) | 自動出力制御装置 | |
JP4022059B2 (ja) | 電流アンプ回路のオフセット調整方法及びオフセット調整機能を持つ電流アンプ回路 | |
JPH05175771A (ja) | 線形増幅器 | |
JPH06104776A (ja) | 送信出力制御回路 | |
JPH08102664A (ja) | Pll周波数シンセサイザ回路 | |
JP2000101374A (ja) | 自動レベル制御回路 | |
JPS63121320A (ja) | 誤差補正回路付da変換器 | |
US20050063287A1 (en) | Optical disk reproducing apparatus, and offset adjustment method | |
JP3065105U (ja) | オ―トゲインコントロ―ル回路 |