JP2001044377A - 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 - Google Patents
三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法Info
- Publication number
- JP2001044377A JP2001044377A JP2000224413A JP2000224413A JP2001044377A JP 2001044377 A JP2001044377 A JP 2001044377A JP 2000224413 A JP2000224413 A JP 2000224413A JP 2000224413 A JP2000224413 A JP 2000224413A JP 2001044377 A JP2001044377 A JP 2001044377A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- ferroelectric
- capacitor
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 102
- 229910052751 metal Inorganic materials 0.000 title claims description 87
- 239000002184 metal Substances 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000011229 interlayer Substances 0.000 claims abstract description 78
- 238000009792 diffusion process Methods 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 37
- 230000003647 oxidation Effects 0.000 claims abstract description 27
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 27
- 230000002265 prevention Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 11
- 239000010937 tungsten Substances 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 93
- 239000010410 layer Substances 0.000 claims description 76
- 230000003078 antioxidant effect Effects 0.000 claims description 34
- 239000003963 antioxidant agent Substances 0.000 claims description 33
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 20
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 14
- 230000002708 enhancing effect Effects 0.000 claims description 14
- 230000003064 anti-oxidating effect Effects 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052697 platinum Inorganic materials 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 229910052741 iridium Inorganic materials 0.000 claims description 11
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 230000003014 reinforcing effect Effects 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910052703 rhodium Inorganic materials 0.000 claims description 5
- 239000010948 rhodium Substances 0.000 claims description 5
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 239000004408 titanium dioxide Substances 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 238000003475 lamination Methods 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 13
- 238000002955 isolation Methods 0.000 description 9
- 208000023414 familial retinal arterial macroaneurysm Diseases 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- 241000700560 Molluscum contagiosum virus Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000036647 reaction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31616—Deposition of Al2O3
- H01L21/3162—Deposition of Al2O3 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体キャパシタの下部電極とコンタクト
プラグが良好なΩ接触を有する強誘電体記憶素子及びそ
の製造方法を提供することである。 【解決課題】 コンタクトプラグを通じてトランジスタ
ーと電気的に連結される強誘電キャパシタをパターニン
グした後、コンタクトプラグの上に形成される酸化防止
膜がキャパシタを覆う拡散防止膜を熱処理した後パター
ニングするという特徴を有する。
プラグが良好なΩ接触を有する強誘電体記憶素子及びそ
の製造方法を提供することである。 【解決課題】 コンタクトプラグを通じてトランジスタ
ーと電気的に連結される強誘電キャパシタをパターニン
グした後、コンタクトプラグの上に形成される酸化防止
膜がキャパシタを覆う拡散防止膜を熱処理した後パター
ニングするという特徴を有する。
Description
【０００１】
【発明の属する技術分野】現代のデータ処理システムは
メモリに貯蔵された情報に対した速いアクセスのために
はランダムにアクセス可能にすべきである。半導体産業
において記憶素子は速い動作速度を要求しこのような状
況によって強誘電体メモリ素子（ｆｅｒｒｏｅｌｅｃｔ
ｒｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ、
以下ＦＲＡＭという）に対した研究が活発になった。周
知のように、このようなＦＲＡＭは不揮発性の特性を有
してあるが、このような不揮発性特性はキャパシタ電極
の間に強誘電体膜を具備してあって可能である。このよ
うな強誘電体膜はお互い異なる二つの安定な分極状態を
有するが、印加された電圧に対して分極状態を示すグラ
フで周知のように特徴的なヒステリシス（ｈｙｓｔｅｒ
ｅｓｉｓ）ループに示される。
メモリに貯蔵された情報に対した速いアクセスのために
はランダムにアクセス可能にすべきである。半導体産業
において記憶素子は速い動作速度を要求しこのような状
況によって強誘電体メモリ素子（ｆｅｒｒｏｅｌｅｃｔ
ｒｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ、
以下ＦＲＡＭという）に対した研究が活発になった。周
知のように、このようなＦＲＡＭは不揮発性の特性を有
してあるが、このような不揮発性特性はキャパシタ電極
の間に強誘電体膜を具備してあって可能である。このよ
うな強誘電体膜はお互い異なる二つの安定な分極状態を
有するが、印加された電圧に対して分極状態を示すグラ
フで周知のように特徴的なヒステリシス（ｈｙｓｔｅｒ
ｅｓｉｓ）ループに示される。
【０００２】
【従来の技術】上述したようにＦＲＡＭは、フラッシュ
メモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）のように不揮発性
特性、相対的に低い電圧（約５Ｖ以下）での書込が可能
であり（フラッシュメモリの場合１８−２２Ｖ）、優れ
た動作速度（数十ｎｓｅｃ約４０ｎｓｅｃ以下）（フラ
ッシュメモリの場合数ｍｓｅｃ）、強い耐性（約１０12
以上）（フラッシュメモリの場合１０5〜１０6）、低い
消費電力で（待機電流（standby current）が約１マイ
クロアンペア以下）動作が可能な長所を有する。
メモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）のように不揮発性
特性、相対的に低い電圧（約５Ｖ以下）での書込が可能
であり（フラッシュメモリの場合１８−２２Ｖ）、優れ
た動作速度（数十ｎｓｅｃ約４０ｎｓｅｃ以下）（フラ
ッシュメモリの場合数ｍｓｅｃ）、強い耐性（約１０12
以上）（フラッシュメモリの場合１０5〜１０6）、低い
消費電力で（待機電流（standby current）が約１マイ
クロアンペア以下）動作が可能な長所を有する。
【０００３】このようなＦＲＡＭはトランジスターと強
誘電体キャパシタを含む。周知のように、強誘電体キャ
パシタはトランジスターと電気的に連結されるべきであ
る。このような連結は次のような方法で行われる。一番
目の方法は金属を利用した局所的相互連結（ｌｏｃａｌ
ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）方法である。一例
としてＵ．Ｓ．特許公報番号５，１１９，１５４がここ
に参照に挙げられる。他の方法は、ポリシリコン又はタ
ングステンのような導電性物質を利用したコンタクトプ
ラグを通じてトランジスターとキャパシタを連結する方
法である。高集積ＦＲＡＭのためには単位セルを最小化
することが必要であるので、局所的相互連結の方法は高
集積ＦＲＡＭに適合しない。
誘電体キャパシタを含む。周知のように、強誘電体キャ
パシタはトランジスターと電気的に連結されるべきであ
る。このような連結は次のような方法で行われる。一番
目の方法は金属を利用した局所的相互連結（ｌｏｃａｌ
ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）方法である。一例
としてＵ．Ｓ．特許公報番号５，１１９，１５４がここ
に参照に挙げられる。他の方法は、ポリシリコン又はタ
ングステンのような導電性物質を利用したコンタクトプ
ラグを通じてトランジスターとキャパシタを連結する方
法である。高集積ＦＲＡＭのためには単位セルを最小化
することが必要であるので、局所的相互連結の方法は高
集積ＦＲＡＭに適合しない。
【０００４】従って、コンタクトプラグを通じた連結方
法が高集積ＦＲＡＭに適用されている。Ｕ．Ｓ．特許公
報番号５，８５４，１０４，と５，５９１，６６３等が
個々に参照に挙げられるが、トランジスターのドレイン
領域がコンタクトプラグを通じてキャパシタに連結され
る方法を提案している。
法が高集積ＦＲＡＭに適用されている。Ｕ．Ｓ．特許公
報番号５，８５４，１０４，と５，５９１，６６３等が
個々に参照に挙げられるが、トランジスターのドレイン
領域がコンタクトプラグを通じてキャパシタに連結され
る方法を提案している。
【０００５】図１から図５は強誘電メモリ形成方法を順
次に示す断面図として、前記したＵ．Ｓ．特許公報番号
５，８５４，１０４によるコンタクトプラグを通じたキ
ャパシタとトランジスターの連結方法を概略的に図示し
ている。
次に示す断面図として、前記したＵ．Ｓ．特許公報番号
５，８５４，１０４によるコンタクトプラグを通じたキ
ャパシタとトランジスターの連結方法を概略的に図示し
ている。
【０００６】図１を参照すると、素子分離領域（２）が
半導体基板（１）の上に定義される。ゲート酸化膜
（３）、ゲート電極及びソース（５ａ）そしてドレイン
（５ｂ）領域を有するトランジスターが形成される。ビ
ットライン（６）がソース領域（５ａ）と電気的に連結
されるように形成される。酸化膜であるＢＰＳＧ膜（ｂ
ｏｒｏｐｈｏｓｐｈｏｔｓｉｌｉｃａｔｅ ｇｌａｓｓ
ｌａｙｅｒ）（７）が形成物の上に形成される。それ
から、約１，０００オングストロームの厚さの二酸化チ
タン（ＴｉＯ2）膜（８）がスパッタリング方法によっ
て蒸着されるが、二酸化チタン膜（８）は拡散防止膜と
しての役割をする。フォトリソグラフィー工程によって
酸化膜（７）がパターン化されエッチングされドレイン
領域（５ｂ）を露出させるコンタクトホールが形成され
る。
半導体基板（１）の上に定義される。ゲート酸化膜
（３）、ゲート電極及びソース（５ａ）そしてドレイン
（５ｂ）領域を有するトランジスターが形成される。ビ
ットライン（６）がソース領域（５ａ）と電気的に連結
されるように形成される。酸化膜であるＢＰＳＧ膜（ｂ
ｏｒｏｐｈｏｓｐｈｏｔｓｉｌｉｃａｔｅ ｇｌａｓｓ
ｌａｙｅｒ）（７）が形成物の上に形成される。それ
から、約１，０００オングストロームの厚さの二酸化チ
タン（ＴｉＯ2）膜（８）がスパッタリング方法によっ
て蒸着されるが、二酸化チタン膜（８）は拡散防止膜と
しての役割をする。フォトリソグラフィー工程によって
酸化膜（７）がパターン化されエッチングされドレイン
領域（５ｂ）を露出させるコンタクトホールが形成され
る。
【０００７】次に図２を参照すると、約５００オングス
トロームの厚さのチタン膜と約１、０００オングストロ
ームの厚さのチタン窒化膜（ＴｉＮ）の二重膜（１０）
と約５，０００オングストロームの厚さのタングスタン
膜（１１）がスパッタ方法に蒸着されコンタクトホール
を満たす。それからタングスタン膜（１１）及び二重膜
（１０）が化学的機械研磨工程（ＣＭＰ：ｃｈｅｍｉｃ
ａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）の
ような方法によってエッチバックされコンタクトプラグ
が形成される。
トロームの厚さのチタン膜と約１、０００オングストロ
ームの厚さのチタン窒化膜（ＴｉＮ）の二重膜（１０）
と約５，０００オングストロームの厚さのタングスタン
膜（１１）がスパッタ方法に蒸着されコンタクトホール
を満たす。それからタングスタン膜（１１）及び二重膜
（１０）が化学的機械研磨工程（ＣＭＰ：ｃｈｅｍｉｃ
ａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）の
ような方法によってエッチバックされコンタクトプラグ
が形成される。
【０００８】次に、約５００オングストローム厚さのチ
タン窒化膜（１２）及び約５００オングストローム厚さ
の白金膜（Ｐｔ、１３）が順次にスパッタされ、図３に
示したように、所定のパターンを有するレジストマスク
（９ｂ）が白金膜（１３）の上に形成される。パターン
化されたレジストマスク（９ｂ）を使用してチタン窒化
膜（１２）及び白金膜（１３）か乾式エッチングされ下
部電極が形成される。
タン窒化膜（１２）及び約５００オングストローム厚さ
の白金膜（Ｐｔ、１３）が順次にスパッタされ、図３に
示したように、所定のパターンを有するレジストマスク
（９ｂ）が白金膜（１３）の上に形成される。パターン
化されたレジストマスク（９ｂ）を使用してチタン窒化
膜（１２）及び白金膜（１３）か乾式エッチングされ下
部電極が形成される。
【０００９】次に、約２、０００オングストローム厚さ
を有する強誘電膜であるＰＺＴ膜（１４）が下部電極の
上にゾルーゲル方法、スパッタリング方法又はＭＯＣＶ
Ｄ法等によって蒸着され結晶化のための熱処理工程が実
行される。それから約１、０００オングストローム厚さ
を有する白金膜（１５）、約５００オングストローム厚
さ有するチタン窒化膜（１６）そして約１，０００オン
グストローム厚さを有するアルミニウム（１７）が順次
に蒸着される。蒸着された膜（１７，１６及び１５）に
対した高濃度プラズマシステム手段による乾式エッチン
グ工程が実行されるが、図４に示したようにパターン化
されたレジストマスク（９ｃ）を使用する。マスク（９
ｃ）を使用して膜（１７，１６）がエッチングされ強誘
電体キャパシタが形成される。
を有する強誘電膜であるＰＺＴ膜（１４）が下部電極の
上にゾルーゲル方法、スパッタリング方法又はＭＯＣＶ
Ｄ法等によって蒸着され結晶化のための熱処理工程が実
行される。それから約１、０００オングストローム厚さ
を有する白金膜（１５）、約５００オングストローム厚
さ有するチタン窒化膜（１６）そして約１，０００オン
グストローム厚さを有するアルミニウム（１７）が順次
に蒸着される。蒸着された膜（１７，１６及び１５）に
対した高濃度プラズマシステム手段による乾式エッチン
グ工程が実行されるが、図４に示したようにパターン化
されたレジストマスク（９ｃ）を使用する。マスク（９
ｃ）を使用して膜（１７，１６）がエッチングされ強誘
電体キャパシタが形成される。
【００１０】上述した方法でキャパシタが完成された
後、絶縁膜（１８）が形成物の上に蒸着される。キャパ
シタを駆動ライン（ｄｒｉｖｅｌｉｎｅ：未図示）に連
結するためのコンタクトホールが絶縁膜（１８）の内に
形成される。それから、アルミニウム配線が形成され
る。
後、絶縁膜（１８）が形成物の上に蒸着される。キャパ
シタを駆動ライン（ｄｒｉｖｅｌｉｎｅ：未図示）に連
結するためのコンタクトホールが絶縁膜（１８）の内に
形成される。それから、アルミニウム配線が形成され
る。
【００１１】上述した方法によると、下部電極をパター
ニングした後、強誘電体膜が形成される。即ち、下部電
極を完成した後、強誘電体膜の蒸着後結晶化のための熱
処理が約６００°Ｃから約８００°Ｃ範囲の酸素雰囲気
で実行される。さらに、拡散防止膜形成後、約５０0°
Ｃ以上の酸素雰囲気で拡散防止膜の特性を向上させるた
めの熱処理が実行される。上述した熱処理工程は下部電
極とコンタクトプラグ界面又はチタン窒化膜とコンタク
トプラグ界面でキャパシタ側面経路を通じた酸素の拡散
へ酸化を起こすことになる。そのような界面での酸化は
良好な電気的なオーム接触（ｏｈｍｉｃ ｃｏｎｔａｃ
ｔ）を具現することができなくなる。結果的に強誘電キ
ャパシタに貯蔵されたデータ情報をデータラインに伝達
することができなく、記憶素子としての役割を実行する
ことができなくなる。
ニングした後、強誘電体膜が形成される。即ち、下部電
極を完成した後、強誘電体膜の蒸着後結晶化のための熱
処理が約６００°Ｃから約８００°Ｃ範囲の酸素雰囲気
で実行される。さらに、拡散防止膜形成後、約５０0°
Ｃ以上の酸素雰囲気で拡散防止膜の特性を向上させるた
めの熱処理が実行される。上述した熱処理工程は下部電
極とコンタクトプラグ界面又はチタン窒化膜とコンタク
トプラグ界面でキャパシタ側面経路を通じた酸素の拡散
へ酸化を起こすことになる。そのような界面での酸化は
良好な電気的なオーム接触（ｏｈｍｉｃ ｃｏｎｔａｃ
ｔ）を具現することができなくなる。結果的に強誘電キ
ャパシタに貯蔵されたデータ情報をデータラインに伝達
することができなく、記憶素子としての役割を実行する
ことができなくなる。
【００１２】
【発明が解決しようとする課題】本発明は上述した諸般
問題点を解決するために提案されたもので、強誘電体キ
ャパシタの下部電極とコンタクトプラグが良好なオーム
接触を有する強誘電体記憶素子及びその形成方法を提供
することにその目的がある。
問題点を解決するために提案されたもので、強誘電体キ
ャパシタの下部電極とコンタクトプラグが良好なオーム
接触を有する強誘電体記憶素子及びその形成方法を提供
することにその目的がある。
【００１３】本発明の他の目的は三重金属配線を有する
１Ｔ／１Ｃ強誘電体記憶素子及びその形成方法を提供す
ることにある。
１Ｔ／１Ｃ強誘電体記憶素子及びその形成方法を提供す
ることにある。
【００１４】
【課題を解決するための手段】上述した目的を達成する
ための本発明の一特徴によると、強誘電体記憶素子を形
成する方法を提供する。強誘電体記憶素子形成方法は、
半導体基板の上にコンタクトプラグを含む層間絶縁膜を
形成する段階と、コンタクトプラグを含む層間絶縁膜の
上に酸化防止膜を形成する段階と、酸化膜防止膜の上に
コンタクトプラグを覆うようにキャパシタとキャパシタ
を包む拡散防止膜パターンを順次に形成する段階と、露
出された酸化膜防止膜をエッチングする段階を含むこと
を特徴とし、キャパシタは酸化膜防止膜を通じてコンタ
クトプラグに電気的に連結される。
ための本発明の一特徴によると、強誘電体記憶素子を形
成する方法を提供する。強誘電体記憶素子形成方法は、
半導体基板の上にコンタクトプラグを含む層間絶縁膜を
形成する段階と、コンタクトプラグを含む層間絶縁膜の
上に酸化防止膜を形成する段階と、酸化膜防止膜の上に
コンタクトプラグを覆うようにキャパシタとキャパシタ
を包む拡散防止膜パターンを順次に形成する段階と、露
出された酸化膜防止膜をエッチングする段階を含むこと
を特徴とし、キャパシタは酸化膜防止膜を通じてコンタ
クトプラグに電気的に連結される。
【００１５】強誘電体素子形成方法は、半導体基板の上
に一対の不純物拡散領域を有するトランジスターを形成
する段階と、トランジスターを含んで半導体基板の上に
第１絶縁膜を形成する段階と、第１絶縁膜を通過して一
つの不純物拡散領域に電気的に連結されるように第１金
属配線を形成する段階をさらに含み、この時、コンタク
トプログは他の一つの不純物拡散領域に電気的に連結さ
れ、層間絶縁膜の形成は第１絶縁膜を蒸着し第２絶縁膜
を蒸着する段階を含む。ここで、強誘電体記憶素子形成
方法は、強誘電体キャパシタを含んで層間絶縁膜の上に
第３絶縁膜を蒸着する段階と、第３絶縁膜の上に第２金
属配線を形成する段階と、第２金属配線を含んで第３絶
縁膜の上に第４絶縁膜を蒸着する段階と、第４絶縁膜の
上に強誘電体キャパシタの上部電極パターンに電気的に
連結される第３金属配線を形成する段階をもっと含むこ
とを特徴とする。
に一対の不純物拡散領域を有するトランジスターを形成
する段階と、トランジスターを含んで半導体基板の上に
第１絶縁膜を形成する段階と、第１絶縁膜を通過して一
つの不純物拡散領域に電気的に連結されるように第１金
属配線を形成する段階をさらに含み、この時、コンタク
トプログは他の一つの不純物拡散領域に電気的に連結さ
れ、層間絶縁膜の形成は第１絶縁膜を蒸着し第２絶縁膜
を蒸着する段階を含む。ここで、強誘電体記憶素子形成
方法は、強誘電体キャパシタを含んで層間絶縁膜の上に
第３絶縁膜を蒸着する段階と、第３絶縁膜の上に第２金
属配線を形成する段階と、第２金属配線を含んで第３絶
縁膜の上に第４絶縁膜を蒸着する段階と、第４絶縁膜の
上に強誘電体キャパシタの上部電極パターンに電気的に
連結される第３金属配線を形成する段階をもっと含むこ
とを特徴とする。
【００１６】強誘電体素子形成方法は、層間絶縁膜の上
に接着強化膜をもっと形成する段階をもっと含み、この
時、酸化防止膜をエッチングする段階は、キャパシタを
含んで酸化防止膜の上に拡散防止膜を形成する段階と、
フォトレジストマスクを使用して拡散防止膜パターンを
形成する段階と、酸化防止膜パターンを使用して酸化防
止膜及び接着強化膜をエッチングする段階を含む。ここ
で拡散防止膜は強誘電体からの物質移動を防止する役割
をする。
に接着強化膜をもっと形成する段階をもっと含み、この
時、酸化防止膜をエッチングする段階は、キャパシタを
含んで酸化防止膜の上に拡散防止膜を形成する段階と、
フォトレジストマスクを使用して拡散防止膜パターンを
形成する段階と、酸化防止膜パターンを使用して酸化防
止膜及び接着強化膜をエッチングする段階を含む。ここ
で拡散防止膜は強誘電体からの物質移動を防止する役割
をする。
【００１７】強誘電体記憶素子形成方法において、キャ
パシタを形成する段階は、酸化防止膜の上に下部電極
膜、強誘電体膜そして上部電極膜を順次に形成する段階
と、第１フォトリソグラフィーを通じて上部電極膜をエ
ッチングする段階と、第２フォトリソグラフィーを通じ
て酸化防止膜が現れる時まで、強誘電体膜そして下部電
極膜を順次にエッチングする段階を含む。
パシタを形成する段階は、酸化防止膜の上に下部電極
膜、強誘電体膜そして上部電極膜を順次に形成する段階
と、第１フォトリソグラフィーを通じて上部電極膜をエ
ッチングする段階と、第２フォトリソグラフィーを通じ
て酸化防止膜が現れる時まで、強誘電体膜そして下部電
極膜を順次にエッチングする段階を含む。
【００１８】強誘電体素子形成方法において、キャパシ
タを形成する段階は、酸化防止膜の上に下部電極膜、強
誘電体膜そして上部電極膜を順次に形成する段階と、フ
ォトリソグラフィーを通じて上部電極膜、強誘電体膜そ
して上部電極膜を順次にエッチングする段階を含む。
タを形成する段階は、酸化防止膜の上に下部電極膜、強
誘電体膜そして上部電極膜を順次に形成する段階と、フ
ォトリソグラフィーを通じて上部電極膜、強誘電体膜そ
して上部電極膜を順次にエッチングする段階を含む。
【００１９】上述した目的を達成するための本発明によ
ると、三重金属配線を有する記憶素子を形成する方法を
提供する。三重金属配線を有する強誘電体記憶素子形成
方法はゲート電極及び一対のソース／ドレーン領域を有
するトランジスターを半導体基板の上に形成する段階
と、トランジスターを含んで半導体基板の上に第１層間
絶縁膜を形成する段階と、第１層間絶縁膜を突き抜けて
一つのソース／ドレーン領域に電気的に連結される第１
金属配線を形成する段階と、第１金属配線を含んで第１
層間絶縁膜の上に第２層間絶縁膜を形成する段階と、第
２及び第１層間絶縁膜を突き抜けて他の一つのソース／
ドレーン領域に電気的に連結されるコンタクトプラグを
形成する段階と、コンタクトプラグと電気的に連結され
るように第２層間絶縁膜の上に強誘電体キャパシタを形
成する段階と、強誘電体キャパシタを含んで第２層間絶
縁膜の上に第３層間絶縁膜を形成する段階と、第３層間
絶縁膜を突き抜けて、ゲート電極に電気的に連結される
第２金属配線を形成する段階と、第２金属配線を含んで
第３層間絶縁膜の上に第４層間絶縁膜を形成する段階
と、第４及び第３絶縁膜を突き抜けて強誘電体キャパシ
タと電気的に連結される第３金属配線を形成する段階を
含む。
ると、三重金属配線を有する記憶素子を形成する方法を
提供する。三重金属配線を有する強誘電体記憶素子形成
方法はゲート電極及び一対のソース／ドレーン領域を有
するトランジスターを半導体基板の上に形成する段階
と、トランジスターを含んで半導体基板の上に第１層間
絶縁膜を形成する段階と、第１層間絶縁膜を突き抜けて
一つのソース／ドレーン領域に電気的に連結される第１
金属配線を形成する段階と、第１金属配線を含んで第１
層間絶縁膜の上に第２層間絶縁膜を形成する段階と、第
２及び第１層間絶縁膜を突き抜けて他の一つのソース／
ドレーン領域に電気的に連結されるコンタクトプラグを
形成する段階と、コンタクトプラグと電気的に連結され
るように第２層間絶縁膜の上に強誘電体キャパシタを形
成する段階と、強誘電体キャパシタを含んで第２層間絶
縁膜の上に第３層間絶縁膜を形成する段階と、第３層間
絶縁膜を突き抜けて、ゲート電極に電気的に連結される
第２金属配線を形成する段階と、第２金属配線を含んで
第３層間絶縁膜の上に第４層間絶縁膜を形成する段階
と、第４及び第３絶縁膜を突き抜けて強誘電体キャパシ
タと電気的に連結される第３金属配線を形成する段階を
含む。
【００２０】上述した三重金属配線を有する強誘電体記
憶素子を形成する方法において、強誘電体キャパシタを
形成する段階は、コンタクトプラグを含んで第２層間絶
縁膜の上に接着強化膜を蒸着する段階と、コンタクトプ
ラグの酸化を防止するために接着強化膜の上に酸化防止
膜を蒸着する段階と、下部電極膜、強誘電体膜そして上
部電極膜を順次に形成する段階と、上部電極膜、強誘電
体膜、下部電極膜、酸化防止膜そして接着強化膜をパタ
ーニングする段階を含むことを特徴とする。
憶素子を形成する方法において、強誘電体キャパシタを
形成する段階は、コンタクトプラグを含んで第２層間絶
縁膜の上に接着強化膜を蒸着する段階と、コンタクトプ
ラグの酸化を防止するために接着強化膜の上に酸化防止
膜を蒸着する段階と、下部電極膜、強誘電体膜そして上
部電極膜を順次に形成する段階と、上部電極膜、強誘電
体膜、下部電極膜、酸化防止膜そして接着強化膜をパタ
ーニングする段階を含むことを特徴とする。
【００２１】この時、上部電極膜、強誘電体膜、下部電
極膜、酸化防止膜そして接着強化膜をパターニングする
段階は、上部電極膜をエッチングする段階と、酸化防止
膜が現れる時まで、強誘電体膜及び下部電極膜を同時に
エッチングしてキャパシタを形成する段階と、露出され
た酸化防止膜及び接着強化膜をエッチングする段階を含
み、エッチングされた酸化防止膜及び接着強化膜は強誘
電体キャパシタから側面へ拡張されたエッチングパター
ンを有することを特徴とする。
極膜、酸化防止膜そして接着強化膜をパターニングする
段階は、上部電極膜をエッチングする段階と、酸化防止
膜が現れる時まで、強誘電体膜及び下部電極膜を同時に
エッチングしてキャパシタを形成する段階と、露出され
た酸化防止膜及び接着強化膜をエッチングする段階を含
み、エッチングされた酸化防止膜及び接着強化膜は強誘
電体キャパシタから側面へ拡張されたエッチングパター
ンを有することを特徴とする。
【００２２】酸化防止膜及び接着強化膜をエッチングす
る段階は、キャパシタ及び酸化防止膜を含んで層間絶縁
膜に拡散防止膜を形成する段階と、フォトレジストマス
クを使用して拡散防止膜をパターニングする段階と、パ
ターン化された拡散防止膜を使用して酸化防止膜及び接
着強化膜をエッチングする段階を含む。
る段階は、キャパシタ及び酸化防止膜を含んで層間絶縁
膜に拡散防止膜を形成する段階と、フォトレジストマス
クを使用して拡散防止膜をパターニングする段階と、パ
ターン化された拡散防止膜を使用して酸化防止膜及び接
着強化膜をエッチングする段階を含む。
【００２３】上述した目的を達成するための本発明によ
ると、三重金属配線を有する１Ｔ／１Ｃ強誘電体記憶素
子を提供する。三重金属配線を有する１Ｔ／１Ｃ強誘電
体記憶素子は、半導体基板の上に形成されたゲート電極
及び一対のソース／ドレーン領域を有するトランジスタ
ーと、トランジスターを含んで半導体基板の上に形成さ
れた第１層間絶縁膜と、第１層間絶縁膜を突き抜き一つ
のソース／ドレーン領域に電気的に連結される第１金属
配線と、第１金属配線を含んで第１層間絶縁膜の上に形
成された第２層間絶縁膜と、第２及び第１層間絶縁膜を
突き抜けて他の一つのソース／ドレーン領域に電気的に
連結されるコンタクトプラグと、コンタクトプラグと電
気的に連結されるように第２層間絶縁膜の上に形成され
た強誘電体キャパシタと、強誘電体キャパシタを含んで
第２層間絶縁膜の上に形成された第３層間絶縁膜と、第
３層間絶縁膜を突き抜けてゲート電極に電気的に連結さ
れる第２金属配線と、第２金属配線を含んで第３層間絶
縁膜の上に形成された第４層間絶縁膜と、第４及び第３
絶縁膜を突き抜けて強誘電体キャパシタと電気的に連結
される第３金属配線を含む。
ると、三重金属配線を有する１Ｔ／１Ｃ強誘電体記憶素
子を提供する。三重金属配線を有する１Ｔ／１Ｃ強誘電
体記憶素子は、半導体基板の上に形成されたゲート電極
及び一対のソース／ドレーン領域を有するトランジスタ
ーと、トランジスターを含んで半導体基板の上に形成さ
れた第１層間絶縁膜と、第１層間絶縁膜を突き抜き一つ
のソース／ドレーン領域に電気的に連結される第１金属
配線と、第１金属配線を含んで第１層間絶縁膜の上に形
成された第２層間絶縁膜と、第２及び第１層間絶縁膜を
突き抜けて他の一つのソース／ドレーン領域に電気的に
連結されるコンタクトプラグと、コンタクトプラグと電
気的に連結されるように第２層間絶縁膜の上に形成され
た強誘電体キャパシタと、強誘電体キャパシタを含んで
第２層間絶縁膜の上に形成された第３層間絶縁膜と、第
３層間絶縁膜を突き抜けてゲート電極に電気的に連結さ
れる第２金属配線と、第２金属配線を含んで第３層間絶
縁膜の上に形成された第４層間絶縁膜と、第４及び第３
絶縁膜を突き抜けて強誘電体キャパシタと電気的に連結
される第３金属配線を含む。
【００２４】上述した三重金属配線を有する１Ｔ／１Ｃ
強誘電体記憶素子において、第１金属配線はタングステ
ンに作られ、第２金属配線はチタン、チタン窒化膜、ア
ルミニウムそしてチタン窒化膜の積層膜に作られ、第３
金属配線はアルミニウムに作られることを特徴とする。
強誘電体記憶素子において、第１金属配線はタングステ
ンに作られ、第２金属配線はチタン、チタン窒化膜、ア
ルミニウムそしてチタン窒化膜の積層膜に作られ、第３
金属配線はアルミニウムに作られることを特徴とする。
【００２５】この時、強誘電体キャパシタは、第２層間
絶縁膜の上に形成された接着強化膜と、接着強化膜の上
に形成された酸化防止膜と、酸化防止膜の上に形成され
た下部電極膜と、下部電極膜の上に形成された強誘電体
膜と、強誘電体膜の上に形成された上部電極を含むこと
を特徴とする。かつ、強誘電体キャパシタを包むように
形成された拡散防止膜をもっと含む。
絶縁膜の上に形成された接着強化膜と、接着強化膜の上
に形成された酸化防止膜と、酸化防止膜の上に形成され
た下部電極膜と、下部電極膜の上に形成された強誘電体
膜と、強誘電体膜の上に形成された上部電極を含むこと
を特徴とする。かつ、強誘電体キャパシタを包むように
形成された拡散防止膜をもっと含む。
【００２６】上述した本発明の構成によると、酸化防止
膜が強誘電体キャパシタ形成後、そして拡散防止膜蒸着
及び熱処理後にパターニングされる。こうにすること
で、従来技術に現れたコンタクトプラグと下部電極界面
での酸化問題を防止することができて信頼性がある電気
的なオーム接触を形成することができる。
膜が強誘電体キャパシタ形成後、そして拡散防止膜蒸着
及び熱処理後にパターニングされる。こうにすること
で、従来技術に現れたコンタクトプラグと下部電極界面
での酸化問題を防止することができて信頼性がある電気
的なオーム接触を形成することができる。
【００２７】かつ配線が全て金属に形成され低抵抗配線
が可能であり、これに従って素子の動作特性及び信頼度
を向上させることができる。
が可能であり、これに従って素子の動作特性及び信頼度
を向上させることができる。
【００２８】本発明は強誘電体記憶素子及びその形成方
法に関したことで、特に三重金属配線を有する一つのト
ランジスター／一つのキャパシタ（１Ｔ／１Ｃ）強誘電
体記憶素子を提供する。さらにそのような記憶素子を形
成する方法を提供する。
法に関したことで、特に三重金属配線を有する一つのト
ランジスター／一つのキャパシタ（１Ｔ／１Ｃ）強誘電
体記憶素子を提供する。さらにそのような記憶素子を形
成する方法を提供する。
【００２９】本発明の特徴は下部電極パターンを形成す
る前又は下部電極パターン形成と同時に上部電極と強誘
電体膜をパターニングすることにある。本発明の他の特
徴は酸化防止膜に対したエッチングが強誘電体キャパシ
タ形成後、そして拡散防止膜蒸着及び熱処理工程後に実
行される。本発明の他の特徴は三重金属配線を有する一
つのトランジスター／一つのキャパシタ（１Ｔ／１Ｃ）
強誘電体記憶素子を提供することにある。
る前又は下部電極パターン形成と同時に上部電極と強誘
電体膜をパターニングすることにある。本発明の他の特
徴は酸化防止膜に対したエッチングが強誘電体キャパシ
タ形成後、そして拡散防止膜蒸着及び熱処理工程後に実
行される。本発明の他の特徴は三重金属配線を有する一
つのトランジスター／一つのキャパシタ（１Ｔ／１Ｃ）
強誘電体記憶素子を提供することにある。
【００３０】
【発明の実施の形態】以下図６及び図７或いは図１４を
参照して本発明の実施形態を説明する。本発明は種種他
の形態に実施が可能であり、ここに掲示された実施形態
に限定されるように解釈してはならない。かつ添付され
た図面において、膜及び領域は説明の明確化のために誇
張されるようにに図示されている。
参照して本発明の実施形態を説明する。本発明は種種他
の形態に実施が可能であり、ここに掲示された実施形態
に限定されるように解釈してはならない。かつ添付され
た図面において、膜及び領域は説明の明確化のために誇
張されるようにに図示されている。
【００３１】本発明に従う三重金属配線を有する１Ｔ／
１Ｃ強誘電体記憶素子が図６に図示されている。
１Ｃ強誘電体記憶素子が図６に図示されている。
【００３２】図６を参照すると、半導体基板１００の上
に活性領域が素子分離領域１０２によって定義されてい
る。活性領域の上にトランジスター１０４が形成されて
いる。トランジスター１０４は少なくともゲート電極及
びその両側に不純物拡散領域１０６ａ−１００ｃ、もっ
と具体的にはソース／ドレイン領域を含んで成る。
に活性領域が素子分離領域１０２によって定義されてい
る。活性領域の上にトランジスター１０４が形成されて
いる。トランジスター１０４は少なくともゲート電極及
びその両側に不純物拡散領域１０６ａ−１００ｃ、もっ
と具体的にはソース／ドレイン領域を含んで成る。
【００３３】不純物拡散領域の中に所定の領域１０６ｂ
に電気的に連結されるように第１金属配線１１０、もっ
と具体的にはビットラインが形成されている。ビットラ
インは金属例えばタングステンによって形成される。そ
してビットライン１１０が形成された層の上部に形成さ
れた他の層に（絶縁膜１０８及び１１２を通じて電気的
に隔離されている）強誘電体キャパシタ１２０−１２８
が形成されている。記憶素子として機能するためにはキ
ャパシタはトランジスターの不純物拡散領域の中に所定
部分１０６ｃに電気的に連結されるべきである。本発明
によると図６に示したようにコンタクトプラグ１１４を
通じて電気的に連結されている。接着強化膜１１６及び
酸化防止膜１１８がコンタクトプラグ１１４とキャパシ
タとの間に形成されている。
に電気的に連結されるように第１金属配線１１０、もっ
と具体的にはビットラインが形成されている。ビットラ
インは金属例えばタングステンによって形成される。そ
してビットライン１１０が形成された層の上部に形成さ
れた他の層に（絶縁膜１０８及び１１２を通じて電気的
に隔離されている）強誘電体キャパシタ１２０−１２８
が形成されている。記憶素子として機能するためにはキ
ャパシタはトランジスターの不純物拡散領域の中に所定
部分１０６ｃに電気的に連結されるべきである。本発明
によると図６に示したようにコンタクトプラグ１１４を
通じて電気的に連結されている。接着強化膜１１６及び
酸化防止膜１１８がコンタクトプラグ１１４とキャパシ
タとの間に形成されている。
【００３４】キャパシタ及び絶縁膜１１２の上に絶縁膜
１３４が形成されてあり、その表面の上に第２金属配線
１３６が形成されている。第２金属配線（ストラップラ
イン）は低抵抗素子具現のためのゲート電極の入れ換え
ｓｈｕｎｔｉｎｇ役割をし、金属物質例えば、チタン／
チタン窒化膜／アルミニウム／チタン窒化膜多層膜に形
成される。かつ第２金属配線は図面には表れないがＦＲ
ＡＭのコア及び周辺回路領域の相互連結（ｉｎｔｅｒｃ
ｏｎｎｅｃｔｉｏｎ）役割をする。
１３４が形成されてあり、その表面の上に第２金属配線
１３６が形成されている。第２金属配線（ストラップラ
イン）は低抵抗素子具現のためのゲート電極の入れ換え
ｓｈｕｎｔｉｎｇ役割をし、金属物質例えば、チタン／
チタン窒化膜／アルミニウム／チタン窒化膜多層膜に形
成される。かつ第２金属配線は図面には表れないがＦＲ
ＡＭのコア及び周辺回路領域の相互連結（ｉｎｔｅｒｃ
ｏｎｎｅｃｔｉｏｎ）役割をする。
【００３５】第２金属配線１３６の上に絶縁膜１３８が
形成されてあり、その表面の上に第３金属配線１４０が
キャパシタの上部電極１２８と電気的に連結されるよう
に形成されている。
形成されてあり、その表面の上に第３金属配線１４０が
キャパシタの上部電極１２８と電気的に連結されるよう
に形成されている。
【００３６】上述した強誘電体記憶素子は配線が全て金
属で形成されてあって素子の速い動作速度を具現するこ
とができる。
属で形成されてあって素子の速い動作速度を具現するこ
とができる。
【００３７】図７から図１４を参照して上述した強誘電
体キャパシタ形成方法を以下で詳細に説明する。図７か
ら図１４で図６に図示された構成要素と同一な機能を有
する構成要素に対しては同一な参照番号を併記する。
体キャパシタ形成方法を以下で詳細に説明する。図７か
ら図１４で図６に図示された構成要素と同一な機能を有
する構成要素に対しては同一な参照番号を併記する。
【００３８】まず図７を参照すると、半導体基板１０
０、通常的にシリコン基板が準備される。シリコン基板
１００の上に活性領域と非活性領域がよく知られた素子
分離工程による素子隔離領域１０２によって定義される
が、活性領域というのは電気的な連結が形成される所を
いう。素子分離工程は例えば、局所的シリコン酸化工程
（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃ
ｏｎ）、浅いトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎ
ｃｈ Ｉｓｏｌａｔｉｏｎ）工程等がある。これは通常
的な工程なので説明を省略する。
０、通常的にシリコン基板が準備される。シリコン基板
１００の上に活性領域と非活性領域がよく知られた素子
分離工程による素子隔離領域１０２によって定義される
が、活性領域というのは電気的な連結が形成される所を
いう。素子分離工程は例えば、局所的シリコン酸化工程
（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃ
ｏｎ）、浅いトレンチ分離（Ｓｈａｌｌｏｗ Ｔｒｅｎ
ｃｈ Ｉｓｏｌａｔｉｏｎ）工程等がある。これは通常
的な工程なので説明を省略する。
【００３９】素子分離工程に活性領域が定義されると、
トランジスターの形成工程が実行される。もっと具体的
に見ると、シリコン基板１００との電気的絶縁のための
ゲート酸化膜（図面に未図示）が形成される。次にゲー
ト電極膜が蒸着されパターニングされゲート電極が形成
される。それからイオン注入工程が実行され不純物拡散
領域であるソース／ドレイン領域１０６ａ−１００ｃが
ゲート電極両側に形成される。次にゲート電極両側にス
ペーサが形成されトランジスターを完成する。
トランジスターの形成工程が実行される。もっと具体的
に見ると、シリコン基板１００との電気的絶縁のための
ゲート酸化膜（図面に未図示）が形成される。次にゲー
ト電極膜が蒸着されパターニングされゲート電極が形成
される。それからイオン注入工程が実行され不純物拡散
領域であるソース／ドレイン領域１０６ａ−１００ｃが
ゲート電極両側に形成される。次にゲート電極両側にス
ペーサが形成されトランジスターを完成する。
【００４０】次に、トランジスター１０４を含んでシリ
コン基板１００の上に第１層間絶縁膜１０８が蒸着され
る。第１層間絶縁膜は通常的にＣＶＤ（ｃｈｅｍｉｃａ
ｌｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法による酸化
膜に形成される。次に強誘電体記憶素子のデータライン
であるビットライン（第１金属配線）形成工程が実行さ
れる。まず所定のソース／ドレイン領域１０６ｂを露出
させるように第１層間絶縁膜１０８が乾式エッチングさ
れてコンタクトホールが形成される。例えば、約４，０
００オングストロームの厚さを有するタングステンがコ
ンタクトホールを満たすように第１層間絶縁膜１０８の
上によく知られたスパッタ方法によって蒸着される。そ
れから蒸着されたタングステンが所定のパターンにエッ
チングされ図７に表れたようにビットライン１１０が形
成される。
コン基板１００の上に第１層間絶縁膜１０８が蒸着され
る。第１層間絶縁膜は通常的にＣＶＤ（ｃｈｅｍｉｃａ
ｌｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法による酸化
膜に形成される。次に強誘電体記憶素子のデータライン
であるビットライン（第１金属配線）形成工程が実行さ
れる。まず所定のソース／ドレイン領域１０６ｂを露出
させるように第１層間絶縁膜１０８が乾式エッチングさ
れてコンタクトホールが形成される。例えば、約４，０
００オングストロームの厚さを有するタングステンがコ
ンタクトホールを満たすように第１層間絶縁膜１０８の
上によく知られたスパッタ方法によって蒸着される。そ
れから蒸着されたタングステンが所定のパターンにエッ
チングされ図７に表れたようにビットライン１１０が形
成される。
【００４１】図８を参照すると第１金属配線であるビッ
トライン１１０を含んで第１層間絶縁膜１０８の上に第
２層間絶縁膜１１２が蒸着される。第２層間絶縁膜は通
常的にＣＶＤ方法によって酸化膜に形成される。次工程
は後続工程に形成される強誘電体キャパシタとトランジ
スター１０４の電気的連結のためのコンタクトプラグ形
成工程である。まずトランジスター１０４の所定のソー
ス／ドレイン領域１０６ｃを露出させるように第２及び
第１層間絶縁膜１１２，１０８をエッチングしてプラグ
用コンタクトホールを形成する。プラグ用コンタクトホ
ールを完全に満たすように導電膜であるポリシリコンが
蒸着される。それから平坦化工程が実行されて図８に図
示されたようにコンタクトプラグ１１４が完成される。
トライン１１０を含んで第１層間絶縁膜１０８の上に第
２層間絶縁膜１１２が蒸着される。第２層間絶縁膜は通
常的にＣＶＤ方法によって酸化膜に形成される。次工程
は後続工程に形成される強誘電体キャパシタとトランジ
スター１０４の電気的連結のためのコンタクトプラグ形
成工程である。まずトランジスター１０４の所定のソー
ス／ドレイン領域１０６ｃを露出させるように第２及び
第１層間絶縁膜１１２，１０８をエッチングしてプラグ
用コンタクトホールを形成する。プラグ用コンタクトホ
ールを完全に満たすように導電膜であるポリシリコンが
蒸着される。それから平坦化工程が実行されて図８に図
示されたようにコンタクトプラグ１１４が完成される。
【００４２】次工程の強誘電体キャパシタ形成工程は図
９から図１３に概略的に図示されている。まず図９を参
照すると、接着強化膜１１６、酸化防止膜１１８、下部
電極膜１２０，１２２、強誘電膜１２４、上部電極膜１
２６，１２８、そして酸化マスク１３０が蒸着される。
もっと具体的に見ると、接着強化膜１１６に約５０オン
グストロームの厚さを有するチタン膜をスパッタリング
方法に蒸着する。接着強化膜１１６は下部の第２層間絶
縁膜１１２と後続工程に蒸着される膜質との接着特性を
強化するためにそしてかつコンタクトプラグ１１４上部
とのオーム接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）のため
に蒸着される。
９から図１３に概略的に図示されている。まず図９を参
照すると、接着強化膜１１６、酸化防止膜１１８、下部
電極膜１２０，１２２、強誘電膜１２４、上部電極膜１
２６，１２８、そして酸化マスク１３０が蒸着される。
もっと具体的に見ると、接着強化膜１１６に約５０オン
グストロームの厚さを有するチタン膜をスパッタリング
方法に蒸着する。接着強化膜１１６は下部の第２層間絶
縁膜１１２と後続工程に蒸着される膜質との接着特性を
強化するためにそしてかつコンタクトプラグ１１４上部
とのオーム接触（ｏｈｍｉｃ ｃｏｎｔａｃｔ）のため
に蒸着される。
【００４３】酸化防止膜１１８は例えばスパッタリング
方法を利用して約１、０００オングストロームの厚さを
有するイリジウム（Ｉｒ）に形成される。かつロジウム
又はルテニウムに形成されることができる。酸化防止膜
は、後続工程に実行されるいろいろの酸化雰囲気でのア
ニーリング工程で、コンタクトプラグ及びその上部に形
成される導電性膜質との接触面が酸化されることを防止
するために蒸着される。後述するように、酸化防止膜１
１８はキャパシタ形成後、そして拡散防止膜蒸着及び熱
処理工程後エッチングされるので熱処理による特性劣化
がなく酸化防止膜役割を十分にすることができる。
方法を利用して約１、０００オングストロームの厚さを
有するイリジウム（Ｉｒ）に形成される。かつロジウム
又はルテニウムに形成されることができる。酸化防止膜
は、後続工程に実行されるいろいろの酸化雰囲気でのア
ニーリング工程で、コンタクトプラグ及びその上部に形
成される導電性膜質との接触面が酸化されることを防止
するために蒸着される。後述するように、酸化防止膜１
１８はキャパシタ形成後、そして拡散防止膜蒸着及び熱
処理工程後エッチングされるので熱処理による特性劣化
がなく酸化防止膜役割を十分にすることができる。
【００４４】次に強誘電体キャパシタ下部電極に二酸化
イリジウム（ＩｒＯ2、１２０）及び白金（Ｐｔ、１２
２）が蒸着される。二酸化イリジウム１２０は約５００
オングストロームの厚さを有するように直流（ＤＣ：ｄ
ｉｒｅｃｔ ｃｕｒｒｅｎｔ）磁気スパッタリング方法
（ｍａｇｎｅｒｔｒｏｎ ｓｐｕｔｔｅｒｉｎｇ）によ
って蒸着され、安定な酸化膜電極を形成するために酸素
雰囲気に約６００°Ｃで熱処理される。白金１２２は約
１、０００オングストロームの厚さを有するようにスパ
ッタリング方法等によって蒸着される。白金１２２は後
続工程に蒸着される強誘電体膜の結晶化に有利な格子構
造を提供してより安定な強誘電体膜形成に助けになる。
イリジウム（ＩｒＯ2、１２０）及び白金（Ｐｔ、１２
２）が蒸着される。二酸化イリジウム１２０は約５００
オングストロームの厚さを有するように直流（ＤＣ：ｄ
ｉｒｅｃｔ ｃｕｒｒｅｎｔ）磁気スパッタリング方法
（ｍａｇｎｅｒｔｒｏｎ ｓｐｕｔｔｅｒｉｎｇ）によ
って蒸着され、安定な酸化膜電極を形成するために酸素
雰囲気に約６００°Ｃで熱処理される。白金１２２は約
１、０００オングストロームの厚さを有するようにスパ
ッタリング方法等によって蒸着される。白金１２２は後
続工程に蒸着される強誘電体膜の結晶化に有利な格子構
造を提供してより安定な強誘電体膜形成に助けになる。
【００４５】ここで、下部電極に上述した二酸化イリジ
ウム／白金の二層膜以外にその他の金属例えば白金、イ
リジウム、ロジウム等が単一層に形成することができ、
かつこれら金属と酸化膜電極との組合せによって形成す
ることができる。
ウム／白金の二層膜以外にその他の金属例えば白金、イ
リジウム、ロジウム等が単一層に形成することができ、
かつこれら金属と酸化膜電極との組合せによって形成す
ることができる。
【００４６】次は強誘電膜１２４形成工程に、まず強誘
電体膜前駆物質がゾルーゲル方法によって非晶質形態に
蒸着される。例えば、ＰＺＴ膜が約２、０００オングス
トロームの厚さを有するように蒸着される。それから、
ＰＺＴ膜が強誘電特性を示すようにするための結晶化熱
処理を約６５０°Ｃ以上の温度で酸素雰囲気で実行す
る。熱処理は急速熱処理方法（ｒａｐｉｄ ｔｈｅｒｍ
ａｌ ａｎｎｅｌｉｎｇ）又は炉（ｆｕｒｎａｃｅ）等
を利用することができる。もっと具体的に本発明では約
７００°Ｃで１０分の間に炉熱処理が実行される。
電体膜前駆物質がゾルーゲル方法によって非晶質形態に
蒸着される。例えば、ＰＺＴ膜が約２、０００オングス
トロームの厚さを有するように蒸着される。それから、
ＰＺＴ膜が強誘電特性を示すようにするための結晶化熱
処理を約６５０°Ｃ以上の温度で酸素雰囲気で実行す
る。熱処理は急速熱処理方法（ｒａｐｉｄ ｔｈｅｒｍ
ａｌ ａｎｎｅｌｉｎｇ）又は炉（ｆｕｒｎａｃｅ）等
を利用することができる。もっと具体的に本発明では約
７００°Ｃで１０分の間に炉熱処理が実行される。
【００４７】次は上部電極１２６，１２８形成工程に、
酸化膜電極１２６及び金属電極１２８が蒸着される。酸
化膜電極１２６に二酸化イリジウムがスパッタリング方
法に約３００オングストロームの厚さを有するように蒸
着される。金属電極１２８にイリジウムがスパッタリン
グ方法に約１、２００オングストロームの厚さを有する
ように蒸着される。
酸化膜電極１２６及び金属電極１２８が蒸着される。酸
化膜電極１２６に二酸化イリジウムがスパッタリング方
法に約３００オングストロームの厚さを有するように蒸
着される。金属電極１２８にイリジウムがスパッタリン
グ方法に約１、２００オングストロームの厚さを有する
ように蒸着される。
【００４８】ここで、上部電極１２６，１２８に前述し
た下部電極と同一な物質に形成することもできる。説明
の簡略化のためにこれの説明は省略する。
た下部電極と同一な物質に形成することもできる。説明
の簡略化のためにこれの説明は省略する。
【００４９】次に強誘電体キャパシタ形成のためのフォ
トエッチング工程が実行される。本実施形態においては
酸化膜マスク１３０が利用される。まず酸化膜マスク１
３０がキャパシタパターンを定義するようにパターニン
グされる（図１０及び図１１参照）。それからマスクを
使用して下部の膜がエッチングされキャパシタを完成す
る。
トエッチング工程が実行される。本実施形態においては
酸化膜マスク１３０が利用される。まず酸化膜マスク１
３０がキャパシタパターンを定義するようにパターニン
グされる（図１０及び図１１参照）。それからマスクを
使用して下部の膜がエッチングされキャパシタを完成す
る。
【００５０】強誘電体キャパシタ形成のためのフォトエ
ッチング工程は後述したように多様に実行されることが
できる。一番目に、上部電極をまずエッチングした後、
通常のフォトレジストマスクを利用して強誘電体膜及び
下部電極膜をエッチングする方法である。具体的に見る
と、パターン化された酸化膜マスク１３０′を利用して
上部電極膜１２８が図１０に表れたように乾式エッチン
グされる。上部膜１２８の乾式エッチングはＣｌ2、Ｈ
ＢｒそしてＯ2混合ガスを使用しこれらの流量比は７：
１４：３０ｓｃｃｍであり、約５ｍｔｏｒｒの圧力で実
行される。
ッチング工程は後述したように多様に実行されることが
できる。一番目に、上部電極をまずエッチングした後、
通常のフォトレジストマスクを利用して強誘電体膜及び
下部電極膜をエッチングする方法である。具体的に見る
と、パターン化された酸化膜マスク１３０′を利用して
上部電極膜１２８が図１０に表れたように乾式エッチン
グされる。上部膜１２８の乾式エッチングはＣｌ2、Ｈ
ＢｒそしてＯ2混合ガスを使用しこれらの流量比は７：
１４：３０ｓｃｃｍであり、約５ｍｔｏｒｒの圧力で実
行される。
【００５１】次に、通常のフォトレジストマスク（未図
示）を使用して強誘電体膜１２４及び下部電極膜１２
２，１２０が順次にエッチングされる。強誘電体膜１２
４のエッチングは反応性イオンエッチング（ｒｅａｃｔ
ｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）形態のエッチング装
備を利用してＡｒ、ＨＢｒ、そしてＣＦ4混合ガスを使
用してエッチングし、下部電極膜１２２，１２０はＡｒ
及びＣｌ2混合ガスを使用してエッチングし、その結果
形成された強誘電キャパシタパターンが図１２に概略的
に示されている。かつ半導体エッチング工程に通常的に
使用されるエッチング装備を使用することもできる。
示）を使用して強誘電体膜１２４及び下部電極膜１２
２，１２０が順次にエッチングされる。強誘電体膜１２
４のエッチングは反応性イオンエッチング（ｒｅａｃｔ
ｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）形態のエッチング装
備を利用してＡｒ、ＨＢｒ、そしてＣＦ4混合ガスを使
用してエッチングし、下部電極膜１２２，１２０はＡｒ
及びＣｌ2混合ガスを使用してエッチングし、その結果
形成された強誘電キャパシタパターンが図１２に概略的
に示されている。かつ半導体エッチング工程に通常的に
使用されるエッチング装備を使用することもできる。
【００５２】二番目、キャパシタ形成のための写真エッ
チング工程は次のような方法に実行されることができ
る。図１１及び図１２を参照すると、酸化膜マスク１３
０′を使用して、上部電極膜（１２８，１２６）、強誘
電膜（１２４）そして下部電極膜（１２２，１２０）を
同時に一つの写真エッチング工程にエッチングすること
もできる。
チング工程は次のような方法に実行されることができ
る。図１１及び図１２を参照すると、酸化膜マスク１３
０′を使用して、上部電極膜（１２８，１２６）、強誘
電膜（１２４）そして下部電極膜（１２２，１２０）を
同時に一つの写真エッチング工程にエッチングすること
もできる。
【００５３】次に、図１２に示したように、形成された
強誘電体キャパシタに物質移動を防止するための拡散防
止膜がスパッタリング方法等に蒸着される。それから拡
散防止膜の特性を強化させるための熱処理工程が酸素雰
囲気で約６５０°Ｃで約３０分間実行される。このよう
な酸化雰囲気の熱処理で、酸化防止膜１１８であるイリ
ジウム膜は従来と違って（図４及び図５）パターニング
されていないので酸化防止膜としての役割を十分にして
（即ち、コンタクトプラグ上部での酸化を防止して）良
好なオーム接触を可能にする。拡散防止膜１３２は例え
ば二酸化チタン、アルミナ（Ａｌ2Ｏ3）等に形成され
る。
強誘電体キャパシタに物質移動を防止するための拡散防
止膜がスパッタリング方法等に蒸着される。それから拡
散防止膜の特性を強化させるための熱処理工程が酸素雰
囲気で約６５０°Ｃで約３０分間実行される。このよう
な酸化雰囲気の熱処理で、酸化防止膜１１８であるイリ
ジウム膜は従来と違って（図４及び図５）パターニング
されていないので酸化防止膜としての役割を十分にして
（即ち、コンタクトプラグ上部での酸化を防止して）良
好なオーム接触を可能にする。拡散防止膜１３２は例え
ば二酸化チタン、アルミナ（Ａｌ2Ｏ3）等に形成され
る。
【００５４】次に、フォトエッチング工程を通じて拡散
防止膜をパターニングした後これをエッチングマスクに
して酸化防止膜１１８及び接着強化膜１１６をエッチン
グして強誘電体キャパシタを完成する。その結果の断面
プロファイルが図１３に概略的に表れている。
防止膜をパターニングした後これをエッチングマスクに
して酸化防止膜１１８及び接着強化膜１１６をエッチン
グして強誘電体キャパシタを完成する。その結果の断面
プロファイルが図１３に概略的に表れている。
【００５５】次工程の第２金属配線形成工程は図１４に
概略的に表れている。図示されたように強誘電体キャパ
シタを完成した後、第３層間絶縁膜１３４が第２層間絶
縁膜１１２の上に強誘電キャパシタを覆うように蒸着さ
れる。それからトランジスターのゲートラインと電気的
に連結される第２金属配線１３６が形成される。第２金
属配線はかつコア及び周辺回路領域では相互連結（ｉｎ
ｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）役割をする。もっと具
体的に見ると、第２金属配線は、チタン／チタン窒化膜
／アルミニウム膜／チタン窒化膜に形成され、各々約３
００オングストローム、６００オングストローム、４，
０００オングストローム及び２５０オングストロームの
厚さを有するようにスパッタリング方法等に蒸着され
る。アルミニウム膜の上のチタン窒化膜は写真工程の限
界寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ ｖａ
ｒｉａｔｉｏｎ）を最小化する機能もし、アルミニウム
膜下部のチタン／チタン窒化膜はバリヤー金属（ｂａｒ
ｒｉｅｒ ｍｅｔａｌ）として機能をする。通常的なフ
ォトエッチング工程を通じて蒸着された膜がエッチング
され所定のパターンを有する第２金属配線が完成され
る。
概略的に表れている。図示されたように強誘電体キャパ
シタを完成した後、第３層間絶縁膜１３４が第２層間絶
縁膜１１２の上に強誘電キャパシタを覆うように蒸着さ
れる。それからトランジスターのゲートラインと電気的
に連結される第２金属配線１３６が形成される。第２金
属配線はかつコア及び周辺回路領域では相互連結（ｉｎ
ｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）役割をする。もっと具
体的に見ると、第２金属配線は、チタン／チタン窒化膜
／アルミニウム膜／チタン窒化膜に形成され、各々約３
００オングストローム、６００オングストローム、４，
０００オングストローム及び２５０オングストロームの
厚さを有するようにスパッタリング方法等に蒸着され
る。アルミニウム膜の上のチタン窒化膜は写真工程の限
界寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ ｖａ
ｒｉａｔｉｏｎ）を最小化する機能もし、アルミニウム
膜下部のチタン／チタン窒化膜はバリヤー金属（ｂａｒ
ｒｉｅｒ ｍｅｔａｌ）として機能をする。通常的なフ
ォトエッチング工程を通じて蒸着された膜がエッチング
され所定のパターンを有する第２金属配線が完成され
る。
【００５６】次工程は第３金属配線（プレートライン：
ｐｌａｔｅ ｌｉｎｅ）形成工程に、図１４に示した形
成物の上に化学的気象蒸着法による第４絶縁膜１３８に
酸化膜が蒸着される（図６参照）。それから、強誘電キ
ャパシタの上部電極と電気的に連結される第３金属配線
が形成される。もっと具体的に見ると、上部電極を露出
させるコンタクトホールが第４絶縁膜１３８の上に形成
され、スパッタリング方法等に金属物質であるアルミニ
ウムが蒸着される。それから、通常的なフォトエッチン
グ工程に蒸着されたアルミニウムがパターニングされ図
６に表れたような第３金属配線１４０が完成される。
ｐｌａｔｅ ｌｉｎｅ）形成工程に、図１４に示した形
成物の上に化学的気象蒸着法による第４絶縁膜１３８に
酸化膜が蒸着される（図６参照）。それから、強誘電キ
ャパシタの上部電極と電気的に連結される第３金属配線
が形成される。もっと具体的に見ると、上部電極を露出
させるコンタクトホールが第４絶縁膜１３８の上に形成
され、スパッタリング方法等に金属物質であるアルミニ
ウムが蒸着される。それから、通常的なフォトエッチン
グ工程に蒸着されたアルミニウムがパターニングされ図
６に表れたような第３金属配線１４０が完成される。
【００５７】上述したような本発明に従うと、強誘電体
キャパシタの上部電極が強誘電体及び下部電極よりまず
パターニングされることや又は同時にパターニングされ
る。そして酸化防止膜に酸化防止効果が優れたイリジウ
ム等を利用しかつこのような酸化防止膜がキャパシタ形
成後そして拡散防止膜蒸着及び熱処理後にパターニング
される。従って、拡散防止膜の熱処理工程時酸化防膜が
その役割を十分にして安定的なオーム接触を具現するこ
とができる。かつ１Ｔ／１Ｃ強誘電体記憶素子におい
て、多層の配線を金属物質に形成することで、記憶素子
の動作速度をいっそう増加させることができる。
キャパシタの上部電極が強誘電体及び下部電極よりまず
パターニングされることや又は同時にパターニングされ
る。そして酸化防止膜に酸化防止効果が優れたイリジウ
ム等を利用しかつこのような酸化防止膜がキャパシタ形
成後そして拡散防止膜蒸着及び熱処理後にパターニング
される。従って、拡散防止膜の熱処理工程時酸化防膜が
その役割を十分にして安定的なオーム接触を具現するこ
とができる。かつ１Ｔ／１Ｃ強誘電体記憶素子におい
て、多層の配線を金属物質に形成することで、記憶素子
の動作速度をいっそう増加させることができる。
【００５８】
【発明の効果】本発明による１Ｔ／１Ｃ強誘電体記憶素
子及びその製造方法に従うと、キャパシタ形成後そして
拡散防止膜の蒸着及び熱処理後、酸化防止膜がパターニ
ングされる。従って酸化雰囲気の熱処理工程によるコン
タクトプラグ及び強誘電体キャパシタ界面での酸化反応
を酸化防止膜が抑制することができてその界面で良好な
オーム接触を形成することができる。かつ本発明による
１Ｔ／１Ｃ強誘電体記憶素子及びその製造方法に従う
と、配線が全て金属に成る。従って記憶素子の動作特性
を向上させることができる効果がある。
子及びその製造方法に従うと、キャパシタ形成後そして
拡散防止膜の蒸着及び熱処理後、酸化防止膜がパターニ
ングされる。従って酸化雰囲気の熱処理工程によるコン
タクトプラグ及び強誘電体キャパシタ界面での酸化反応
を酸化防止膜が抑制することができてその界面で良好な
オーム接触を形成することができる。かつ本発明による
１Ｔ／１Ｃ強誘電体記憶素子及びその製造方法に従う
と、配線が全て金属に成る。従って記憶素子の動作特性
を向上させることができる効果がある。
【図１】 従来方法による一つのトランジスター／一つ
のキャパシタ製造方法の一連の工程を順次に説明するた
めの形成物の断面図であって、最初の工程における形成
物の断面図である。
のキャパシタ製造方法の一連の工程を順次に説明するた
めの形成物の断面図であって、最初の工程における形成
物の断面図である。
【図２】 図１で示した工程の後の工程における形成物
の断面図である。
の断面図である。
【図３】 図２で示した工程の後の工程における形成物
の断面図である。
の断面図である。
【図４】 図３で示した工程の後の工程における形成物
の断面図である。
の断面図である。
【図５】 図４で示した工程の後の工程における形成物
の断面図である。
の断面図である。
【図６】 本発明に従う三重金属配線の一つのトランジ
スター／一つのキャパシタを概略的に示す断面図であ
る。
スター／一つのキャパシタを概略的に示す断面図であ
る。
【図７】 図６に概略的に図示された三重金属配線の一
つのトランジスター／一つのキャパシタを形成する方法
の一連の工程を順次に説明するための断面図であって、
最初の工程における形成物の断面図である。
つのトランジスター／一つのキャパシタを形成する方法
の一連の工程を順次に説明するための断面図であって、
最初の工程における形成物の断面図である。
【図８】 図７で示した工程の後の工程における形成物
の断面図である。
の断面図である。
【図９】 図８で示した工程の後の工程のおける形成物
の断面図である。
の断面図である。
【図１０】 図９で示した工程の後の工程における形成
物の断面図である。
物の断面図である。
【図１１】 図１０で示した工程の後の工程における形
成物の断面図である。
成物の断面図である。
【図１２】 図１１で示した工程の後の工程における形
成物の断面図である。
成物の断面図である。
【図１３】 図１２で示した工程の後の工程における形
成物の断面図である。
成物の断面図である。
【図１４】 図１３で示した工程の後の工程における形
成物の断面図である。
成物の断面図である。
１００ 半導体基板 １０２ 素子分離領域 １０４ トランジスター １０６ａ−ｃ 不純物拡散領域（活性領域） １０８，１１２，１３４，１３８ 絶縁膜 １１０，１３６，１４０ 金属配線 １１４ コンタクトプラグ １１６ 接着強化膜 １１８ 酸化防止膜 １２０，１２２ 下部電極 １２４ 強誘電体膜 １２６，１２８ 上部電極 １３２ 拡散防止膜
Claims (25)
- 【請求項１】 強誘電体素子形成方法において、 半導体基板の上にコンタクトプラグを含む層間絶縁膜を
形成する段階と、 前記コンタクトプラグを含む前記層間絶縁膜の上に酸化
防止膜を形成する段階と、 前記酸化膜防止膜の上に前記コンタクトプラグを覆うよ
うにキャパシタと前記キャパシタを包む拡散防止膜パタ
ーンを順次に形成する段階と、 露出された前記酸化防止膜をエッチングする段階を含む
ことを特徴とし、 前記キャパシタは前記酸化防止膜を通じて前記コンタク
トプラグに電気的に連結される強誘電体素子形成方法。 - 【請求項２】 前記コンタクトプラグを含む前記層間絶
縁膜の上に接着強化膜をさらに形成する段階を含み、 前記酸化防止膜をエッチングする段階は、 前記キャパシタを含んで前記酸化防止膜の上に拡散防止
膜を形成する段階と、 フォトレジストマスクを使用して前記拡散防止膜パター
ンを形成する段階と、 前記酸化防止膜パターンを使用して前記酸化防止膜及び
前記接着強化膜をエッチングする段階を含み、 前記酸化防止膜は前記強誘電体からの物質移動を防止す
ることを特徴とする請求項１に記載の強誘電体素子形成
方法。 - 【請求項３】 前記エッチングされた酸化防止膜及び接
着強化膜はキャパシタから側面に拡張されたエッチング
パターンを有することを特徴とする請求項２に記載の強
誘電体素子形成方法。 - 【請求項４】 前記拡散防止膜を酸素雰囲気で約６５０
゜Ｃで約３０分間熱処理する段階をさらに含むことを特
徴とする請求項２に記載の強誘電体素子形成方法。 - 【請求項５】 前記層間絶縁膜を形成する段階は、 一対の不純物拡散領域を有するトランジスターを前記半
導体基板の上に形成する段階と、 前記トランジスターを含んで前記半導体基板の上に第１
絶縁膜を形成する段階と、 前記第１絶縁膜を通過して前記一つの不純物拡散領域に
電気的に連結されるように第１金属配線を形成する段階
と、 第２絶縁膜を蒸着する段階を含むことを特徴とし、 前記キャパシタは前記他の一つの不純物拡散領域に電気
的に連結されることを特徴とする請求項１に記載の強誘
電体素子形成方法。 - 【請求項６】 前記キャパシタを含んで前記層間絶縁膜
の上に第３絶縁膜を蒸着する段階と、 前記第３絶縁膜の上に前記トランジスターを電気的に連
結される第２金属配線を形成する段階と、 前記第２金属配線を含んで前記第３絶縁膜の上に第４絶
縁膜を蒸着する段階と、 前記第４絶縁膜を突き抜けて前記強誘電体キャパシタの
上部電極パターンに電気的に連結される第３金属配線を
形成する段階とをさらに含むことを特徴とする請求項５
に記載の強誘電体素子形成方法。 - 【請求項７】 前記第１金属配線はタングステンによっ
て作られ、前記第２金属配線はチタン、チタン窒化膜、
アルミニウムそしてチタン窒化膜の積層膜によって作ら
れ、前記第３金属配線はアルミニウムによって作られる
ことを特徴とする請求項６に記載の強誘電体素子形成方
法。 - 【請求項８】 前記酸化防止膜はイリジウム、ロジウム
そしてルテニウムの中のいずれか一つによって形成さ
れ、前記接着強化膜はチタンによって形成されることを
特徴とする請求項１に記載の強誘電体素子形成方法。 - 【請求項９】 前記キャパシタを形成する段階は、 前記酸化防止膜の上に下部電極膜を形成する段階と、 前記下部電極膜の上に強誘電体膜を形成する段階と、 前記強誘電体膜の上に上部電極膜を順次に形成する段階
と、 第１フォトリソグラフィーを通じて前記上部電極膜をエ
ッチングする段階と、 第２フォトリソグラフィーを通じて前記酸化防止膜が現
れる時まで、前記強誘電体膜そして前記下部電極膜を順
次にエッチングする段階を含むことを特徴とする請求項
１に記載の強誘電体素子形成方法。 - 【請求項１０】 前記キャパシタを形成する段階は、 前記酸化防止膜の上に下部電極膜を形成する段階と、 前記下部電極膜の上に強誘電体膜を形成する段階と、 前記強誘電体膜の上に上部電極膜を形成する段階と、 フォトリソグラフィーを通じて前記上部電極膜、強誘電
体膜そして下部電極膜を順次にエッチングする段階を含
むことを特徴とする請求項１に記載の強誘電体素子形成
方法。 - 【請求項１１】 前記下部電極膜は二酸化イリジウムと
白金の二層膜によって形成され前記上部電極膜は二酸化
イリジウムとイリジウムの二層膜によって形成されるこ
とを特徴とする請求項９又は請求項１０に記載の強誘電
体素子形成方法。 - 【請求項１２】 前記下部電極と上部電極膜は同一な物
質によって形成され、前記物質は白金、イリジウム、ル
テニウム、酸化膜電極との組合せ及び二酸化イリジウム
／白金の二層膜の中のいずれか一つであることを特徴と
する請求項９又は１０に記載の強誘電体素子形成方法。 - 【請求項１３】 一つのトランジスター／一つのキャパ
シタ強誘電体記憶素子を形成する方法において、 ゲート電極及び一対のソース／ドレイン領域を有するト
ランジスターを半導体基板の上に形成する段階と、 前記トランジスターを含んで前記半導体基板の上に第１
層間絶縁膜を形成する段階と、 前記第１層間絶縁膜を突き抜けて前記一つのソース／ド
レーン領域に電気的に連結される第１金属配線を形成す
る段階と、 前記第１金属配線を含んで前記第１層間絶縁膜の上に第
２層間絶縁膜を形成する段階と、 前記第２及び第１層間絶縁膜を突き抜けて前記他の一つ
のソース／ドレーン領域に電気的に連結されるコンタク
トプラグを形成する段階と、 前記コンタクトプラグと電気的に連結されるように前記
第２層間絶縁膜の上に強誘電体キャパシタを形成する段
階と、 前記強誘電体キャパシタを含んで前記第２層間絶縁膜の
上に第３層間絶縁膜を形成する段階と、 前記第３層間絶縁膜の上に前記ゲート電極に電気的に連
結される第２金属配線を形成する段階と、 前記第２金属配線を含んで前記第３層間絶縁膜の上に第
４層間絶縁膜を形成する段階と、 前記第４及び第３層間絶縁膜を突き抜けて前記強誘電体
キャパシタと電気的に連結される第３金属配線を形成す
る段階を含むことを特徴とする一つのトランジスター／
一つのキャパシタ強誘電体記憶素子形成方法。 - 【請求項１４】 前記強誘電体キャパシタを形成する段
階は、 前記コンタクトプラグを含んで前記第２層間絶縁膜の上
に接着強化膜を蒸着する段階と、 前記コンタクトプラグの酸化を防止するために前記接着
強化膜の上に酸化防止膜を蒸着する段階と、 下部電極膜、強誘電体膜そして上部電極膜を順次に形成
する段階と、 前記上部電極膜、強誘電体膜、下部電極膜、酸化防止膜
そして接着強化膜をパターニングする段階を含むことを
特徴とする請求項１３に記載の一つのトランジスター／
一つのキャパシタ強誘電体記憶素子形成方法。 - 【請求項１５】 前記上部電極膜、強誘電体膜、下部電
極膜、酸化防止膜そして接着強化膜をパターニングする
段階は、 前記上部電極膜をエッチングする段階と、 前記酸化防止膜が現れる時まで、前記強誘電体膜及び前
記下部電極膜を同時にエッチングしてキャパシタを形成
する段階と、 前記露出された酸化防止膜及び前記接着強化膜をエッチ
ングする段階を含み、 前記エッチングされた酸化防止膜及び接着強化膜は前記
強誘電キャパシタから側面へ拡張されたエッチングパタ
ーンを有することを特徴とする請求項１４に記載の一つ
のトランジスター／一つのキャパシタ強誘電体記憶素子
形成方法。 - 【請求項１６】 前記酸化防止膜及び接着強化膜をエッ
チングする段階は、 前記キャパシタ及び前記酸化防止膜を含んで前記層間絶
縁膜に拡散防止膜を形成する段階と、 フォトレジストマスクを使用して前記拡散防止膜をパタ
ーニングする段階と、 パターン化された前記拡散防止膜を使用して前記酸化防
止膜及び前記接着強化膜をエッチングする段階を含み、 前記酸化防止膜は前記強誘電体キャパシタからの物質移
動を防止することを特徴とする請求項１５に記載の一つ
のトランジスター／一つのキャパシタ強誘電体記憶素子
形成方法。 - 【請求項１７】 前記第１金属配線はタングステンによ
って作られ、前記第２金属配線はチタン、チタン窒化
膜、アルミニウムそしてチタン窒化膜の積層膜によって
作られ、前記第３金属配線はアルミニウムによって作ら
れることを特徴とする請求項１３に記載の一つのトラン
ジスター／一つのキャパシタ強誘電体記憶素子形成方
法。 - 【請求項１８】 前記強誘電体キャパシタ及び前記酸化
防止膜を含んで前記第２層間絶縁膜の上に拡散防止膜を
さらに形成することを特徴とする請求項１４に記載の一
つのトランジスター／一つのキャパシタ強誘電体記憶素
子形成方法。 - 【請求項１９】 前記酸化防止膜はイリジウム、ロジウ
ムそしてルテニウムの中のいずれか一つによって形成さ
れ、前記接着強化膜はチタンによって形成され、前記拡
散防止膜は二酸化チタンそしてアルミナの中のいずれか
一つによって形成されることを特徴とする請求項１８に
記載の一つのトランジスター／一つのキャパシタ強誘電
体記憶素子形成方法。 - 【請求項２０】 一つのトランジスター／一つのキャパ
シタ強誘電記憶素子において、 半導体基板の上に形成されたゲート電極及び一対のソー
ス／ドレイン領域を有するトランジスターと、 前記トランジスターを含んで前記半導体基板の上に形成
された第１層間絶縁膜と、 前記第１層間絶縁膜を突き抜けて前記一つのソース／ド
レイン領域に電気的に連結される第１金属配線と、 前記第１金属配線を含んで前記第１層間絶縁膜の上に形
成された第２層間絶縁膜と、 前記第２及び第１層間絶縁膜を突き抜けて前記他の一つ
のソース／ドレイン領域に電気的に連結されるコンタク
トプラグと、 前記コンタクトプラグと電気的に連結されるように前記
第２層間絶縁膜の上に形成された強誘電体キャパシタ
と、 前記強誘電体キャパシタを含んで前記第２層間絶縁膜の
上に形成された第３層間絶縁膜と、 前記第３層間絶縁膜を突き抜けて前記ゲート電極に電気
的に連結される第２金属配線と、 前記第２金属配線を含んで前記第３層間絶縁膜の上に第
４層間絶縁膜と、 前記第４及び第３絶縁膜を突き抜けてき前記強誘電キャ
パシタと電気的に連結される第３金属配線を含むことを
特徴とする一つのトランジスター／一つのキャパシタ強
誘電体記憶素子形成方法。 - 【請求項２１】 前記第１金属配線はタングステンによ
って作られ、前記第２金属配線はチタン、チタン窒化
膜、アルミニウムそしてチタン窒化膜の積層膜によって
作られ、前記第３金属配線はアルミニウムによって作ら
れることを特徴とする請求項２０に記載の一つのトラン
ジスター／一つのキャパシタ強誘電体記憶素子形成方
法。 - 【請求項２２】 前記強誘電体キャパシタは、 前記第２層間絶縁膜の上に形成された接着強化膜と、 前記接着強化膜の上に形成された酸化防止膜と、 前記酸化防止膜の上に形成された下部電極膜と、 前記下部電極膜の上に形成された強誘電膜と、 前記強誘電膜の上に形成された上部電極を含むことを特
徴とする請求項２０に記載の一つのトランジスター／一
つのキャパシタ強誘電体記憶素子形成方法。 - 【請求項２３】 前記強誘電体キャパシタを包むように
形成された反応防止膜をもっと含むことをを特徴とする
請求項２２に記載の一つのトランジスター／一つのキャ
パシタ強誘電体記憶素子。 - 【請求項２４】 前記酸化防止膜はイリジウム、ロジウ
ムそしてルテニウムの中のいずれか一つによって形成さ
れ、前記接着強化膜はチタンによって形成され、前記拡
散防止膜は二酸化チタンそしてアルミナの中のいずれか
一つによって形成されることを特徴とする請求項２３に
記載の一つのトランジスター／一つのキャパシタ強誘電
体記憶素子。 - 【請求項２５】 前記接着強化膜及び酸化防止膜は前記
キャパシタ下部電極膜から側面に拡張されたパターンを
有することを特徴とする請求項２２に記載の一つのトラ
ンジスター／一つのキャパシタ強誘電体記憶素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR199930398 | 1999-07-26 | ||
| KR1019990030398A KR100309077B1 (ko) | 1999-07-26 | 1999-07-26 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001044377A true JP2001044377A (ja) | 2001-02-16 |
| JP4874456B2 JP4874456B2 (ja) | 2012-02-15 |
Family
ID=19604660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000224413A Expired - Fee Related JP4874456B2 (ja) | 1999-07-26 | 2000-07-25 | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6388281B1 (ja) |
| JP (1) | JP4874456B2 (ja) |
| KR (1) | KR100309077B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777305B2 (en) | 2001-09-14 | 2004-08-17 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| US7221015B2 (en) | 2002-03-18 | 2007-05-22 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382719B1 (ko) * | 2000-08-25 | 2003-05-09 | 삼성전자주식회사 | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 |
| KR100395765B1 (ko) * | 2001-02-02 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
| KR100403957B1 (ko) * | 2001-05-03 | 2003-11-03 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
| KR100428790B1 (ko) * | 2001-06-26 | 2004-04-28 | 삼성전자주식회사 | 확장된 플레이트 라인을 갖는 강유전체 메모리소자 및 그제조방법 |
| KR100561839B1 (ko) | 2001-11-10 | 2006-03-16 | 삼성전자주식회사 | 강유전체 커패시터 및 그 제조방법 |
| US6815223B2 (en) * | 2002-11-22 | 2004-11-09 | Symetrix Corporation | Low thermal budget fabrication of ferroelectric memory using RTP |
| KR100440072B1 (ko) * | 2001-12-10 | 2004-07-14 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| US6767750B2 (en) * | 2001-12-31 | 2004-07-27 | Texas Instruments Incorporated | Detection of AIOx ears for process control in FeRAM processing |
| JP2003257942A (ja) * | 2002-02-28 | 2003-09-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3921401B2 (ja) * | 2002-03-15 | 2007-05-30 | 松下電器産業株式会社 | 容量素子の製造方法 |
| KR100449949B1 (ko) | 2002-04-26 | 2004-09-30 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 캐패시터 제조방법 |
| JP2003338608A (ja) * | 2002-05-20 | 2003-11-28 | Oki Electric Ind Co Ltd | 強誘電体キャパシタ及びその製造方法 |
| JP3931113B2 (ja) * | 2002-06-10 | 2007-06-13 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP4331442B2 (ja) * | 2002-06-14 | 2009-09-16 | 富士通マイクロエレクトロニクス株式会社 | 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ |
| JP2004039699A (ja) * | 2002-06-28 | 2004-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100883136B1 (ko) * | 2002-07-19 | 2009-02-10 | 주식회사 하이닉스반도체 | 오픈형 확산배리어막 구조를 갖는 강유전체 메모리 소자및 그 제조 방법 |
| JP2004055876A (ja) * | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| KR100844978B1 (ko) * | 2002-07-25 | 2008-07-09 | 삼성전자주식회사 | 반도체 메모리 장치의 게이트 전극 형성 방법 |
| EP1420451A3 (en) * | 2002-11-13 | 2007-10-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor non-volatile memory device and method for fabricating the same |
| CN1284242C (zh) * | 2002-11-13 | 2006-11-08 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US7091102B2 (en) | 2002-12-20 | 2006-08-15 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having a capacitor with a hydrogen barrier spacer on a sidewall thereof and integrated circuit devices formed thereby |
| KR100454254B1 (ko) * | 2002-12-30 | 2004-10-26 | 주식회사 하이닉스반도체 | 엠티피 구조의 강유전체 메모리 소자 및 그 제조 방법 |
| JP3785170B2 (ja) * | 2003-12-01 | 2006-06-14 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP4025316B2 (ja) * | 2004-06-09 | 2007-12-19 | 株式会社東芝 | 半導体装置の製造方法 |
| WO2006129366A1 (ja) * | 2005-06-02 | 2006-12-07 | Fujitsu Limited | 半導体装置及びその製造方法 |
| KR100945227B1 (ko) * | 2006-09-28 | 2010-03-03 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 형성방법 |
| JP2008270596A (ja) * | 2007-04-23 | 2008-11-06 | Toshiba Corp | 強誘電体メモリおよび強誘電体メモリの製造方法 |
| KR101380310B1 (ko) * | 2012-03-28 | 2014-04-02 | 주식회사 동부하이텍 | 커패시터 및 그 형성 방법 |
| US9305998B2 (en) * | 2013-02-11 | 2016-04-05 | Texas Instruments Incorporated | Adhesion of ferroelectric material to underlying conductive capacitor plate |
| US9530833B2 (en) * | 2014-06-17 | 2016-12-27 | Globalfoundaries Inc. | Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof |
| US11476260B2 (en) | 2019-02-27 | 2022-10-18 | Kepler Computing Inc. | High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor |
| US11716858B1 (en) | 2021-05-07 | 2023-08-01 | Kepler Computing Inc. | Ferroelectric device film stacks with texturing layer which is part of a bottom electrode and a barrier, and method of forming such |
| US11527277B1 (en) | 2021-06-04 | 2022-12-13 | Kepler Computing Inc. | High-density low voltage ferroelectric memory bit-cell |
| US11832451B1 (en) | 2021-08-06 | 2023-11-28 | Kepler Computing Inc. | High density ferroelectric random access memory (FeRAM) devices and methods of fabrication |
| US11942133B2 (en) * | 2021-09-02 | 2024-03-26 | Kepler Computing Inc. | Pedestal-based pocket integration process for embedded memory |
| US11869928B2 (en) | 2021-12-14 | 2024-01-09 | Kepler Computing Inc. | Dual hydrogen barrier layer for memory devices |
| US11961877B1 (en) | 2021-12-14 | 2024-04-16 | Kepler Computing Inc. | Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures |
| US11997853B1 (en) | 2022-03-07 | 2024-05-28 | Kepler Computing Inc. | 1TnC memory bit-cell having stacked and folded planar capacitors with lateral offset |
| US11741428B1 (en) | 2022-12-23 | 2023-08-29 | Kepler Computing Inc. | Iterative monetization of process development of non-linear polar material and devices |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111318A (ja) * | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JPH08330538A (ja) * | 1995-06-05 | 1996-12-13 | Sony Corp | 半導体メモリ |
| JPH10303398A (ja) * | 1997-04-25 | 1998-11-13 | Motorola Inc | 半導体装置を形成する方法 |
| JPH1154713A (ja) * | 1997-07-29 | 1999-02-26 | Sharp Corp | 半導体メモリ素子 |
| JPH1154718A (ja) * | 1997-07-31 | 1999-02-26 | Samsung Electron Co Ltd | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 |
| JPH11121704A (ja) * | 1997-10-21 | 1999-04-30 | Sony Corp | 誘電体キャパシタおよびその製造方法 |
| JPH11135736A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置及びその製造方法 |
| JPH11135749A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体記憶装置 |
| JPH11150245A (ja) * | 1997-11-18 | 1999-06-02 | Nec Corp | 半導体装置の製造方法 |
| JP2000174228A (ja) * | 1998-12-04 | 2000-06-23 | Toshiba Corp | 半導体集積回路及びその製造方法 |
| JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920010126B1 (ko) * | 1989-07-27 | 1992-11-16 | 현대전자산업 주식회사 | 반도체 소자의 다층금속배선 공정방법 |
| US5119154A (en) | 1990-12-03 | 1992-06-02 | Micron Technology, Inc. | Ferroelectric capacitor and method for forming local interconnect |
| JPH0774325A (ja) * | 1993-06-29 | 1995-03-17 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
| JP2875733B2 (ja) | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US5452244A (en) * | 1994-08-10 | 1995-09-19 | Cirrus Logic, Inc. | Electronic memory and methods for making and using the same |
| JP3322031B2 (ja) * | 1994-10-11 | 2002-09-09 | 三菱電機株式会社 | 半導体装置 |
| JP3520144B2 (ja) * | 1995-10-26 | 2004-04-19 | 株式会社ルネサステクノロジ | 半導体記憶装置およびその製造方法 |
| JPH09232542A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | 半導体装置およびその製造方法 |
| JP3388089B2 (ja) | 1996-04-25 | 2003-03-17 | シャープ株式会社 | 不揮発性半導体メモリ素子の製造方法 |
| US6051858A (en) * | 1996-07-26 | 2000-04-18 | Symetrix Corporation | Ferroelectric/high dielectric constant integrated circuit and method of fabricating same |
| JP3752795B2 (ja) * | 1996-10-04 | 2006-03-08 | 株式会社日立製作所 | 半導体記憶装置の製造方法 |
| TW377495B (en) * | 1996-10-04 | 1999-12-21 | Hitachi Ltd | Method of manufacturing semiconductor memory cells and the same apparatus |
| JPH10261772A (ja) * | 1997-01-14 | 1998-09-29 | Mitsubishi Electric Corp | 半導体記憶装置及びその製造方法 |
| TW396454B (en) * | 1997-06-24 | 2000-07-01 | Matsushita Electrics Corporati | Semiconductor device and method for fabricating the same |
| JP3452800B2 (ja) * | 1997-06-30 | 2003-09-29 | ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド | 高集積記憶素子およびその製造方法 |
| JP3542704B2 (ja) * | 1997-10-24 | 2004-07-14 | シャープ株式会社 | 半導体メモリ素子 |
| US6184073B1 (en) * | 1997-12-23 | 2001-02-06 | Motorola, Inc. | Process for forming a semiconductor device having an interconnect or conductive film electrically insulated from a conductive member or region |
| JP3686248B2 (ja) * | 1998-01-26 | 2005-08-24 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| US5998258A (en) * | 1998-04-22 | 1999-12-07 | Motorola, Inc. | Method of forming a semiconductor device having a stacked capacitor structure |
| JP2000091539A (ja) * | 1998-07-16 | 2000-03-31 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2000133633A (ja) * | 1998-09-09 | 2000-05-12 | Texas Instr Inc <Ti> | ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法 |
| US6249014B1 (en) * | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
| JP2000138350A (ja) * | 1998-10-30 | 2000-05-16 | Sharp Corp | 半導体記憶装置の製造方法 |
| JP2000236075A (ja) * | 1999-02-12 | 2000-08-29 | Sony Corp | 誘電体キャパシタの製造方法および半導体記憶装置の製造方法 |
| WO2000049660A1 (en) * | 1999-02-16 | 2000-08-24 | Symetrix Corporation | Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material |
-
1999
- 1999-07-26 KR KR1019990030398A patent/KR100309077B1/ko not_active IP Right Cessation
-
2000
- 2000-07-17 US US09/617,912 patent/US6388281B1/en not_active Expired - Fee Related
- 2000-07-25 JP JP2000224413A patent/JP4874456B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-02 US US10/113,622 patent/US6929997B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111318A (ja) * | 1993-10-12 | 1995-04-25 | Olympus Optical Co Ltd | 強誘電体メモリ |
| JPH08330538A (ja) * | 1995-06-05 | 1996-12-13 | Sony Corp | 半導体メモリ |
| JPH10303398A (ja) * | 1997-04-25 | 1998-11-13 | Motorola Inc | 半導体装置を形成する方法 |
| JPH1154713A (ja) * | 1997-07-29 | 1999-02-26 | Sharp Corp | 半導体メモリ素子 |
| JPH1154718A (ja) * | 1997-07-31 | 1999-02-26 | Samsung Electron Co Ltd | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 |
| JPH11121704A (ja) * | 1997-10-21 | 1999-04-30 | Sony Corp | 誘電体キャパシタおよびその製造方法 |
| JPH11135736A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置及びその製造方法 |
| JPH11135749A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体記憶装置 |
| JPH11150245A (ja) * | 1997-11-18 | 1999-06-02 | Nec Corp | 半導体装置の製造方法 |
| JP2000174228A (ja) * | 1998-12-04 | 2000-06-23 | Toshiba Corp | 半導体集積回路及びその製造方法 |
| JP2001036026A (ja) * | 1999-05-14 | 2001-02-09 | Toshiba Corp | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777305B2 (en) | 2001-09-14 | 2004-08-17 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device |
| US7221015B2 (en) | 2002-03-18 | 2007-05-22 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6929997B2 (en) | 2005-08-16 |
| US6388281B1 (en) | 2002-05-14 |
| JP4874456B2 (ja) | 2012-02-15 |
| KR100309077B1 (ko) | 2001-11-01 |
| US20020098645A1 (en) | 2002-07-25 |
| KR20010011157A (ko) | 2001-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4874456B2 (ja) | 三重金属配線一つのトランジスター／一つのキャパシタ及びその製造方法 | |
| KR100395766B1 (ko) | 강유전체 기억 소자 및 그 형성 방법 | |
| KR100343287B1 (ko) | 고집적 강유전체 메모리 소자의 형성 방법 | |
| JP3495955B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| US6909134B2 (en) | Ferroelectric memory device using via etch-stop layer and method for manufacturing the same | |
| JPH1174473A (ja) | 高集積記憶素子およびその製造方法 | |
| JP3232043B2 (ja) | 半導体装置の製造方法 | |
| JP2007273899A (ja) | 半導体装置及びその製造方法 | |
| JP3269528B2 (ja) | 容量素子を有する半導体装置及びその製造方法 | |
| US20040021222A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP4371005B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002141482A (ja) | 半導体装置およびその製造方法 | |
| JP2006352016A (ja) | 強誘電体素子の製造方法 | |
| JP2002280524A (ja) | 容量素子の形成方法 | |
| JP2002203948A (ja) | 半導体装置 | |
| WO2000046856A1 (fr) | Condensateur et son procede de fabrication | |
| US6723612B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP2004193430A (ja) | 半導体装置及びその製造方法 | |
| JPH11145410A (ja) | 半導体装置およびその製造方法 | |
| JP4445445B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001053246A (ja) | 半導体装置及びその製造方法 | |
| KR100846366B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR100432787B1 (ko) | 강유전체 소자의 제조 방법 | |
| KR100688054B1 (ko) | 강유전체 소자의 콘케이브 커패시터 제작 방법 | |
| JP2002100745A (ja) | 容量素子を有する半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111006 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |