JP2003217935A - 積層インダクタアレイ - Google Patents

Abstract

(57)【要約】 【課題】 積層体内に３個以上の螺旋状インダクタが配
設された積層インダクタアレイであって、各螺旋状イン
ダクタの直流抵抗値のばらつき及びインダクタンス値の
ばらつきが少なく、信頼性の高い積層インダクタアレイ
を提供する。 【解決手段】 積層体１中に配設された複数の螺旋状イ
ンダクタ（両端側螺旋状インダクタ２ａ，２ｄ及び中央
側螺旋状インダクタ２ｂ，２ｃ）の巻回数及びコイル径
をほぼ等しくするとともに、積層体１の、中央側螺旋状
インダクタ２ｂ，２ｃが埋設された領域に、中央側螺旋
状インダクタ２ｂ，２ｃの磁束を遮るように非磁性体層
１１（１１ａ，１１ｂ）を配設する。また、中央側螺旋
状インダクタを、両端側螺旋状インダクタに対して、コ
イル軸方向と略平行な方向から見た場合における、両端
側螺旋状インダクタのコイル軸心を結ぶ線と略直交する
方向、及び、コイル軸方向と略平行な方向の少なくとも
１つの方向に位置をずらして配設する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、インダクタ部品
に関し、詳しくは、フェライト積層体中に複数の積層イ
ンダクタを配設してなる積層インダクタアレイに関す
る。

【０００２】

【従来の技術及び発明が解決しようとする課題】例え
ば、コンピュータなどのＯＡ機器のインターフェースラ
インに使用されるノイズ除去インターフェース（ノイズ
除去フィルタ素子）として用いられる積層インダクタア
レイとして、例えば、図１３に示すような積層インダク
タアレイが使用されている。

【０００３】この積層インダクタアレイは、フェライト
系材料からなる積層体５１内に、４個の螺旋状インダク
タ５２ａ，５２ｂ，５２ｃ，５２ｄが、積層体５１の長
手方向に所定の間隔をおいて配設され、かつ、積層体５
１の外側に、各螺旋状インダクタ５２ａ，５２ｂ，５２
ｃ，５２ｄの両側の端部と導通する複数の外部電極５３
が配設された構造を有している。

【０００４】ところで、このような積層インダクタアレ
イにおいては、小型化を図る目的で、各螺旋状インダク
タ５２ａ，５２ｂ，５２ｃ，５２ｄを積層体５１内に高
密度で配置した場合、各螺旋状インダクタ５２ａ，５２
ｂ，５２ｃ，５２ｄのインダクタンス値は必ずしも一致
せず、異なる値になることが多い。

【０００５】すなわち、積層体５１の両端部に位置する
螺旋状インダクタ（両端側螺旋状インダクタ）５２ａ，
５２ｄに関しては、その磁路が積層体５１の両端面側で
狭くなるため、インダクタンス値が低くなる傾向があ
る。

【０００６】そこで、積層体５１の両端部に位置する螺
旋状インダクタ（両端側螺旋状インダクタ）５２ａ，５
２ｄのインダクタンス値の低下を防止するため、積層体
５１の両端側螺旋状インダクタ５２ａ，５２ｄ以外の螺
旋状インダクタ（中央側螺旋状インダクタ）５２ｂ，５
２ｃより、両端側螺旋状インダクタ５２ａ，５２ｄの巻
回数を多くしたり、コイル径を大きくしたりすることに
より、インダクタンス値を補償することが行なわれてい
る。

【０００７】しかしながら、この方法の場合には、両端
側螺旋状インダクタ５２ａ，５２ｄのコイル導体長と、
中央側螺旋状インダクタ５２ｂ，５２ｃのコイル導体長
が異なることになるため、各螺旋状インダクタ５２ａ，
５２ｂ，５２ｃ，５２ｄの直流抵抗値がばらつくという
問題点がある。

【０００８】本願発明は、上記問題点を解決するもので
あり、積層体内に３個以上の螺旋状インダクタが配設さ
れた積層インダクタアレイであって、各螺旋状インダク
タの直流抵抗値のばらつき及びインダクタンス値のばら
つきが少なく、信頼性の高い積層インダクタアレイを提
供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）の積層インダクタアレイは、
複数の磁性体層と複数のコイル導体を積み重ねて構成し
た積層体と、前記コイル導体を電気的に接続することに
より形成され、かつ、前記積層体内に略一列に並んで配
設された３個以上の螺旋状インダクタと、前記積層体の
表面に設けられ、複数の前記螺旋状インダクタのそれぞ
れの引き出し電極部に電気的に接続された外部電極とを
備え、複数の前記螺旋状インダクタの巻回数及びコイル
径がほぼ等しく、前記積層体の両端側に配設された両端
側螺旋状インダクタ以外の、中央側螺旋状インダクタが
埋設された積層体の中央側領域に、前記中央側螺旋状イ
ンダクタの磁束を遮るように非磁性体層が配設されてい
ることを特徴としている。

【００１０】積層体中に配設された複数の螺旋状インダ
クタ（両端側螺旋状インダクタ及び中央側螺旋状インダ
クタ）の巻回数及びコイル径をほぼ等しくするととも
に、中央側螺旋状インダクタが埋設された積層体の中央
側領域に、中央側螺旋状インダクタの磁束を遮るように
非磁性体層を配設することにより、各螺旋状インダクタ
のインダクタンス値のばらつきが小さい積層インダクタ
アレイを得ることが可能になる。

【００１１】すなわち、螺旋状インダクタの場合、巻数
が同じで、コイル径（螺旋状部分の直径）が同じでも、
インダクタ内磁束を遮るもの（例えば、非磁性体層な
ど）が存在すると、インダクタンス値が低くなる。した
がって、積層体中に、巻回数及び螺旋状インダクタのコ
イル径がほぼ等しい螺旋状インダクタを複数個配設した
積層インダクタアレイにおいて、両端側螺旋状インダク
タの磁路の断面積が、積層体の端部側で狭くなり、両端
側螺旋状インダクタのインダクタンス値が低くなる場合
において、中央側螺旋状インダクタの磁束を遮るように
非磁性体層を配設して、中央側螺旋状インダクタのイン
ダクタンス値を低くすることにより、各螺旋状インダク
タ間のインダクタンス値のばらつきを抑制することが可
能になる。また、各螺旋状インダクタの巻回数及びコイ
ル径をほぼ等しくしているので、直流抵抗値のばらつき
を十分に抑制することが可能になる。その結果、本願発
明（請求項１の発明）によれば、各螺旋状インダクタ間
のインダクタンス値や直流抵抗値のばらつきが小さく、
信頼性の高い積層インダクタアレイを提供することが可
能になる。なお、本願発明において、磁束を遮るように
非磁性体層が配設されているとは、磁路の断面積を非磁
性体層により狭めることを意味する広い概念であり、非
磁性体層の具体的な形状や配設態様に特別の制約はな
い。

【００１２】また、本願発明（請求項２）の積層インダ
クタアレイは、複数の磁性体層と複数のコイル導体を積
み重ねて構成した積層体と、前記コイル導体を電気的に
接続することにより形成され、かつ、前記積層体内に略
一列に並んで配設された３個以上の螺旋状インダクタ
と、前記積層体の表面に設けられ、複数の前記螺旋状イ
ンダクタのそれぞれの引き出し電極部に電気的に接続さ
れた外部電極とを備え、複数の前記螺旋状インダクタの
巻回数及びコイル径がほぼ等しく、前記積層体の両端側
に配設された両端側螺旋状インダクタ以外の、中央側螺
旋状インダクタが、前記両端側螺旋状インダクタに対し
て、(ａ)前記積層体を螺旋状インダクタのコイル軸方向
と略平行な方向から見た場合における、前記両端側螺旋
状インダクタのコイル軸心を結ぶ線と略直交する方向、
及び、(ｂ)前記螺旋状インダクタのコイル軸方向と略平
行な方向の少なくとも１つの方向に位置をずらして配設
されていることを特徴としている。

【００１３】積層体中に配設された複数の螺旋状インダ
クタ（両端側螺旋状インダクタ及び中央側螺旋状インダ
クタ）の巻回数及びコイル径をほぼ等しくするととも
に、中央側螺旋状インダクタを、両端側螺旋状インダク
タに対して、(ａ)積層体を螺旋状インダクタのコイル軸
方向と略平行な方向から見た場合における、両端側螺旋
状インダクタのコイル軸心を結ぶ線と略直交する方向、
及び、(ｂ)螺旋状インダクタのコイル軸方向と略平行な
方向の少なくとも１つの方向に位置をずらして配設する
ことにより、各螺旋状インダクタのインダクタンス値の
ばらつきが小さい積層インダクタアレイを得ることが可
能になる。

【００１４】すなわち、中央側螺旋状インダクタの位置
を、両端側螺旋状インダクタに対して、両端側螺旋状イ
ンダクタのコイル軸心を結ぶ線と略直交する方向及び／
又は螺旋状インダクタのコイル軸方向と略平行な方向に
位置をずらして配設することにより、中央側螺旋状イン
ダクタのそれぞれの磁路の断面積の大きさを制御するこ
とが可能になり、所定量だけ断面積を減らすことによ
り、インダクタンス値を低下させることが可能になる。
したがって、積層体中に、巻回数及び螺旋状インダクタ
のコイル径がほぼ等しい螺旋状インダクタを複数個配設
した積層インダクタアレイにおいて、両端側螺旋状イン
ダクタの磁路の断面積が、積層体の端部側で狭くなり、
両端側螺旋状インダクタのインダクタンス値が低くなる
ような場合において、中央側螺旋状インダクタの位置を
所定の方向にずらすことにより、中央側螺旋状インダク
タのインダクタンス値を低くして、各螺旋状インダクタ
間のインダクタンス値のばらつきを抑制することが可能
になる。また、各螺旋状インダクタの巻回数及びコイル
径をほぼ等しくしているので、直流抵抗値のばらつきを
十分に抑制することが可能になる。その結果、本願発明
（請求項２の発明）によれば、各螺旋状インダクタ間の
インダクタンス値や直流抵抗値のばらつきが小さく、信
頼性の高い積層インダクタアレイを提供することが可能
になる。

【００１５】

【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。

【００１６】［実施形態１］図１(ａ)は本願発明の一実
施形態（実施形態１）にかかる積層インダクタアレイの
構成を示す透視平面図、図１(ｂ)はその正面断面図、図
２は要部構成を示す分解斜視図、図３は積層インダクタ
アレイの外観斜視図である。

【００１７】この実施形態１の積層インダクタアレイ
は、フェライト系材料からなる積層体１の内部に、複数
（この実施形態１では４個）の螺旋状インダクタ２ａ，
２ｂ，２ｃ，２ｄが配設されているとともに、積層体１
の表面の所定の位置に、螺旋状インダクタ２ａ，２ｂ，
２ｃ，２ｄのそれぞれの引き出し電極部４と電気的に導
通する外部電極３（図３）が配設された構造を有してお
り、各螺旋状インダクタ２ａ，２ｂ，２ｃ，２ｄは、巻
回数及びコイル径がほぼ等しくなるように形成されてい
る。

【００１８】そして、この実施形態１の積層インダクタ
アレイにおいては、４個の螺旋状インダクタ２ａ，２
ｂ，２ｃ，２ｄのうち、積層体１の中央側に配設された
螺旋状インダクタ（中央側螺旋状インダクタ）２ｂ，２
ｃの上方及び下方に非磁性体層１１（１１ａ，１１ｂ）
が、中央側螺旋状インダクタ２ｂ，２ｃの磁束を遮るよ
うに配設されている。

【００１９】なお、この実施形態１の積層インダクタア
レイの各部の寸法は、以下の通りである。 焼成後の積層体の寸法：長さ３．２mm×幅１．６mm×厚み０．８mm コイル導体の幅 ：１３０μm コイル径（外径） ：小径６００μm、大径１０００μm コイル巻回数 ：３．５ターン 非磁性体層 ：１６００μm×１０００μm（印刷時）

【００２０】次に、この積層インダクタアレイの製造方
法について説明する。 (１)まず、所定の位置にビアホール２３が形成された、
シート厚４０μmの複数のフェライトシート（フェライ
ト層）２１に、スクリーン印刷などの方法により、導電
ペーストを印刷厚み１５μmで印刷することにより、所
定のパターンのコイル導体２２を形成する。なお、コイ
ル導体２２のうちの最上層及び最下層のコイル導体２２
（２２ａ，２２ｂ）には、それぞれ引出し電極部用のパ
ターン２４が一体に形成されている。なお、コイル導体
２２を構成する材料（すなわち、導電性ペーストを構成
する導電材料）としては、Ａｇ、Ａｇ−Ｐｄ、Ｐｔ、Ｃ
ｕ、Ｎｉなどが用いられる。

【００２１】(２)また、フェライトシート３１に、所定
のパターンとなるように、非磁性体材料（非磁性体ペー
スト）をスクリーン印刷などの方法により印刷すること
により、非磁性体層１１（１１ａ，１１ｂ）を形成す
る。非磁性体としては、例えば、ガラス、アルミナのよ
うな非磁性体セラミック材料が用いられる。

【００２２】(３)それから、コイル導体２２が形成され
た複数のフェライトシート２１と、非磁性材料（非磁性
体層）１１が印刷されたフェライトシート３１を積層す
るとともに、その上下両面側に、コイル導体や非磁性体
層が形成されていないフェライトシート（外装用シー
ト）４１を積層して圧着し、フェライトシート２１に形
成されたコイル導体２２をビアホール２３を介して接続
することにより、全体としての巻回数及びコイル径がほ
ぼ同一の、４個のコイル（螺旋状インダクタ）２ａ，２
ｂ，２ｃ，２ｄ（図１）を形成する。

【００２３】(４)次に、このようなユニットが複数個形
成されたブロックを所定の位置でカットして焼成を行
う。

【００２４】(５)それから、焼成された積層体１の外側
に、上記引出し電極部４を介して螺旋状インダクタ２
ａ，２ｂ，２ｃ，２ｄと導通する複数の外部電極３を形
成する。これにより、図１に示すような構造を有する積
層インダクタアレイが得られる。なお、外部電極３は、
例えば、コイル導体２２を形成するのに用いたものと同
一の、あるいは異なる導電ペーストを印刷又はディッピ
ングにより塗布して焼き付けることにより形成すること
が可能であり、さらにその上に、Ｃｕ，Ｎｉ，Ｓｎ、Ｓ
ｎ−Ｐｂなどをめっきしたりすることも可能である。

【００２５】なお、上記(２)では、非磁性体としては、
例えば、ガラス、アルミナのような非磁性体セラミック
材料が用いられると説明したが、非磁性体層として、空
洞を形成することも可能である。具体的には、積層体を
形成する際に、樹脂などを空洞形成部分に塗布し、焼成
して焼失させることにより空洞を形成することができ
る。

【００２６】上述のように構成された積層インダクタア
レイは、積層体１中に配設された４個の螺旋状インダク
タ２ａ，２ｂ，２ｃ，２ｄの巻回数及びコイル径をほぼ
等しくするとともに、積層体１の中央側に配設された螺
旋状インダクタ（中央側螺旋状インダクタ）２ｂ，２ｃ
の埋設された領域の、中央側螺旋状インダクタ２ｂ，２
ｃの上方及び下方に非磁性体層１１（１１ａ，１１ｂ）
を配設して、中央側螺旋状インダクタ２ｂ，２ｃの磁束
を遮るようにしているので、非磁性体層１１の面積や配
設位置を調節することにより、中央側螺旋状インダクタ
２ｂ，２ｃのインダクタンス値を所定量だけ低下させる
ことが可能になる。

【００２７】したがって、積層体１の両端部に位置する
両端側螺旋状インダクタ２ａ，２ｄの磁路が積層体１の
両端面側で狭くなることにより、インダクタンス値が低
くなるような場合において、中央側螺旋状インダクタ２
ｂ，２ｃのインダクタンス値を、両端側螺旋状インダク
タ２ａ，２ｄのインダクタンス値と同等まで低下させ
て、各螺旋状インダクタ２ａ，２ｂ，２ｃ，２ｄ間のイ
ンダクタンス値のばらつきの少ない信頼性の高い積層イ
ンダクタアレイを提供することが可能になる。また、各
螺旋状インダクタ２ａ，２ｂ，２ｃ，２ｄの巻回数及び
コイル径を同じにしているので、直流抵抗値のばらつき
も小さく抑えることができる。

【００２８】なお、この実施形態１の積層インダクタア
レイにおいては、各非磁性体層１１（１１ａ，１１ｂ）
は、それぞれ一枚で、２つの螺旋状インダクタ２ｂ，２
ｃの磁路を狭める機能を果たすように構成されている
が、非磁性体層１１ａ，１１ｂのそれぞれを、２つの螺
旋状インダクタ２ｂ，２ｃに対応して、２枚に分割形成
することも可能である。

【００２９】また、この実施形態１において、非磁性体
層１１は、磁路を狭めることを目的とするものであり、
例えば、図４(ａ)に示すように、磁束が集中する螺旋状
インダクタ２ｂ，２ｃの近傍に配置する場合には、非磁
性体層１１の面積は比較的小さくてよく、また、図４
(ｂ)に示すように、螺旋状インダクタ２ｂ，２ｃから離
れた、磁束密度の小さい位置（積層体１の表面近傍）に
配置する場合には、非磁性体層１１の面積を大きくする
ことが必要になる。

【００３０】また、上記実施形態１では、非磁性体層１
１（１１ａ，１１ｂ）を、中央側螺旋状インダクタ２
ｂ，２ｃの上方及び下方に配置するようにしているが、
中央側螺旋状インダクタ２ｂ，２ｃの磁束を遮ることが
可能な位置であればよく、例えば、中央側螺旋状インダ
クタ２ｂ，２ｃの上方及び下方のいずれか一方側にのみ
配設するように構成することも可能である。

【００３１】また、図５，６に示すように、非磁性体層
１１を、中央側螺旋状インダクタ２ｂ，２ｃの間に配設
して、磁路を狭めるように構成することも可能である。
なお、図５，６において、図１，図２と同一符号を付し
た部分は、同一または相当する部分を示している。な
お、この場合の、印刷時の非磁性体層１１の寸法は３０
０μm×１０００μmである。

【００３２】また、図７(ａ)，(ｂ)に示すように、複数
の非磁性体層１１を中央側螺旋状インダクタ２ｂ，２ｃ
の間に設けることも可能であり、この場合には、非磁性
体層１１が一枚の場合（図５，図６の場合）よりも、イ
ンダクタンス値低減の効果を向上させることができる。

【００３３】また、複数の非磁性体層１１を中央側螺旋
状インダクタ２ｂ，２ｃの間に設ける場合、図７(ａ)の
ように、複数の非磁性体層１１を近接して配設すること
により、図７(ｂ)のように、複数の非磁性体層１１を大
きな間隔をおいて配設した場合よりもインダクタンス値
低減の効果は大きくなる。

【００３４】［実施形態２］図８(ａ)は実施形態２にか
かる積層インダクタアレイの構成を示す透視平面図、図
８(ｂ)はその正面断面図、図９は要部構成を示す分解斜
視図である。なお、図８(ａ)，(ｂ)及び図９において、
図１，図２と同一符号を付した部分は、同一または相当
する部分を示している。

【００３５】この実施形態２の積層インダクタアレイ
は、上述の実施形態１の積層インダクタアレイと同様
に、フェライト系材料からなる積層体１の内部に、複数
（この実施形態２では４個）の螺旋状インダクタ２ａ，
２ｂ，２ｃ，２ｄが配設されているとともに、積層体１
の表面の所定の位置に、螺旋状インダクタ２ａ，２ｂ，
２ｃ，２ｄのそれぞれの引き出し電極部４と電気的に接
続する外部電極３（図３）が配設された構造を有してお
り、螺旋状インダクタ２ａ，２ｂ，２ｃ，２ｄは、巻回
数及びコイル径がほぼ等しくなるように形成されてい
る。

【００３６】そして、この実施形態２の積層インダクタ
アレイにおいては、図８(ａ)，図９に示すように、４個
の螺旋状インダクタ２ａ，２ｂ，２ｃ，２ｄのうち、積
層体１の中央側に配設された螺旋状インダクタ（中央側
螺旋状インダクタ）２ｂ，２ｃが、両端側螺旋状インダ
クタ２ａ，２ｄに対して、積層体１を螺旋状インダクタ
２ａ，２ｂ，２ｃ，２ｄのコイル軸方向と略平行な方向
から見た場合における、両端側螺旋状インダクタ２ａ，
２ｄのコイル軸心Ａを結ぶ線と略直交する方向（すなわ
ち、積層体１の長手方向に直交する方向であって、各螺
旋状インダクタ２ａ，２ｂ，２ｃ，２ｄの引き出し電極
部４が引き出されている方向）に、互いに逆側に位置を
ずらして配設されている。なお、この実施形態２の積層
インダクタアレイの各部の寸法やコイル巻回数などの条
件は、上記実施形態１の積層インダクタアレイの場合と
同様である。

【００３７】この実施形態２の積層インダクタアレイ
は、図９に示すように、中央側螺旋状インダクタ）２
ｂ，２ｃ（図８(ａ)，(ｂ)）を構成するコイル導体２２
を両端側螺旋状インダクタ２ａ，２ｄを構成するコイル
導体２２に対して、フェライトシート２１の長手方向に
直交する方向に位置をずらして配設し、このフェライト
シート２１を他のフェライトシート４１などとともに積
層、圧着する工程を経て、上記実施形態１の場合と同様
の方法により製造することができる。

【００３８】この実施形態２の積層インダクタアレイに
おいては、積層体１中に配設された４個の螺旋状インダ
クタ２ａ，２ｂ，２ｃ，２ｄの巻回数及びコイル径をほ
ぼ等しくするとともに、中央側螺旋状インダクタ２ｂ，
２ｃを、両端側螺旋状インダクタ２ａ，２ｄのコイル軸
心Ａを結ぶ線と略直交する方向に、それぞれ逆側に位置
をずらして配設しているので、中央側螺旋状インダクタ
２ｂ，２ｃのそれぞれの磁路の断面積を小さくして、両
端側螺旋状インダクタ２ａ，２ｄと、中央側螺旋状イン
ダクタ２ｂ，２ｃのインダクタンス値を略同等にするこ
とが可能になり、各螺旋状インダクタ２ａ，２ｂ，２
ｃ，２ｄのインダクタンス値のばらつきが小さい積層イ
ンダクタアレイを得ることが可能になる。

【００３９】すなわち、中央側螺旋状インダクタ２ｂ，
２ｃの位置を、両端側螺旋状インダクタ２ａ，２ｄに対
して、上述のような態様でずらして配設することによ
り、中央側螺旋状インダクタ２ｂ，２ｃの磁路の断面積
の大きさを制御することが可能になり、各螺旋状インダ
クタ２ａ，２ｂ，２ｃ，２ｄのインダクタンス値のばら
つきを抑制することが可能になる。

【００４０】したがって、積層体１の両端部に位置する
両端側螺旋状インダクタ２ａ，２ｄの磁路が積層体１の
両端面側で狭くなることにより、インダクタンス値が低
くなるような場合において、両端側螺旋状インダクタ２
ａ，２ｄのインダクタンス値と同等まで低下させて、各
螺旋状インダクタ２ａ，２ｂ，２ｃ，２ｄ間のインダク
タンス値のばらつきの少ない信頼性の高い積層インダク
タアレイを提供することが可能になる。また、各螺旋状
インダクタ２ａ，２ｂ，２ｃ，２ｄの巻回数及びコイル
径を同じにしているので、直流抵抗値のばらつきも小さ
く抑えることができる。

【００４１】なお、上記実施形態２では、中央側螺旋状
インダクタ２ｂ，２ｃを、両端側螺旋状インダクタ２
ａ，２ｄに対して、平面的に位置をずらすようにしてい
るが、図１０(ａ)，(ｂ)，図１１に示すように、中央側
螺旋状インダクタ２ｂ，２ｃを、両端側螺旋状インダク
タ２ａ，２ｄに対して、軸心方向（すなわち、積層体１
の厚み方向）に位置をずらすことによっても、各螺旋状
インダクタ２ａ，２ｂ，２ｃ，２ｄ間のインダクタンス
値のばらつきを抑制することが可能である。なお、図１
０(ａ)，(ｂ)，図１１の例では、中央側螺旋状インダク
タ２ｂ，２ｃを、積層体１の厚み方向に、互いに逆側に
位置をずらしている。

【００４２】この積層インダクタアレイは、図１１に示
すように、中央側螺旋状インダクタ２ｂ，２ｃ（図１０
(ａ)，(ｂ)）を構成するコイル導体２２を、所定のフェ
ライトシート２１に配設するとともに、両端側螺旋状イ
ンダクタ２ａ，２ｄ（図１０(ａ)，(ｂ)）を構成するコ
イル導体２２を、所定のフェライトシート２１に配設
し、これらのフェライトシート２１を他のフェライトシ
ート４１などとともに積層、圧着する工程を経て、上記
実施形態１の場合と同様の方法により製造することが可
能である。

【００４３】また、図１２(ａ)，(ｂ)に示すように、中
央側螺旋状インダクタ２ｂ，２ｃの位置を、両端側螺旋
状インダクタ２ａ，２ｄに対して、積層体１を螺旋状イ
ンダクタ２ａ，２ｂ，２ｃ，２ｄのコイル軸方向と略平
行な方向から見た場合における、両端側螺旋状インダク
タ２ａ，２ｄのコイル軸心Ａを結ぶ線と略直交する方向
と、軸心方向（すなわち、積層体１の厚み方向）の両方
にずらすことも可能である。なお、図１０(ａ)，(ｂ)，
図１１、図１２(ａ)，(ｂ)において、図１，図２と同一
符号を付した部分は、同一または相当する部分を示して
いる。

【００４４】上記の各実施形態では、螺旋状インダクタ
のコイル軸方向が積層方向と平行である場合を例にとっ
て説明したが、螺旋状インダクタのコイル軸方向が積層
方向と直交しているインダクタについても、本願発明を
適用することが可能である。

【００４５】なお、本願発明はさらにその他の点におい
ても上記実施形態に限定されるものではなく、螺旋状イ
ンダクタの配設数、コイル形状、非磁性体層の配設態
様、各螺旋状インダクタの位置をずらす態様などに関
し、発明の範囲内において、種々の応用、変形を加える
ことが可能である。

【００４６】

【発明の効果】上述のように、本願発明（請求項１）の
積層インダクタアレイは、積層体中に配設された複数の
螺旋状インダクタ（両端側螺旋状インダクタ及び中央側
螺旋状インダクタ）の巻回数及びコイル径をほぼ等しく
するとともに、中央側螺旋状インダクタが埋設された積
層体の中央側領域に、中央側螺旋状インダクタの磁束を
遮るように非磁性体層を配設することにより、各螺旋状
インダクタのインダクタンス値のばらつきが小さい積層
インダクタアレイを得ることが可能になる。

【００４７】すなわち、中央側螺旋状インダクタの磁束
を遮るように非磁性体層を配設して、中央側螺旋状イン
ダクタのインダクタンス値を低くすることにより、各螺
旋状インダクタ間のインダクタンス値のばらつきを抑制
することが可能になるとともに、各螺旋状インダクタの
巻回数及びコイル径をほぼ等しくしているので、直流抵
抗値のばらつきを十分に抑制することが可能になる。し
たがって、本願発明（請求項１の発明）によれば、各螺
旋状インダクタ間のインダクタンス値や直流抵抗値のば
らつきが小さく、信頼性の高い積層インダクタアレイを
提供することが可能になる。

【００４８】また、本願発明（請求項２）の積層インダ
クタアレイは、積層体中に配設された複数の螺旋状イン
ダクタ（両端側螺旋状インダクタ及び中央側螺旋状イン
ダクタ）の巻回数及びコイル径をほぼ等しくするととも
に、中央側螺旋状インダクタを、両端側螺旋状インダク
タに対して、(ａ)積層体を螺旋状インダクタのコイル軸
方向と略平行な方向から見た場合における、両端側螺旋
状インダクタのコイル軸心を結ぶ線と略直交する方向、
及び、(ｂ)螺旋状インダクタのコイル軸方向と略平行な
方向の少なくとも１つの方向に位置をずらして配設する
ことにより、各螺旋状インダクタのインダクタンス値の
ばらつきが小さい積層インダクタアレイを得ることが可
能になる。

【００４９】すなわち、中央側螺旋状インダクタの位置
を、両端側螺旋状インダクタに対して、両端側螺旋状イ
ンダクタのコイル軸心を結ぶ線と略直交する方向及び／
又は螺旋状インダクタのコイル軸方向と略平行な方向に
位置をずらして配設することにより、中央側螺旋状イン
ダクタのそれぞれの磁路の断面積の大きさを制御するこ
とが可能になり、所定量だけ断面積を減らすことによ
り、インダクタンス値を低下させ、各螺旋状インダクタ
間のインダクタンス値のばらつきを抑制することが可能
になる。また、各螺旋状インダクタの巻回数及びコイル
径をほぼ等しくしているので、直流抵抗値のばらつきを
十分に抑制することが可能になる。したがって、本願発
明（請求項２の発明）によれば、各螺旋状インダクタ間
のインダクタンス値や直流抵抗値のばらつきが小さく、
信頼性の高い積層インダクタアレイを提供することが可
能になる。

【図面の簡単な説明】

【図１】(ａ)は本願発明の一実施形態（実施形態１）に
かかる積層インダクタアレイの構成を示す透視平面図、
(ｂ)は正面断面図である。

【図２】本願発明の実施形態１にかかる積層インダクタ
アレイの要部構成を示す分解斜視図である。

【図３】本願発明の実施形態１にかかる積層インダクタ
アレイの外観斜視図である。

【図４】(ａ)，(ｂ)は本願発明の積層インダクタアレイ
の非磁性体層の配設態様を説明する図である。

【図５】本願発明の実施形態１にかかる積層インダクタ
アレイの変形例を示す図であり、(ａ)は透視平面図、
(ｂ)は正面断面図である。

【図６】本願発明の実施形態１にかかる積層インダクタ
アレイの変形例を示す図であって、その要部構成を示す
分解斜視図である。

【図７】(ａ)，(ｂ)は、本願発明の実施形態１にかかる
積層インダクタアレイの変形例の非磁性体層の配設態様
を説明する図である。

【図８】(ａ)は本願発明の他の実施形態（実施形態２）
にかかる積層インダクタアレイの構成を示す透視平面
図、(ｂ)は正面断面図である。

【図９】本願発明の実施形態２にかかる積層インダクタ
アレイの要部構成を示す分解斜視図である。

【図１０】本願発明の実施形態２にかかる積層インダク
タアレイの変形例を示す図であり、(ａ)は透視平面図、
(ｂ)は正面断面図である。

【図１１】本願発明の実施形態２にかかる積層インダク
タアレイの変形例を示す図であって、その要部構成を示
す分解斜視図である。

【図１２】本願発明の実施形態２にかかる積層インダク
タアレイの他の変形例を示す図であり、(ａ)は透視平面
図、(ｂ)は正面断面図である。

【図１３】従来の積層インダクタアレイを示す透視斜視
図である。

【符号の説明】

１ 積層体 ２ａ，２ｄ 両端側螺旋状インダクタ ２ｂ，２ｃ 中央側螺旋状インダクタ ３ 外部電極 ４ 引き出し電極部 １１（１１ａ，１１ｂ） 非磁性体層（非磁性体材
料） ２１ フェライトシート（フェライト層） ２２ コイル導体 ２２ａ 最上層のコイル導体 ２２ｂ 最下層のコイル導体 ２３ ビアホール ２４ 引出し電極部用のパターン ３１ フェライトシート ４１ フェライトシート（外装用シート） Ａ コイル軸心

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数の磁性体層と複数のコイル導体を積み
   重ねて構成した積層体と、 前記コイル導体を電気的に接続することにより形成さ
   れ、かつ、前記積層体内に略一列に並んで配設された３
   個以上の螺旋状インダクタと、 前記積層体の表面に設けられ、複数の前記螺旋状インダ
   クタのそれぞれの引き出し電極部に電気的に接続された
   外部電極とを備え、 複数の前記螺旋状インダクタの巻回数及びコイル径がほ
   ぼ等しく、 前記積層体の両端側に配設された両端側螺旋状インダク
   タ以外の、中央側螺旋状インダクタが埋設された積層体
   の中央側領域に、前記中央側螺旋状インダクタの磁束を
   遮るように非磁性体層が配設されていることを特徴とす
   る積層インダクタアレイ。
2. 【請求項２】複数の磁性体層と複数のコイル導体を積み
   重ねて構成した積層体と、 前記コイル導体を電気的に接続することにより形成さ
   れ、かつ、前記積層体内に略一列に並んで配設された３
   個以上の螺旋状インダクタと、 前記積層体の表面に設けられ、複数の前記螺旋状インダ
   クタのそれぞれの引き出し電極部に電気的に接続された
   外部電極とを備え、 複数の前記螺旋状インダクタの巻回数及びコイル径がほ
   ぼ等しく、 前記積層体の両端側に配設された両端側螺旋状インダク
   タ以外の、中央側螺旋状インダクタが、前記両端側螺旋
   状インダクタに対して、 (ａ)前記積層体を螺旋状インダクタのコイル軸方向と略
   平行な方向から見た場合における、前記両端側螺旋状イ
   ンダクタのコイル軸心を結ぶ線と略直交する方向、及
   び、 (ｂ)前記螺旋状インダクタのコイル軸方向と略平行な方
   向 の少なくとも１つの方向に位置をずらして配設されてい
   ることを特徴とする積層インダクタアレイ。