JP4770130B2 - 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ - Google Patents

電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ Download PDF

Info

Publication number
JP4770130B2
JP4770130B2 JP2004165188A JP2004165188A JP4770130B2 JP 4770130 B2 JP4770130 B2 JP 4770130B2 JP 2004165188 A JP2004165188 A JP 2004165188A JP 2004165188 A JP2004165188 A JP 2004165188A JP 4770130 B2 JP4770130 B2 JP 4770130B2
Authority
JP
Japan
Prior art keywords
layer
epitaxial wafer
electron mobility
channel
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004165188A
Other languages
English (en)
Other versions
JP2005347499A (ja
JP2005347499A5 (ja
Inventor
彰一 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004165188A priority Critical patent/JP4770130B2/ja
Publication of JP2005347499A publication Critical patent/JP2005347499A/ja
Publication of JP2005347499A5 publication Critical patent/JP2005347499A5/ja
Application granted granted Critical
Publication of JP4770130B2 publication Critical patent/JP4770130B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハに係り、特にデバイス特性を改善したものに関する。
電界効果トランジスタ(FET)用エピタキシャルウェハのうち、ガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)を用いたエピタキシャルウェハは、シリコン(Si)に比べて電子移動度が高いという特長をいかして高速デバイスに多く用いられている。代表例として高電子移動度トランジスタ(HEMT)が挙げられる。
HEMTの性能を向上させるには、より多くの多数キャリアをより高速に伝達できる構造とすること、即ち、キャリア濃度と移動度とを同時に高めることが大切である。一般に、半導体のキャリア濃度を高めるためには、ドーパントと呼ばれる不純物を半導体に添加(ドープ)する必要がある。ところが、半導体中にドープしたドーパントは、半導体中にキャリアを放出した後、帯電してイオン化不純物となり、多数キャリアの走行を妨げるため、キャリア濃度を高めようとして多量のドーパントをドープすると多数キャリアの移動度は、かえって低下してしまうという問題がある。
この観点からHEMTの特性を向上する方法としては、電子供給層を薄層化すればよいことが分かっている。厚さを1原子層または数原子層以下まで薄層化した電子供給層はδドープ層と呼ばれ、キャリア走行内に溜まる電子の濃度をその移動度の大幅な低下なしに高めることができることから、δドープ層を有するHEMT構造からなるエピタキシャルウェハ(以下、δドープHEMT構造エピタキシャルウェハという)は高い特性が期待できるものである。
このδドープHEMT構造エピタキシャルウェハの特性の良否を決める最も重要な特性の一つに、チャネルの電子移動度がある。このチャネルの電子移動度が高いほど、そのエピタキシャルウェハを用いて製作したデバイスの特性を向上させることができるからである。近年、デバイス特性向上の目的のために、δドープHEMT構造エピタキシャルウェハのチャネルの電子移動度向上の要求が強まってきている。
従来、このようなエピタキシャルウェハを製造する方法として、有機金属気相成長法(MOVPE法)を用いてエピタキシャル成長させる方法が知られている。しかし、MOVPE法を用いてエピタキシャル成長させる場合、(100)面を使用すると、ヒロックの発生が避けがたい。このために、そのヒロックの発生を防止するために、GaAs基板の(100)面から僅かに傾斜した面の上に、MOVPE法を使用して、エピタキシャル層構造を形成することが行われている(例えば、特許文献1参照)。
特開平9−283444号公報(段落番号0005)
しかしながら、上述した特許文献1に記載のものは、「GaAs基板の(100)面から僅かに傾斜した面の上に、MOVPE法を使用して、エピタキシャル層を形成する」とあるだけで、どの結晶方位に傾斜させたら良いのか、また傾斜させる場合、傾斜角度がいくらであると良いのかという具体的な限定がなされていない。即ち、従来、δドープHEMT構造エピタキシャルウェハ用のGaAs基板として、(100)面からの最適な傾斜方向と傾斜角度の両方を同時に規定したものはなかった。このため、δドープHEMT構造エピタキシャルウェハにおけるチャネルの電子移動度向上の要請に十分応えることができなかった。
本発明の目的は、上述した従来技術の問題点を解消して、δドープHEMT構造エピタキシャルウェハにおいて、基板表面である(100)面からの最適な傾斜方向と傾斜角度を具体的に規定することによって、そのエピタキシャルウェハにおけるチャネルの電子移動度を向上することが可能な電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハを提供することにある。
本発明者らは、基板の面方位のずれの程度によってチャネルの電子移動度がどの程度異なるようになるのかと考え、GaAs基板上にMOVPE法により、GaAs層をエピタキシャル成長させた場合のGaAs基板の(100)面からの傾斜方向と電子移動度との関係、及び傾斜角度と電子移動度との関係を調べた。
その結果、傾斜方向と傾斜角度とは共にチャネルの電子移動度に相関があることを見い出し、傾斜方向が特定の方向にあると電子移動度が大きくなり、特定の傾斜方向における傾斜角度が、特定の範囲内であると電子移動度が大きくなることが分かった。
本発明は、上記知見に基づいてなされたもので、半導体基板上にMOVPE法により薄膜層をエピタキシャル成長させる際に、(100)面からの最適な傾斜方向と傾斜角度の両方を同時に特定することによって、電子移動度の向上を図ったものである。
すなわち、第1の発明は、III−V族化合物半導体基板上に、少なくとも、チャネル層、δドープ層を有する電界効果トランジスタ用エピタキシャルウェハにおいて、前記III−V族化合物半導体基板の表面が、(100)面から[01−1]方向または[0−11]方向に、0.4°〜1.1°傾斜していることを特徴とするFET用エピタキシャルウェハである。
III−V族化合物半導体基板の表面が、(100)面から[01−1]方向、または[0−11]方向に傾斜すると、他の方向と比べてチャネルの電子移動度が大きくなり、さらにIII−V族化合物半導体表面が、前述した[01−1]方向、または[0−11]方向に0.4°〜1.1°傾斜していると電子移動度が最も大きくなる。このようにIII−V族化合物半導体基板の表面に最適な傾斜方向と傾斜角度の両方を同時に与えることによって、チャネルの電子移動度の向上した高い特性を有するFETが得られる。
III−V族化合物半導体基板としては、ガリウム砒素(GaAs)基板やインジウムガリウム砒素(InGaAs)基板が挙げられる。
エピタキシャル成長としては、MOVPE法を採用することができ、これによる成長層としては、例えば、III−V族化合物半導体基板上の残留不純物によるデバイス特性劣化を防ぐバッファ層、自由電子が流れるチャネル層、自由電子が発生するδドープ層、電極を形成するためのコンタクト層などを挙げることができるが、特に、自由電子が流れるチャネル層および自由電子が発生するδドープ層は、FETにおける必須構成要素である。
本発明は、半絶縁性GaAs基板上に、少なくとも、i型AlGaAsバッファ層、i型InGaAsチャネル層、i型AlGaAsスペーサ層、Siδドープ層(Siをドープしたδドープ層)、i型AlGaAsショットキーコンタクト層、n型GaAsオーミックコンタクト層を有する高電子移動度トランジスタ用エピタキシャルウェハにおいて、前記半絶縁性GaAs基板の表面が、(100)面から[01−1]方向または[0−11]方向に、0.4°〜1.1°傾斜し、かつ前記バッファ層のAl組成比を前記スペーサ層のAl組成比より高い0.28に形成し、前記チャネル層のシートキャリア濃度が1.7×10 12 cm -2 となるよう前記Siδドープ層を形成し、前記チャネル層の電子移動度を6900cm 2 /Vsとすることを特徴とする高電子移動度トランジスタ用エピタキシャルウェハである。
δドープHEMT構造エピタキシャルウェハのチャネルの移動度を向上できるので、より高速のHEMTが得られる。
本発明によれば、FET用エピタキシャルウェハのチャネルの電子移動度を向上させることができる。したがって、このウェハを用いることにより、デバイス特性を向上することができる。
以下に本発明の実施の形態を説明する。
図3に、本実施の形態に係るδドープHEMT構造エピタキシャルウェハの断面図を示す。
HEMT構造は、基板としての半絶縁性GaAs基板1上に、順次、バッファ層としてi型AlGaAsバッファ層2(Al組成比0.28、厚さ500nm)、チャネル層としてi型InGaAsチャネル層3(In組成比0.20、厚さ12nm)、スペーサ層としてi型AlGaAsスペーサ層4(Al組成比0.22、厚さ3nm)、電子供給層としてδドープ層5(キャリア濃度3×1012cm-2)、ショットキーコンタクト層としてi型AlGaAsショットキーコンタクト層6(Al組成比0.22、厚さ50nm)、オーミックコンタクト層としてn型GaAsオーミックコンタクト層7(厚さ100nm、キャリア濃度3×1018cm-3)を成長させた構造を有する。
これらの各層をエピタキシャル成長させる方法として、原子レベルで微細な成長制御が可能なMOVPE法を採用した。
i型AlGaAsバッファ層2、i型AlGaAsスペーサ層4、及びi型AlGaAsショットキーコンタクト層6のi型AlGaAsを成長する場合には、Ga原料としてGa(CH33、As原料としてアルシン(AsH3)、及びAl原料としてトリメチルアルミニウム(Al(CH33)を基板上に供給する。なお、Ga原料として他にトリエチルガリウム(Ga(CH3CH23)がある。As原料として他にトリメチル砒素(As(CH33)、ターシャリーブチルアルシン(TBA)がある。Al原料として他にトリエチルアルミニウム(Al(CH3CH23)がある。
i型InGaAsチャネル層3のi型InGaAsを成長する場合には、Ga(CH33、AsH3、及びIn原料としてトリメチルインジウム(In(CH33)を基板上に供給する。
δドープ層5を成長する場合には、AsH3ガス雰囲気中でn型ドーパントとなるSi原料としてジシラン(Si26)の供給を行って、δドープ層5の形成を行った。
n型GaAsオーミックコンタクト層7のn型GaAsを成長する場合には、アルシン(Ga(CH33、AsH3)及びn型ドーパントを基板上に供給する。このn型ドーパントの元素としては、Siやセレン(Se)がある。Si原料としては、ジシラン(Si26)の他にモノシラン(SiH4)がある。Se原料としては、セレン化水素(H2Se)がある。全ての層の成長中、基板温度は700℃一定に保った。また、成長炉内圧力は76Torr、希釈用ガスは水素である。
前述したように、δドープHEMT構造エピタキシャルウェハの特性の良否を決める最も重要な特性の一つは、チャネルの電子移動度である。この電子移動度が高いほど、そのエピタキシャルウェハを用いて製作したデバイスの特性を向上させることができる。
実施の形態では、δドープHEMT構造エピタキシャルウェハの僅かに傾斜させた表面において、これまで明らかにされていなかった(100)面からの最適な傾斜方向と傾斜角度の両方を同時に規定することによって、チャネル層の電子移動度を向上し、そのエピタキシャルウェハを用いて製作したデバイスの特性を向上させるようにした。
そのために、(100)面からの傾斜方向と傾斜角度を変化させたGaAs基板を用いて、図3のδドープHEMT構造エピタキシャルウェハの試作を行ない、そのチャネルの電子移動度がどう変化するかを検討した。なお、チャネルの電子移動度はそのシートキャリア濃度の影響を受けるため、本試作においてはチャネルのシートキャリア濃度が1.7×1012cm-2となるようにδドープ量を調整した。
(1)傾斜方向と電子移動度の関係
図2に(100)面からの傾斜方向のみを変化させ、それらの傾斜方向への傾斜角度を全て1°に固定したときの試作結果を示す。本結果より、傾斜方向が[01−1]及び[0−11]方向のときに、電子移動度がおよそ6900cm2/Vsと最も高くなることが分った。なお、それ以外の[011]、[0−1−1]方向ではおよそ6600cm2/Vs、[010]、[00−1]、[0−10]、[001]方向ではおよそ6750cm2/Vsと低くなることも分った。
(2)傾斜角度と電子移動度の関係
図1に(100)面からの傾斜方向を[01−1]、[010]及び[011]方向に固定して、傾斜角度のみを変化させたときの試作結果を示す。なお、傾斜方向として、(a)[01−1]と[0−11]方向、(b)[011]と[0−1−1]方向、(c)[010]と[00−1]と[0−10]と[001]方向、はそれぞれ全く等価であることから、傾斜方向は前述の3水準[01−1]、[010]及び[011]で代表した。本結果より、3水準ともに傾斜角度が0.4°〜1.1°のときに電子移動度が最も高くなることが分った。
具体的には、傾斜方向が[01−1]の場合において、傾斜角度が0.4°〜1.1のとき、電子移動度はおよそ6900cm2/Vsという高い値を維持しているが、0.4未満及び1.1を超えると電子移動度は低くなることがわかった。また、傾斜方向が[010]の場合において、傾斜角度が0.4°〜1.1のとき、電子移動度はおよそ6750cm2/Vsを超えた値を維持しているが、0.4未満及び1.1を超えると電子移動度は低くなることがわかった。更に、傾斜方向が[011]の場合において、傾斜角度が0.4°〜1.1のとき、電子移動度はおよそ6600cm2/Vsを維持しているが、0.4未満及び1.1を超えると電子移動度は低くなることがわかった。
上記(1)、(2)の結果より、(100)面から[01−1]方向または[0−11]方向に0.4°〜1.1°傾斜した基板を用いたときに、δドープHEMT構造エピタキシャルウェハのチャネル層の電子移動度が最も高くなることが分った。
以上説明したように、MOVPE法を用いてエピタキシャル成長させる場合、ヒロック発生を防止するためにGaAs基板の(100)面を僅かに傾斜させているが、本実施の形態では、これを具体的に限定し、(100)面から[01−1]方向または[0−11]方向に0.4°〜1.1°傾斜した基板表面に、エピタキシャル成長させるので、δドープHEMT構造エピタキシャルウェハのチャネル層の移動度を、安定して向上させることができる。したがって、高電子移動度トランジスタをより高速化できる。なお、δドープを有しない従来の電子供給層では、上述した効果は得られない。
傾斜方向が[01−1]、[010]、[011]の3水準のδドープHEMT構造エピタキシャルウェハにおける電子移動度の傾斜角度依存性を示す図である。 (100)面からの傾斜角度を1°に固定したときのδドープHEMT構造エピタキシャルウェハの電子移動度の傾斜方向依存性を示す図である。 実施の形態によるδドープHEMT構造エピタキシャルウェハの縦断面図である。
符号の説明
1 半絶縁性GaAs基板
2 i型AlGaAsバッファ層
3 i型InGaAsチャネル層
4 i型AlGaAsスペーサ層
5 δドープ層
6 i型AlGaAsショットキーコンタクト層
7 n型GaAsオーミックコンタクト層

Claims (1)

  1. 半絶縁性GaAs基板上に、少なくとも、i型AlGaAsバッファ層、i型InGaAsチャネル層、i型AlGaAsスペーサ層、Siδドープ層、i型AlGaAsショットキーコンタクト層、n型GaAsオーミックコンタクト層を有する高電子移動度トランジスタ用エピタキシャルウェハにおいて、前記半絶縁性GaAs基板の表面が、(100)面から[01−1]方向または[0−11]方向に、0.4°〜1.1°傾斜し、かつ前記バッファ層のAl組成比を前記スペーサ層のAl組成比より高い0.28に形成し、前記チャネル層のシートキャリア濃度が1.7×10 12 cm -2 となるよう前記Siδドープ層を形成し、前記チャネル層の電子移動度を6900cm 2 /Vsとすることを特徴とする高電子移動度トランジスタ用エピタキシャルウェハ。
JP2004165188A 2004-06-03 2004-06-03 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ Expired - Fee Related JP4770130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004165188A JP4770130B2 (ja) 2004-06-03 2004-06-03 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004165188A JP4770130B2 (ja) 2004-06-03 2004-06-03 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ

Publications (3)

Publication Number Publication Date
JP2005347499A JP2005347499A (ja) 2005-12-15
JP2005347499A5 JP2005347499A5 (ja) 2006-10-12
JP4770130B2 true JP4770130B2 (ja) 2011-09-14

Family

ID=35499593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004165188A Expired - Fee Related JP4770130B2 (ja) 2004-06-03 2004-06-03 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ

Country Status (1)

Country Link
JP (1) JP4770130B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818518B2 (en) 2016-03-31 2017-11-14 Tdk Corporation Composite magnetic sealing material
US9881877B2 (en) 2016-03-31 2018-01-30 Tdk Corporation Electronic circuit package using composite magnetic sealing material

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH076957A (ja) * 1993-01-13 1995-01-10 Sumitomo Chem Co Ltd 半導体エピタキシャル基板
JP2003234357A (ja) * 2002-02-07 2003-08-22 Hitachi Cable Ltd 電界効果トランジスタ

Also Published As

Publication number Publication date
JP2005347499A (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
US20040092085A1 (en) Semiconductor crystal film and method for preparation thereof
US9419125B1 (en) Doped barrier layers in epitaxial group III nitrides
US8872231B2 (en) Semiconductor wafer, method of producing semiconductor wafer, and electronic device
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
US7157756B2 (en) Field effect transistor
US20070029640A1 (en) III- V group compound semiconductor device
WO2012020565A1 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP4770130B2 (ja) 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ
JP5119644B2 (ja) Iii−v族化合物半導体エピタキシャルウェハ
US6429103B1 (en) MOCVD-grown emode HIGFET buffer
CN116130336A (zh) 一种基于氮化物材料与氮终端金刚石的二维电子气异质结结构及其制备方法
KR101083612B1 (ko) 화합물 반도체 에피택셜 기판 및 그 제조 방법
JP2000068497A (ja) GaN系化合物半導体装置
JP2006012915A (ja) Iii−v族化合物半導体装置及びその製造方法
JP2007042936A (ja) Iii−v族化合物半導体エピタキシャルウェハ
JP2000349278A (ja) Iii−v族化合物半導体結晶
KR102382347B1 (ko) 고전자 이동도 트랜지스터 및 이의 제조 방법
JP2000022135A (ja) 電界効果トランジスタ
JPH10284510A (ja) 半導体基板
JP2002025922A (ja) Iii−v族化合物半導体の製造方法
JP2008192830A (ja) Iii−v族化合物半導体装置及びその製造方法
JP2002373905A (ja) Iii−v族化合物半導体装置の製造方法
JP2004241463A (ja) 化合物半導体の気相成長方法
JPH04294547A (ja) InAlAs/InGaAsヘテロ接合構造電界効果トランジスタ
KR0170189B1 (ko) 격자비정합 고전자 이동도 트랜지스터

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060825

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4770130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees