JP2000323488A - Diode and manufacture thereof - Google Patents
Diode and manufacture thereofInfo
- Publication number
- JP2000323488A JP2000323488A JP11128230A JP12823099A JP2000323488A JP 2000323488 A JP2000323488 A JP 2000323488A JP 11128230 A JP11128230 A JP 11128230A JP 12823099 A JP12823099 A JP 12823099A JP 2000323488 A JP2000323488 A JP 2000323488A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- diode
- impurity concentration
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 69
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 12
- 239000007790 solid phase Substances 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000012071 phase Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 171
- 230000002441 reversible effect Effects 0.000 abstract description 67
- 238000011084 recovery Methods 0.000 abstract description 59
- 239000002344 surface layer Substances 0.000 abstract description 14
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 230000002829 reductive effect Effects 0.000 description 28
- 230000036961 partial effect Effects 0.000 description 20
- 239000000969 carrier Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 18
- 238000002347 injection Methods 0.000 description 17
- 239000007924 injection Substances 0.000 description 17
- 230000007423 decrease Effects 0.000 description 10
- 238000009826 distribution Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、低不純物濃度の第
一導電型ドリフト層の一方の側に高不純物濃度の第一導
電型カソード層を、他方の側に第二導電型アノード層を
有するいわゆるｐｉｎダイオードおよびその製造方法に
関する。The present invention relates to a drift layer having a low impurity concentration and having a first conductive type cathode layer on one side and a second conductive type anode layer on the other side. The present invention relates to a so-called pin diode and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】近年、電力用半導体素子（以下パワーデ
バイスと称する）の用途は、インバータを初めとする様
々な分野に、広がりつつある。中でも高耐圧かつ大容量
の用途では、絶縁ゲートバイポーラトランジスタ（以下
ＩＧＢＴと記す）に代表される低損失かつ高い周波数で
動作可能なスイッチング素子が開発され、適用されてい
る。特に大容量分野では、ゲートターンオフ（ＧＴＯ）
サイリスタのＩＧＢＴへの置き換えが進んでいる。2. Description of the Related Art In recent years, applications of power semiconductor elements (hereinafter referred to as power devices) have been spreading to various fields such as inverters. In particular, switching devices capable of operating at a low loss and a high frequency represented by an insulated gate bipolar transistor (hereinafter referred to as IGBT) have been developed and applied to applications with a high withstand voltage and a large capacity. Especially in the field of large capacity, gate turn-off (GTO)
Thyristors are being replaced with IGBTs.
【０００３】更に、パワーデバイスの低損失化・高速ス
イッチング化、および、周辺回路の低インダクタンス
化、スナバレス化等の動きに伴い、パワーデバイスと組
み合わせて使用される電力用ダイオード（フリーホイー
リングダイオード：ＦＷＤと呼ぶこともある）の逆回復
過程の特性（逆回復耐量・逆回復損失・ソフトスイッチ
ング性等）改善が求められている。更に近年、パワーエ
レクトロニクス機器でのダイオードの動作時におけるＥ
ＭＩノイズの低減のために、ソフトリカバリー特性が強
く要求されるようになっている。[0003] Further, with the movement of low loss and high speed switching of power devices, and low inductance and snubberless peripheral circuits, power diodes (free wheeling diodes: used in combination with power devices). It is required to improve the characteristics (reverse recovery tolerance, reverse recovery loss, soft switching characteristics, etc.) of the reverse recovery process of FWD. Furthermore, in recent years, when the operation of a diode in power electronics
In order to reduce MI noise, soft recovery characteristics are strongly required.
【０００４】図１６は、現在広く用いられているｐｉｎ
構造のスイッチングダイオードの断面図である。高比抵
抗のｎ型半導体基板の一方の主表面の表面層にｐ型アノ
ード層２（以下ｐアノード層と記す）が形成され、他方
の主表面の表面層にｎ型カソード層３（以下ｎカソード
層と記す）が形成されており、それぞれの表面に接触す
るアノード電極５、カソード電極６が設けられている。
ｐアノード層２とｎカソード層３との中間部分をｎ型ド
リフト層１（以下ｎドリフト層と記す）と呼ぶ（ｉ層と
呼ぶこともある）。ｎドリフト層１は、高い電圧を確保
するために、ｐアノード層２とｎカソード層３よりも高
比抵抗とされる。FIG. 16 shows a pin which is widely used at present.
It is sectional drawing of the switching diode of a structure. A p-type anode layer 2 (hereinafter referred to as p-anode layer) is formed on a surface layer on one main surface of an n-type semiconductor substrate having a high specific resistance, and an n-type cathode layer 3 (hereinafter referred to as n-type) is formed on a surface layer on the other main surface. A cathode layer is formed, and an anode electrode 5 and a cathode electrode 6 are provided in contact with the respective surfaces.
An intermediate portion between the p anode layer 2 and the n cathode layer 3 is referred to as an n-type drift layer 1 (hereinafter, referred to as an n-drift layer) (sometimes referred to as an i-layer). The n drift layer 1 has a higher specific resistance than the p anode layer 2 and the n cathode layer 3 in order to secure a high voltage.
【０００５】このダイオードが順方向バイアス［アノー
ド電極５に正、カソード電極６に負の電圧を印加］した
場合、ｐアノード層２とｎドリフト層１とで形成される
ｐｎ接合７にかかる電圧が（シリコン半導体の場合）約
０．６Ｖのえん層電圧を越えると、ｐアノード層２から
ｎドリフト層１に正孔が注入され、ｎ+ カソード層３か
らｎドリフト層１に電気的な中性条件を満たすように電
子が注入される。（以降、ｎドリフト層１内に過剰に蓄
積された電子・正孔を指して、過剰キャリアと称す
る）。その結果、ｎドリフト層１は蓄積キャリアのため
伝導度変調を起こし、その抵抗は極めて小さくなって導
通状態となる。When this diode is forward biased (a positive voltage is applied to the anode electrode 5 and a negative voltage is applied to the cathode electrode 6), a voltage applied to a pn junction 7 formed by the p anode layer 2 and the n drift layer 1 is reduced. (In the case of a silicon semiconductor) When the voltage exceeds about 0.6 V, holes are injected from the p anode layer 2 to the n drift layer 1, and the electric neutrality is transferred from the n + cathode layer 3 to the n drift layer 1. Electrons are injected to satisfy the condition. (Hereafter, electrons and holes excessively accumulated in the n drift layer 1 are referred to as excess carriers.) As a result, conductivity drift occurs in the n-drift layer 1 due to the accumulated carriers, and the resistance thereof becomes extremely small to be in a conductive state.
【０００６】図１７（ａ）は従来の１２００V クラスの
ダイオードで、ライフタイム制御をおこなったスイッチ
ングダイオードの一例の順方向特性図である。横軸は電
圧、縦軸は電流密度である。印加電圧が０．６V 以上に
なると電流が流れはじめ、急速に増大することがわか
る。また、室温（２５℃）より高温（１２５℃）の方が
同じ電流密度における順電圧が大きいことがわかる。ま
た、順方向バイアス状態から逆方向バイアス状態に遷移
する過程においては、過渡的に大きな逆向きの電流がダ
イオードに流れる。これを逆回復電流という。FIG. 17 (a) is a forward characteristic diagram of an example of a conventional switching diode which is a 1200V class diode and whose lifetime is controlled. The horizontal axis represents voltage, and the vertical axis represents current density. It can be seen that when the applied voltage becomes 0.6 V or more, a current starts to flow and rapidly increases. Further, it can be seen that the forward voltage at the same current density is higher at a higher temperature (125 ° C.) than at a room temperature (25 ° C.). In the process of transition from the forward bias state to the reverse bias state, a transiently large reverse current flows through the diode. This is called a reverse recovery current.
【０００７】図１７（ｂ）は従来の１２００V クラスの
スイッチングダイオードの逆回復時の電流、電圧波形図
である。横軸は時間、縦軸は電圧（Ｖ）および電流
（Ｉ）である。電流が減少して零になった後、電圧が立
ち上がるが、その間逆方向に電流が流れている。この逆
方向に流れている電流が逆方向ピーク電流の１／１０に
なるまでの期間を逆回復時間という。FIG. 17B is a current and voltage waveform diagram at the time of reverse recovery of a conventional 1200 V switching diode. The horizontal axis represents time, and the vertical axis represents voltage (V) and current (I). After the current decreases to zero, the voltage rises, during which time the current flows in the opposite direction. A period until the current flowing in the reverse direction becomes 1/10 of the reverse peak current is called a reverse recovery time.
【０００８】この逆回復過程は、順方向バイアス時にｎ
ドリフト層１に蓄積されていた過剰キャリアのために、
逆バイアスにした直後も過剰キャリアが消滅するまでの
間、逆方向に電流が流れつづける（短絡状態）現象であ
る。このときダイオードに、定常的な状態よりも大きな
電気的損失が生じる。ダイオードに流れる定常電流を大
きくしたり、阻止状態の電圧を大きくすると、ダイオー
ドにかかる電気的責務が大きくなり、そのためにダイオ
ードが破壊することがある。電力用ダイオードにおい
て、高い信頼性を保証するためには、この逆回復耐量を
大きくすることが強く要求される。[0008] This reverse recovery process is performed when n is forward biased.
Due to the excess carriers accumulated in the drift layer 1,
Immediately after the reverse bias is applied, the current continues to flow in the reverse direction until the excess carriers disappear (short-circuit state). At this time, a larger electric loss occurs in the diode than in a steady state. Increasing the steady-state current flowing through the diode or increasing the blocking voltage increases the electrical responsibilities of the diode, which can destroy it. In a power diode, in order to guarantee high reliability, it is strongly required to increase the reverse recovery withstand capability.
【０００９】ｐｉｎダイオードの順バイアス状態での電
圧降下［順電圧］、逆回復特性および耐量を改善するた
めの方策として、金や白金等の重金属拡散や電子線やプ
ロトンといった粒子線の照射によって、半導体基板、特
にその中のｎドリフト層１のキャリアのライフタイム制
御が広く適用されている。As a measure for improving a voltage drop [forward voltage], a reverse recovery characteristic, and a withstand voltage of a pin diode in a forward bias state, diffusion of a heavy metal such as gold or platinum or irradiation of a particle beam such as an electron beam or proton is performed. 2. Description of the Related Art Lifetime control of carriers in a semiconductor substrate, particularly in the n-drift layer 1 therein, has been widely applied.
【００１０】すなわちｎドリフト層１内のライフタイム
を小さくすることにより、定常状態における総キャリア
濃度が減少するため、逆回復過程で空乏層の広がりで掃
きだされるキャリアが減少し、逆回復時間や逆回復ピー
ク電流、逆回復電荷を小さくすることができる。また、
キャリアが空乏層を走り抜けることによる逆回復中の電
界強度も、そのキャリア濃度の減少によって緩和される
ため、責務が小さくなり、逆回復耐量が向上する。That is, by reducing the lifetime in the n-drift layer 1, the total carrier concentration in the steady state decreases, so that the number of carriers swept out by the expansion of the depletion layer in the reverse recovery process decreases, and the reverse recovery time decreases. And the reverse recovery peak current and the reverse recovery charge can be reduced. Also,
The electric field strength during the reverse recovery due to the carriers running through the depletion layer is also alleviated by the decrease in the carrier concentration, so that the duty is reduced and the reverse recovery withstand capability is improved.
【００１１】同様の目的で、Merged pin Schottky Diod
e （以下ＭＰＳと記す）と称する、少数キャリアの注入
効率を下げて逆回復特性を改良したダイオードが開発さ
れている。図１８はそのＭＰＳの部分断面図である［ W
ilamowski, B. M., Solid State Electron.,Vol.26,No.
5,p.491,(1983)］。For the same purpose, Merged pin Schottky Diod
A diode called e (hereinafter referred to as MPS) has been developed in which the injection efficiency of minority carriers is reduced and the reverse recovery characteristic is improved. FIG. 18 is a partial sectional view of the MPS [W
ilamowski, BM, Solid State Electron., Vol. 26, No.
5, p.491, (1983)].
【００１２】低不純物濃度のｎドリフト層１の一方の側
の表面層に高不純物濃度のｎ+ カソード層３が形成され
ており、他方の側の表面層には、表面不純物濃度が高く
て深いｐシールド領域４が選択的に形成されており、ア
ノード電極５はｎドリフト層１とショットキー接合を形
成する金属になっている。ｎ+ カソード層３の表面には
カソード電極６が設けられている。An n + cathode layer 3 having a high impurity concentration is formed on a surface layer on one side of an n drift layer 1 having a low impurity concentration, and a surface impurity concentration is high and deep on the other side surface layer. The p shield region 4 is selectively formed, and the anode electrode 5 is a metal forming a Schottky junction with the n drift layer 1. A cathode electrode 6 is provided on the surface of the n + cathode layer 3.
【００１３】ｐシールド領域４は、ストライプ状、円
形、多角形の島状などで形成される。このダイオードに
おいては、少数キャリアの注入効率を下げることによ
り、低損失で高速なスイッチング特性が得られる。The p shield region 4 is formed in a stripe shape, a circular shape, a polygonal island shape, or the like. In this diode, a low-loss and high-speed switching characteristic can be obtained by lowering the minority carrier injection efficiency.
【００１４】図１９は、清水らによる別のタイプのダイ
オードでスタティックシールディングダイオード（ＳＳ
Ｄ）と呼ばれるものの要部の部分断面図である［ IEEE
Trans. on Electron Devices, Vol.ED-31, No.9, p.131
4,(1984)参照］。FIG. 19 shows another type of diode by Shimizu et al., Which is a static shielding diode (SS).
D) is a partial sectional view of an essential part of what is called [IEEE]
Trans. On Electron Devices, Vol.ED-31, No.9, p.131
4, (1984)].
【００１５】低不純物濃度のｎベース層１の一方の側の
表面層に高不純物濃度のｎ+ カソード層３が形成されて
いる。他方の側の表面層には、表面不純物濃度が低くて
浅いｐチャネル領域２と、表面不純物濃度が高くて深い
ｐシールド領域４が形成されている。An n + cathode layer 3 having a high impurity concentration is formed on a surface layer on one side of the n base layer 1 having a low impurity concentration. In the surface layer on the other side, a shallow p-channel region 2 having a low surface impurity concentration and a deep p shield region 4 having a high surface impurity concentration are formed.
【００１６】例えば、ｐチャネル領域２の表面不純物濃
度、拡散深さと幅は５×１０15cm-3、１μm 、６μm で
あり、ｐシールド領域４の表面不純物濃度、拡散深さと
幅は４×１０18cm-3、５μm 、１５μm である。For example, the surface impurity concentration, diffusion depth and width of the p channel region 2 are 5 × 10 15 cm −3 , 1 μm and 6 μm, and the surface impurity concentration, diffusion depth and width of the p shield region 4 are 4 × 10 5. 18 cm -3 , 5 μm and 15 μm.
【００１７】ｐシールド領域４は、ストライプ状、円
形、多角形の島状などで形成される。ｐ層の濃度は２種
類ではなく複数種類形成する場合もある。ｎ+ カソード
層３の表面にはカソード電極６、ｐチャネル領域２とｐ
シールド領域４の表面にはアノード電極５が設けられて
いる。The p shield region 4 is formed in a stripe shape, a circular shape, a polygonal island shape, or the like. The concentration of the p-layer may not be two but may be plural. On the surface of n + cathode layer 3, cathode electrode 6, p channel region 2 and p
An anode electrode 5 is provided on the surface of the shield region 4.
【００１８】このようにすることによって、低損失で高
速なスイッチング特性と正の温度特性とを両立させるこ
とができる。これは順バイアス状態において、キャリア
の注入が抑えられるために、ライフタイム制御も少なく
し、またはライフタイム制御無しで内部のキャリア濃度
が低くでき、その結果逆回復ピーク電流や逆回復電荷を
低減し、逆回復耐量を向上させることができるのであ
る。By doing so, it is possible to achieve both a low-loss, high-speed switching characteristic and a positive temperature characteristic. This is because the carrier injection is suppressed in the forward bias state, so that the lifetime control can be reduced, or the carrier concentration inside can be reduced without the lifetime control, thereby reducing the reverse recovery peak current and the reverse recovery charge. Thus, the reverse recovery withstand capability can be improved.
【００１９】図２０は更に別のタイプのダイオードでソ
フトアンドファストリカバリダイオード（Soft and Fas
t Recovery Diode以下ＳＦＤと記す）と呼ばれるものの
要部の部分断面図である［MORI,M.et.al.,ISPSD '91 p.
113 (1991)参照］。FIG. 20 shows another type of diode, a soft and fast recovery diode.
t Recovery Diode (hereinafter referred to as SFD) is a partial cross-sectional view of the main part of [MORI, M.et.al., ISPSD '91 p.
113 (1991)].
【００２０】低不純物濃度のｎベース層１の一方の側の
表面層に高不純物濃度のｎ+ カソード層３が形成されて
いる。他方の側の表面層には、表面不純物濃度が高くて
深いｐシールド領域４と、非常に薄い合金層８とが形成
されている。このダイオードでも、キャリアの注入が抑
えられるために、逆回復ピーク電流や逆回復電荷を低減
し、逆回復耐量を向上させることができるAn n + cathode layer 3 having a high impurity concentration is formed on a surface layer on one side of the n base layer 1 having a low impurity concentration. On the surface layer on the other side, a deep p shield region 4 having a high surface impurity concentration and a very thin alloy layer 8 are formed. Also in this diode, since the carrier injection is suppressed, the reverse recovery peak current and the reverse recovery charge can be reduced, and the reverse recovery withstand capability can be improved.
【００２１】[0021]
【発明が解決しようとする課題】現在、パワーデバイス
の適用範囲は、耐圧６００V 以下の小、中容量から、耐
圧２．５kV以上の大容量と広い。それに伴い、ダイオー
ドにも同様の用途において、低損失かつ高い周波数で動
作が可能な高速逆回復特性が要求されている。At present, the applicable range of the power device is wide from a small and medium capacity with a withstand voltage of 600 V or less to a large capacity with a withstand voltage of 2.5 kV or more. Accordingly, a diode is required to have a high-speed reverse recovery characteristic capable of operating at a low loss and a high frequency in a similar application.
【００２２】一方、逆回復特性の他に、順バイアス状態
での順電圧の温度係数もダイオードの重要な特性の一つ
である。順電圧の温度係数とは、定格電流近傍におい
て、室温での順電圧の値に対して高温での順電圧の値が
大きいかどうかの指標のことで、高温での順電圧が室温
よりも高いと正、低ければ負となる。この順電圧の温度
係数は、正であることが望ましい。On the other hand, in addition to the reverse recovery characteristic, the temperature coefficient of the forward voltage in the forward bias state is also one of the important characteristics of the diode. The temperature coefficient of the forward voltage is an index of whether the value of the forward voltage at high temperature is larger than the value of the forward voltage at room temperature near the rated current, and the forward voltage at high temperature is higher than room temperature. Positive and negative if low. It is desirable that the temperature coefficient of the forward voltage be positive.
【００２３】この理由を説明するために、ダイオードチ
ップ面内や、チップ間あるいはモジュールの並列動作時
における電流のバランスについて考える。例えばあるダ
イオードチップに電流集中が生じたとき、そこの部分の
温度が局所的に増加する。このとき、順電圧の温度係数
が正であれば、ダイオードの温度上昇に伴い順電圧が増
すため、電流は流れにくくなって並列している他のダイ
オードチップにより多くの電流が流れるようになり、電
流の集中を緩和する効果が期待できる。In order to explain the reason, consider the current balance in the plane of the diode chip, between the chips, or when the modules are operated in parallel. For example, when current concentration occurs in a certain diode chip, the temperature of that portion locally increases. At this time, if the temperature coefficient of the forward voltage is positive, the forward voltage increases as the temperature of the diode increases, so that the current becomes difficult to flow and more current flows to the other diode chips in parallel, The effect of reducing the concentration of current can be expected.
【００２４】一方温度係数が負の場合、電流集中が生じ
てあるダイオードチップの温度が上昇すると、温度の上
昇に伴って順電圧が下がり、そのダイオードチップへの
電流の集中が促進される。よって、チップ内、チップ間
或いはモジュール間の不均一動作が加速されることにな
る。On the other hand, when the temperature coefficient is negative, when the temperature of the diode chip on which the current concentration occurs increases, the forward voltage decreases with the rise of the temperature, and the concentration of the current on the diode chip is promoted. Therefore, uneven operation within a chip, between chips, or between modules is accelerated.
【００２５】現在、高耐圧かつ大容量の用途では、複数
のチップやモジュールの並列動作が増えている。よって
バランスのとれた動作のために、順電圧の正の温度係数
は強く要求される。At present, in applications of high withstand voltage and large capacity, parallel operation of a plurality of chips and modules is increasing. Therefore, for a balanced operation, a positive temperature coefficient of the forward voltage is strongly required.
【００２６】ｐｉｎダイオードの場合、逆回復動作を速
くするためには、上で述べたように少数キャリアのライ
フタイム制御が必要である。しかし、例えば電子線など
を多く照射し、ライフタイムを短くすると、順電圧の温
度係数が負になりやすくなる傾向がある。これは、高温
（一般に１２５℃）においては、室温に比べてボルツマ
ン因子[ exp(- ΔE/kT) ］分だけ高い割合で、キャリア
がトラップから励起できることと、高温におけるキャリ
アの捕獲断面積が小さくなるためである。In the case of a pin diode, the lifetime control of minority carriers is necessary as described above in order to speed up the reverse recovery operation. However, when the lifetime is shortened by, for example, irradiating a large number of electron beams or the like, the temperature coefficient of the forward voltage tends to be negative. This is because at a high temperature (generally 125 ° C.), the carrier can be excited from the trap at a higher rate than the room temperature by the Boltzmann factor [exp (−ΔE / kT)], and the carrier cross section at a high temperature is small. It is because it becomes.
【００２７】またｐｉｎダイオードの場合、アノード層
の不純物濃度を下げて逆回復特性および逆回復耐量を向
上させる方法がある。この方法は、逆回復ピーク電流の
抑制に対して効果はある。しかしながら、例えば１００
０V 以上の耐圧を確保するためには、ｐアノード層の積
分濃度は、最低１．３×１０12/cm2必要であり、ｐアノ
ード層の積分濃度をこの値以下に下げることはできな
い。In the case of a pin diode, there is a method of lowering the impurity concentration of the anode layer to improve the reverse recovery characteristic and the reverse recovery resistance. This method is effective for suppressing the reverse recovery peak current. However, for example, 100
In order to ensure a breakdown voltage of 0 V or more, the integrated concentration of the p anode layer needs to be at least 1.3 × 10 12 / cm 2 , and the integrated concentration of the p anode layer cannot be reduced below this value.
【００２８】さらに順バイアス時に５００A/cm2 以上の
大電流が流れるとき、順電圧が大きくなるというデメリ
ットがある。これは、不純物濃度を下げることで、少数
キャリアの注入が少なくなるためである。従って、アノ
ード層の不純物濃度を下げたｐｉｎダイオードでは、逆
回復特性の向上と、順電圧の正の温度係数との両立は困
難である。Further, when a large current of 500 A / cm 2 or more flows at the time of forward bias, there is a demerit that the forward voltage increases. This is because minority carrier injection is reduced by lowering the impurity concentration. Therefore, it is difficult for a pin diode in which the impurity concentration of the anode layer is reduced to achieve both improvement of the reverse recovery characteristic and a positive temperature coefficient of the forward voltage.
【００２９】先に述べたＭＰＳやＳＳＤといったキャリ
アの注入効率を下げたダイオードは、逆回復特性と正の
温度特性とを両立させることができた。これはオン状態
において、ホールの注入が抑えられるために、内部のキ
ャリア濃度が低くでき、その結果逆回復ピーク電流や電
荷を向上できるだけでなく、ライフタイム制御も少なく
または無しにすることができるためである。A diode such as the above-described MPS or SSD with reduced carrier injection efficiency was able to achieve both a reverse recovery characteristic and a positive temperature characteristic. This is because, in the ON state, hole injection is suppressed, so that the internal carrier concentration can be lowered, and as a result, not only the reverse recovery peak current and charge can be improved, but also the lifetime control can be reduced or eliminated. It is.
【００３０】しかしながらＭＰＳの場合、チップ内にｐ
ｉｎの他にショットキー接合を含むために、逆バイアス
時、特に高温のときにショットキー接合からの漏れ電流
が増加するというデメリットがある。これは、ショット
キー接合におけるバリアハイトローワリングの効果によ
るものである。ＳＦＤもショットキー接合を有するの
で、同様のデメリットがある。However, in the case of MPS, p
Since a Schottky junction is included in addition to in, there is a demerit that the leakage current from the Schottky junction increases at the time of reverse bias, particularly at a high temperature. This is due to the barrier height lowering effect in the Schottky junction. Since SFD also has a Schottky junction, it has the same disadvantage.
【００３１】またＳＳＤは、ショットキー接合ではなく
薄いｐチャネル領域を形成するため、漏れ電流は小さく
なるが、順バイアス時にはそこから正孔が注入されるた
め、逆回復特性はＭＰＳ程良くならない。In the SSD, since a thin p-channel region is formed instead of a Schottky junction, the leakage current is small, but holes are injected from the hole during forward bias, so that the reverse recovery characteristic is not as good as that of the MPS.
【００３２】このような状況で上記の問題に鑑み本発明
の目的は、簡便な方法で逆回復特性のソフトスイッチン
グ化および、順電圧の負の温度依存性を小さくあるいは
正にすることを可能としたダイオードを提供することに
ある。Under such circumstances, an object of the present invention in view of the above problems is to make it possible to make the reverse recovery characteristic soft switching and to make the negative voltage dependence of the forward voltage small or positive by a simple method. It is an object of the present invention to provide an improved diode.
【００３３】[0033]
【課題を解決するための手段】以下の記述では、第一導
電型を電子が多数キャリアであるｎ型、第二導電型を正
孔が多数キャリアであるｐ型とし、それぞれｎ、ｐを冠
記して各層、領域を示すが、これを逆にすることもでき
る。In the following description, the first conductivity type is an n-type in which electrons are majority carriers, and the second conductivity type is a p-type in which holes are majority carriers. Although each layer and region are shown, the order may be reversed.
【００３４】上記の課題解決のため本発明は、低不純物
濃度のｎドリフト層の一方の側に高不純物濃度のｎカソ
ード層を、他方の側にｐアノード層を有し、ｎカソード
層、ｐアノード層の表面にそれぞれ接触してカソード電
極、アノード電極が設けられたｐｉｎダイオードにおい
て、少なくともｐアノード層とｎドリフト層との間の一
部にｎドリフト層より高不純物濃度のｎバリア層を有す
るものとする。In order to solve the above-mentioned problems, the present invention provides an n drift layer having a low impurity concentration on one side of an n cathode layer having a high impurity concentration and a p anode layer on the other side. In a pin diode in which a cathode electrode and an anode electrode are provided in contact with the surface of the anode layer respectively, at least a part between the p anode layer and the n drift layer has an n barrier layer having a higher impurity concentration than the n drift layer. Shall be.
【００３５】通常のｐｉｎダイオードにおいて、順方向
のバイアスを加えると、ｐアノード層からｎドリフト層
に正孔が注入され、かつｎ+ カソード層からｎドリフト
層に電子が注入される。一方、本発明のダイオードで
は、順方向のバイアスを加えると、まずｐアノード層か
らｎ+ バリア層にホールが注入されるが、そこでキャリ
ア濃度が減衰する。これは、ｎ+ バリア層の不純物濃度
がｎドリフト層のそれより高いため、正孔のｎ+ バリア
層における拡散長が短くなるためである。すなわち、ｐ
アノード層からの正孔の注入効率が、ｎ+ バリア層の濃
度の増加に伴い減少する。このため、順バイアス時の定
常状態のキャリア密度分布において、アノード側の濃度
がカソード側よりも極めて低くなる。In a normal pin diode, when a forward bias is applied, holes are injected from the p anode layer into the n drift layer, and electrons are injected from the n + cathode layer into the n drift layer. On the other hand, in the diode of the present invention, when a forward bias is applied, first, holes are injected from the p anode layer into the n + barrier layer, where the carrier concentration is attenuated. This is because the impurity concentration of the n + barrier layer is higher than that of the n drift layer is because the diffusion length of holes in n + barrier layer is shortened. That is, p
The efficiency of hole injection from the anode layer decreases as the concentration of the n + barrier layer increases. Therefore, in the steady-state carrier density distribution at the time of forward bias, the concentration on the anode side is much lower than that on the cathode side.
【００３６】よって、逆回復時、特に逆電流が流れて後
ｐ／ｎ+ ／ｎ接合部に空間電荷領域が形成されるとき
の、空間電荷領域を通り抜ける正孔濃度が低くなり、逆
回復ピーク電流の減少が期待できる。Therefore, at the time of reverse recovery, particularly when a space current region is formed at the p / n + / n junction after a reverse current flows, the concentration of holes passing through the space charge region is reduced, and the reverse recovery peak is obtained. A reduction in current can be expected.
【００３７】また、通常のｐｉｎダイオードに比べて総
キャリア濃度を大幅に減らせるため、逆回復電荷も減少
できる。さらにライフタイム制御無しでも、キャリア濃
度が低減できるため、順電圧の温度特性も、負から正に
近づけることが可能となる。Further, since the total carrier concentration can be greatly reduced as compared with a normal pin diode, the reverse recovery charge can also be reduced. Further, even without lifetime control, the carrier concentration can be reduced, so that the temperature characteristic of the forward voltage can be made closer from negative to positive.
【００３８】前項でキャリアの注入効率を下げるためｐ
アノード層の不純物濃度を下げる方法があるが、その方
法では、高耐圧のダイオードとすることが難しいことを
述べた。このように、ｎ+ バリア層を間に設ければ、ｐ
アノード層の不純物濃度を高く保ち、すなわち積分濃度
を保ちながらキャリアの注入効率を下げられるので、高
耐圧ダイオードに適する構造である。In order to reduce the carrier injection efficiency in the previous section, p
Although there is a method of lowering the impurity concentration of the anode layer, it is described that it is difficult to form a diode with a high breakdown voltage by this method. As described above, if the n + barrier layer is provided therebetween, p
Since the carrier injection efficiency can be reduced while keeping the impurity concentration of the anode layer high, that is, the integral concentration, the structure is suitable for a high breakdown voltage diode.
【００３９】本発明のダイオードではさまざまな変形を
考えられるが、いずれも上記の構造を含むので、それら
は、上述と同様の作用で動作し、逆回復特性の向上が可
能となる。Although various modifications are conceivable for the diode of the present invention, all of them include the above-described structure, so that they operate by the same operation as described above, and the reverse recovery characteristics can be improved.
【００４０】例えば、アノード電極が、ｐアノード層に
覆われないｎ+ バリア層の表面に接触してショットキー
接合を形成するものでもよい。その場合には、ショット
キー接合の部分だけ順バイアス時の正孔注入量が抑制さ
れるので、総キャリア濃度を大幅に減らせるため、逆回
復電荷も減少できる。For example, the anode electrode may be in contact with the surface of the n + barrier layer not covered by the p anode layer to form a Schottky junction. In this case, the amount of hole injection during forward bias is suppressed only in the portion of the Schottky junction, so that the total carrier concentration can be significantly reduced, and the reverse recovery charge can also be reduced.
【００４１】ｐアノード層が接合深さの浅いｐチャネル
領域と、接合深さの深いｐシールド領域とからなるもの
とすることもできる。そのようにすれば、順バイアス時
の正孔注入量の制御の自由度が増す。その際、ｐシール
ド領域がｎ+ バリア層内にあってよいし、また、ｐシー
ルド領域がｎドリフト層に達しても良い。The p-anode layer may be composed of a p-channel region having a small junction depth and a p-shield region having a large junction depth. By doing so, the degree of freedom in controlling the hole injection amount at the time of forward bias is increased. At that time, the p shield region may be in the n + barrier layer, or the p shield region may reach the n drift layer.
【００４２】ｐシールド領域がｎ+ バリア層内にあれ
ば、順バイアス時の正孔注入量が抑制される。ｐシール
ド領域がｎドリフト層に達していれば、逆バイアス時に
そこから広がる空間電荷領域がパンチスルーして、ｐチ
ャネル領域部分の電界を緩和することができる。If the p shield region is in the n + barrier layer, the amount of holes injected at the time of forward bias is suppressed. If the p-shield region reaches the n-drift layer, the space charge region extending therefrom at the time of reverse bias punches through, and the electric field in the p-channel region can be reduced.
【００４３】ｐシールド領域の表面不純物濃度をｐチャ
ネル領域のそれより高くしても、ｐチャネル領域の表面
不純物濃度をｐシールド領域のそれより高くしても良
い。ｐシールド領域、ｐチャネル領域の表面不純物濃度
を互いに変えられれば、順バイアス時の正孔注入量の制
御の自由度を増すことができる。The surface impurity concentration of the p shield region may be higher than that of the p channel region, or the surface impurity concentration of the p channel region may be higher than that of the p shield region. If the surface impurity concentrations of the p shield region and the p channel region can be changed with each other, the degree of freedom in controlling the hole injection amount at the time of forward bias can be increased.
【００４４】上記のようなダイオードの製造方法として
は、ｎカソード層、ｎ+ バリア層、ｐアノード層の少な
くとも一つを不純物イオンの注入と高温の拡散、気相ま
たは固相から不純物拡散、エピタキシャル成長により形
成するものとする。いずれの方法によっても、上記のよ
うなダイオードの製造が可能である。As a method of manufacturing the above-described diode, at least one of the n-cathode layer, the n + barrier layer, and the p-anode layer is doped with impurity ions and diffused at a high temperature, diffuses impurities from a gas phase or a solid phase, and grows epitaxially. It shall be formed by Either method enables the production of the diode as described above.
【００４５】[0045]
【発明の実施の形態】以下図面を参照しながら、本発明
の実施例について説明する。 以下の記述でｎ、ｐを冠
記した層、領域等はそれぞれ電子、正孔を多数キャリア
とする層、領域等を意味している。 ［実施例１］図１（ａ）は、本発明第一の実施例のダイ
オードの部分断面図である。図１（ｂ）は、対数表示し
た不純物濃度の分布図である。Embodiments of the present invention will be described below with reference to the drawings. In the following description, layers, regions, and the like with “n” and “p” mean layers, regions, and the like, each having electrons and holes as majority carriers. Embodiment 1 FIG. 1A is a partial sectional view of a diode according to a first embodiment of the present invention. FIG. 1B is a distribution diagram of the impurity concentration expressed in logarithm.
【００４６】高比抵抗のｎドリフト層１の一方の主表面
の表面層にｎ+ カソード層３が形成され、他方の主表面
の表面層にはｎ+ バリア層９が形成され、さらにそれに
隣接してｐアノード層２が形成されている。ｎ+ カソー
ド層３に接触してカソード電極６が、またｐアノード層
２の表面に接触してアノード電極５がそれぞれ設けられ
ている。An n + cathode layer 3 is formed on a surface layer on one main surface of the n drift layer 1 having a high specific resistance, and an n + barrier layer 9 is formed on a surface layer on the other main surface, and further adjacent thereto. Thus, p anode layer 2 is formed. A cathode electrode 6 is provided in contact with the n + cathode layer 3, and an anode electrode 5 is provided in contact with the surface of the p anode layer 2.
【００４７】図１（ｂ）から、各層の表面不純物濃度と
厚さが読み取ることができる。例えば、２５００V クラ
スのダイオードのとき、ｎドリフト層１の不純物濃度は
約４×１０13/cm3、厚さは３００μm である。各層は、
イオン注入と高温ドライブインによる拡散により形成さ
れ、ｐアノード層２の表面不純物濃度は約５×１０16/c
m3、厚さは４μm 、ｎ+ カソード層３の表面不純物濃度
は約１×１０20/cm3、厚さは８０μm 、ｎ+ バリア層９
の表面不純物濃度は約２×１０16/cm3、厚さは１０μm
である。ｎドリフト層１のライフタイムは３μs であ
る。また、高比抵抗のバルクウェハに気相或いは固相か
らの拡散により形成しても良い。From FIG. 1B, the surface impurity concentration and the thickness of each layer can be read. For example, in the case of a diode of 2500 V class, the impurity concentration of the n drift layer 1 is about 4 × 10 13 / cm 3 and the thickness is 300 μm. Each layer is
It is formed by ion implantation and diffusion by high-temperature drive-in. The surface impurity concentration of the p anode layer 2 is about 5 × 10 16 / c
m 3 , thickness 4 μm, surface impurity concentration of n + cathode layer 3 about 1 × 10 20 / cm 3 , thickness 80 μm, n + barrier layer 9
Has a surface impurity concentration of about 2 × 10 16 / cm 3 and a thickness of 10 μm.
It is. The life time of n drift layer 1 is 3 μs. Further, it may be formed on a bulk wafer having high specific resistance by vapor phase or diffusion from solid phase.
【００４８】このダイオードの動作は従来のｐｉｎダイ
オードとほぼ同様である。順方向バイアス［アノード電
極５に正、カソード電極６に負の電圧を印加］した場
合、ｐアノード層２とｎドリフト層１とで形成されるｐ
ｎ接合７にかかる電圧が（シリコン半導体の場合）約
０．６Ｖのえん層電圧を越えると、ｐアノード層２から
ｎドリフト層１に正孔が注入され、ｎ+ カソード層３か
らｎドリフト層１に電気的な中性条件を満たすように電
子が注入される。（以降、ｎドリフト層１内に過剰に蓄
積された電子・正孔を指して、過剰キャリアと称す
る）。その結果、ｎドリフト層１は蓄積キャリアのため
伝導度変調を起こし、その抵抗は極めて小さくなって導
通状態となる。The operation of this diode is almost the same as that of a conventional pin diode. When a forward bias is applied [a positive voltage is applied to the anode electrode 5 and a negative voltage is applied to the cathode electrode 6], the p-layer formed by the p-anode layer 2 and the n-drift layer 1
When the voltage applied to the n junction 7 (the case of a silicon semiconductor) exceeds ene layer voltage of about 0.6V, is a hole injection from the p anode layer 2 to n drift layer 1, n drift layer of n + cathode layer 3 Electrons are injected into 1 to satisfy an electrical neutral condition. (Hereafter, electrons and holes excessively accumulated in the n drift layer 1 are referred to as excess carriers.) As a result, conductivity drift occurs in the n-drift layer 1 due to the accumulated carriers, and the resistance thereof becomes extremely small to be in a conductive state.
【００４９】図１６の従来のｐｉｎダイオードとの違い
は、ｐアノード層２の下方にｎ+ バリア層９が形成され
ている点である。図２は、実施例１のダイオードの室温
（３００K ）と高温（３９８K ）における電流−電圧特
性図である（太線）。同図に比較例として従来型ｐｉｎ
ダイオードの電流−電圧特性をも示した（細線）。な
お、従来型ｐｉｎダイオードでは、ｐアノード層２の表
面濃度を５×１０16/cm3、拡散深さを４μm とし、順電
圧を同等とするためにｎドリフト層１のライフタイムは
１μs とした。The difference from the conventional pin diode of FIG. 16 is that an n + barrier layer 9 is formed below the p anode layer 2. FIG. 2 is a current-voltage characteristic diagram of the diode of Example 1 at room temperature (300 K) and high temperature (398 K) (thick line). The same figure shows a conventional pin as a comparative example.
The current-voltage characteristics of the diode are also shown (thin line). In the conventional pin diode, the surface concentration of the p anode layer 2 was 5 × 10 16 / cm 3 , the diffusion depth was 4 μm, and the lifetime of the n drift layer 1 was 1 μs in order to make the forward voltage equal. .
【００５０】両者を比較すると、従来型ｐｉｎダイオー
ドの順電圧の温度係数は負であるのに対し、本実施例１
のダイオードでは、１００A/cm2 以上において温度係数
が正となっていることがわかる。従って、多数チップや
多数モジュールの並列運転の場合には、電流集中が緩和
され、不均一動作を避けられることになる。Comparing the two, the temperature coefficient of the forward voltage of the conventional pin diode is negative, whereas the temperature coefficient of the
It can be understood that the temperature coefficient of the diode is positive at 100 A / cm 2 or more. Therefore, in the case of parallel operation of a large number of chips or a large number of modules, current concentration is reduced, and uneven operation can be avoided.
【００５１】図３は、実施例１のダイオードと従来型ｐ
ｉｎダイオードとの電流密度１００A/cm2 でのキャリア
分布の比較図である。従来型ｐｉｎダイオードに対し
て、本実施例１のダイオードの場合は、アノード側のキ
ャリア濃度が約１／２に減少している。FIG. 3 shows the diode of Example 1 and a conventional p-type diode.
FIG. 4 is a comparison diagram of carrier distribution with an in-diode at a current density of 100 A / cm 2 . In contrast to the conventional pin diode, in the case of the diode of the first embodiment, the carrier concentration on the anode side is reduced to about １ ／.
【００５２】図４は、実施例１のダイオードの高温（３
９８K ）における逆回復過程の電流、電圧波形図である
（太線）。同図に従来型ｐｉｎダイオードの電流、電圧
波形をも示した（細線）。FIG. 4 shows the high temperature (3
98K) is a current and voltage waveform diagram in the reverse recovery process at 98K) (thick line). The figure also shows the current and voltage waveforms of the conventional pin diode (thin line).
【００５３】図３のキャリア分布を反映して実施例１の
ダイオードでは、逆回復電流のピーク値が従来型ｐｉｎ
ダイオードに比べて低減されており、ソフトリカバリー
波形となっているのがわかる。In the diode of Example 1 reflecting the carrier distribution of FIG. 3, the peak value of the reverse recovery current is smaller than that of the conventional pin.
It can be seen that it is reduced compared to the diode and has a soft recovery waveform.
【００５４】［実施例２］図５は、本発明第二の実施例
のダイオードの不純物濃度の分布図である。このように
各層は、エピタキシャル成長により各層がほぼ均一な不
純物濃度になるように形成することもできる。[Embodiment 2] FIG. 5 is a distribution diagram of the impurity concentration of a diode according to a second embodiment of the present invention. Thus, each layer can be formed by epitaxial growth so that each layer has a substantially uniform impurity concentration.
【００５５】［実施例３］図６は、本発明第三の実施例
のダイオードの断面図である。高比抵抗のｎドリフト層
１の一方の側にｎ+ カソード層３が形成され、その表面
に接触してカソード電極６が設けられている。ｎドリフ
ト層１の他方の側には、ｎ+ バリア層９が形成され、さ
らにその表面層にｐチャネル領域２とそれより接合深さ
の深いｐシールド領域４とが形成されている。そして、
ｐチャネル領域２とｐシールド領域４の表面には、アノ
ード電極５が設けられている。Embodiment 3 FIG. 6 is a sectional view of a diode according to a third embodiment of the present invention. An n + cathode layer 3 is formed on one side of an n drift layer 1 having a high specific resistance, and a cathode electrode 6 is provided in contact with the surface thereof. On the other side of n drift layer 1, n + barrier layer 9 is formed, and on its surface layer, p channel region 2 and p shield region 4 having a junction depth greater than that of p channel region 2 are formed. And
An anode electrode 5 is provided on the surface of p channel region 2 and p shield region 4.
【００５６】例えば、ｐチャネル領域２の表面不純物濃
度は約５×１０16/cm3、厚さは４μm であり、ｐシール
ド領域４の表面不純物濃度は約５×１０16/cm3、厚さは
１０μm である。ｎ+ バリア層９の接合深さは１５μm
である。ｐチャネル領域２とｐシールド領域４とは共に
紙面に垂直な方向に延びたストライプ状であり、その幅
Ｗp1、Ｗp2は同じとする。或いはその比を適当に選ぶこ
とで、少数キャリアの注入量を最適化することができ
る。このように、ｐチャネル領域２とｐシールド領域４
とに分けることによって、ｎドリフト層１へのキャリア
の注入量を制御する自由度を増ことができる。For example, the surface impurity concentration of the p channel region 2 is about 5 × 10 16 / cm 3 and the thickness is 4 μm, and the surface impurity concentration of the p shield region 4 is about 5 × 10 16 / cm 3 and the thickness is Is 10 μm. The junction depth of the n + barrier layer 9 is 15 μm
It is. Both the p-channel region 2 and the p-shield region 4 have a stripe shape extending in a direction perpendicular to the plane of the paper, and have the same widths W p1 and W p2 . Alternatively, the injection amount of minority carriers can be optimized by appropriately selecting the ratio. Thus, the p channel region 2 and the p shield region 4
The degree of freedom for controlling the amount of carriers injected into the n drift layer 1 can be increased.
【００５７】また、図７は実施例３のダイオードの逆バ
イアス印加時の断面図であり、空間電荷領域の境界１０
ａ、１０ｂが点線でが示されている。１０ｂは、より高
い逆電圧を印加した際の空間電荷領域の境界である。こ
の図に見られるように、この実施例３のダイオードで
は、ｐシールド領域４側からｐチャネル領域２の下方に
空間電荷領域を広げることによりピンチオフするので、
実施例１のダイオードよりｐチャネル領域２／ｎ+ バリ
ア層９間のｐｎ接合７における電界強度を緩和すること
ができる。FIG. 7 is a cross-sectional view of the diode according to the third embodiment when a reverse bias is applied.
a and 10b are indicated by dotted lines. 10b is a boundary of the space charge region when a higher reverse voltage is applied. As can be seen from the figure, in the diode of the third embodiment, pinch-off occurs because the space charge region is expanded from the p shield region 4 side to below the p channel region 2.
The electric field intensity at the pn junction 7 between the p-channel region 2 / n + barrier layer 9 can be reduced as compared with the diode of the first embodiment.
【００５８】［実施例４］図８は、本発明第四の実施例
のダイオードの部分断面図である。図６の実施例３のダ
イオードとの違いは、ｐ+ シールド領域４が表面不純物
濃度が、例えば１×１０17/cm3、接合深さが４μm と、
ｐチャネル領域２の５×１０16/cm3より高くされている
ことである。ｎ+ バリア層９の接合深さは１５μm 、ｐ
チャネル領域２の接合深さは、２μm である。[Embodiment 4] FIG. 8 is a partial sectional view of a diode according to a fourth embodiment of the present invention. 6 is different from the diode of Example 3 in that the p + shield region 4 has a surface impurity concentration of, for example, 1 × 10 17 / cm 3 and a junction depth of 4 μm.
That is, it is higher than 5 × 10 16 / cm 3 of the p-channel region 2. The junction depth of the n + barrier layer 9 is 15 μm, p
The junction depth of the channel region 2 is 2 μm.
【００５９】図９は、本実施例４のダイオードにおける
逆回復過程での電流、電圧波形図である。ｎドリフト層
１の比抵抗が４６Ωcm、厚さ２００μm の場合である。
図３と同様に従来型ｐｉｎダイオード、本発明の実施例
１の構造のダイオードについても比較した。FIG. 9 is a current and voltage waveform diagram in the reverse recovery process in the diode of the fourth embodiment. This is a case where the specific resistance of the n drift layer 1 is 46 Ωcm and the thickness is 200 μm.
Similar to FIG. 3, a comparison was made between the conventional pin diode and the diode having the structure of the first embodiment of the present invention.
【００６０】本実施例４のダイオードでは、逆回復電流
のピーク値が従来型ｐｉｎダイオードは勿論のこと、実
施例１の構造のダイオードに比べても低減されており、
逆回復電荷が低減され、さらにソフトリカバリー波形と
なっているのがわかる。In the diode of the fourth embodiment, the peak value of the reverse recovery current is lower than that of the diode of the first embodiment as well as the conventional pin diode.
It can be seen that the reverse recovery charge is reduced and a soft recovery waveform is obtained.
【００６１】図１０は、図８の構造の実施例４のダイオ
ードにおいて、ｎ+ バリア層９の不純物濃度（ドーズ
量）を変えたとき、逆回復ｄｉ／ｄｔ耐量のｎ+ バリア
層０の不純物濃度依存性を示した特性図である。ここ
で、ｎ+ バリア層９のドーズ量が０とは、従来型ｐｉｎ
ダイオードに対応している。FIG. 10 shows that in the diode according to the fourth embodiment having the structure shown in FIG. 8, when the impurity concentration (dose amount) of the n + barrier layer 9 is changed, the impurity of the n + barrier layer 0 having the reverse recovery di / dt withstand capability is changed. FIG. 4 is a characteristic diagram showing concentration dependency. Here, the case where the dose of the n + barrier layer 9 is 0 means that the conventional pin
It corresponds to a diode.
【００６２】ｎ+ バリア層９のドーズ量が増加するにつ
れて、逆回復ｄｉ／ｄｔ耐量が向上することがわかる。
これは、ｎ+ バリア層９のドーズ量の増加に伴い、ｎド
リフト層１への正孔の注入効率が減少するため、逆回復
過程で掃きだされるキャリア濃度が減少し、その結果逆
回復中に速やかに空間電界領域が広がって、内部電界強
度が減少するためである。It can be seen that as the dose of the n + barrier layer 9 increases, the reverse recovery di / dt resistance increases.
This is because, as the dose of the n + barrier layer 9 increases, the efficiency of injecting holes into the n drift layer 1 decreases, so that the carrier concentration swept out in the reverse recovery process decreases. This is because the spatial electric field region quickly spreads inside and the internal electric field intensity decreases.
【００６３】［実施例５］さらに図１１は、本発明第五
の実施例のダイオードの部分断面図である。ｐ-シール
ド領域４の表面不純物濃度が、例えば２×１０16/cm
3と、ｐチャネル領域２のそれが５×１０16/cm3であ
る。このように、ｐ- シールド領域４の表面不純物濃度
を、ｐチャネル領域２のそれより低くすることもでき
る。Fifth Embodiment FIG. 11 is a partial sectional view of a diode according to a fifth embodiment of the present invention. The surface impurity concentration of the p - shield region 4 is, for example, 2 × 10 16 / cm
3 and that of the p-channel region 2 is 5 × 10 16 / cm 3 . Thus, the surface impurity concentration of p − shield region 4 can be lower than that of p channel region 2.
【００６４】［実施例６］図１２は、本発明第六の実施
例のダイオードの断面図である。高比抵抗のｎドリフト
層１の一方の側にｎ+ カソード層３が形成され、その表
面に接触してカソード電極６が設けられている。ｎドリ
フト層１の他方の側には、ｎ+ バリア層９が形成され、
さらにその表面層にｐチャネル領域２とｎ+ バリア層９
より深いｐシールド領域４とが形成されている。そし
て、ｐチャネル領域２とｐシールド領域４の表面には、
アノード電極５が設けられている。[Embodiment 6] FIG. 12 is a sectional view of a diode according to a sixth embodiment of the present invention. An n + cathode layer 3 is formed on one side of an n drift layer 1 having a high specific resistance, and a cathode electrode 6 is provided in contact with the surface thereof. On the other side of the n drift layer 1, an n + barrier layer 9 is formed,
Further, a p-channel region 2 and an n + barrier layer 9
A deeper p shield region 4 is formed. Then, on the surfaces of the p-channel region 2 and the p-shield region 4,
An anode electrode 5 is provided.
【００６５】例えば、ｐチャネル領域２の表面不純物濃
度は約５×１０16/cm3、接合深さは４μm であり、ｐシ
ールド領域４の表面不純物濃度は約５×１０16/cm3、接
合深さは２０μm である。ｎ+ バリア層９の接合深さは
１５μm である。ｐチャネル領域２とｐシールド領域４
とは共に紙面に垂直な方向に延びたストライプ状であ
り、その幅Ｗp1、Ｗp2は同じとする。或いはその比を適
当に選ぶことで、少数キャリアの注入量を最適化するこ
とができる。この場合も、ｐチャネル領域２とｐシール
ド領域４とに分けることによって、ｎドリフト層１への
キャリアの注入量を制御する自由度を増ことができる。For example, the surface impurity concentration of the p channel region 2 is about 5 × 10 16 / cm 3 , the junction depth is 4 μm, the surface impurity concentration of the p shield region 4 is about 5 × 10 16 / cm 3 , The depth is 20 μm. The junction depth of n + barrier layer 9 is 15 μm. p channel region 2 and p shield region 4
Are stripes extending in the direction perpendicular to the paper surface, and have the same widths W p1 and W p2 . Alternatively, the injection amount of minority carriers can be optimized by appropriately selecting the ratio. Also in this case, by dividing into p channel region 2 and p shield region 4, the degree of freedom in controlling the amount of carriers injected into n drift layer 1 can be increased.
【００６６】また、逆バイアス印加時には、ｐシールド
領域４側からｐチャネル領域２の下方に空乏層を広げる
ことによりピンチオフするので、実施例１のダイオード
よりｐチャネル領域２／ｎ+ バリア層９間のｐｎ接合７
における電界強度を緩和することができて高耐圧が得や
すい。[0066] Also, when a reverse bias is applied, p since the shield region 4 side pinched off by spreading depletion layer in the lower p-channel region 2, between p channel region 2 / n + barrier layer 9 from the diode in Example 1 Pn junction 7
, The electric field strength at the point can be reduced, and a high withstand voltage can be easily obtained.
【００６７】［実施例７］図１３は、本発明第七の実施
例のダイオードの部分断面図である。図１２の実施例６
のダイオードとの違いは、ｐ+ シールド領域４の表面不
純物濃度が、例えば１×１０17/cm3とｐチャネル領域層
２の５×１０16/cm3より高くされていることである。逆
バイアス印加時に、ｐ+ シールド領域４から空間電荷領
域が広がり、ｐチャネル領域２の下方でピンチオフし易
い構造である。Embodiment 7 FIG. 13 is a partial sectional view of a diode according to a seventh embodiment of the present invention. Embodiment 6 of FIG.
The difference from this diode is that the surface impurity concentration of the p + shield region 4 is higher than, for example, 1 × 10 17 / cm 3 and 5 × 10 16 / cm 3 of the p-channel region layer 2. When a reverse bias is applied, the space charge region expands from the p + shield region 4, so that pinch-off is likely to occur below the p-channel region 2.
【００６８】［実施例８］さらに図１４は、本発明第八
の実施例のダイオードの部分断面図である。ｐ-シール
ド領域４の表面不純物濃度が、例えば２×１０16/cm3と
ｐチャネル領域２の５×１０16/cm3より低くされている
ことである。このように、ｐ- シールド領域９の表面不
純物濃度を、ｐチャネル領域２のそれより低くすること
もできる。[Eighth Embodiment] FIG. 14 is a partial sectional view of a diode according to an eighth embodiment of the present invention. The surface impurity concentration of the p - shield region 4 is, for example, 2 × 10 16 / cm 3 , which is lower than 5 × 10 16 / cm 3 of the p-channel region 2. Thus, the surface impurity concentration of p − shield region 9 can be lower than that of p channel region 2.
【００６９】［実施例９］図１５は、本発明第六の実施
例のダイオードの断面図である。高 比抵抗のｎドリフ
ト層１の一方の側にｎ+ カソード層３が形成され、その
表面に接触してカソード電極６が設けられている。ｎド
リフト層１の他方の側には、ｎ+ バリア層４が形成さ
れ、その表面層に選択的にｐアノード層２が形成されて
いる。ｐアノード層２と、ｎドリフト層１の表面に共通
に接触してアノード電極５が設けられている。特にこの
アノード電極５は、ｎドリフト層１の表面とショットキ
ー接合９を形成する金属が選ばれる。[Embodiment 9] FIG. 15 is a sectional view of a diode according to a sixth embodiment of the present invention. An n + cathode layer 3 is formed on one side of an n drift layer 1 having a high specific resistance, and a cathode electrode 6 is provided in contact with the surface thereof. On the other side of n drift layer 1, n + barrier layer 4 is formed, and p anode layer 2 is selectively formed on the surface layer. An anode electrode 5 is provided in common contact with the surfaces of p anode layer 2 and n drift layer 1. In particular, a metal that forms a Schottky junction 9 with the surface of n drift layer 1 is selected for anode electrode 5.
【００７０】ｐアノード層２は例えば紙面に垂直な方向
のストライプ状である。ショットキー接合９部分には、
ｐアノード層２が形成されていないため、順バイアス時
にこの部分からのホールの注入は起きない。よって全体
のキャリア濃度を低く抑えることができる。更に、実施
例３〜８のダイオードと同様に逆バイアス印加時には、
空乏層がｐアノード層２からショットキー接合１１の下
方に広がり、ピンチオフするので、ｎ+ バリア層９／ア
ノード電極５間のショットキー接合１１の電界強度を緩
和することができる。よって、ｐ+ アノード層２の幅
と、ショットキー接合１１の幅とを適当に選ぶことで、
ショットキー接合１１からの漏れ電流を低く抑えること
が可能である。The p anode layer 2 has, for example, a stripe shape in a direction perpendicular to the paper surface. In the Schottky junction 9 part,
Since the p anode layer 2 is not formed, injection of holes from this portion does not occur during forward bias. Therefore, the overall carrier concentration can be kept low. Further, similarly to the diodes of Examples 3 to 8, when a reverse bias is applied,
Since the depletion layer extends from the p anode layer 2 to below the Schottky junction 11 and pinches off, the electric field strength of the Schottky junction 11 between the n + barrier layer 9 and the anode electrode 5 can be reduced. Therefore, by appropriately selecting the width of the p + anode layer 2 and the width of the Schottky junction 11,
It is possible to keep the leakage current from the Schottky junction 11 low.
【００７１】[0071]
【発明の効果】以上説明したように本発明によれば、低
不純物濃度の第一導電型ドリフト層を有するダイオード
において、第二導電型アノード層と第一導電型ドリフト
層との間の少なくとも一部に第一導電型ドリフト層より
高不純物濃度の第一導電型バリア層を設けることによ
り、逆回復電流が小さく、順電圧の温度依存性を正また
は小さい負の値のダイオードとすることができる。As described above, according to the present invention, in a diode having a first-conductivity-type drift layer having a low impurity concentration, at least one layer between the second-conductivity-type anode layer and the first-conductivity-type drift layer is provided. By providing a first conductivity type barrier layer having a higher impurity concentration than the first conductivity type drift layer in the portion, a diode having a small reverse recovery current and a positive or small temperature dependence of the forward voltage can be obtained. .
【００７２】そのため、逆回復特性がソフトリカバリー
で、保護回路を軽減できるとともに、ダイオードのチッ
プ面内、チップ間等の電流集中を防止でき、均一動作が
可能となる。Therefore, the reverse recovery characteristic is soft recovery, the protection circuit can be reduced, and current concentration in the diode chip surface, between chips, and the like can be prevented, and uniform operation can be performed.
【００７３】本発明は、パワーデバイスの低損失化・高
速スイッチング化、および、周辺回路の低インダクタン
ス化、スナバレス化等に必要なダイオードとして大きな
貢献をなすものである。The present invention makes a great contribution as a diode necessary for low power loss and high speed switching of a power device and low inductance and snubberless peripheral circuits.
【図１】（ａ）は本発明実施例１のスイッチングダイオ
ードの部分断面図、（ｂ）はその不純物濃度分布図FIG. 1A is a partial cross-sectional view of a switching diode according to a first embodiment of the present invention, and FIG.
【図２】実施例１のダイオードの電流−電圧特性図FIG. 2 is a diagram showing current-voltage characteristics of the diode of Example 1.
【図３】順バイアス時の１００A/cm2 におけるキャリア
分布図FIG. 3 is a carrier distribution diagram at 100 A / cm 2 at the time of forward bias.
【図４】実施例１のダイオードと従来型ｐｉｎダイオー
ドにおける逆回復過程の電流、電圧波形図FIG. 4 is a diagram showing current and voltage waveforms in a reverse recovery process in the diode of Example 1 and a conventional pin diode.
【図５】実施例２のダイオードの不純物濃度分布図FIG. 5 is an impurity concentration distribution diagram of the diode according to the second embodiment.
【図６】実施例３のダイオードの部分断面図FIG. 6 is a partial cross-sectional view of a diode according to a third embodiment.
【図７】実施例４のダイオードのにおける空乏層のピン
チオフの説明図FIG. 7 is an explanatory diagram of a pinch-off of a depletion layer in a diode according to a fourth embodiment.
【図８】実施例４のダイオードの部分断面図FIG. 8 is a partial sectional view of a diode according to a fourth embodiment.
【図９】本発明の実施例４のダイオードにおける逆回復
過程の電流、電圧波形図FIG. 9 is a diagram showing current and voltage waveforms in the reverse recovery process in the diode according to the fourth embodiment of the present invention.
【図１０】実施例４のダイオードの逆回復ｄｉ／ｄｔ耐
量特性図FIG. 10 is a diagram showing reverse recovery di / dt withstand voltage characteristics of the diode of Example 4.
【図１１】実施例５のダイオードの部分断面図FIG. 11 is a partial sectional view of a diode according to a fifth embodiment.
【図１２】実施例６のダイオードの部分断面図FIG. 12 is a partial sectional view of a diode according to a sixth embodiment.
【図１３】実施例７のダイオードの部分断面図FIG. 13 is a partial cross-sectional view of a diode according to a seventh embodiment.
【図１４】実施例８のダイオードの部分断面図FIG. 14 is a partial sectional view of a diode according to an eighth embodiment.
【図１５】実施例９のダイオードの部分断面図FIG. 15 is a partial sectional view of a diode according to a ninth embodiment.
【図１６】従来のｐｉｎダイオードの部分断面図FIG. 16 is a partial sectional view of a conventional pin diode.
【図１７】（ａ）はｐｉｎダイオードの電流帆電圧特性
図、（ｂ）は逆回復過程の電流、電圧波形図17A is a current sail voltage characteristic diagram of a pin diode, and FIG. 17B is a current and voltage waveform diagram of a reverse recovery process.
【図１８】従来のＳＳＤの部分断面図FIG. 18 is a partial sectional view of a conventional SSD.
【図１９】従来のＭＰＳの部分断面図FIG. 19 is a partial sectional view of a conventional MPS.
【図２０】従来のＳＦＤの部分断面図FIG. 20 is a partial sectional view of a conventional SFD.
１ ｎドリフト層 ２ ｐアノード層またはｐチャネル領域 ３ ｎ+ カソード層 ４ ｐシールド領域、ｐ+ シールド領域またはｐ
+ シールド領域 ５ アノード電極 ６ カソード電極 ７ ｐｎ接合 ８ 合金層 ９ ｎ+ バリア層 １０ａ、１０ｂ 空間電荷領域端 １１ ショットキー接合1 n drift layer 2 p anode layer or p channel region 3 n + cathode layer 4 p shield region, p + shield region or p
+ Shield region 5 Anode electrode 6 Cathode electrode 7 pn junction 8 Alloy layer 9 n + Barrier layer 10a, 10b Space charge region end 11 Schottky junction
Claims (10)
方の側に高不純物濃度の第一導電型カソード層を、他方
の側に第二導電型アノード層を有し、第一導電型カソー
ド層、第二導電型アノード層の表面にそれぞれ接触して
カソード電極、アノード電極が設けられたｐｉｎダイオ
ードにおいて、少なくとも第二導電型アノード層と第一
導電型ドリフト層との間の一部に第一導電型ドリフト層
より高不純物濃度の第一導電型バリア層を有することを
特徴とするダイオード。A first conductivity type cathode layer having a high impurity concentration on one side of the first conductivity type drift layer having a low impurity concentration and an anode layer having a second conductivity type on the other side; In a pin diode provided with a cathode electrode and an anode electrode in contact with the surfaces of the cathode layer and the second conductivity type anode layer, at least a portion between the second conductivity type anode layer and the first conductivity type drift layer. A diode having a first conductivity type barrier layer having a higher impurity concentration than a first conductivity type drift layer.
覆われない第一導電型バッファ層の表面に接触してショ
ットキー接合を形成することを特徴とする請求項１記載
のダイオード。2. The diode according to claim 1, wherein the anode electrode contacts a surface of the first conductivity type buffer layer which is not covered with the second conductivity type anode layer to form a Schottky junction.
二導電型チャネル領域と、接合深さの深い第二導電型シ
ールド領域とからなることを特徴とする請求項１または
２に記載のダイオード。3. The method according to claim 1, wherein the second conductive type anode layer comprises a second conductive type channel region having a shallow junction depth and a second conductive type shield region having a deep junction depth. The diode as described.
ア層内にあることを特徴とする請求項３記載のダイオー
ド。4. The diode according to claim 3, wherein the second conductivity type shield region is in the first conductivity type barrier layer.
フト層に達することを特徴とする請求項３記載のダイオ
ード。5. The diode according to claim 3, wherein the second conductivity type shield region reaches the first conductivity type drift layer.
が第二導電型チャネル領域のそれより高いことを特徴と
する請求項３ないし５のいずれかに記載のダイオード。6. The diode according to claim 3, wherein the surface impurity concentration of the second conductivity type shield region is higher than that of the second conductivity type channel region.
が第二導電型シールド領域のそれより高いことを特徴と
する請求項３ないし５のいずれかに記載のダイオード。7. The diode according to claim 3, wherein the surface impurity concentration of the second conductivity type channel region is higher than that of the second conductivity type shield region.
方の側に高不純物濃度の第一導電型カソード層を、他方
の側の少なくとも一部に第一導電型ドリフト層より高不
純物濃度の第一導電型バリア層を介して第二導電型アノ
ード層を有し、第一導電型カソード層、第二導電型アノ
ード層の表面にそれぞれ接触してカソード電極、アノー
ド電極が設けられたｐｉｎダイオードの製造方法におい
て、第一導電型カソード層、第一導電型バリア層、第二
導電型アノード層の少なくとも一つを不純物イオンの注
入と高温の拡散により形成することを特徴とするダイオ
ードの製造方法。8. A high impurity concentration first conductivity type cathode layer on one side of the low impurity concentration first conductivity type drift layer, and an impurity concentration higher than the first conductivity type drift layer on at least a part of the other side. Having a second conductivity type anode layer via the first conductivity type barrier layer, and a cathode provided with a cathode electrode and an anode electrode provided in contact with the surfaces of the first conductivity type anode layer and the second conductivity type anode layer, respectively. A method of manufacturing a diode, wherein at least one of a first conductivity type cathode layer, a first conductivity type barrier layer, and a second conductivity type anode layer is formed by implantation of impurity ions and high-temperature diffusion. Method.
方の側に高不純物濃度の第一導電型カソード層を、他方
の側の少なくとも一部に第一導電型ドリフト層より高不
純物濃度の第一導電型バリア層を介して第二導電型アノ
ード層を有し、第一導電型カソード層、第二導電型アノ
ード層の表面にそれぞれ接触してカソード電極、アノー
ド電極が設けられたｐｉｎダイオードの製造方法におい
て、第一導電型カソード層、第一導電型バリア層、第二
導電型アノード層の少なくとも一つを気相または固相か
ら不純物拡散により形成することを特徴とするダイオー
ドの製造方法。9. A high impurity concentration first conductivity type cathode layer on one side of the low impurity concentration first conductivity type drift layer, and a high impurity concentration higher than the first conductivity type drift layer on at least a part of the other side. Having a second conductivity type anode layer via the first conductivity type barrier layer, and a cathode provided with a cathode electrode and an anode electrode provided in contact with the surfaces of the first conductivity type anode layer and the second conductivity type anode layer, respectively. A method of manufacturing a diode, wherein at least one of a first conductivity type cathode layer, a first conductivity type barrier layer, and a second conductivity type anode layer is formed from a gas phase or a solid phase by impurity diffusion. Method.
一方の側に高不純物濃度の第一導電型カソード層を、他
方の側の少なくとも一部に第一導電型ドリフト層より高
不純物濃度の第一導電型バリア層を介して第二導電型ア
ノード層を有し、第一導電型カソード層、第二導電型ア
ノード層の表面にそれぞれ接触してカソード電極、アノ
ード電極が設けられたｐｉｎダイオードの製造方法にお
いて、第一導電型カソード層、第一導電型バリア層、第
二導電型アノード層の少なくとも一つをエピタキシャル
成長により形成することを特徴とするダイオードの製造
方法。10. A first conductivity type cathode layer having a high impurity concentration on one side of the first conductivity type drift layer having a low impurity concentration, and a high impurity concentration higher than the first conductivity type drift layer on at least a part of the other side. Having a second conductivity type anode layer via the first conductivity type barrier layer, and a cathode provided with a cathode electrode and an anode electrode provided in contact with the surfaces of the first conductivity type anode layer and the second conductivity type anode layer, respectively. A method for manufacturing a diode, wherein at least one of a first conductivity type cathode layer, a first conductivity type barrier layer, and a second conductivity type anode layer is formed by epitaxial growth.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12823099A JP3968912B2 (en) | 1999-05-10 | 1999-05-10 | diode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12823099A JP3968912B2 (en) | 1999-05-10 | 1999-05-10 | diode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323488A true JP2000323488A (en) | 2000-11-24 |
| JP3968912B2 JP3968912B2 (en) | 2007-08-29 |
Family
ID=14979722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12823099A Expired - Lifetime JP3968912B2 (en) | 1999-05-10 | 1999-05-10 | diode |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3968912B2 (en) |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737731B1 (en) * | 2000-06-26 | 2004-05-18 | Fairchild Semiconductor Corporation | Soft recovery power diode |
| US6791121B2 (en) * | 2001-02-23 | 2004-09-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2006156637A (en) * | 2004-11-29 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | Diode and bridge diode |
| US7102207B2 (en) | 2002-12-03 | 2006-09-05 | Kabushiki Kaisha Toshiba | Semiconductor device having rectifying action |
| JP2007535800A (en) * | 2003-10-16 | 2007-12-06 | クリー インコーポレイテッド | Method for forming a power semiconductor device using a boule-grown silicon carbide drift layer and power semiconductor device formed thereby |
| WO2009022592A1 (en) * | 2007-08-13 | 2009-02-19 | The Kansai Electric Power Co., Inc. | Soft recovery diode |
| WO2009034658A1 (en) * | 2007-09-14 | 2009-03-19 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| WO2010026653A1 (en) * | 2008-09-05 | 2010-03-11 | 株式会社 東芝 | Memory device |
| CN102194894A (en) * | 2011-05-06 | 2011-09-21 | 杭州杭鑫电子工业有限公司 | Electrical-surge-resistance low-voltage-protection silicon diode and manufacturing method thereof |
| WO2013014943A2 (en) | 2011-07-27 | 2013-01-31 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and mosfet |
| JP2013021240A (en) * | 2011-07-13 | 2013-01-31 | Toyota Central R&D Labs Inc | Diode and semiconductor device |
| US8716811B2 (en) | 2011-03-28 | 2014-05-06 | Sony Corporation | Semiconductor device |
| WO2014112228A1 (en) * | 2013-01-18 | 2014-07-24 | 株式会社日立パワーデバイス | Diode and power conversion device |
| US20140231867A1 (en) * | 2013-02-15 | 2014-08-21 | Toyota Jidosha Kabushiki Kaisha | Diode and semiconductor device including built-in diode |
| JP2014154849A (en) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | Semiconductor device |
| US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2016009871A (en) * | 2014-06-26 | 2016-01-18 | アーベーベー・テクノロジー・アーゲー | Reverse conducting power semiconductor device |
| CN105679835A (en) * | 2014-12-03 | 2016-06-15 | 瑞萨电子株式会社 | Semiconductor device |
| US9443766B2 (en) | 2015-02-09 | 2016-09-13 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing diode |
| JP2017028055A (en) * | 2015-07-21 | 2017-02-02 | トヨタ自動車株式会社 | diode |
| WO2018055318A1 (en) * | 2016-09-23 | 2018-03-29 | Dynex Semiconductor Limited | A Power MOSFET with an Integrated Schottky Diode |
| CN108598153A (en) * | 2018-06-29 | 2018-09-28 | 北京世港晟华科技有限公司 | Soft recovery power semiconductor diode and preparation method thereof |
| JP2018198324A (en) * | 2018-08-08 | 2018-12-13 | ローム株式会社 | Schottky barrier diode |
| US10497816B2 (en) | 2011-07-28 | 2019-12-03 | Rohm Co., Ltd. | Semiconductor device |
| CN110970485A (en) * | 2018-10-01 | 2020-04-07 | 爱动力半导体公司 | Fast recovery diode structure controlled by carrier injection and manufacturing method thereof |
| CN111883577A (en) * | 2020-06-16 | 2020-11-03 | 西安理工大学 | SiC high-voltage-resistant surge-resistant pn junction single-pole diode |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103311314B (en) * | 2012-03-11 | 2016-08-03 | 深圳市立德电控科技有限公司 | Fast recovery diode and the method making this diode |
-
1999
- 1999-05-10 JP JP12823099A patent/JP3968912B2/en not_active Expired - Lifetime
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737731B1 (en) * | 2000-06-26 | 2004-05-18 | Fairchild Semiconductor Corporation | Soft recovery power diode |
| US6791121B2 (en) * | 2001-02-23 | 2004-09-14 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7781869B2 (en) | 2002-12-03 | 2010-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device having rectifying action |
| US7102207B2 (en) | 2002-12-03 | 2006-09-05 | Kabushiki Kaisha Toshiba | Semiconductor device having rectifying action |
| JP2007535800A (en) * | 2003-10-16 | 2007-12-06 | クリー インコーポレイテッド | Method for forming a power semiconductor device using a boule-grown silicon carbide drift layer and power semiconductor device formed thereby |
| JP2012134513A (en) * | 2003-10-16 | 2012-07-12 | Cree Inc | Methods of forming power semiconductor devices using boule-grown silicon carbide drift layers, and power semiconductor devices formed by the method |
| JP2006156637A (en) * | 2004-11-29 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | Diode and bridge diode |
| WO2009022592A1 (en) * | 2007-08-13 | 2009-02-19 | The Kansai Electric Power Co., Inc. | Soft recovery diode |
| JP2009049045A (en) * | 2007-08-13 | 2009-03-05 | Kansai Electric Power Co Inc:The | Soft recovery diode |
| WO2009034658A1 (en) * | 2007-09-14 | 2009-03-19 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
| JPWO2009034658A1 (en) * | 2007-09-14 | 2010-12-16 | 新電元工業株式会社 | Semiconductor device |
| JP5113076B2 (en) * | 2007-09-14 | 2013-01-09 | 新電元工業株式会社 | Semiconductor device |
| WO2010026653A1 (en) * | 2008-09-05 | 2010-03-11 | 株式会社 東芝 | Memory device |
| US9202936B2 (en) | 2011-03-09 | 2015-12-01 | Mitsubishi Electric Corporation | Semiconductor device |
| US8716811B2 (en) | 2011-03-28 | 2014-05-06 | Sony Corporation | Semiconductor device |
| CN102194894A (en) * | 2011-05-06 | 2011-09-21 | 杭州杭鑫电子工业有限公司 | Electrical-surge-resistance low-voltage-protection silicon diode and manufacturing method thereof |
| JP2013021240A (en) * | 2011-07-13 | 2013-01-31 | Toyota Central R&D Labs Inc | Diode and semiconductor device |
| US9520465B2 (en) | 2011-07-27 | 2016-12-13 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and MOSFET |
| US10147812B2 (en) | 2011-07-27 | 2018-12-04 | Toyota Jidosha Kabushiki Kaisha | Diode, semiconductor device, and MOSFET |
| US10658503B2 (en) | 2011-07-27 | 2020-05-19 | Toyota Jidosha Kabushiki Kaisha | Diode, semiconductor device, and MOSFET |
| WO2013014943A2 (en) | 2011-07-27 | 2013-01-31 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Diode, semiconductor device, and mosfet |
| US10497816B2 (en) | 2011-07-28 | 2019-12-03 | Rohm Co., Ltd. | Semiconductor device |
| US10665728B2 (en) | 2011-07-28 | 2020-05-26 | Rohm Co., Ltd. | Semiconductor device |
| US11664465B2 (en) | 2011-07-28 | 2023-05-30 | Rohm Co., Ltd. | Semiconductor device |
| US11355651B2 (en) | 2011-07-28 | 2022-06-07 | Rohm Co., Ltd. | Semiconductor device |
| US10964825B2 (en) | 2011-07-28 | 2021-03-30 | Rohm Co., Ltd. | Semiconductor device |
| WO2014112228A1 (en) * | 2013-01-18 | 2014-07-24 | 株式会社日立パワーデバイス | Diode and power conversion device |
| JP2014138182A (en) * | 2013-01-18 | 2014-07-28 | Hitachi Power Semiconductor Device Ltd | Diode and electric power conversion system |
| JP2014154849A (en) * | 2013-02-13 | 2014-08-25 | Toshiba Corp | Semiconductor device |
| US9276137B2 (en) | 2013-02-15 | 2016-03-01 | Toyota Jidosha Kabushiki Kaisha | Diode and semiconductor device including built-in diode |
| JP2014157930A (en) * | 2013-02-15 | 2014-08-28 | Toyota Central R&D Labs Inc | Diode and semiconductor device incorporating diode |
| US20140231867A1 (en) * | 2013-02-15 | 2014-08-21 | Toyota Jidosha Kabushiki Kaisha | Diode and semiconductor device including built-in diode |
| JP2016009871A (en) * | 2014-06-26 | 2016-01-18 | アーベーベー・テクノロジー・アーゲー | Reverse conducting power semiconductor device |
| CN105679835A (en) * | 2014-12-03 | 2016-06-15 | 瑞萨电子株式会社 | Semiconductor device |
| JP2016111110A (en) * | 2014-12-03 | 2016-06-20 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| US9443766B2 (en) | 2015-02-09 | 2016-09-13 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing diode |
| JP2017028055A (en) * | 2015-07-21 | 2017-02-02 | トヨタ自動車株式会社 | diode |
| GB2569497A (en) * | 2016-09-23 | 2019-06-19 | Dynex Semiconductor Ltd | A power MOSFET with an integrated Schottky diode |
| WO2018055318A1 (en) * | 2016-09-23 | 2018-03-29 | Dynex Semiconductor Limited | A Power MOSFET with an Integrated Schottky Diode |
| GB2569497B (en) * | 2016-09-23 | 2021-09-29 | Dynex Semiconductor Ltd | A power MOSFET with an integrated Schottky diode |
| CN108598153A (en) * | 2018-06-29 | 2018-09-28 | 北京世港晟华科技有限公司 | Soft recovery power semiconductor diode and preparation method thereof |
| CN108598153B (en) * | 2018-06-29 | 2023-12-29 | 南京晟芯半导体有限公司 | Soft recovery power semiconductor diode and preparation method thereof |
| JP2018198324A (en) * | 2018-08-08 | 2018-12-13 | ローム株式会社 | Schottky barrier diode |
| CN110970485A (en) * | 2018-10-01 | 2020-04-07 | 爱动力半导体公司 | Fast recovery diode structure controlled by carrier injection and manufacturing method thereof |
| CN111883577A (en) * | 2020-06-16 | 2020-11-03 | 西安理工大学 | SiC high-voltage-resistant surge-resistant pn junction single-pole diode |
| CN111883577B (en) * | 2020-06-16 | 2024-03-01 | 西安理工大学 | SiC high-voltage-resistant anti-surge pn junction diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3968912B2 (en) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968912B2 (en) | diode | |
| US11823898B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4539011B2 (en) | Semiconductor device | |
| EP3242330B1 (en) | Diode and power convertor using the same | |
| JP4843253B2 (en) | Power semiconductor device | |
| US6696705B1 (en) | Power semiconductor component having a mesa edge termination | |
| US5241195A (en) | Merged P-I-N/Schottky power rectifier having extended P-I-N junction | |
| US7557386B2 (en) | Reverse conducting IGBT with vertical carrier lifetime adjustment | |
| US8829533B2 (en) | Silicon carbide semiconductor device | |
| JP4096838B2 (en) | Semiconductor device and manufacturing method thereof | |
| US11967638B2 (en) | Segmented power diode structure with improved reverse recovery | |
| JP4123913B2 (en) | Manufacturing method of semiconductor device | |
| JPH10125896A (en) | Insulated gate type thyristor | |
| JPH09139492A (en) | Insulated gate type thyristor | |
| JP2004247593A (en) | Semiconductor device, and manufacturing method thereof | |
| US6218683B1 (en) | Diode | |
| Pfaffenlehner et al. | Optimization of diodes using the SPEED concept and CIBH | |
| JP5359567B2 (en) | Semiconductor device and manufacturing method thereof | |
| GB2612636A (en) | Semiconductor device | |
| JP2018107479A (en) | Semiconductor device | |
| JPH10326900A (en) | Diode for electric power | |
| KR102170068B1 (en) | Bipolar non-punch-through power semiconductor device | |
| US8969959B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN111969053A (en) | Low-conduction-voltage-drop diode device and preparation method thereof | |
| JP5077508B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040312 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |