JP2006156637A

JP2006156637A - Diode and bridge diode

Info

Publication number: JP2006156637A
Application number: JP2004343830A
Authority: JP
Inventors: Kyosuke Endo; 恭介遠藤; Kazushige Matsuyama; 一茂松山; Shinji Kuri; 伸治九里; Junichi Ishida; 純一石田
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2004-11-29
Filing date: 2004-11-29
Publication date: 2006-06-15

Abstract

<P>PROBLEM TO BE SOLVED: To provide a diode and bridge diode capable of reducing V<SB>F</SB>. <P>SOLUTION: An n-type low-concentration layer 11 is formed on a principal surface 10a of an n-type high-concentration layer 10. A p-type diffusion layer 12 is formed on the surface of the n-type low-concentration layer 11. The concentration of impurity on the surface of the p-type diffusion layer 12 is 5×10<SP>15</SP>to 2×10<SP>16</SP>cm<SP>-3</SP>. The thickness of the n-type diffusion layer 11 is 30 to 45 μm. The life time of a carrier injected from the p-type diffusion layer 12 to the n-type low-concentration layer 11 is 1 to 20 μs. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、順方向電圧降下（Ｖ_Ｆ）の低減を図ったダイオードに関する。また、本発明は、４つのダイオードによってブリッジ整流回路を構成したブリッジダイオードにも関する。 The present invention relates to a diode for reducing a forward voltage drop (V _F ). The present invention also relates to a bridge diode in which a bridge rectifier circuit is configured by four diodes.

従来のダイオードの一般的な構造として、低濃度のＮ型の半導体層（Ｎ⁻層）の一方の表面上に高濃度のＮ型の半導体層（Ｎ^＋層）を形成し、他方の表面領域にＰ型の拡散領域を形成したものが開示されている。このような構造を有するダイオードにおいて、Ｖ_Ｆの低減を図ったダイオードが開示されている。例えば、特許文献１には、Ｖ_Ｆが所望の値を超えないように、Ｎ⁻層の比抵抗と厚さを設定することが記載されている。
特開２００２−３７３８９７号公報 As a general structure of a conventional diode, a high-concentration N-type semiconductor layer (N ⁺ layer) is formed on one surface of a low-concentration N-type semiconductor layer (N ⁻ layer), and the other surface region is formed. In which a P-type diffusion region is formed is disclosed. In diodes having such a structure, the diode thereby reducing the V _F is disclosed. For example, Patent Document 1, as V _F does not exceed the desired value, N ^- has been described to set the resistivity and thickness of the layer.
Japanese Patent Application Laid-Open No. 2002-373797

従来、整流用デバイスとして、４つのダイオードを用いてブリッジ整流回路を形成することにより、全波整流を行うブリッジダイオードが知られている。しかし、ブリッジダイオードに用いられているダイオードチップにおいては、Ｐ型拡散層に含まれる不純物総量が多く、濃度が高いため、ＰＮ接合におけるビルトインポテンシャルが大きい。このため、Ｖ_Ｆが大きく、電力損失が増大するという問題点があった。 Conventionally, as a rectifying device, a bridge diode that performs full-wave rectification by forming a bridge rectifier circuit using four diodes is known. However, in the diode chip used for the bridge diode, since the total amount of impurities contained in the P-type diffusion layer is large and the concentration is high, the built-in potential at the PN junction is large. Therefore, V _F is large, there is a problem that power loss increases.

本発明は、上述した問題点に鑑みてなされたものであって、Ｖ_Ｆを低減することができるダイオードおよびブリッジダイオードを提供することを目的とする。 The present invention was made in view of the above problems, and an object thereof is to provide a diode and bridge diode capable of reducing V _F.

本発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、第１導電型の半導体からなる第１の半導体層と、前記第１の半導体層上に形成された、前記第１半導体層よりも不純物濃度の低い第２の半導体層と、前記第２の半導体層の表面に形成された第２導電型の拡散領域とを具備するダイオードにおいて、前記拡散領域の表面における不純物濃度を５×１０^１５〜２×１０^１６ｃｍ^−３としたことを特徴とするダイオードである。 The present invention has been made to solve the above problems, and the invention according to claim 1 is formed on a first semiconductor layer made of a semiconductor of a first conductivity type and on the first semiconductor layer. In addition, in a diode including a second semiconductor layer having an impurity concentration lower than that of the first semiconductor layer, and a second conductivity type diffusion region formed on the surface of the second semiconductor layer, The diode is characterized in that the impurity concentration on the surface is 5 × 10 ¹⁵ to 2 × 10 ¹⁶ cm ⁻³ .

請求項２に記載の発明は、請求項１に記載のダイオードにおいて、前記第２の半導体層の厚みを３０〜４５μｍとしたことを特徴とする。 According to a second aspect of the present invention, in the diode according to the first aspect, the thickness of the second semiconductor layer is 30 to 45 μm.

請求項３に記載の発明は、請求項１または請求項２に記載のダイオードにおいて、順方向電圧が印加された場合に、前記第２の半導体層から前記第１の半導体層に注入されるキャリアのライフタイムを１〜２０μｓとしたことを特徴とする。 According to a third aspect of the present invention, in the diode according to the first or second aspect, carriers injected from the second semiconductor layer to the first semiconductor layer when a forward voltage is applied. The lifetime is 1 to 20 μs.

請求項４に記載の発明は、請求項１〜請求項３のいずれかの項に記載のダイオードを用いたブリッジダイオードである。 A fourth aspect of the present invention is a bridge diode using the diode according to any one of the first to third aspects.

本発明によれば、Ｖ_Ｆを低減することができるという効果が得られる。 According to the present invention, there is an advantage that it is possible to reduce the V _F.

以下、図面を参照し、本発明を実施するための最良の形態について説明する。図１は、本発明の一実施形態によるダイオードの断面構造を示す断面図である。Ｎ型高濃度層１０は、ヒ素（Ａｓ）イオン等のＮ型不純物を含む高濃度の不純物層として形成されたシリコン等の半導体基板である。Ｎ型高濃度層１０の主面１０ａ上には、Ｎ型低濃度層１１（Ｉ層）が形成されている。Ｎ型低濃度層１１は、エピタキシャル成長によって形成された、Ｎ型高濃度層１０よりも低濃度のＮ型不純物を含む不純物層である。 The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view showing a sectional structure of a diode according to an embodiment of the present invention. The N-type high concentration layer 10 is a semiconductor substrate such as silicon formed as a high concentration impurity layer containing an N-type impurity such as arsenic (As) ions. On the main surface 10a of the N-type high concentration layer 10, an N-type low concentration layer 11 (I layer) is formed. The N-type low concentration layer 11 is an impurity layer formed by epitaxial growth and containing an N-type impurity having a concentration lower than that of the N-type high concentration layer 10.

Ｎ型低濃度層１１の表面にはＰ型拡散層１２が形成されている。Ｐ型拡散層１２は、ホウ素（Ｂ）イオン等のＰ型不純物を注入することによって形成された高濃度の不純物層である。Ｎ型低濃度層１１の表面におけるＰ型拡散層１２の周囲の領域には、複数のガードリング領域からなる耐圧向上用のガードリング領域群１３が形成されている。このガードリング領域群１３は、Ｐ型不純物を注入することによって形成されたガードリング領域１３ａ〜１３ｄを有している。ガードリング領域１３ａは、その一部がＰ型拡散層１２と重なるように形成されている。ガードリング領域１３ａの外側には、それぞれほぼ等しい距離を隔てて、内側から順にガードリング領域１３ｂ、１３ｃ、および１３ｄが形成されている。 A P-type diffusion layer 12 is formed on the surface of the N-type low concentration layer 11. The P-type diffusion layer 12 is a high-concentration impurity layer formed by implanting P-type impurities such as boron (B) ions. In a region around the P-type diffusion layer 12 on the surface of the N-type low concentration layer 11, a guard ring region group 13 for improving a breakdown voltage composed of a plurality of guard ring regions is formed. This guard ring region group 13 has guard ring regions 13a to 13d formed by implanting P-type impurities. The guard ring region 13 a is formed so that a part thereof overlaps with the P-type diffusion layer 12. Guard ring regions 13b, 13c, and 13d are formed on the outside of the guard ring region 13a in order from the inside with a substantially equal distance therebetween.

ガードリング領域群１３およびＰ型拡散層１２の一部を含むＮ型低濃度層１１の表面上には、酸化シリコン（ＳｉＯ_２）等からなる絶縁膜１４が形成されている。絶縁膜１４の開口部におけるＰ型拡散層１２上には上部電極１５が形成されている。上部電極１５は、例えばアルミニウム（Ａｌ）によって形成されている。Ｎ型高濃度層１０の主面１０ｂ上には下部電極１６が形成されている。下部電極１６は、例えばチタン（Ｔｉ）、バナジウム（Ｖ）、クロム（Ｃｒ）、あるいはこれらのいずれかとニッケル（Ｎｉ）との合金等によって形成されている。 An insulating film 14 made of silicon oxide (SiO ₂ ) or the like is formed on the surface of the N-type low concentration layer 11 including the guard ring region group 13 and a part of the P-type diffusion layer 12. An upper electrode 15 is formed on the P-type diffusion layer 12 in the opening of the insulating film 14. The upper electrode 15 is made of, for example, aluminum (Al). A lower electrode 16 is formed on the main surface 10 b of the N-type high concentration layer 10. The lower electrode 16 is made of, for example, titanium (Ti), vanadium (V), chromium (Cr), or an alloy of any of these and nickel (Ni).

ガードリング領域群１３が形成されていることにより、ダイオードに逆方向電圧が印加された場合（下部電極１６が上部電極１５よりも高電位となった場合）に、Ｐ型拡散領域１２からＮ型低濃度層１１へ向かって伸びる空乏層を水平方向により大きく広げることができる。これにより、Ｎ型低濃度層１１とＰ型拡散領域１２の境界面における曲率の大きい（曲率半径の小さい）部分の近傍の電界を緩和し、耐圧を向上することができる。また、Ｐ型拡散領域１２とガードリング領域１３ａが部分的に重なりを持っていることから、ガードリング領域群１３を形成するためのスペースを縮小することができる。なお、Ｐ型拡散領域１２とガードリング領域１３ａが、互いに接するように形成されていてもよい。また、Ｐ型拡散領域１２とガードリング領域１３ａが、互いに接しないように形成されていてもよい。また、空乏層が周縁部に向かって広がりやすくなるように、ガードリング領域１３ａ〜１３ｄの間隔が、周縁部に近づくにしたがって順次広がるように形成してもよい。 Since the guard ring region group 13 is formed, when a reverse voltage is applied to the diode (when the lower electrode 16 has a higher potential than the upper electrode 15), the P-type diffusion region 12 is changed to the N-type. The depletion layer extending toward the low concentration layer 11 can be greatly expanded in the horizontal direction. As a result, the electric field in the vicinity of the portion having a large curvature (small curvature radius) at the boundary surface between the N-type low concentration layer 11 and the P-type diffusion region 12 can be relaxed, and the breakdown voltage can be improved. Further, since the P-type diffusion region 12 and the guard ring region 13a partially overlap each other, the space for forming the guard ring region group 13 can be reduced. The P-type diffusion region 12 and the guard ring region 13a may be formed so as to contact each other. Further, the P-type diffusion region 12 and the guard ring region 13a may be formed so as not to contact each other. Moreover, you may form so that the space | interval of the guard ring area | regions 13a-13d may spread sequentially as it approaches a peripheral part so that a depletion layer may spread easily toward a peripheral part.

図２は、Ｐ型拡散層１２の表面からＮ型高濃度層１０の主面１０ｂまでの不純物濃度の分布を示している。図２において、領域ＡはＰ型拡散層１２内に対応し、領域ＢはＮ型低濃度層１１内に対応し、領域ＣはＮ型高濃度層１０内に対応している。Ｐ型拡散層１２内には、元々存在していたＮ型低濃度層１１と同濃度のＮ型不純物と、Ｐ型拡散層１２の形成時に注入されたＰ型不純物との両方が存在している。本実施形態においては、Ｐ型不純物のみからなる不純物濃度が、Ｎ型不純物のみからなる不純物濃度を上回る領域をＰ型拡散層１２とし、両者が等しくなる所をＰ型拡散層１２とＮ型低濃度層１１の境界面とする。Ｐ型拡散層１２の表面からＰ型拡散層１２とＮ型低濃度層１１の境界面までの距離をＰ型不純物の拡散深さとし、Ｐ型拡散層１２とＮ型低濃度層１１の境界面からＮ型低濃度層１１とＮ型高濃度層１０の境界面までの距離をＩ層幅とする。 FIG. 2 shows the impurity concentration distribution from the surface of the P-type diffusion layer 12 to the main surface 10 b of the N-type high concentration layer 10. In FIG. 2, the region A corresponds to the P-type diffusion layer 12, the region B corresponds to the N-type low concentration layer 11, and the region C corresponds to the N-type high concentration layer 10. In the P-type diffusion layer 12, both the N-type impurity having the same concentration as that of the N-type low-concentration layer 11 originally present and the P-type impurity implanted when the P-type diffusion layer 12 is formed exist. Yes. In the present embodiment, a region where the impurity concentration consisting only of the P-type impurity exceeds the impurity concentration consisting only of the N-type impurity is defined as the P-type diffusion layer 12, and the region where both are equal is the P-type diffusion layer 12 and the N-type low impurity concentration The boundary surface of the concentration layer 11 is used. The distance from the surface of the P-type diffusion layer 12 to the boundary surface between the P-type diffusion layer 12 and the N-type low concentration layer 11 is the diffusion depth of the P-type impurity, and the boundary surface between the P-type diffusion layer 12 and the N-type low concentration layer 11 The distance from the N-type low concentration layer 11 to the interface between the N-type high concentration layer 10 and the N-type high concentration layer 10 is defined as the I layer width.

図２における不純物濃度曲線Ｄによって示される不純物濃度は正味の不純物濃度であり、Ｐ型およびＮ型の両方の導電型の不純物が存在する領域においては、高い方の導電型の不純物濃度から低い方の導電型の不純物濃度を引いたものが正味の不純物濃度となる。したがって、図２における領域Ａと領域Ｂの境界における不純物濃度は０となる。また、領域Ａにおいて不純物濃度曲線Ｄを積分した値をＰ型拡散層１２の不純物総量とする。本実施形態によるダイオードのＰ型拡散層１２の表面不純物濃度（図２における不純物濃度曲線Ｄの左端の値）は５×１０^１５〜２×１０^１６ｃｍ^−３であり、不純物総量５×１０^１２〜１×１０^１３ｃｍ^−２である。 The impurity concentration shown by the impurity concentration curve D in FIG. 2 is a net impurity concentration, and in a region where impurities of both P-type and N-type conductivity exist, the impurity concentration of the higher conductivity type is lower than that of the higher conductivity type. The net impurity concentration is obtained by subtracting the impurity concentration of the conductivity type. Therefore, the impurity concentration at the boundary between the region A and the region B in FIG. Further, a value obtained by integrating the impurity concentration curve D in the region A is defined as the total impurity amount of the P-type diffusion layer 12. The surface impurity concentration (the value at the left end of the impurity concentration curve D in FIG. 2) of the P-type diffusion layer 12 of the diode according to the present embodiment is 5 × 10 ¹⁵ to 2 × 10 ¹⁶ cm ⁻³ , and the total impurity amount is 5 × 10 ^12. ~ ^1x10 ¹³ cm ^-2 .

次に、本実施形態によるダイオードのＩ層幅の条件について説明する。ダイオードを回路に実装した場合の回路損失を低減するために、電流密度が１０〜１５０Ａ／ｃｍ^２の範囲でＶ_Ｆを低減するものとする。図３は、Ｉ層幅と逆電圧Ｖ_Ｒの関係を示している。商用電圧であるＡＣ１００Ｖを整流するために、ブリッジダイオードとして必要な逆電圧は６００Ｖである。したがって、逆電圧が６００Ｖを超える最小値（３０μｍ）をＩ層幅の下限とした。また、４５μｍをＩ層幅の上限とした。これは、Ｉ層幅がそれ以上となると、Ｖ_Ｆが増大し、上記の電流密度範囲でＶ_Ｆを１００ｍＶ以上低減することが難しくなるためである。 Next, conditions for the I layer width of the diode according to the present embodiment will be described. To reduce the circuit loss when mounting the diodes on the circuit, it is assumed that the current density to reduce the V _F in the range of 10~150A / cm ^2. Figure 3 shows the relationship between the I-layer width and reverse voltage V _R. In order to rectify AC100V which is a commercial voltage, the reverse voltage required as a bridge diode is 600V. Therefore, the minimum value (30 μm) at which the reverse voltage exceeds 600 V is set as the lower limit of the I layer width. Further, 45 μm was taken as the upper limit of the I layer width. This is because, if I layer width is greater, and V _F is increased, it is because it is difficult to reduce than 100mV to V _F in the above current density range.

図４は、上記の電流密度範囲内における電流密度に応じたＩ層幅とＶ_Ｆとの関係を示している。また、図５は、Ｉ層幅に応じたＶ_Ｆと電流密度Ｊ_Ｆの関係を示している。図中には、Ｉ層幅を１５〜６５μｍとした本実施形態のダイオードの曲線および従来品の曲線が示されている。Ｉ層幅を３０〜４５μｍとすることにより、上記の電流密度範囲内で従来品と比較して、Ｖ_Ｆを１００ｍＶ以上低減することができる。 Figure 4 shows the relationship between the I layer width and V _F corresponding to the current density in the above current density range. Further, FIG. 5 shows a relationship between V _F and the current density J _F corresponding to I layer width. In the figure, the curve of the diode of this embodiment and the curve of the conventional product in which the I layer width is 15 to 65 μm are shown. By the I layer width 30～45Myuemu, as compared with conventional products in the above current density range, the _{V F} can be reduced more than 100 mV.

次に、本実施形態によるダイオードのＰ型拡散層１２の表面不純物濃度の条件について説明する。図６は、表面不純物濃度に応じたＶ_ＦとＪ_Ｆの関係を示している。図中には、表面不純物濃度を１×１０^１５〜１×１０^１７ｃｍ^−３とした本実施形態のダイオード（Ｉ層幅：３５μｍ）の曲線および従来品の曲線が示されている。図示されるように、電流密度が１００Ａ／ｃｍ^２となる点の付近で曲線が変化する。 Next, conditions for the surface impurity concentration of the P-type diffusion layer 12 of the diode according to the present embodiment will be described. FIG. 6 shows the relationship between V _F and J _F according to the surface impurity concentration. In the figure, the curve of the diode (I layer width: 35 μm) of this embodiment with the surface impurity concentration of 1 × 10 ¹⁵ to 1 × 10 ¹⁷ cm ⁻³ and the curve of the conventional product are shown. As shown, the curve changes near the point where the current density is 100 A / cm ² .

表面不純物濃度が高いほど、ビルトインポテンシャルが増大するため、表面不純物濃度が低い場合よりも１００Ａ／ｃｍ^２以下でＶ_Ｆが大きい。また、表面不純物濃度が低いほど、Ｎ型低濃度層１１へのＰ型不純物の注入量が少ないため、表面不純物濃度が高い場合よりも１００Ａ／ｃｍ^２以上でＶ_Ｆが大きい。１０〜１５０Ａ／ｃｍ^２の電流密度範囲でＶ_Ｆを１００ｍＶ以上低減するため、本実施形態においては、表面不純物濃度を５×１０^１５〜２×１０^１６ｃｍ^−３としている。これに対応して、Ｐ型拡散層１２の不純物総量は５×１０^１２〜１×１０^１３ｃｍ^−２となる。 The higher the surface impurity concentration, because built-in potential is increased, a large V _F at 100A / cm ² or less than a lower surface impurity concentration. Further, the lower surface impurity concentration and injection of P-type impurities into the N-type low concentration layer 11 is small, a large V _F at 100A / cm ² or more than when the surface impurity concentration is high. To reduce or 100mV to _{V F} at a current density range of 10~150A / cm ^2, in this embodiment, it has a surface impurity concentration of ^{^{5 × 10 15 ~2 × 10 16}} cm -3. Corresponding to this, the total amount of impurities in the P-type diffusion layer 12 is 5 × 10 ¹² to 1 × 10 ¹³ cm ⁻² .

次に、本実施形態によるダイオードのキャリアのライフタイム（少数キャリアの寿命）について説明する。本実施形態においては、ダイオードに順方向電圧が印加され、Ｐ型拡散層１２中のホール（正孔）がＮ型低濃度層１１に注入されてから、再結合によって消滅するまでの時間をライフタイムτとする。図７は、電流密度に応じたライフタイムτとＶ_Ｆの関係を示している。図より、ライフタイムτが１μｓ以上であれば、Ｖ_Ｆの低減に最も効果があることがわかる。本実施形態によるダイオードにおいては、ライフタイムτを１〜２０μｓ（例えば２μｓ）としている。２０μｓは製造可能な上限値である。ライフタイムτを制御する方法として、ウェーハプロセスの熱処理（主に熱拡散）において、急激な温度変化による熱ストレスを回避すること、重金属等による汚染を防止すること等が挙げられる。 Next, the carrier lifetime of the diode according to the present embodiment (minority carrier lifetime) will be described. In the present embodiment, the forward voltage is applied to the diode, and the time from when holes in the P-type diffusion layer 12 are injected into the N-type low concentration layer 11 until disappearance by recombination is reduced. Let time τ. Figure 7 shows the relationship between lifetime τ and V _F corresponding to the current density. Fig than, if the lifetime τ is 1μs or more, it can be seen that the most effective in reducing V _F. In the diode according to the present embodiment, the lifetime τ is set to 1 to 20 μs (for example, 2 μs). 20 μs is an upper limit value that can be manufactured. Methods for controlling the lifetime τ include avoiding thermal stress due to a rapid temperature change and preventing contamination with heavy metals, etc. in heat treatment (mainly thermal diffusion) of the wafer process.

次に、本実施形態によるダイオードの損失および温度について説明する。図８は、動作時の電流Ｉ_Ｏと損失Ｐ_ｌｏｓｓの関係を示している。図示されるように、本実施形態によるダイオードにおいては、従来品よりも損失が低減しており、例えばＩ_Ｏ＝２０Ａの場合に損失が２．６Ｗ低減している。図９は、動作時の電流Ｉ_Ｏと温度Ｔ_Ｃの関係を示している。図示されるように、本実施形態によるダイオードにおいては、従来品よりも温度が低減しており、例えばＩ_Ｏ＝２０Ａの場合に温度が２８℃低減している。 Next, the loss and temperature of the diode according to the present embodiment will be described. FIG. 8 shows the relationship between the current _IO during operation and the loss P _loss . As shown in the figure, in the diode according to the present embodiment, the loss is reduced as compared with the conventional product. For example, the loss is reduced by 2.6 W when I 2 _O = 20A. Figure 9 shows the relationship between current I _O and the temperature T _C at the time of operation. As shown in the figure, in the diode according to the present embodiment, the temperature is lower than that of the conventional product. For example, the temperature is reduced by 28 ° C. when I 2 _O = 20 A.

なお、Ｎ型低濃度層１１の比抵抗は、約２０〜４０Ωｃｍ（例えば２５Ωｃｍ）とすればよい。比抵抗を上げると、Ｖ_Ｆに大きな影響を与えることなく、逆電圧を上げることができるが、破壊耐量が下がってしまう。逆に、比抵抗を下げすぎると、逆電圧が下がってしまう。したがって、比抵抗は、所望の逆電圧を確保することができる範囲でなるべく低くすることが望ましい。上記の範囲においては、比抵抗の値はＶ_Ｆには大きな影響を与えない。 The specific resistance of the N-type low concentration layer 11 may be about 20 to 40 Ωcm (for example, 25 Ωcm). Increasing the resistivity, without significant impact on V _F, it is possible to increase the reverse voltage, resulting in lowered withstand capability. Conversely, if the specific resistance is lowered too much, the reverse voltage will drop. Therefore, it is desirable that the specific resistance be as low as possible within a range in which a desired reverse voltage can be secured. In the above range, the value of specific resistance does not significantly affect the V _F.

また、Ｐ型拡散層１２におけるＰ型不純物の拡散深さは約５〜１０μｍ（例えば６μｍ）とすればよい。拡散深さを大きくしすぎると、Ｖ_Ｆが増大してしまう。逆に、拡散深さを小さくしすぎると、逆方向電圧を印加した際にＰ型拡散層１２とＮ型低濃度層１１の境界面近傍に発生する空乏層がＰ型拡散層１２の表面に届いてしまう。上記の範囲においては、拡散深さの値はＶ_Ｆには大きな影響を与えない。 The diffusion depth of the P-type impurity in the P-type diffusion layer 12 may be about 5 to 10 μm (for example, 6 μm). If the diffusion depth is too large, V _F will increase. Conversely, if the diffusion depth is too small, a depletion layer that occurs near the boundary surface between the P-type diffusion layer 12 and the N-type low concentration layer 11 when a reverse voltage is applied is formed on the surface of the P-type diffusion layer 12. It will arrive. In the above range, the diffusion depth values do not have a significant effect on the V _F.

上述したように、本実施形態においては、Ｐ型拡散層１２における表面不純物濃度を５×１０^１５〜２×１０^１６ｃｍ^−３とすることにより、Ｐ型拡散層１２とＮ型低濃度層１１の間のＰＮ接合におけるビルトインポテンシャルを小さくした。また、Ｐ型拡散層１２における表面不純物濃度を下げると、Ｐ型拡散層１２から注入されるキャリアの濃度が減少し、Ｎ型低濃度層１１における電圧降下が無視できなくなるため、必要逆電圧６００Ｖを確保できる範囲で、Ｎ型低濃度層１１の厚み（Ｉ層幅）を可能な限り薄く（３０〜４５μｍ）した。さらに、実回路上で電力損失に最も影響を与える使用電流範囲を考慮し、電流密度が１０〜１５０Ａ／ｃｍ^２の範囲で最もＶ_Ｆが小さくなるように、キャリアのライフタイムτを１〜２０μｓとした。 As described above, in this embodiment, the P-type diffusion layer 12 and the N-type low concentration layer 11 are formed by setting the surface impurity concentration in the P-type diffusion layer 12 to 5 × 10 ¹⁵ to 2 × 10 ¹⁶ cm ^−3. The built-in potential at the PN junction is reduced. Further, if the surface impurity concentration in the P-type diffusion layer 12 is lowered, the concentration of carriers injected from the P-type diffusion layer 12 is reduced, and the voltage drop in the N-type low concentration layer 11 cannot be ignored. The thickness (I layer width) of the N-type low concentration layer 11 was made as thin as possible (30 to 45 μm). Furthermore, consider using current range most affect the power loss in the real circuit, so that the most _{V F} range current density of 10~150A / cm ² decreases, 1～20Myuesu the lifetime τ of the carrier It was.

本実施形態によれば、従来のダイオードと比較して、電流密度が１０〜１５０Ａ／ｃｍ^２の領域におけるＶ_Ｆを１００ｍＶ以上低減することができる。これにより、回路の電力損失を減少させると共に、素子の発熱を抑えることができる。また、Ｐ型拡散層１２からＮ型低濃度層１１に注入されるキャリア量が、従来のダイオードと比較して少ないため、逆回復時間が短くなり、整流時に発生するノイズを抑制することができる。本実施形態によるダイオードは、例えばブリッジダイオードへの適用が好適である。 According to this embodiment, as compared with the conventional diode, the current density can be reduced more than 100mV and _{V F} in the region of 10~150A / cm ^2. Thereby, the power loss of the circuit can be reduced and the heat generation of the element can be suppressed. Further, since the amount of carriers injected from the P-type diffusion layer 12 into the N-type low concentration layer 11 is smaller than that of the conventional diode, the reverse recovery time is shortened, and noise generated during rectification can be suppressed. . The diode according to the present embodiment is preferably applied to a bridge diode, for example.

以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。 As described above, the embodiments of the present invention have been described in detail with reference to the drawings, but the specific configuration is not limited to these embodiments, and includes design changes and the like within a scope not departing from the gist of the present invention. It is.

本発明の一実施形態によるダイオードの断面構造を示す断面図である。It is sectional drawing which shows the cross-section of the diode by one Embodiment of this invention. ダイオードの不純物濃度分布を示す濃度分布図である。It is a density | concentration distribution figure which shows the impurity density distribution of a diode. Ｉ層幅と逆電圧の関係を示すグラフである。It is a graph which shows the relationship between I layer width and a reverse voltage. Ｉ層幅と電流密度Ｊ_Ｆの関係を示すグラフである。Is a graph showing the relationship between the I layer width and the current density J _F. Ｉ層幅に応じたＶ_ＦとＪ_Ｆの関係を示すグラフである。Is a graph showing the relationship between V _F and J _F corresponding to I layer width. 表面不純物濃度に応じたＶ_ＦとＪ_Ｆの関係を示すグラフである。Is a graph showing the relationship between V _F and J _F in accordance with the surface impurity concentration. 電流密度に応じたライフタイムτとＶ_Ｆの関係を示すグラフである。Is a graph showing the relationship between the lifetime τ and V _F corresponding to the current density. 電流Ｉ_Ｏと損失Ｐ_ｌｏｓｓの関係を示すグラフである。It is a graph which shows the relationship between electric current _IO and loss P _loss . 電流Ｉ_Ｏと温度Ｔ_Ｃの関係を示すグラフである。It is a graph showing the relationship between the current _{I O} and the temperature _{T C.}

符号の説明Explanation of symbols

１０・・・Ｎ型高濃度層、１０ａ，１０ｂ・・・主面、１１・・・Ｎ型低濃度層、１２・・・Ｐ型拡散層、１３・・・ガードリング群、１３ａ，１３ｂ，１３ｃ，１３ｄ・・・ガードリング領域、１４・・・絶縁膜、１５・・・上部電極、１６・・・下部電極。

DESCRIPTION OF SYMBOLS 10 ... N type high concentration layer, 10a, 10b ... Main surface, 11 ... N type low concentration layer, 12 ... P type diffusion layer, 13 ... Guard ring group, 13a, 13b, 13c, 13d ... guard ring region, 14 ... insulating film, 15 ... upper electrode, 16 ... lower electrode.

Claims

第１導電型の半導体からなる第１の半導体層と、前記第１の半導体層上に形成された、前記第１半導体層よりも不純物濃度の低い第２の半導体層と、前記第２の半導体層の表面に形成された第２導電型の拡散領域とを具備するダイオードにおいて、前記拡散領域の表面における不純物濃度を５×１０^１５〜２×１０^１６ｃｍ^−３としたことを特徴とするダイオード。 A first semiconductor layer made of a semiconductor of a first conductivity type; a second semiconductor layer formed on the first semiconductor layer and having an impurity concentration lower than that of the first semiconductor layer; and the second semiconductor A diode having a second conductivity type diffusion region formed on the surface of the layer, wherein an impurity concentration in the surface of the diffusion region is 5 × 10 ¹⁵ to 2 × 10 ¹⁶ cm ⁻³ .

前記第２の半導体層の厚みを３０〜４５μｍとしたことを特徴とする請求項１に記載のダイオード。 2. The diode according to claim 1, wherein the thickness of the second semiconductor layer is 30 to 45 [mu] m.

順方向電圧が印加された場合に、前記第２の半導体層から前記第１の半導体層に注入されるキャリアのライフタイムを１〜２０μｓとしたことを特徴とする請求項１または請求項２に記載のダイオード。 3. The lifetime of carriers injected from the second semiconductor layer to the first semiconductor layer when a forward voltage is applied is set to 1 to 20 [mu] s. The diode described.

請求項１〜請求項３のいずれかの項に記載のダイオードを用いたブリッジダイオード。

A bridge diode using the diode according to any one of claims 1 to 3.