JP5077508B2

JP5077508B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP5077508B2
Application number: JP2001284252A
Authority: JP
Inventors: 道生根本
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-09-19
Filing date: 2001-09-19
Publication date: 2012-11-21
Anticipated expiration: 2021-09-19
Also published as: JP2003092416A

Description

【０００１】
【発明の属する技術分野】
この発明は、電力用半導体整流素子などの半導体装置に関する。
【０００２】
【従来の技術】
現在、電力用半導体整流素子（ダイオード）は、インバータを始め様々な用途に利用されており、その適用範囲は、耐圧６００Ｖ以下の小・中容量から２．５ｋＶ以上の大容量と広い。また近年、ＩＧＢＴに代表される高耐圧かつ大容量の用途において、低損失かつ高い周波数で動作可能なスイッチング素子が開発され、実用に供されている。特に、大容量分野では、ＧＴＯ（ＧａｔｅＴｕｒｎ−ＯｆｆＴｈｙｒｉｓｕｔｏｒ）のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）への置き換えが進められている。それに伴い、ダイオードにも同様の用途において、低損失かつ高い周波数動作が可能な高速リカバリ特性が要求されている。さらに、近年、パワーエレクトロニクス機器でのダイオードの動作時におけるＥＭＩノイズ（電磁ノイズ）の低減のために、ソフトリカバリー特性も要求されるようになってきた。
【０００３】
電力用半導体整流素子の代表例であるｐｉｎダイオードは、アノード電極にコンタクトしているｐ⁺アノード層と、カソード電極にコンタクトしているｎ⁺カソード層との間に高い耐圧を確保するために、両層よりも高い比抵抗のｎ^-ドリフト層（ｉ層）を有する構造を持ち、現在広く用いられている整流素子である。
図１７は、このような従来型ｐｉｎダイオードの断面図である。この図において、高比抵抗のｎ^-ドリフト層５１の一方の面に、ｎ⁺カソード層５２が形成されており、カソード電極５５にコンタクトしている。さらに、ｎ^-ドリフト層５１の面には、ｐ⁺アノード層５３が形成されており、このｐ⁺アノード層５３はアノード電極５６にコンタクトしている。
【０００４】
ダイオードがオン状態からオフ状態にスイッチするとき（逆回復時）には、過渡的に大きな逆向きの電流がダイオードに流れる。これを逆回復電流というが、このときダイオードに、定常的な状態よりも大きな電気的損失が生じる。この損失を小さくすることが、ダイオードの特性に強く要求される。
さらに、このときダイオード内部には、定常状態の場合に比べて高い電気的責務が生じる。ダイオードに流れる定常電流を大きくしたり、阻止状態の電圧を大きくすると、この電気的責務が大きくなり、そのためダイオードが破壊することがある。電力用途のダイオードにおいて高い信頼性を保証するためには、この逆回復耐量を、定格よりはるかに大きくすることが強く要求される。
【０００５】
また、この逆回復電流の減少率（急峻さ）が大きくなると、逆回復電流が振動する、所謂、リンギング現象を起こす電圧が低下し、このリンギング現象が現れると電磁ノイズが放射される。そのために、このリンギング現象を防止する対策も重要となる。
現在、ｐｉｎダイオードの逆回復特性および耐量を改善するための対策として、重金属拡散や電子線照射などを用いた少数キャリアのライフタイム制御が広く適用されている。すなわち、ライフタイムを小さくすることで、定常状態における総キャリア濃度が低減されるため、逆回復中に空間電荷領域の広がりで吐き出されるキャリア濃度が減少し、逆回復時間や逆回復ピーク電流、逆回復電荷を小さくすることができる。また、正孔が空間電荷領域を走り抜けることによる逆回復中の電界強度も、その正孔濃度の減少により緩和されるため、電気的責務が小さくなり逆回復耐量が向上する。
【０００６】
図１８は、特開平７−３７８９５号公報に開示された半導体装置の断面構造である。ｐ⁺アノード層５３を複数個のｐ⁺層５３ａで形成し、このｐ⁺層５３ａを横方向で重なるようにしたものである。
重なり箇所５４をｐ⁺層５３ａの拡散深さＸj より小さくすることにより、前記のｐｉｎ構造より逆回復電流減少率ｄＩR ／ｄｔを小さくすることができる。つまり、ソフト・リカバリー特性とすることができる。
【０００７】
図１９は、特開平７−２３５６８３号公報に開示された半導体装置の断面構造である。図１７のｐ⁺アノード層５３を複数個からなるｐ⁺層５３ａを形成し、このｐ⁺層５３ａを横方向で接するようにしたものである。図１８の重なる箇所を無くすることで、ソフト・リカバリー特性の改善を図っている。
さらに、マージド・ｐｉｎ／ショットキー・ダイオード（Ｍｅｒｇｅｄｐｉｎ／ＳｃｈｏｔｔｋｙＤｉｏｄｅ）（以下「ＭＰＳダイオード」と略称、米国特許第４，６４１，１７４号明細書参照）といった、少数キャリアの注入効率を下げて逆回復特性を向上する構造も開発されている。
【０００８】
図２０は、ＭＰＳダイオードの断面図である。この図において、高比抵抗のｎ^-ドリフト層５１の一方の面に、ｎ⁺カソード層５２が形成されており、カソード電極５５にコンタクトしている。さらに、ｎ^-ドリフト層５１の一方の面の一部には、ｐ⁺アノード層５３が形成されており、このｐ⁺アノード層５３はアノード電極５６にコンタクトしている。また、このｐ⁺アノード層５３に並列に、ｎ^-ドリフト層５１とアノード電極５６とがショットキー接合６０を形成している。このショットキー接合６０を形成することで、逆回復特性の改善を図っている。しかし、アノード電極５６に純Ａｌを用いた場合には、このショットキー接合は、Ａｌの仕事関数で決まるショットキーバリアができる。このバリア高さは高くないために、漏れ電流が大きい。
【０００９】
図２１は、ＳＦＤダイオードの断面図である。アノード電極５６をＳｉを微量に含んだＡｌ膜、つまり、Ａｌ−Ｓｉ膜で形成することで、ｎ^-ドリフト層５１の表面に極めて薄いｐ^-層を形成し、このｐ^-層を含むようにショットキー接合が形成されている。このショットキーバリア高さはＭＰＳダイオードと比べて高くなり、漏れ電流の低減と逆回復特性の改善を図ることができる。
【００１０】
【発明が解決しようとする課題】
しかし、ＩＧＢＴの諸特性が改善され、高耐圧化が進につれて、このＩＧＢＴの還流ダイオードとして用いられるダイオードの逆回復特性の改善、つまり、逆回復損失の低減、逆回復電流の低減、逆回復電荷の低減、逆回復時間の低減およびソフトリカバリ化が益々強く求められ、また、同時に、静特性である逆漏れ電流の低減、オン電圧の低減なども強く求められている。
【００１１】
前記の図２０の半導体装置では、逆回復特性は向上するものの、ショットキー接合６０での漏れ電流が大きくなる。
また、前記の図１８の半導体装置では、横方向拡散領域が重なり合うことで、逆回復特性と漏れ電流を改善している。しかし、重なり具合が大きくになるにつれて、重なり合う領域の濃度は、指数関数的に増加し、それに応じて、正孔の注入が増加して蓄積キャリアが増えるため、逆回復電流は、重なり合う濃度に大きく影響を受け、この濃度が増加すると著しく大きくなる。また、このように、重なり合う濃度が大きくなると、逆回復電流の減少率（急峻さ）が大きくなり、低電流逆回復時に電流波形が振動するリンギング現象が起こる。
【００１２】
また、図１９に示す、特開平７−２３５６８３号公報に開示された構造で、ｐ⁺層５３ａ同士が表面で接する構造の場合でも、表面濃度が高い垂直拡散領域６１の割合が大きい場合には、リンギング現象が起こる。
一方、逆回復特性の改善とリンギング現象の抑制に有効な、図２１に示されるＳＦＤダイオードでは、ｐ^-層６３を含むショットキー接合の厚さが１２ｎｍ程度と極めて浅いため、アセンブリでのワイヤボンディングの際に半導体表層に入るボンディングダメージのスケールがそのオーダーより深いと、漏れ電流が増加する。
【００１３】
つぎに、漏れ電流について説明する。ショットキー接合に起因する漏れ電流は、十分に逆バイアス電圧が低い場合には、次式で与えられる。
Ｊｓ＝ＡＴ²ｅｘｐ（−ｑφ_B／ｋＴ）
Ｊｓは飽和電流密度、Ａは定数、Ｔは絶対温度、ｑは電荷、φ_Bはショットキーバリア高さ、ｋはボルツマン定数である。
【００１４】
従って、バリア高さφ_Bがｐｎ接合程度（約０．９５ｅＶ程度）であれば漏れ電流は十分ｐｎ接合並となる。
図２２は、各構造の電子エネルギー図であり、同図（ａ）は図２０のＭＰＳダイオードのショットキー接合箇所の場合、同図（ｂ）は図２１のＳＦＤダイオードのｐ^-層を含むショットキー接合箇所の場合、同図（ｃ）は、図１９のｐｎ接合ダイオードのｐ層が接している箇所のそれぞれの電子エネルギー図である。電子エネルギーは伝導帯の電子エネルギーを示す。
【００１５】
同図（ａ）では、エネルギーバンドは公知であり、漏れ電流は金属（純アルミニウムなど）のバリア高さで決まる。よって逆バイアス時の鏡像効果により、バリアが低下し、ｐｎ接合よりは、漏れ電流の増加につながる。
同図（ｂ）では、表層にｐ^-層を浅く形成し、実効的なバリア高さＥ３を大きくきる。このため、理論的には漏れ電流がＭＰＳよりも低く抑えられる。しかし、実際は、そのｐ^-層厚さＷ６が１２ｎｍ程度と極めて浅く、ボンディングダメージがそれより深ければ漏れ電流がその部分から増加する。
【００１６】
同図（ｃ）では、ｐ層が接した場合は、ｐ層の横方向拡散領域での不純物濃度が基板濃度程度に低いため、同図（ａ）と同様のショットキー接合が形成されている。このショットキー接合があるために、上式で与えられる漏れ電流Ｊｓが、ｐｎ接合がフラットな場合よりも幾分大きくなるが、図２１のＳＦＤダイオードと比べると、ｎ^-ドリフト層５１が露出していないため、ボンディングダメージの影響が大幅に少なくなり、漏れ電流は低くなる。
【００１７】
この発明の目的は、前記の課題を解決して、漏れ電流の低下と、逆回復特性の改善とリンギング現象が起こる電圧の低下を防止することができる半導体装置を提供することにある。
【００１８】
【課題を解決するための手段】
前記の目的を達成するために、（１）シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で前記開口部外に形成され、互いに前記半導体基板表面で接する第２領域で構成される半導体装置において、前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下となる構成とする。（２）シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で開口部外に形成される第２領域で構成され、該第２領域が、互いに表面層で重なり合う第３領域を有する半導体装置において、前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であり、前記第３領域の最高濃度が、第１導電型半導体基板の１倍以上で１０倍以下となる構成とする。（３）シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で開口部外に形成される第２領域で構成され、該第２領域が、互いに表面層で重なり合う第３領域を有する半導体装置において、前記第２導電型拡散領域の最高不純物濃度箇所が、前記半導体基板の内部にあり、前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であり、前記第３領域の最高濃度が、第１導電型半導体基板の１倍以上で１０倍以下である構成とする。（４）（１）、（２）、（３）の半導体装置において、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、２０％以下であるとさらによい。（５）前記第１領域の表面の幅が、４μｍ以下であるとよい。（６）前記第１領域の表面の幅が、１μｍ以下であるとさらによい。（７）（１）から（６）の半導体装置の製造方法において、イオン注入および熱拡散で、前記第１領域および第２領域を形成する工程と、スパッタリングないし真空蒸着にて前記金属膜を形成する工程と、少なくとも水素を含む雰囲気で熱処理を施すことで前記第４領域を形成する工程とを含む製造方法とする。（８）（７）の前記第４領域を形成するときの熱処理の温度が、３５０℃以上で、５００℃以下であるとよい。（９）（７）、（８）の前記金属膜が、前記半導体基板の半導体元素を含むアルミニウムであるとよい。
【００１９】
前記のように、表面にＡｌ−Ｓｉ金属（Ｓｉ含有率５％以内）を主体とする金属層をスパッタリングなどで形成し、水素などを含む雰囲気中で３５０℃以上５００℃以下の温度で熱処理することで、半導体基板の表面にごく浅いｐ^-層を形成し、前記の第２領域と、このｐ^-層で、ショットキーバリア高さが高いショットキー接合が形成される。このｐ^-層を含むショットキー接合により、漏れ電流の低下と、逆回復特性の改善とリンギング現象が起こる電圧の低下を防止することができる。
【００２０】
【発明の実施の形態】
この発明の要点について説明する。
図１３は、ｎ型の半導体基板２１上に、選択的にｐ層２２を形成し、表面に導電膜２３を形成した場合の断面図である。
ｐ層２２をイオン注入と熱拡散で形成すると、イオン注入された箇所から熱拡散で、横方向（Ｘ方向）へも拡散される。Ｉ部は、イオン注入時のマスク開口部、II部は横方向拡散領域、III 部はｎ半導体基板である。このｐ層２２を形成した後で、表面に導電膜２３を形成する。
【００２１】
図１４は、横方向拡散した場合の半導体基板表面での濃度分布図である。横方向の拡散深さは、垂直方向拡散深さ（Ｘｊ）に対して０．８倍程度であり、III 部に近づくにつれて濃度は低下する。
ここで、導電膜２３は、ｐ型アクセプタとなる元素、例えばＡｌと、半導体基板（ｎ^-シリコン層２１）の元素、例えばＳｉを含む金属、すなわちＡｌ−３％ＳｉもしくはＡｌ−３％Ｓｉ−０．５％Ｃｕ等をスパッタリングや真空蒸着して形成する。その後、水素や窒素雰囲気にて熱処理をする。例えばＲｅｉｔｈら〔４〕の文献等で開示されているように、Ｓｉを含むＡｌ金属でショットキーバリアを形成すると、表層にごく浅いｐ^-層を含むショットキー接合２４を形成することができ、Ａｌのみよりもバリアが高くできる。これは、Ａｌ−Ｓｉ金属がＳｉを数％含んでいるため、熱処理時にＳｉ表層にｐ^-層のエピタキシャル再成長層が形成できて、その層内にＡｌをアクセプタとして含んでいるためである。熱処理温度をあげると、再成長層の厚さが増加するので、実効的なショットキーバリア高さ（ｐ^-層を含むショットキー接合のバリア高さ）もそれに伴い増加する。
【００２２】
発明者らは、図１５のように、実験にて実際にバリア高さが３５０℃以上５００℃以下で増加することを確認した。
さらに、導電膜２３を形成するＡｌ−Ｓｉ金属膜を王水等で除去し、Ｓｉ表面をＳＩＭＳ等で分析したところ、文献〔４〕にあるように、表面には約１２ｎｍの厚さでエピタキシャルなＳｉの再成長層が形成され、それが約１０¹⁷ｃｍ^-3のＡｌ（アクセプタ）を含むｐ^-層を含むショットキー接合２４となっていることを確認した。このことは、図１４のｐ層２２の拡散プロフィルにおいて、濃度が１０¹⁷ｃｍ^-3程度までは、ｐ^-層を含むショットキー接合２４が形成され、ショットキーバリア高さが高くなることを意味する。
【００２３】
図１６は、図１３のようにｐ層２２を形成したｎ^-シリコン基板２１の表面にＡｌ−Ｓｉ膜を形成した場合の電子エネルギー図である。このエネルギー図は伝導帯のエネルギー図であり、図１３のＹ方向（Ｙ１、Ｙ２、Ｙ３方向）でのエネルギー図である。点線は純Ａｌでのショットキーバリアである。
ｐ型不純物濃度が高いＩ部は、ｐｎ接合によるバリア（バリア高さＥ１）はある。ｐ型不純物濃度が低いII部は、ｐｎ接合によるバリアと、界面では濃度の低いｐ層とＡｌ−Ｓｉ膜とのバリア（ｐ^-層２４を含むショットキー接合）が加わったバリア（バリア高さはＥ２）が形成される。ｐ層２２が形成されないIII 部は、ショットキーバリアに、Ａｌ−Ｓｉ膜により形成されたｐ^-層２４によるバリアが加わったバリア（バリア高さＥ３）となる。このバリア幅Ｗ５は１２ｎｍ程度と極めて狭い。
【００２４】
これらのバリア高さはＥ１＞Ｅ２＞Ｅ３となる。また、点線は、純Ａｌ膜でショットキー接合が形成されたときのエネルギー図を示している。
この発明のポイントは、前記の横方向拡散領域であるII部上に、半導体基板であるｎ^-シリコン基板２１の不純物（この場合は、Ｓｉ）を数％と微量に含むＡｌ膜の導電膜２３形成することで、界面にｐ^-層２４を含むショットキー接合を形成し、このｐ^-層を含むショットキー接合２４とｐ層２２を主に利用して、ボンディングダメージの影響を抑え、さらに、ＳＦＤダイオードと比べて漏れ電流の低下を図り、且つ、ＳＦＤダイオード並の逆回復特性の改善とリンギング現象が発生する電圧の低下の抑制も図っている点である。
【００２５】
つぎに、具体的な実施例について説明する。以下の説明では第１導電型をｎ型、第２導電型をｐ型として説明するが、逆としても構わない。
図１は、この発明の第１実施例の半導体装置の要部断面図である。リンをドープした７０Ω・ｃｍで１３０μｍ厚のｎ型半導体基板１００の一方の主面の表面層に、ｎカソード層２を形成し、他方の主面の表面層に、多数の開口部３ｃを有するレジスト１１をマスクにイオン注入によりｐ型の不純物を注入し、その後の熱拡散により、垂直拡散深さＸｊが２．５μｍであるｐ層３ａを横方向で接するように形成する。この横方向拡散領域を３ｂとする。この横方向で接したｐ層３ａ全体がｐアノード層３となる。前記のｎカソード層２上にカソード電極５を形成し、ｐアノード層３上に、Ａｌ−Ｓｉ膜（Ａｌ−３％Ｓｉ膜またはＡｌ−３％Ｓｉ−０．５％Ｃｕ膜）をスパッタもしくは真空蒸着し、水素等を含む雰囲気で４８０℃の温度で熱処理してアノード電極６を形成する。この熱処理温度は３５０℃から５００℃の範囲とする。
【００２６】
ｎカソード層２とｎアノード層３に挟まれたｎ型半導体基板がｎ^-ドリフト層１となる。
前記のイオン注入するマスクの開口幅Ｗｐを１μｍ以下として、アノード電極６に接する横方向拡散領域３ｂの全接触に対する割合を８０％以上、つまり、イオン注入マスクの開口部１２の割合を２０％以下とする。また、ｐアノード層３の横方向拡散領域３ｂ上に、前記のＡｌ−Ｓｉ膜を、被覆し、３５０℃から５００℃の温度範囲で熱処理することで、図１３で示したようにｐ^-層を含むショットキー接合２４が、横方向拡散領域３ｂの濃度の低い箇所（横方向拡散領域３ｂの一部）で出来て、逆回復特性の改善とリンギングが発生する電圧の低下を抑制することができる。また、ｐ層３ａが接しているために、図２１のＳＦＤダイオードと比べると、ワイヤボンディングによるダメージの影響が受け難く、漏れ電流をｐｎ接合並に低下させることができる。
【００２７】
また、前記の開口部１２の割合が５０％を超すと、ｐ^-層を含むショットキー接合２４の割合が小さくなり、前記した効果は小さくなる。また、Ｗｐが４μｍを超すと、やはり、ｐ^-層を含むショットキー接合２４の割合が小さくなり、前記した効果は小さくなる。
このようにして製作した半導体装置にライフタイムキラーを導入すると、一層の逆回復特性の改善やリンギング発生電圧の低下の防止を図ることができる。このライフタイムキラーの導入箇所はｐアノード層３近傍のｎ^-ドリフト層１や、開口部１２直下のｎ^-ドリフト層１全域が効果的である。
【００２８】
図２は、図１のレジストの開口幅Ｗｐと、逆回復電流減少率ｄｉＲ／ｄｔおよび漏れ電流の特性の関係を示した図である。
図３は、図２のデータを得るための開口幅Ｗｐと全表面に対する開口部の割合と、これと裏腹になる横方向拡散領域の割合を示した図である。ここでは、垂直拡散深さＸｊを２．５μｍとした。Ｗｐが４μｍの場合は、接合深さが２．５μｍのため横方向拡散は２μｍであり、セルピッチは８μｍ、したがってＷｐの割合は５０％である。同様にＷｐが１μｍの場合は、セルピッチは５μｍ、Ｗｐの割合は２０％である。
【００２９】
図２より、開口幅Ｗｐの大きさによらず、漏れ電流はほとんど従来品と変わらない。一方逆回復電流減少率ｄｉR ／ｄｔは、Ｗｐが４μｍ以下で従来品よりも小さくなり、特に１μｍ以下では十分低減できていることが判る。これは、横方向拡散の接する領域が、ｐ層３ａの濃度がｎ半導体基板１００の濃度と同じオーダーで低いため、図１３のｐ^-層を含むショットキー接合２４となっていることと、開口部３ｃのアノード電極と接触する全面積に対する割合が２０％以下（言い換えると、横方向拡散領域３ｂのアノード電極と接触する全面積に対する割合（マスク幅Ｗの割合）が８０％以上）と十分小さくできているために、少数キャリア（ホール）の順バイアス時の注入が低く抑えられ、その結果ソフトリカバリーとなるためである。
【００３０】
図４は、隣り合う垂直拡散領域の間隔Ｗｓと漏れ電流不良率の関係を示す図である。この図は、アノード電極６をＡｌ−３％Ｓｉとした場合と純Ａｌとした場合で、４００μｍ径ワイヤボンディング後の漏れ電流の不良率（ここでは便宜的に、１２００Ｖで０．１ｍＡ／ｃｍ² 以上の電流を示したチップ数の割合）を示したものである。各条件１５０チップ程実施した。横軸は、隣り合う垂直拡散部分の間隔Ｗｓで、Ｗｐは１μｍに固定した。Ｗｓが０μｍのところは、従来型ｐｉｎダイオード（活性部で一様なｐｎ接合）を示した。Ｗｓが１．６Ｘｊ（Ｘｊ：接合深さ）のときは、図１のように、隣り合う横方向拡散が丁度表面で接っしており、漏れ電流不良率は大幅に低減し、従来型ｐｉｎダイオードと同レベルとなる。
【００３１】
また、Ｗｓが１．６Ｘｊより小さいときは、後述する図９〜図１２で示すように、ｐ層３ａが重なる場合である。この図４から、Ｗｓ≦１．６Ｘｊの領域で、且つ、アノード電極６にＡｌ−３％Ｓｉを用いると漏れ電流不良率が大幅に低減し、従来型ｐｉｎと同等レベルまで漏れ不良を抑えることができる。
また、熱処理温度を４８０℃とすることで、漏れ電流不良率を３８０℃より低減できる。
【００３２】
図５から図８は、図１の半導体装置の製造工程であり、工程順に示した要部工程断面図である。
ｎ型半導体基板１００の一方の主面の表面層にｎカソード層２を形成し、他方の主面にはレジスト１１を被覆し、フォトリソグラフィーで開口部１２を形成する。隣り合う開口部１２の間隔をマスク幅Ｗとする。アノード電極６と接触する全面積に対する開口部１２の面積の割合を５０％以下とする。好ましくは２０％以下がよい（図５）。
【００３３】
つぎに、開口部１２からｐ型不純物１４のイオン注入１３を行う（図６）。
つぎに、熱処理して、ｐ層３ａが接するようにｐアノード層３を形成する。このときの垂直方向の拡散深さをＸ_j、横方向拡散深さをＡとすると、Ａ＝０．８Ｘ_jとなる（図７）。
つぎに、ｎカソード層２上にカソード電極２を形成し、ｐアノード層３上にアノード電極６を形成する。このアノード電極６は、Ａｌ−Ｓｉ膜（Ａｌ−３％Ｓｉ膜またはＡｌ−３％Ｓｉ−０．５％Ｃｕ膜）をスパッタもしくは真空蒸着し、水素等を含む雰囲気で３５０℃から５００℃の範囲の温度で熱処理する。この熱処理で、ｐアノード層３の表面層にはエピタキシャル再結晶層が形成され、ｐ^-層を含むショットキー接合２４が形成される（図８）。
【００３４】
図９は、この発明の第２実施例の半導体装置の要部断面図である。図１との違いは、横方向拡散領域が重なっている点である。アノード電極６にＡｌ−Ｓｉ膜を用い、アノード電極６に接する横方向拡散領域の割合を８０％以上（開口部の割合を２０％以下）とすることで、広い領域にｐ^-層を含むショットキー接合（エピタキシャル再結晶層の一部）が形成される。また、重なり箇所４の最高の濃度箇所７の濃度を、ｎ^-ドリフト層１の濃度の１倍から１０倍とすることで、このｐ^-層を含むショットキー接合２４の効果と合わせて、逆回復特性の改善とリンギングが発生する電圧（これをリンギング発生電圧という）の低下を抑制することができる。
【００３５】
また、漏れ電流不良率は図４で示したように大幅に低減し、従来型ｐｉｎダイオード並となる。
図１０は、図９の半導体装置で、重なり箇所の最高の濃度（アクセプタ濃度Ｎ_A) と逆回復電流の関係を示す。図では、縦軸を、逆回復電流密度ＪRPと、逆回復過程に入る直前の順電流密度ＪF の比で示す。
【００３６】
重なり箇所４の最高の濃度（アクセプタ濃度Ｎ_A) が、ｎ型半導体基板１００の濃度（ｎ^-ドリフト層１の濃度：ドナー濃度Ｎ_D）の１０倍を超すと、急激に逆回復電流が大きくなる。これは、正孔の注入が増加して蓄積キャリアが急増するためである。そのため、重なり箇所４の最高の濃度は、ｎ型半導体基板１００の濃度の１倍から１０倍の範囲がよい。
【００３７】
図１１は、この発明の第３実施例の半導体装置の要部断面図である。
図９との違いは、ｐ型不純物を注入深さＬp （イオンの平均飛程）でイオン注入し、その後、熱拡散して互いに横方向で重なるように形成される点である。アノード電極６にＡｌ−Ｓｉ膜を用い、アノード電極に接する横方向拡散領域の全接触に対する割合を８０％以上とし、表面の不純物濃度を低下させることで、図９より広い領域にｐ^-層を含むショットキー接合（エピタキシャル再結晶層の一部）が形成される。また、重なり箇所４の最高の濃度箇所７の濃度を、ｎ^-ドリフト層１の濃度の１倍から１０倍とすることで、ｐ^-層を含むショットキー接合２４の効果と合わせて、逆回復特性の改善とリンギングが発生する電圧の低下を抑制することができる。
【００３８】
この場合も、漏れ電流不良率は大幅に低減し、従来型ｐｉｎダイオード並となる。
図１２は、この発明の第４実施例の半導体装置の要部断面図である。
図１１との違いは、イオン注入の深さＬp を深くし、表面層にｐ⁺層３ａが重ならない箇所が生じるようにする点である。この重ならない箇所はｎ^-層８である。アノード電極６にＡｌ−Ｓｉ膜を用い、アノード電極に接する横方向拡散領域の割合を８０％以上とし、さらに前記のｎ^-層８を加えた領域にも、Ａｌ−Ｓｉ膜の熱処理により、ｐ^-層を含むショットキー接合２４が形成されるため、図１１より広い範囲にｐ^-層を含むるショットキー接合２４が形成される。
【００３９】
また、重なり箇所４の最高の濃度箇所７の濃度を、ｎ^-ドリフト層１の濃度の１倍以上で、１０倍以下とすることで、前記のショットキー接合の効果と合わせて、逆回復特性の一層の改善とリンギングが発生する電圧の低下を抑制することができる。
尚、ｎ^-層８の平面パターンはストライプでも円形や多角形の島状であっても構わない。
【００４０】
この場合も、漏れ電流不良率は大幅に低減し、従来型ｐｉｎダイオード並となる。
【００４１】
【発明の効果】
この発明により、漏れ電流の低下と、逆回復特性の改善とリンギング現象が起こる電圧の低下を防止することができる。
また、この半導体素子を用いることで、電気的損失および放射電磁ノイズの低い、環境問題を考慮したＩＧＢＴモジュール、ＩＰＭの提供が可能となる。
参考文献
[1] B.J.Baliga, "The Pinch Rectifier," IEEE Electron. Dev. Lett., ED-5, pp194, 1984.
[2] M. Mori, et. al., "A Novel Soft and Fast Recovery Diode (SFD) with Thin P-layer Formed by Al-Si Electrode," Proceedings of ISPSD'91, pp113-117, 1991.
[3] 特願2000-311442
[4] T. M. Reith and J. D. Schick, "The electrical effect on Schottky barrier diodes of Si crystallization from Al-Si metal films," Appl. Phys. Lett., 25, 9, pp524-526, 1974.
[5] S. M. Sze, Physics of Semiconductor Devices
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の要部断面図
【図２】図１のレジストの開口幅Ｗｐと、逆回復電流減少率ｄｉＲ／ｄｔおよび漏れ電流の特性の関係を示した図
【図３】図２のデータを得るための開口幅Ｗｐと全表面に対する開口部の割合と、これと裏腹になる横方向拡散領域の割合を示した図
【図４】隣り合う垂直拡散領域の間隔Ｗｓと漏れ電流不良率の関係を示す図
【図５】図１の半導体装置の要部工程断面図
【図６】図５に続く、図１の半導体装置の要部工程断面図
【図７】図６に続く、図１の半導体装置の要部工程断面図
【図８】図７に続く、図１の半導体装置の要部工程断面図
【図９】この発明の第２実施例の半導体装置の要部断面図
【図１０】図９の半導体装置で、重なり箇所の最高の濃度（アクセプタ濃度Ｎ_A) と逆回復電流の関係を示す図
【図１１】この発明の第３実施例の半導体装置の要部断面図
【図１２】この発明の第４実施例の半導体装置の要部断面図
【図１３】この発明の要点を説明する断面図
【図１４】横方向拡散した場合の半導体基板表面での濃度分布図
【図１５】熱処理温度とショットキーバイリア高さの関係を示す図
【図１６】図１３のＹ方向での電子エネルギー図
【図１７】従来型ｐｉｎダイオードの断面図
【図１８】特開平７−３７８９５号公報に開示された半導体装置の断面構造図
【図１９】特開平７−２３５６８３号公報に開示された半導体装置の断面構造図
【図２０】ＭＰＳダイオードの断面図
【図２１】ＳＦＤダイオードの断面図
【図２２】各構造の電子エネルギー図であり、（ａ）は図２０のＭＰＳダイオードのショットキー接合箇所の場合、（ｂ）は図２１のＳＦＤダイオードのｐ^-層を含むショットクー接合箇所の場合、（ｃ）は、図１９のｐｎ接合ダイオードのｐ層が接している場合の図
【符号の説明】
１ｎ^-ドリフト層
２ｎカソード層
３ｐアノード層
３ａｐ層
３ｂ横方向拡散領域
４重なり箇所
５カソード電極
６アノード電極
７最高の濃度箇所
８ｎ^-層
１１レジスト
１２開口部
１３イオン注入
１４ｐ型不純物
２１ｎ^-シリコン基板
２２ｐ層
２３導電膜
２４ｐ^-層を含むショットキー接合
１００ｎ型半導体基板
Ｗマスク幅
Ｗｐ開口幅
Ｗｓ隣り合う垂直方向拡散領域の間隔
Ｌp 注入深さ（イオンの平均飛程）
Ｘj 垂直方向の拡散深さ
Ａ横方向の拡散深さ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device such as a power semiconductor rectifier.
[0002]
[Prior art]
Currently, power semiconductor rectifiers (diodes) are used in various applications including inverters, and their application range is wide from a small / medium capacity with a withstand voltage of 600 V or less to a large capacity of 2.5 kV or more. In recent years, a switching element that can operate at a low loss and a high frequency has been developed and put into practical use in a high withstand voltage and large capacity application represented by an IGBT. In particular, in the large capacity field, replacement of GTO (Gate Turn-Off Thyristor) with IGBT (Insulated Gate Bipolar Transistor) is in progress. Accordingly, diodes are also required to have high-speed recovery characteristics capable of low loss and high frequency operation in similar applications. Further, in recent years, soft recovery characteristics have been required to reduce EMI noise (electromagnetic noise) during operation of a diode in power electronics equipment.
[0003]
A pin diode, which is a representative example of a power semiconductor rectifying device, is in contact with an anode electrode. ⁺ N in contact with the anode layer and the cathode electrode ⁺ In order to ensure a high breakdown voltage between the cathode layer and the specific resistance n higher than both layers ^- This rectifier element has a structure having a drift layer (i layer) and is widely used at present.
FIG. 17 is a cross-sectional view of such a conventional pin diode. In this figure, high resistivity n ^- On one side of the drift layer 51, n ⁺ A cathode layer 52 is formed and is in contact with the cathode electrode 55. And n ^- On the surface of the drift layer 51, p ⁺ An anode layer 53 is formed, and this p ⁺ The anode layer 53 is in contact with the anode electrode 56.
[0004]
When the diode switches from the on state to the off state (during reverse recovery), a transiently large reverse current flows through the diode. This is called reverse recovery current. At this time, a larger electric loss is generated in the diode than in a steady state. It is strongly required for the characteristics of the diode to reduce this loss.
Further, at this time, a higher electrical duty is generated in the diode than in the steady state. Increasing the steady-state current flowing through the diode or increasing the blocking voltage increases this electrical duty, which can destroy the diode. In order to guarantee high reliability in a diode for power use, it is strongly required to make the reverse recovery tolerance much higher than the rating.
[0005]
Further, when the decrease rate (steepness) of the reverse recovery current increases, the voltage causing the so-called ringing phenomenon that the reverse recovery current oscillates decreases. When this ringing phenomenon appears, electromagnetic noise is emitted. Therefore, it is important to take measures to prevent this ringing phenomenon.
Currently, minority carrier lifetime control using heavy metal diffusion, electron beam irradiation, or the like is widely applied as a measure for improving reverse recovery characteristics and withstand capability of pin diodes. In other words, by reducing the lifetime, the total carrier concentration in the steady state is reduced, so that the carrier concentration expelled by the spread of the space charge region during reverse recovery decreases, and the reverse recovery time, reverse recovery peak current, The recovery charge can be reduced. In addition, the electric field strength during reverse recovery due to the holes passing through the space charge region is also mitigated by the decrease in the hole concentration, so that the electrical duty is reduced and the reverse recovery tolerance is improved.
[0006]
FIG. 18 shows a cross-sectional structure of a semiconductor device disclosed in Japanese Patent Laid-Open No. 7-37895. p ⁺ The anode layer 53 is formed of a plurality of p ⁺ This p is formed by layer 53a. ⁺ The layers 53a are overlapped in the horizontal direction.
P overlap point 54 ⁺ By making it smaller than the diffusion depth Xj of the layer 53a, the reverse recovery current reduction rate dIR / dt can be made smaller than that of the pin structure. That is, soft recovery characteristics can be obtained.
[0007]
FIG. 19 shows a cross-sectional structure of a semiconductor device disclosed in Japanese Patent Laid-Open No. 7-235683. P in FIG. ⁺ P consisting of a plurality of anode layers 53 ⁺ Layer 53a is formed and this p ⁺ The layer 53a is in contact with the lateral direction. The soft recovery characteristics are improved by eliminating the overlapping portion in FIG.
In addition, a merged pin / Schottky diode (hereinafter abbreviated as “MPS diode”, see US Pat. No. 4,641,174) reduces the minority carrier injection efficiency and reverses it. Structures that improve recovery characteristics have also been developed.
[0008]
FIG. 20 is a cross-sectional view of an MPS diode. In this figure, high resistivity n ^- On one side of the drift layer 51, n ⁺ A cathode layer 52 is formed and is in contact with the cathode electrode 55. And n ^- A part of one surface of the drift layer 51 has p ⁺ An anode layer 53 is formed, and this p ⁺ The anode layer 53 is in contact with the anode electrode 56. This p ⁺ In parallel with the anode layer 53, n ^- The drift layer 51 and the anode electrode 56 form a Schottky junction 60. By forming this Schottky junction 60, reverse recovery characteristics are improved. However, when pure Al is used for the anode electrode 56, this Schottky junction can form a Schottky barrier determined by the work function of Al. Since this barrier height is not high, the leakage current is large.
[0009]
FIG. 21 is a cross-sectional view of an SFD diode. By forming the anode electrode 56 with an Al film containing a small amount of Si, that is, an Al-Si film, n ^- Extremely thin p on the surface of the drift layer 51 ^- Forming a layer, this p ^- A Schottky junction is formed to include the layers. This Schottky barrier height is higher than that of the MPS diode, and leakage current can be reduced and reverse recovery characteristics can be improved.
[0010]
[Problems to be solved by the invention]
However, as the various characteristics of the IGBT are improved and the withstand voltage is increased, the reverse recovery characteristics of the diode used as the reflux diode of the IGBT are improved, that is, the reverse recovery loss, the reverse recovery current, the reverse recovery charge is improved. Reduction in reverse recovery time and soft recovery are increasingly required, and at the same time, reduction in reverse leakage current and on-voltage, which are static characteristics, are also strongly required.
[0011]
In the semiconductor device of FIG. 20, the reverse recovery characteristic is improved, but the leakage current at the Schottky junction 60 is increased.
In the semiconductor device of FIG. 18, the reverse recovery characteristics and leakage current are improved by overlapping the lateral diffusion regions. However, as the degree of overlap increases, the concentration of the overlapping region increases exponentially, and accordingly, hole injection increases and the number of accumulated carriers increases, so the reverse recovery current increases to the overlapping concentration. Affected and increases significantly as this concentration increases. In addition, as the overlapping concentration increases, the reduction rate (steepness) of the reverse recovery current increases, and a ringing phenomenon in which the current waveform vibrates during low current reverse recovery occurs.
[0012]
Further, in the structure disclosed in Japanese Patent Laid-Open No. 7-235683 shown in FIG. ⁺ Even in the case where the layers 53a are in contact with each other on the surface, a ringing phenomenon occurs when the ratio of the vertical diffusion regions 61 having a high surface concentration is large.
On the other hand, in the SFD diode shown in FIG. 21, which is effective for improving the reverse recovery characteristic and suppressing the ringing phenomenon, ^- Since the thickness of the Schottky junction including the layer 63 is as extremely shallow as about 12 nm, the leakage current increases when the scale of bonding damage entering the semiconductor surface layer during wire bonding in the assembly is deeper than that order.
[0013]
Next, the leakage current will be described. The leakage current caused by the Schottky junction is given by the following equation when the reverse bias voltage is sufficiently low.
Js = AT ² exp (−qφ _B / KT)
Js is saturation current density, A is constant, T is absolute temperature, q is charge, φ _B Is the Schottky barrier height, and k is the Boltzmann constant.
[0014]
Therefore, barrier height φ _B Is about the pn junction (about 0.95 eV), the leakage current is sufficiently equal to the pn junction.
FIG. 22 is an electron energy diagram of each structure. FIG. 22A shows the Schottky junction location of the MPS diode of FIG. 20, and FIG. 22B shows the p-type of the SFD diode of FIG. ^- Shot containing layers Ki In the case of a junction part, FIG. 9C is an electron energy diagram of each part where the p layer of the pn junction diode of FIG. 19 is in contact. The electron energy indicates the electron energy in the conduction band.
[0015]
In FIG. 6A, the energy band is known, and the leakage current is determined by the barrier height of the metal (pure aluminum or the like). Therefore, the mirror image effect at the time of reverse bias lowers the barrier, leading to an increase in leakage current as compared with the pn junction.
In the figure (b), p on the surface layer. ^- The layer is formed shallowly and the effective barrier height E3 can be increased. For this reason, theoretically, the leakage current is suppressed to be lower than that of MPS. But in fact, p ^- If the layer thickness W6 is as shallow as about 12 nm and the bonding damage is deeper than that, the leakage current increases from that portion.
[0016]
In FIG. 6C, when the p layer is in contact, the impurity concentration in the lateral diffusion region of the p layer is as low as the substrate concentration, so that the same Schottky junction as in FIG. . Because of this Schottky junction, the leakage current Js given by the above equation is somewhat larger than when the pn junction is flat, but when compared to the SFD diode of FIG. ^- Since the drift layer 51 is not exposed, the influence of bonding damage is greatly reduced and the leakage current is reduced.
[0017]
An object of the present invention is to provide a semiconductor device that solves the above-described problems and can prevent a decrease in leakage current, an improvement in reverse recovery characteristics, and a decrease in voltage that causes a ringing phenomenon.
[0018]
[Means for Solving the Problems]
In order to achieve the above object, (1) Contains silicon A second conductivity type diffusion region is formed in the surface layer of the first conductivity type semiconductor substrate through a plurality of openings, and the second conductivity type diffusion region is formed immediately below the opening by vertical diffusion. In a semiconductor device comprising a region and a second region formed outside the opening by lateral diffusion and in contact with each other on the surface of the semiconductor substrate, at least on the semiconductor substrate, silicon And a metal composed of an element having the second conductivity type in the semiconductor substrate film A fourth region serving as a Schottky junction including a semiconductor layer of a second conductivity type is formed on the surface layer of the semiconductor substrate in contact with the metal film, and the area of the surface of the first region is the metal The total area where the film and the semiconductor substrate are in contact with each other is 50% or less. (2) Contains silicon A second conductivity type diffusion region is formed in the surface layer of the first conductivity type semiconductor substrate through a plurality of openings, and the second conductivity type diffusion region is formed immediately below the opening by vertical diffusion. In a semiconductor device having a region and a second region formed outside the opening by lateral diffusion, the second region overlapping with each other in a surface layer, at least on the semiconductor substrate, silicon And a metal composed of an element having the second conductivity type in the semiconductor substrate film A fourth region serving as a Schottky junction including a semiconductor layer of a second conductivity type is formed on the surface layer of the semiconductor substrate in contact with the metal film, and the area of the surface of the first region is the metal 50% or less with respect to the total area where the film is in contact with the semiconductor substrate The maximum concentration of the third region is 1 to 10 times that of the first conductivity type semiconductor substrate. The configuration is as follows. (3) Contains silicon A second conductivity type diffusion region is formed in the surface layer of the first conductivity type semiconductor substrate through a plurality of openings, and the second conductivity type diffusion region is formed immediately below the opening by vertical diffusion. A semiconductor device having a region and a second region formed outside the opening by lateral diffusion, wherein the second region has a third region overlapping each other in a surface layer; The impurity concentration portion is inside the semiconductor substrate, and at least on the semiconductor substrate silicon And a metal composed of an element having the second conductivity type in the semiconductor substrate film And a fourth region serving as a Schottky junction including the semiconductor layer of the second conductivity type is formed on the surface layer of the semiconductor substrate in contact with the metal film. The area of the surface of the first region is 50% or less with respect to the total area where the metal film and the semiconductor substrate are in contact, and the highest concentration of the third region is the first conductivity type semiconductor substrate. 1 times or more and 10 times or less The configuration is as follows. (4 ) ( In the semiconductor devices of 1), (2), and (3), the surface area of the first region is 20% or less with respect to the total area where the metal film and the semiconductor substrate are in contact with each other. Good. ( 5 ) The width of the surface of the first region is preferably 4 μm or less. ( 6 ) The width of the surface of the first region is 1 μm or less When Even better. ( 7 ) (1) to ( 6 In the method of manufacturing a semiconductor device of FIG. Above In the step of forming the first region and the second region, and by sputtering or vacuum deposition Above metal film And a heat treatment in an atmosphere containing at least hydrogen. Above Forming the fourth region. ( 8 ) ( 7 )of Above The temperature of the heat treatment for forming the fourth region is preferably 350 ° C. or higher and 500 ° C. or lower. ( 9 ) (7), ( 8 )of Above metal film Is preferably aluminum containing a semiconductor element of the semiconductor substrate.
[0019]
As described above, a metal layer mainly composed of Al—Si metal (within 5% of Si content) is formed on the surface by sputtering or the like, and heat-treated at a temperature of 350 ° C. to 500 ° C. in an atmosphere containing hydrogen. P is very shallow on the surface of the semiconductor substrate. ^- Forming a layer, said second region and this p ^- In the layer, a Schottky junction having a high Schottky barrier height is formed. This p ^- A Schottky junction including a layer can prevent a decrease in leakage current, an improvement in reverse recovery characteristics, and a decrease in voltage at which ringing occurs.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
The main points of the present invention will be described.
FIG. 13 is a cross-sectional view in the case where the p layer 22 is selectively formed on the n-type semiconductor substrate 21 and the conductive film 23 is formed on the surface.
When the p layer 22 is formed by ion implantation and thermal diffusion, it is diffused in the lateral direction (X direction) by thermal diffusion from the ion-implanted portion. Part I is a mask opening during ion implantation, part II is a lateral diffusion region, and part III is an n semiconductor substrate. After the p layer 22 is formed, a conductive film 23 is formed on the surface.
[0021]
FIG. 14 is a concentration distribution diagram on the surface of the semiconductor substrate when laterally diffused. The lateral diffusion depth is about 0.8 times the vertical diffusion depth (Xj), and the concentration decreases as it approaches part III.
Here, the conductive film 23 includes an element that becomes a p-type acceptor, such as Al, and a semiconductor substrate (n ^- An element of the silicon layer 21), for example, a metal containing Si, that is, Al-3% Si or Al-3% Si-0.5% Cu or the like is formed by sputtering or vacuum deposition. Thereafter, heat treatment is performed in a hydrogen or nitrogen atmosphere. For example, as disclosed in the literature of Reith et al. [4], when a Schottky barrier is formed of Al metal containing Si, the surface layer has a very shallow p. ^- A Schottky junction 24 including layers can be formed, and the barrier can be higher than that of Al alone. This is because the Al-Si metal contains a few percent of Si, so the p-type surface of the Si surface layer during the heat treatment. ^- This is because an epitaxial regrowth layer can be formed, and Al is included as an acceptor in the layer. Increasing the heat treatment temperature increases the thickness of the regrowth layer, so the effective Schottky barrier height (p ^- The barrier height of the Schottky junction including the layer) increases accordingly.
[0022]
The inventors confirmed that the barrier height actually increased at 350 ° C. or more and 500 ° C. or less in the experiment as shown in FIG.
Furthermore, when the Al—Si metal film forming the conductive film 23 was removed with aqua regia etc. and the Si surface was analyzed by SIMS etc., the surface was epitaxially formed with a thickness of about 12 nm as described in [4]. A regrown layer of Si is formed, which is approximately 10 ¹⁷ cm ^-3 P containing Al (acceptor) ^- It was confirmed that the Schottky junction 24 including the layer was formed. This means that the concentration is 10 in the diffusion profile of the p-layer 22 in FIG. ¹⁷ cm ^-3 To the extent p ^- This means that the Schottky junction 24 including the layer is formed, and the Schottky barrier height is increased.
[0023]
FIG. 16 shows n in which the p layer 22 is formed as shown in FIG. ^- 4 is an electron energy diagram when an Al—Si film is formed on the surface of a silicon substrate 21. FIG. This energy diagram is an energy diagram of the conduction band, and is an energy diagram in the Y direction (Y1, Y2, Y3 direction) of FIG. The dotted line is a Schottky barrier with pure Al.
The I portion having a high p-type impurity concentration has a barrier (barrier height E1) due to a pn junction. The II part having a low p-type impurity concentration has a barrier formed by a pn junction and a barrier between the p-layer and the Al—Si film having a low concentration at the interface (p ^- A barrier (the barrier height is E2) to which the Schottky junction including the layer 24 is added is formed. The portion III where the p layer 22 is not formed is a p-layer formed of an Al-Si film on the Schottky barrier. ^- This is a barrier (barrier height E3) to which a barrier by the layer 24 is added. This barrier width W5 is as narrow as about 12 nm.
[0024]
These barrier heights are E1>E2> E3. A dotted line shows an energy diagram when a Schottky junction is formed with a pure Al film.
The point of this invention is that n is a semiconductor substrate on the II portion which is the lateral diffusion region. ^- By forming a conductive film 23 made of an Al film containing a small amount of impurities (in this case, Si) in the silicon substrate 21, p is formed at the interface. ^- A Schottky junction including layer 24 is formed and this p ^- Mainly using Schottky junction 24 and p layer 22 including layers, the effect of bonding damage is suppressed, leakage current is reduced as compared with SFD diodes, and reverse recovery characteristics similar to SFD diodes are improved. In this way, the voltage drop that causes ringing phenomenon is suppressed.
[0025]
Next, specific examples will be described. In the following description, the first conductivity type is described as n-type and the second conductivity type is defined as p-type.
FIG. 1 is a cross-sectional view of a main part of a semiconductor device according to a first embodiment of the present invention. An n cathode layer 2 is formed on the surface layer of one main surface of an n-type semiconductor substrate 100 of 70 Ω · cm and 130 μm thick doped with phosphorus, and a large number of openings 3c are formed on the surface layer of the other main surface. A p-type impurity is implanted by ion implantation using the resist 11 as a mask, and then a p-layer 3a having a vertical diffusion depth Xj of 2.5 μm is formed in contact with the lateral direction by thermal diffusion. This lateral diffusion region is 3b. The entire p layer 3 a in contact with the lateral direction becomes the p anode layer 3. A cathode electrode 5 is formed on the n cathode layer 2 and an Al-Si film (Al-3% Si film or Al-3% Si-0.5% Cu film) is sputtered on the p-anode layer 3 or The anode 6 is formed by vacuum deposition and heat treatment at 480 ° C. in an atmosphere containing hydrogen or the like. The heat treatment temperature is in the range of 350 ° C to 500 ° C.
[0026]
An n-type semiconductor substrate sandwiched between an n cathode layer 2 and an n anode layer 3 is n ^- It becomes the drift layer 1.
The opening width Wp of the mask for ion implantation is set to 1 μm or less, and the ratio to the total contact of the lateral diffusion region 3b in contact with the anode electrode 6 is 80% or more, that is, the ratio of the opening 12 of the ion implantation mask is 20% or less. And Further, the Al—Si film is coated on the lateral diffusion region 3b of the p anode layer 3, and heat treatment is performed at a temperature range of 350 ° C. to 500 ° C. ^- The Schottky junction 24 including the layer can be formed at a location where the concentration of the lateral diffusion region 3b is low (a part of the lateral diffusion region 3b) to improve the reverse recovery characteristics and suppress the voltage drop that causes ringing. Can do. Further, since the p layer 3a is in contact, it is less susceptible to damage by wire bonding than the SFD diode of FIG. 21, and the leakage current can be reduced to the same level as the pn junction.
[0027]
When the ratio of the opening 12 exceeds 50%, p ^- The ratio of the Schottky junction 24 including the layer is reduced, and the above-described effect is reduced. When Wp exceeds 4 μm, p ^- The ratio of the Schottky junction 24 including the layer is reduced, and the above-described effect is reduced.
If a lifetime killer is introduced into the semiconductor device thus manufactured, it is possible to further improve the reverse recovery characteristic and prevent the ringing voltage from being lowered. This lifetime killer is introduced at n near the p anode layer 3. ^- N immediately below the drift layer 1 and the opening 12 ^- The entire drift layer 1 is effective.
[0028]
FIG. 2 is a graph showing the relationship between the opening width Wp of the resist of FIG. 1, the reverse recovery current reduction rate diR / dt, and the leakage current characteristics.
FIG. 3 is a diagram showing the opening width Wp for obtaining the data of FIG. 2, the ratio of the opening to the entire surface, and the ratio of the lateral diffusion region opposite to this. Here, the vertical diffusion depth Xj is set to 2.5 μm. When Wp is 4 μm, since the junction depth is 2.5 μm, the lateral diffusion is 2 μm, the cell pitch is 8 μm, and the Wp ratio is 50%. Similarly, when Wp is 1 μm, the cell pitch is 5 μm and the ratio of Wp is 20%.
[0029]
From FIG. 2, the leakage current is almost the same as that of the conventional product regardless of the size of the opening width Wp. On the other hand, it can be seen that the reverse recovery current reduction rate diR / dt is smaller than that of the conventional product when Wp is 4 μm or less, and can be sufficiently reduced particularly when it is 1 μm or less. This is because the region in contact with the lateral diffusion is low in the order of the concentration of the p layer 3a in the same order as the concentration of the n semiconductor substrate 100. ^- The ratio of the opening 3c to the total area in contact with the anode electrode is 20% or less (in other words, the ratio of the lateral diffusion region 3b to the total area in contact with the anode electrode). This is because the injection at the time of forward bias of minority carriers (holes) can be suppressed low, resulting in soft recovery.
[0030]
FIG. 4 is a diagram showing the relationship between the interval Ws between adjacent vertical diffusion regions and the leakage current defect rate. This figure shows the case where the anode electrode 6 is made of Al-3% Si and pure Al, and the defective rate of leakage current after wire bonding of 400 μm diameter (here, for convenience, 0.1 mA / cm at 1200 V). ² The ratio of the number of chips showing the above current). Each condition was performed for about 150 chips. The horizontal axis is the interval Ws between adjacent vertical diffusion portions, and Wp is fixed at 1 μm. When Ws was 0 μm, a conventional pin diode (uniform pn junction in the active portion) was shown. When Ws is 1.6Xj (Xj: junction depth), as shown in FIG. 1, adjacent lateral diffusions are just in contact with each other on the surface, and the leakage current failure rate is greatly reduced. The same level as the diode.
[0031]
Further, when Ws is smaller than 1.6Xj, the p layer 3a overlaps as shown in FIGS. From this FIG. 4, when Al-3% Si is used for the anode electrode 6 in the region of Ws ≦ 1.6Xj, the leakage current failure rate is greatly reduced, and the leakage failure is suppressed to the same level as the conventional pin. Can do.
Moreover, the leakage current defect rate can be reduced from 380 ° C. by setting the heat treatment temperature to 480 ° C.
[0032]
5 to 8 are manufacturing process steps of the semiconductor device shown in FIG.
The n cathode layer 2 is formed on the surface layer of one main surface of the n-type semiconductor substrate 100, the resist 11 is covered on the other main surface, and the opening 12 is formed by photolithography. The interval between adjacent openings 12 is defined as a mask width W. The ratio of the area of the opening 12 to the total area in contact with the anode electrode 6 is set to 50% or less. Preferably it is 20% or less (FIG. 5).
[0033]
Next, ion implantation 13 of the p-type impurity 14 is performed from the opening 12 (FIG. 6).
Next, heat treatment is performed to form the p anode layer 3 so that the p layer 3a is in contact therewith. The vertical diffusion depth at this time is expressed as X _j If the lateral diffusion depth is A, A = 0.8X _j (FIG. 7).
Next, the cathode electrode 2 is formed on the n cathode layer 2, and the anode electrode 6 is formed on the p anode layer 3. This anode electrode 6 is formed by sputtering or vacuum-depositing an Al—Si film (Al-3% Si film or Al-3% Si-0.5% Cu film) at 350 ° C. to 500 ° C. in an atmosphere containing hydrogen or the like. Heat treatment at a range of temperatures. By this heat treatment, an epitaxial recrystallized layer is formed on the surface layer of the p anode layer 3, and p ^- A Schottky junction 24 including the layers is formed (FIG. 8).
[0034]
FIG. 9 is a fragmentary cross-sectional view of a semiconductor device according to a second embodiment of the present invention. The difference from FIG. 1 is that the lateral diffusion regions overlap. An Al—Si film is used for the anode electrode 6 and the ratio of the lateral diffusion region in contact with the anode electrode 6 is set to 80% or more (the ratio of the opening is 20% or less). ^- A Schottky junction (a part of the epitaxial recrystallized layer) including the layer is formed. Further, the density of the highest density location 7 of the overlap location 4 is set to n ^- By setting the concentration of the drift layer 1 to 1 to 10 times, this p ^- In combination with the effect of the Schottky junction 24 including the layers, it is possible to improve reverse recovery characteristics and suppress a decrease in voltage at which ringing occurs (this is called ringing generation voltage).
[0035]
Also, the leakage current defect rate is greatly reduced as shown in FIG.
FIG. 10 shows the semiconductor device shown in FIG. _A ) And reverse recovery current. In the figure, the vertical axis represents the ratio of the reverse recovery current density JRP and the forward current density JF immediately before entering the reverse recovery process.
[0036]
Maximum density of overlap 4 (acceptor density N _A ) Is the concentration of the n-type semiconductor substrate 100 (n ^- Drift layer 1 concentration: donor concentration N _D ) Exceeding 10 times, the reverse recovery current increases rapidly. This is because hole injection increases and the number of stored carriers increases rapidly. Therefore, the highest concentration of the overlapping portion 4 is preferably in the range of 1 to 10 times the concentration of the n-type semiconductor substrate 100.
[0037]
FIG. 11 is a fragmentary cross-sectional view of a semiconductor device according to a third embodiment of the present invention.
The difference from FIG. 9 is that a p-type impurity is ion-implanted at an implantation depth Lp (average ion range) and then thermally diffused to overlap each other in the lateral direction. By using an Al—Si film for the anode electrode 6 and setting the ratio of the lateral diffusion region in contact with the anode electrode to 80% or more and reducing the impurity concentration on the surface, the p-type region is wider than FIG. ^- A Schottky junction (a part of the epitaxial recrystallized layer) including the layer is formed. Further, the density of the highest density location 7 of the overlap location 4 is set to n ^- By setting it to 1 to 10 times the concentration of the drift layer 1, p ^- In combination with the effect of the Schottky junction 24 including the layers, the reverse recovery characteristics can be improved and the voltage drop that causes ringing can be suppressed.
[0038]
In this case as well, the leakage current failure rate is greatly reduced to be comparable to that of a conventional pin diode.
FIG. 12 is a fragmentary cross-sectional view of the semiconductor device according to the fourth embodiment of the present invention.
The difference from FIG. 11 is that the depth Lp of ion implantation is increased and p is added to the surface layer. ⁺ The point is that a portion where the layer 3a does not overlap is generated. This non-overlapping part is n ^- Layer 8. An Al—Si film is used for the anode electrode 6 and the ratio of the lateral diffusion region in contact with the anode electrode is set to 80% or more. ^- Even in the region to which the layer 8 is added, p-type heat treatment is performed on the Al—Si film. ^- Since the Schottky junction 24 including the layer is formed, the p in a wider range than FIG. ^- A Schottky junction 24 including the layers is formed.
[0039]
Further, the density of the highest density location 7 of the overlap location 4 is set to n ^- By making the concentration of the drift layer 1 at least 1 and not more than 10 times, in addition to the effect of the Schottky junction, it is possible to further improve the reverse recovery characteristics and suppress the voltage drop that causes ringing. it can.
N ^- The plane pattern of the layer 8 may be a stripe or a circular or polygonal island.
[0040]
In this case as well, the leakage current failure rate is greatly reduced to be comparable to that of a conventional pin diode.
[0041]
【Effect of the invention】
According to the present invention, it is possible to prevent a decrease in leakage current, an improvement in reverse recovery characteristics, and a decrease in voltage that causes a ringing phenomenon.
Further, by using this semiconductor element, it is possible to provide an IGBT module and an IPM that take into consideration environmental problems with low electrical loss and radiated electromagnetic noise.
References
[1] BJBaliga, "The Pinch Rectifier," IEEE Electron. Dev. Lett., ED-5, pp194, 1984.
[2] M. Mori, et. Al., "A Novel Soft and Fast Recovery Diode (SFD) with Thin P-layer Formed by Al-Si Electrode," Proceedings of ISPSD'91, pp113-117, 1991.
[3] Japanese Patent Application 2000-311442
[4] TM Reith and JD Schick, "The electrical effect on Schottky barrier diodes of Si crystallization from Al-Si metal films," Appl. Phys. Lett., 25, 9, pp524-526, 1974.
[5] SM Sze, Physics of Semiconductor Devices
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an essential part of a semiconductor device according to a first embodiment of the present invention.
2 is a graph showing the relationship between the opening width Wp of the resist of FIG. 1, the reverse recovery current reduction rate diR / dt, and the leakage current characteristics;
3 is a diagram showing the opening width Wp for obtaining the data of FIG. 2, the ratio of the opening to the entire surface, and the ratio of the lateral diffusion region that is opposite to this.
FIG. 4 is a diagram showing the relationship between the interval Ws between adjacent vertical diffusion regions and the leakage current failure rate.
5 is a cross-sectional view of main parts of the semiconductor device in FIG. 1;
6 is a fragmentary process cross-sectional view of the semiconductor device of FIG. 1 following FIG. 5;
7 is a cross-sectional view of main steps of the semiconductor device in FIG. 1, continued from FIG. 6;
8 is a fragmentary process cross-sectional view of the semiconductor device of FIG. 1 following FIG. 7;
FIG. 9 is a cross-sectional view of an essential part of a semiconductor device according to a second embodiment of the invention.
10 shows the semiconductor device of FIG. 9 in which the highest concentration (acceptor concentration N) of the overlapping portion is obtained. _A ) And reverse recovery current
FIG. 11 is a cross-sectional view of an essential part of a semiconductor device according to a third embodiment of the invention.
FIG. 12 is a fragmentary cross-sectional view of a semiconductor device according to a fourth embodiment of the present invention;
FIG. 13 is a sectional view for explaining the main points of the present invention.
FIG. 14 is a concentration distribution diagram on the surface of a semiconductor substrate when laterally diffused.
FIG. 15 is a diagram showing the relationship between the heat treatment temperature and the Schottky viria height.
16 is an electron energy diagram in the Y direction of FIG.
FIG. 17 is a sectional view of a conventional pin diode.
18 is a sectional structural view of a semiconductor device disclosed in Japanese Patent Laid-Open No. 7-37895;
19 is a sectional structural view of a semiconductor device disclosed in Japanese Patent Laid-Open No. 7-235683.
FIG. 20 is a cross-sectional view of an MPS diode.
FIG. 21 is a sectional view of an SFD diode.
22 is an electron energy diagram of each structure, where (a) is the Schottky junction location of the MPS diode of FIG. 20, and (b) is the p of the SFD diode of FIG. ^- In the case of a Schottky junction including a layer, (c) is a diagram when the p layer of the pn junction diode in FIG. 19 is in contact.
[Explanation of symbols]
1 n ^- Drift layer
2 n cathode layer
3 p anode layer
3a p layer
3b Lateral diffusion region
4 Overlapping points
5 Cathode electrode
6 Anode electrode
7 highest concentration points
8 n ^- layer
11 resist
12 opening
13 Ion implantation
14 p-type impurities
21 n ^- Silicon substrate
22 p layer
23 Conductive film
24 p ^- Schottky junction including layers
100 n-type semiconductor substrate
W Mask width
Wp opening width
Ws Spacing between adjacent vertical diffusion regions
Lp implantation depth (average range of ions)
Xj Vertical diffusion depth
A Lateral diffusion depth

Claims

シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で前記開口部外に形成され、互いに前記半導体基板表面で接する第２領域で構成される半導体装置において、
前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であることを特徴とする半導体装置。 A second conductive type diffusion region is formed in the surface layer of the first conductive type semiconductor substrate containing silicon through a plurality of openings, and the second conductive type diffusion region is formed immediately below the opening by vertical diffusion. A semiconductor device comprising a first region and a second region formed outside the opening by lateral diffusion and in contact with each other on the surface of the semiconductor substrate;
A metal film comprising at least silicon and comprising an element having the second conductivity type is formed on the semiconductor substrate, and a second conductivity type semiconductor is formed on a surface layer of the semiconductor substrate in contact with the metal film. A fourth region serving as a Schottky junction including a layer is formed, and an area of a surface of the first region is 50% or less with respect to a total area where the metal film and the semiconductor substrate are in contact with each other; A featured semiconductor device.

シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で開口部外に形成される第２領域で構成され、該第２領域が、互いに表面層で重なり合う第３領域を有する半導体装置において、
前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であり、前記第３領域の最高濃度が、第１導電型半導体基板の１倍以上で１０倍以下であることを特徴とする半導体装置。 A second conductive type diffusion region is formed in the surface layer of the first conductive type semiconductor substrate containing silicon through a plurality of openings, and the second conductive type diffusion region is formed immediately below the opening by vertical diffusion. In a semiconductor device having a first region and a second region formed outside the opening by lateral diffusion, the second region overlapping with each other in a surface layer,
A metal film comprising at least silicon and comprising an element having the second conductivity type is formed on the semiconductor substrate, and a second conductivity type semiconductor is formed on a surface layer of the semiconductor substrate in contact with the metal film. the fourth region is formed as a Schottky junction including a layer, the area of the surface of the first region, the total area of said metal layer and said semiconductor substrate is in contact state, and are 50% or less, the highest concentration of the third region, and wherein a 10-fold or less der Rukoto in 1 or more times the first conductivity type semiconductor substrate.

シリコンを含む第１導電型半導体基板の表面層に、複数個の開口部を介して第２導電型拡散領域を形成し、該第２導電型拡散領域が、垂直拡散で開口部直下に形成される第１領域と、横方向拡散で開口部外に形成される第２領域で構成され、該第２領域が、互いに表面層で重なり合う第３領域を有する半導体装置において、
前記第２導電型拡散領域の最高不純物濃度箇所が、前記半導体基板の内部にあり、前記半導体基板上に、少なくともシリコンを含み、該半導体基板内で第２導電型となる元素から成る金属膜が形成され、該金属膜と接する前記半導体基板の表面層に、第２導電型の半導体層を含むショットキー接合となる第４領域が形成され、前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、５０％以下であり、前記第３領域の最高濃度が、第１導電型半導体基板の１倍以上で１０倍以下であることを特徴とする半導体装置。 A second conductive type diffusion region is formed in the surface layer of the first conductive type semiconductor substrate containing silicon through a plurality of openings, and the second conductive type diffusion region is formed immediately below the opening by vertical diffusion. In a semiconductor device having a first region and a second region formed outside the opening by lateral diffusion, the second region overlapping with each other in a surface layer,
The location of the highest impurity concentration in the second conductivity type diffusion region is inside the semiconductor substrate, and a metal film comprising at least silicon on the semiconductor substrate and made of an element having the second conductivity type in the semiconductor substrate. A fourth region serving as a Schottky junction including a semiconductor layer of a second conductivity type is formed on the surface layer of the semiconductor substrate that is formed and in contact with the metal film, and the surface area of the first region is the metal film wherein the total area of the semiconductor substrate are in contact, 50% or less, the maximum concentration of the third region, characterized in der Rukoto 10 times or less in one or more times of the first conductivity type semiconductor substrate and A semiconductor device.

前記第１領域の表面の面積が、前記金属膜と前記半導体基板とが接している全面積に対して、２０％以下であることを特徴とする請求項１ないし３のいずれかに記載の半導体装置。 4. The semiconductor according to claim 1, wherein an area of a surface of the first region is 20% or less with respect to a total area where the metal film and the semiconductor substrate are in contact with each other. 5. apparatus.

前記第１領域の表面の幅が、４μｍ以下であることを特徴とする請求項１ないし４のいずれかに記載の半導体装置。 5. The semiconductor device according to claim 1, wherein a width of a surface of the first region is 4 μm or less.

前記第１領域の表面の幅が、１μｍ以下であることを特徴とする請求項５に記載の半導体装置。 6. The semiconductor device according to claim 5, wherein the width of the surface of the first region is 1 [mu] m or less.

請求項１ないし６のいずれかに記載の半導体装置の製造方法において、イオン注入および熱拡散で、前記第１領域および第２領域を形成する工程と、スパッタリングないし真空蒸着にて前記金属膜を形成する工程と、少なくとも水素を含む雰囲気で熱処理を施すことで前記第４領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。 7. The method of manufacturing a semiconductor device according to claim 1, wherein the first region and the second region are formed by ion implantation and thermal diffusion, and the metal film is formed by sputtering or vacuum deposition. And a step of forming the fourth region by performing a heat treatment in an atmosphere containing at least hydrogen.

前記第４領域を形成するときの熱処理の温度が、３５０℃以上で、５００℃以下であることを特徴とする請求項７に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 7, wherein a temperature of the heat treatment when forming the fourth region is 350 ° C. or more and 500 ° C. or less.

前記金属膜が、少なくともシリコンを含むアルミニウムであることを特徴とする請求項７および８に記載の半導体装置の製造方法。 9. The method of manufacturing a semiconductor device according to claim 7, wherein the metal film is aluminum containing at least silicon.