JP2000307242A - 回路基板の製造方法及び回路基板及び半導体装置 - Google Patents

回路基板の製造方法及び回路基板及び半導体装置

Info

Publication number
JP2000307242A
JP2000307242A JP11279199A JP11279199A JP2000307242A JP 2000307242 A JP2000307242 A JP 2000307242A JP 11279199 A JP11279199 A JP 11279199A JP 11279199 A JP11279199 A JP 11279199A JP 2000307242 A JP2000307242 A JP 2000307242A
Authority
JP
Japan
Prior art keywords
conductor
circuit
substrate
circuit board
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11279199A
Other languages
English (en)
Inventor
Masanori Iijima
真紀 飯島
Seiji Ueno
清治 上野
Masaru Kanwa
大 貫和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11279199A priority Critical patent/JP2000307242A/ja
Publication of JP2000307242A publication Critical patent/JP2000307242A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明は絶縁基板を介して配設された一対の回
路導体を電気的に接続する構成を有した回路基板の製造
方法及び回路基板及び半導体装置に関し、微細配線を可
能とし、基板重量も増やさず、かつスループットの向上
を図ることを課題とする。 【解決手段】複数層積層された樹脂テープよりなる絶縁
基板１１，２１と、この絶縁基板１１，２１の上面或い
は下面に形成された回路導体１２，１３，２３と、各回
路導体１２，１３，２３と別体とされており絶縁基板１
１，２１を貫通し破ることにより絶縁晩１１，２１を介
して対向する各回路導体１２と１３，１３と２３を電気
的に接続する導体バンプ１８，２８とより構成される。
また、各導体バンプ１８，２８は、その側面において回
路導体１２，１３，２３に電気的接続される構成とす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は回路基板の製造方法
及び回路基板及び半導体装置に係り、特に絶縁基板を介
して配設された一対の回路導体を電気的に接続する構成
を有した回路基板の製造方法及び回路基板及び半導体装
置に関する。例えば、ＢＧＡ(Ball Grid Array) に代表
されるように、高密度化及び電極数増加に対応するた
め、回路基板上に半導体素子を搭載した構造を有した半
導体装置が提供されている。
【０００２】しかるに、近年の半導体装置の小型軽量化
及び高密度化の要求に答えるため、半導体素子の高密度
化及びこれに伴う電極ピッチの狭ピッチ化は急速に進ん
でおり、よって半導体素子を搭載する回路基板において
も、半導体素子の高密度化及び狭ピッチ化に対応させる
必要がある。
【０００３】
【従来の技術】従来、半導体装置に用いられている回路
基板は、大別するとセラミック基板系とＦＲ−４やＢＴ
レジンをコア材としてその上に感光性エポキシ等をビル
ドアップしていく有機基板系との区別できる。また有機
基板系の回路基板には、特開平７−２４５４７９号公
報に開示されているように、ビルドアップ工法として導
体バンプをビアとして使用する方法、特開平６−２０
９１４８号公報に開示されているようにアラミドエポキ
シ多孔質基材を絶縁層とし、そこにレーザーで開口を設
けて導電性ペーストを充填して積層していく方法、特
開平５−１９８９４６号公報に開示されているように、
絶縁テープのスルーホールを開け、そこに導電材料を充
填しその表面に半田層を形成し、複数の絶縁テープを積
層する方法等が知られている。
【０００４】
【発明が解決しようとする課題】しかるに、アルミナを
用いるようなセラミック基板系の回路基板では、スタッ
クビアが可能なため層数を増やしていけば、ある程度の
狭ピッチ化には対応可能であるが、層数が増えることに
より回路基板の重量が増し、これを用いる半導体装置が
重量化してしまうという問題点が生じてしまう。また、
グリーンシート（セラミック基板の基礎となるシート）
を高熱で焼成する必要があるため基板の収縮が生じ、層
間のズレが発生するという問題が発生する。
【０００５】一方、有機基板系の回路基板では、感光性
エポキシ樹脂を使用したビルドアップ工法を使用した場
合には層数の制限が生じ、また銀ペーストを導体バンプ
として使用した場合には微細化に限界があるという問題
点がある。また、導電性ペーストを充填する工法では、
その充填するスルーホールをレーザー等により形成する
必要があり、スルーホールの数が増えた場合にはスルー
プットが遅くなる等の問題がある。
【０００６】本発明は上記の点に鑑みてなされたもので
あり、微細配線を可能とし、基板重量も増やさず、かつ
スループットの向上を図りうる回路基板の製造方法及び
回路基板及び半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。請求項１記載の発明に係る回路基板
の製造方法は、樹脂テープよりなる第１の絶縁基板の片
面に第１の回路導体を形成すると共に他面に第２の回路
導体を形成し、前記第１の回路導体の前記第１及び第２
の回路導体を電気的に接続する第１の接続位置に第１の
孔を設けると共に、前記第２の回路導体の前記第１の接
続位置に第２の孔を設けることにより第１の基板本体を
形成する第１の基板本体形成工程と、第１の仮基板上の
前記第１の接続位置に対応した位置に第１の導体バンプ
を突出形成する第１の導体バンプ形成工程と、前記第１
の導体バンプを前記第１の基板本体の前記第１の接続位
置に貫入することにより前記第１の絶縁基板を前記第１
の導体バンプにより貫通させ、該貫通に伴い前記第１の
導体バンプが前記第１及び第２の孔内に嵌入して前記第
１及び第２の回路導体を電気的に接続させる第１の接続
工程と、前記第１の仮基板を除去する第１の除去工程と
を有することを特徴とするものである。
【０００８】また、請求項２記載の発明は、請求項１記
載の回路基板の製造方法において、前記第１の基板本体
形成工程で更に前記第２の回路導体の前記第１の接続位
置と異なる第２の接続位置に第３の孔を設け、該第１の
基板本体形成工程、前記第１の導体バンプ形成工程、前
記第１の接続工程、前記第１の除去工程が終了した後
に、更に、樹脂テープよりなる第２の絶縁基板の片面に
第３の回路導体を形成し、前記第３の回路導体の前記第
２の回路導体と電気的に接続する第２の接続位置に第４
の孔を設け、前記第３の回路導体の前記第２の接続位置
と異なる第２の接続位置に第５の孔を設けることにより
第２の基板本体を形成する第２の基板本体形成工程と、
前記第４の孔が前記第２の絶縁基板を介して前記第３の
孔と対向するよう前記第１の基板本体と前記第２の基板
本体を密着させる密着工程と、第２の仮基板上の前記第
２の接続位置に対応した位置に第２の導体バンプを突出
形成する第２の導体バンプ形成工程と、前記第２の導体
バンプを前記第２の基板本体の前記第２の接続位置に貫
入することにより前記第２の絶縁基板を前記第２の導体
バンプにより貫通させ、該貫通に伴い前記第２の導体バ
ンプが前記第３及び第４の孔内に嵌入して前記第２及び
第３の回路導体を電気的に接続させる第２の接続工程
と、前記第２の仮基板を除去する第２の除去工程と、を
１回或いは複数回繰り返し実施することを特徴とするも
のである。
【０００９】また、請求項３記載の発明は、複数層積層
された樹脂テープよりなる絶縁基板と、該絶縁基板の片
面上に形成された一の回路導体と、前記絶縁基板の他面
上に形成された他の回路導体と、前記各回路導体と別体
とされており、前記絶縁基板を貫通し破ることにより前
記一の回路導体と他の回路導体とを電気的に接続する導
体バンプとよりなり、前記導体バンプは、その側面にお
いて前記一の回路導体及び前記他の回路導体に電気的接
続されていることを特徴とするものである。
【００１０】また、請求項４記載の発明に係る半導体装
置は、請求項３記載の回路基板に半導体チップを搭載し
てなることを特徴とするものである。上記した各手段
は、次のように作用する。請求項１記載の発明によれ
ば、第１の接続工程において第１の導体バンプを第１の
基板本体の第１の接続位置に貫入することにより第１の
絶縁基板は破れ、第１の導体バンプは第１の基板本体を
貫通した状態となる。また、第１の基板本体形成工程に
おいて第１の絶縁基板には第１及び第２の回路導体が形
成されて、かつ、この第１及び第２の回路導体の第１の
接続位置に対応する位置には第１及び第２の孔が形成さ
れている。
【００１１】よって、第１の導体バンプが第１の基板本
体の第１の接続位置に貫入することにより、第１の導体
バンプは第１及び第２の孔内に嵌入する。これにより、
第１の回路導体と第２の回路導体は、第１の導体バンプ
により電気的に接続される。この際、第１及び第２の孔
は、第１の基板本体形成工程において第１及び第２の回
路導体を形成する際に一括的に形成することが可能であ
り、よって第１及び第２の孔を形成することにより製造
工程が複雑化するようなことはない。
【００１２】また、第１及び第２の回路導体は、第１の
接続工程において第１の導体バンプが第１の絶縁基板を
突き破ることにより電気的に接続される。即ち、第１の
接続工程の前においては第１の絶縁基板には孔は形成さ
れていない。よって、第１及び第２の回路導体の接続を
行なう第１の接続工程の前に、第１の絶縁基板に孔加工
（例えば、レーザー加工等）を行なう必要はなく、これ
により回路基板を製造するのに要する時間を短縮化する
ことができる。
【００１３】また、第１及び第２の回路導体は第１の導
体バンプが第１及び第２の孔に嵌入することにより電気
的に接続されるため、この摺接時において第１の導体バ
ンプは第１及び第２の回路導体の各孔内壁を摺動するこ
ととなる。よって、この各孔内壁に酸化膜等の電気的接
続に望ましくない膜（以下、不要膜という）が形成され
ていたとしても、第１の導体バンプが第１及び第２の回
路導体の各孔内壁を摺動することにより、この不要膜を
除去することができる。これにより、第１の導体バンプ
と第１及び第２の回路導体との電気的接続を確実に行な
うことができる。
【００１４】また、第１の接続工程の前に実施される第
１の基板本体形成工程において第１及び第２の回路導体
（第１及び第２の孔を含む）のパターニングが行なわれ
るため、このパターニングでエッチングを用いても、こ
のエッチング液により第１の導体バンプが影響を受ける
ことはなく、信頼性の高い接続処理を行なうことができ
る。
【００１５】また、第１の基板本体形成工程と第１の導
体バンプ形成工程は、夫々別工程として同時に処理（い
わゆる平行処理）することが可能であり、これにより更
に製造時間の短縮を図ることができる。尚、第１の接続
工程が終了した後、第１の仮基板は第１の除去工程にお
いて除去されるため、第１の仮基板が邪魔になるような
ことはない。
【００１６】更に、絶縁基板として樹脂テープを用いる
ことにより、回路導体を微細に高密度で形成することが
可能となり、半導体チップが高密度化してもこれに対応
することができる。また、請求項２記載の発明によれ
ば、多層構造を有した回路基板を形成する場合であって
も、上記した請求項１の発明と同様に、各孔の形成を容
易に行なうことができ、また第１及び第２の接続工程の
前に第１及び第２の絶縁基板に孔加工を行なう必要はな
く回路基板の製造時間の短縮を図ることができる。
【００１７】また、第１及び第２の導体バンプは接続時
において各回路導体に形成された孔内壁を摺動するた
め、不要膜を除去することができ、よって各回路導体の
電気的接続を確実に行なうことができる。また、各回路
導体のパターニングにより各導体バンプが影響を受ける
ようなことはなく、信頼性の高い接続処理を行なうこと
ができる。
【００１８】また、従来のセラミック基板系の回路基板
の積層時に必要とされた加熱処理が不要となるため、こ
れによっても製造工程の簡単化を図ることができると共
に、熱収縮等による各層間のずれ発生を防止することが
できる。更に、絶縁基板として樹脂テープを用いること
により、回路導体を微細に高密度で形成することが可能
となり、半導体チップが高密度化してもこれに対応する
ことができる。
【００１９】また、請求項３記載の発明によれば、絶縁
基板として樹脂テープを用いたことにより、この絶縁基
板に形成される回路導体のパターンを微細化することが
できる。また、この絶縁基板を複数積層すると共に各回
路導体を絶縁基板を貫通する導体バンプで接続する構成
としたことにより、樹脂テープを用いることにより回路
導体のパターンを微細化できる上に、更に多層化が行な
われることとなる。これにより、半導体チップが高密度
化し電極数が増大しても、これに十分対応することがで
きる。
【００２０】また、導体バンプはその側面において各回
路導体と電気的接続されているため、導体バンプに若干
の高さ誤差が存在していても、各回路導体を確実に電気
的に接続させることができる。また、請求項４記載の発
明によれば、半導体チップが高密度化しまた多ピン化し
ても、回路基板は微細配線が可能であるため、これに十
分対応することが可能となる。
【００２１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１乃至図３は本発明の第１実
施例である回路基板の製造方法を説明するための図であ
り、また図３は製造された回路基板１０（本発明の第１
実施例である回路基板）を示している。
【００２２】基板１０を製造するには、先ず図１に示さ
れるように、第１の基板本体１０Ａを形成する。この第
１の基板本体１０Ａは、絶縁基板１１の図中上面に第１
の回路導体１２を形成すると共に、下面に第２の回路導
体１３を形成した構成とされている。更に、第１の回路
導体１２には第１の孔１４が形成されると共に、第２の
回路導体１３には第２の孔１５及び第３の孔１６が形成
されている。
【００２３】第１及び第２の孔１４，１５の形成位置
は、後述する導体バンプ１８により電気的に接続される
接続位置に選定されている。よって、第１の孔１４と第
２の孔１５は、絶縁基板１１を介して対向した状態とな
るよう形成されている。尚、第３の孔１６は、後述する
第２実施例に係る回路基板の製造方法において用いるも
のであるため、ここでの説明は省略する。
【００２４】上記構成において、絶縁基板１１はポリイ
ミド，エポキシ等の絶縁材よりなる樹脂テープにより形
成されており、その厚さは例えば２５〜５０μｍとされ
ている。また、この絶縁基板１１に形成される第１及び
第２の回路導体１２，１３は、例えば銅，アルミニウム
等の金属材料により形成されている。この第１及び第２
の回路導体１２，１３は、絶縁基板１１の上下両面全面
に上記の金属材料よりなる金属膜を形成し、その上部に
所定のパターンを有したマスクを配設し、その後にエッ
チング液を用いてウェットエッチングすることにより形
成される（第１の基板本体形成工程）。
【００２５】この第１及び第２の回路導体１２，１３の
パターニング処理を行なう際、前記した第１及び第２の
孔１４，１５も同時に形成される。よって、第１及び第
２の孔１４，１５を形成することにより、回路基板１０
の製造工程が複雑になるようなことはない。また、絶縁
基板１１として樹脂テープを用いているため、この絶縁
基板１１に形成される第１及び第２の回路導体１２，１
３を微細に高密度で形成することが可能となる。
【００２６】更に、第１及び第２の孔１４，１５を形成
する際、絶縁基板１１の上面に位置する第１の回路導体
１２に形成される第１の孔１４の直径寸法は、絶縁基板
１１の下面に位置する第２の回路導体１３に形成される
第２の孔１５の直径寸法に対して小さい直径寸法となる
よう設定されている（この理由については後に説明す
る）。
【００２７】尚、第１及び第２の回路導体１２，１３の
材料は、上記した金属材料に限定されるものではなく、
導電性材料を含有した樹脂ペーストにより形成すること
も可能である。一方、図示される導体バンプ１８は、仮
基板１７上に突出するよう形成される。この導体バンプ
１８は例えばニッケル（Ｎｉ），銅（Ｃｕ），金（Ａ
ｕ）等の導電性の高い金属材料よりなり、また仮基板１
７は導電性金属基板或いは絶縁性基板により構成されて
いる。導体バンプ１８は、仮基板１７上に電位メッキ法
或いは無電解メッキ法を用いて形成される（第１の導体
バンプ形成工程）。
【００２８】この導体バンプ１８の形成位置は、前記し
た第１の回路導体１２と第２の回路導体１３とを接続す
る接続位置に設定されており、またその高さは絶縁基板
１１の厚さと、第１及び第２の回路導体１２，１３の厚
さを合わせた寸法と略等しくなるよう形成されている。
また、導体バンプ１８は後に詳述するように絶縁基板１
１を貫通させる必要があるため、その形状は円錐状或い
は角錐状とされている。更に、導体バンプ１８を仮基板
１７上に形成する際、導体バンプ１８と仮基板１７との
間には導体バンプ１８が仮基板１７に強固に接合してし
まうことを防止するための剥離用薄膜（図示せず）が配
設されている。
【００２９】ところで、上記した第１の基板本体形成工
程と第１の導体バンプ形成工程は、上記の説明から明ら
かなように、夫々別工程として同時に処理（いわゆる平
行処理）することが可能なものである。よって、第１の
基板本体形成工程と第１の導体バンプ形成工程を平行処
理することにより、回路基板１０の製造時間の短縮を図
ることができる。
【００３０】第１の基板本体形成工程及び第１の導体バ
ンプ形成工程を実施することにより第１の基板本体１０
Ａ及び導体バンプ１８が形成されると、続いて図２に示
されるように、第１の導体バンプ１８を第１の基板本体
１０Ａの前記接続位置に貫入する。具体的には、導体バ
ンプ１８と第１及び第２の孔１２，１３を位置決めし、
第１の基板本体１０Ａを仮基板１７に向け押圧する。
【００３１】前記のように、第２の回路導体１３の接続
位置には第２の孔１５が形成されてるため、第１の基板
本体１０Ａを仮基板１７に向け押圧することにより導体
バンプ１８は絶縁基板１１に当接する。導体バンプ１８
は円錐或いは角錐形状を有し、かつ絶縁基板１１は厚さ
２５〜５０μｍの比較的薄いフィルムであるため、上記
の押圧力により導体バンプ１８は絶縁基板１１を貫通す
る。この貫通に伴い、導体バンプ１８は第１及び第２の
孔１４，１５内に嵌入し、これにより第１及び第２の回
路導体１２，１３は導体バンプ１８により電気的に接続
される（第１の接続工程）。
【００３２】続いて、仮基板１７を除去する第１の除去
工程が実施される。前記したように、導体バンプ１８と
仮基板１７との間には剥離用薄膜が配設されている。よ
って、仮基板１７を第１の基板本体１０Ａから離間する
方向に操作することにより、仮基板１７と容易に導体バ
ンプ１８とは容易に剥離する。除去工程を実施すること
により、完成した回路基板１０には仮基板１７は残存し
ないため、この仮基板１７がその後の工程（例えば、半
導体素子の搭載工程等）において邪魔になるようなこと
はない。以上説明した処理を行なうことにより、図３に
示す回路基板１０が製造される。
【００３３】上記のように本実施例の製造方法によれ
ば、第１及び第２の回路導体１２，１３は、第１の接続
工程において導体バンプ１８が絶縁基板１１を突き破る
ことにより電気的に接続される。即ち、第１の接続工程
の前では、絶縁基板１１に孔は形成されていない。よっ
て、第１及び第２の回路導体１２，１３の接続を行なう
第１の接続工程の前に、絶縁基板１１に孔加工（例え
ば、レーザー加工等）を行なう必要はなく、回路基板１
０を製造するのに要する時間を短縮化することができ
る。
【００３４】また、第１及び第２の回路導体１２，１３
は、導体バンプ１８が第１及び第２の孔１４，１５に嵌
入することにより電気的に接続されるため、この摺接時
において導体バンプ１８は第１及び第２の回路導体１
２，１３の各孔内壁を摺動することとなる。これについ
て図４及び図５を用いて説明する。例えば、第１及び第
２の回路導体１２，１３の材質として銅等の表面酸化が
発生し易い金属を選定した場合、図４に示されるよう
に、各回路導体１２，１３の各孔１，１５の内壁に酸化
膜１２Ａ，１３Ａが発生することが考えられる。通常、
この種の酸化膜１２Ａ，１３Ａは絶縁性を有しており、
酸化膜１２Ａ，１３Ａが存在した状態で導体バンプ１８
を第１及び第２の回路導体１２，１３に接続すると、第
１の回路導体１２と第２の回路導体１３との電気的接続
性が低下してしまう。
【００３５】しかるに、本実施例のように第１の接続工
程において、導体バンプ１８が第１及び第２の回路導体
１２，１３の各孔内壁を摺動する（擦る）構成としたこ
とにより、各孔内壁に電気的接続に望ましくない酸化膜
等１２Ａ，１３Ａが形成されていたとしても、導体バン
プ１８が第１及び第２の回路導体１２，１３の各孔１
４，１５の内壁を摺動することにより、図５に示される
ように、酸化膜等１２Ａ，１３Ａを除去することができ
る。
【００３６】これにより、導体バンプ１８と第１及び第
２の回路導体１２，１３との電気的接続を確実に行なう
ことができる。また、上記のように導体バンプ１８はそ
の側面において各回路導体１２，１３と電気的接続する
ため、導体バンプ１８の形成時に若干の高さ誤差が存在
していても、各回路導体１２，１３を確実に電気的に接
続させることができる。
【００３７】また、前記のように本実施例では、第１の
孔１４の直径寸法を第２の孔１５の直径寸法より小さく
しており、導体バンプ１８の円錐或いは角錐形状に対応
した孔寸法とされている。よって、第１の接続工程にお
いて、導体バンプ１８は確実に各孔１４，１５の内壁を
擦りあげ、確実に酸化膜等１２Ａ，１３Ａを除去するこ
とができる。よって、この構成によっても、導体バンプ
１８と第１及び第２の回路導体１２，１３との確実な電
気的接続を図っている。
【００３８】尚、本実施例では、導体バンプ１８が絶縁
基板１１を破って貫通するため、絶縁基板１１の被貫通
部位には図５に示されるような捲り上がったような縁部
１９が形成されるが、絶縁基板１１は薄い（図では誇張
して描いているが、実際は２５〜５０μｍ）ため、この
縁部１９は微小であり、これが電気的接続の邪魔になる
ようなことはない。
【００３９】更に、本実施例では、第１の接続工程の前
に実施される第１の基板本体形成工程において、第１及
び第２の回路導体１２，１３のパターニング（第１及び
第２の孔１４，１５の形成を含む）が行なわれる。即
ち、第１の接続工程において導体バンプ１８を貫通する
時には、第１及び第２の回路導体１２，１３と第１及び
第２の孔１４，１５のパターニング処理は終了してい
る。
【００４０】このパターニング処理は、通常エッチング
液を用いたウェットエッチング法が用いられるが、導体
バンプ１８の貫通処理前にウェットエッチング法を用い
た第１及び第２の回路導体１２，１３のパターニング処
理、及び第１及び第２の孔１４，１５のパターニング処
理を終了しておくことにより、エッチング液により導体
バンプ１８が侵されることを防止できる。
【００４１】続いて、本発明の第２実施例である回路基
板の製造方法について説明する。前記した第１実施例で
は、１層の絶縁基板１１の上面及び下面に形成された各
回路導体１２，１３を導体バンプ１８により電気的に接
続した構造の、いわゆる単層構造の回路基板１０の製造
方法について説明した。これに対し、本実施例に係る製
造方法は、複数の絶縁基板を積層する多層積層構造の回
路基板２０の製造方法である。
【００４２】以下、回路基板２０の製造方法について、
製造手順に沿って説明する。以下説明する本実施例の製
造方法は、先に説明した第１実施例の製造方法により製
造された回路基板１０の下部に順次積層処理を行なうこ
とにより多層積層構造の回路基板２０を製造するもので
ある。よって、以下の説明では、第１実施例で説明した
製造方法以降の製造工程についてのみ説明するものとす
る。また、第１実施例で説明した各構成要素において、
回路基板１０は第１の基板本体１０と、基板本体１０Ａ
は第１の基板本体１０Ａと、絶縁基板１１は第１の絶縁
基板１１と、その名称を変更して説明するものとする。
【００４３】回路基板２０を製造するには、先ず図６に
示されるように、第１実施例で説明した方法により第１
の基板本体１０を製造すると共に、第２の基板本体２０
Ａを形成する。第１の基板本体１０の第２の回路導体１
３には、第３の孔１６が形成されている。この第３の孔
１６は、前記した第１の基板本体形成工程において第１
及び第２の孔１４，１５と同時に形成されるものであ
る。
【００４４】第２の基板本体２０Ａは、第２の絶縁基板
２１の図中下面に第３の回路導体２２を形成した構成と
されている。また、第３の回路導体２２には第４の孔２
４及び第５の孔２５が形成されている。第３及び第４の
孔１６，２４の形成位置は、後述する第２の導体バンプ
２８により電気的に接続される接続位置に選定されてい
る。よって、第２の基板本体２０Ａを第１の基板本体１
０に位置決めした状態で、第３の孔１６と第４の孔２４
は、第２の絶縁基板２１を介して対向した状態となる。
尚、第５の孔２５は、図示及び説明を省略する３層目の
基板本体を積層形成する際に用いるものであるため、こ
こでの説明は省略する。
【００４５】上記構成において、第２の絶縁基板２１は
前記した第１の絶縁基板１１と同一の構成とされてお
り、ポリイミド，エポキシ等の絶縁材よりなり厚さ２５
〜５０μｍの樹脂テープにより形成されている。また、
この第２の絶縁基板２１に形成される第３の回路導体２
２は、例えば銅，アルミニウム等の金属材料により形成
されている。
【００４６】この第３回路導体２２は、第２の絶縁基板
２１の下両面全面に上記の金属材料よりなる金属膜を形
成し、その上部に所定のパターンを有したマスクを配設
し、その後にエッチング液を用いてウェットエッチング
することにより形成される（第２の基板本体形成工
程）。この第３の回路導体２２のパターニング処理を行
なう際、第４及び第５の孔２４，２５も同時に形成され
る。よって、第４及び第５の孔２４，２５を形成するこ
とにより、回路基板２０の製造工程が複雑になるような
ことはない。
【００４７】また、第４の孔２４を形成する際、第１の
絶縁基板１１の下面に位置する第３の回路導体１６に形
成される第３の孔１６の直径寸法に対し、第２の絶縁基
板２１の下面に位置する第３の回路導体２２に形成され
る第４の孔２４の径寸法は大きい直径寸法となるよう設
定されている。尚、第３の回路導体２２の材料は、上記
した金属材料に限定されるものではなく、導電性材料を
含有した樹脂ペーストにより形成することも可能であ
る。
【００４８】ところで、上記した第２の基板本体形成工
程と第１の基板本体１０を製造する工程（即ち、第１実
施例で説明した各工程）は、夫々別工程として同時に処
理（いわゆる平行処理）することが可能なものである。
よって、この平行処理を実施することにより、回路基板
２０の製造時間の短縮を図ることができる。上記のよう
に第２の基板本体２０Ａが形成されると、続いて第２の
基板本体２０Ａは第１の基板本体１０の下面に接着剤等
を用いて密着させる処理が行なわれる（密着工程）。図
７は、第１の基板本体１０の下面に第２の基板本体２０
Ａが密着された状態を示している。
【００４９】図７に示される第２の導体バンプ２８は、
第１実施例で説明した第１の導体バンプ１８と同一構成
のものであり、第２の仮基板２７上に突出するよう形成
される。よって、第２の導体バンプ２８はニッケル（Ｎ
ｉ），銅（Ｃｕ），金（Ａｕ）等の導電性の高い金属材
料より形成されており、第２の仮基板１７は導電性金属
基板或いは絶縁性基板により構成されている。また、第
２の導体バンプ２８は、第２の仮基板２７上に電位メッ
キ法或いは無電解メッキ法を用いて形成される（第２の
導体バンプ形成工程）。
【００５０】この第２の導体バンプ２８の形成位置は、
前記した第２の回路導体１３と第３の回路導体２２とを
接続する接続位置に設定されており、またその高さは第
２の絶縁基板２１の厚さと、第２及び第３の回路導体１
３，２２の厚さを合わせた寸法と略等しくなるよう形成
されている。また、第２の導体バンプ２８は第２の絶縁
基板２１を貫通させる必要があるため、その形状は円錐
状或いは角錐状とされている。更に、第２の導体バンプ
２８と第２の仮基板２７との間には剥離用薄膜（図示せ
ず）が配設されている。
【００５１】上記の密着工程が終了すると、第２の導体
バンプ２８と第３及び第４の孔１６，２４とを位置決め
し、第２の基板本体２０Ａが密着された第１の基板本体
１０を第２の仮基板２７に向け押圧する。前記のよう
に、第３の回路導体２２の接続位置には第４の孔２４が
形成されてるため、上記の押圧処理により第２の導体バ
ンプ２８は第２の絶縁基板２１に当接する。第２の導体
バンプ２８は円錐或いは角錐形状を有し、かつ第２の絶
縁基板２１は厚さ２５〜５０μｍの比較的薄いフィルム
であるため、上記の押圧力により第２の導体バンプ２８
は第２の絶縁基板２１を貫通する。
【００５２】この貫通に伴い、第２の導体バンプ２８は
第４及び第３の孔２４，１６内に嵌入し、これにより第
２及び第３の回路導体１３，２２は第２の導体バンプ２
８により電気的に接続される（第２の接続工程）。続い
て、第２の仮基板２７を第２の導体バンプ２８から除去
する第１の除去工程が実施される。以上説明した処理を
行なうことにより、図９に示す回路基板２０が製造され
る。
【００５３】上記のように本実施例の製造方法によれ
ば、多層構造を有した回路基板１０を製造する場合であ
っても、上記した第１実施例に係る方法と同様に、各孔
２４，２５の形成を容易に行なうことができ、また第１
及び第２の接続工程の前に第１及び第２の絶縁基板１
１，２１に孔加工を行なう必要はなく回路基板２０の製
造時間の短縮を図ることができる。
【００５４】また、第２の導体バンプ２８は、先に図４
及び図５を用いて説明したと同様に、接続時において各
回路導体１３，２２に形成された各孔１６，２４の内壁
を摺動するため酸化膜を除去することができ、よって各
回路導体１３，２２の電気的接続を確実に行なうことが
できる。また、各回路導体１３，２２のパターニング時
に、エッチング液により導体バンプ１８，２８が影響を
受けるようなことはなく、信頼性の高い接続処理を行な
うことができる。
【００５５】更に、従来のセラミック基板系の回路基板
の積層時に必要とされた加熱処理が不要となるため、こ
れによっても製造工程の簡単化を図ることができると共
に、熱収縮等による各層間のずれ発生を防止することが
できる。続いて、本発明の第１乃至第４実施例である半
導体装置３０Ａ〜３０Ｄについて説明する。各実施例に
係る半導体装置３０Ａ〜３０Ｄは、先に説明した第２実
施例に係る方法により製造される回路基板２０を用いた
ことを特徴とするものである。
【００５６】図１０は、第１実施例である半導体装置３
０Ａを示している。本実施例に係る半導体装置３０Ａ
は、回路基板２０の上面に半導体チップ３１をフリップ
チップ接合すると共に、枠材３４を配設した構成とされ
ている。半導体チップ３１の下面に形成されたバンプ３
２は、回路基板２０の最上部に配設された第１の導体バ
ンプ１８（先端部は、第１の絶縁基板１１から露出して
いる）に電気的に接続されている。また、半導体チップ
３１と回路基板２０との間にはアンダーフィルレジン３
３が介装されており、熱応力の緩和が図られている。
【００５７】また、枠材３４は金属或いは硬質樹脂より
なり、矩形枠状形状を有している。この枠材３４は、接
着剤３５を用いて回路基板２０の上面に固定されてい
る。このように、回路基板２０の上面に剛性の高い枠材
３４を配設することにより、樹脂テープを基材とする回
路基板２０であっても、実装時において回路基板２０が
変形することを防止でき、実装作業性の向上を図ること
ができる。
【００５８】図１１は、第２実施例である半導体装置３
０Ｂを示している。尚、以下説明する図１１乃至図１３
において、図１０に示した構成と同一構成については同
一符号を付してその説明を省略する。本実施例に係る半
導体装置３０Ｂは、図１０に示した半導体装置３０Ａに
おいて、更に放熱板３７を配設としたことを特徴とする
ものである。放熱板３７は、例えばアルミニウム等の熱
伝導性の良好な金属板よりなり、枠材３４の上部に接着
剤３８を用いて接合されている。また、半導体チップ３
１と放熱板３７との間には、熱伝導性材料３９が介装さ
れており、半導体チップ３１から放熱板３７に円滑に熱
伝導が行なわれるよう構成されている。本実施例の構成
によれば、図１０に示した第１実施例に係る半導体装置
３０Ａに比べ、放熱特性を向上させることができる。
【００５９】図１２は、第３実施例である半導体装置３
０Ｃを示している。本実施例に係る半導体装置３０Ａ
は、回路基板２０の上面に半導体チップ３１をフリップ
チップ接合すると共に、この半導体チップ３１を覆うよ
うにキャップ４０Ａを配設したことを特徴とするもので
ある。キャップ４０Ａは、熱導電性の良好な金属よりな
り、接着剤３５を用いて回路基板２０の上面に固定され
ている。よって、半導体チップ３１はキャップ４０Ａに
より気密に封止された構成となっており、より確実な半
導体チップ３１の保護が図られている。また、半導体チ
ップ３１とキャップ４０Ａとの間には、熱伝導性材料３
９が介装されており、半導体チップ３１からキャップ４
０Ａに円滑に熱伝導が行なわれるよう構成されている。
本実施例の構成によれば、図１０に示した第１実施例に
係る半導体装置３０Ａに比べ、機密性及び放熱特性を向
上させることができる。
【００６０】図１３は、第４実施例である半導体装置３
０Ｄを示している。本実施例に係る半導体装置３０Ａ
は、回路基板２０の上面に半導体チップ３１をフリップ
チップ接合すると共に、この半導体チップ３１を覆うよ
うにキャップ４０Ｂを配設した構成とされている。更
に、半導体チップ３１の上部には、接着剤としても機能
する熱電動性材料３９を介して放熱フィン４１が配設さ
れた構成とされている。
【００６１】また、キャップ４０Ｂの半導体チップ３１
と対向する位置には開口部４２が形成されており、半導
体チップ３１上に配設された放熱フィン４１は、この開
口部４２を介してキャップ４０Ｂの外部に露出した構成
とされている。本実施例の構成によれば、放熱面積の広
い放熱フィン４１を用いて放熱を行なうため、更に放熱
特性を向上させることができる。
【００６２】上記した各実施例に係る半導体装置３０Ａ
〜３０Ｄは、絶縁基板１Ｌ１，２１として樹脂テープを
用いた回路基板２０を使用しているため、各回路導体１
２，１３，２２のパターンは微細化されている。また、
回路基板２０は多層形成された構造とされているため、
各回路導体１２，１３，２２のパターン設計に自由度を
有している。よって、搭載される半導体チップ３１が高
密度化し電極数が増大しても、これに十分対応すること
ができる。
【００６３】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、第１の導体バンプを第１の基板本体の第１
の接続位置に貫入することにより第１の回路導体と第２
の回路導体を電気的に接続することができ、この接続処
理を容易に行なうことができる。
【００６４】また、第１及び第２の孔は、第１の基板本
体形成工程において第１及び第２の回路導体を形成する
際に一括的に形成することが可能であるため、第１及び
第２の孔を容易にかつ製造工程を複雑化することなく形
成することができる。また、第１及び第２の回路導体の
接続を行なう第１の接続工程の前に、第１の絶縁基板に
孔加工を行なう必要がないため、回路基板を製造するの
に要する時間を短縮化することができる。
【００６５】また、第１の導体バンプが第１及び第２の
孔に嵌入する際、第１の導体バンプは第１及び第２の回
路導体の各孔内壁を摺動するため、各孔内壁に酸化膜等
の電気的接続に望ましくない不要膜が形成されていたと
してもこれを除去することができ、よって第１の導体バ
ンプと第１及び第２の回路導体との電気的接続を確実に
行なうことができる。
【００６６】また、第１の接続工程の前に実施される第
１の基板本体形成工程において第１及び第２の回路導体
のパターニングが行なわれるため、このパターニングで
エッチングを用いても、このエッチング液により第１の
導体バンプが影響を受けることはなく、信頼性の高い接
続処理を行なうことができる。また、第１の基板本体形
成工程と第１の導体バンプ形成工程は、夫々別工程とし
て同時に処理（いわゆる平行処理）することが可能であ
り、回路基板の製造時間の短縮を図ることができる。
【００６７】更に、絶縁基板として樹脂テープを用いる
ことにより、回路導体を微細に高密度で形成することが
可能となり、半導体チップが高密度化してもこれに対応
することができる。また、請求項２記載の発明によれ
ば、多層構造を有した回路基板を形成する場合であって
も、上記した請求項１の発明と同様に、各孔の形成を容
易に行なうことができ、また第１及び第２の接続工程の
前に第１及び第２の絶縁基板に孔加工を行なう必要はな
く回路基板の製造時間の短縮を図ることができる。
【００６８】また、第１及び第２の導体バンプは接続時
において各回路導体に形成された孔内壁を摺動するた
め、不要膜を除去することができ、よって各回路導体の
電気的接続を確実に行なうことができる。また、各回路
導体のパターニングにより各導体バンプが影響を受ける
ようなことはなく、信頼性の高い接続処理を行なうこと
ができる。
【００６９】更に、従来のセラミック基板系の回路基板
の積層時に必要とされた加熱処理が不要となるため、こ
れによっても製造工程の簡単化を図ることができると共
に、熱収縮等による各層間のずれ発生を防止することが
できる。また、請求項３記載の発明によれば、絶縁基板
として樹脂テープを用いることによ回路導体のパターン
を微細化することができる上に、この微細化された回路
導体が形成された絶縁基板を多層化するため、回路導体
の微細化及び層内配線設計の自由度を高めることがで
き、よって半導体チップの高密度化に十分対応すること
ができる。
【００７０】また、導体バンプはその側面において各回
路導体と電気的接続されているため、導体バンプに若干
の高さ誤差が存在していても、各回路導体を確実に電気
的に接続させることができる。更に、絶縁基板として樹
脂テープを用いることにより、回路導体を微細に高密度
で形成することが可能となり、半導体チップが高密度化
してもこれに対応することができる。
【００７１】また、請求項４記載の発明によれば、半導
体チップが高密度化しまた多ピン化しても、回路基板は
微細配線が可能であるためこれに十分対応することがで
きるため、小型軽量でかつ高密度化され半導体装置を実
現できる。
【図面の簡単な説明】
【図１】本発明の第１実施例である回路基板の製造方法
を説明する図であり、第１の基板本体形成工程及び第１
の導体バンプ形成工程を示す図である。
【図２】本発明の第１実施例である回路基板の製造方法
を説明する図であり、第１の接続工程を示す図である。
【図３】本発明の第１実施例である回路基板を示す図で
ある。
【図４】第１及び第２の回路導体に形成される酸化膜が
除去される理由を説明するための図である（その１）。
【図５】第１及び第２の回路導体に形成される酸化膜が
除去される理由を説明するための図である（その２）。
【図６】本発明の第２実施例である回路基板の製造方法
を説明する図であり、第２の基板本体形成工程及び第２
の導体バンプ形成工程を示す図である。
【図７】本発明の第２実施例である回路基板の製造方法
を説明する図であり、密着工程を示す図である。
【図８】本発明の第２実施例である回路基板の製造方法
を説明する図であり、第２の接続工程を示す図である。
【図９】本発明の第２実施例である回路基板を示す図で
ある。
【図１０】本発明の第１実施例である半導体装置を示す
図である。
【図１１】本発明の第２実施例である半導体装置を示す
図である。
【図１２】本発明の第３実施例である半導体装置を示す
図である。
【図１３】本発明の第４実施例である半導体装置を示す
図である。
【符号の説明】
１０ 回路基板（第１の基板本体） １０Ａ 第１の基板本体 １１ 絶縁基板（第１の絶縁基板） １２ 第１の回路導体 １２Ａ，１３Ａ 酸化膜 １３ 第２の回路導体 １４ 第１の孔 １５ 第２の孔 １６ 第３の孔 １７ 仮基板（第１の仮基板） １８ 導体バンプ（第１の導体バンプ） ２０ 回路基板 ２０Ａ 第２の基板本体 ２１ 第２の絶縁基板 ２２ 第３の回路導体 ２４ 第４の孔 ２５ 第５の孔 ２７ 第２の仮基板 ２８ 第２の導体バンプ ３０Ａ〜３０Ｄ 半導体装置 ３１ 半導体チップ ３４ 枠材 ３７ 放熱板 ４０Ａ，４０Ｂ キャップ ４１ 放熱フィン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 貫和 大 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E317 AA24 AA25 BB02 BB03 BB12 BB13 BB15 CC17 CC22 CC25 CC32 CC33 CD25 GG17 5E346 AA02 AA06 AA12 AA42 AA43 CC05 CC09 CC10 CC32 CC37 CC38 DD02 DD13 DD23 DD24 DD32 DD48 EE06 EE08 EE32 FF07 FF09 FF10 FF13 FF14 FF18 FF22 FF24 FF28 FF35 GG28 HH32

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 樹脂テープよりなる第１の絶縁基板の片
    面に第１の回路導体を形成すると共に他面に第２の回路
    導体を形成し、前記第１の回路導体の前記第１及び第２
    の回路導体を電気的に接続する第１の接続位置に第１の
    孔を設けると共に、前記第２の回路導体の前記第１の接
    続位置に第２の孔を設けることにより第１の基板本体を
    形成する第１の基板本体形成工程と、 第１の仮基板上の前記第１の接続位置に対応した位置に
    第１の導体バンプを突出形成する第１の導体バンプ形成
    工程と、 前記第１の導体バンプを前記第１の基板本体の前記第１
    の接続位置に貫入することにより前記第１の絶縁基板を
    前記第１の導体バンプにより貫通させ、該貫通に伴い前
    記第１の導体バンプが前記第１及び第２の孔内に嵌入し
    て前記第１及び第２の回路導体を電気的に接続させる第
    １の接続工程と、 前記第１の仮基板を除去する第１の除去工程とを有する
    ことを特徴とする回路基板の製造方法。
  2. 【請求項２】 請求項１記載の回路基板の製造方法にお
    いて、 前記第１の基板本体形成工程で更に前記第２の回路導体
    の前記第１の接続位置と異なる第２の接続位置に第３の
    孔を設け、該第１の基板本体形成工程、前記第１の導体
    バンプ形成工程、前記第１の接続工程、前記第１の除去
    工程が終了した後に、更に、 樹脂テープよりなる第２の絶縁基板の片面に第３の回路
    導体を形成し、前記第３の回路導体の前記第２の回路導
    体と電気的に接続する第２の接続位置に第４の孔を設
    け、前記第３の回路導体の前記第２の接続位置と異なる
    第２の接続位置に第５の孔を設けることにより第２の基
    板本体を形成する第２の基板本体形成工程と、 前記第４の孔が前記第２の絶縁基板を介して前記第３の
    孔と対向するよう前記第１の基板本体と前記第２の基板
    本体を密着させる密着工程と、 第２の仮基板上の前記第２の接続位置に対応した位置に
    第２の導体バンプを突出形成する第２の導体バンプ形成
    工程と、 前記第２の導体バンプを前記第２の基板本体の前記第２
    の接続位置に貫入することにより前記第２の絶縁基板を
    前記第２の導体バンプにより貫通させ、該貫通に伴い前
    記第２の導体バンプが前記第３及び第４の孔内に嵌入し
    て前記第２及び第３の回路導体を電気的に接続させる第
    ２の接続工程と、 前記第２の仮基板を除去する第２の除去工程と、を１回
    或いは複数回繰り返し実施することを特徴とする回路基
    板の製造方法。
  3. 【請求項３】 複数層積層された樹脂テープよりなる絶
    縁基板と、 該絶縁基板の片面上に形成された一の回路導体と、 前記絶縁基板の他面上に形成された他の回路導体と、 前記各回路導体と別体とされており、前記絶縁基板を貫
    通し破ることにより前記一の回路導体と他の回路導体と
    を電気的に接続する導体バンプとよりなり、 前記導体バンプは、その側面において前記一の回路導体
    及び前記他の回路導体に電気的接続されていることを特
    徴とする回路基板。
  4. 【請求項４】 請求項３記載の回路基板に半導体チップ
    を搭載してなることを特徴とする半導体装置。
JP11279199A 1999-04-20 1999-04-20 回路基板の製造方法及び回路基板及び半導体装置 Withdrawn JP2000307242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11279199A JP2000307242A (ja) 1999-04-20 1999-04-20 回路基板の製造方法及び回路基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11279199A JP2000307242A (ja) 1999-04-20 1999-04-20 回路基板の製造方法及び回路基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2000307242A true JP2000307242A (ja) 2000-11-02

Family

ID=14595613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11279199A Withdrawn JP2000307242A (ja) 1999-04-20 1999-04-20 回路基板の製造方法及び回路基板及び半導体装置

Country Status (1)

Country Link
JP (1) JP2000307242A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007532002A (ja) * 2004-03-30 2007-11-08 ハネウェル・インターナショナル・インコーポレーテッド 熱拡散器構造、集積回路、熱拡散器構造を形成する方法、および集積回路を形成する方法
KR20130063362A (ko) * 2011-12-06 2013-06-14 삼성전기주식회사 세라믹 적층체의 층간 연결 방법
CN106714444A (zh) * 2015-11-18 2017-05-24 三星电机株式会社 印刷电路板和电路布线

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007532002A (ja) * 2004-03-30 2007-11-08 ハネウェル・インターナショナル・インコーポレーテッド 熱拡散器構造、集積回路、熱拡散器構造を形成する方法、および集積回路を形成する方法
KR20130063362A (ko) * 2011-12-06 2013-06-14 삼성전기주식회사 세라믹 적층체의 층간 연결 방법
KR101883000B1 (ko) * 2011-12-06 2018-07-30 삼성전기주식회사 세라믹 적층체의 층간 연결 방법
CN106714444A (zh) * 2015-11-18 2017-05-24 三星电机株式会社 印刷电路板和电路布线
CN106714444B (zh) * 2015-11-18 2020-09-08 三星电机株式会社 印刷电路板和电路布线

Similar Documents

Publication Publication Date Title
JP4343044B2 (ja) インターポーザ及びその製造方法並びに半導体装置
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
KR100395862B1 (ko) 플립 칩형 반도체 장치 및 플립 칩형 반도체 장치 제조 방법
US8058165B2 (en) Semiconductor device and method of manufacturing the same
US6841862B2 (en) Semiconductor package board using a metal base
EP2186132B1 (en) Interconnection element with posts formed by plating
US7790270B2 (en) Wiring board and semiconductor device
CN101013686B (zh) 互连衬底、半导体器件及其制造方法
JP2002164467A (ja) 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2003522401A (ja) 積層型集積回路パッケージ
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
TWI484605B (zh) 封裝基板及其製造方法
JP3927783B2 (ja) 半導体部品
JP2000216289A (ja) 半導体装置用パッケ―ジ
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
JP2002313996A (ja) 半導体パッケージ用基板およびその製造方法
US6278185B1 (en) Semi-additive process (SAP) architecture for organic leadless grid array packages
EP1022775B1 (en) Method of fabrication of semiconductor device and mounting structure thereof
TWI440153B (zh) 封裝基板及其製法
JP2007134458A (ja) 配線基板の製造方法および半導体装置の製造方法
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
JP2000307242A (ja) 回路基板の製造方法及び回路基板及び半導体装置
JPH0653350A (ja) 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP2004221351A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704