CN106714444B - 印刷电路板和电路布线 - Google Patents

印刷电路板和电路布线 Download PDF

Info

Publication number
CN106714444B
CN106714444B CN201610906810.2A CN201610906810A CN106714444B CN 106714444 B CN106714444 B CN 106714444B CN 201610906810 A CN201610906810 A CN 201610906810A CN 106714444 B CN106714444 B CN 106714444B
Authority
CN
China
Prior art keywords
circuit pattern
insulating layer
insertion portion
receiving
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610906810.2A
Other languages
English (en)
Other versions
CN106714444A (zh
Inventor
李珍旭
赵尚益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN106714444A publication Critical patent/CN106714444A/zh
Application granted granted Critical
Publication of CN106714444B publication Critical patent/CN106714444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Burglar Alarm Systems (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明公开一种印刷电路板和电路布线，所述印刷电路板包括：第一基板部，具有第一绝缘层和形成于所述第一绝缘层的第一电路图案；第二基板部，具有第二绝缘层和形成于所述第二绝缘层的第二电路图案，且连接到所述第一基板部，在所述第一电路图案形成有突出的***部，在所述第二电路图案形成有能够***述***部的收容部。

Description

印刷电路板和电路布线
技术领域
本发明涉及一种印刷电路板和电路布线。
背景技术
随着技术的发展，电子设备追求着小型化，并因此导致印刷电路板的电路布线层数的增加以及布线的宽度和布线之间的距离的减少。
随着上述的电路多层化和电路微小化而产生关于电路布线层间的整合精密度的问题。
[现有技术文献]
[专利文献]
韩国公开专利公报第10-1454477号
发明内容
本发明的目的在于提供一种能够提高整合精密度的印刷电路板和电路布线。
根据本发明的一实施例的印刷电路板包括：第一基板部，具有第一绝缘层和形成于所述第一绝缘层的第一电路图案；第二基板部，具有第二绝缘层和形成于所述第二绝缘层的第二电路图案，且连接到所述第一基板部，其中，在所述第一电路图案形成有突出的***部，在所述第二电路图案形成有能够***述***部的收容部。
根据本发明的实施例的电路布线包括：第一电路图案，形成有突出的***部以及第二电路图案，形成有能够***述***部的收容部。
附图说明
图1是示出根据本发明的一实施例的印刷电路板的剖面图。
图2是示出根据本发明的一实施例的印刷电路板中的电路布线结构的图。
图3和图4是示出根据本发明的一实施例的印刷电路板中的电路布线的连接方法的图。
图5和图6示出制造根据本发明的一实施例的印刷电路板的方法。
图7是示出根据本发明的另一实施例的电路布线的结构的图。
符号说明
100：第一基板部 110：第一绝缘层
120：第一电路图案 130、130'：***部
140：导电型粘合层 200：第二基板部
210：第二绝缘层 220：第二电路图案
230、230'：收容部 232、232'：收容槽
250：中间绝缘层
具体实施方式
参照附图对根据本发明的印刷电路板和电路布线的实施例进行详细的说明。在参照附图而进行说明时，给相同或对应的构成要素赋予相同的附图符号并省略对其的重复的说明。
并且，以下使用的“第一”、“第二”等术语仅仅是用于区分相同或相应的构成要素的识别符号，相同或相应的构成要素不应被“第一”、“第二”等术语限定。
并且，在对各个构成要素之间的接触关系进行说明时，术语“结合”不仅表示各个构成要素之间直接物理接触的情形，还包括其他构成要素夹设于各个构成要素之间而使构成要素分别接触到其他构成要素的情形。
图1是示出根据本发明的一实施例的印刷电路板的剖面图，图2是示出根据本发明的一实施例的印刷电路板中的电路布线结构的图。图2是将图1中的连接电路图案的区域(A)具体化而示出的图。参照图1和图2，根据本发明的一实施例的印刷电路板包括第一基板部100和第二基板部200，形成于第一基板部100的第一电路图案120的***部130与形成于第二基板部200的第二电路图案220的收容部230结合。
第一基板部100具有第一绝缘层110和形成于第一绝缘层110的第一电路图案120。第一绝缘层110可以是树脂材料。第一绝缘层110可以包含环氧树脂等热固树脂和聚酰亚胺(PI)等热塑性树脂，并且可以由预浸料坯(PPG)或者积层薄膜(build-up film)形成。第一电路图案120形成于第一绝缘层110。第一电路图案120可以形成于第一绝缘层110的一面、另一面或者内部。第一电路图案120可以由铜等金属形成。在第一电路图案120形成有将要与第二电路图案220的收容部230结合的***部130。***部130具有从第一绝缘层110突出的结构，以被收容于收容部230。
第二基板部200具有第二绝缘层210和形成于第二绝缘层210的第二电路图案220。第二绝缘层210可以是与第一绝缘层110相同或类似材质的树脂材料，并且可以通过与第一绝缘层110相同或类似的方法形成。第二电路图案220形成于第二绝缘层210。第二电路图案220可以由与第一电路图案120相同或类似的材质形成，并且可以形成于第二绝缘层210的一面、另一面或内部。在第二电路图案220形成有能够收容第一电路图案120的***部130的收容部230。在收容部230可以形成有凹陷结构的收容槽232，以收容具有突出的结构的***部130。
在根据本发明的一实施例的印刷电路板中，形成于第一基板部100的第一电路图案120的***部130与形成于第二基板部200的第二电路图案220的收容部230结合而成为布线电路。例如，收容部230可以以***结合方式结合于***部130。
图3和图4是示出根据本发明的一实施例的印刷电路板中的电路布线的连接方法的图。图3和图4是以图2的S-S'线为基准观察的剖面形状。
参照图3，在第一基板部100与第二基板部200连接时，可能会在对齐时产生误差而，从而在第一电路图案120和第二电路图案220的连接部位产生位置误差。此时，如果电路之间的连接通过***部130和收容部230的雌雄***结合而实现，则可以通过***结合而校正预定程度的误差。例如，如果在产生对齐误差的情况下朝向收容槽232而对***部130进行加压，则收容部230或***部130的局部产生变形，并且***部130可以在收容部232的内部找到准确的位置。因此，即使在电路间的连接过程中产生一定程度的对齐误差，也可以据此而防止发生电路图案被断开或者电路宽度变窄的问题。
参照图4，可以在***部130和收容部230之间夹设导电型粘合层140而提高结合的可靠性。例如，可以在***部130的外部或者收容槽232的内部形成焊料(solder)层，并在结合***部130和收容槽230后，使焊料回流(reflow)，据此可以形成电导通且在机械牢固的导电型粘合层140。此时，为了将剩余焊料排出到收容槽232，可以在收容部230形成焊料排出口。另外，导电型粘合层140不限于焊料，金属浆料等能够确保导电性和粘结性的多种物质也可以被用作导电型粘合层140。
图5是制造根据本发明的一实施例的印刷电路板的方法。在第一基板部100层叠并结合于第二基板部200之上时，即，在第一电路图案120和第二电路图案220连接为多层的结构时，可以通过***部130和收容部230的雌雄***结合而形成层间的连接。例如，可以用第二电路图案220的一部分在第二基板部200形成通孔，并使通孔的一端部从第二基板部200的上表面暴露。并且，可以与第二电路图案220的通孔位置对应地在第一基板部100的下表面形成突出的第一电路图案120。并且，可以通过在第二电路图案220的通孔形成收容部230并在第一电路图案120的一端部形成***部130，而在将第一基板部100层叠在第二基板部200上时，将***部130***到收容部230而将第一电路图案120和第二电路图案220连接。其中，为了使***部130能够在层叠时容易地被***到收容槽232，如图2所示，收容槽232可以形成为朝第一基板部100敞开的结构。并且，可以通过在收容部230形成使收容槽232的内部空间暴露的侧面开放口234，而使从***部130延伸的第一电路图案120通过侧面开放口234而连接到收容部230的外部。侧面开放口234可以被用作上述的焊料排出口，用于将在焊料的回流之后的剩余的焊料排出。
结合的***部130和收容部230可以借助夹设于第一基板部100的第二基板部200之间的中间绝缘层250而得到保护。参照图5，可以通过在层叠前在第二基板部200上涂覆绝缘性物质252，从而在结合后形成绝缘层250。并且，如图6所示，可以在结合后将绝缘性物质填充到第一基板部100和第二基板部200之间而形成中间绝缘层250。
本实施例中，以通过第一基板部100层叠到第二基板部200的结构而连接的印刷电路板为例进行了说明，但是不限于此，***部130和收容部230的雌雄***结合可以用于通过除了层叠结构以外的其他结构连接的印刷电路板。图7是示出根据本发明的另一实施例的电路布线的结构的图。参照图7，在收容部230'可以形成有朝向***部130'敞开的收容槽232'，据此可以使***部130'朝收容槽232'而向侧方滑动(slide)并进行结合。因此，可以选择性地进行上下的***结合或左右的***结合，由此可以使第一基板部100和第二基板部200通过除了层叠结构以外的多种形态结合。
并且，***部130和收容部230的卡接结合不限于印刷电路板，而可以应用于多种电路布线的结合。例如，第一电路图案120或者第二电路图案220可以是半导体芯片等电子元件电路的一部分。因此，本发明的电路布线结合方式也可以应用于电路板和电路板的结合以及电子元件和电路板的结合。
以上，对本发明的一实施例进行了说明，但是在本技术领域中具有基本知识的人员可以在不脱离权利要求书中记载的本发明的思想的范围内，通过添加、变更、删除或追加构成要素而多样地修改及变更本发明，且这些应属于本发明的权利范围内。

Claims (11)

1.一种印刷电路板，包括：
第一基板部，具有第一绝缘层和形成于所述第一绝缘层的第一电路图案；
第二基板部，具有第二绝缘层和形成于所述第二绝缘层的第二电路图案，且连接到所述第一基板部，
所述第一电路图案包括从所述第一绝缘层突出的***部，所述***部是所述第一电路图案的一部分，所述第二电路图案包括从所述第二绝缘层突出而***述***部的收容部，所述收容部是所述第二电路图案的一部分，
所述收容部和所述***部以***结合方式结合而夹设于所述第一绝缘层和所述第二绝缘层之间，
在所述收容部形成有侧面开放口，
所述***部被***到所述收容部，从所述***部延伸的电路图案通过所述侧面开放口而连接到所述收容部的外部。
2.如权利要求1所述的印刷电路板，其中，
在所述第一基板部和第二基板部之间夹设有中间绝缘层，
所述***部和所述收容部结合而布置于所述中间绝缘层。
3.如权利要求1所述的印刷电路板，其中，还包括：
导电型粘合层，夹设在所述***部和所述收容部之间。
4.如权利要求3所述的印刷电路板，其中，
所述导电型粘合层包括焊料。
5.如权利要求1所述的印刷电路板，其中，
所述收容部形成在所述第二电路图案的通孔一端部。
6.如权利要求1所述的印刷电路板，其中，
在所述收容部形成有朝所述***部敞开的收容槽。
7.一种电路布线，包括：
第一电路图案，包括突出的***部以及从所述***部延伸的电路图案；以及
第二电路图案，包括***述***部的收容部，
所述第一电路图案形成于第一绝缘层，所述***部从所述第一绝缘层突出，
所述***部是所述第一电路图案的一部分，所述收容部是所述第二电路图案的一部分，
所述收容部和所述***部以***结合方式结合而与从所述***部延伸的电路图案位于相同层，
在所述收容部形成有侧面开放口，
所述***部被***到所述收容部，从所述***部延伸的电路图案通过所述侧面开放口而连接到所述收容部的外部。
8.如权利要求7所述的电路布线，其中，还包括：
导电型粘合层，夹设于所述***部和所述收容部之间。
9.如权利要求8所述的电路布线，其中，
所述导电型粘合层包括焊料。
10.如权利要求7所述的电路布线，其中，
所述收容部形成于所述第二电路图案的通孔一端部。
11.如权利要求7所述的电路布线，其中，
在所述收容部形成有朝所述***部敞开的收容槽。
CN201610906810.2A 2015-11-18 2016-10-18 印刷电路板和电路布线 Active CN106714444B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150161883A KR102449353B1 (ko) 2015-11-18 2015-11-18 인쇄회로기판 및 회로배선
KR10-2015-0161883 2015-11-18

Publications (2)

Publication Number Publication Date
CN106714444A CN106714444A (zh) 2017-05-24
CN106714444B true CN106714444B (zh) 2020-09-08

Family

ID=58940774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610906810.2A Active CN106714444B (zh) 2015-11-18 2016-10-18 印刷电路板和电路布线

Country Status (2)

Country Link
KR (1) KR102449353B1 (zh)
CN (1) CN106714444B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307242A (ja) * 1999-04-20 2000-11-02 Fujitsu Ltd 回路基板の製造方法及び回路基板及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338691A (ja) * 2002-05-21 2003-11-28 Fujikura Ltd 回路基板及び多層基板
JP2007123754A (ja) * 2005-10-31 2007-05-17 Toshiba Corp 実装構造体および電子機器
JP4568215B2 (ja) * 2005-11-30 2010-10-27 三洋電機株式会社 回路装置および回路装置の製造方法
KR101086103B1 (ko) * 2006-02-09 2011-11-25 히다치 가세고교 가부시끼가이샤 다층 배선판의 제조법
JP2008060329A (ja) * 2006-08-31 2008-03-13 Sharp Corp プリント基板の接続構造、高周波ユニット、プリント基板の接続方法および高周波ユニットの製造方法
KR101139472B1 (ko) * 2009-08-10 2012-04-30 제주대학교 산학협력단 잉크젯 헤더
CN202267009U (zh) * 2011-10-27 2012-06-06 任永斌 一种led灯头与灯板插接的照明***
CN103854036A (zh) * 2012-12-04 2014-06-11 天津中兴软件有限责任公司 有源电子标签的灵敏度调整方法
JP2014212149A (ja) * 2013-04-17 2014-11-13 三菱電機株式会社 セラミック多層基板の接合構造、及びその接合方法
JP5931799B2 (ja) * 2013-05-28 2016-06-08 株式会社日立製作所 層間接続基板およびその製造方法
KR101454477B1 (ko) 2014-04-07 2014-10-24 (주) 앤이오플랙스 고 다층 인쇄회로기판 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307242A (ja) * 1999-04-20 2000-11-02 Fujitsu Ltd 回路基板の製造方法及び回路基板及び半導体装置

Also Published As

Publication number Publication date
KR102449353B1 (ko) 2022-09-30
KR20170058095A (ko) 2017-05-26
CN106714444A (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
US9402307B2 (en) Rigid-flexible substrate and method for manufacturing the same
US9999141B2 (en) Printed circuit board and method for manufacturing the same
US9673148B2 (en) System in package
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
US10129982B2 (en) Embedded board and method of manufacturing the same
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20180128048A (ko) 다층 회로 기판
KR102582421B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
US10028388B2 (en) Component-embedded substrate
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20130308289A1 (en) Tape for electronic devices with reinforced lead crack
CN111200907B (zh) 无撕膜内埋式电路板及其制作方法
KR102281460B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20200176386A1 (en) Printed circuit board
CN106714444B (zh) 印刷电路板和电路布线
US9655242B2 (en) Printed wiring board
KR101095244B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US10188000B2 (en) Component mounting board
KR102295103B1 (ko) 회로기판 및 회로기판 조립체
KR101627244B1 (ko) 반도체 패키지
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
US20170215282A1 (en) Printed wiring board and method for manufacturing printed wiring board
US10278289B2 (en) Resin circuit board and resin circuit board having component mounted thereon
KR100821596B1 (ko) 다층 배선 기판 및 다층 배선 기판을 이용한 반도체 장치
US20070178226A1 (en) Printed circuit board

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant