JP2000307100A - 電界効果半導体装置 - Google Patents
電界効果半導体装置Info
- Publication number
- JP2000307100A JP2000307100A JP11110433A JP11043399A JP2000307100A JP 2000307100 A JP2000307100 A JP 2000307100A JP 11110433 A JP11110433 A JP 11110433A JP 11043399 A JP11043399 A JP 11043399A JP 2000307100 A JP2000307100 A JP 2000307100A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor device
- threshold voltage
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 電界効果半導体装置に関し、Ｖth制御の為の
イオン注入に依る損傷を低減し、高いチャネル移動度を
維持できるようにして、高周波特性及び高速動作性が良
好なＨＥＭＴを含む電界効果半導体装置を実現できるよ
うにする。 【解決手段】 半絶縁性ＧａＡｓ基板１１上に形成され
たＩｎＧａＡｓチャネル層１３と、チャネル層１３上に
形成されチャネル層１３に比較してエネルギ・バンド・
ギャップが大きく且つ全面に不純物が導入されたｎ−Ａ
ｌＧａＡｓキャリヤ供給層１４Ａ及び１４Ｂと、キャリ
ヤ供給層１４Ａ及び１４Ｂの間に介在しキャリヤ供給層
１４Ａ及び１４Ｂに比較して不純物活性化率が高いｉ−
ＧａＡｓ挿入層１５と、挿入層１５を含み閾値電圧を変
化させることが必要なトランジスタ部分のみに形成され
たＶth制御イオン注入領域２１とを備える。
イオン注入に依る損傷を低減し、高いチャネル移動度を
維持できるようにして、高周波特性及び高速動作性が良
好なＨＥＭＴを含む電界効果半導体装置を実現できるよ
うにする。 【解決手段】 半絶縁性ＧａＡｓ基板１１上に形成され
たＩｎＧａＡｓチャネル層１３と、チャネル層１３上に
形成されチャネル層１３に比較してエネルギ・バンド・
ギャップが大きく且つ全面に不純物が導入されたｎ−Ａ
ｌＧａＡｓキャリヤ供給層１４Ａ及び１４Ｂと、キャリ
ヤ供給層１４Ａ及び１４Ｂの間に介在しキャリヤ供給層
１４Ａ及び１４Ｂに比較して不純物活性化率が高いｉ−
ＧａＡｓ挿入層１５と、挿入層１５を含み閾値電圧を変
化させることが必要なトランジスタ部分のみに形成され
たＶth制御イオン注入領域２１とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、閾値電圧（Ｖth）
を不純物イオンの導入に依って制御した高電子移動度ト
ランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌ
ｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）を含む電界
効果半導体装置に関する。
を不純物イオンの導入に依って制御した高電子移動度ト
ランジスタ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌ
ｉｔｙ ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）を含む電界
効果半導体装置に関する。
【０００２】
【従来の技術】一般に、ＨＥＭＴは、高周波特性及び高
速動作性が良好な素子として多用されているところであ
り、ＨＥＭＴで構成される高速電界効果半導体装置を実
現させる場合には、閾値電圧Ｖthを異にする複数種のＨ
ＥＭＴが必要となる。
速動作性が良好な素子として多用されているところであ
り、ＨＥＭＴで構成される高速電界効果半導体装置を実
現させる場合には、閾値電圧Ｖthを異にする複数種のＨ
ＥＭＴが必要となる。
【０００３】複数種の閾値電圧Ｖthを作り分けるには、
例えばＭＥＳＦＥＴ（ｍｅｔａｌｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔ
ｏｒ）であれば、チャネルを形成するイオン注入のドー
ズ量を変えることで達成され、また、変調ドープ構造を
もつＨＥＭＴであれば、ゲート・リセスの深さを変える
ことで達成される。
例えばＭＥＳＦＥＴ（ｍｅｔａｌｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔ
ｏｒ）であれば、チャネルを形成するイオン注入のドー
ズ量を変えることで達成され、また、変調ドープ構造を
もつＨＥＭＴであれば、ゲート・リセスの深さを変える
ことで達成される。
【０００４】然しながら、ＨＥＭＴに於いても、ＭＥＳ
ＦＥＴと同様、イオン注入でＶthの制御を行うことがで
きれば、Ｖthを異にするＨＥＭＴを同一基板上に作製す
る際のプロセスを簡単化することができる。
ＦＥＴと同様、イオン注入でＶthの制御を行うことがで
きれば、Ｖthを異にするＨＥＭＴを同一基板上に作製す
る際のプロセスを簡単化することができる。
【０００５】ところが、ＨＥＭＴに於いては、キャリヤ
供給層に於けるエネルギ・バンド・ギャップがチャネル
層に比較して広く、且つ、高濃度に不純物がドーピング
されている為、その上で、更にイオン注入を行ってドー
パントを導入することは、結晶損傷などの面から見て難
しい。
供給層に於けるエネルギ・バンド・ギャップがチャネル
層に比較して広く、且つ、高濃度に不純物がドーピング
されている為、その上で、更にイオン注入を行ってドー
パントを導入することは、結晶損傷などの面から見て難
しい。
【０００６】前記したような困難性を回避する為、変調
ドープ構造を用いることなく、アンドープＡｌＧａＡｓ
障壁層などを用いるヘテロ接合構造ＦＥＴに於いて、イ
オン注入に依ってＶthの制御を行うことが試みられてい
る。
ドープ構造を用いることなく、アンドープＡｌＧａＡｓ
障壁層などを用いるヘテロ接合構造ＦＥＴに於いて、イ
オン注入に依ってＶthの制御を行うことが試みられてい
る。
【０００７】即ち、ＡｌＧａＡｓに比較してドーパント
の活性化効率が高いＩｎＧａＡｓ層をＡｌＧａＡｓ層中
に介挿し、低温の活性化アニールでＶthを変化させる技
術が提案されている（要すれば「特開平２−２７３９４
３号公報」を参照）。
の活性化効率が高いＩｎＧａＡｓ層をＡｌＧａＡｓ層中
に介挿し、低温の活性化アニールでＶthを変化させる技
術が提案されている（要すれば「特開平２−２７３９４
３号公報」を参照）。
【０００８】然しながら、前記提案された技術に依れ
ば、障壁層はドーピングされていないので、次に記述す
る二つの問題を抱えている。即ち、 ヘテロ接合構造ＦＥＴに於いては、チャネルにドー
ピングされている為、チャネルにイオン注入を行わない
状態でも既にキャリヤ移動度が低いこと、 ヘテロ接合構造ＦＥＴに於いては、電極コンタクト
抵抗を低減する為に実施されるオーミック領域の形成に
高ドーズの不純物導入が必要であり、従って、オーミッ
ク領域からの不純物の横方向拡散が生じ易く、短ゲート
・デバイスの作製が困難なこと、である。
ば、障壁層はドーピングされていないので、次に記述す
る二つの問題を抱えている。即ち、 ヘテロ接合構造ＦＥＴに於いては、チャネルにドー
ピングされている為、チャネルにイオン注入を行わない
状態でも既にキャリヤ移動度が低いこと、 ヘテロ接合構造ＦＥＴに於いては、電極コンタクト
抵抗を低減する為に実施されるオーミック領域の形成に
高ドーズの不純物導入が必要であり、従って、オーミッ
ク領域からの不純物の横方向拡散が生じ易く、短ゲート
・デバイスの作製が困難なこと、である。
【０００９】
【発明が解決しようとする課題】本発明では、Ｖth制御
の為のイオン注入に依る損傷を低減し、高いチャネル移
動度を維持できるようにして、高周波特性及び高速動作
性が良好なＨＥＭＴを含む電界効果半導体装置を実現で
きるようにする。
の為のイオン注入に依る損傷を低減し、高いチャネル移
動度を維持できるようにして、高周波特性及び高速動作
性が良好なＨＥＭＴを含む電界効果半導体装置を実現で
きるようにする。
【００１０】
【課題を解決するための手段】本発明では、変調ドープ
構造をもつＨＥＭＴに於いて、キャリヤ供給層内に不純
物の活性化効率が高い半導体層を介挿することで、少な
いドーパント量で、従って、低損傷でＶthの制御を可能
にすることが基本になっている。
構造をもつＨＥＭＴに於いて、キャリヤ供給層内に不純
物の活性化効率が高い半導体層を介挿することで、少な
いドーパント量で、従って、低損傷でＶthの制御を可能
にすることが基本になっている。
【００１１】因みに、変調ドープ構造をもつＨＥＭＴ
は、オーミック領域形成の為にイオン注入が不要である
ことから、Ｖth制御を目的とするイオン注入を低損傷で
行うことができさえすれば、極めて高い性能を維持する
ことができる。
は、オーミック領域形成の為にイオン注入が不要である
ことから、Ｖth制御を目的とするイオン注入を低損傷で
行うことができさえすれば、極めて高い性能を維持する
ことができる。
【００１２】図１は本発明の原理を解説する為の説明図
であって、（Ａ）はＨＥＭＴの要部切断側面図、（Ｂ）
はＶthとキャリヤ移動度との関係を表す線図である。
であって、（Ａ）はＨＥＭＴの要部切断側面図、（Ｂ）
はＶthとキャリヤ移動度との関係を表す線図である。
【００１３】図１（Ａ）に於いて、１は半絶縁性ＧａＡ
ｓ基板、２はｉ−ＡｌＧａＡｓバッファ層、３はＩｎＧ
ａＡｓチャネル層（第一の半導体層）、４Ａ及び４Ｂは
ｎ−ＡｌＧａＡｓキャリヤ供給層（第二の半導体層）、
５はｉ−ＧａＡｓ挿入層（第三の半導体層）、６はｎ−
ＡｌＧａＡｓキャップ層、７はゲート電極、８はソース
電極、９はドレイン電極、１０はＶth制御イオン注入領
域をそれぞれ示している。
ｓ基板、２はｉ−ＡｌＧａＡｓバッファ層、３はＩｎＧ
ａＡｓチャネル層（第一の半導体層）、４Ａ及び４Ｂは
ｎ−ＡｌＧａＡｓキャリヤ供給層（第二の半導体層）、
５はｉ−ＧａＡｓ挿入層（第三の半導体層）、６はｎ−
ＡｌＧａＡｓキャップ層、７はゲート電極、８はソース
電極、９はドレイン電極、１０はＶth制御イオン注入領
域をそれぞれ示している。
【００１４】本発明に依るＨＥＭＴに於いては、チャネ
ル層３の上方にキャリヤ供給層を形成する点で従来のＨ
ＥＭＴと変わりないのであるが、そのキャリヤ供給層は
二つの層、即ち、キャリヤ供給層４Ａ及び４Ｂからなっ
ていて、その間にキャリヤ供給層４Ａ及び４Ｂに比較し
てエネルギ・バンド・ギャップが狭い材料からなる挿入
層５を介在させてある。
ル層３の上方にキャリヤ供給層を形成する点で従来のＨ
ＥＭＴと変わりないのであるが、そのキャリヤ供給層は
二つの層、即ち、キャリヤ供給層４Ａ及び４Ｂからなっ
ていて、その間にキャリヤ供給層４Ａ及び４Ｂに比較し
てエネルギ・バンド・ギャップが狭い材料からなる挿入
層５を介在させてある。
【００１５】この挿入層５は、Ｖthを変化させる為に導
入されるドーパントの活性化効率が高い為、挿入層５が
存在しない場合に比較し、少ないドーパント量でＶthを
制御することができ、そして、導入されるドーパントが
少なければ結晶の損傷も少ない理である。
入されるドーパントの活性化効率が高い為、挿入層５が
存在しない場合に比較し、少ないドーパント量でＶthを
制御することができ、そして、導入されるドーパントが
少なければ結晶の損傷も少ない理である。
【００１６】図示のＨＥＭＴに於ける挿入層５は、層厚
４〔ｎｍ〕のＧａＡｓ層であって、Ｖthを制御する為の
イオン注入量は１×１０12〜４×１０12〔cm-2〕の範囲
で変化させ、Ｖthの変化量とキャリヤ移動度とがどのよ
うに変化するかを調べたところ、図１（Ｂ）に見られる
結果が得られた。
４〔ｎｍ〕のＧａＡｓ層であって、Ｖthを制御する為の
イオン注入量は１×１０12〜４×１０12〔cm-2〕の範囲
で変化させ、Ｖthの変化量とキャリヤ移動度とがどのよ
うに変化するかを調べたところ、図１（Ｂ）に見られる
結果が得られた。
【００１７】図１（Ｂ）はＶthの変化量とキャリヤ移動
度との関係を表す線図であり、横軸にＶthの変化量を、
また、縦軸にキャリヤ移動度をそれぞれ採ってある。
度との関係を表す線図であり、横軸にＶthの変化量を、
また、縦軸にキャリヤ移動度をそれぞれ採ってある。
【００１８】図に於いて、○で示した特性線は、図１
（Ａ）について説明したＨＥＭＴに関するデータであ
り、また、●で示した特性線は、参考の為に付記したデ
ータであって、本発明に依るＧａＡｓ挿入層５をもたな
いＨＥＭＴに関する測定結果である。
（Ａ）について説明したＨＥＭＴに関するデータであ
り、また、●で示した特性線は、参考の為に付記したデ
ータであって、本発明に依るＧａＡｓ挿入層５をもたな
いＨＥＭＴに関する測定結果である。
【００１９】図１（Ｂ）に依れば、Ｖthを０．５〔Ｖ〕
シフトさせる場合、従来のＨＥＭＴではキャリヤ移動度
が約半分まで低下するのに対し、本発明に依るＨＥＭＴ
ではキャリヤ移動度の低下を１０〔％〕以下に抑えるこ
とが可能である旨が看取されよう。
シフトさせる場合、従来のＨＥＭＴではキャリヤ移動度
が約半分まで低下するのに対し、本発明に依るＨＥＭＴ
ではキャリヤ移動度の低下を１０〔％〕以下に抑えるこ
とが可能である旨が看取されよう。
【００２０】Ｖthを変化させる手段としては、ＨＥＭＴ
に於けるキャリヤと同一の導電型をもつドーパントを導
入することでＶthを深く（ディプレッション側に）変化
させる方法（前者）と、異なる導電型をもつドーパント
を導入することでＶthを浅く（エンハンスメント側に）
変化させる方法（後者）とがあり、どちらの場合にも本
発明は有効である。
に於けるキャリヤと同一の導電型をもつドーパントを導
入することでＶthを深く（ディプレッション側に）変化
させる方法（前者）と、異なる導電型をもつドーパント
を導入することでＶthを浅く（エンハンスメント側に）
変化させる方法（後者）とがあり、どちらの場合にも本
発明は有効である。
【００２１】何れにせよ、Ｖthを変化させる為にドーパ
ントを導入すれば、特性が劣化することは避けられない
ので、１チップ内にＶthが深いＨＥＭＴと浅いＨＥＭＴ
を作り込むことが必要である場合、Ｖthが浅いＨＥＭＴ
の方により高特性が要求されるような応用では前者をを
採用し、また、Ｖthが深いＨＥＭＴの方により高特性が
要求されるような応用では後者を採用すれば良い。
ントを導入すれば、特性が劣化することは避けられない
ので、１チップ内にＶthが深いＨＥＭＴと浅いＨＥＭＴ
を作り込むことが必要である場合、Ｖthが浅いＨＥＭＴ
の方により高特性が要求されるような応用では前者をを
採用し、また、Ｖthが深いＨＥＭＴの方により高特性が
要求されるような応用では後者を採用すれば良い。
【００２２】本発明に於けるＧａＡｓ挿入層５、即ち、
第三の半導体層の層厚が薄過ぎる場合には、導入不純物
の活性化効率向上の効果が充分に得られないことから、
２〔ｎｍ〕以上の層厚にすることが必要であって、これ
については実験を行って確認してある。
第三の半導体層の層厚が薄過ぎる場合には、導入不純物
の活性化効率向上の効果が充分に得られないことから、
２〔ｎｍ〕以上の層厚にすることが必要であって、これ
については実験を行って確認してある。
【００２３】図２は第三の半導体層（ＧａＡｓ）の層厚
と閾値電圧Ｖthシフト量の関係を表す線図であり、横軸
に第三の半導体層（ＧａＡｓ）の層厚〔ｎｍ〕を、ま
た、縦軸に閾値電圧変化量〔Ｖ〕をそれぞれ採ってあ
る。
と閾値電圧Ｖthシフト量の関係を表す線図であり、横軸
に第三の半導体層（ＧａＡｓ）の層厚〔ｎｍ〕を、ま
た、縦軸に閾値電圧変化量〔Ｖ〕をそれぞれ採ってあ
る。
【００２４】図から明らかなように、第三の半導体層の
層厚が２〔ｎｍ〕を下回ると閾値電圧は殆ど変化してい
ない。
層厚が２〔ｎｍ〕を下回ると閾値電圧は殆ど変化してい
ない。
【００２５】前記したところから、本発明に依る電界効
果半導体装置に於いては、 （１）基板（例えば半絶縁性ＧａＡｓ基板１１）上に形
成されたチャネル層である第一の半導体層（例えばＩｎ
ＧａＡｓチャネル層１３）と、該第一の半導体層上に形
成され該第一の半導体層に比較してエネルギ・バンド・
ギャップが大きく且つ全面に不純物が導入された第二の
半導体層（例えばｎ−ＡｌＧａＡｓキャリヤ供給層１４
Ａ及び１４Ｂ）と、該第二の半導体層内に介在し該第二
の半導体層に比較して不純物活性化率が高い材料からな
る第三の半導体層（例えばｉ−ＧａＡｓ挿入層１５）
と、該第三の半導体層を含み閾値電圧を変化させること
が必要なトランジスタ部分のみに形成された閾値電圧制
御不純物導入領域（例えばＶth制御イオン注入領域２
１）とを備えてなることを特徴とするか、又は、
果半導体装置に於いては、 （１）基板（例えば半絶縁性ＧａＡｓ基板１１）上に形
成されたチャネル層である第一の半導体層（例えばＩｎ
ＧａＡｓチャネル層１３）と、該第一の半導体層上に形
成され該第一の半導体層に比較してエネルギ・バンド・
ギャップが大きく且つ全面に不純物が導入された第二の
半導体層（例えばｎ−ＡｌＧａＡｓキャリヤ供給層１４
Ａ及び１４Ｂ）と、該第二の半導体層内に介在し該第二
の半導体層に比較して不純物活性化率が高い材料からな
る第三の半導体層（例えばｉ−ＧａＡｓ挿入層１５）
と、該第三の半導体層を含み閾値電圧を変化させること
が必要なトランジスタ部分のみに形成された閾値電圧制
御不純物導入領域（例えばＶth制御イオン注入領域２
１）とを備えてなることを特徴とするか、又は、
【００２６】（２）前記（１）に於いて、異なる閾値電
圧を有するトランジスタ部分（例えばゲート電極１７Ａ
で代表されるＨＥＭＴとゲート電極１７Ｂで代表される
ＨＥＭＴ）を含んでなることを特徴とするか、又は、
圧を有するトランジスタ部分（例えばゲート電極１７Ａ
で代表されるＨＥＭＴとゲート電極１７Ｂで代表される
ＨＥＭＴ）を含んでなることを特徴とするか、又は、
【００２７】（３）前記（１）或いは（２）に於いて、
閾値電圧を深くすることが必要なトランジスタ部分はキ
ャリヤの導電型と同一導電型の不純物が導入されてなる
閾値電圧制御不純物導入領域であることを特徴とする
か、又は、
閾値電圧を深くすることが必要なトランジスタ部分はキ
ャリヤの導電型と同一導電型の不純物が導入されてなる
閾値電圧制御不純物導入領域であることを特徴とする
か、又は、
【００２８】（４）前記（１）或いは（２）に於いて、
閾値電圧を浅くすることが必要なトランジスタ部分はキ
ャリヤの導電型と反対導電型の不純物が導入されてなる
閾値電圧制御不純物導入領域であることを特徴とする
か、又は、
閾値電圧を浅くすることが必要なトランジスタ部分はキ
ャリヤの導電型と反対導電型の不純物が導入されてなる
閾値電圧制御不純物導入領域であることを特徴とする
か、又は、
【００２９】（５）前記（１）乃至（４）の何れか１に
於いて、第三の半導体層（例えばｉ−ＧａＡｓ挿入層１
５）の層厚は２〔ｎｍ〕以上であることを特徴とする。
於いて、第三の半導体層（例えばｉ−ＧａＡｓ挿入層１
５）の層厚は２〔ｎｍ〕以上であることを特徴とする。
【００３０】前記手段を採ることに依り、第二の半導体
層及び不純物活性化効率が高い第三の半導体層からなる
キャリヤ供給層に不純物を導入してＶthを変化させる場
合、不純物が少量であっても、第三の半導体層に於ける
不純物活性化効率が高いことから、Ｖthを変化させるに
充分な量の活性化不純物が生成され、従って、Ｖthを変
化させる為に必要な代償であるイオン注入損傷に起因す
るキャリヤ移動度の低下を少なく抑えることができる。
層及び不純物活性化効率が高い第三の半導体層からなる
キャリヤ供給層に不純物を導入してＶthを変化させる場
合、不純物が少量であっても、第三の半導体層に於ける
不純物活性化効率が高いことから、Ｖthを変化させるに
充分な量の活性化不純物が生成され、従って、Ｖthを変
化させる為に必要な代償であるイオン注入損傷に起因す
るキャリヤ移動度の低下を少なく抑えることができる。
【００３１】
【発明の実施の形態】図３は本発明の一実施の形態を説
明する為の電界効果半導体装置を表す要部切断側面図で
ある。
明する為の電界効果半導体装置を表す要部切断側面図で
ある。
【００３２】図に於いて、１１は半絶縁性ＧａＡｓ基
板、１２はｉ−ＡｌＧａＡｓバッファ層、１３はＩｎＧ
ａＡｓチャネル層（第一の半導体層）、１４Ａはｎ−Ａ
ｌＧａＡｓキャリヤ供給層（第二の半導体層）、１４Ｂ
はｉ−ＡｌＧａＡｓキャリヤ供給層（第二の半導体
層）、１５はｉ−ＧａＡｓ挿入層（第三の半導体層）、
１６はｎ−ＧａＡｓキャップ層、１７Ａ及び１７Ｂはゲ
ート電極、１８Ａ及び１８Ｂはソース電極、１９Ａ及び
１９Ｂはドレイン電極、２０Ａ，２０Ｂ，２０Ｃは素子
分離領域、２１はＶth制御イオン注入領域をそれぞれ示
している。
板、１２はｉ−ＡｌＧａＡｓバッファ層、１３はＩｎＧ
ａＡｓチャネル層（第一の半導体層）、１４Ａはｎ−Ａ
ｌＧａＡｓキャリヤ供給層（第二の半導体層）、１４Ｂ
はｉ−ＡｌＧａＡｓキャリヤ供給層（第二の半導体
層）、１５はｉ−ＧａＡｓ挿入層（第三の半導体層）、
１６はｎ−ＧａＡｓキャップ層、１７Ａ及び１７Ｂはゲ
ート電極、１８Ａ及び１８Ｂはソース電極、１９Ａ及び
１９Ｂはドレイン電極、２０Ａ，２０Ｂ，２０Ｃは素子
分離領域、２１はＶth制御イオン注入領域をそれぞれ示
している。
【００３３】図３に見られる電界効果半導体装置を製造
する工程の概略について説明すると次の通りである。
する工程の概略について説明すると次の通りである。
【００３４】（１） ＭＯＶＰＥ（ｍｅｔａｌｏｒｇａ
ｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法
を適用することに依り、基板１１上にバッファ層１２、
チャネル層１３、キャリヤ供給層１４Ａ、挿入層１５、
キャリヤ供給層１４Ｂ、キャップ層１６を成長する。
ｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ）法
を適用することに依り、基板１１上にバッファ層１２、
チャネル層１３、キャリヤ供給層１４Ａ、挿入層１５、
キャリヤ供給層１４Ｂ、キャップ層１６を成長する。
【００３５】前記成長した各半導体層に関する主要なデ
ータを例示すると次の通りである。 バッファ層１２について 材料：ｉ−ＡｌＧａＡｓ 厚さ：３００〔ｎｍ〕 チャネル層１３について 材料：ｉ−ＩｎＧａＡｓ Ｉｎ組成：０．２ 厚さ：１５〔ｎｍ〕 キャリヤ供給層１４Ａについて 材料：ｎ−ＡｌＧａＡｓ Ａｌ組成：０．３ 不純物濃度：２×１０18〔cm-3〕 厚さ：７．５〔ｎｍ〕 挿入層１５について 材料：ｉ−ＧａＡｓ 厚さ：４〔ｎｍ〕 キャリヤ供給層１４Ｂ 材料：ｎ−ＡｌＧａＡｓ Ａｌ組成：０．３０ 不純物濃度：２×１０18〔cm-3〕 厚さ：７．５〔ｎｍ〕 キャップ層１６について 材料：ｎ−ＧａＡｓ 不純物濃度：２×１０18〔cm-3〕 厚さ：５０〔ｎｍ〕
ータを例示すると次の通りである。 バッファ層１２について 材料：ｉ−ＡｌＧａＡｓ 厚さ：３００〔ｎｍ〕 チャネル層１３について 材料：ｉ−ＩｎＧａＡｓ Ｉｎ組成：０．２ 厚さ：１５〔ｎｍ〕 キャリヤ供給層１４Ａについて 材料：ｎ−ＡｌＧａＡｓ Ａｌ組成：０．３ 不純物濃度：２×１０18〔cm-3〕 厚さ：７．５〔ｎｍ〕 挿入層１５について 材料：ｉ−ＧａＡｓ 厚さ：４〔ｎｍ〕 キャリヤ供給層１４Ｂ 材料：ｎ−ＡｌＧａＡｓ Ａｌ組成：０．３０ 不純物濃度：２×１０18〔cm-3〕 厚さ：７．５〔ｎｍ〕 キャップ層１６について 材料：ｎ−ＧａＡｓ 不純物濃度：２×１０18〔cm-3〕 厚さ：５０〔ｎｍ〕
【００３６】（２） リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、Ｖthを変化させる
必要があるＨＥＭＴに対応する開口をもつレジスト膜を
形成する。
ト・プロセスを適用することに依り、Ｖthを変化させる
必要があるＨＥＭＴに対応する開口をもつレジスト膜を
形成する。
【００３７】（３） イオン注入法を適用することに依
り、イオン加速エネルギを６０〔ｋｅＶ〕、ドーズ量を
８×１０11〔cm-2〕に設定し、工程（２）で形成したレ
ジスト膜をマスクにＳｉイオンの打ち込みを行い、Ｖth
制御イオン注入領域１１を形成する。
り、イオン加速エネルギを６０〔ｋｅＶ〕、ドーズ量を
８×１０11〔cm-2〕に設定し、工程（２）で形成したレ
ジスト膜をマスクにＳｉイオンの打ち込みを行い、Ｖth
制御イオン注入領域１１を形成する。
【００３８】（４） レジスト膜を除去してから、温度
を８３０〔℃〕、時間を１５〔秒〕に設定し、不純物活
性化熱処理を行う。
を８３０〔℃〕、時間を１５〔秒〕に設定し、不純物活
性化熱処理を行う。
【００３９】（５） リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、素子分離領域形成
予定部分に開口をもつレジスト膜を形成する。
ト・プロセスを適用することに依り、素子分離領域形成
予定部分に開口をもつレジスト膜を形成する。
【００４０】（６） イオン注入法を適用することに依
り、工程（５）で形成したレジスト膜をマスクに酸素イ
オンの打ち込みを行い、素子分離領域２０Ａ、２０Ｂ、
２０Ｃを形成する。
り、工程（５）で形成したレジスト膜をマスクに酸素イ
オンの打ち込みを行い、素子分離領域２０Ａ、２０Ｂ、
２０Ｃを形成する。
【００４１】（７） レジスト膜を除去してから、リソ
グラフィ技術に於けるレジスト・プロセスを適用するこ
とに依り、オーミック電極形成予定部分に開口をもつレ
ジスト膜を形成する。
グラフィ技術に於けるレジスト・プロセスを適用するこ
とに依り、オーミック電極形成予定部分に開口をもつレ
ジスト膜を形成する。
【００４２】（８） 蒸着法を適用することに依り、Ａ
ｕＧｅ／Ａｕを蒸着後、工程（７）で形成したレジスト
膜を剥離するリフト・オフを行ってソース電極１８Ａ、
ソース電極１８Ｂ及びドレイン電極１９Ａ、ドレイン電
極１９Ｂを形成する。
ｕＧｅ／Ａｕを蒸着後、工程（７）で形成したレジスト
膜を剥離するリフト・オフを行ってソース電極１８Ａ、
ソース電極１８Ｂ及びドレイン電極１９Ａ、ドレイン電
極１９Ｂを形成する。
【００４３】（９） リソグラフィ技術に於けるレジス
ト・プロセスを適用することに依り、ゲート電極形成予
定部分に開口をもつレジスト膜を形成する。
ト・プロセスを適用することに依り、ゲート電極形成予
定部分に開口をもつレジスト膜を形成する。
【００４４】（１０） エッチング・ガスをＳｉＣｌ4
系ガスとするドライ・エッチング法を適用することに依
り、工程（９）で形成したレジスト膜の開口内に表出さ
れているｎ−ＧａＡｓキャップ層１６をエッチングして
開口を形成し、その開口内に下地のｉ−ＡｌＧａＡｓキ
ャリヤ供給層１４Ｂを表出させる。
系ガスとするドライ・エッチング法を適用することに依
り、工程（９）で形成したレジスト膜の開口内に表出さ
れているｎ−ＧａＡｓキャップ層１６をエッチングして
開口を形成し、その開口内に下地のｉ−ＡｌＧａＡｓキ
ャリヤ供給層１４Ｂを表出させる。
【００４５】（１１） 工程（９）で形成したレジスト
膜を残したまま、蒸着法を適用することに依り、Ａｌを
蒸着後、該レジスト膜を剥離するリフト・オフを行って
ゲート電極１７Ａ及びゲート電極１７Ｂを形成する。
膜を残したまま、蒸着法を適用することに依り、Ａｌを
蒸着後、該レジスト膜を剥離するリフト・オフを行って
ゲート電極１７Ａ及びゲート電極１７Ｂを形成する。
【００４６】以上の工程を経ることに依って、Ｖthが
０．５〔Ｖ〕相違するＨＥＭＴを同一基板上に形成する
ことができ、しかも、Ｖthを変化させる為のＳｉイオン
の注入量は少ないので、結晶損傷に起因するキャリヤ移
動度の劣化は少ない。
０．５〔Ｖ〕相違するＨＥＭＴを同一基板上に形成する
ことができ、しかも、Ｖthを変化させる為のＳｉイオン
の注入量は少ないので、結晶損傷に起因するキャリヤ移
動度の劣化は少ない。
【００４７】本発明では、前記実施の形態に限られるこ
となく、特許請求の範囲を逸脱しない範囲で他に多く改
変を実現することができる。
となく、特許請求の範囲を逸脱しない範囲で他に多く改
変を実現することができる。
【００４８】例えば、Ｖthを変化させる為に導入するド
ーパントは、Ｓｉに限られず、Ｓ、Ｃ、Ｍｇ、Ｂｅなど
を必要に応じて選択使用することができ、また、その導
入手段もイオン注入法に限られず、気相拡散法、固相拡
散法などを適宜選択することができる。
ーパントは、Ｓｉに限られず、Ｓ、Ｃ、Ｍｇ、Ｂｅなど
を必要に応じて選択使用することができ、また、その導
入手段もイオン注入法に限られず、気相拡散法、固相拡
散法などを適宜選択することができる。
【００４９】また、第三の半導体層である挿入層には、
ＧａＡｓの他にＡｌＧａＡｓを用いることもでき、その
場合、ｘ値、即ち、Ａｌ組成が比較的小さいものは不純
物活性化率が大きい。
ＧａＡｓの他にＡｌＧａＡｓを用いることもでき、その
場合、ｘ値、即ち、Ａｌ組成が比較的小さいものは不純
物活性化率が大きい。
【００５０】更にまた、各半導体層の厚さ、不純物濃
度、不純物添加条件、金属材料、素子製造プロセスなど
は、適宜に選択することができる。
度、不純物添加条件、金属材料、素子製造プロセスなど
は、適宜に選択することができる。
【００５１】
【発明の効果】本発明に依る電界効果半導体装置に於い
ては、チャネル層である第一の半導体層と、第一の半導
体層上に形成され第一の半導体層に比較しエネルギ・バ
ンド・ギャップが大きく且つ全面に不純物が導入された
第二の半導体層と、第二の半導体層内に介在し第二の半
導体層に比較し不純物活性化率が高い材料の第三の半導
体層と、第三の半導体層を含み閾値電圧を変化させるこ
とが必要なトランジスタ部分のみに形成された閾値電圧
制御不純物導入領域とを備える。
ては、チャネル層である第一の半導体層と、第一の半導
体層上に形成され第一の半導体層に比較しエネルギ・バ
ンド・ギャップが大きく且つ全面に不純物が導入された
第二の半導体層と、第二の半導体層内に介在し第二の半
導体層に比較し不純物活性化率が高い材料の第三の半導
体層と、第三の半導体層を含み閾値電圧を変化させるこ
とが必要なトランジスタ部分のみに形成された閾値電圧
制御不純物導入領域とを備える。
【００５２】前記手段を採ることに依り、第二の半導体
層及び不純物活性化効率が高い第三の半導体層からなる
キャリヤ供給層に不純物を導入してＶthを変化させる場
合、不純物が少量であっても、第三の半導体層に於ける
不純物活性化効率が高いことから、Ｖthを変化させるに
充分な量の活性化不純物が生成され、従って、Ｖthを変
化させる為に必要な代償であるイオン注入損傷に起因す
るキャリヤ移動度の低下を少なく抑えることができる。
層及び不純物活性化効率が高い第三の半導体層からなる
キャリヤ供給層に不純物を導入してＶthを変化させる場
合、不純物が少量であっても、第三の半導体層に於ける
不純物活性化効率が高いことから、Ｖthを変化させるに
充分な量の活性化不純物が生成され、従って、Ｖthを変
化させる為に必要な代償であるイオン注入損傷に起因す
るキャリヤ移動度の低下を少なく抑えることができる。
【図１】本発明の原理を解説する為の説明図である。
【図２】第三の半導体層（ＧａＡｓ）の層厚と閾値電圧
Ｖthシフト量の関係を表す線図である。
Ｖthシフト量の関係を表す線図である。
【図３】本発明の一実施の形態を説明する為の電界効果
半導体装置を表す要部切断側面図である。
半導体装置を表す要部切断側面図である。
１１ 半絶縁性ＧａＡｓ基板 １２ ｉ−ＡｌＧａＡｓバッファ層 １３ ＩｎＧａＡｓチャネル層（第一の半導体層） １４Ａ ｎ−ＡｌＧａＡｓキャリヤ供給層（第二の半導
体層） １４Ｂ ｎ−ＡｌＧａＡｓキャリヤ供給層（第二の半導
体層） １５ ｉ−ＧａＡｓ挿入層（第三の半導体層） １６ ｎ−ＧａＡｓキャップ層 １７Ａ及び１７Ｂ ゲート電極 １８Ａ及び１８Ｂ ソース電極 １９Ａ及び１９Ｂ ドレイン電極 ２０Ａ，２０Ｂ，２０Ｃ 素子分離領域 ２１ Ｖth制御イオン注入領域
体層） １４Ｂ ｎ−ＡｌＧａＡｓキャリヤ供給層（第二の半導
体層） １５ ｉ−ＧａＡｓ挿入層（第三の半導体層） １６ ｎ−ＧａＡｓキャップ層 １７Ａ及び１７Ｂ ゲート電極 １８Ａ及び１８Ｂ ソース電極 １９Ａ及び１９Ｂ ドレイン電極 ２０Ａ，２０Ｂ，２０Ｃ 素子分離領域 ２１ Ｖth制御イオン注入領域
Claims (5)
- 【請求項１】基板上に形成されたチャネル層である第一
の半導体層と、 該第一の半導体層上に形成され該第一の半導体層に比較
してエネルギ・バンド・ギャップが大きく且つ全面に不
純物が導入された第二の半導体層と、 該第二の半導体層内に介在し該第二の半導体層に比較し
て不純物活性化率が高い材料からなる第三の半導体層
と、 該第三の半導体層を含み閾値電圧を変化させることが必
要なトランジスタ部分のみに形成された閾値電圧制御不
純物導入領域とを備えてなることを特徴とする電界効果
半導体装置。 - 【請求項２】異なる閾値電圧を有するトランジスタ部分
を含んでなることを特徴とする請求項１記載の電界効果
半導体装置。 - 【請求項３】閾値電圧を深くすることが必要なトランジ
スタ部分はキャリヤの導電型と同一導電型の不純物が導
入されてなる閾値電圧制御不純物導入領域であることを
特徴とする請求項１或いは請求項２記載の電界効果半導
体装置。 - 【請求項４】閾値電圧を浅くすることが必要なトランジ
スタ部分はキャリヤの導電型と反対導電型の不純物が導
入されてなる閾値電圧制御不純物導入領域であることを
特徴とする請求項１或いは請求項２記載の電界効果半導
体装置。 - 【請求項５】第三の半導体層の層厚は２〔ｎｍ〕以上で
あることを特徴とする請求項１乃至請求項４の何れか１
記載の電界効果半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11110433A JP2000307100A (ja) | 1999-04-19 | 1999-04-19 | 電界効果半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11110433A JP2000307100A (ja) | 1999-04-19 | 1999-04-19 | 電界効果半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307100A true JP2000307100A (ja) | 2000-11-02 |
Family
ID=14535621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11110433A Pending JP2000307100A (ja) | 1999-04-19 | 1999-04-19 | 電界効果半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000307100A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332233A (ja) * | 1999-05-19 | 2000-11-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP2003068767A (ja) * | 2001-08-28 | 2003-03-07 | Murata Mfg Co Ltd | 電界効果トランジスタの製造方法および電界効果トランジスタ |
-
1999
- 1999-04-19 JP JP11110433A patent/JP2000307100A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000332233A (ja) * | 1999-05-19 | 2000-11-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP2003068767A (ja) * | 2001-08-28 | 2003-03-07 | Murata Mfg Co Ltd | 電界効果トランジスタの製造方法および電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768147B2 (en) | Semiconductor device and method of fabricating the same | |
| US5937285A (en) | Method of fabricating submicron FETs with low temperature group III-V material | |
| KR920003799B1 (ko) | 반도체 장치 | |
| JPH0324782B2 (ja) | ||
| EP0613189A2 (en) | Channel structure for field effect transistor and method of manufacturing the same | |
| US5895929A (en) | Low subthreshold leakage current HFET | |
| JPS5932173A (ja) | 電界効果トランジスタの製造方法 | |
| JP3040786B2 (ja) | チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法 | |
| JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| KR930000603B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2000307100A (ja) | 電界効果半導体装置 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP3360195B2 (ja) | 電界効果トランジスタ | |
| JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH09172163A (ja) | 半導体装置の製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0645598A (ja) | 半導体装置及びその製造方法 | |
| JP3018885B2 (ja) | 半導体装置の製造方法 | |
| JPH03280552A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPH0992660A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH06310536A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0472635A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS6143443A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |