JP2000278944A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2000278944A JP2000278944A JP11082754A JP8275499A JP2000278944A JP 2000278944 A JP2000278944 A JP 2000278944A JP 11082754 A JP11082754 A JP 11082754A JP 8275499 A JP8275499 A JP 8275499A JP 2000278944 A JP2000278944 A JP 2000278944A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- time
- output voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 軽負荷の場合でも出力電圧に大きなリップル
を生じないようにする。 【解決手段】 負荷が軽くなって直流出力電圧が上昇す
ると、オン時間制限回路22によりトランジスタQ1が強
制的にオフ状態となり、MOS型FET1のオン時間に
制限が加わる。つまり、負荷が軽い程、MOS型FET
1のオン時間は短くなり、負荷に送り出されるエネルギ
ーも小さくなる。よって、軽負荷時に無安定マルチバイ
ブレータ3の発振周波数が著しく低下することはなく、
出力電圧のリップルも大幅に改善できる。
を生じないようにする。 【解決手段】 負荷が軽くなって直流出力電圧が上昇す
ると、オン時間制限回路22によりトランジスタQ1が強
制的にオフ状態となり、MOS型FET1のオン時間に
制限が加わる。つまり、負荷が軽い程、MOS型FET
1のオン時間は短くなり、負荷に送り出されるエネルギ
ーも小さくなる。よって、軽負荷時に無安定マルチバイ
ブレータ3の発振周波数が著しく低下することはなく、
出力電圧のリップルも大幅に改善できる。
Description
【0001】
【発明の属する技術分野】本発明は、無安定マルチバイ
ブレータに接続した可変電流源の電流値を直流出力電圧
に応じて可変することで、スイッチング素子のオフ時間
を変化させて直流出力電圧の安定化を図るスイッチング
電源装置に関する。
ブレータに接続した可変電流源の電流値を直流出力電圧
に応じて可変することで、スイッチング素子のオフ時間
を変化させて直流出力電圧の安定化を図るスイッチング
電源装置に関する。
【0002】
【発明が解決しようとする課題】従来、無安定マルチバ
イブレータを有する発振回路を、例えばDC−DCコン
バータなどのスイッチング電源装置におけるスイッチン
グ素子の駆動回路として用いた場合は、発振周波数が固
定で、スイッチング素子のデューティー比(1周期に対
するオン時間の比)が固定されるため、DC−DCコン
バータの出力電圧を負帰還により安定化させることが困
難であった。これに対して、無安定マルチバイブレータ
の動作電流を可変して、発振周波数を変化させる電流制
御型の可変発振回路を用い、DC−DCコンバータの出
力電圧を負帰還により安定化させるものが、例えば図5
に示すように知られている。
イブレータを有する発振回路を、例えばDC−DCコン
バータなどのスイッチング電源装置におけるスイッチン
グ素子の駆動回路として用いた場合は、発振周波数が固
定で、スイッチング素子のデューティー比(1周期に対
するオン時間の比)が固定されるため、DC−DCコン
バータの出力電圧を負帰還により安定化させることが困
難であった。これに対して、無安定マルチバイブレータ
の動作電流を可変して、発振周波数を変化させる電流制
御型の可変発振回路を用い、DC−DCコンバータの出
力電圧を負帰還により安定化させるものが、例えば図5
に示すように知られている。
【0003】この図5において、101はフライバック型
のDC−DCコンバータのスイッチング素子を構成する
MOS型FET,102はMOS型FET101のゲートにド
ライブ信号を供給する可変発振回路を備えた駆動回路で
ある。駆動回路102は、前記ドライブ信号のオン時間お
よびオフ時間を決定するための無安定マルチバイブレー
タ103と、無安定マルチバイブレータ103からの発振出力
をMOS型FET101がスイッチング動作するのに必要
なドライブ信号に変換するバッファ104とにより構成さ
れる。無安定マルチバイブレータ103は、交互にオン・
オフする一対のNPN型トランジスタQ1,Q2と、ト
ランジスタQ1のコレクタに一端を接続し、他方のトラ
ンジスタQ2のベースに他端を接続したコンデンサC1
と、トランジスタQ2のコレクタに一端を接続し、トラ
ンジスタQ1のベースに他端を接続したコンデンサC2
と、入力端子+VIラインとトランジスタQ1のコレク
タ間に接続される抵抗R1と、入力端子+VIラインと
トランジスタQ2のベース間に接続される抵抗R3と、
入力端子+VIラインとトランジスタQ2のコレクタ間
に接続される抵抗R4とにより構成される。また、トラ
ンジスタQ1,Q2のエミッタはいずれも出力端子−V
Iと共に接地され、トランジスタQ2のコレクタ電圧を
無安定マルチバイブレータ103の発振出力としている。
入力端子+VIラインとトランジスタQ1のベース間に
は、DC−DCコンバータの出力電圧に応じてその電流
値が可変する帰還回路としての可変電流源105が接続さ
れる。この可変電流源105は、トランジスタQ1のベー
スにコレクタを接続したPNP型トランジスタQ3と、
入力端子+VIのラインとトランジスタQ3のエミッタ
間に接続した抵抗R2とにより構成される。
のDC−DCコンバータのスイッチング素子を構成する
MOS型FET,102はMOS型FET101のゲートにド
ライブ信号を供給する可変発振回路を備えた駆動回路で
ある。駆動回路102は、前記ドライブ信号のオン時間お
よびオフ時間を決定するための無安定マルチバイブレー
タ103と、無安定マルチバイブレータ103からの発振出力
をMOS型FET101がスイッチング動作するのに必要
なドライブ信号に変換するバッファ104とにより構成さ
れる。無安定マルチバイブレータ103は、交互にオン・
オフする一対のNPN型トランジスタQ1,Q2と、ト
ランジスタQ1のコレクタに一端を接続し、他方のトラ
ンジスタQ2のベースに他端を接続したコンデンサC1
と、トランジスタQ2のコレクタに一端を接続し、トラ
ンジスタQ1のベースに他端を接続したコンデンサC2
と、入力端子+VIラインとトランジスタQ1のコレク
タ間に接続される抵抗R1と、入力端子+VIラインと
トランジスタQ2のベース間に接続される抵抗R3と、
入力端子+VIラインとトランジスタQ2のコレクタ間
に接続される抵抗R4とにより構成される。また、トラ
ンジスタQ1,Q2のエミッタはいずれも出力端子−V
Iと共に接地され、トランジスタQ2のコレクタ電圧を
無安定マルチバイブレータ103の発振出力としている。
入力端子+VIラインとトランジスタQ1のベース間に
は、DC−DCコンバータの出力電圧に応じてその電流
値が可変する帰還回路としての可変電流源105が接続さ
れる。この可変電流源105は、トランジスタQ1のベー
スにコレクタを接続したPNP型トランジスタQ3と、
入力端子+VIのラインとトランジスタQ3のエミッタ
間に接続した抵抗R2とにより構成される。
【0004】前記MOS型FET101はトランス111の一
次巻線111Aと直列回路をなし、入力端子+VI,−V
I間に接続される。そして、MOS型FET101をスイ
ッチングすることにより、前記入力端子+VI,−VI
間の直流入力電圧が、トランス111の一次巻線111Aに断
続的に供給され、トランス111の二次巻線111Bに誘起さ
れた電圧が、ダイオードD1およびコンデンサC3によ
り整流平滑されることで、負荷(図示せず)を接続する
出力端子+VO,−VOに直流出力電圧が供給されるよ
うになっている。また112は、出力端子+VO,−VO
間の直流出力電圧の安定化を図るために、直流出力電圧
の変動を検出して、その検出結果を前記可変電流源105
に供給する出力電圧検出回路である。
次巻線111Aと直列回路をなし、入力端子+VI,−V
I間に接続される。そして、MOS型FET101をスイ
ッチングすることにより、前記入力端子+VI,−VI
間の直流入力電圧が、トランス111の一次巻線111Aに断
続的に供給され、トランス111の二次巻線111Bに誘起さ
れた電圧が、ダイオードD1およびコンデンサC3によ
り整流平滑されることで、負荷(図示せず)を接続する
出力端子+VO,−VOに直流出力電圧が供給されるよ
うになっている。また112は、出力端子+VO,−VO
間の直流出力電圧の安定化を図るために、直流出力電圧
の変動を検出して、その検出結果を前記可変電流源105
に供給する出力電圧検出回路である。
【0005】そして、抵抗R1,可変電流源105,コン
デンサC1,C2の各値によって定められた繰返し周期
で、無安定マルチバイブレータ103のトランジスタQ
1,Q2を交互にオン・オフすることにより、トランジ
スタQ2のコレクタ電圧がバッファ104を介してMOS
型FET101のゲートにドライブ信号として供給され
る。このとき、MOS型FET101のオン時間は、抵抗
R2とコンデンサC2に依存して固定しているが、MO
S型FET101のオフ時間は、可変電流源105とコンデン
サC1に依存しているため、出力電圧の変動に伴って可
変電流源105の電流値が変化すると、このMOS型FE
T101のオフ時間ひいては発振周波数も変化する。これ
により、出力電圧が上昇したときには、可変電流源105
の電流値を減少させてMOS型FET101のオフ時間を
長くし、出力電圧が低下したときには、可変電流源105
の電流値を増加させてMOS型FET101のオフ時間を
短くすることで、出力電圧を負帰還により安定化させる
ことが可能になる。
デンサC1,C2の各値によって定められた繰返し周期
で、無安定マルチバイブレータ103のトランジスタQ
1,Q2を交互にオン・オフすることにより、トランジ
スタQ2のコレクタ電圧がバッファ104を介してMOS
型FET101のゲートにドライブ信号として供給され
る。このとき、MOS型FET101のオン時間は、抵抗
R2とコンデンサC2に依存して固定しているが、MO
S型FET101のオフ時間は、可変電流源105とコンデン
サC1に依存しているため、出力電圧の変動に伴って可
変電流源105の電流値が変化すると、このMOS型FE
T101のオフ時間ひいては発振周波数も変化する。これ
により、出力電圧が上昇したときには、可変電流源105
の電流値を減少させてMOS型FET101のオフ時間を
長くし、出力電圧が低下したときには、可変電流源105
の電流値を増加させてMOS型FET101のオフ時間を
短くすることで、出力電圧を負帰還により安定化させる
ことが可能になる。
【0006】次に、図6の波形図を参照しつつ、図5に
示す回路の動作を説明する。なお、この図6において、
上段の実線Vb1はトランジスタQ1のベース電圧,上段
の破線Vc1はトランジスタQ1のコレクタ電圧であり、
下段の実線Vb2はトランジスタQ2のベース電圧,下段
の破線Vc2はトランジスタQ2のコレクタ電圧を示して
いる。
示す回路の動作を説明する。なお、この図6において、
上段の実線Vb1はトランジスタQ1のベース電圧,上段
の破線Vc1はトランジスタQ1のコレクタ電圧であり、
下段の実線Vb2はトランジスタQ2のベース電圧,下段
の破線Vc2はトランジスタQ2のコレクタ電圧を示して
いる。
【0007】図6に示すトランジスタQ1,Q2の各部
の波形からも理解できるように、無安定マルチバイブレ
ータ103は、トランジスタQ1,Q2が交互にオン,オ
フを繰り返すことで発振している。そして、トランジス
タQ2のコレクタ電圧Vc2が発振出力としてバッファ10
4に入力され、このバッファ104からMOS型FET101
をスイッチング動作するためのドライブ信号が、MOS
型FET101のゲートに供給される。また、出力端子+
VO,−VO間の直流出力電圧は、出力電圧検出回路11
2により検出電圧としてトランジスタQ3のコレクタ電
流IC3に帰還され、直流出力電圧の安定化を図ってい
る。ここで、図6の符号B1に示すトランジスタQ1が
オフしているときのベース電圧Vb1の傾きは、次の数1
にて表わせる。
の波形からも理解できるように、無安定マルチバイブレ
ータ103は、トランジスタQ1,Q2が交互にオン,オ
フを繰り返すことで発振している。そして、トランジス
タQ2のコレクタ電圧Vc2が発振出力としてバッファ10
4に入力され、このバッファ104からMOS型FET101
をスイッチング動作するためのドライブ信号が、MOS
型FET101のゲートに供給される。また、出力端子+
VO,−VO間の直流出力電圧は、出力電圧検出回路11
2により検出電圧としてトランジスタQ3のコレクタ電
流IC3に帰還され、直流出力電圧の安定化を図ってい
る。ここで、図6の符号B1に示すトランジスタQ1が
オフしているときのベース電圧Vb1の傾きは、次の数1
にて表わせる。
【0008】
【数1】
【0009】上記数1において、C2はコンデンサC2
の静電容量である。したがって、入力電圧をVIとした
ときに、トランジスタQ1のベース電圧Vb1の最低電圧
が理想的に−(VI−Vb1)とすれば、トランジスタ
Q1のオフ時間ひいてはMOS型FET1のオフ時間to
ffは、次の数2にて表わすことができ、このオフ時間to
ffはトランジスタQ3のコレクタ電流IC3によって制御
される。
の静電容量である。したがって、入力電圧をVIとした
ときに、トランジスタQ1のベース電圧Vb1の最低電圧
が理想的に−(VI−Vb1)とすれば、トランジスタ
Q1のオフ時間ひいてはMOS型FET1のオフ時間to
ffは、次の数2にて表わすことができ、このオフ時間to
ffはトランジスタQ3のコレクタ電流IC3によって制御
される。
【0010】
【数2】
【0011】ここで、抵抗R3を流れる電流をIr3とし
た場合に、入力電圧VIが一定であれば、トランジスタ
Q2のオフ期間におけるコンデンサC1の充電電流の平
均値Avg(Ir3)は一定となり、次の数3にて表わすこ
とができる。したがって、トランジスタQ2は一定のオ
フ期間を形成することになり、MOS型FET101のオ
ン時間は固定される。
た場合に、入力電圧VIが一定であれば、トランジスタ
Q2のオフ期間におけるコンデンサC1の充電電流の平
均値Avg(Ir3)は一定となり、次の数3にて表わすこ
とができる。したがって、トランジスタQ2は一定のオ
フ期間を形成することになり、MOS型FET101のオ
ン時間は固定される。
【0012】
【数3】
【0013】したがって、トランジスタQ2は一定のオ
フ期間を形成することになり、MOS型FET101のオ
ン時間tonは、次の数4に示すように固定される。
フ期間を形成することになり、MOS型FET101のオ
ン時間tonは、次の数4に示すように固定される。
【0014】
【数4】
【0015】ところで、上記回路構成では、MOS型F
ET101のオン時間が固定されているため、出力端子+
VO,−VO間の負荷がどんなに軽い状態でも、トラン
ス111には一定のエネルギーが蓄えられる。加えて、軽
負荷の場合には、無安定マルチバイブレータ3が出力電
圧を下げるために、MOS型FET1のオフ時間を長く
するので、無安定マルチバイブレータ3は発振周波数が
大きく低下し、出力端子+VO,−VO間に大きなリッ
プル電圧が生じる。
ET101のオン時間が固定されているため、出力端子+
VO,−VO間の負荷がどんなに軽い状態でも、トラン
ス111には一定のエネルギーが蓄えられる。加えて、軽
負荷の場合には、無安定マルチバイブレータ3が出力電
圧を下げるために、MOS型FET1のオフ時間を長く
するので、無安定マルチバイブレータ3は発振周波数が
大きく低下し、出力端子+VO,−VO間に大きなリッ
プル電圧が生じる。
【0016】そこで、本発明は上記問題点を解決して、
軽負荷の場合でも出力電圧に大きなリップルを生じない
スイッチング電源装置を提供することをその目的とす
る。
軽負荷の場合でも出力電圧に大きなリップルを生じない
スイッチング電源装置を提供することをその目的とす
る。
【0017】
【課題を解決するための手段】本発明のスイッチング電
源装置は、前記目的を達成するために、スイッチング素
子をスイッチングすることより、所定の直流出力電圧を
負荷に供給するとともに、前記スイッチング素子にドラ
イブ信号を供給する駆動回路として、交互にオン・オフ
する一対のトランジスタと、前記一方のトランジスタの
ベースに接続した可変電流源とを有する無安定マルチバ
イブレータを備え、前記直流出力電圧に応じて可変電流
源の電流値を可変することで、前記スイッチング素子の
オフ時間を変化させて該直流出力電圧の安定化を図るス
イッチング電源装置において、前記直流出力電圧に応じ
た信号で、前記一方のトランジスタを強制的にオフさ
せ、前記スイッチング素子のオン時間に制限を加えるオ
ン時間制限回路を備えたものである。
源装置は、前記目的を達成するために、スイッチング素
子をスイッチングすることより、所定の直流出力電圧を
負荷に供給するとともに、前記スイッチング素子にドラ
イブ信号を供給する駆動回路として、交互にオン・オフ
する一対のトランジスタと、前記一方のトランジスタの
ベースに接続した可変電流源とを有する無安定マルチバ
イブレータを備え、前記直流出力電圧に応じて可変電流
源の電流値を可変することで、前記スイッチング素子の
オフ時間を変化させて該直流出力電圧の安定化を図るス
イッチング電源装置において、前記直流出力電圧に応じ
た信号で、前記一方のトランジスタを強制的にオフさ
せ、前記スイッチング素子のオン時間に制限を加えるオ
ン時間制限回路を備えたものである。
【0018】上記構成により、負荷が軽くなって直流出
力電圧が上昇すると、オン時間制限回路により無安定マ
ルチバイブレータを構成する一方のトランジスタが強制
的にオフ状態となり、スイッチング素子のオン時間に制
限が加えられる。このように、負荷が軽い程、スイッチ
ング素子のオン時間は短くなり、負荷に送り出されるエ
ネルギーも小さくなるので、軽負荷時に無安定マルチバ
イブレータの発振周波数が著しく低下することはなく、
出力電圧のリップルも大幅に改善できる。
力電圧が上昇すると、オン時間制限回路により無安定マ
ルチバイブレータを構成する一方のトランジスタが強制
的にオフ状態となり、スイッチング素子のオン時間に制
限が加えられる。このように、負荷が軽い程、スイッチ
ング素子のオン時間は短くなり、負荷に送り出されるエ
ネルギーも小さくなるので、軽負荷時に無安定マルチバ
イブレータの発振周波数が著しく低下することはなく、
出力電圧のリップルも大幅に改善できる。
【0019】
【発明の実施形態】以下、添付図面に基づき、本発明に
おける発振回路の各実施例を説明する。図1〜図3は、
本発明の可変発振回路をフライバック型のスイッチング
電源装置に適用した第1実施例を示すものである。回路
構成を示す図1において、1はDC−DCコンバータの
スイッチング素子を構成するMOS型FET,2はMO
S型FET1のゲートにドライブ信号を供給する可変発
振回路を備えた駆動回路である。駆動回路2は、前記ド
ライブ信号のオン時間およびオフ時間を決定するための
無安定マルチバイブレータ3と、無安定マルチバイブレ
ータ3からの発振出力をMOS型FET1がオン・オフ
動作するのに必要なドライブ信号に変換するバッファ4
とにより構成される。
おける発振回路の各実施例を説明する。図1〜図3は、
本発明の可変発振回路をフライバック型のスイッチング
電源装置に適用した第1実施例を示すものである。回路
構成を示す図1において、1はDC−DCコンバータの
スイッチング素子を構成するMOS型FET,2はMO
S型FET1のゲートにドライブ信号を供給する可変発
振回路を備えた駆動回路である。駆動回路2は、前記ド
ライブ信号のオン時間およびオフ時間を決定するための
無安定マルチバイブレータ3と、無安定マルチバイブレ
ータ3からの発振出力をMOS型FET1がオン・オフ
動作するのに必要なドライブ信号に変換するバッファ4
とにより構成される。
【0020】+VI,−VIは、直流入力電圧が印加さ
れる入力端子であって、この入力端子+VI,−VI間
には、DC−DCコンバータを構成するトランス5の一
次巻線5Aと、前記MOS型FET1と、トランス5の
一次巻線5Aを流れる電流を監視する抵抗R10との直列
回路が接続される。そして、MOS型FET1をスイッ
チングすることにより、前記入力端子+VI,−VI間
の直流入力電圧が、トランス5の一次巻線5Aに断続的
に供給されるようになっている。なお、マイナス側の入
力端子−VIは接地されている。
れる入力端子であって、この入力端子+VI,−VI間
には、DC−DCコンバータを構成するトランス5の一
次巻線5Aと、前記MOS型FET1と、トランス5の
一次巻線5Aを流れる電流を監視する抵抗R10との直列
回路が接続される。そして、MOS型FET1をスイッ
チングすることにより、前記入力端子+VI,−VI間
の直流入力電圧が、トランス5の一次巻線5Aに断続的
に供給されるようになっている。なお、マイナス側の入
力端子−VIは接地されている。
【0021】ダイオードD1およびコンデンサC3は、
トランス5の二次巻線5Bに誘起された電圧を整流平滑
するものである。具体的には、MOS型FET1がオン
すると、ダイオードD1は非導通状態となって、トラン
ス5にエネルギーが蓄えられ、MOS型FET1がオフ
すると、ダイオードD1は導通状態となって、それまで
トランス5に蓄えられていたエネルギーが、出力端子+
VO,−VO間に接続した負荷(図示せず)に送り出さ
れる構成となっている。
トランス5の二次巻線5Bに誘起された電圧を整流平滑
するものである。具体的には、MOS型FET1がオン
すると、ダイオードD1は非導通状態となって、トラン
ス5にエネルギーが蓄えられ、MOS型FET1がオフ
すると、ダイオードD1は導通状態となって、それまで
トランス5に蓄えられていたエネルギーが、出力端子+
VO,−VO間に接続した負荷(図示せず)に送り出さ
れる構成となっている。
【0022】出力端子+VO,−VO間に発生する直流
出力電圧の安定化を図るために、本実施例では出力電圧
検出回路11を含めた帰還ループが形成される。出力電圧
検出回路11は、出力端子+VO,−VO間にフォトカプ
ラ12の発光素子たる発光ダイオード12Aとシャントレギ
ュレータ13との直列回路を接続し、シャントレギュレー
タ13のリファレンスに直流出力電圧を抵抗R7,R8で
分圧して印加するように構成される。また、電圧検出信
号を出力するフォトカプラ12の受光素子たるフォトトラ
ンジスタ12Bは、直流入力電圧を分圧する抵抗R4,R
6の接続点にエミッタを接続し、プラス側の入力端子+
VIにコレクタを接続してなり、このフォトトランジス
タ12Bのエミッタが、無安定マルチバイブレータ3を構
成するPNP型トランジスタQ3のベースに接続され
る。そして、出力端子+VO,−VO間の直流出力電圧
は、抵抗R7,R8により分圧されてシャントレギュレ
ータ13のリファレンスに印加され、この印加された電圧
とシャントレギュレータ13の基準電圧Ref1との差異に応
じて、シャントレギュレータ13のカソードに流れ込む電
流値が変化し、発光ダイオード12Aの発光量も変化す
る。無安定マルチバイブレータ3は、発光ダイオード12
Aの発光量の変化に伴ない、フォトトランジスタ12Bに
流れ込む電流の変化を電圧検出信号として入力し、この
電圧検出信号に応じて発振周波数を変化させるように構
成している。
出力電圧の安定化を図るために、本実施例では出力電圧
検出回路11を含めた帰還ループが形成される。出力電圧
検出回路11は、出力端子+VO,−VO間にフォトカプ
ラ12の発光素子たる発光ダイオード12Aとシャントレギ
ュレータ13との直列回路を接続し、シャントレギュレー
タ13のリファレンスに直流出力電圧を抵抗R7,R8で
分圧して印加するように構成される。また、電圧検出信
号を出力するフォトカプラ12の受光素子たるフォトトラ
ンジスタ12Bは、直流入力電圧を分圧する抵抗R4,R
6の接続点にエミッタを接続し、プラス側の入力端子+
VIにコレクタを接続してなり、このフォトトランジス
タ12Bのエミッタが、無安定マルチバイブレータ3を構
成するPNP型トランジスタQ3のベースに接続され
る。そして、出力端子+VO,−VO間の直流出力電圧
は、抵抗R7,R8により分圧されてシャントレギュレ
ータ13のリファレンスに印加され、この印加された電圧
とシャントレギュレータ13の基準電圧Ref1との差異に応
じて、シャントレギュレータ13のカソードに流れ込む電
流値が変化し、発光ダイオード12Aの発光量も変化す
る。無安定マルチバイブレータ3は、発光ダイオード12
Aの発光量の変化に伴ない、フォトトランジスタ12Bに
流れ込む電流の変化を電圧検出信号として入力し、この
電圧検出信号に応じて発振周波数を変化させるように構
成している。
【0023】無安定マルチバイブレータ3は、交互にオ
ン・オフする一対のNPN型トランジスタQ1,Q2を
備えているとともに、一方のトランジスタQ1のコレク
タにシュミットトリガBの入力端子を接続し、このシュ
ミットトリガBの出力端子と他方のトランジスタQ2の
ベース間にコンデンサC1が接続される。コンデンサC
1は、入力端子+VIのラインとトランジスタQ2のベ
ース間に接続される抵抗R3とともに、トランジスタQ
1のオフ時間すなわちトランジスタQ2のオン時間を決
定する第1の時定数回路を構成する。また、トランジス
タQ2のコレクタとトランジスタQ1のベース間には、
別のコンデンサC2が接続される。このコンデンサC2
は、入力端子+VIのラインとトランジスタQ1のベー
ス間に接続される可変電流源21とともに、トランジスタ
Q1のオン時間すなわちトランジスタQ2のオフ時間を
決定する第2の時定数回路を構成する。さらに、入力端
子+VIのラインとトランジスタQ1のコレクタ間に抵
抗R1を接続するとともに、入力端子+VIのラインと
トランジスタQ2のコレクタ間に抵抗R5を接続し、ト
ランジスタQ2のコレクタ電圧を無安定マルチバイブレ
ータ3の発振出力としている。
ン・オフする一対のNPN型トランジスタQ1,Q2を
備えているとともに、一方のトランジスタQ1のコレク
タにシュミットトリガBの入力端子を接続し、このシュ
ミットトリガBの出力端子と他方のトランジスタQ2の
ベース間にコンデンサC1が接続される。コンデンサC
1は、入力端子+VIのラインとトランジスタQ2のベ
ース間に接続される抵抗R3とともに、トランジスタQ
1のオフ時間すなわちトランジスタQ2のオン時間を決
定する第1の時定数回路を構成する。また、トランジス
タQ2のコレクタとトランジスタQ1のベース間には、
別のコンデンサC2が接続される。このコンデンサC2
は、入力端子+VIのラインとトランジスタQ1のベー
ス間に接続される可変電流源21とともに、トランジスタ
Q1のオン時間すなわちトランジスタQ2のオフ時間を
決定する第2の時定数回路を構成する。さらに、入力端
子+VIのラインとトランジスタQ1のコレクタ間に抵
抗R1を接続するとともに、入力端子+VIのラインと
トランジスタQ2のコレクタ間に抵抗R5を接続し、ト
ランジスタQ2のコレクタ電圧を無安定マルチバイブレ
ータ3の発振出力としている。
【0024】前記可変電流源21は、抵抗R4,R6の接
続点にベースを接続し、トランジスタQ1のベースにコ
レクタを接続したPNP型トランジスタQ3と、入力端
子+VIのラインとトランジスタQ3のエミッタ間に接
続した抵抗R2とにより構成される。そして、フォトト
ランジスタ12Bに流れ込む電流に応じて、トランジスタ
Q3のベース電位が変化し、トランジスタQ3のエミッ
タ・コレクタ間を流れる可変電流源21の電流値が変化す
るようになっている。また、電圧レベル切換回路として
の前記シュミットトリガBは、他端をトランジスタQ2
のベースに接続したコンデンサC1の一端と、一方のト
ランジスタQ1のコレクタ間に接続される。このシュミ
ットトリガBは、入力端子に加わる電圧が一定のしきい
値以上になると、出力端子に接続したコンデンサC1の
一端の電圧が急激に立ち上がり、入力端子に加わる電圧
が一定のしきい値以下になると、コンデンサC1の一端
の電圧レベルが急激に立ち下がるもので、この電圧レベ
ルの立上がりのしきい値と立ち下がりのしきい値は若干
異なっている。そして、このシュミットトリガBを挿入
したことによって、トランジスタQ1のコレクタ電位が
緩やかに下降しても、トランジスタQ1のコレクタ電位
があるしきい値にまで低下すると、コンデンサC1の一
端の電圧レベルがシュミットトリガBの特性に依存して
急激に立ち下がるようになっている。なお、こうした立
ち下がり特性を有するものであれば、本実施例のような
シュミットトリガBに代わり別の電圧レベル切換回路を
設けてもよい。但し、単一のシュミットトリガ素子Bを
用いれば、回路構成を簡素化できるという利点がある。
続点にベースを接続し、トランジスタQ1のベースにコ
レクタを接続したPNP型トランジスタQ3と、入力端
子+VIのラインとトランジスタQ3のエミッタ間に接
続した抵抗R2とにより構成される。そして、フォトト
ランジスタ12Bに流れ込む電流に応じて、トランジスタ
Q3のベース電位が変化し、トランジスタQ3のエミッ
タ・コレクタ間を流れる可変電流源21の電流値が変化す
るようになっている。また、電圧レベル切換回路として
の前記シュミットトリガBは、他端をトランジスタQ2
のベースに接続したコンデンサC1の一端と、一方のト
ランジスタQ1のコレクタ間に接続される。このシュミ
ットトリガBは、入力端子に加わる電圧が一定のしきい
値以上になると、出力端子に接続したコンデンサC1の
一端の電圧が急激に立ち上がり、入力端子に加わる電圧
が一定のしきい値以下になると、コンデンサC1の一端
の電圧レベルが急激に立ち下がるもので、この電圧レベ
ルの立上がりのしきい値と立ち下がりのしきい値は若干
異なっている。そして、このシュミットトリガBを挿入
したことによって、トランジスタQ1のコレクタ電位が
緩やかに下降しても、トランジスタQ1のコレクタ電位
があるしきい値にまで低下すると、コンデンサC1の一
端の電圧レベルがシュミットトリガBの特性に依存して
急激に立ち下がるようになっている。なお、こうした立
ち下がり特性を有するものであれば、本実施例のような
シュミットトリガBに代わり別の電圧レベル切換回路を
設けてもよい。但し、単一のシュミットトリガ素子Bを
用いれば、回路構成を簡素化できるという利点がある。
【0025】22は、MOS型FET1ひいては出力端子
+VO,−VOに接続する負荷(図示せず)に流れる電
流に比例した信号で、交互にオン・オフを繰り返すトラ
ンジスタQ1,Q2の一方(本実施例ではトランジスタ
Q1)を強制的にオフさせ、MOS型FET1のオン時
間に制限を加えるオン時間制限回路である。このオン時
間制限回路22は、前記電流検知器たる抵抗R10の他に、
トランジスタQ4と抵抗9とにより構成され、MOS型
FET1と抵抗R10の接続点をトランジスタQ1のエミ
ッタに接続し、トランジスタQ1とトランジスタQ4の
ベースどうしを接続し、このトランジスタQ4のエミッ
タと接地ライン間に抵抗R9を接続するとともに、トラ
ンジスタQ4のコレクタを前記可変電流源21を構成する
トランジスタQ3のコレクタに接続して、トランジスタ
Q4のベース・エミッタ間を短絡している。
+VO,−VOに接続する負荷(図示せず)に流れる電
流に比例した信号で、交互にオン・オフを繰り返すトラ
ンジスタQ1,Q2の一方(本実施例ではトランジスタ
Q1)を強制的にオフさせ、MOS型FET1のオン時
間に制限を加えるオン時間制限回路である。このオン時
間制限回路22は、前記電流検知器たる抵抗R10の他に、
トランジスタQ4と抵抗9とにより構成され、MOS型
FET1と抵抗R10の接続点をトランジスタQ1のエミ
ッタに接続し、トランジスタQ1とトランジスタQ4の
ベースどうしを接続し、このトランジスタQ4のエミッ
タと接地ライン間に抵抗R9を接続するとともに、トラ
ンジスタQ4のコレクタを前記可変電流源21を構成する
トランジスタQ3のコレクタに接続して、トランジスタ
Q4のベース・エミッタ間を短絡している。
【0026】次に、図2および図3の波形図を参照しな
がら、上記構成についてその作用を説明する。なお、図
2は無安定マルチバイブレータ3の各部の電圧波形を示
すものであり、上段の実線Vb1はトランジスタQ1のベ
ース電圧,上段の破線Vc1はトランジスタQ1のコレク
タ電圧,中段の実線Vb2はトランジスタQ2のベース電
圧,中段の破線Vc2はトランジスタQ2のコレクタ電
圧,下段の実線Ve1はトランジスタQ1のエミッタ電
圧,下段の破線Ve4はトランジスタQ4のエミッタ電圧
である。また、図3は、図2の下段に示すトランジスタ
Q1のエミッタ電圧Ve1とトランジスタQ4のエミッタ
電圧Ve4の波形図の要部を拡大したものである。
がら、上記構成についてその作用を説明する。なお、図
2は無安定マルチバイブレータ3の各部の電圧波形を示
すものであり、上段の実線Vb1はトランジスタQ1のベ
ース電圧,上段の破線Vc1はトランジスタQ1のコレク
タ電圧,中段の実線Vb2はトランジスタQ2のベース電
圧,中段の破線Vc2はトランジスタQ2のコレクタ電
圧,下段の実線Ve1はトランジスタQ1のエミッタ電
圧,下段の破線Ve4はトランジスタQ4のエミッタ電圧
である。また、図3は、図2の下段に示すトランジスタ
Q1のエミッタ電圧Ve1とトランジスタQ4のエミッタ
電圧Ve4の波形図の要部を拡大したものである。
【0027】無安定マルチバイブレータ3は、トランジ
スタQ1,Q2が交互にオン・オフを繰り返し、発振状
態となっている。そして、トランジスタQ2のコレクタ
電圧Vc2が発振出力としてバッファ4に入力され、この
バッファ4からMOS型FET1をスイッチング動作す
るためのドライブ信号が、MOS型FET1のゲートに
供給される。ここで、トランジスタQ1のオン時間は、
トランジスタQ2のオフ時間により決定され、トランジ
スタQ1のオフ時間は、トランジスタQ2のオン時間に
より決定される。可変電流源21とコンデンサC2は、ト
ランジスタQ1のオフ時間およびトランジスタQ2のオ
ン時間を決定するものであり、可変電流源21を構成する
トランジスタQ3のコレクタ電流IC3(図1参照)が変
化すると、トランジスタQ1がオフしているときのベー
ス電圧Vb1の傾き(図2に示すトランジスタQ1のベー
ス電圧Vb1の傾斜部分B1)が変化する。これに対して、
トランジスタQ1のオン時間およびトランジスタQ2の
オフ時間は、抵抗R3とコンデンサC1とにより固定さ
れている。
スタQ1,Q2が交互にオン・オフを繰り返し、発振状
態となっている。そして、トランジスタQ2のコレクタ
電圧Vc2が発振出力としてバッファ4に入力され、この
バッファ4からMOS型FET1をスイッチング動作す
るためのドライブ信号が、MOS型FET1のゲートに
供給される。ここで、トランジスタQ1のオン時間は、
トランジスタQ2のオフ時間により決定され、トランジ
スタQ1のオフ時間は、トランジスタQ2のオン時間に
より決定される。可変電流源21とコンデンサC2は、ト
ランジスタQ1のオフ時間およびトランジスタQ2のオ
ン時間を決定するものであり、可変電流源21を構成する
トランジスタQ3のコレクタ電流IC3(図1参照)が変
化すると、トランジスタQ1がオフしているときのベー
ス電圧Vb1の傾き(図2に示すトランジスタQ1のベー
ス電圧Vb1の傾斜部分B1)が変化する。これに対して、
トランジスタQ1のオン時間およびトランジスタQ2の
オフ時間は、抵抗R3とコンデンサC1とにより固定さ
れている。
【0028】出力端子+VO,−VO間の出力電圧を抵
抗R7,R8により分圧した電圧が、シャントレギュレ
ータ13の基準電圧Ref1を越えると、双方の電圧の差異に
応じた電流がフォトカプラ12のフォトトランジスタ12B
に流れ込む。これにより、フォトカプラ12のフォトトラ
ンジスタ12Bは、トランジスタQ3のベース電圧を上昇
させ、トランジスタQ3のコレクタ電流IC3を減少させ
る。可変電流源21を構成するトランジスタQ3のコレク
タ電流IC3が減少すると、前記トランジスタQ1のベー
ス電圧Vb1の傾斜部分B1が緩やかな傾きに変化し、トラ
ンジスタQ1のオフ時間、すなわちトランジスタQ2の
オン時間ひいてはMOS型FET1のオフ時間が増加し
て、出力端子+VO,−VO間の出力電圧が低下する。
また逆に、出力端子+VO,−VO間の出力電圧の低下
に伴い、フォトカプラ12のフォトトランジスタ12Bに流
れ込む電流が減少すると、トランジスタQ3のベース電
圧は下降し、トランジスタQ3のコレクタ電流IC3は増
加する。これにより、トランジスタQ1のベース電圧V
b1の傾斜部分B1が急な傾きに変化し、トランジスタQ1
のオフ時間、すなわちトランジスタQ2のオン時間ひい
てはMOS型FET1のオフ時間が減少して、出力端子
+VO,−VO間の出力電圧が上昇する。こうして、可
変電流源21の電流値を可変して、トランジスタQ1のオ
フ時間を変化させることで、同時にMOS型FET1の
ドライブ信号の周期ひいてはデューティー比が制御され
(PFM:パルス周波数変調)、出力端子+VO,−V
O間の出力電圧が規定値に安定化する。
抗R7,R8により分圧した電圧が、シャントレギュレ
ータ13の基準電圧Ref1を越えると、双方の電圧の差異に
応じた電流がフォトカプラ12のフォトトランジスタ12B
に流れ込む。これにより、フォトカプラ12のフォトトラ
ンジスタ12Bは、トランジスタQ3のベース電圧を上昇
させ、トランジスタQ3のコレクタ電流IC3を減少させ
る。可変電流源21を構成するトランジスタQ3のコレク
タ電流IC3が減少すると、前記トランジスタQ1のベー
ス電圧Vb1の傾斜部分B1が緩やかな傾きに変化し、トラ
ンジスタQ1のオフ時間、すなわちトランジスタQ2の
オン時間ひいてはMOS型FET1のオフ時間が増加し
て、出力端子+VO,−VO間の出力電圧が低下する。
また逆に、出力端子+VO,−VO間の出力電圧の低下
に伴い、フォトカプラ12のフォトトランジスタ12Bに流
れ込む電流が減少すると、トランジスタQ3のベース電
圧は下降し、トランジスタQ3のコレクタ電流IC3は増
加する。これにより、トランジスタQ1のベース電圧V
b1の傾斜部分B1が急な傾きに変化し、トランジスタQ1
のオフ時間、すなわちトランジスタQ2のオン時間ひい
てはMOS型FET1のオフ時間が減少して、出力端子
+VO,−VO間の出力電圧が上昇する。こうして、可
変電流源21の電流値を可変して、トランジスタQ1のオ
フ時間を変化させることで、同時にMOS型FET1の
ドライブ信号の周期ひいてはデューティー比が制御され
(PFM:パルス周波数変調)、出力端子+VO,−V
O間の出力電圧が規定値に安定化する。
【0029】なお、出力端子+VO,−VO間の出力電
圧が低下して、フォトカプラ12のフォトトランジスタ12
Bに電流が流れ込まなくなり、このフォトトランジスタ
12Bが開放状態になると、トランジスタQ3のベース電
位は、入力端子+VI,−VI間の直流入力電圧を抵抗
R4,R6で分圧した電圧でほぼ固定される。したがっ
て、抵抗R4,R6を付加するだけで、トランジスタQ
3のコレクタ電流IC3の最大値は制限され、トランジス
タQ1のベース電圧Vb1の傾斜部分B1は、それ以上急な
傾きに変化しなくなる。こうして、MOS型FET1の
最小オフ時間が必要以上に短かくなり過ぎる不具合を簡
単に防止できる。
圧が低下して、フォトカプラ12のフォトトランジスタ12
Bに電流が流れ込まなくなり、このフォトトランジスタ
12Bが開放状態になると、トランジスタQ3のベース電
位は、入力端子+VI,−VI間の直流入力電圧を抵抗
R4,R6で分圧した電圧でほぼ固定される。したがっ
て、抵抗R4,R6を付加するだけで、トランジスタQ
3のコレクタ電流IC3の最大値は制限され、トランジス
タQ1のベース電圧Vb1の傾斜部分B1は、それ以上急な
傾きに変化しなくなる。こうして、MOS型FET1の
最小オフ時間が必要以上に短かくなり過ぎる不具合を簡
単に防止できる。
【0030】上記一連の動作中において、抵抗R10はM
OS型FET1を流れるトランス5の一次電流を電圧信
号に変換し、トランジスタQ1のエミッタに入力してい
る。この場合のトランジスタQ1のエミッタ電圧Ve1は
図2に示すように、MOS型FET1のオン期間中は、
トランス1の一次電流に比例して時間と共に増加する一
方、MOS型FET1のオフ期間中は、トランス1の一
次電流が遮断されるためゼロとなる。そして、例えば軽
負荷時などにおいて、出力端子+VO,−VO間の出力
電圧が高い場合には、前述のようにトランジスタQ3の
コレクタ電流IC3は減少し、トランジスタQ1,Q4の
ベース電圧も比較的低い状態にある。したがって、MO
S型FET1に少しでも電流が流れると、抵抗R10間に
発生する電圧によりトランジスタQ1はすぐにオフし、
同時にトランジスタQ2はオンして、MOS型FET1
のドライブ信号のオン(導通期間)は終了する。このト
ランジスタQ1がオフになる規定値は、図3に示すよう
に、理想的にはトランジスタQ4のエミッタ電圧Ve4よ
りも、トランジスタQ1のエミッタ電圧Ve1が上回るよ
うな、MOS型FET1を流れる電流値となる。また、
トランジスタQ4のエミッタ電圧Ve4(パルス電圧)
は、トランジスタQ3のコレクタ電流IC3と抵抗R9の
抵抗値とを掛け合わせたIC3×R9で決定されるので、
軽負荷時には低く、負荷の重い状態では高くなる。
OS型FET1を流れるトランス5の一次電流を電圧信
号に変換し、トランジスタQ1のエミッタに入力してい
る。この場合のトランジスタQ1のエミッタ電圧Ve1は
図2に示すように、MOS型FET1のオン期間中は、
トランス1の一次電流に比例して時間と共に増加する一
方、MOS型FET1のオフ期間中は、トランス1の一
次電流が遮断されるためゼロとなる。そして、例えば軽
負荷時などにおいて、出力端子+VO,−VO間の出力
電圧が高い場合には、前述のようにトランジスタQ3の
コレクタ電流IC3は減少し、トランジスタQ1,Q4の
ベース電圧も比較的低い状態にある。したがって、MO
S型FET1に少しでも電流が流れると、抵抗R10間に
発生する電圧によりトランジスタQ1はすぐにオフし、
同時にトランジスタQ2はオンして、MOS型FET1
のドライブ信号のオン(導通期間)は終了する。このト
ランジスタQ1がオフになる規定値は、図3に示すよう
に、理想的にはトランジスタQ4のエミッタ電圧Ve4よ
りも、トランジスタQ1のエミッタ電圧Ve1が上回るよ
うな、MOS型FET1を流れる電流値となる。また、
トランジスタQ4のエミッタ電圧Ve4(パルス電圧)
は、トランジスタQ3のコレクタ電流IC3と抵抗R9の
抵抗値とを掛け合わせたIC3×R9で決定されるので、
軽負荷時には低く、負荷の重い状態では高くなる。
【0031】こうして、オン時間制限回路22は、MOS
型FET1を流れる電流に依存して、出力端子+VO,
−VO間の出力電圧が高い軽負荷時ほど、MOS型FE
T1のドライブ信号のオン時間を短く制限する。これに
より、MOS型FET1のドライブ信号のオン時間を固
定した従来のPFM制御に比べて、軽負荷時における周
波数の低下や、出力電圧のリップル増大は著しく改善さ
れる。また、MOS型FET1のドライブ信号の1パル
ス毎に、トランジスタQ3のコレクタ電流IC3の最大値
を制限できるので、本実施例におけるオン時間制限回路
22を組み込んだ無安定マルチバイブレータ3を、パルス
バイパルス(パルス毎)の電流制限機能として用いるこ
とも可能になる。
型FET1を流れる電流に依存して、出力端子+VO,
−VO間の出力電圧が高い軽負荷時ほど、MOS型FE
T1のドライブ信号のオン時間を短く制限する。これに
より、MOS型FET1のドライブ信号のオン時間を固
定した従来のPFM制御に比べて、軽負荷時における周
波数の低下や、出力電圧のリップル増大は著しく改善さ
れる。また、MOS型FET1のドライブ信号の1パル
ス毎に、トランジスタQ3のコレクタ電流IC3の最大値
を制限できるので、本実施例におけるオン時間制限回路
22を組み込んだ無安定マルチバイブレータ3を、パルス
バイパルス(パルス毎)の電流制限機能として用いるこ
とも可能になる。
【0032】なお、図1には示していないが、オン時間
制限回路22を構成する抵抗R9に、例えばコンデンサな
どの容量性素子を並列に接続してもよい。こうすると、
トランジスタQ1のエミッタ電圧Ve1に対するスレショ
ルド(しきい値)電圧となるトランジスタQ4のエミッ
タ電圧Ve4は、容量性素子により積分され、軽負荷時に
は負荷の重い状態に比べて、より小さな電圧値になる。
したがって、上記オン時間制限回路22による軽負荷時の
オン時間制限効果が、一層顕著なものとなる。また、図
1の回路では、トランジスタQ1のエミッタ電圧Ve1が
上昇すると、トランジスタQ1ひいてはトランジスタQ
4のベース電流が減少するので、トランジスタQ4のエ
ミッタ電圧Ve4(パルス電圧)は図3に示すようにフラ
ットではなく、時間が経つに連れて電圧値が上昇する右
肩上がりとなる。こうした現象も、抵抗R9に容量性素
子を接続すれば改善されるので、オン時間制限回路22の
動作が一層安定する効果が得られる。
制限回路22を構成する抵抗R9に、例えばコンデンサな
どの容量性素子を並列に接続してもよい。こうすると、
トランジスタQ1のエミッタ電圧Ve1に対するスレショ
ルド(しきい値)電圧となるトランジスタQ4のエミッ
タ電圧Ve4は、容量性素子により積分され、軽負荷時に
は負荷の重い状態に比べて、より小さな電圧値になる。
したがって、上記オン時間制限回路22による軽負荷時の
オン時間制限効果が、一層顕著なものとなる。また、図
1の回路では、トランジスタQ1のエミッタ電圧Ve1が
上昇すると、トランジスタQ1ひいてはトランジスタQ
4のベース電流が減少するので、トランジスタQ4のエ
ミッタ電圧Ve4(パルス電圧)は図3に示すようにフラ
ットではなく、時間が経つに連れて電圧値が上昇する右
肩上がりとなる。こうした現象も、抵抗R9に容量性素
子を接続すれば改善されるので、オン時間制限回路22の
動作が一層安定する効果が得られる。
【0033】次に、無安定マルチバイブレータ3の発振
が停止した状態から、可変電流源21の電流値すなわちト
ランジスタQ3のコレクタ電流IC3を緩やかに増加させ
た場合を考える。コンデンサC2は、極めて小さいトラ
ンジスタQ3のコレクタ電流IC3により充電され、トラ
ンジスタQ1のベース電圧Vb1がこのトランジスタQ1
のベース・エミッタ間の順方向電圧となった瞬間に、ト
ランジスタQ1はオン状態となって、コレクタ電圧Vc1
が低下を開始する。このときのトランジスタQ1のコレ
クタ電圧Vc1は、次の数5の近似式にて概ね表わせる。
が停止した状態から、可変電流源21の電流値すなわちト
ランジスタQ3のコレクタ電流IC3を緩やかに増加させ
た場合を考える。コンデンサC2は、極めて小さいトラ
ンジスタQ3のコレクタ電流IC3により充電され、トラ
ンジスタQ1のベース電圧Vb1がこのトランジスタQ1
のベース・エミッタ間の順方向電圧となった瞬間に、ト
ランジスタQ1はオン状態となって、コレクタ電圧Vc1
が低下を開始する。このときのトランジスタQ1のコレ
クタ電圧Vc1は、次の数5の近似式にて概ね表わせる。
【0034】
【数5】
【0035】但し、上記数5において、Vccは入力端子
+VI,−VI間の直流入力電圧,β1はトランジスタ
Q1の電流増幅率,IC3はトランジスタQ3のコレクタ
電流,R1は抵抗R1の抵抗値である。したがって、可
変電流源21の電流値IC3が緩やかに変化した場合には、
トランジスタQ1のコレクタ電圧Vc1も緩やかに低下す
る。しかし、トランジスタQ1のコレクタ電圧Vc1がど
のような電圧傾斜であるのかに拘らず、このトランジス
タQ1のコレクタ電圧Vc1があるしきい値にまで低下す
ると、シュミットトリガBの出力は急速に変化する。こ
のため、トランジスタQ2のベース電圧Vb2は、コンデ
ンサC1が抵抗R3により充電される前に負電圧とな
り、トランジスタQ1のコレクタ電圧Vc1がシュミット
トリガBのしきい値より下がるのとほぼ同時に、トラン
ジスタQ2はオフ状態となる。こうなると、抵抗R5に
よってコンデンサC2は充電され、トランジスタQ1の
ベース電圧Vb1が上昇するので、トランジスタQ1は急
速なオン状態となり、以後、無安定マルチバイブレータ
3の発振が再開する。
+VI,−VI間の直流入力電圧,β1はトランジスタ
Q1の電流増幅率,IC3はトランジスタQ3のコレクタ
電流,R1は抵抗R1の抵抗値である。したがって、可
変電流源21の電流値IC3が緩やかに変化した場合には、
トランジスタQ1のコレクタ電圧Vc1も緩やかに低下す
る。しかし、トランジスタQ1のコレクタ電圧Vc1がど
のような電圧傾斜であるのかに拘らず、このトランジス
タQ1のコレクタ電圧Vc1があるしきい値にまで低下す
ると、シュミットトリガBの出力は急速に変化する。こ
のため、トランジスタQ2のベース電圧Vb2は、コンデ
ンサC1が抵抗R3により充電される前に負電圧とな
り、トランジスタQ1のコレクタ電圧Vc1がシュミット
トリガBのしきい値より下がるのとほぼ同時に、トラン
ジスタQ2はオフ状態となる。こうなると、抵抗R5に
よってコンデンサC2は充電され、トランジスタQ1の
ベース電圧Vb1が上昇するので、トランジスタQ1は急
速なオン状態となり、以後、無安定マルチバイブレータ
3の発振が再開する。
【0036】以上のように、本実施例では、スイッチン
グ素子であるMOS型FET1をスイッチングすること
より、所定の直流出力電圧を負荷に供給するとともに、
MOS型FET1にドライブ信号を供給する駆動回路と
して、交互にオン・オフする一対のトランジスタQ1,
Q2と、一方のトランジスタQ1のベースに接続した可
変電流源21とを有する無安定マルチバイブレータを備
え、前記直流出力電圧に応じて可変電流源21の電流値を
可変することで、MOS型FET1のオフ時間を変化さ
せて直流出力電圧の安定化を図るスイッチング電源装置
において、直流出力電圧に応じた信号で、一方のトラン
ジスタQ1を強制的にオフさせ、MOS型FET1のオ
ン時間に制限を加えるオン時間制限回路22を備えてい
る。
グ素子であるMOS型FET1をスイッチングすること
より、所定の直流出力電圧を負荷に供給するとともに、
MOS型FET1にドライブ信号を供給する駆動回路と
して、交互にオン・オフする一対のトランジスタQ1,
Q2と、一方のトランジスタQ1のベースに接続した可
変電流源21とを有する無安定マルチバイブレータを備
え、前記直流出力電圧に応じて可変電流源21の電流値を
可変することで、MOS型FET1のオフ時間を変化さ
せて直流出力電圧の安定化を図るスイッチング電源装置
において、直流出力電圧に応じた信号で、一方のトラン
ジスタQ1を強制的にオフさせ、MOS型FET1のオ
ン時間に制限を加えるオン時間制限回路22を備えてい
る。
【0037】この場合、負荷が軽くなって直流出力電圧
が上昇すると、オン時間制限回路22により無安定マルチ
バイブレータ3を構成する一方のトランジスタQ1が強
制的にオフ状態となり、MOS型FET1のオン時間に
制限が加えられる。このように、負荷が軽い程、MOS
型FET1のオン時間は短くなり、負荷に送り出される
エネルギーも小さくなるので、軽負荷時に無安定マルチ
バイブレータ3の発振周波数が著しく低下することはな
く、出力電圧のリップルも大幅に改善できる。
が上昇すると、オン時間制限回路22により無安定マルチ
バイブレータ3を構成する一方のトランジスタQ1が強
制的にオフ状態となり、MOS型FET1のオン時間に
制限が加えられる。このように、負荷が軽い程、MOS
型FET1のオン時間は短くなり、負荷に送り出される
エネルギーも小さくなるので、軽負荷時に無安定マルチ
バイブレータ3の発振周波数が著しく低下することはな
く、出力電圧のリップルも大幅に改善できる。
【0038】また、本実施例のオン時間制限回路22は、
MOS型FET1を流れる電流に応じて、一方のトラン
ジスタQ1のエミッタ電圧Ve1を可変する電流検知器た
る抵抗R10と、直流出力電圧が上昇すると、可変電流源
21の電流値によって、トランジスタQ1のベース電圧V
b1を低下させるトランジスタQ4および抵抗R9とによ
り構成される。これにより、2個の抵抗R9,R10と、
1個のトランジスタQ4を、既存のスイッチング電源装
置に付加するだけで、出力電圧のリップルを大幅に改善
することが可能になる。
MOS型FET1を流れる電流に応じて、一方のトラン
ジスタQ1のエミッタ電圧Ve1を可変する電流検知器た
る抵抗R10と、直流出力電圧が上昇すると、可変電流源
21の電流値によって、トランジスタQ1のベース電圧V
b1を低下させるトランジスタQ4および抵抗R9とによ
り構成される。これにより、2個の抵抗R9,R10と、
1個のトランジスタQ4を、既存のスイッチング電源装
置に付加するだけで、出力電圧のリップルを大幅に改善
することが可能になる。
【0039】また、図1の回路構成において、抵抗R9
に容量性素子を並列接続すると、オン時間制限回路22に
よる軽負荷時のオン時間制限効果が、一層顕著なものと
なる。また、トランジスタQ4のパルス状のエミッタ電
圧Ve4がフラットになるため、オン時間制限回路22の動
作が一層安定する。
に容量性素子を並列接続すると、オン時間制限回路22に
よる軽負荷時のオン時間制限効果が、一層顕著なものと
なる。また、トランジスタQ4のパルス状のエミッタ電
圧Ve4がフラットになるため、オン時間制限回路22の動
作が一層安定する。
【0040】その他の実施例上の効果を列記すると、本
実施例では、交互にオン・オフする一対のトランジスタ
Q1,Q2と、一方のトランジスタQ1のベースに接続
した可変電流源と、前記一方のトランジスタQ1のコレ
クタに一端を接続し、他方のトランジスタQ2のベース
に他端を接続したコンデンサC1とを有する無安定マル
チバイブレータ3を備え、可変電流源21の電流値を可変
することで、トランジスタQ1がオフしているときのベ
ース電圧Vb1の傾きを変化させて、無安定マルチバイブ
レータ3の発振周波数を変化させる可変発振回路におい
て、一方のトランジスタQ1のコレクタ電圧が一定のし
きい値に低下すると、コンデンサC1の一端の電圧レベ
ルを急激に立ち下げる電圧レベル切換回路としてのシュ
ミットトリガBを設けている。
実施例では、交互にオン・オフする一対のトランジスタ
Q1,Q2と、一方のトランジスタQ1のベースに接続
した可変電流源と、前記一方のトランジスタQ1のコレ
クタに一端を接続し、他方のトランジスタQ2のベース
に他端を接続したコンデンサC1とを有する無安定マル
チバイブレータ3を備え、可変電流源21の電流値を可変
することで、トランジスタQ1がオフしているときのベ
ース電圧Vb1の傾きを変化させて、無安定マルチバイブ
レータ3の発振周波数を変化させる可変発振回路におい
て、一方のトランジスタQ1のコレクタ電圧が一定のし
きい値に低下すると、コンデンサC1の一端の電圧レベ
ルを急激に立ち下げる電圧レベル切換回路としてのシュ
ミットトリガBを設けている。
【0041】こうすると、無安定マルチバイブレータ3
の発振が停止した状態から、可変電流源21の電流値であ
るトランジスタQ3のコレクタ電流IC3を緩やかに増加
させた場合、トランジスタQ1のコレクタ電圧Vc1は緩
やかに低下するが、このトランジスタQ1のコレクタ電
圧Vc1があるしきい値にまで低下すると、シュミットト
リガBによりコンデンサC1の一端の電圧は急速に変化
して、トランジスタQ2のベース電圧Vb2は負電圧にな
る。これによりトランジスタQ2はオフ状態になるとと
もに、対をなすトランジスタQ1は急速なオン状態とな
り、以後、無安定マルチバイブレータ3の発振が再開す
る。したがって、発振停止の状態から可変電流源21の電
流値を緩やかに増加させた場合でも、確実に再発振が可
能になる。
の発振が停止した状態から、可変電流源21の電流値であ
るトランジスタQ3のコレクタ電流IC3を緩やかに増加
させた場合、トランジスタQ1のコレクタ電圧Vc1は緩
やかに低下するが、このトランジスタQ1のコレクタ電
圧Vc1があるしきい値にまで低下すると、シュミットト
リガBによりコンデンサC1の一端の電圧は急速に変化
して、トランジスタQ2のベース電圧Vb2は負電圧にな
る。これによりトランジスタQ2はオフ状態になるとと
もに、対をなすトランジスタQ1は急速なオン状態とな
り、以後、無安定マルチバイブレータ3の発振が再開す
る。したがって、発振停止の状態から可変電流源21の電
流値を緩やかに増加させた場合でも、確実に再発振が可
能になる。
【0042】また、本実施例では特に、電圧レベル切換
回路が単一のシュミットトリガ素子Bで構成されること
から、無安定マルチバイブレータ3にシュミットトリガ
素子Bを付加するだけで確実な再発振が可能となり、回
路構成の複雑化を極力回避できる。
回路が単一のシュミットトリガ素子Bで構成されること
から、無安定マルチバイブレータ3にシュミットトリガ
素子Bを付加するだけで確実な再発振が可能となり、回
路構成の複雑化を極力回避できる。
【0043】また、本実施例では、無安定マルチバイブ
レータ3をDC−DCコンバータなどのスイッチング電
源装置を構成するスイッチング素子(MOS型FET
1)の駆動回路2として組み込み、スイッチング電源装
置の出力電圧を安定化させるための帰還回路として、こ
の出力電圧の変動を検出して可変電流源21に検出結果を
出力する出力電圧検出回路11を設けているが、この場
合、無安定マルチバイブレータ3は、抵抗R1〜R3,
R5と、コンデンサC1,C2と、トランジスタQ1,
Q2だけで構成されることから、少ない部品で他励型の
スイッチング電源装置を実現できる。また、出力電圧検
出回路11の検出結果に応じて、可変電流源21の電流値を
可変させ、無安定マルチバイブレータ3の発振周波数ひ
いてはMOS型FET1のドライブ信号の周波数を変化
させることができるので、少ない部品で、負帰還により
安定した出力電圧を供給できるスイッチング電源装置を
提供できる。なお、スイッチング電源装置のスイッチン
グ素子としては、本実施例におけるMOS型FET1の
他に、NPN型のトランジスタなどを利用できる。この
場合、バッファ4の出力端子にトランジスタのベースを
接続し、トランス5の一次巻線5Aの非ドット側端子に
トランジスタのコレクタを接続し、抵抗R10の一端にト
ランジスタのエミッタを接続する。
レータ3をDC−DCコンバータなどのスイッチング電
源装置を構成するスイッチング素子(MOS型FET
1)の駆動回路2として組み込み、スイッチング電源装
置の出力電圧を安定化させるための帰還回路として、こ
の出力電圧の変動を検出して可変電流源21に検出結果を
出力する出力電圧検出回路11を設けているが、この場
合、無安定マルチバイブレータ3は、抵抗R1〜R3,
R5と、コンデンサC1,C2と、トランジスタQ1,
Q2だけで構成されることから、少ない部品で他励型の
スイッチング電源装置を実現できる。また、出力電圧検
出回路11の検出結果に応じて、可変電流源21の電流値を
可変させ、無安定マルチバイブレータ3の発振周波数ひ
いてはMOS型FET1のドライブ信号の周波数を変化
させることができるので、少ない部品で、負帰還により
安定した出力電圧を供給できるスイッチング電源装置を
提供できる。なお、スイッチング電源装置のスイッチン
グ素子としては、本実施例におけるMOS型FET1の
他に、NPN型のトランジスタなどを利用できる。この
場合、バッファ4の出力端子にトランジスタのベースを
接続し、トランス5の一次巻線5Aの非ドット側端子に
トランジスタのコレクタを接続し、抵抗R10の一端にト
ランジスタのエミッタを接続する。
【0044】本実施例では、他方のトランジスタQ2の
コレクタにバッファ4を経由してMOS型FET1のゲ
ートを接続し、MOS型FET1のドライブ信号のオフ
時間を出力電圧の変動に応じて可変するように構成し、
トランジスタQ2のコレクタに、固定抵抗R5と固定コ
ンデンサC2とによる時定数回路を接続している。こう
すると、MOS型FET1のオフ時間は、出力の安定化
を図るために、出力電圧に応じて変動するが、MOS型
FET1の最大オン時間は、オン時間制限回路22の有る
無しに拘らず、トランジスタQ2のコレクタに接続した
時定数回路により固定された値に制限される。したがっ
て、MOS型FET1の最小オン時間が必要以上に長く
なり過ぎる不具合を簡単に防止できる。
コレクタにバッファ4を経由してMOS型FET1のゲ
ートを接続し、MOS型FET1のドライブ信号のオフ
時間を出力電圧の変動に応じて可変するように構成し、
トランジスタQ2のコレクタに、固定抵抗R5と固定コ
ンデンサC2とによる時定数回路を接続している。こう
すると、MOS型FET1のオフ時間は、出力の安定化
を図るために、出力電圧に応じて変動するが、MOS型
FET1の最大オン時間は、オン時間制限回路22の有る
無しに拘らず、トランジスタQ2のコレクタに接続した
時定数回路により固定された値に制限される。したがっ
て、MOS型FET1の最小オン時間が必要以上に長く
なり過ぎる不具合を簡単に防止できる。
【0045】また、本実施例では、可変電流源21を抵抗
R2とトランジスタQ3との直列回路で構成し、トラン
ジスタQ3のベースに出力電圧検出回路11の検出電圧を
印加するとともに、所定の動作電圧ライン(本実施例で
は入力端子+VI,−VIライン)間に、分圧用の抵抗
R4,R6を接続し、この抵抗R4,R6の接続点をト
ランジスタQ3のベースに接続している。こうすると、
出力電圧に依存して出力電圧検出回路11の検出電圧がゼ
ロになっても、トランジスタQ3のベース電圧は、抵抗
R4,R6の接続点の電位でほぼ固定されるので、トラ
ンジスタQ3のコレクタ電流IC3の最大値が制限され
る。したがって、MOS型FET1の最小オフ時間が制
限され、このMOS型FET1の最小オフ時間が必要以
上に短かくなり過ぎる不具合を簡単に防止できる。な
お、本実施例では、回路構成を簡単にするために、スイ
ッチング電源装置の入力電圧を利用して、無安定マルチ
バイブレータ3や分圧用の抵抗R4,R6に動作電圧を
供給しているが、入力電圧とは別の動作電圧を、これら
の無安定マルチバイブレータ3や抵抗R4,R6に供給
する構成としてもよい。
R2とトランジスタQ3との直列回路で構成し、トラン
ジスタQ3のベースに出力電圧検出回路11の検出電圧を
印加するとともに、所定の動作電圧ライン(本実施例で
は入力端子+VI,−VIライン)間に、分圧用の抵抗
R4,R6を接続し、この抵抗R4,R6の接続点をト
ランジスタQ3のベースに接続している。こうすると、
出力電圧に依存して出力電圧検出回路11の検出電圧がゼ
ロになっても、トランジスタQ3のベース電圧は、抵抗
R4,R6の接続点の電位でほぼ固定されるので、トラ
ンジスタQ3のコレクタ電流IC3の最大値が制限され
る。したがって、MOS型FET1の最小オフ時間が制
限され、このMOS型FET1の最小オフ時間が必要以
上に短かくなり過ぎる不具合を簡単に防止できる。な
お、本実施例では、回路構成を簡単にするために、スイ
ッチング電源装置の入力電圧を利用して、無安定マルチ
バイブレータ3や分圧用の抵抗R4,R6に動作電圧を
供給しているが、入力電圧とは別の動作電圧を、これら
の無安定マルチバイブレータ3や抵抗R4,R6に供給
する構成としてもよい。
【0046】図4は、本発明の第2実施例を示してお
り、前記第1実施例と同一部分には同一符号を付し、そ
の共通する箇所の詳細な説明は重複するため省略する。
ここでは、本発明の可変発振回路をフォワード型のDC
−DCコンバータに適用している。すなわち、トランス
5の二次巻線5Aのドット側端子にダイオードD1のア
ノードを接続し、このダイオードD1のカソードと出力
端子+VOとの間にチョークコイルL1を挿入接続する
一方、出力端子−VOに接続するトランス5の二次巻線
5Aの非ドット側端子に転流ダイオードD2のアノード
を接続し、このダイオードD2のカソードを、ダイオー
ドD1とチョークコイルL1との接続点に接続し、さら
に、出力端子+VO,−VO間に平滑用のコンデンサC
3を接続している。なお、その他の回路構成は、前記第
1実施例と全く同一である。
り、前記第1実施例と同一部分には同一符号を付し、そ
の共通する箇所の詳細な説明は重複するため省略する。
ここでは、本発明の可変発振回路をフォワード型のDC
−DCコンバータに適用している。すなわち、トランス
5の二次巻線5Aのドット側端子にダイオードD1のア
ノードを接続し、このダイオードD1のカソードと出力
端子+VOとの間にチョークコイルL1を挿入接続する
一方、出力端子−VOに接続するトランス5の二次巻線
5Aの非ドット側端子に転流ダイオードD2のアノード
を接続し、このダイオードD2のカソードを、ダイオー
ドD1とチョークコイルL1との接続点に接続し、さら
に、出力端子+VO,−VO間に平滑用のコンデンサC
3を接続している。なお、その他の回路構成は、前記第
1実施例と全く同一である。
【0047】本実施例においては、MOS型FET1が
オンすると、ダイオードD1は導通する一方、ダイオー
ドD2は非導通となり、トランス5からのエネルギーが
チョークコイルL1を介して出力端子+VO,−VO側
に送り出され、MOS型FET1がオフすると、ダイオ
ードD1は非導通となる一方、ダイオードD2は導通状
態となり、MOS型FET1のオン期間中に蓄えられて
いたチョークコイルL1のエネルギーが、ダイオードD
2を介して出力端子+VO,−VO側に送り出される。
そして、この場合も第1実施例と同様の作用,効果を奏
することになる。なお、各実施例で示したタイプのスイ
ッチング電源装置のみならず、例えばセンタ・タップ方
式やハーフブリッジ方式,フルブリッジ方式などのあら
ゆるスイッチング電源装置に、本発明を適用することが
できる。また、スイッチング電源装置は、トランス5を
有しない非絶縁型のものでもよい。
オンすると、ダイオードD1は導通する一方、ダイオー
ドD2は非導通となり、トランス5からのエネルギーが
チョークコイルL1を介して出力端子+VO,−VO側
に送り出され、MOS型FET1がオフすると、ダイオ
ードD1は非導通となる一方、ダイオードD2は導通状
態となり、MOS型FET1のオン期間中に蓄えられて
いたチョークコイルL1のエネルギーが、ダイオードD
2を介して出力端子+VO,−VO側に送り出される。
そして、この場合も第1実施例と同様の作用,効果を奏
することになる。なお、各実施例で示したタイプのスイ
ッチング電源装置のみならず、例えばセンタ・タップ方
式やハーフブリッジ方式,フルブリッジ方式などのあら
ゆるスイッチング電源装置に、本発明を適用することが
できる。また、スイッチング電源装置は、トランス5を
有しない非絶縁型のものでもよい。
【0048】本発明は上記実施例に限定されるものでは
なく、本発明の要旨の範囲において種々の変形実施が可
能である。例えば、無安定マルチバイブレータ3を一体
化されたICにより構成して、回路の簡略化を図るよう
にしてもよい。
なく、本発明の要旨の範囲において種々の変形実施が可
能である。例えば、無安定マルチバイブレータ3を一体
化されたICにより構成して、回路の簡略化を図るよう
にしてもよい。
【0049】
【発明の効果】本発明のスイッチング電源装置は、スイ
ッチング素子をスイッチングすることより、所定の直流
出力電圧を負荷に供給するとともに、前記スイッチング
素子にドライブ信号を供給する駆動回路として、交互に
オン・オフする一対のトランジスタと、前記一方のトラ
ンジスタのベースに接続した可変電流源とを有する無安
定マルチバイブレータを備え、前記直流出力電圧に応じ
て可変電流源の電流値を可変することで、前記スイッチ
ング素子のオフ時間を変化させて該直流出力電圧の安定
化を図るスイッチング電源装置において、前記直流出力
電圧に応じた信号で、前記一方のトランジスタを強制的
にオフさせ、前記スイッチング素子のオン時間に制限を
加えるオン時間制限回路を備えたものであり、軽負荷の
場合でも出力電圧に大きなリップルを生じないスイッチ
ング電源装置を提供できる。
ッチング素子をスイッチングすることより、所定の直流
出力電圧を負荷に供給するとともに、前記スイッチング
素子にドライブ信号を供給する駆動回路として、交互に
オン・オフする一対のトランジスタと、前記一方のトラ
ンジスタのベースに接続した可変電流源とを有する無安
定マルチバイブレータを備え、前記直流出力電圧に応じ
て可変電流源の電流値を可変することで、前記スイッチ
ング素子のオフ時間を変化させて該直流出力電圧の安定
化を図るスイッチング電源装置において、前記直流出力
電圧に応じた信号で、前記一方のトランジスタを強制的
にオフさせ、前記スイッチング素子のオン時間に制限を
加えるオン時間制限回路を備えたものであり、軽負荷の
場合でも出力電圧に大きなリップルを生じないスイッチ
ング電源装置を提供できる。
【図1】本発明の第1実施例を示すスイッチング電源装
置の回路図である。
置の回路図である。
【図2】同上無安定マルチバイブレータの各部の電圧波
形を示す波形図である。
形を示す波形図である。
【図3】同上トランジスタQ1のエミッタ電圧とトラン
ジスタQ4のエミッタ電圧を示す波形図である。
ジスタQ4のエミッタ電圧を示す波形図である。
【図4】本発明の第1実施例を示すスイッチング電源装
置の回路図である。
置の回路図である。
【図5】従来例を示す要部の回路図である。
【図6】従来例における無安定マルチバイブレータの各
部の電圧波形を示す波形図である。
部の電圧波形を示す波形図である。
1 MOS型FET(スイッチング素子) 3 無安定マルチバイブレータ 21 可変電流源 22 電圧レベル切換回路 C1 コンデンサ Q1 一方のトランジスタ Q2 トランジスタ
Claims (1)
- 【請求項1】 スイッチング素子をスイッチングするこ
とより、所定の直流出力電圧を負荷に供給するととも
に、前記スイッチング素子にドライブ信号を供給する駆
動回路として、交互にオン・オフする一対のトランジス
タと、前記一方のトランジスタのベースに接続した可変
電流源とを有する無安定マルチバイブレータを備え、前
記直流出力電圧に応じて可変電流源の電流値を可変する
ことで、前記スイッチング素子のオフ時間を変化させて
該直流出力電圧の安定化を図るスイッチング電源装置に
おいて、前記直流出力電圧に応じた信号で、前記一方の
トランジスタを強制的にオフさせ、前記スイッチング素
子のオン時間に制限を加えるオン時間制限回路を備えた
ことを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11082754A JP2000278944A (ja) | 1999-03-26 | 1999-03-26 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11082754A JP2000278944A (ja) | 1999-03-26 | 1999-03-26 | スイッチング電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000278944A true JP2000278944A (ja) | 2000-10-06 |
Family
ID=13783239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11082754A Withdrawn JP2000278944A (ja) | 1999-03-26 | 1999-03-26 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000278944A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016192878A (ja) * | 2015-03-31 | 2016-11-10 | キヤノン株式会社 | 電源装置及び画像形成装置 |
-
1999
- 1999-03-26 JP JP11082754A patent/JP2000278944A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016192878A (ja) * | 2015-03-31 | 2016-11-10 | キヤノン株式会社 | 電源装置及び画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6639811B2 (en) | Switching power supply unit | |
US7158391B2 (en) | Switching power supply unit | |
JP3475887B2 (ja) | スイッチング電源装置 | |
US6788556B2 (en) | Switching power source device | |
US6690586B2 (en) | Switching power source device | |
US20030026115A1 (en) | Switching-type DC-DC converter | |
KR19990012879A (ko) | 전원공급장치의 역률개선회로 | |
JPH06103991B2 (ja) | 自励発振コンバータ | |
JPH0357713B2 (ja) | ||
JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
JPH08182321A (ja) | 導通形コンバータ | |
JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
JP3613731B2 (ja) | 無負荷時省電力電源装置 | |
JP3233035B2 (ja) | Dc−dcコンバータ | |
JP2000278944A (ja) | スイッチング電源装置 | |
US6348784B1 (en) | Switching power supply | |
JP3428008B2 (ja) | スイッチング電源装置の出力電圧検出回路 | |
JP3994430B2 (ja) | 可変発振回路 | |
JP2776152B2 (ja) | スイッチングレギュレ−タ | |
JP2767783B2 (ja) | スイッチング電源装置 | |
JP2554736Y2 (ja) | スイッチングレギュレ−タ | |
JP2514581Y2 (ja) | Dc/dcコンバータの電子ダミー回路 | |
JP3026709U (ja) | スイッチング電源 | |
JP2001025247A (ja) | 電源装置 | |
JPH0313829B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |