JP3428008B2 - スイッチング電源装置の出力電圧検出回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直流出力電圧を安定化
させるための帰還回路として、シャントレギュレータと
フォトカプラとを備えたスイッチング電源装置の出力電
圧検出回路に関する。

【０００２】

【従来の技術】一般に、スイッチング電源装置において
は、直流出力電圧を安定化させるための帰還回路とし
て、シャントレギュレータとフォトカプラの発光素子と
の直列回路を出力端子間に接続した出力電圧検出回路が
用いられる。しかし、直流出力電圧が例えば２Ｖあるい
は３．３Ｖの低電圧の場合、シャントレギュレータの基
準電圧（例えば、１．２５Ｖ）と、フォトカプラを構成
する発光素子の電圧降下とを加えた値が、直流出力電圧
の最小値を超えてしまい、発光素子に電流が流れ込まな
くなって、出力電圧検出回路による安定した制御が行な
えなくなる。

【０００３】図６および図７は、このような事態を避け
るために適用されたスイッチング電源装置の各従来例を
示している。先ず、図６から説明すると、１は一次側と
二次側とを絶縁する主トランス、２は主トランス１とと
もに電力変換部たる主インバータ部３を構成する主スイ
ッチング素子であり、主スイッチング素子２をスイッチ
ングすることにより、入力端子＋Ｖin，−Ｖin間に接続
された直流電源Ｅから、直流入力電圧Ｖｉが主トランス
１の一次巻線１ａに断続的に印加される。また、主トラ
ンス１の二次巻線１ｂに誘起された電圧は、整流平滑回
路６を構成する整流ダイオード７，８で整流された後、
チョークコイル９と平滑コンデンサ10とにより平滑さ
れ、出力端子＋Ｖout ，−Ｖout 間に直流出力電圧Ｖｏ
として出力される。

【０００４】前記直流出力電圧Ｖｏを安定化させるため
の帰還回路として、直流出力電圧Ｖｏの変動を検出する
出力電圧検出回路11と、主スイッチング素子２へのパル
ス導通幅を制御する制御回路たる制御用ＩＣ12が各々設
けられる。出力電圧検出回路11は、主トランス１に補助
巻線13を巻回し、この補助巻線13に誘起された電圧をダ
イオード14およびコンデンサ15により整流平滑した後、
このバイアス電圧ＶBIASを、抵抗Ｒ３を直列接続したフ
ォトカプラ16の発光素子たる発光ダイオード16ａとシャ
ントレギュレータ17との直列回路18に印加するととも
に、シャントレギュレータ17のリファレンスに、直流出
力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧して印加するように
構成される。また、電圧検出信号を出力するフォトカプ
ラ16の受光素子たるフォトトランジスタ16ｂは、制御用
ＩＣ12のフィードバック端子すなわち入力端子に接続さ
れる。なお、Ｃ１はフォトカプラ16の増幅率の変動を補
正するためのコンデンサである。

【０００５】一方、図７は先に同一出願人が提案したも
のであり、この回路は、主トランス１の二次巻線１ｂの
一端に発生する電圧を、ダイオード21およびコンデンサ
Ｃ２によりピーク整流してバイアス電圧ＶBIASを得るよ
うにしている点が図６と異なる。なお、Ｒ４は電流制限
用の抵抗である。その他の構成は、別の従来例である図
６と全く同一である。

【０００６】上記の各従来例において、直流出力電圧Ｖ
ｏは抵抗Ｒ１，Ｒ２により分圧されてシャントレギュレ
ータ17のリファレンスに印加され、この印加された電圧
とシャントレギュレータ17の基準電圧との差異に応じ
て、シャントレギュレータ17のカソードに流れ込む電流
値が変化し、発光ダイオード16ａの発光量も変化する。
制御用ＩＣ12は、発光ダイオード16ａの発光量の変化に
伴い、フォトトランジスタ16ｂに流れ込む電流の変化を
電圧検出信号として入力し、この出力電圧検出回路11か
らの電圧検出信号により、直流出力電圧Ｖｏを一定に保
つように主スイッチング素子２のパルス導通幅を制御す
る。この場合、抵抗Ｒ３および直列回路18間には、いず
れも出力電圧Ｖｏよりも高いバイアス電圧ＶBIASが印加
されているので、出力電圧検出回路11は直流出力電圧Ｖ
ｏの影響を受けることなく安定した制御を行なうことが
できる。

【０００７】

【発明が解決しようとする課題】上記従来技術の各回路
では、次のような問題点がある。先ず、図６および図７
の回路では、スイッチング素子２のオン時に主トランス
１の補助巻線13あるいは二次巻線１ｂに誘起された電圧
からバイアス電圧ＶBIASを得るようにしているが、この
補助巻線13あるいは二次巻線１ｂには、主トランス１の
一次巻線１ａとの巻数比に比例して、直流入力電圧Ｖｉ
に依存した電圧しか取り出すことができない。したがっ
て、直流入力電圧Ｖｉが急激に変動すると、バイアス電
圧ＶBIASも変動して、出力電圧検出回路11の安定性を失
うという問題がある。逆に、定常時にはバイアス電圧Ｖ
BIASが略安定しているので、シャントレギュレータ17の
カソードに流れ込む電流は、抵抗Ｒ１，Ｒ２の接続点か
ら印加される電圧によってのみ変化し、直流出力電圧Ｖ
ｏの変動に対する出力電圧検出回路11の応答性が悪くな
るという欠点もある。

【０００８】そこで、本発明は上記諸問題点を解決する
べく、直流出力電圧の低電圧化に対応できるとともに、
入力電圧が急激に変動しても安定性を失わず、しかも、
応答性の良いスイッチング電源装置の直流電圧検出回路
を得ることを目的とする。

【０００９】

【課題を解決するための手段】請求項１に記載のスイッ
チング電源装置の出力電圧検出回路は、上記目的を達成
するために、主スイッチング素子のスイッチングにより
直流入力電圧を主トランスの一次巻線に断続的に印加す
るとともに、前記主トランスの二次巻線から整流平滑回
路を介して供給される直流出力電圧を安定化するための
帰還回路として、フォトカプラの発光素子とシャントレ
ギュレータとの直列回路を有し、前記シャントレギュレ
ータのリファレンスに前記直流出力電圧を抵抗で分圧し
て印加することで、前記フォトカプラの受光素子から電
圧検出信号を出力する出力電圧検出回路を備えたスイッ
チング電源装置において、前記主スイッチング素子のオ
ン時に前記主トランスの二次側の第１の巻線素子に誘起
される電圧を前記直列回路に供給する第１の電圧供給回
路と、前記主スイッチング素子のオフ時に前記主トラン
スの二次側の第２の巻線素子に誘起される電圧を前記直
列回路に供給する第２の電圧供給回路と、前記直流出力
電圧の変動分を前記直列回路に供給する第３の電圧供給
回路とを備えたものである。

【００１０】また、請求項２に記載のスイッチング電源
装置の出力電圧検出回路は、前記請求項１の構成に加
え、前記第１の巻線素子あるいは前記第２の巻線素子
が、前記主トランスに巻回される補助巻線であることを
特徴とするものである。

【００１１】また、請求項３に記載のスイッチング電源
装置の出力電圧検出回路は、前記請求項１の構成に加
え、前記第１の巻線素子あるいは前記第２の巻線素子
が、前記整流平滑回路を構成するチョークコイルに巻回
される補助巻線であることを特徴とするものである。

【００１２】

【作用】請求項１の構成により、主スイッチング素子の
オン時には、第１の電圧供給回路により、第１の巻線素
子に誘起された電圧を直列回路に供給し、主スイッチン
グ素子のオフ時には、第２の電圧供給回路により、第２
の巻線素子に誘起された電圧を直列回路に供給している
ので、直列回路に印加する電圧を、直流出力電圧よりも
容易に高く設定できる。しかも、直列回路には、主スイ
ッチング素子のオン時のみならずオフ時にも電圧供給が
行なわれるので、直流入力電圧が急激に変化しても、直
列回路に印加する電圧はさほど影響を受けず、安定性が
向上する。さらに、第３の電圧供給回路により、直流出
力電圧の変動分が直列回路に印加される電圧に常時反映
されるので、直流出力電圧の変動に対する出力電圧検出
回路の応答性が改善される。

【００１３】また、請求項２の構成により、主トランス
の二次巻線からの電圧供給が困難な場合であっても、主
トランスに補助巻線を巻回するだけで、この主トランス
の補助巻線に誘起された電圧を直列回路に供給できる。

【００１４】さらに、請求項３の構成により、主トラン
スを再設計しなくても、整流平滑回路のチョークコイル
を設計変更するだけで、このチョークコイルの補助巻線
に誘起された電圧を直列回路に供給できる。

【００１５】

【実施例】以下、添付図面に基づき、本発明の各実施例
を詳述する。なお、以下の各実施例に関し、前記従来例
で示した図６および図７と同一部分には同一符号を付
し、その共通する部分の詳細な説明は重複するため省略
する。

【００１６】図１は、本発明の第１実施例を示すもので
ある。この第１実施例は、２トランス方式の部分共振型
コンバータに適用されるものである。すなわち、主イン
バータ部31は主トランスたる第１の主トランス32および
第２の主トランス33を有し、その一次巻線32ａ，33ａは
主スイッチング素子たる第１のＭＯＳ型ＦＥＴ34ととも
に入力端子＋Ｖin，−Ｖin間に直列接続される。また、
第１の主トランス32および第２の主トランス33の一次巻
線32ａ，33ａ間には、これらの一次巻線32ａ，33ａのフ
ライバック電圧をクランプするために、電圧クランプ用
コンデンサ35と補助スイッチング素子たる第２のＭＯＳ
型ＦＥＴ36との直列回路が接続される。そして、第１の
ＦＥＴ34をスイッチングすることにより、直流入力電圧
Ｖｉが第１の主トランス32および第２の主トランス33の
一次巻線32ａ，33ａに断続的に印加される。さらに、第
１のＦＥＴ34および第２のＦＥＴ36のゲートには、パル
ス幅制御回路たる制御用ＩＣ12からの駆動信号が、適当
なデッドタイム、すなわち、第１のＦＥＴ34および第２
のＦＥＴ36が互いにオフになる時間を持ちながら交互に
供給される。これにより、第１のＦＥＴ34および第２の
ＦＥＴ36のターンオン時およびターンオフ時における損
失を著しく低減することができる。

【００１７】第１の主トランス32および第２の主トラン
ス33は、その二次巻線32ｂ，33ｂも互いに直列接続され
ており、二次巻線32ｂの一端すなわちドット側端子と、
二次巻線33ｂの一端すなわち非ドット側端子には、整流
平滑回路６を構成する整流ダイオード41，42のカソード
が接続される。整流ダイオード41，42のアノードは、他
方の出力端子−Ｖout に共通して接続され、二次巻線32
ｂ，33ｂの接続点が、チョークコイル９を介して一方の
接続端子＋Ｖout に接続される。整流平滑回路６は、こ
の整流ダイオード41，42の他に、チョークコイル９の入
力側と出力端子−Ｖout 間、およびチョークコイル９の
出力側と出力端子−Ｖout 間に各々接続される平滑コン
デンサ43，10を備えている。

【００１８】制御用ＩＣ12とともに帰還回路を構成する
出力電圧検出回路51は、フォトカプラ16の発光ダイオー
ド16ａとシャントレギュレータ17との直列回路18を抵抗
Ｒ３に直列接続するとともに、フォトカプラ16のフォト
トランジスタ16ｂを制御用ＩＣ12の入力端子に接続し、
さらに、シャントレギュレータ17のリファレンスに、直
流出力電圧Ｖｏを抵抗Ｒ１，Ｒ２で分圧して印加するよ
うにしており、この点では、前記従来例で示した図６お
よび図７と同一の構成を有する。しかし、本実施例で
は、第１のＦＥＴ34のオン時に第１の主トランス32の二
次側の二次巻線32ｂに誘起される電圧を直列回路18に供
給する第１の電圧供給回路52と、第１のＦＥＴ34のオフ
時に第２の主トランス33の二次側の二次巻線33ｂに誘起
される電圧を直列回路18に供給する第１の電圧供給回路
53と、直流出力電圧Ｖｏの変動分を直列回路18に供給す
る第３の電圧供給回路54とを備えている点が注目され
る。すなわち、本実施例では、二次巻線32ｂが第１の巻
線素子に相当し、二次巻線33ｂが第２の巻線素子に相当
する。

【００１９】具体的には、第１の電圧供給回路52は、第
１の主トランス32を構成する二次巻線32ｂのドット側端
子にダイオードＤ１のアノードを接続し、ダイオードＤ
１のカソードを抵抗Ｒ４の一端に接続し、抵抗Ｒ４の他
端をフォトカプラ16の発光ダイオード16ａの一端である
アノードに抵抗Ｒ３を介して接続したものである。ま
た、第２の電圧供給回路53は、第２の主トランス33を構
成する二次巻線33ｂの非ドット側端子にダイオードＤ２
のアノードを接続し、ダイオードＤ２のカソードを抵抗
Ｒ５の一端に接続し、抵抗Ｒ５の他端を発光ダイオード
16ａのアノードに抵抗Ｒ３を介して接続したものであ
る。さらに、第３の電圧供給回路54は、直流出力電圧Ｖ
ｏの高電圧ラインと発光ダイオード16ａのアノード間
に、抵抗Ｒ３を介して抵抗Ｒ６を接続したものである。
この抵抗Ｒ６には、第１の電圧供給回路52および第２の
電圧供給回路53の各ダイオードＤ１，Ｄ２で整流された
電圧を平滑するコンデンサＣ２が接続される。

【００２０】次に上記構成につき、その作用を図２の波
形図を参照して説明する。なお、図２の波形図は、定常
時における制御用ＩＣ12から第１のＦＥＴ34に印加され
るゲート駆動信号と、第１の電圧供給回路52からの供給
電圧Ｖfor と、第２の電圧供給回路53からの供給電圧Ｖ
fly とを順に示している。

【００２１】第１のＦＥＴ34をスイッチングすることに
より、入力端子＋Ｖin，−Ｖin間の直流入力電圧Ｖｉが
第１の主トランス32および第２の主トランス33の各一次
巻線32ａ，33ａに断続的に印加される。そして、第１の
ＦＥＴ34がオンすると、二次巻線32ｂ，33ｂのドット側
端子に正極性の電圧が発生するため、整流ダイオード41
は非導通状態となるものの、整流ダイオード42は導通状
態となり、二次巻線33ｂに誘起された電圧が整流平滑回
路６により整流平滑される。一方、第１のＦＥＴ34がオ
フすると、今度は二次巻線32ｂ，33ｂの非ドット側端子
に正極性の電圧が発生するため、整流ダイオード42は非
導通状態となるものの、整流ダイオード41は導通状態と
なり、二次巻線32ｂに誘起された電圧が整流平滑回路６
により整流平滑さる。これによって、出力端子＋Ｖout
，−Ｖout 間に直流出力電圧Ｖｏが発生する。

【００２２】一方、図２に示すように、出力電圧検出回
路51は、第１のＦＥＴ34がオンになると、第１の電圧供
給回路52のダイオードＤ１が導通するので、第１の主ト
ランス32の二次巻線32ｂに誘起した電圧が抵抗Ｒ４を介
してコンデンサＣ２により平滑され、この供給電圧Ｖfo
r が抵抗Ｒ３および直列回路18に印加される。また、第
１のＦＥＴ34がオフになると、今度は第２の電圧供給回
路53のダイオードＤ２が導通するので、第２の主トラン
ス33の二次巻線33ｂに誘起した電圧が抵抗Ｒ５を介して
コンデンサＣ２により平滑され、この供給電圧Ｖfly が
抵抗Ｒ３および直列回路18に印加される。このとき、抵
抗Ｒ３および直列回路18には、直流出力電圧Ｖｏの変動
分を反映した電圧が、この直流出力電圧Ｖｏの高電圧ラ
インから抵抗Ｒ６を経由して常時印加される。

【００２３】ここで、便宜上第１の主トランス32の一次
巻線32ａと二次巻線32ｂ、および第２の主トランス33の
一次巻線33ａと二次巻線33ｂとの巻線比を、いずれも
ｎ：１と仮定すると、第１の電圧供給回路52からの供給
電圧Ｖfor の平均値は、次の数式１のように示される。

【００２４】

【数１】

【００２５】但し、Ｄは第１のＦＥＴ34のデューティー
（一周期に対するオン時間の割合）である。また、第２
の電圧供給回路53からの供給電圧Ｖfly の平均値は、次
の数式２のように示される。

【００２６】

【数２】

【００２７】抵抗Ｒ３および直列回路18間に発生するバ
イアス電圧ＶBIASは、抵抗Ｒ６間に発生する電圧と直流
出力電圧Ｖｏを加えたものとなるが、抵抗Ｒ６を流れる
電流は、抵抗Ｒ４を流れる電流と抵抗Ｒ５を流れる電流
から、抵抗Ｒ３を流れる電流ＩR3を引いたものに等しい
から、結局これは次の数式３のようになる。

【００２８】

【数３】

【００２９】したがって、これらの抵抗Ｒ４，Ｒ５およ
びＲ６を適宜選定すれば、直流出力電圧Ｖｏが例えば２
Ｖあるいは３．３Ｖ程度の電圧であっても、直流出力電
圧Ｖｏよりも高いバイアス電圧ＶBIASを簡単に得ること
ができる。また、第１の電圧供給回路52および第２の電
圧供給回路53により、フォトカプラ16の発光ダイオード
16ａとシャントレギュレータ17との直列回路18には、第
１のＦＥＴ34のオン時のみならずオフ時にも電圧供給が
行なわれるので、直流入力電圧Ｖｉが急激に変動して
も、直列回路18に印加されるバイアス電圧ＶBIASはさほ
ど影響を受けない。このため、出力電圧検出回路11は直
流入力電圧Ｖｉの変動にも依存せず、安定した制御を継
続することができる。さらに、本実施例では、第３の電
圧供給回路54の抵抗Ｒ６により、直流出力電圧Ｖｏの変
動分が直列回路18に印加されるバイアス電圧ＶBIASに常
時反映されるので、シャントレギュレータ17のカソード
に流れ込む電流は、抵抗Ｒ１，Ｒ２の接続点から印加さ
れる電圧のみならず、直列回路18に印加されるバイアス
電圧ＶBIASによって変化し、直流出力電圧Ｖｏの変動に
対する出力電圧検出回路51の応答性が改善される。

【００３０】以上のように、本実施例における出力電圧
検出回路51は、第１のＦＥＴ34のオン時に第１の主トラ
ンス32の二次巻線32ｂに誘起される電圧を直列回路18に
供給する第１の電圧供給回路52と、第１のＦＥＴ34のオ
フ時に第２の主トランス33の二次巻線33ｂに誘起される
電圧を直列回路18に供給する第２の電圧供給回路53と、
直流出力電圧Ｖｏの変動分を直列回路18に供給する第３
の電圧供給回路54とを備えているので、直流出力電圧Ｖ
ｉの低電圧化に対応でき、直流入力電圧Ｖｉが急激に変
動しても安定性を失わず、しかも、応答性の良い出力電
圧検出回路51を得ることが可能となる。

【００３１】なお、本実施例では主トランスを第１の主
トランス32および第２の主トランス33により構成してい
るが、これを単一の主トランスで構成しても勿論構わな
い。また、二次巻線32ｂあるいは二次巻線33ｂに誘起さ
れた電圧を直列回路18に供給するのではなく、第１の主
トランス32あるいは第２の主トランス33に補助巻線を巻
回し、この補助巻線に誘起された電圧を直列回路18に供
給してもよい。その具体例は、次の第２実施例において
詳述するが、要は少なくとも主スイッチング素子のオン
時およびオフ時に、主トランスの二次側にある巻線素子
から誘起される電圧を、第１の電圧供給回路52および第
２の電圧供給回路53により直列回路18に供給するように
すれば、出力電圧検出回路51は直流出力電圧Ｖｏが低く
ても動作し、安定した制御を継続できる。

【００３２】さらに、第１の電圧供給回路52および第２
の電圧供給回路53を，いずれもダイオードＤ１，Ｄ２と
抵抗Ｒ４，Ｒ５の直列回路で構成し、かつ、第３の電圧
供給回路54を抵抗Ｒ６で構成することが好ましい。この
場合、出力電圧検出回路51の回路構成を簡素化できると
ともに、抵抗Ｒ４，Ｒ５，Ｒ６を適宜選定するだけで、
数式３に基づき直流出力電圧Ｖｏよりも高いバイアス電
圧ＶBIASを簡単に得ることができる。

【００３３】次に、フライバック型コンバータに適用さ
れる本発明の第２実施例を図３に基づき詳述する。な
お、前記図１と同一部分には同一符号を付し、その共通
する部分の詳細な説明は重複するため省略する。

【００３４】本実施例では、主トランス32の一次巻線32
ａと主スイッチング素子たるＭＯＳ型ＦＥＴ34とにより
主インバータ部31を構成するとともに、主トランス32の
二次巻線32ｂの一端すなわち非ドット側端子に整流平滑
回路６を構成する整流ダイオード41を接続する。そし
て、ＦＥＴ34のオン時には、主トランス32の二次巻線32
ｂにエネルギーを蓄え、ＦＥＴ34のオフ時にはこの二次
巻線32ｂに蓄えられたエネルギーを出力端子＋Ｖout ，
−Ｖout 側に送り出して、直流出力電圧Ｖｏを得るよう
にしている。

【００３５】一方、出力電圧検出回路51は、第２の電圧
供給回路53が、主トランス32の二次巻線32ｂの非ドット
側端子にダイオードＤ２のアノードを接続した点、およ
び、第１の電圧供給回路52が、主トランス32に巻回され
た補助巻線32ｃを備え、かつ、この補助巻線32ｃの一端
すなわち非ドット側端子を二次巻線32ｂのドット側端子
に接続し、補助巻線32ｃの他端すなわちドット側端子を
ダイオードＤ１のアノードに接続した点が第１実施例の
構成と異なる。すなわち、本実施例では、主トランス32
の二次側の補助巻線32ｃが第１の巻線素子に相当し、同
じく主トランス32の二次側の二次巻線32ｂが第２の巻線
素子に相当する。その他の出力電圧検出回路51の構成
は、第１実施例と全く同一である。

【００３６】本実施例では、ＦＥＴ34がオンになると、
主トランス32の二次巻線32ｂおよび補助巻線32ｃのドッ
ト側端子に正極性の電圧が誘起される。したがって、出
力電圧検出回路51は、第１の電圧供給回路52のダイオー
ドＤ１が導通するので、補助巻線32ｃに誘起した電圧が
抵抗Ｒ４を介してコンデンサＣ２により平滑され、この
供給電圧Ｖfor が抵抗Ｒ３および直列回路18に印加され
る。これに対して、ＦＥＴ34がオフになると、主トラン
ス32の二次巻線32ｂおよび補助巻線32ｃの非ドット側端
子に正極性の電圧が誘起される。したがって、今度は第
２の電圧供給回路53のダイオードＤ２が導通するので、
第２の主トランス33の二次巻線33ｂに誘起した電圧が抵
抗Ｒ５を介してコンデンサＣ２により平滑され、この供
給電圧Ｖfly が抵抗Ｒ３および直列回路18に印加され
る。さらに、抵抗Ｒ３および直列回路18には、直流出力
電圧Ｖｏの変動分を反映した電圧が、この直流出力電圧
Ｖｏの高電圧ラインから抵抗Ｒ６を経由して常時印加さ
れる。

【００３７】以上のように、本実施例の出力電圧検出回
路51は、第１の巻線素子が主トランス32に巻回される補
助巻線32ｃであり、ＦＥＴ34のオン時にこの補助巻線32
ｃに誘起された電圧を直列回路18に供給するように第１
の電圧供給回路52を構成しているので、主トランス32の
二次巻線32ｂからの電圧供給が困難な場合であっても、
主トランス32に補助巻線32ｃを巻回するだけで、前記第
１実施例と同様に、直流出力電圧Ｖｉの低電圧化に対応
でき、直流入力電圧Ｖｉが急激に変動しても安定性を失
わず、しかも、応答性の良い出力電圧検出回路51を得る
ことが可能となる。特に、本実施例のような補助巻線32
ｃを利用した構成は、整流平滑回路６にチョークコイル
を有しないフライバック型コンバータなどに好適であ
る。

【００３８】なお、この実施例では、第１の巻線素子が
補助巻線32ｃとなっているが、主インバータ部31および
整流平滑回路６の構成に応じて、第２の巻線素子を補助
巻線32ｃとしてもよい。この場合、ＦＥＴ34のオフ時に
補助巻線32ｃに誘起された電圧を直列回路18に供給する
ように第２の電圧供給回路53を構成すればよい。

【００３９】次に、本発明の第３実施例を図４に基づき
詳述する。なお、前記図１および図２と同一部分には同
一符号を付し、その共通する部分の詳細な説明は重複す
るため省略する。

【００４０】本実施例はフォワード型コンバータに適用
され、整流平滑回路６は整流ダイオード41と、フライホ
イールダイオード44と、補助巻線９ｂを巻回したチョー
クコイル９と、平滑コンデンサ10とにより構成される。
この場合、ＦＥＴ34がオンすると、主トランス32の二次
巻線32ｂのドット側端子に正極性の電圧が誘起され、整
流ダイオード41が導通するので、二次巻線32ｂからのエ
ネルギーが整流ダイオード41よりチョークコイル９に蓄
えられる。これに対して、ＦＥＴ34がオフすると、主ト
ランス32の二次巻線32ｂの非ドット側端子に正極性の電
圧が誘起されるので、今度はフライホイールダイオード
44が導通して、チョークコイル９から平滑コンデンサ10
側にエネルギーの送り出しが行なわれるようになってい
る。なお、便宜上チョークコイル９自体の巻線９ａと補
助巻線９ｂとの巻数比は、トランス32の一次巻線32ａと
二次巻線32ｂとの巻線比と同一のｎ：１とする。

【００４１】出力電圧検出回路51は、第２の電圧供給回
路53が、チョークコイル９の補助巻線９ｂを備え、この
補助巻線９ｂの一端すなわちドット側端子を直流出力電
圧Ｖｏの低電圧ラインに接続し、補助巻線９ｂの非ドッ
ト側端子をダイオードＤ２のアノードに接続した点が第
１実施例と異なる。すなわち、本実施例では、主トラン
ス32の二次側の二次巻線32ｂが第１の巻線素子に相当
し、同じく主トランス32の二次側の補助巻線９ｂが第２
の巻線素子に相当する。その他の出力電圧検出回路51の
構成は、第１実施例と全く同一である。

【００４２】本実施例では、ＦＥＴ34がオンになると、
主トランス32の二次巻線32ｂのドット側端子に正極性の
電圧が誘起される。したがって、出力電圧検出回路51
は、第１の電圧供給回路52のダイオードＤ１が導通する
ので、二次巻線32ｂに誘起した電圧が抵抗Ｒ４を介して
コンデンサＣ２により平滑され、この供給電圧Ｖfor が
抵抗Ｒ３および直列回路18に印加される。これに対し
て、ＦＥＴ34がオフになると、フライホイールダイオー
ド44が導通してチョークコイル９のエネルギーが平滑コ
ンデンサ10側に送り出される。このとき、チョークコイ
ル９を構成する補助巻線９ｂの非ドット側端子に正極性
の電圧が誘起され、第２の電圧供給回路53のダイオード
Ｄ２が導通するので、チョークコイル９の補助巻線９ｂ
に誘起した電圧が抵抗Ｒ５を介してコンデンサＣ２によ
り平滑され、この供給電圧Ｖfly が抵抗Ｒ３および直列
回路18に印加される。さらに、抵抗Ｒ３および直列回路
18には、直流出力電圧Ｖｏの変動分を反映した電圧が、
この直流出力電圧Ｖｏの高電圧ラインから抵抗Ｒ６を経
由して常時印加される。

【００４３】以上のように、本実施例の出力電圧検出回
路51は、第２の巻線素子が整流平滑回路６を構成するチ
ョークコイル９の補助巻線９ｂであり、ＦＥＴ34のオフ
時に補助巻線９ｂに誘起された電圧を直列回路18に供給
するように第２の電圧供給回路53を構成しているので、
主トランス32を再設計しなくても、整流平滑回路６のチ
ョークコイル９を設計変更するだけで、前記第１実施例
と同様に、直流出力電圧Ｖｉの低電圧化に対応でき、直
流入力電圧Ｖｉが急激に変動しても安定性を失わず、し
かも、応答性の良い出力電圧検出回路51を得ることが可
能となる。特に、本実施例のような補助巻線９ｂを利用
した構成は、整流平滑回路６にチョークコイルを有する
フォワード型コンバータなどに好適である。

【００４４】なお、この実施例では、第２の巻線素子が
チョークコイル９の補助巻線９ｂとなっているが、主イ
ンバータ部31および整流平滑回路６の構成によっては、
第１の巻線素子をチョークコイル９の補助巻線９ｂとし
てもよい。この場合、ＦＥＴ34のオン時に補助巻線９ｂ
に誘起された電圧を直列回路18に供給するように第１の
電圧供給回路52を構成すればよい。

【００４５】本発明は上記実施例に限定されるものでは
なく、本発明の要旨の範囲において種々の変形実施が可
能である。例えば、図５に示すように、図１における平
滑用のコンデンサＣ２を抵抗Ｒ３および直列回路18間に
接続しても、同様の作用，降下を奏する。また、主スイ
ッチング素子はＭＯＳ型ＦＥＴに代わりトランジスタを
用いてもよい。

【００４６】

【発明の効果】請求項１に記載のスイッチング電源装置
の出力電圧検出回路は、主スイッチング素子のスイッチ
ングにより直流入力電圧を主トランスの一次巻線に断続
的に印加するとともに、前記主トランスの二次巻線から
整流平滑回路を介して供給される直流出力電圧を安定化
するための帰還回路として、フォトカプラの発光素子と
シャントレギュレータとの直列回路を有し、前記シャン
トレギュレータのリファレンスに前記直流出力電圧を抵
抗で分圧して印加することで、前記フォトカプラの受光
素子から電圧検出信号を出力する出力電圧検出回路を備
えたスイッチング電源装置において、前記主スイッチン
グ素子のオン時に前記主トランスの二次側の第１の巻線
素子に誘起される電圧を前記直列回路に供給する第１の
電圧供給回路と、前記主スイッチング素子のオフ時に前
記主トランスの二次側の第２の巻線素子に誘起される電
圧を前記直列回路に供給する第２の電圧供給回路と、前
記直流出力電圧の変動分を前記直列回路に供給する第３
の電圧供給回路とを備えたものであるから、直流出力電
圧の低電圧化に対応できるとともに、入力電圧が急激に
変動しても安定性を失わず、しかも、応答性を向上させ
ることができる。

【００４７】また、請求項２に記載のスイッチング電源
装置の出力電圧検出回路は、前記請求項１の構成に加
え、前記第１の巻線素子あるいは前記第２の巻線素子
が、前記主トランスに巻回される補助巻線であることを
特徴とするものであり、主トランスの二次巻線からの電
圧供給が困難な場合であっても、主トランスに補助巻線
を巻回するだけで、直流出力電圧の低電圧化に対応でき
るとともに、入力電圧が急激に変動しても安定性を失わ
ず、しかも、応答性を向上させることができる。

【００４８】また、請求項３に記載のスイッチング電源
装置の出力電圧検出回路は、前記請求項１の構成に加
え、前記第１の巻線素子あるいは前記第２の巻線素子
が、前記整流平滑回路を構成するチョークコイルに巻回
される補助巻線であることを特徴とするものであり、主
トランスを再設計しなくても、整流平滑回路のチョーク
コイルを設計変更するだけで、直流出力電圧の低電圧化
に対応できるとともに、入力電圧が急激に変動しても安
定性を失わず、しかも、応答性を向上させることができ
る。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すスイッチング電源装
置の回路図である。

【図２】同上要部の波形図である。

【図３】本発明の第２実施例を示すスイッチング電源装
置の回路図である。

【図４】本発明の第３実施例を示すスイッチング電源装
置の回路図である。

【図５】本発明の他の変形例を示す出力電圧検出回路の
回路図である。

【図６】従来例を示すスイッチング電源装置の回路図で
ある。

【図７】別の従来例を示すスイッチング電源装置の回路
図である。

【符号の説明】

６ 整流平滑回路 ９ チョークコイル ９ｂ 補助巻線（第２の巻線素子） 16 フォトカプラ 16ａ 発光ダイオード（発光素子） 16ｂ フォトトランジスタ（受光素子） 17 シャントレギュレータ 18 直列回路 32 第１の主トランス（主トランス） 32ａ 一次巻線 32ｂ 二次巻線（第１の巻線素子、第２の巻線素子） 32ｃ 補助巻線（第１の巻線素子） 33 第２の主トランス（主トランス） 33ａ 一次巻線 33ｂ 二次巻線（第２の巻線素子） 34 第１のＦＥＴ（主スイッチング素子） 51 出力電圧検出回路 52 第１の電圧供給回路 53 第２の電圧供給回路 54 第３の電圧供給回路 Ｒ１，Ｒ２ 抵抗

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 主スイッチング素子のスイッチングによ
   り直流入力電圧を主トランスの一次巻線に断続的に印加
   するとともに、前記主トランスの二次巻線から整流平滑
   回路を介して供給される直流出力電圧を安定化するため
   の帰還回路として、フォトカプラの発光素子とシャント
   レギュレータとの直列回路を有し、前記シャントレギュ
   レータのリファレンスに前記直流出力電圧を抵抗で分圧
   して印加することで、前記フォトカプラの受光素子から
   電圧検出信号を出力する出力電圧検出回路を備えたスイ
   ッチング電源装置において、前記主スイッチング素子の
   オン時に前記主トランスの二次側の第１の巻線素子に誘
   起される電圧を前記直列回路に供給する第１の電圧供給
   回路と、前記主スイッチング素子のオフ時に前記主トラ
   ンスの二次側の第２の巻線素子に誘起される電圧を前記
   直列回路に供給する第２の電圧供給回路と、前記直流出
   力電圧の変動分を前記直列回路に供給する第３の電圧供
   給回路とを備えたことを特徴とするスイッチング電源装
   置の出力電圧検出回路。
2. 【請求項２】 前記第１の巻線素子あるいは前記第２の
   巻線素子は、前記主トランスに巻回される補助巻線であ
   ることを特徴とする請求項１記載のスイッチング電源装
   置の出力電圧検出回路。
3. 【請求項３】 前記第１の巻線素子あるいは前記第２の
   巻線素子は、前記整流平滑回路を構成するチョークコイ
   ルに巻回される補助巻線であることを特徴とする請求項
   １記載のスイッチング電源装置の出力電圧検出回路。