JP2000275306A - 半導体集積回路装置の故障箇所特定方法 - Google Patents

半導体集積回路装置の故障箇所特定方法

Info

Publication number
JP2000275306A
JP2000275306A JP11084648A JP8464899A JP2000275306A JP 2000275306 A JP2000275306 A JP 2000275306A JP 11084648 A JP11084648 A JP 11084648A JP 8464899 A JP8464899 A JP 8464899A JP 2000275306 A JP2000275306 A JP 2000275306A
Authority
JP
Japan
Prior art keywords
abnormal
ddq
abnormality
integrated circuit
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11084648A
Other languages
English (en)
Other versions
JP4144824B2 (ja
Inventor
Hiroshi Watanabe
宏 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP08464899A priority Critical patent/JP4144824B2/ja
Priority to US09/523,699 priority patent/US6643830B1/en
Publication of JP2000275306A publication Critical patent/JP2000275306A/ja
Application granted granted Critical
Publication of JP4144824B2 publication Critical patent/JP4144824B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 特に設計情報が無くてもＣＭＯＳロジック回
路等における信号配線間の低抵抗ショート及びオープン
故障等の物理的異常箇所の特定を行うことを可能とする
半導体集積回路装置の故障箇所特定方法を実現する。 【解決手段】 定義した異常ＩDDQ の変化モードと、物
理的異常との対応を示す第１の情報テーブルを予め作成
し、更に、エミッション解析法（ＥＭＳ）により、動作
テストパターン内の前記ＩDDQ 異常パターンに対する発
光素子の変化と、モデル化した該物理的異常との関係を
示す第２の情報テーブルを予め作成し、故障解析の際
に、前記各テーブルと実際の前記集積回路から得られる
前記異常ＩDD Q及び前記発光素子の変化を比較すること
で、物理的異常箇所を特定することを特徴とする半導体
集積回路装置の故障箇所特定方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の故障解析に関するものであり、特にＣＭＯＳロジッ
ク集積回路において、静止状態で流れる電源電流（Ｉ
DDQ ）が異常値を示す故障に対し、故障箇所を特定する
方法に関する。
【０００２】
【従来の技術】ＣＭＯＳロジック回路において異常なＩ
DDQ を伴う故障の故障箇所特定方法としてはエミッショ
ン顕微鏡を用いた方法がある。
【０００３】この方法は、ＬＳＩテスター等でＣＭＯＳ
ロジック回路の動作パターンを入力し、ＩDDQ が異常値
を示す動作パターンを検出し、異常ＩDDQ パターンを入
力した状態で異常電流に伴う発光をＥＭＳにて観察す
る。
【０００４】次にＥＭＳにて観察された発光箇所を必要
に応じ所定の層までエッチング処理を実施し光学顕微鏡
または電子顕微鏡等で物理的異常を観察する。
【０００５】また、ＣＭＯＳロジック回路の内部配線に
電子ビームを照射、又は金属針を直接接触させ内部配線
の動作波形を観測し、ＣＭＯＳロジック回路の設計デー
タからシミュレーションを行い故障箇所の特定を行う。
【０００６】
【発明が解決しようとする課題】しかしながら、ＥＭＳ
による故障箇所特定方法の場合、半導体素子部での再結
合発光等を検出するため、故障モードが金属膜配線間の
低抵抗ショートまたはオープン故障の場合等は、ＥＭＳ
による発光箇所は物理的な異常部分（配線のショートま
たはオープン）ではなく、異常部分に接続される半導体
素子部である。ＥＭＳによる発光素子は物理的異常を示
すシグナルの１つではあるが、それが実際の故障箇所と
一致しない場合もあり、その後の物理解析において異な
った箇所を解析してしまう危険がある。
【０００７】また、シミュレーションを用いた方法は、
該当する集積回路の設計情報が不可欠であるため、実施
はその集積回路の製造者側（設計者側）に限られるとい
う問題がある。
【０００８】［発明の目的］本発明は、特に設計情報が
無くても、ＣＭＯＳロジック回路における信号配線間の
低抵抗ショート及びオープン故障の物理的異常箇所の特
定を行うことを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は、まず、ＬＳＩ
テスター等によりＣＭＯＳロジック回路等の半導体集積
回路装置の動作テストパターンを入力し、全動作パター
ンにおける異常ＩDDQパターンを検出する。全動作パタ
ーンにおける異常ＩDDQ の変化は数種類のモードに分け
られる事に着目し、全動作テストパターンにおける異常
ＩDDQ の変化モードを定義する。
【００１０】次に、定義した異常ＩDDQ 変化モードと、
これに対し、想定される物理的異常とをあらかじめ対応
を取り、第１の情報テーブルとして作成し、実際の異常
品の異常ＩDDQ の変化とこのテーブル内のデータを比較
し、第１回目の物理的異常の絞り込みを行う。
【００１１】次に、各異常ＩDDQ パターンでのＥＭＳ発
光素子を検出し、各異常ＩDDQ パターンにおける発光素
子の変化とモデル化した物理的異常とを、あらかじめ対
応を取り、第２の情報テーブル等に作成し、実際の異常
品のＥＭＳ解析結果とこのテーブル内のデータを比較し
物理的異常箇所を特定するための第２回目の絞り込みを
行い、これらの絞り込みを組み合わせて判断することに
より、物理的異常箇所を正確に特定する解析手法であ
る。
【００１２】
【実施例】以下、本発明の詳細を実施例をあげ説明す
る。
【００１３】（実施例１）この実施例は、信号用金属配
線のオープンにより機能不良となったＣＭＯＳロジック
集積回路において本発明を使用し故障箇所の特定を実施
したものである。
【００１４】図１は、本発明を適用した異常箇所特定の
実施形態を示したフローチャートである。
【００１５】図２〜図４は、実施例１において、ＬＳＩ
テスターにより動作テストパターンをＣＭＯＳロジック
集積回路に入力してＩDDQを測定し、全動作テストパタ
ーンにおけるＩDDQ の変化の関係をグラフ化したもので
ある。
【００１６】図２は、全動作テストパターンにおいてＩ
DDQ が常に異常値を示すものでありモード１とする。
【００１７】また、図３及び図４は、別モードの動作テ
ストパターンと異常ＩDDQ の変化との関係を示したグラ
フの一例であり、図３は、動作テストパターンによりＩ
DDQが異常値を示す時と、正常値を示す時がある場合で
ありモード２とする。
【００１８】図４は、全動作テストパターンでＩDDQ が
常に異常値を示すが、異常値のレベルが論理状態で変化
するものでありモード３とする。
【００１９】以上の様に全動作テストパターンにおける
異常ＩDDQ の変化をモード分けし定義する。
【００２０】次に、あらかじめ作成した実際の物理的異
常が発生した場合の異常ＩDDQ の変化と上記の定義した
異常ＩDDQ 変化モードとの対応テーブルと比較し物理的
異常の第１回目の振り分けを行う。
【００２１】図５は、その異常ＩDDQ の変化モードと物
理的異常の対応テーブルの一例でありテーブル１（第１
の情報テーブル）とする。
【００２２】図６は、実施例１の物理的異常である信号
用金属配線オープンを電気回路的に示した図であり、物
理的異常と異常ＩDDQ の変化モードの関係を説明するた
めの図である。
【００２３】図６において、１，２はそれぞれ１組のＣ
ＭＯＳ素子を示し共通の信号用金属配線に接続される。
Ａは物理的異常である信号用金属配線のオープン箇所を
示す。３はオープン箇所の前段素子を示す。
【００２４】この場合、ＣＭＯＳ素子１及び２はＭＯＳ
のゲートがオープンによりフローティング状態となる。
そのためＶＤＤ−ＶＳＳ間には該ＣＭＯＳロジック回路
の論理状態に関係なく常に貫通電流が流れ、これが異常
ＩDDQ となるため異常ＩDDQ変化モードはモード１とな
る。
【００２５】次に、ＩDDQ を測定したＬＳＩテスターと
接続可能なＥＭＳを用い、異常ＩDD Q に伴う発光箇所を
確認する。
【００２６】図７は該集積回路での発光箇所のイメージ
を図示したものである。この実施例１においては、複数
箇所の素子部で発光が確認され、かつ全ての動作テスト
パターンにおいて発光素子に変化が見れず同一の素子で
発光が確認されるのが特徴であった。
【００２７】発光素子の変化を確認後、あらかじめ作成
したＥＭＳによる発光素子の変化と物理的異常との対応
を示したテーブルと比較をし第２回目の絞り込みを実施
した。
【００２８】図８は、ＥＭＳによる発光素子の変化と物
理的異常との対応を表すテーブルの一例でありテーブル
２（第２の情報テーブル）とする。
【００２９】これは、物理的異常を示すモデルを電気回
路的に表し、異常部前段ＣＭＯＳ素子の論理状態の組み
合わせにより複数の電流径路が存在する場合と、論理状
態に関わらず異常電流が流れる場合は常に共通の素子に
電流が流れる場合で分類分けをする。
【００３０】図９は、信号用金属配線のオープン（Ｘ）
を示す図であり、この場合は論理状態に関わらず常にゲ
ートフローティングによるＶＤＤ−ＶＳＳ間の貫通電流
が流れ、また電流は常に同一素子を流れる。
【００３１】図１０は、物理的異常が信号用金属配線と
ＶＤＤ用金属配線のショートの場合を示す図であり、こ
の場合ショート箇所の前段素子の論理状態によりＩDDQ
が流れる場合と流れない場合があるが電流径路は１つで
あるため発光素子は変化しない。
【００３２】図１１は、異なる信号用金属配線間でショ
ートした場合を示す図である。図１１において、４，５
は回路を構成する１組みのＣＭＯＳ素子である。Ｂは物
理的異常である異なる信号用金属配線間のショート箇所
を示す。Ｉ及びIIは４と５の論理状態による電流径路を
表す。
【００３３】図１２は、図１１における４と５の２組の
ＣＭＯＳ素子の論理状態の組み合わせと電流径路Ｉ及び
IIの関係を示す図である。図１２に示す様に論理状態に
より異なる電流径路が存在するため発光素子も論理状態
で変化する。
【００３４】この様に、想定される物理的異常をモデル
化しＥＭＳによる発光素子の変化をあらかじめテーブル
に作成し比較する事で、第２回目の絞り込みを行う。
【００３５】尚、ここで使用したモデルは、想定した物
理的異常の前段及び次段の素子までをモデル化すれば良
く、特に該ＣＭＯＳロジック集積回路の設計情報が無く
ても可能である。
【００３６】異常品の測定結果を、図５、図８に示すテ
ーブル１及びテーブル２とそれぞれ比較する事により実
施例１の場合は、信号用金属配線のオープンによる異常
である事が絞り込める。
【００３７】次に異常箇所を実際に確認するため、光学
顕微鏡等による観察を実施する。尚、発光素子と物理的
異常箇所は、発光素子も含めその前段又は次段素子まで
の間に存在するため、その間の観察のみで十分である。
【００３８】この実施例においては、図６に示す様に発
光が確認された素子全てが共通の信号用金属配線を介し
て前段素子に至っている事が確認され、結果この共通の
金属配線部分にオープン箇所が存在することが確認出来
た。
【００３９】（実施例２）この実施例は、異なる信号用
金属配線間がショートした事により機能不良となったＣ
ＭＯＳロジック集積回路に適用した例である。
【００４０】実施例２においては、ＬＳＩテスターによ
り測定した全動作テストパターンにおけるＩDDQ の変化
は図３のモード２を示した。
【００４１】図５のテーブル１との比較により第１回目
の絞り込みを行なった。
【００４２】実施例２の物理的異常である異なる信号用
金属配線間のショートを電気回路的に表した図は実施例
１で説明した図１１であり、ショート箇所前段の２組の
ＣＭＯＳ素子の論理状態と異常ＩDDQ 径路の関係は図１
２に示した。
【００４３】図１２に示す通り、論理状態の組み合わせ
によってはＩDDQ が正常値を示す場合と異常値を示す場
合に二分されるため異常ＩDDQ 変化モードはモード２と
なる。
【００４４】次に、全動作テストパターンにおける各異
常ＩDDQ パターンでのＥＭＳ解析を実施し発光素子を確
認した。
【００４５】実施例２においては、異常ＩDDQ パターン
で複数素子で発光が確認され、また異常ＩDDQ パターン
により発光素子が変化する特徴が確認された。
【００４６】次に図８の発光素子の変化と物理的異常と
の関係を示したテーブル２と実施例２の特徴を比較し故
障モード及び物理的異常箇所の第２回目の絞り込みを実
施した。
【００４７】この場合の物理的異常のモデルは前述の図
１１であり、また図１２で示した様に論理状態により複
数の電流径路が存在するため異常ＩDDQ パターンにより
発光素子が変化するモデルが適用される。
【００４８】これら２段階の絞り込みにより実施例２の
物理的異常は異なる信号用金属配線間のショートである
事が絞り込め、次に物理解析としてそれぞれの発光素子
と次段素子までの間を光学顕微鏡等の観察手段により実
際のショート箇所の特定に至った。
【００４９】
【発明の効果】以上に説明した様に、本発明によれば、
半導体集積回路装置として、例えば、ＣＭＯＳロジック
集積回路における、全動作テストパターンと異常ＩDDQ
の変化の関係を異常ＩDDQ変化モードとして定義し、異
常ＩDDQ変化モードと物理的異常の関係を示すテーブル
をあらかじめ作成し比較することにより第１回目の絞り
込みを実施し、更に異常ＩDDQ パターンでのＥＭＳ解析
による発光素子の変化とモデル化した物理的異常箇所と
の関係を示すテーブルとを比較する事で第２回目の絞り
込みを実施し、これら２つの絞り込み手段を組み合わせ
ることにより、物理的異常箇所と異常を示すシグナルの
１つである異常ＩDDQ による発光素子が異なる場合にお
いても正確な異常箇所の特定が可能となった。
【００５０】また、本発明の場合、ＥＭＳによる発光箇
所と物理的異常箇所は、発光素子を含め金属配線を介し
た前段または次段素子間の狭い範囲に存在するため該Ｃ
ＭＯＳロジック集積回路の設計情報無しに特定が可能と
なった。
【図面の簡単な説明】
【図１】本発明を使用した物理的異常箇所特定の実施形
態を示すフローチャートである。
【図２】実施例１の動作テストパターンにおけるモード
１のＩDDQ の変化を示す図である。
【図３】異常ＩDDQ の変化モード２を示す図である。
【図４】異常ＩDDQ の変化モード３を示す図である。
【図５】異常ＩDDQ変化のモードと物理的異常の関係を
示したテーブル（第１の情報テーブル）の一例である。
【図６】実施例１の物理的異常を電気回路的に示した図
である。
【図７】実施例１のＥＭＳ発光箇所を示した図である。
【図８】ＥＭＳ解析による発光素子の変化と物理的異常
の関係を示したテーブル（第２の情報テーブル）の一例
である。
【図９】物理的異常の例である信号用金属配線のオープ
ンを電気回路的に示した図である。
【図１０】物理的異常の例である信号用金属配線とＶＤ
Ｄ用金属配線のショートを電気回路的に示した図であ
る。
【図１１】物理的異常の例である異なる信号用金属配線
間のショートを示した図である。
【図１２】図１１における論理状態と異常ＩDDQの径路
の関係を示す図である。
【符号の説明】
１，２ １組のＣＭＯＳ素子 ３ オープン箇所の前段素子 ４，５ １組のＣＭＯＳ素子 Ａ オープン箇所 Ｂ ショート箇所
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/66 Ｇ０１Ｒ 31/28 Ｌ 27/04 Ｈ０１Ｌ 27/04 Ｔ 21/822 Ｆターム(参考） 2G011 AA01 AA02 AC04 AE03 2G032 AA01 AD01 AD08 AE08 AE10 AE12 AF01 AF08 AK04 AL14 4M106 AA02 AA07 AB01 BA14 BA20 CA70 DJ18 5F038 DT10 DT11 DT16 DT19 EZ20 9A001 JJ48 KK37 LL05

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 動作静止状態における電源電流
    （ＩDDQ ）の異常を示す箇所を有する半導体集積回路装
    置の故障箇所特定方法において、 前記集積回路の動作テストパターンに対する前記異常Ｉ
    DDQ の変化モードを定義し、 更に、前記定義した異常ＩDDQ の変化モードと、物理的
    異常との対応を示す第１の情報テーブルを予め作成し、 更に、エミッション解析法（ＥＭＳ）により、動作テス
    トパターン内の前記Ｉ DDQ 異常パターンに対する発光素
    子の変化と、モデル化した該物理的異常との関係を示す
    第２の情報テーブルを予め作成し、 故障解析の際に、前記各テーブルと実際の前記集積回路
    から得られる前記異常ＩDDQ及び前記発光素子の変化を
    比較することで、物理的異常箇所を特定することを特徴
    とする半導体集積回路装置の故障箇所特定方法。
  2. 【請求項２】 ＣＭＯＳロジック集積回路において、動
    作静止状態における電源電流（ＩDDQ ）が、本来の電流
    値を超える異常を示す前記集積回路に対し、 前記ＣＭＯＳロジック集積回路の動作テストパターンに
    対する前記異常ＩDDQの変化モードを定義し、 更に、前記定義した異常ＩDDQ の変化モードと、物理的
    異常との対応をあらかじめ情報テーブルとして作成し、 更に、エミッション解析法（ＥＭＳ）により、動作テス
    トパターン内のＩDDQ異常パターンに対する発光素子の
    変化と、モデル化した該物理的異常との関係を示す情報
    テーブルをあらかじめ作成し、 故障解析の際に、前記各テーブルと実際のＣＭＯＳロジ
    ック集積回路を比較することで、物理的異常箇所を特定
    することを特徴とする半導体集積回路装置の故障箇所特
    定方法。
  3. 【請求項３】 半導体集積回路装置の動作テストパター
    ンにおいて、全動作パターンにおける異常ＩDDQ の変化
    モードを定義する工程；前記定義した異常ＩDDQ 変化モ
    ードと、これに対し想定される物理的異常との関係を、
    あらかじめ対応を取り、第１の情報テーブルとして作成
    する工程；前記各異常ＩDDQ パターンでのＥＭＳ発光素
    子を検出し、各異常ＩDDQ パターンにおける発光素子の
    変化とモデル化した物理的異常をあらかじめ対応を取り
    第２の情報テーブルとして作成する工程；実際の異常品
    の異常ＩDDQ の変化と前記第１の情報テーブル内のデー
    タを比較し、第１回目の物理的異常の絞り込みを行う工
    程；前記実際の異常品のＥＭＳ解析結果と前記第２の情
    報テーブル内のデータを比較し物理的異常箇所を特定す
    るための第２回目の絞り込みを行う工程；上記絞り込み
    を組み合わせて判断することにより、物理的異常箇所を
    正確に特定する工程；を有することを特徴とする半導体
    集積回路装置の故障箇所特定方法。
JP08464899A 1999-03-26 1999-03-26 半導体集積回路装置の故障箇所特定方法 Expired - Fee Related JP4144824B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP08464899A JP4144824B2 (ja) 1999-03-26 1999-03-26 半導体集積回路装置の故障箇所特定方法
US09/523,699 US6643830B1 (en) 1999-03-26 2000-03-13 Fault portion locating method for semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08464899A JP4144824B2 (ja) 1999-03-26 1999-03-26 半導体集積回路装置の故障箇所特定方法

Publications (2)

Publication Number Publication Date
JP2000275306A true JP2000275306A (ja) 2000-10-06
JP4144824B2 JP4144824B2 (ja) 2008-09-03

Family

ID=13836535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08464899A Expired - Fee Related JP4144824B2 (ja) 1999-03-26 1999-03-26 半導体集積回路装置の故障箇所特定方法

Country Status (2)

Country Link
US (1) US6643830B1 (ja)
JP (1) JP4144824B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317324B2 (en) 2003-11-04 2008-01-08 Canon Kabushiki Kaisha Semiconductor integrated circuit testing device and method
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
JP2010177436A (ja) * 2009-01-29 2010-08-12 Toshiba Corp 半導体装置の診断装置及び診断方法
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
CN104778911A (zh) * 2015-04-22 2015-07-15 西安诺瓦电子科技有限公司 Led显示牌的点检方法以及led显示控制卡
CN110031742B (zh) * 2018-01-12 2022-07-15 神讯电脑(昆山)有限公司 线路板连锡检测电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204236A (ja) 1992-12-28 1994-07-22 Canon Inc 半導体装置、半導体製造装置、集積回路、半導体装置の製造方法および半導体製造方法
US5451798A (en) 1993-03-18 1995-09-19 Canon Kabushiki Kaisha Semiconductor device and its fabrication method
DE19626103A1 (de) * 1995-06-30 1997-01-02 Nec Corp Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika
KR100212608B1 (ko) * 1996-01-12 1999-08-02 가네꼬 히사시 Cmos 집적 회로 고장 진단 장치 및 진단 방법

Also Published As

Publication number Publication date
US6643830B1 (en) 2003-11-04
JP4144824B2 (ja) 2008-09-03

Similar Documents

Publication Publication Date Title
US8112736B2 (en) Differential voltage defectivity monitoring method
Li et al. Chapter 1: introduction
US7283918B2 (en) Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same
US10169510B2 (en) Dynamic fault model generation for diagnostics simulation and pattern generation
JP2005292144A (ja) 集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置
JP2001127163A (ja) 半導体集積回路の故障検査方法及びレイアウト方法
US7617427B2 (en) Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US6128757A (en) Low voltage screen for improving the fault coverage of integrated circuit production test programs
JP2715956B2 (ja) Ｉｄｄｑを用いたＣＭＯＳ論理回路の故障箇所の絞り込み方法
JP2000275306A (ja) 半導体集積回路装置の故障箇所特定方法
US8140923B2 (en) Test circuit and method for testing of infant mortality related defects
JPH07105039A (ja) テストパターン作成装置
JP3669836B2 (ja) Ｉｄｄｑテスト用サイクルの選択抽出装置
JP2007120991A (ja) テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置
JP2005043274A (ja) 故障モード特定方法及び故障診断装置
JP2800755B2 (ja) Ｃｍｏｓ集積回路の故障診断装置及び診断方法
JP3139543B2 (ja) 多重故障を有するｃｍｏｓｌｓｉにおける故障ブロックの特定化方法
Lim et al. An Efficient Scan Chain Diagnosis for Stuck-at and Transition Faults
Ladhar et al. Extraction and simulation of potential bridging faults and open defects affecting standard cell libraries
JPH09292444A (ja) Ｃｍｏｓ集積回路の故障診断装置および診断方法
JP2000304829A (ja) 半導体検査方法
JP2715963B2 (ja) 論理回路の故障箇所の絞り込み方法
JPH10247208A (ja) 集積回路の試験方法および試験装置
JP3858729B2 (ja) 信号測定回路及び信号表示装置及び信号変化遅延時間測定回路及び画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080616

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees