JP2000275306A - 半導体集積回路装置の故障箇所特定方法 - Google Patents
半導体集積回路装置の故障箇所特定方法Info
- Publication number
- JP2000275306A JP2000275306A JP11084648A JP8464899A JP2000275306A JP 2000275306 A JP2000275306 A JP 2000275306A JP 11084648 A JP11084648 A JP 11084648A JP 8464899 A JP8464899 A JP 8464899A JP 2000275306 A JP2000275306 A JP 2000275306A
- Authority
- JP
- Japan
- Prior art keywords
- abnormal
- ddq
- abnormality
- integrated circuit
- physical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
- G01R31/3008—Quiescent current [IDDQ] test or leakage current test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Tests Of Electronic Circuits (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
路等における信号配線間の低抵抗ショート及びオープン
故障等の物理的異常箇所の特定を行うことを可能とする
半導体集積回路装置の故障箇所特定方法を実現する。 【解決手段】 定義した異常IDDQ の変化モードと、物
理的異常との対応を示す第1の情報テーブルを予め作成
し、更に、エミッション解析法(EMS)により、動作
テストパターン内の前記IDDQ 異常パターンに対する発
光素子の変化と、モデル化した該物理的異常との関係を
示す第2の情報テーブルを予め作成し、故障解析の際
に、前記各テーブルと実際の前記集積回路から得られる
前記異常IDD Q及び前記発光素子の変化を比較すること
で、物理的異常箇所を特定することを特徴とする半導体
集積回路装置の故障箇所特定方法。
Description
置の故障解析に関するものであり、特にCMOSロジッ
ク集積回路において、静止状態で流れる電源電流(I
DDQ )が異常値を示す故障に対し、故障箇所を特定する
方法に関する。
DDQ を伴う故障の故障箇所特定方法としてはエミッショ
ン顕微鏡を用いた方法がある。
ロジック回路の動作パターンを入力し、IDDQ が異常値
を示す動作パターンを検出し、異常IDDQ パターンを入
力した状態で異常電流に伴う発光をEMSにて観察す
る。
に応じ所定の層までエッチング処理を実施し光学顕微鏡
または電子顕微鏡等で物理的異常を観察する。
電子ビームを照射、又は金属針を直接接触させ内部配線
の動作波形を観測し、CMOSロジック回路の設計デー
タからシミュレーションを行い故障箇所の特定を行う。
による故障箇所特定方法の場合、半導体素子部での再結
合発光等を検出するため、故障モードが金属膜配線間の
低抵抗ショートまたはオープン故障の場合等は、EMS
による発光箇所は物理的な異常部分(配線のショートま
たはオープン)ではなく、異常部分に接続される半導体
素子部である。EMSによる発光素子は物理的異常を示
すシグナルの1つではあるが、それが実際の故障箇所と
一致しない場合もあり、その後の物理解析において異な
った箇所を解析してしまう危険がある。
該当する集積回路の設計情報が不可欠であるため、実施
はその集積回路の製造者側(設計者側)に限られるとい
う問題がある。
無くても、CMOSロジック回路における信号配線間の
低抵抗ショート及びオープン故障の物理的異常箇所の特
定を行うことを目的とするものである。
テスター等によりCMOSロジック回路等の半導体集積
回路装置の動作テストパターンを入力し、全動作パター
ンにおける異常IDDQパターンを検出する。全動作パタ
ーンにおける異常IDDQ の変化は数種類のモードに分け
られる事に着目し、全動作テストパターンにおける異常
IDDQ の変化モードを定義する。
これに対し、想定される物理的異常とをあらかじめ対応
を取り、第1の情報テーブルとして作成し、実際の異常
品の異常IDDQ の変化とこのテーブル内のデータを比較
し、第1回目の物理的異常の絞り込みを行う。
光素子を検出し、各異常IDDQ パターンにおける発光素
子の変化とモデル化した物理的異常とを、あらかじめ対
応を取り、第2の情報テーブル等に作成し、実際の異常
品のEMS解析結果とこのテーブル内のデータを比較し
物理的異常箇所を特定するための第2回目の絞り込みを
行い、これらの絞り込みを組み合わせて判断することに
より、物理的異常箇所を正確に特定する解析手法であ
る。
る。
線のオープンにより機能不良となったCMOSロジック
集積回路において本発明を使用し故障箇所の特定を実施
したものである。
実施形態を示したフローチャートである。
テスターにより動作テストパターンをCMOSロジック
集積回路に入力してIDDQを測定し、全動作テストパタ
ーンにおけるIDDQ の変化の関係をグラフ化したもので
ある。
DDQ が常に異常値を示すものでありモード1とする。
ストパターンと異常IDDQ の変化との関係を示したグラ
フの一例であり、図3は、動作テストパターンによりI
DDQが異常値を示す時と、正常値を示す時がある場合で
ありモード2とする。
常に異常値を示すが、異常値のレベルが論理状態で変化
するものでありモード3とする。
異常IDDQ の変化をモード分けし定義する。
常が発生した場合の異常IDDQ の変化と上記の定義した
異常IDDQ 変化モードとの対応テーブルと比較し物理的
異常の第1回目の振り分けを行う。
理的異常の対応テーブルの一例でありテーブル1(第1
の情報テーブル)とする。
用金属配線オープンを電気回路的に示した図であり、物
理的異常と異常IDDQ の変化モードの関係を説明するた
めの図である。
MOS素子を示し共通の信号用金属配線に接続される。
Aは物理的異常である信号用金属配線のオープン箇所を
示す。3はオープン箇所の前段素子を示す。
のゲートがオープンによりフローティング状態となる。
そのためVDD−VSS間には該CMOSロジック回路
の論理状態に関係なく常に貫通電流が流れ、これが異常
IDDQ となるため異常IDDQ変化モードはモード1とな
る。
接続可能なEMSを用い、異常IDD Q に伴う発光箇所を
確認する。
を図示したものである。この実施例1においては、複数
箇所の素子部で発光が確認され、かつ全ての動作テスト
パターンにおいて発光素子に変化が見れず同一の素子で
発光が確認されるのが特徴であった。
したEMSによる発光素子の変化と物理的異常との対応
を示したテーブルと比較をし第2回目の絞り込みを実施
した。
理的異常との対応を表すテーブルの一例でありテーブル
2(第2の情報テーブル)とする。
路的に表し、異常部前段CMOS素子の論理状態の組み
合わせにより複数の電流径路が存在する場合と、論理状
態に関わらず異常電流が流れる場合は常に共通の素子に
電流が流れる場合で分類分けをする。
を示す図であり、この場合は論理状態に関わらず常にゲ
ートフローティングによるVDD−VSS間の貫通電流
が流れ、また電流は常に同一素子を流れる。
VDD用金属配線のショートの場合を示す図であり、こ
の場合ショート箇所の前段素子の論理状態によりIDDQ
が流れる場合と流れない場合があるが電流径路は1つで
あるため発光素子は変化しない。
ートした場合を示す図である。図11において、4,5
は回路を構成する1組みのCMOS素子である。Bは物
理的異常である異なる信号用金属配線間のショート箇所
を示す。I及びIIは4と5の論理状態による電流径路を
表す。
CMOS素子の論理状態の組み合わせと電流径路I及び
IIの関係を示す図である。図12に示す様に論理状態に
より異なる電流径路が存在するため発光素子も論理状態
で変化する。
化しEMSによる発光素子の変化をあらかじめテーブル
に作成し比較する事で、第2回目の絞り込みを行う。
理的異常の前段及び次段の素子までをモデル化すれば良
く、特に該CMOSロジック集積回路の設計情報が無く
ても可能である。
ーブル1及びテーブル2とそれぞれ比較する事により実
施例1の場合は、信号用金属配線のオープンによる異常
である事が絞り込める。
顕微鏡等による観察を実施する。尚、発光素子と物理的
異常箇所は、発光素子も含めその前段又は次段素子まで
の間に存在するため、その間の観察のみで十分である。
光が確認された素子全てが共通の信号用金属配線を介し
て前段素子に至っている事が確認され、結果この共通の
金属配線部分にオープン箇所が存在することが確認出来
た。
金属配線間がショートした事により機能不良となったC
MOSロジック集積回路に適用した例である。
り測定した全動作テストパターンにおけるIDDQ の変化
は図3のモード2を示した。
の絞り込みを行なった。
金属配線間のショートを電気回路的に表した図は実施例
1で説明した図11であり、ショート箇所前段の2組の
CMOS素子の論理状態と異常IDDQ 径路の関係は図1
2に示した。
によってはIDDQ が正常値を示す場合と異常値を示す場
合に二分されるため異常IDDQ 変化モードはモード2と
なる。
常IDDQ パターンでのEMS解析を実施し発光素子を確
認した。
で複数素子で発光が確認され、また異常IDDQ パターン
により発光素子が変化する特徴が確認された。
の関係を示したテーブル2と実施例2の特徴を比較し故
障モード及び物理的異常箇所の第2回目の絞り込みを実
施した。
11であり、また図12で示した様に論理状態により複
数の電流径路が存在するため異常IDDQ パターンにより
発光素子が変化するモデルが適用される。
物理的異常は異なる信号用金属配線間のショートである
事が絞り込め、次に物理解析としてそれぞれの発光素子
と次段素子までの間を光学顕微鏡等の観察手段により実
際のショート箇所の特定に至った。
半導体集積回路装置として、例えば、CMOSロジック
集積回路における、全動作テストパターンと異常IDDQ
の変化の関係を異常IDDQ変化モードとして定義し、異
常IDDQ変化モードと物理的異常の関係を示すテーブル
をあらかじめ作成し比較することにより第1回目の絞り
込みを実施し、更に異常IDDQ パターンでのEMS解析
による発光素子の変化とモデル化した物理的異常箇所と
の関係を示すテーブルとを比較する事で第2回目の絞り
込みを実施し、これら2つの絞り込み手段を組み合わせ
ることにより、物理的異常箇所と異常を示すシグナルの
1つである異常IDDQ による発光素子が異なる場合にお
いても正確な異常箇所の特定が可能となった。
所と物理的異常箇所は、発光素子を含め金属配線を介し
た前段または次段素子間の狭い範囲に存在するため該C
MOSロジック集積回路の設計情報無しに特定が可能と
なった。
態を示すフローチャートである。
1のIDDQ の変化を示す図である。
示したテーブル(第1の情報テーブル)の一例である。
である。
の関係を示したテーブル(第2の情報テーブル)の一例
である。
ンを電気回路的に示した図である。
D用金属配線のショートを電気回路的に示した図であ
る。
間のショートを示した図である。
の関係を示す図である。
Claims (3)
- 【請求項1】 動作静止状態における電源電流
(IDDQ )の異常を示す箇所を有する半導体集積回路装
置の故障箇所特定方法において、 前記集積回路の動作テストパターンに対する前記異常I
DDQ の変化モードを定義し、 更に、前記定義した異常IDDQ の変化モードと、物理的
異常との対応を示す第1の情報テーブルを予め作成し、 更に、エミッション解析法(EMS)により、動作テス
トパターン内の前記I DDQ 異常パターンに対する発光素
子の変化と、モデル化した該物理的異常との関係を示す
第2の情報テーブルを予め作成し、 故障解析の際に、前記各テーブルと実際の前記集積回路
から得られる前記異常IDDQ及び前記発光素子の変化を
比較することで、物理的異常箇所を特定することを特徴
とする半導体集積回路装置の故障箇所特定方法。 - 【請求項2】 CMOSロジック集積回路において、動
作静止状態における電源電流(IDDQ )が、本来の電流
値を超える異常を示す前記集積回路に対し、 前記CMOSロジック集積回路の動作テストパターンに
対する前記異常IDDQの変化モードを定義し、 更に、前記定義した異常IDDQ の変化モードと、物理的
異常との対応をあらかじめ情報テーブルとして作成し、 更に、エミッション解析法(EMS)により、動作テス
トパターン内のIDDQ異常パターンに対する発光素子の
変化と、モデル化した該物理的異常との関係を示す情報
テーブルをあらかじめ作成し、 故障解析の際に、前記各テーブルと実際のCMOSロジ
ック集積回路を比較することで、物理的異常箇所を特定
することを特徴とする半導体集積回路装置の故障箇所特
定方法。 - 【請求項3】 半導体集積回路装置の動作テストパター
ンにおいて、全動作パターンにおける異常IDDQ の変化
モードを定義する工程;前記定義した異常IDDQ 変化モ
ードと、これに対し想定される物理的異常との関係を、
あらかじめ対応を取り、第1の情報テーブルとして作成
する工程;前記各異常IDDQ パターンでのEMS発光素
子を検出し、各異常IDDQ パターンにおける発光素子の
変化とモデル化した物理的異常をあらかじめ対応を取り
第2の情報テーブルとして作成する工程;実際の異常品
の異常IDDQ の変化と前記第1の情報テーブル内のデー
タを比較し、第1回目の物理的異常の絞り込みを行う工
程;前記実際の異常品のEMS解析結果と前記第2の情
報テーブル内のデータを比較し物理的異常箇所を特定す
るための第2回目の絞り込みを行う工程;上記絞り込み
を組み合わせて判断することにより、物理的異常箇所を
正確に特定する工程;を有することを特徴とする半導体
集積回路装置の故障箇所特定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08464899A JP4144824B2 (ja) | 1999-03-26 | 1999-03-26 | 半導体集積回路装置の故障箇所特定方法 |
US09/523,699 US6643830B1 (en) | 1999-03-26 | 2000-03-13 | Fault portion locating method for semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08464899A JP4144824B2 (ja) | 1999-03-26 | 1999-03-26 | 半導体集積回路装置の故障箇所特定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000275306A true JP2000275306A (ja) | 2000-10-06 |
JP4144824B2 JP4144824B2 (ja) | 2008-09-03 |
Family
ID=13836535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08464899A Expired - Fee Related JP4144824B2 (ja) | 1999-03-26 | 1999-03-26 | 半導体集積回路装置の故障箇所特定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6643830B1 (ja) |
JP (1) | JP4144824B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7317324B2 (en) | 2003-11-04 | 2008-01-08 | Canon Kabushiki Kaisha | Semiconductor integrated circuit testing device and method |
US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
JP2010177436A (ja) * | 2009-01-29 | 2010-08-12 | Toshiba Corp | 半導体装置の診断装置及び診断方法 |
US7826259B2 (en) | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
CN104778911A (zh) * | 2015-04-22 | 2015-07-15 | 西安诺瓦电子科技有限公司 | Led显示牌的点检方法以及led显示控制卡 |
CN110031742B (zh) * | 2018-01-12 | 2022-07-15 | 神讯电脑(昆山)有限公司 | 线路板连锡检测电路 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204236A (ja) | 1992-12-28 | 1994-07-22 | Canon Inc | 半導体装置、半導体製造装置、集積回路、半導体装置の製造方法および半導体製造方法 |
US5451798A (en) | 1993-03-18 | 1995-09-19 | Canon Kabushiki Kaisha | Semiconductor device and its fabrication method |
DE19626103A1 (de) * | 1995-06-30 | 1997-01-02 | Nec Corp | Fehlerbeurteilungssystem mit Erfassung von anomalem Strom und V-I-Charakteristika |
KR100212608B1 (ko) * | 1996-01-12 | 1999-08-02 | 가네꼬 히사시 | Cmos 집적 회로 고장 진단 장치 및 진단 방법 |
-
1999
- 1999-03-26 JP JP08464899A patent/JP4144824B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-13 US US09/523,699 patent/US6643830B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6643830B1 (en) | 2003-11-04 |
JP4144824B2 (ja) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8112736B2 (en) | Differential voltage defectivity monitoring method | |
Li et al. | Chapter 1: introduction | |
US7283918B2 (en) | Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same | |
US10169510B2 (en) | Dynamic fault model generation for diagnostics simulation and pattern generation | |
JP2005292144A (ja) | 集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置 | |
JP2001127163A (ja) | 半導体集積回路の故障検査方法及びレイアウト方法 | |
US7617427B2 (en) | Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures | |
WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
US6128757A (en) | Low voltage screen for improving the fault coverage of integrated circuit production test programs | |
JP2715956B2 (ja) | Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法 | |
JP2000275306A (ja) | 半導体集積回路装置の故障箇所特定方法 | |
US8140923B2 (en) | Test circuit and method for testing of infant mortality related defects | |
JPH07105039A (ja) | テストパターン作成装置 | |
JP3669836B2 (ja) | Iddqテスト用サイクルの選択抽出装置 | |
JP2007120991A (ja) | テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置 | |
JP2005043274A (ja) | 故障モード特定方法及び故障診断装置 | |
JP2800755B2 (ja) | Cmos集積回路の故障診断装置及び診断方法 | |
JP3139543B2 (ja) | 多重故障を有するcmoslsiにおける故障ブロックの特定化方法 | |
Lim et al. | An Efficient Scan Chain Diagnosis for Stuck-at and Transition Faults | |
Ladhar et al. | Extraction and simulation of potential bridging faults and open defects affecting standard cell libraries | |
JPH09292444A (ja) | Cmos集積回路の故障診断装置および診断方法 | |
JP2000304829A (ja) | 半導体検査方法 | |
JP2715963B2 (ja) | 論理回路の故障箇所の絞り込み方法 | |
JPH10247208A (ja) | 集積回路の試験方法および試験装置 | |
JP3858729B2 (ja) | 信号測定回路及び信号表示装置及び信号変化遅延時間測定回路及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |