JP2715963B2 - 論理回路の故障箇所の絞り込み方法 - Google Patents
論理回路の故障箇所の絞り込み方法Info
- Publication number
- JP2715963B2 JP2715963B2 JP7051590A JP5159095A JP2715963B2 JP 2715963 B2 JP2715963 B2 JP 2715963B2 JP 7051590 A JP7051590 A JP 7051590A JP 5159095 A JP5159095 A JP 5159095A JP 2715963 B2 JP2715963 B2 JP 2715963B2
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- logic
- operation test
- output
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は非破壊でCMOSLSI
の内部故障を検出する方法に関し、特に、出力端子より
出力する信号が期待値と異なるモードと論理動作の静止
状態電源電流が規格値を越えるモードでの論理動作テス
トパターンを用いてLSIの故障箇所を絞り込む方法に
関するものである。
の内部故障を検出する方法に関し、特に、出力端子より
出力する信号が期待値と異なるモードと論理動作の静止
状態電源電流が規格値を越えるモードでの論理動作テス
トパターンを用いてLSIの故障箇所を絞り込む方法に
関するものである。
【0002】
【従来の技術】従来の非破壊でLSIの故障箇所を絞り
込む方法はLSIの入力端子より入力信号を入力した時
出力端子から出力する信号が期待値と異なっていた時、
その出力値と期待値の違いを利用して故障箇所を推論す
る手法であった。通常、故障シミュレーションによる故
障箇所検出手法が用いられていた。具体的には、LSI
内部に故障を仮定した後、“FTP”と称する論理動作
テストパターン(以下、FTPと呼ぶ)を入力端子より
入力することで出力端子からの出力値をシミュレーショ
ンし、その結果は故障辞書と称する各仮定故障に対応し
た入出力論理状態の表としてまとめられる。
込む方法はLSIの入力端子より入力信号を入力した時
出力端子から出力する信号が期待値と異なっていた時、
その出力値と期待値の違いを利用して故障箇所を推論す
る手法であった。通常、故障シミュレーションによる故
障箇所検出手法が用いられていた。具体的には、LSI
内部に故障を仮定した後、“FTP”と称する論理動作
テストパターン(以下、FTPと呼ぶ)を入力端子より
入力することで出力端子からの出力値をシミュレーショ
ンし、その結果は故障辞書と称する各仮定故障に対応し
た入出力論理状態の表としてまとめられる。
【0003】故障箇所の絞り込みは、出力異常値と、異
常が出力した出力端子位置と、その時のFTPが、故障
辞書に登録された内部故障箇所を用いた論理のシミュレ
ーション結果と一致した時、真の故障として判定され
る。
常が出力した出力端子位置と、その時のFTPが、故障
辞書に登録された内部故障箇所を用いた論理のシミュレ
ーション結果と一致した時、真の故障として判定され
る。
【0004】
【発明が解決しようとする課題】上述した従来の故障箇
所絞り込み方法は故障シミュレーションを用いていた
が、この方法にて扱える故障モデルは単一縮退故障のみ
であり、多重縮退故障や他信号間のショート不良はシミ
ュレーションできなかった。さらに、その故障シミュレ
ーションは内部回路に故障を定義して、FTPを入力し
て、その故障による出力の変化をモニターし、実際の故
障内容との一致を検出する方法であるが、故障箇所の絞
り込みは出力期待値が異なるテストパターン情報のみか
ら内部の故障箇所を絞り込むため、大規模及び複雑な論
理構成になればなるほど、膨大なシミュレーションデー
タ量となる。例えば電気回路全体に対し、下記の数1に
示すように、発生する故障辞書の量(Vo)は基本論理
回路ブロック数(L)の2〜3乗に比例するといわれて
いる。
所絞り込み方法は故障シミュレーションを用いていた
が、この方法にて扱える故障モデルは単一縮退故障のみ
であり、多重縮退故障や他信号間のショート不良はシミ
ュレーションできなかった。さらに、その故障シミュレ
ーションは内部回路に故障を定義して、FTPを入力し
て、その故障による出力の変化をモニターし、実際の故
障内容との一致を検出する方法であるが、故障箇所の絞
り込みは出力期待値が異なるテストパターン情報のみか
ら内部の故障箇所を絞り込むため、大規模及び複雑な論
理構成になればなるほど、膨大なシミュレーションデー
タ量となる。例えば電気回路全体に対し、下記の数1に
示すように、発生する故障辞書の量(Vo)は基本論理
回路ブロック数(L)の2〜3乗に比例するといわれて
いる。
【0005】
【数1】 log(Vo)∝(2+3)・log(L)
【0006】10Kゲートクラスで故障辞書の量(V
o)は108 〜1012数という天文学的なデータ量とな
り実用的ではなかった。その理由は故障シミュレーショ
ン実行段階においてある程度の内部故障との一致が事前
に絞り込めていないためである。図11は内部で故障が
発生してからその故障情報が出力端子にまで伝播してい
く様子をイラスト化したものであり、X,Z軸に描かれ
た矩形はLSIチップを示し、Y軸はFTPの推移を表
しており、手前に1パターン目のFTP(1)からY軸
の深さ方向へパターンが進行していく様子を示してい
る。第a番目のテストパターンFTP(a)にて故障発
生箇所Pに信号が到達し、第b番目のテストパターンF
TP(b)にて出力端子Pbに出力異常が発生し、さら
に第c番目のテストパターンFTP(c)にて出力端子
Pcに出力異常が、第d番目のテストパターンFTP
(d)にて出力端子Pdに出力異常が発生した様子を示
している。従来例では故障シミュレーションにおいて斜
線にて表した故障伝播のモデルの内、Pb,Pc,Pd
の伝播経路の内、重なった箇所はすべて故障として出力
されるため、絞り込みが不可能であった。従って、より
限定された故障箇所を絞り込むためには、故障発生点P
から伝播し、出力異常として発覚する出力端子とのすべ
ての経路を抽出しなればならなかった。
o)は108 〜1012数という天文学的なデータ量とな
り実用的ではなかった。その理由は故障シミュレーショ
ン実行段階においてある程度の内部故障との一致が事前
に絞り込めていないためである。図11は内部で故障が
発生してからその故障情報が出力端子にまで伝播してい
く様子をイラスト化したものであり、X,Z軸に描かれ
た矩形はLSIチップを示し、Y軸はFTPの推移を表
しており、手前に1パターン目のFTP(1)からY軸
の深さ方向へパターンが進行していく様子を示してい
る。第a番目のテストパターンFTP(a)にて故障発
生箇所Pに信号が到達し、第b番目のテストパターンF
TP(b)にて出力端子Pbに出力異常が発生し、さら
に第c番目のテストパターンFTP(c)にて出力端子
Pcに出力異常が、第d番目のテストパターンFTP
(d)にて出力端子Pdに出力異常が発生した様子を示
している。従来例では故障シミュレーションにおいて斜
線にて表した故障伝播のモデルの内、Pb,Pc,Pd
の伝播経路の内、重なった箇所はすべて故障として出力
されるため、絞り込みが不可能であった。従って、より
限定された故障箇所を絞り込むためには、故障発生点P
から伝播し、出力異常として発覚する出力端子とのすべ
ての経路を抽出しなればならなかった。
【0007】そのため、近年はある程度の絞り込みが終
了した段階でEBテスタと称する“電子をLSIの配線
上に照射した時発生する2次電子を検出することによ
り、2次電子が有する電位情報を分析する装置”との併
用で故障箇所を絞り込む方法に変化してきている。この
方法は電子ビームテスティングシンポジウム「電子ビー
ムテスタを用いた多重縮退故障の位置自動指摘手法につ
いて」大阪大学、板崎、住岡、樹下著(1992、P5
6〜60)等で明らかにされている。これは出力端子で
の異常モードの情報だけから故障シミュレーションによ
り故障箇所を絞り込むことが困難になってきているため
である。
了した段階でEBテスタと称する“電子をLSIの配線
上に照射した時発生する2次電子を検出することによ
り、2次電子が有する電位情報を分析する装置”との併
用で故障箇所を絞り込む方法に変化してきている。この
方法は電子ビームテスティングシンポジウム「電子ビー
ムテスタを用いた多重縮退故障の位置自動指摘手法につ
いて」大阪大学、板崎、住岡、樹下著(1992、P5
6〜60)等で明らかにされている。これは出力端子で
の異常モードの情報だけから故障シミュレーションによ
り故障箇所を絞り込むことが困難になってきているため
である。
【0008】本発明の課題は、解析時間の短縮化を図
り、故障箇所を最小の工数で絞り込むことを可能とする
論理回路の故障箇所の絞り込み方法を提供することであ
る。
り、故障箇所を最小の工数で絞り込むことを可能とする
論理回路の故障箇所の絞り込み方法を提供することであ
る。
【0009】
【課題を解決するための手段】CMOS論理回路は回路
内部に物理的欠陥を有すると、一般的傾向としてIdd
q(Quiesent Vdd Supply Cur
rent)と称する静止状態電源電流(以下、Iddq
と呼ぶ)に異常値が現われる。この記述は真田克也著
「CMOS論理回路のIddq異常品の評価と除去方
法」第23回信頼性・保全性シンポジウム,PP.25
3〜248,1993,やM.Sanada「New
Application of laser beam
to failure analysis of L
SI with multi−metal layer
s」Microelectronics and Re
liability,Vol.33,No.7,PP.
993〜1009,1993にて明らかである。本発明
はそのIddq異常値が発生した時の“FTP”と称す
る論理動作テストパターンと出力端子より出力した信号
が期待値と異なっている時のFTPとの関係から、内部
回路中での信号の伝播を推測しさらにIddq異常発生
時のFTPと出力異常発生時のFTPのテストパターン
検出差から内部回路中の故障発生箇所を絞り込む方法で
ある。又、それらのFTPをもとに論理シミュレーショ
ンや回路図を用いて故障箇所を絞り込む方法である。
内部に物理的欠陥を有すると、一般的傾向としてIdd
q(Quiesent Vdd Supply Cur
rent)と称する静止状態電源電流(以下、Iddq
と呼ぶ)に異常値が現われる。この記述は真田克也著
「CMOS論理回路のIddq異常品の評価と除去方
法」第23回信頼性・保全性シンポジウム,PP.25
3〜248,1993,やM.Sanada「New
Application of laser beam
to failure analysis of L
SI with multi−metal layer
s」Microelectronics and Re
liability,Vol.33,No.7,PP.
993〜1009,1993にて明らかである。本発明
はそのIddq異常値が発生した時の“FTP”と称す
る論理動作テストパターンと出力端子より出力した信号
が期待値と異なっている時のFTPとの関係から、内部
回路中での信号の伝播を推測しさらにIddq異常発生
時のFTPと出力異常発生時のFTPのテストパターン
検出差から内部回路中の故障発生箇所を絞り込む方法で
ある。又、それらのFTPをもとに論理シミュレーショ
ンや回路図を用いて故障箇所を絞り込む方法である。
【0010】本発明の第一の方法は、“Iddq異常”
と称する静止状態電源電流が規格値を越える第n番目の
論理動作テストパターンFTP(n)を用いて“ブロッ
ク”と称する基本的論理動作単位回路の論理が変化する
ブロック群Aを抽出する。次に、その前記FTP(n)
に最も近く、さらに該FTP(n)の後側に位置する、
出力端子より出力する信号が期待値と異なる“出力異
常”となる時の第m番目の論理動作テストパターンFT
P(m)とのパターン差(m−n)を計算する。次に、
FTP(n)からパターン差(m−n)までテストパタ
ーンが進んだ時、出力異常となる出力端子に一致するブ
ロックを抽出することを特徴とする故障箇所の絞り込み
方法である。
と称する静止状態電源電流が規格値を越える第n番目の
論理動作テストパターンFTP(n)を用いて“ブロッ
ク”と称する基本的論理動作単位回路の論理が変化する
ブロック群Aを抽出する。次に、その前記FTP(n)
に最も近く、さらに該FTP(n)の後側に位置する、
出力端子より出力する信号が期待値と異なる“出力異
常”となる時の第m番目の論理動作テストパターンFT
P(m)とのパターン差(m−n)を計算する。次に、
FTP(n)からパターン差(m−n)までテストパタ
ーンが進んだ時、出力異常となる出力端子に一致するブ
ロックを抽出することを特徴とする故障箇所の絞り込み
方法である。
【0011】本発明の第二の方法は、出力端子より出力
する信号が期待値と異なる時のFTP(m)を用いて、
テストパターン差(m−n)までさかのぼった時、その
出力異常に関係するブロック群Bを抽出する。次に、
“Iddq異常”となるFTP(n)にて論理が変化す
るブロック群Aを抽出し、出力異常でのブロック群Bと
の比較より故障発生箇所のブロックを絞り込む方法であ
る。
する信号が期待値と異なる時のFTP(m)を用いて、
テストパターン差(m−n)までさかのぼった時、その
出力異常に関係するブロック群Bを抽出する。次に、
“Iddq異常”となるFTP(n)にて論理が変化す
るブロック群Aを抽出し、出力異常でのブロック群Bと
の比較より故障発生箇所のブロックを絞り込む方法であ
る。
【0012】本発明の第三の方法は、Iddq異常とな
るFTP(n)とそのFTP(n)に最も近くさらにF
TP(n)の後側に位置する、出力異常となるFTP
(m)との複数個又は全部の組合せを抽出し、上記の第
一及び第二の方法を用いて故障箇所のブロックを絞り込
んでいく方法である。この方法は特に、第一及び第二の
方法で複数個の疑われるブロックが抽出された時、故障
箇所を限定することができる故障箇所を絞り込み方法で
ある。
るFTP(n)とそのFTP(n)に最も近くさらにF
TP(n)の後側に位置する、出力異常となるFTP
(m)との複数個又は全部の組合せを抽出し、上記の第
一及び第二の方法を用いて故障箇所のブロックを絞り込
んでいく方法である。この方法は特に、第一及び第二の
方法で複数個の疑われるブロックが抽出された時、故障
箇所を限定することができる故障箇所を絞り込み方法で
ある。
【0013】さらに、本発明によれば、上述の故障箇所
の絞り込みはブロック単位であるが論理シミュレーショ
ンにて定義づけされた信号配線であることを特徴とする
故障箇所の絞り込み方法が得られる。
の絞り込みはブロック単位であるが論理シミュレーショ
ンにて定義づけされた信号配線であることを特徴とする
故障箇所の絞り込み方法が得られる。
【0014】さらに、本発明によれば、大規模化したL
SIにおいて、まず複数のブロックを単位として故障内
蔵箇所を絞り込み、次に故障を内蔵している“複数のブ
ロックを単位”の回路からブロック単位の故障箇所を絞
り込み、次にそのブロックから故障を内蔵している信号
配線のテキスト情報を抽出することを特徴とする故障箇
所の絞り込み方法が得られる。
SIにおいて、まず複数のブロックを単位として故障内
蔵箇所を絞り込み、次に故障を内蔵している“複数のブ
ロックを単位”の回路からブロック単位の故障箇所を絞
り込み、次にそのブロックから故障を内蔵している信号
配線のテキスト情報を抽出することを特徴とする故障箇
所の絞り込み方法が得られる。
【0015】
【実施例】次に本発明の実施例について図面を参照して
詳細に説明する。図1は“FTP”と称する論理動作テ
ストパターン(以下、FTPと呼ぶ)の番号をX軸に、
論理動作の静止状態において電源(Vdd)から接地点
(GND)に流れる静止状態電源電流(以下、Iddq
と呼ぶ)の値をY軸に示したグラフであり、Iddq異
常と共に論理動作不良が発生した状態が示されている。
正常品のIddq値は規格値以下(例えば、正常状態に
おいて回路に貫通電流が発生しないCMOS−LSIは
1μA以下)であるのに対して、論理動作不良となるL
SIのIddq異常品は規格上限値の数百倍から数千倍
以上の貫通電流を発生させている。図1において、X軸
上の番号(1)〜(5)はIddq異常値が発生したF
TP番号を示し、上向矢印で示した番号(11)〜(1
5)は出力端子にて出力した信号が期待値と異なってい
るFTP番号を示している。
詳細に説明する。図1は“FTP”と称する論理動作テ
ストパターン(以下、FTPと呼ぶ)の番号をX軸に、
論理動作の静止状態において電源(Vdd)から接地点
(GND)に流れる静止状態電源電流(以下、Iddq
と呼ぶ)の値をY軸に示したグラフであり、Iddq異
常と共に論理動作不良が発生した状態が示されている。
正常品のIddq値は規格値以下(例えば、正常状態に
おいて回路に貫通電流が発生しないCMOS−LSIは
1μA以下)であるのに対して、論理動作不良となるL
SIのIddq異常品は規格上限値の数百倍から数千倍
以上の貫通電流を発生させている。図1において、X軸
上の番号(1)〜(5)はIddq異常値が発生したF
TP番号を示し、上向矢印で示した番号(11)〜(1
5)は出力端子にて出力した信号が期待値と異なってい
るFTP番号を示している。
【0016】図1にて検出した動作異常のLSIについ
て故障箇所を絞り込む第一の方法を図2、図3、図4を
用いて以下に述べる。図2は説明を簡潔にするためにI
ddq異常が発生したFTP(1)と出力した信号が期
待値と異なっているFTP(11)に注目し0グラフで
あり、以下に説明する故障箇所を絞り込む第一の方法を
説明するグラフである。すなわち、第一の方法はIdd
q異常値が発生したFTP(1)に注目して出力異常発
覚時点のFTP(11)の方向に故障箇所を絞り込んで
いく方法である。
て故障箇所を絞り込む第一の方法を図2、図3、図4を
用いて以下に述べる。図2は説明を簡潔にするためにI
ddq異常が発生したFTP(1)と出力した信号が期
待値と異なっているFTP(11)に注目し0グラフで
あり、以下に説明する故障箇所を絞り込む第一の方法を
説明するグラフである。すなわち、第一の方法はIdd
q異常値が発生したFTP(1)に注目して出力異常発
覚時点のFTP(11)の方向に故障箇所を絞り込んで
いく方法である。
【0017】図3は図2に示した第一の故障箇所の絞り
込み方法を説明するフロー図である。まず、“Iddq
異常”が発覚したFTP(1)を抽出する。この現象は
1つ前のFTP((1)−1)ではIddq異常が発生
しておらず、FTP(1)に移行してはじめてIddq
異常が発生したものである。従って、まずFTP
((1)−1)からFTP(1)への移行により論理状
態が変化した時のブロック群Aを論理シミュレーション
により抽出する。次に、出力異常発覚時点のFTP(1
1)から“Iddq異常”が発覚したFTP(1)まで
の間のテストパターン番号差((11)−(1))を計
算する。このテストパターン番号差((11)−
(1))が重要となる(詳細は以下に述べる)。次に、
ブロック群Aに注目してこれらのブロック群からテスト
パターン番号差((11)−(1))まで進んだ時、F
TP(11)にて出力異常となる出力異常端子Paに辿
り着くブロックを検出し、絞り込みを完了する。この絞
り込み方法は、注目したブロック群から単にテストパタ
ーン((11)−(1))の数だけ進行した時出力端子
にいきつくブロックを抽出し、さらにFTP(11)に
て出力異常となる出力異常端子Paに注目してブロック
を抽出すればよいため、シミュレーションを行なわずと
も、回路図のみで実現できる。
込み方法を説明するフロー図である。まず、“Iddq
異常”が発覚したFTP(1)を抽出する。この現象は
1つ前のFTP((1)−1)ではIddq異常が発生
しておらず、FTP(1)に移行してはじめてIddq
異常が発生したものである。従って、まずFTP
((1)−1)からFTP(1)への移行により論理状
態が変化した時のブロック群Aを論理シミュレーション
により抽出する。次に、出力異常発覚時点のFTP(1
1)から“Iddq異常”が発覚したFTP(1)まで
の間のテストパターン番号差((11)−(1))を計
算する。このテストパターン番号差((11)−
(1))が重要となる(詳細は以下に述べる)。次に、
ブロック群Aに注目してこれらのブロック群からテスト
パターン番号差((11)−(1))まで進んだ時、F
TP(11)にて出力異常となる出力異常端子Paに辿
り着くブロックを検出し、絞り込みを完了する。この絞
り込み方法は、注目したブロック群から単にテストパタ
ーン((11)−(1))の数だけ進行した時出力端子
にいきつくブロックを抽出し、さらにFTP(11)に
て出力異常となる出力異常端子Paに注目してブロック
を抽出すればよいため、シミュレーションを行なわずと
も、回路図のみで実現できる。
【0018】図4は図3にて説明した故障ブロックの抽
出フローを図式化したものである。LSIチップの全体
像中に示す記号□は“Iddq異常”が発覚したFTP
(1)の1つ手前のFTP((1)−1)からFTP
(1)に論理が変化した時のブロック群Aであり、論理
シミュレーションを用いて抽出された。それらのブロッ
ク群Aからテストパターン番号差((11)−(1))
まで進んだ時、出力異常(FTP(11)の時)となっ
た出力異常端子Paに辿り着いた記号※で示されたブロ
ック(以下、※ブロックと呼ぶ)を検出し、絞り込みを
完了する。この手法はテストパターンの伝播が順方向の
ため、各論理ブロック毎の入力に対する出力が明確とな
り従って、回路図を用いた、目標とする位置までの信号
経路が容易に判定できる。そしてこの※ブロックがFT
P(1)にてIddq異常を引き起こし、FTP(1
1)にて出力端子に信号異常をもたらした不具合内蔵ブ
ロックとして検出される。
出フローを図式化したものである。LSIチップの全体
像中に示す記号□は“Iddq異常”が発覚したFTP
(1)の1つ手前のFTP((1)−1)からFTP
(1)に論理が変化した時のブロック群Aであり、論理
シミュレーションを用いて抽出された。それらのブロッ
ク群Aからテストパターン番号差((11)−(1))
まで進んだ時、出力異常(FTP(11)の時)となっ
た出力異常端子Paに辿り着いた記号※で示されたブロ
ック(以下、※ブロックと呼ぶ)を検出し、絞り込みを
完了する。この手法はテストパターンの伝播が順方向の
ため、各論理ブロック毎の入力に対する出力が明確とな
り従って、回路図を用いた、目標とする位置までの信号
経路が容易に判定できる。そしてこの※ブロックがFT
P(1)にてIddq異常を引き起こし、FTP(1
1)にて出力端子に信号異常をもたらした不具合内蔵ブ
ロックとして検出される。
【0019】次に、上述したテストパターン番号差の重
要性について説明する。テストパターン番号差((1
1)−(1))はFTP(1)に注目した時、LSI内
部にて発生した“Iddq異常”が何パターン目で出力
端子より出力異常として出力されるか、又は以下に説明
する第二の方法のように、FTP(11)にて出力異常
が発覚した現象は何パターンさかのぼれば内部の異常発
生箇所に到達するかを計算できる唯一のパラメータのた
めであり、内部の正確な故障位置を示す指標のためのも
のである。例えば、FTP(1)目にてIddq異常が
検出され、さらにFTP(10)にて出力異常が発覚し
たLSIにおいて、それら2つのFTPのテストパター
ン番号差(10−1)は10−1=9として計算されテ
ストパターンの番号差9が得られる。上記の説明におい
て、FTP(1)にて検出されたIddq異常はさらに
9パターン論理動作が進行してはじめて出力異常として
発覚することを示しており、第二の方法にて説明するよ
うに、FTP(10)にて出力異常が発覚した現象は9
パターンさかのぼれば内部の異常発生箇所に到達するこ
とを示している。
要性について説明する。テストパターン番号差((1
1)−(1))はFTP(1)に注目した時、LSI内
部にて発生した“Iddq異常”が何パターン目で出力
端子より出力異常として出力されるか、又は以下に説明
する第二の方法のように、FTP(11)にて出力異常
が発覚した現象は何パターンさかのぼれば内部の異常発
生箇所に到達するかを計算できる唯一のパラメータのた
めであり、内部の正確な故障位置を示す指標のためのも
のである。例えば、FTP(1)目にてIddq異常が
検出され、さらにFTP(10)にて出力異常が発覚し
たLSIにおいて、それら2つのFTPのテストパター
ン番号差(10−1)は10−1=9として計算されテ
ストパターンの番号差9が得られる。上記の説明におい
て、FTP(1)にて検出されたIddq異常はさらに
9パターン論理動作が進行してはじめて出力異常として
発覚することを示しており、第二の方法にて説明するよ
うに、FTP(10)にて出力異常が発覚した現象は9
パターンさかのぼれば内部の異常発生箇所に到達するこ
とを示している。
【0020】図1にて検出した動作異常のLSIについ
て故障箇所を絞り込む第二の方法を図5、図6、図7を
用いて以下に述べる。図5は説明を簡潔にするためにI
ddq異常が発生したFTP(1)と出力した信号が期
待値と異なっているFTP(11)に注目したグラフで
あり、以下に説明する故障箇所を絞り込む第二の方法を
説明するグラフである。すなわち、第二の方法はFTP
(11)にて出力異常が発覚した出力異常端子Paに注
目してIddq異常値が発生したFTP(1)の方向に
論理をさかのぼっていくことにより故障箇所を絞り込ん
でいく方法である。
て故障箇所を絞り込む第二の方法を図5、図6、図7を
用いて以下に述べる。図5は説明を簡潔にするためにI
ddq異常が発生したFTP(1)と出力した信号が期
待値と異なっているFTP(11)に注目したグラフで
あり、以下に説明する故障箇所を絞り込む第二の方法を
説明するグラフである。すなわち、第二の方法はFTP
(11)にて出力異常が発覚した出力異常端子Paに注
目してIddq異常値が発生したFTP(1)の方向に
論理をさかのぼっていくことにより故障箇所を絞り込ん
でいく方法である。
【0021】図6は図5に示した第二の故障箇所の絞り
込み方法を説明するフロー図である。まず、“Iddq
異常”が発覚したFTP(1)を抽出する。この現象は
1つ前のFTP((1)−1)ではIddq異常が発生
しておらず、FTP(1)に移行してはじめてIddq
異常が発生したものである。従って、まずFTP
((1)−1)からFTP(1)への移行により論理状
態が変化した時のブロック群Aを論理シミュレーション
により抽出する。次に出力異常端子Paに異常が発覚し
たFTP(11)から“Iddq異常”が発覚したFT
P(1)までの間のテストパターン番号差((11)−
(1))を計算する。次に、出力異常端子Paからその
テストパターン番号差((11)−(1))だけさかの
ぼった時到達するブロック群Bを抽出する。この手法は
信号経路が逆方向であるため、特に順序回路にフィード
バック信号が発生している時、信号経路のトレースが複
雑となる。しかしながら限定された出力端子からあらか
じめ明らかになっているテストパターン番号差((1
1)−(1))まで信号をさかのぼるという明確な目標
があるため、順序回路でのフィードバック通路は限定さ
れたテストパターンの伝播回数内で重複カウントを行な
っても、行なわないでもブロック群Aにあたればよいた
め、故障箇所絞り込みのための大きな障害とはならな
い。最後に、ブロック群Aとブロック群Bの比較より一
致したブロックを抽出して完了する。
込み方法を説明するフロー図である。まず、“Iddq
異常”が発覚したFTP(1)を抽出する。この現象は
1つ前のFTP((1)−1)ではIddq異常が発生
しておらず、FTP(1)に移行してはじめてIddq
異常が発生したものである。従って、まずFTP
((1)−1)からFTP(1)への移行により論理状
態が変化した時のブロック群Aを論理シミュレーション
により抽出する。次に出力異常端子Paに異常が発覚し
たFTP(11)から“Iddq異常”が発覚したFT
P(1)までの間のテストパターン番号差((11)−
(1))を計算する。次に、出力異常端子Paからその
テストパターン番号差((11)−(1))だけさかの
ぼった時到達するブロック群Bを抽出する。この手法は
信号経路が逆方向であるため、特に順序回路にフィード
バック信号が発生している時、信号経路のトレースが複
雑となる。しかしながら限定された出力端子からあらか
じめ明らかになっているテストパターン番号差((1
1)−(1))まで信号をさかのぼるという明確な目標
があるため、順序回路でのフィードバック通路は限定さ
れたテストパターンの伝播回数内で重複カウントを行な
っても、行なわないでもブロック群Aにあたればよいた
め、故障箇所絞り込みのための大きな障害とはならな
い。最後に、ブロック群Aとブロック群Bの比較より一
致したブロックを抽出して完了する。
【0022】図7は図6にて説明した故障ブロックの抽
出フローを図式化したものである。LSIチップの全体
像中に示す記号□は“Iddq異常”が発覚したFTP
(1)の1つ手前のFTP((1)−1)からFTP
(1)に論理が変化した時のブロック群Aであり、論理
シミュレーションを用いて抽出されている。又、記号△
は出力異常が発覚した出力異常端子Paからテストパタ
ーン差((11)−(1))だけさかのぼった時のブロ
ック群Bであり、論理シミュレーション又は回路図情報
から容易に抽出される。それらのブロック群にて△ブロ
ックと□ブロックが一致したブロックを記号※にて示し
ている。この※ブロックがFTP(1)にてIddq異
常を引き起こし、FTP(11)にて出力端子に信号異
常をもたらした不具合内蔵ブロックとして抽出される。
出フローを図式化したものである。LSIチップの全体
像中に示す記号□は“Iddq異常”が発覚したFTP
(1)の1つ手前のFTP((1)−1)からFTP
(1)に論理が変化した時のブロック群Aであり、論理
シミュレーションを用いて抽出されている。又、記号△
は出力異常が発覚した出力異常端子Paからテストパタ
ーン差((11)−(1))だけさかのぼった時のブロ
ック群Bであり、論理シミュレーション又は回路図情報
から容易に抽出される。それらのブロック群にて△ブロ
ックと□ブロックが一致したブロックを記号※にて示し
ている。この※ブロックがFTP(1)にてIddq異
常を引き起こし、FTP(11)にて出力端子に信号異
常をもたらした不具合内蔵ブロックとして抽出される。
【0023】図1にて検出した動作異常のLSIについ
て故障箇所を絞り込む第三の方法を図8、図9を用いて
以下に述べる。第三の方法は上述した第一及び第二の方
法を応用したものであり、複数対の故障発覚モードを用
いて完全な故障ブロックの絞り込みを行なう方法であ
る。
て故障箇所を絞り込む第三の方法を図8、図9を用いて
以下に述べる。第三の方法は上述した第一及び第二の方
法を応用したものであり、複数対の故障発覚モードを用
いて完全な故障ブロックの絞り込みを行なう方法であ
る。
【0024】図8は説明を簡潔にするためにIddq異
常が発生したFTP(1)と出力した信号が期待値と異
なっているFTP(11)の対と、Iddq異常が発生
したFTP(2)の出力した信号が期待値と異なってい
るFTP(12)の対の2対に注目したグラフであり、
以下に説明する故障箇所の絞り込む第三の方法を説明す
るグラフである。すなわち、出力異常発覚時点のFTP
(11)及び(12)に注目してIddq異常値が発生
したFTP(1)及び(2)の各々の方向に故障箇所を
絞り込んでいく第三の方法を示す図である。
常が発生したFTP(1)と出力した信号が期待値と異
なっているFTP(11)の対と、Iddq異常が発生
したFTP(2)の出力した信号が期待値と異なってい
るFTP(12)の対の2対に注目したグラフであり、
以下に説明する故障箇所の絞り込む第三の方法を説明す
るグラフである。すなわち、出力異常発覚時点のFTP
(11)及び(12)に注目してIddq異常値が発生
したFTP(1)及び(2)の各々の方向に故障箇所を
絞り込んでいく第三の方法を示す図である。
【0025】図9は図8に示したIddq異常と出力信
号異常が二対検出されている不具合データをもとに故障
箇所を絞り込む方法を図式化したものである。各対の故
障ブロックの絞り込みは第二の方法を利用した。それら
二対の結果より故障箇所を限定していき、最終的に故障
を含むブロックを絞り込んだ。
号異常が二対検出されている不具合データをもとに故障
箇所を絞り込む方法を図式化したものである。各対の故
障ブロックの絞り込みは第二の方法を利用した。それら
二対の結果より故障箇所を限定していき、最終的に故障
を含むブロックを絞り込んだ。
【0026】まず、“Iddq異常”が発覚したFTP
(1)におけるLSI内部の論理状態が変化したときの
ブロック群A1を抽出する。その抽出方法はFTP
((1)−1)からFTP(1)に移行した時、その移
行に同期して論理状態が変化したときのLSI内部のブ
ロック群A1を論理シミュレーションを用いて抽出す
る。次に、FTP(11)において出力異常端子Paに
出力された出力不良情報をもとに、テストパターン番号
差((11)−(1))を計算する。次に、出力異常端
子Paより内部へテストパターン番号差((11)−
(1))だけさかのぼった時到達するブロック群B1を
抽出する。次に、抽出したブロック群A1と出力異常が
発覚した出力異常端子Paからテストパターン番号差
((11)−(1))だけさかのぼったブロック群B1
の比較より一致したブロック(図9においては記号□で
示される)を抽出する。しかしながら、このとき図9に
示すように複数の□ブロックが検出されることがある。
複数の□ブロックからなるブロック群から故障を内蔵す
るブロックを抽出するために別の不具合データを用い
る。
(1)におけるLSI内部の論理状態が変化したときの
ブロック群A1を抽出する。その抽出方法はFTP
((1)−1)からFTP(1)に移行した時、その移
行に同期して論理状態が変化したときのLSI内部のブ
ロック群A1を論理シミュレーションを用いて抽出す
る。次に、FTP(11)において出力異常端子Paに
出力された出力不良情報をもとに、テストパターン番号
差((11)−(1))を計算する。次に、出力異常端
子Paより内部へテストパターン番号差((11)−
(1))だけさかのぼった時到達するブロック群B1を
抽出する。次に、抽出したブロック群A1と出力異常が
発覚した出力異常端子Paからテストパターン番号差
((11)−(1))だけさかのぼったブロック群B1
の比較より一致したブロック(図9においては記号□で
示される)を抽出する。しかしながら、このとき図9に
示すように複数の□ブロックが検出されることがある。
複数の□ブロックからなるブロック群から故障を内蔵す
るブロックを抽出するために別の不具合データを用い
る。
【0027】Iddq異常箇所のFTP(2)と出力し
た信号が期待値と異なっているFTP(12)の対に注
目した。上記と同様、“Iddq異常”が発覚したFT
P(2)を用いて対象となるブロック群A2を抽出す
る。次に、FTP(12)において出力異常端子Pbに
出力された出力不良情報をもとに、テストパターン番号
差((12)−(2))を計算する。次に、出力異常端
子Pbより内部へテストパターン差((12)−
(2))だけさかのぼった時到達するブロック群B2を
抽出する。そして、ブロック群A2とブロック群B2の
比較より一致したブロック(図9においては記号◇で示
される)を抽出する。本実施例では、□ブロック及び◇
ブロックが共に複数ある場合を示している。ここで、ブ
ロック群(□)とブロック群(◇)とが一致したブロッ
ク、すなわち、※にて表示されたブロックのみがFTP
(1)にてIddq異常を引き起こし、FTP(11)
にて出力異常端子Paに信号異常をもたらした不具合内
蔵ブロックであり、さらにFTP(2)にてIddq異
常を引き起こし、FTP(12)にて出力端子に信号異
常をもたらした不具合内蔵ブロックとして絞り込まれ
る。
た信号が期待値と異なっているFTP(12)の対に注
目した。上記と同様、“Iddq異常”が発覚したFT
P(2)を用いて対象となるブロック群A2を抽出す
る。次に、FTP(12)において出力異常端子Pbに
出力された出力不良情報をもとに、テストパターン番号
差((12)−(2))を計算する。次に、出力異常端
子Pbより内部へテストパターン差((12)−
(2))だけさかのぼった時到達するブロック群B2を
抽出する。そして、ブロック群A2とブロック群B2の
比較より一致したブロック(図9においては記号◇で示
される)を抽出する。本実施例では、□ブロック及び◇
ブロックが共に複数ある場合を示している。ここで、ブ
ロック群(□)とブロック群(◇)とが一致したブロッ
ク、すなわち、※にて表示されたブロックのみがFTP
(1)にてIddq異常を引き起こし、FTP(11)
にて出力異常端子Paに信号異常をもたらした不具合内
蔵ブロックであり、さらにFTP(2)にてIddq異
常を引き起こし、FTP(12)にて出力端子に信号異
常をもたらした不具合内蔵ブロックとして絞り込まれ
る。
【0028】上述の故障箇所の絞り込みは“ブロック”
と称する基本的論理回路単位を論理シミュレーションに
より抽出する手法であったが以下に説明するブロック内
さらにはブロック間の信号配線単位の絞り込みも可能で
ある。
と称する基本的論理回路単位を論理シミュレーションに
より抽出する手法であったが以下に説明するブロック内
さらにはブロック間の信号配線単位の絞り込みも可能で
ある。
【0029】ゲートアレイに代表されるASIC(Ap
plication Specific Integr
ated Curcuits)は種々の基本的論理回路
の組合せにより短TATにて所望の電気回路を構成する
LSIである。そして、論理シミュレーションは設計プ
ログラムに沿ってブロック間の信号接続が完了した電気
回路が目的とする論理動作をするかどうかをコンピュー
タ上で検証する手法である。従って、通常の論理シミュ
レーションはブロックを単位として電気回路を検証する
ため、上述の故障箇所の絞り込みの単位はブロックとな
る。しかしながら論理の詳細な検証(例えば、タイミン
グや遅延、さらにはパルス等)にはトランジスタ単位の
素子に展開した動作論理シミュレーションが実施され
る。そのシミュレーションにおける基本単位は素子レベ
ルとなるため、出力情報はテキスト情報により割り当て
られた配線情報となる。信号配線単位の絞り込みはその
テキスト情報を利用するものであり上述の第一から第三
の方法を用いることにより可能である。
plication Specific Integr
ated Curcuits)は種々の基本的論理回路
の組合せにより短TATにて所望の電気回路を構成する
LSIである。そして、論理シミュレーションは設計プ
ログラムに沿ってブロック間の信号接続が完了した電気
回路が目的とする論理動作をするかどうかをコンピュー
タ上で検証する手法である。従って、通常の論理シミュ
レーションはブロックを単位として電気回路を検証する
ため、上述の故障箇所の絞り込みの単位はブロックとな
る。しかしながら論理の詳細な検証(例えば、タイミン
グや遅延、さらにはパルス等)にはトランジスタ単位の
素子に展開した動作論理シミュレーションが実施され
る。そのシミュレーションにおける基本単位は素子レベ
ルとなるため、出力情報はテキスト情報により割り当て
られた配線情報となる。信号配線単位の絞り込みはその
テキスト情報を利用するものであり上述の第一から第三
の方法を用いることにより可能である。
【0030】図10は大規模化したLSIの故障箇所を
絞り込む方法を説明するための図であり、回路規模を分
割しながら実施していく“階層別絞り込みの方法”を示
した図である。その方法はまず電気回路全体を複数のブ
ロックを含む大きな回路単位に分割する。それら単位は
一個の独立した単位である。そしてそれらの単位群を基
に、上述した第一から第三の故障箇所の絞り込み方法に
より故障を内蔵している大きな回路単位Bαを抽出す
る。次に、回路単位Bαの出力端子のうち異常を示す出
力異常端子とIddq発生の電気的特性の情報から、上
述した第一から第三の故障箇所の絞り込み方法により故
障を内蔵しているブロックBfを抽出する。次に、上述
した信号配線単位の絞り込み方法を用いてブロックBf
の内部の故障箇所の絞り込みを行い解析を完了する。
絞り込む方法を説明するための図であり、回路規模を分
割しながら実施していく“階層別絞り込みの方法”を示
した図である。その方法はまず電気回路全体を複数のブ
ロックを含む大きな回路単位に分割する。それら単位は
一個の独立した単位である。そしてそれらの単位群を基
に、上述した第一から第三の故障箇所の絞り込み方法に
より故障を内蔵している大きな回路単位Bαを抽出す
る。次に、回路単位Bαの出力端子のうち異常を示す出
力異常端子とIddq発生の電気的特性の情報から、上
述した第一から第三の故障箇所の絞り込み方法により故
障を内蔵しているブロックBfを抽出する。次に、上述
した信号配線単位の絞り込み方法を用いてブロックBf
の内部の故障箇所の絞り込みを行い解析を完了する。
【0031】ここで、回路単位Bαを検出する方法を説
明する。電気回路全体を複数のブロックを含む大きな回
路単位に分割した時、各回路単位は注目する入力端子に
対し、各出力端子に出力する信号のタイミングは何テス
トパターン進行すれば出力するか論理シミュレーション
により検証する。次に、電気回路全体からみた“Idd
q異常”発生時のFTPと出力異常発覚のFTPの番号
差から故障発生が出力異常発覚から何テストパターンさ
かのぼるか計算する。以上のデータからどの回路単位に
故障が内蔵しているか計算する。階層別絞り込みにおい
て注意すべき点は上記のテストパターンの数だけであ
る。そのデータをもとに上述した第一から第三の故障箇
所の絞り込み方法のいずれかを利用して故障箇所を検出
する。
明する。電気回路全体を複数のブロックを含む大きな回
路単位に分割した時、各回路単位は注目する入力端子に
対し、各出力端子に出力する信号のタイミングは何テス
トパターン進行すれば出力するか論理シミュレーション
により検証する。次に、電気回路全体からみた“Idd
q異常”発生時のFTPと出力異常発覚のFTPの番号
差から故障発生が出力異常発覚から何テストパターンさ
かのぼるか計算する。以上のデータからどの回路単位に
故障が内蔵しているか計算する。階層別絞り込みにおい
て注意すべき点は上記のテストパターンの数だけであ
る。そのデータをもとに上述した第一から第三の故障箇
所の絞り込み方法のいずれかを利用して故障箇所を検出
する。
【0032】
【発明の効果】本発明によれば、第一にIddq異常発
生時のFTPにおいて、そのFTPに移行した時変化す
るブロック群の中に異常が発生している故障ブロックが
あるため、そのブロック群から故障ブロックを限定すれ
ばよく、第二に、テストパターン番号差を算出すること
により、出力異常が発生したFTPから何パターンさか
のぼった所で最初の故障が発生しているのかわかり、さ
らに、第三に、出力異常が発覚した出力端子に影響を与
える回路に限定できるため、故障箇所を容易に限定する
ことができる。従って、内部回路の故障箇所を完全に絞
り込むことができる。
生時のFTPにおいて、そのFTPに移行した時変化す
るブロック群の中に異常が発生している故障ブロックが
あるため、そのブロック群から故障ブロックを限定すれ
ばよく、第二に、テストパターン番号差を算出すること
により、出力異常が発生したFTPから何パターンさか
のぼった所で最初の故障が発生しているのかわかり、さ
らに、第三に、出力異常が発覚した出力端子に影響を与
える回路に限定できるため、故障箇所を容易に限定する
ことができる。従って、内部回路の故障箇所を完全に絞
り込むことができる。
【0033】又、本発明は上述したようにすべての無駄
な操作をのぞいたため、解析時間が大幅に短縮され、そ
れとともにかかる工数も大幅に削減できる。
な操作をのぞいたため、解析時間が大幅に短縮され、そ
れとともにかかる工数も大幅に削減できる。
【0034】さらに、本発明はIddq異常発生という
DC(Direct Current)モードを利用す
るため、従来の故障シミュレーションで不可能であった
“多重故障や他信号とのショート”モードも検出可能と
なる。
DC(Direct Current)モードを利用す
るため、従来の故障シミュレーションで不可能であった
“多重故障や他信号とのショート”モードも検出可能と
なる。
【0035】以上より、本方法は従来の故障シミュレー
ションでは実現不可能であったCMOSLSI内部に発
生するあらゆる故障モードを確実に効率的に検出し、故
障箇所を最小の工数で絞り込むことが可能となる。
ションでは実現不可能であったCMOSLSI内部に発
生するあらゆる故障モードを確実に効率的に検出し、故
障箇所を最小の工数で絞り込むことが可能となる。
【図1】FTPとFTP毎に発生するIddq値との関
係を示したグラフである。
係を示したグラフである。
【図2】第一の故障箇所の絞り込み方法を説明するグラ
フである。
フである。
【図3】第一の故障箇所の絞り込み方法を説明するフロ
ー図である。
ー図である。
【図4】第一の故障箇所の絞り込み方法における故障ブ
ロックの抽出フローを図式化したものである。
ロックの抽出フローを図式化したものである。
【図5】第二の故障箇所の絞り込み方法を説明するグラ
フである。
フである。
【図6】第二の故障箇所の絞り込み方法を説明するフロ
ー図である。
ー図である。
【図7】第二の故障箇所の絞り込み方法における故障ブ
ロックの抽出フローを図式化したものである。
ロックの抽出フローを図式化したものである。
【図8】第三の故障箇所の絞り込み方法を説明するグラ
フである。
フである。
【図9】第三の故障箇所の絞り込み方法における故障ブ
ロックの抽出フローを図式化したものである。
ロックの抽出フローを図式化したものである。
【図10】大規模化したLSIの故障箇所を絞り込む方
法を説明する図である。
法を説明する図である。
【図11】内部故障発生点から故障情報が出力端子まで
伝播していく様子を3次元構造で示した図である。
伝播していく様子を3次元構造で示した図である。
1 LSI Pa,Pb 出力異常端子
Claims (9)
- 【請求項1】 LSIをテストするために入力端子から
論理動作テストパターンを入力するとき、論理動作の静
止状態における静止状態電源電流が規格値を越えて流れ
るときの第n番目の論理動作テストパターン(nは1以
上の自然数)と、出力端子より出力する信号が期待値と
異なって生じるときの第m番目の論理動作テストパター
ン(mはnより大きい自然数)との関係から、内部回路
中での信号の伝播を推測し、前記LSIの内部回路異常
箇所を絞り込むことを特徴とする論理回路の故障箇所の
絞り込み方法。 - 【請求項2】 前記第n番目の論理動作テストパターン
の一つ手前に位置する第(n−1)番目の論理動作テス
トパターンから前記第n番目の論理動作テストパターン
へ移行するとき、論理回路の論理が変化するブロック群
を抽出し、その後前記第n番目の論理動作テストパター
ンと前記第m番目の論理動作テストパターンとのテスト
パターン番号差(m−n)を計算し、その後論理動作テ
ストパターンが、前記テストパターン番号差(m−n)
分、信号の伝播経路を進行したとき、前記第m番目の論
理動作テストパターンにて出力異常となる前記出力端子
に辿り着いたブロックを故障箇所として抽出することを
特徴とする請求項1記載の論理回路の故障箇所の絞り込
み方法。 - 【請求項3】 前記論理動作テストパターンが前記テス
トパターン番号差(m−n)分進行して、出力異常とな
る前記出力端子に辿り着いたブロックを故障箇所として
抽出する場合に、該故障箇所の抽出を回路図を用いて行
うことを特徴とする請求項2記載の論理回路の故障箇所
の絞り込み方法。 - 【請求項4】 前記第n番目の論理動作テストパターン
の一つ手前に位置する第(n−1)番目の論理動作テス
トパターンから前記第n番目の論理動作テストパターン
へ移行するとき、論理回路の論理が変化する第1のブロ
ック群を抽出し、その後前記第n番目の論理動作テスト
パターンと前記第m番目の論理動作テストパターンとの
テストパターン番号差(m−n)を計算し、前記第m番
目の論理動作テストパターンにて出力異常となる前記出
力端子から前記テストパターン番号差(m−n)分だけ
信号の伝播経路をさかのぼって到達する第2のブロック
群を抽出し、その後前記第1のブロック群と前記第2の
ブロック群との間で一致するブロックを故障箇所として
抽出することを特徴とする請求項1記載の論理回路の故
障箇所の絞り込み方法。 - 【請求項5】 前記第m番目の論理動作テストパターン
にて出力異常となる前記出力端子から前記テストパター
ン番号差(m−n)分だけ信号の伝播経路をさかのぼっ
て到達する第2のブロック群を抽出する場合に、該第2
のブロック群の抽出を回路図を用いて行うことを特徴と
する請求項4記載の論理回路の故障箇所の絞り込み方
法。 - 【請求項6】 故障箇所の絞り込みは、前記静止状態電
源電流が規格値を越える前記第n番目の論理動作テスト
パターンと、該第n番目の論理動作テストパターンのテ
ストパターン順位に最も近い、出力端子より出力する信
号が期待値と異なる時の前記第m番目の論理動作テスト
パターンの対を複数個用いて前記LSIの故障を内蔵し
ているブロックを絞り込むことを特徴とする請求項2乃
至5のいずれか一つに記載の論理回路の故障箇所の絞り
込み方法。 - 【請求項7】 前記LSIの内部回路異常箇所の絞り込
みは、論理シミュレーションを用いたことを特徴とする
請求項2乃至6のいずれか一つに記載の論理回路の故障
箇所の絞り込み方法。 - 【請求項8】 検出する内部回路異常箇所は論理シミュ
レーションにて定義づけされた信号配線であることを特
徴とする請求項2乃至6のいずれか一つに記載の論理回
路の故障箇所の絞り込み方法。 - 【請求項9】 故障箇所の絞り込みは、最初は複数の基
本論理回路の集合単位にて故障該当箇所の絞り込みを行
い、次に故障該当箇所を有する基本論理回路の集合から
基本論理回路単位の故障該当箇所の絞り込みを行い、次
に故障該当箇所を有する基本論理回路から信号配線を検
出することを特徴とする請求項2乃至6のいずれか一つ
に記載の論理回路の故障箇所の絞り込み方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7051590A JP2715963B2 (ja) | 1995-03-10 | 1995-03-10 | 論理回路の故障箇所の絞り込み方法 |
DE19609085A DE19609085A1 (de) | 1995-03-10 | 1996-03-08 | Fehlerblock-Erfassungssystem |
KR1019960006233A KR100204852B1 (ko) | 1995-03-10 | 1996-03-09 | 비정상 전류 및 비정상 데이타 출력을 이용한 고장 블럭 검출 시스템 |
US08/970,537 US5864566A (en) | 1995-03-10 | 1997-11-14 | Fault block detecting system using abnormal current and abnormal data output |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7051590A JP2715963B2 (ja) | 1995-03-10 | 1995-03-10 | 論理回路の故障箇所の絞り込み方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08248103A JPH08248103A (ja) | 1996-09-27 |
JP2715963B2 true JP2715963B2 (ja) | 1998-02-18 |
Family
ID=12891143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7051590A Expired - Fee Related JP2715963B2 (ja) | 1995-03-10 | 1995-03-10 | 論理回路の故障箇所の絞り込み方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2715963B2 (ja) |
-
1995
- 1995-03-10 JP JP7051590A patent/JP2715963B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08248103A (ja) | 1996-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jha et al. | Testing of digital systems | |
Holst et al. | Adaptive debug and diagnosis without fault dictionaries | |
US10254336B2 (en) | Iterative N-detect based logic diagnostic technique | |
Hora et al. | An effective diagnosis method to support yield improvement | |
JP4336029B2 (ja) | 半導体集積回路の故障シミュレーション方法および故障シミュレータ | |
JP2005292144A (ja) | 集積回路デバイスを試験するための集積回路デバイス試験を検証する方法及び装置 | |
US10169510B2 (en) | Dynamic fault model generation for diagnostics simulation and pattern generation | |
Ghosh-Dastidar et al. | Adaptive techniques for improving delay fault diagnosis | |
JP2000276500A (ja) | 重み付き故障検出率評装置及びその評価方法 | |
JP2715956B2 (ja) | Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法 | |
US10078720B2 (en) | Methods and systems for circuit fault diagnosis | |
JP2715963B2 (ja) | 論理回路の故障箇所の絞り込み方法 | |
JP2006337376A (ja) | 故障解析方法、及び故障解析装置 | |
JP2715989B2 (ja) | Iddqを用いたCMOS論理回路の故障箇所の絞り込み方法 | |
Pomeranz et al. | Location of stuck-at faults and bridging faults based on circuit partitioning | |
JP2000275306A (ja) | 半導体集積回路装置の故障箇所特定方法 | |
JP3139543B2 (ja) | 多重故障を有するcmoslsiにおける故障ブロックの特定化方法 | |
Hora et al. | On a statistical fault diagnosis approach enabling fast yield ramp-up | |
Ladhar et al. | Extraction and simulation of potential bridging faults and open defects affecting standard cell libraries | |
JP2005043274A (ja) | 故障モード特定方法及び故障診断装置 | |
Inuyama et al. | Critical-area-aware test pattern generation and reordering | |
Hariri et al. | 3DSDM: A 3 data-source diagnostic method | |
JPH01156680A (ja) | 論理回路の故障診断方法 | |
JP2007078536A (ja) | 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム | |
JP3161345B2 (ja) | Iddq異常を有する故障ブロック特定化方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971007 |
|
LAPS | Cancellation because of no payment of annual fees |