JP2000275295A - 電極パターン検査装置および電極パターン検査方法 - Google Patents
電極パターン検査装置および電極パターン検査方法Info
- Publication number
- JP2000275295A JP2000275295A JP2000004038A JP2000004038A JP2000275295A JP 2000275295 A JP2000275295 A JP 2000275295A JP 2000004038 A JP2000004038 A JP 2000004038A JP 2000004038 A JP2000004038 A JP 2000004038A JP 2000275295 A JP2000275295 A JP 2000275295A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- electrode pattern
- terminal
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Liquid Crystal (AREA)
Abstract
イプ状の電極パターンの検査を、電極パターンの位置精
度などに影響を受けることなく確実に実行することがで
きる電極パターン検査装置およびその方法を提供する。 【解決手段】 定電流印加用端子2で透明電極21aの
一端に直流定電流を印加し、電圧検知用端子4で隣り合
う透明電極21bの一端から電圧を測定するとともに、
ブラシ状アース端子3で透明電極21a・21b近傍の
共通電極22をアースする。透明電極21aに断線があ
れば、直流定電流印加回路5が電圧飽和状態を検知し、
ショートがあれば、直流電圧検知回路6が電圧の変化を
検知する。ショート・断線記憶回路7は、検知された上
記電圧の変化を欠陥情報として記憶し、この欠陥情報に
基づいて断線またはショートを検出する。
Description
たストライプ状の電極パターンに生じている欠陥を検査
する電極パターン検査装置、および電極パターン検査方
法に関するものである。
能とする大型の液晶表示素子では、液晶表示素子を構成
する一対の透光性基板の一方に、複数のストライプ状の
透明電極が非常に細かいピッチの電極パターンとなるよ
うに形成されている。
造工程で、上記電極パターンの欠陥を検査するための技
術として、特開平5−333357号公報に開示され
ている方法や、特開平2−230188号公報に開示
されている方法が一般的に用いられている。
一電圧検査用端子102、電圧印加用端子103、第二
電圧検査用端子104、検査電圧印加回路105、欠陥
検出回路106、およびショート・断線記憶回路107
を備える検査装置101を用いる。上記電圧印加用端子
103は検査電圧印加回路105に接続されており、第
一・第二電圧検査用端子102・104は欠陥検出回路
106に接続されている。また、欠陥検出回路106は
ショート・断線記憶回路107に接続されているととも
にアースされている。
数のストライプ状の透明電極(電極パターン)121…
が形成されており、そのうちの1つである透明電極12
1aの一端に上記電圧印加用端子103を接触させ、他
端に第一電圧検査用端子102を接触させる。同時に、
透明電極121aに隣り合う透明電極121bの他端に
第二電圧検査用端子104を接触させる。上記検査電圧
印加回路105により電圧を供給した際に、電圧印加用
端子103と第一電圧検査用端子102との間で導通が
見られなければ、欠陥検出回路106が透明電極121
aに断線の欠陥があると検出する。また、電圧印加用端
子103と第二電圧検査用端子104との間で導通が見
られれば、欠陥検出回路106が透明電極121a・1
21b間にショートの欠陥があると検出する。検出した
上記各欠陥情報はショート・断線記憶回路107に出力
され記憶される。
加用端子102・104の3本の端子を、ストライプ状
の透明電極121…に直交する方向に走査することによ
って、透光性基板120上の全ての透明電極121…に
ついて断線およびショートの有無を検査することができ
る。
うに、ストライプ状の透明電極(電極パターン)123
の周囲に形成され、該透明電極123と1本おきに接続
されている共通電極124を有する透光性基板122を
用いている。すなわち、の方法に用いられる透光性基
板122は、共通電極124に接続された透明電極12
3aと接続されていない透明電極123bとを1本おき
に交互に設けている構成となっている。また、図7に示
すように、この方法で用いられる検査装置110の構成
は、2本の電圧検査用端子を用いずに、1本の電圧検査
用端子108を用いている以外は、上記の方法で用い
られる検査装置101の構成とほぼ同一である。
124に接触させる一方、電圧検査用端子108を透明
電極123の一端に接触させて透明電極123に直交す
る方向に走査する。共通電極124に接続されていない
透明電極123aの場合、ショートがなければ欠陥検出
回路106は電圧検査用端子108から電圧を検出せ
ず、ショートがあれば電圧を検出する。これに対して共
通電極124に接続されている透明電極123bの場
合、断線がなければ欠陥検出回路106は電圧検査用端
子108から電圧を検出するが、断線があれば電圧を検
出しない。
ートの異常がなければ、透明電極123…を走査してい
くと、電圧を検出する透明電極123(共通電極124
と接続されている透明電極123b)と検出しない透明
電極123(共通電極124と接続されていない透明電
極123a)とが交互に見られるが、断線あるいはショ
ートがあれば、電圧を検出する透明電極123あるいは
検出しない透明電極123が連続して見られることにな
る。
透明電極123が連続して存在することを断線またはシ
ョートの欠陥として欠陥検出回路106で検出し、欠陥
情報としてショート・断線記憶回路107に出力し、シ
ョート・断線記憶回路107では該欠陥情報を記憶す
る。
来の検査方法には、下記のような問題点がある。まず、
の方法では、検査可能な透明電極121が完全なスト
ライプ状のものに限定されてしまう。これは、の方法
で用いられる電圧印加用端子103と第一・第二電圧検
出用端子102・104とは透明電極121の端部に対
して点接触するため、透明電極121の何れかの端部の
ピッチが異なると正しい電気回路が形成されず、検査が
できなくなるためである。
基板120上に形成された複数の透明電極121…との
間に高い位置精度が必要となる。つまり、各端子の平行
状態が正確かつ精度よく設定されないと、透明電極12
1…との間に正しい電気回路が形成されなくなる。同様
に、透光性基板120上で透明電極121…の位置が正
確かつ精度よく形成されないと、検査する透光性基板1
20毎に各端子の平行状態を設定しなければならなくな
る。このような高い位置精度を実現するためには、高精
度の位置決め機構が必要になり、コストの増大を招来す
る。
一端が上述した共通電極124に全て接続されている電
極パターンの検査ができない。つまり、の方法では、
電圧印加用端子103および第一電圧検出用端子102
を同じ透明電極121aの両端に接触させ、隣接する透
明電極121bに第二電圧検出用端子104を接触させ
るが、透光性基板120に透明電極121…全てと接続
される共通電極124が設けられているとすると(図示
せず)、検査電圧印加回路105による電圧の印加によ
って共通電極124を介して隣接する透明電極121a
・121bの両方に同じように電圧がかかることにな
る。そのため、第一・第二電圧検出用端子102・10
4から同じ値の電圧が検出されることになる。
圧検出用端子102とが接触している透明電極121a
では、断線は検出できるが、第二電圧検出用端子104
が接触している透明電極121bでは、第一電圧検出用
端子102と接触している透明電極121aと共通電極
124を介して電気的に接続されるため、ショートの検
出ができなくなる。
3…の一端が上述した共通電極124に全て接続されて
いるような電極パターン(図示せず)の検査ができな
い。このの方法は、ストライプ状の透明電極123…
が1本おきに共通電極124と接続されている電極パタ
ーンに対する検査方法である。そのため、透明電極12
3…の全てが共通電極124と接続されている電極パタ
ーンの場合では、上記の方法と同様に断線の検出は可
能となるものの、隣接する透明電極123a・123b
から同じように電圧が検出されるため、これら透明電極
123a・123b間のショートを検出できなくなる。
なされたものであって、その目的は、その一端が共通電
極と接続されているストライプ状の電極パターンの検査
を、電極パターンの位置精度などに影響を受けることな
く確実に実行することができる電極パターン検査装置お
よびその方法を提供することにある。
査装置は、上記の課題を解決するために、基板上に、ス
トライプ状に等間隔で複数形成されており、該基板の外
周部に形成される共通電極にその一端が接続されている
電極パターンに対し、電流を印加することによって、該
電極パターンの断線およびショートを検出する電極パタ
ーン検査装置において、被検査対象となる電極パターン
の共通電極に対向する側の端に接触し、該電極パターン
に直流定電流を印加する定電流印加用端子と、上記電極
パターンに隣り合う電極パターンの、共通電極に対向す
る側の端に接触し、電圧を測定する電圧検知用端子と、
アースと接続されており、上記電極パターンの近傍の共
通電極に接触するアース端子と、上記定電流印加用端子
に直流定電流を供給するとともに、この直流定電流の供
給にともなう電圧の変化を検知する電流印加手段と、上
記電圧検知用端子によって測定された電圧の変化を検知
する電圧検知手段と、上記電流印加手段および電圧検知
手段で検知された電圧の変化を欠陥情報として記憶し、
この欠陥情報に基づいて、電極パターンに生じている断
線およびショートを検出する記憶判定手段とを備えてい
ることを特徴としている。
あれば、電流印加手段により供給される直流定電流は、
定電流印加用端子から電極パターンに沿って流れ、共通
電極を介してアース端子に吸収され逃がされる。そのた
め、隣り合う電極パターンに直流定電流が流れず、隣り
合う電極パターンに接触している電圧検知用端子は電圧
を測定しない。
ば、直流定電流が断線部位で止められるので抵抗が無限
大となり、これに応じて電流印加手段は抵抗に応じた電
流を供給しようと電圧を上げるため電圧が飽和状態とな
る。
れば、直流定電流の全てがアース端子まで到達せず、一
部がショート部位を介して隣り合う電極パターンに流れ
込む。そのため、隣り合う電極パターンに接触している
電圧検知用端子は、電極パターンの抵抗に応じた電圧を
測定する。
比較すれば、断線があれば電圧飽和状態が生じ、ショー
トがあれば所定の電圧が測定される。したがって、電極
パターンに異常があれば、電圧の変化が検知されるとと
もに、この電圧の変化の状態により断線とショートとの
区別が可能となる。
一端が共通電極と接続されている基板に対して、正常・
断線・ショートを容易かつ確実に区別する検査を実施す
ることができる。
成に加えて、上記定電流印加用端子、電圧検知用端子、
およびアース端子を所定方向に走査するとともに、これ
ら各端子の走査により電圧の変化が検知された電極パタ
ーンの基板上の位置を検知する走査手段を備え、上記記
憶判定手段は、電圧の変化に加えて電極パターンの位置
を欠陥情報として記憶し、この欠陥情報に基づいて、断
線およびショートの少なくとも何れか一方が生じている
電極パターンを検出し、その位置を特定することを特徴
としている。
を基板上で走査し、電圧の変化が生じている電極パター
ンの位置を検知するので、記憶判定手段により欠陥の生
じている電極パターンを具体的に特定することができ
る。
成に加えて、上記定電流印加用端子および電圧検知用端
子は電極パターンと点接触する形状を有しているととも
に、上記アース端子は、共通電極と面状に接触する形状
を有していることを特徴としている。
と面状に接触するため、検査の際にずれが生じても、そ
のずれをアース端子で吸収することができる。そのた
め、検査時に厳密な位置合わせを行わなくても検査を実
行することができるので、高精度の位置合わせ装置など
を使用が回避される。また、共通電極の幅が十分とれな
くても検査が可能となるので、電極パターンの設計の制
約が小さくなり、設計の自由度をより向上することがで
きる。
積が大きいことから、各端子の走査時の接触抵抗を小さ
く維持することもできる。そのため、より円滑な走査が
可能となり、高速かつ安定した検査を実現することがで
きる。
記の課題を解決するために、一方の端部が共通電極によ
り互いに接続された複数の電極のうち、検査対象の電極
に対して定電流を印加し、該定電流による電圧の変化を
検知する電流印加手段と、上記の検査対象の電極に隣接
する電極の電圧を測定し、該電圧の変化を検知する電圧
検知手段と、上記共通電極を接地する接地手段とを含ん
でいることを特徴としている。
ら、電流印加手段から検査対象の電極に定電流を印加す
るとともに、電圧検知手段により隣接する電極の電圧を
測定すると、断線があれば電圧飽和状態が生じ、ショー
トがあれば所定の電圧が測定されることになる。したが
って、電極に異常があれば、電圧の変化が検知されると
ともに、この電圧の変化の状態により断線とショートと
の区別が可能となる。それゆえ、一方の端部が共通電極
により互いに接続された複数の電極が形成されている基
板に対して、正常・断線・ショートを容易かつ確実に区
別する検査を実施することができる。
課題を解決するために、基板上に、ストライプ状に等間
隔で複数形成されており、該基板の外周部に形成される
共通電極にその一端が接続されている電極パターンに対
し、電流を印加することによって、該電極パターンの断
線およびショートを検出する電極パターン検査方法にお
いて、被検査対象となる電極パターン近傍の共通電極を
アースし、かつ、該電極パターンの共通電極に対向する
側の端から直流定電流を印加するとともに、この電極パ
ターンに隣り合う電極パターンの共通電極に対向する側
の端での電圧の変化と、直流定電流の印加にともなう電
圧の変化とを検知する電圧検知工程と、さらに、上記電
圧検知工程を、複数の電極パターンに対して連続して実
施し、上記電圧の変化および該電圧の変化が検知された
電極パターンの基板上の位置を欠陥情報として、これに
基づいて電極パターンに生じている断線およびショート
を検出するとともに、該電極パターンの位置を特定する
欠陥検出工程とを有することを特徴としている。
印加して単に導通を確認するのではなく、電圧の変化を
検知して欠陥の検出に用いているので、断線とショート
との区別がより容易かつ確実となる。また、電圧の変化
が検知された電極パターンの位置も検知するので、欠陥
が生じている電極パターンを容易かつ確実に特定するこ
とができる。その結果、従来よりも効率的な電極パター
ンの検査が可能となる。
課題を解決するために、複数の電極の一方の端部を互い
に接続する共通電極を接地するステップと、上記複数の
電極のうち、検査対象の電極に対して定電流を印加し、
該定電流による電圧の変化を検知するステップと、上記
の検査対象の電極に隣接する電極の電圧を測定し、該電
圧の変化を検知するステップとを含むことを特徴として
いる。
ら、検査対象の電極に定電流を印加するとともに、隣接
する電極の電圧を測定する。そのため、断線があれば電
圧飽和状態が生じ、ショートがあれば所定の電圧が測定
されるので、電圧の変化の状態により断線とショートと
の区別が可能となる。それゆえ、一方の端部が共通電極
により互いに接続された複数の電極が形成されている基
板に対して、正常・断線・ショートを容易かつ確実に区
別する検査を実施することができる。
一形態について図1ないし図5、および図8に基づいて
説明すれば、以下の通りである。なお、本発明はこれに
限定されるものではない。
び電極パターン検査方法は、たとえば、ドットマトリク
ス表示型の液晶表示素子に用いられる透光性基板上に形
成されているストライプ状の透明電極において、断線あ
るいはショートの存在を検知するために好適に用いられ
るものである。
電流印加用端子2、ブラシ状アース端子(アース端子)
3、電圧検知用端子4、直流定電流印加回路(電流印加
手段)5、直流電圧検知回路(電圧検知手段)6、ショ
ート・断線記憶回路(記憶判定手段)7を備えている。
回路5と接続されている。また、ブラシ状アース端子3
はアースされている。さらに、電圧検知用端子4は直流
電圧検知回路6に接続されているとともにアースされて
いる。直流定電流印加回路5および直流電圧検知回路6
はショート・断線記憶回路7に接続されている。
透光性基板(基板)20は、図1に示すように、その表
面上に、たとえば幅0.1mmとなっている複数本のス
トライプ状の透明電極(電極パターン、ストライプ状電
極)21…が、たとえば0.11mmの等間隔のピッチ
となるように形成されている。これら複数の透明電極2
1…が形成されている周囲には、長方形状の透明電極2
1…の長手方向に直交する方向、すなわち透明電極21
…が配列している方向に沿う方向に沿って1本の共通電
極22が形成されている。
機能するものであり、透明電極21…の静電気障害を防
止することができる。そのため液晶表示素子の製造に際
して、静電気による不良の発生を回避し、良品率を向上
することができる。図1では、共通電極22は透明電極
21…と同様長方形状であり、上記複数の透明電極21
…全ての一端と個々に接続されている。この共通電極2
2はショートリングとして機能するとともに、本発明に
かかる電極パターン検査方法を阻害しないものであれ
ば、その形状は特に限定されるものではない。
続する接続部の構成は特に限定されるものではないが、
本実施の形態では、たとえば図1に示すように、透明電
極21…を9本毎にまとめ、各透明電極21の電極幅を
狭めて共通電極22と接続させている引廻し部23とな
っている構成を挙げることができる。
なる透明電極21における共通電極22に対向する側の
端(引廻し部23とは反対側となる端)と接触してお
り、直流定電流印加回路5から供給される定電流を透明
電極21に印加する。図1では、被検査対象となる透明
電極21は、最も透光性基板20の端に位置する透明電
極21aであり、この透明電極21aの独立端に定電流
印加用端子2が接触している。なお、以下の説明では、
透明電極21における引廻し部23とは反対側となる端
を独立端とする。
が接触している透明電極21に隣り合う透明電極21
(1ピッチ間隔を有して配置している透明電極21)の
独立端と接触しており、透明電極21の抵抗の変化によ
る所定値以上の電圧値の有無を検知する。この電圧検知
用端子4は、図1では、上記透明電極21aに隣り合う
透明電極21bと接触している。
端子4の具体的な構成としては特に限定されるものでは
なく、従来の電極パターン検査装置に用いられている端
子を好適に用いることができる。
透明電極21(図1では透明電極21a)近傍の共通電
極22と接触しており、透明電極21に断線やショート
の欠陥がない場合に、印加した直流定電流を隣りの透明
電極21に流さないように該直流定電流を吸収してアー
スへ逃がす。上記定電流印加用端子2および電圧検知用
端子4は透明電極21…と点接触しているが、このブラ
シ状アース端子3は共通電極22とは点接触せず、より
広い面状で接触している。
ては特に限定されるものではなく、電気導電性を有する
毛状の材質からなっており、共通電極22を傷つけない
ようなものであればよい。なお、共通電極22と接触す
るアース端子の形状は、印加された直流定電流を逃がす
ことができるものであれば特に限定されるものではない
が、後述する上記各端子の走査をより高速かつ確実に行
うためには、上記ブラシ状アース端子3のように共通電
極22と面状に接触できる形状であることが特に好まし
い。
端子3、および電圧検知用端子4は後述するように、透
明電極21…の配列している方向、すなわち共通電極2
2の長手方向に沿って走査手段により走査されるように
なっている。これら3端子を走査する走査手段の構成は
特に限定されるものではなく、たとえば、3端子を駆動
モータを用いた走査手段によって一定速度で走査するよ
うな構成を挙げることができる。
上記3端子が接触している透明電極21の位置を特定で
きる構成を備えていることが非常に好ましい。たとえ
ば、走査手段が上述した駆動モータを用いた構成であれ
ば、該駆動モータから応答信号を発するようにすること
で、透光性基板20上で3端子をどの程度走査したかが
容易にわかるため、透明電極21…の位置を容易に特定
することができる。
2に直流定電流を供給するとともに、この直流定電流の
供給にともなう電圧の変化を検知する。直流電圧検知回
路6は、電圧検知用端子4により測定された、透明電極
21に印加された直流定電流により該透明電極21の抵
抗値に応じた電圧の変化を検知する。ショート・断線記
憶回路7は、検知された上記電圧の変化を欠陥情報とし
て記憶し、この欠陥情報に基づいて、透明電極21に生
じている断線またはショートを検出する。
ショートの検出方法(本発明にかかる電極パターン検査
方法)について説明する。本発明では、直流定電流の印
加によって生じる電圧の変化を検知する電圧検知工程を
実施した後に、得られる欠陥情報に基づいて、透明電極
21に断線またはショートがあるか検出する欠陥検出工
程を実施する。なお、本発明の検査方法には上記以外の
その他の工程を含んでいてもよい。
明電極21aの独立端と接触させ、ブラシ状アース端子
3を共通電極22と接触させ、さらに電圧検知用端子4
を、隣接する透明電極21bの独立端と接触させる。そ
して、定電流印加用端子2に直流定電流印加回路5から
直流定電流を印加する。本実施の形態では、たとえば
0.5mAの直流定電流を印加する。
てブラシ状アース端子3に流れる。ここで、ブラシ状ア
ース端子3はアースされているので、透明電極21a・
21bに断線やショートがなければ、印加された直流定
電流はブラシ状アース端子3に吸収され逃がされる。し
たがって透明電極21a・21bに欠陥がなければ、電
圧検知用端子4に電圧が検知されない。
1bに断線が存在すると、断線部位で直流定電流の流れ
が止められるので、透明電極21a・21bの抵抗が無
限大となる。直流定電流印加回路5はこの抵抗に応じて
電圧を上昇させようとするため電圧飽和状態が発生す
る。直流定電流印加回路5は、この電圧飽和状態を電圧
の変化として検知し、ショート・断線記憶回路7へ出力
する。
ートが存在すると、定電流印加用端子2から流れた直流
定電流は、透明電極21aからショート部位を経由して
透明電極21bに流れる。すなわち直流定電流は、透明
電極21aと透明電極21bとに分配されてブラシ状ア
ース端子3に達する。その結果、電圧検知用端子4は上
記透明電極21bに分配される直流定電流の流れにおけ
る抵抗に相当する電圧を測定し、直流電圧検知回路6
は、この測定された電圧の変化を検知して、ショート・
断線記憶回路7へ出力する。ここまでのプロセスが電圧
検知工程に相当する。
ース端子3、および電圧検知用端子4の3端子を接触さ
せた状態で、透明電極21…の配列方向、すなわち長方
形状の透明電極21…と直交する方向に走査しながら上
述した電圧の変化の検知、すなわち電圧検知工程を繰り
返す。
査手段によってなされるが、該走査手段は透光性基板2
0上での3端子の位置を情報として出力可能になってい
る。つまり、走査手段は、上記3端子が透光性基板20
上のどの透明電極21に接触しているかを情報として出
力することができる。そのため、電圧の変化が検知され
た透明電極21の位置が、走査手段からショート・断線
記憶回路7に出力されることになる。
変化および該電圧の変化が検知された透明電極21の位
置を欠陥情報として記憶する。そして、この欠陥情報に
基づいて、透明電極21に生じている断線またはショー
トを検出するとともに、この透明電極21の透光性基板
20上の位置も特定する。その結果、欠陥がある透明電
極21を容易に限定することができる。
る検査装置1では、図2に示すように、直流定電流印加
回路5、直流電圧検知回路6、および走査手段8からシ
ョート・断線記憶回路7へ情報が出力されるようになっ
ている。この場合、直流定電流印加回路5および直流電
圧検知回路6からは、電圧の変化が情報として出力さ
れ、走査手段8からは上記3端子の位置、すなわち透光
性基板20上の透明電極21の位置が情報として出力さ
れる。
報を欠陥情報として記憶し、さらにこの欠陥情報に基づ
いて、断線またはショートが生じている透明電極21を
限定する。このとき、図2に示すように、検査装置1は
表示手段9を備えていることが非常に好ましい。この表
示手段9は、ショート・断線記憶回路7が限定した透明
電極21に関する情報を表示し、使用者に報知するため
のものである。
示装置や液晶表示装置などの表示装置を挙げることがで
きる。また、表示される情報は特に限定されるものでは
ないが、電圧の変化の状況や、検出された欠陥の種類
(断線かショートか)、欠陥が検出された透明電極21
の具体的な位置などを挙げることができる。これによっ
て、使用者は透光性基板20上に生じている欠陥の内容
を容易かつ確実に把握することができる。
回路7は記憶判定手段であり、上記欠陥情報を記憶する
とともに、欠陥情報に基づいて欠陥を判定(欠陥の種類
や欠陥が生じている透明電極21の特定)している。し
かしながら、本発明では、記憶と判定とを別個の構成で
行ってもよい。すなわち、記憶手段と判定手段がそれぞ
れ独立した別個の構成であってもよい。
説明する。
透明電極21…のうち、隣接する透明電極21c・21
d間にショート部位24があるとする。
立端である位置Aに点接触しており、電圧検知用端子4
は隣接する透明電極21dの独立端である位置Bに点接
触している(図3(a)には図示せず)。さらにブラシ
状アース端子3は共通電極22における透明電極21c
・21d近傍である位置Eに面状に接触している。ま
た、ショート部位24は、透明電極21c・21dにお
ける位置Cおよび位置Dを架橋するように存在している
とする。
は、長方形状の透明電極21c・21dにおける中央部
よりも、独立端側に偏った位置に存在している場合を例
に挙げている。
位置Aから図3(a)には図示しない定電流印加用端子
2から直流定電流が印加されると、ショート部位24を
経由して、透明電極21cから透明電極21dに上記直
流定電流の一部が分配され流れる。図3(a)では位置
A−C−EとA−C−D−Eの二つの順路で直流定電流
が流れる。ここで、位置Aから位置Cまでの透明電極2
1cの抵抗と、位置Cから位置D(ショート部位24)
の抵抗と、位置Cから位置Eまでの透明電極21cの抵
抗とを合成して得られる合成抵抗値に対して、直流定電
流による電圧が電圧検知用端子4により測定される。
位24を有する隣接する透明電極21c・21dを等価
回路図に置き換えると図3(b)に示すような5つの抵
抗からなる回路図となる。図3(b)では、図3(a)
におけるA−C間の透明電極21cの抵抗をR1 とし、
C−E間の透明電極21cの抵抗をR3 とする。一方、
B−D間の透明電極21dの抵抗をR2 とし、D−E間
の透明電極21dの抵抗をR4 とし、C−D間(ショー
ト部位24)の抵抗をrとすると、図3(b)に示すよ
うに、A−E間のR1 ・R3 の抵抗とB−E間のR2 ・
R4 の抵抗との間にrの抵抗がブリッジ状に設けられて
いる構成となる。
記のように、透明電極21c・21d間にショート部位
24が存在し、図3(b)に示すような構成の電気回路
が成立していると、直流電圧検知回路6の内部抵抗が十
分に大きいため、該直流電圧検知回路6内には電流が流
れない。それゆえ、上述したように、図3(a)におけ
る位置A−C−EとA−C−D−Eの二つの順路で直流
定電流が流れる。
(a)に示すように、位置Aから定電流印加用端子2に
より透明電極21cに導入される直流定電流をIとする
と、該直流定電流Iは、ショート箇所(位置C)にて、
そのまま透明電極21cに流れて位置Eに達する電流i
1 と、ショート位置を介して、隣りの透明電極21dに
流れ込む電流i2 とに分配される。ここで、電圧検知用
端子4を介して位置Bに接続される直流電圧検知回路6
内には電流が流れないので、電流i2 は、位置D−B間
には流れず、位置D−E間を流れ、最終的にブラシ状ア
ース端子3に達してアースに落とされることになる。
は、図8(a)に示すように、位置A−Cの透明電極2
1cに対応するR1 、位置C−Dのショート位置に対応
するr、位置C−Eの透明電極21cに対応するR3 、
および位置D−E透明電極21dに対応するR4 の4つ
の抵抗が存在することになるので、これら各抵抗の合成
抵抗値と直流定電流とに基づいて電圧が決定される。
3 、抵抗r、および抵抗R4 から、次の関係式が成立
し、電流i2 が、r、R3 、R4 およびi1 の式として
得られる。
から、 i2 ≒{R3 /(r+R3 )}×(I−i2 ) が成立するため、次の関係式(a)が得られる。
いため、したがって位置B−D間には電位降下が生じな
い。それゆえ、位置Bで測定される電圧Vは位置Dの電
位と等価となり、図8(a)の等価回路が成立するた
め、上記電圧V=R4 ×i2 ≒R3 ×i2 となる。これ
を上記の式(a)に導入すると、最終的に次式(1)が
導き出される。
合成抵抗値および直流電流に基づく式(1)で表される
電圧Vを測定する。
路6はアースされているので、位置Bの基準電位を透光
性基板20と同じ基準電位とすることができる(ともに
基準電位を0Vとする)。それゆえ、上記電圧Vの測定
値を安定化させることができる。
(1)で表される電圧Vは、図示しないアンプによって
増幅され、直流電圧検知回路6で認識される。直流電圧
検知回路6は、電圧0Vの状態からこの電圧Vが測定さ
れることによって、電圧の変化を検知する。
(1)で表される電圧Vが検知されるが、ショート部位
24が存在せず正常な透明電極21においては、図3
(b)に示すような電気回路が形成されないため、上記
電圧Vも検知されない。また、断線がある場合にも図3
(b)に示すような電気回路は形成されないため上記電
圧Vが形成されない上に、正常な透明電極21とは異な
る電圧(電圧飽和状態)が検知される。したがって、共
通電極22を有する透光性基板20上の透明電極21…
を検査するに当たって、電圧の変化を検知することによ
り正常・断線・ショートの区別が明瞭となり、従来より
も容易かつ確実な欠陥の検査方法を実現することができ
る。
るショート部位24の存在位置によっては、図3(b)
におけるR1 、r、R3 およびR4 の合成抵抗値は変化
するので、上記電圧Vの大きさも変化する。
が十分大きく設定されているということは、該内部抵抗
R0 に対する電圧検知用端子4で測定される上記電圧V
の比V/R0 がほぼ0となる程度に、内部抵抗R0 が大
きく設定されていることになる。この場合、上記電圧V
の大きさに対する内部抵抗R0 の大きさの範囲として
は、印加電流や透明電極21の抵抗などを鑑みた上で、
上記比V/R0 ≒0と見なせれば特に限定されるもので
はないが、106 〜108 Ωの範囲内であることが好ま
しい。
ステップ化して説明すると、まず、ステップa(以下ス
テップをSと略す)として、複数の電極の一方の端部を
互いに接続する共通電極を接地し、次にSbとして、上
記複数の電極のうち、検査対象の電極に対して定電流を
印加し、該定電流による電圧の変化を検知し、次に、S
cとして、上記の検査対象の電極に隣接する電極の電圧
を測定し、該電圧の変化を検知する。
ける検査対象の電極の位置を特定する。さらに、Seと
して、上記SbおよびScにおいて検知された電圧の変
化、および上記Sdにおいて特定された検査対象の電極
の位置を記憶するとともに、該電極の欠陥を判定し、こ
のSeにおいて記憶された該電極の位置、および判定さ
れた該電極の欠陥を、Sfにて表示することになる。
の変化は、具体的には、図4(a)〜(c)のグラフに
示すような波形となる。これらグラフでは、縦軸が検知
される電圧の大きさを、横軸が検査時間(透光性基板2
0上の透明電極21…を3端子が走査する時間)を表し
ている。
したように、定電流印加用端子2から印加される直流定
電流はブラシ状アース端子3から逃がされ、隣りの透明
電極21へ流れ込まない。したがって、電圧検知用端子
4より検知される電圧は0Vとなる。それゆえ、図4
(a)に示すように、透明電極21の構成が正常であれ
ば、測定される電圧の波形はほぼ0Vの直線状となり、
電圧の変化がほとんどみられない。
い透明電極21であっても、定電流印加用端子2から直
流定電流が印加されていれば、定電流印加用端子2およ
び電圧検知用端子4で測定される電圧には多少のばらつ
きが見られる。そこで、断線またはショートにおける電
圧の変化と上記電圧のばらつきとを区別するために、図
4(a)〜(c)に破線で示している検出閾値を設定し
ておく。この検出閾値は、透明電極21の構成や印加さ
れる直流定電流などによって適宜変化するものであっ
て、その具体的な数値は特に限定されるものではない。
た場合、直流定電流印加回路5および直流電圧検知回路
6は断線またはショートであることを認識し、電圧の変
化を情報としてショート・断線記憶回路7に出力するこ
とになる。
上述したように断線部位で直流定電流の流れが止められ
るので、透明電極21の抵抗が無限大となる。その結果
直流定電流印加回路5における電圧は飽和状態になるの
で、図4(b)に示すように上記検出閾値を大幅に上回
る波形が現れる。直流定電流印加回路5はこれを電圧の
変化として検知し、ショート・断線記憶回路7に情報と
して出力する。
うなショート部位24が存在すると、上述したように、
ショート部位24を含む図3(b)に示すような電気回
路が形成される。そのため電圧検知用端子4は、R1 、
r、R3 およびR4 の抵抗を合成して得られる合成抵抗
値および直流定電流に応じた電圧V(式(1)参照)を
検知する。このときも図4(c)に示すような、上記検
出閾値を超える電圧の波形が現れる。直流電圧検知回路
6はこれを電圧の変化として検知し、ショート・断線記
憶回路7に情報として出力する。
4は所定の速度で透明電極21…の独立端を連続して走
査し、これにともなってブラシ状アース端子3も共通電
極22上を走査する。そのため、図4(a)〜(c)に
示すような電圧の波形は、上記各端子が走査した透明電
極21…の数量、すなわち走査した透明電極21…の幅
に相応して得られる。したがって、図4(b)・(c)
に示すような電圧の波形が得られた場合には、該波形の
幅は、上記各端子が走査した透明電極21…の数量に対
応することになる。
続して透明電極21…に断線が存在することも判定でき
る。この判定結果もショート・断線記憶回路7が情報と
して記憶する。
2と端子とは点で接触していた。つまり、共通電極22
と端子との接触状態は、定電流印加用端子2や電圧検知
用端子4と透明電極21…との独立端と接触状態と同様
であった。これに対して本発明にかかる検査装置1で
は、ブラシ状アース端子3は共通電極22と点ではなく
面状に接触しており、従来の場合よりも接触面積が大き
くなっている。
極21の独立端と各端子とが何れも点接触していれば、
各端子の位置と透明電極21…との間に高い位置精度が
必要となる。具体的には、透光性基板20に対する各端
子の走査方向の平行性や、透光性基板20上に形成され
ている透明電極21…の配置の精度などに高精度が必要
となる。
の端子11および第二の端子12が共通電極22および
透明電極21の独立端とそれぞれ点接触しているとす
る。ここで、各端子11・12の位置関係にずれが生じ
たり、形成されている透明電極21の位置にずれが生じ
たりすると、図5(d)に示すように、第二の端子12
は透明電極21上での位置がずれるだけであるが、共通
電極22の幅が狭いため、第一の端子11は共通電極2
2上から脱線して共通電極22と接触できなくなる。こ
の現象は、透光性基板20の設計上、共通電極22の幅
を十分確保できない場合には、より一層顕著となる。
は、共通電極22に接触している第一の端子11がブラ
シ状アース端子3である。したがって、図5(a)に示
すように、透明電極21の独立端と第二の端子12(本
実施の形態では、定電流印加用端子2あるいは電圧検知
用端子4)が点接触するとともに、ブラシ状アース端子
3は共通電極22と面状に接触する。
二の端子12の位置関係にずれが生じたり、形成されて
いる透明電極21の位置にずれが生じたりしても、図5
(b)に示すように、ブラシ状アース端子3が共通電極
22と面状に接触しているので、上記各ずれを吸収する
ことが可能となる。それゆえ、ブラシ状アース端子3は
確実に共通電極22と接触し、第二の端子12も確実に
独立端に接触することができる。
は、検査時に厳密な位置合わせを行わなくても検査を実
行することができるので、高精度の位置合わせ装置など
を用いる必要がない。そのため、透光性基板20の端面
をピンなどに押し当てて位置固定するだけで検査を実行
することができる。しかも、透光性基板20上における
共通電極22の幅が十分とれなくても検査が可能となる
ので、電極パターンの設計の制約が小さくなり、設計の
自由度をより向上することができる。
22との接触面積が大きいことから、共通電極22上で
ブラシ状アース端子3を走査する際に、接触抵抗を小さ
く維持することもできる。そのため、3端子をより円滑
に走査することが可能となるので、高速かつ安定した検
査を実現することができる。
アース端子3に限定されるものではなく、共通電極22
と面状に接触でき、走査時にずれが生じてもそのずれを
吸収できるような構成であればよい。
用端子2および電圧検知用端子4)は透明電極21と点
接触するような、たとえば針状(プローブ状)の形状で
あることが非常に好ましい。アース端子以外の端子がた
とえばブラシ状であれば、該端子は、微細なストライプ
状の透明電極21複数にまたがって接触することになる
ので、確実な検査ができなくなる。
ン検査方法および装置は、3本の端子を用いて、一端が
共通電極に接続された複数の透明電極の独立端を走査す
るとともに、該透明電極近傍の共通電極も走査して電圧
を検知することで、透明電極における断線およびショー
トを容易に検出することができる。
査装置では、LSIを接続する透明電極の形状や引廻し
部の位置にかかわらず、LSI接続部位も含めた検査が
可能となる。そのため、検査が必要な領域全てを確実に
検査することができる。
用いられる透光性基板上に形成されている透明電極の欠
陥の検査を例に挙げたが、本発明はこれに限定されるも
のではなく、たとえば、ストライプ状の電極パターンを
有するフラットディスプレイ基板やプリント配線基板な
どに対しても適用することができる。
について図3および図8に基づいて説明すれば、以下の
通りである。なお、本発明はこれに限定されるものでは
ない。また、説明の便宜上、前記実施の形態1で使用し
た部材と同じ機能を有する部材には同一の番号を付記
し、その説明を省略する。
6の内部抵抗を大きくしているために、該直流電圧検知
回路6に電流が流れず、図3(a)・(b)におけるB
点の電位を測定しているが、本実施の形態では、直流電
圧検知回路6の内部抵抗を、透明電極21の抵抗と同程
度にすることで、実質的にD−B間の電流を測定する。
うに、図3(a)に示すように、隣接する透明電極21
c(位置A−C−E)と透明電極21d(位置B−D−
E)との間にショート部位24(位置C−D)があると
し、定電流印加用端子2が位置Aに、電圧検知用端子4
が位置Bに、ブラシ状アース端子3が位置Eに接触して
いるとする。
加用端子2から位置Aに対して直流定電流が印加される
と、ショート部位24を経由して、透明電極21cから
透明電極21dに上記直流定電流の一部が分配され流
れ、さらに透明電極21dから電圧検知用端子4(直流
電圧検知回路6)に直流定電流の一部が流れる。
では、上記のように、透明電極21c・21d間にショ
ート部位24が存在し、図3(b)に示すような構成の
電気回路が成立していると、直流電圧検知回路6の内部
抵抗が透明電極21とほぼ同じであるため、該直流電圧
検知回路6内に電流が流れ込む。それゆえ、図3(a)
における位置A−C−E、A−C−D−E、およびA−
C−Bの三つの順路で直流定電流が流れる。
(b)に示すように、位置Aから定電流印加用端子2に
より透明電極21cに印加された直流定電流Iは、ショ
ート箇所(位置C)にて、そのまま透明電極21cに流
れて位置Eに達する電流i1 と、ショート位置を介し
て、隣りの透明電極21dに流れ込む電流i2 とに分配
される。ここで、電圧検知用端子4を介して位置Bに接
続される直流電圧検知回路6内に電流が流れ込むので、
電流i2 は、さらに位置Dから位置Eに流れる電流i3
と、位置Dから位置Bに流れる電流i4 とに分配され
る。
にブラシ状アース端子3に達してアースに落とされる。
一方、位置D−B間を流れる電流i4 は、さらに直流電
圧検知回路6内を流れ込み、該直流電圧検知回路6に接
続されているアースに落とされる。なお、直流電圧検知
回路6内の内部抵抗をR0 とし、直流電圧検知回路6が
アースと接続されている位置を位置Fとする。
は、図8(b)に示すように、位置A−Cの透明電極2
1cに対応するR1 、位置C−Dのショート位置に対応
するr、位置C−Bの透明電極21dに対応するR2 、
位置C−Eの透明電極21cに対応するR3 、位置D−
Eの透明電極21dに対応するR4 、および位置B−F
間に対応する直流電圧検知回路6内の内部抵抗R0 の6
つの抵抗が存在することになるので、これら各抵抗の合
成抵抗値と直流定電流とに基づいて電圧が決定される。
i2 、電流i3 、および電流i4 の間には、次の関係式
(b)が成立する。
抗r、抵抗R3 、および抵抗R4 から、次の関係式が成
立する。
め、 R3 ×i1 ≒R4 ×i3 が成立し、この関係式より、i1 を、R3 、R4 、i3
で表す次式(c)が成立する。
び抵抗R0 から、次の関係式が成立する。
す次式(d)が成立する。
ると、 I=i1 +i3 +i4 ={(R4 /R3 )×i3 }+i3 +i4 ={(R4 +R3 )/R3 }×i3 +i4 ={(R4 +R3 )/R3 }×{(R2 +R0 )/R4 }×i4 +i4 =[{(R4 +R3 )(R2 +R0 )+R3 R4 }/R3 R4 ]×i4 となる。ここで、R1 ≒R2 、およびR3 ≒R4 が成立
することから、 I={2R3 (R1 +R0 )+R3 2}/R3 2×i4 ={2(R1 +R0 )+R3 }/R3 ×i4 が成立するため、次式(e)が得られる。
るため、測定される電圧VはV=R0 ×i4 となる。こ
れを上記式(e)に導入すると、最終的に次式(2)が
導き出される。
電極21cにおける抵抗R1 およびR3 と、直流電圧検
知回路6内の内部抵抗をR0 とで決定される式(2)で
表される電圧Vを測定する。
(2)で表される電圧Vは、図示しないアンプによって
増幅され、直流電圧検知回路6で認識される。直流電圧
検知回路6は、電圧0Vの状態からこの電圧Vが測定さ
れることによって、電圧の変化を検知する。
(2)で表される電圧Vが検知されるが、ショート部位
24が存在せず正常な透明電極21においては、図8
(b)に示すような電気回路が形成されないため、上記
電圧Vも検知されない。また、断線がある場合にも図8
(b)に示すような電気回路は形成されないため上記電
圧Vが形成されない上に、正常な透明電極21とは異な
る電圧(電圧飽和状態)が検知される。したがって、共
通電極22を有する透光性基板20上の透明電極21…
を検査するに当たって、電圧の変化を検知することによ
り正常・断線・ショートの区別が明瞭となり、従来より
も容易かつ確実な欠陥の検査方法を実現することができ
る。
るショート部位24の存在位置によっては、図8(b)
におけるR1 およびR3 の各抵抗値は変化するので、上
記電圧Vの大きさも変化する。
R0 は、数〜数100Ω(100 〜102 Ω)程度の範
囲内(透明電極21の抵抗とほぼ同じ)であるので、本
実施の形態にかかる検査装置1は、実質的には、電圧検
知用端子4で測定した上記電圧Vから、図8(b)にお
ける位置D−B−F間を流れる電流i4 を検知している
ことになる。
「電圧(の変化)を検知する」という表現、並びに「電
圧検知手段(直流電圧検知回路6)」およびという構成
は、「電流を検知する」という表現、並びに「直流電流
検知回路6」とする方が好ましいとも言えるが、本実施
の形態にかかる検査装置1の構成は、上記内部抵抗R 0
の違い以外、前記実施の形態1における検査装置1の構
成と略同一であるため、説明の便宜上、上記表現や構成
を実施の形態1と同一にしておく。
ン検査方法および装置では、電極パターンが正常であれ
ば、電流印加手段により供給される直流定電流は、定電
流印加用端子から電極パターンに沿って流れ、共通電極
を介してアース端子に吸収され逃がされる。
ている電圧検知用端子に電流が流れ込まないため、電圧
を測定しない。また、電極パターンに断線が生じておれ
ば、直流定電流が断線部位で止められるので抵抗が無限
大となり、これに応じて電流印加手段は抵抗に応じた電
流を供給しようと電圧を上げるため電圧が飽和状態とな
る。
れば、直流定電流の全てがアース端子まで到達せず、一
部がショート部位を介して隣り合う電極パターンに流れ
込み電圧検知用端子に至る。そのため、隣り合う電極パ
ターンに接触している電圧検知用端子は、電極パターン
と線圧検知回路の内部抵抗に応じた電圧を測定すること
になる。
手段の内部抵抗が、電極パターンの抵抗とほぼ同じ値に
設定されている。そのため、電極パターン間でショート
している位置から電圧検知手段に対して電流が流れ、こ
のときの電圧を電圧検知手段が測定することになる。そ
れゆえ該電圧検知手段は、実質的にはショート位置から
電圧検知手段に対して流れる電流を検知することにな
る。その結果、前記実施の形態1とは異なり、ショート
欠陥の発生を電流の変化として確実に検知することがで
きる。
のように、被検査対象となる電極パターンの共通電極に
対向する側の端に接触し、該電極パターンに直流定電流
を印加する定電流印加用端子と、上記電極パターンに隣
り合う電極パターンの、共通電極に対向する側の端に接
触し、電圧を測定する電圧検知用端子と、アースと接続
されており、上記電極パターンの近傍の共通電極に接触
するアース端子と、上記定電流印加用端子に直流定電流
を供給するとともに、この直流定電流の供給にともなう
電圧の変化を検知する電流印加手段と、上記電圧検知用
端子によって測定された電圧の変化を検知する電圧検知
手段と、上記電流印加手段および電圧検知手段で検知さ
れた電圧の変化を欠陥情報として記憶し、この欠陥情報
に基づいて、電極パターンに生じている断線およびショ
ートを検出する記憶判定手段とを備えている構成であ
る。
電極パターンの一端が共通電極と接続されている基板に
対して、正常・断線・ショートを容易かつ確実に区別す
る検査を実施することができるという効果を奏する。
ように、上記構成に加えて、上記定電流印加用端子、電
圧検知用端子、およびアース端子を所定方向に走査する
とともに、これら各端子の走査により電圧の変化が検知
された電極パターンの基板上の位置を検知する走査手段
を備え、上記記憶判定手段は、電圧の変化に加えて電極
パターンの位置を欠陥情報として記憶し、この欠陥情報
に基づいて、断線およびショートの少なくとも何れか一
方が生じている電極パターンを検出し、その位置を特定
する構成である。
より欠陥の生じている電極パターンを具体的に特定する
ことができるという効果を奏する。
ように、上記構成に加えて、上記定電流印加用端子およ
び電圧検知用端子は電極パターンと点接触する形状を有
しているとともに、上記アース端子は、共通電極と面状
に接触する形状を有している構成である。
位置合わせを行わなくても検査を実行することができる
とともに、電極パターンの設計の自由度をより向上する
ことができるという効果を奏する。さらに、高速かつ安
定した検査を実現することができるという効果も併せて
奏する。
上のように、一方の端部が共通電極により互いに接続さ
れた複数の電極のうち、検査対象の電極に対して定電流
を印加し、該定電流による電圧の変化を検知する電流印
加手段と、上記の検査対象の電極に隣接する電極の電圧
を測定し、該電圧の変化を検知する電圧検知手段と、上
記共通電極を接地する接地手段とを含んでいる構成であ
る。
れば、電圧の変化が検知されるとともに、この電圧の変
化の状態により断線とショートとの区別が可能となる。
それゆえ、一方の端部が共通電極により互いに接続され
た複数の電極が形成されている基板に対して、正常・断
線・ショートを容易かつ確実に区別する検査を実施する
ことができるという効果を奏する。
ように、被検査対象となる電極パターン近傍の共通電極
をアースし、かつ、該電極パターンの共通電極に対向す
る側の端から直流定電流を印加するとともに、この電極
パターンに隣り合う電極パターンの共通電極に対向する
側の端での電圧の変化と、直流定電流の印加にともなう
電圧の変化とを検知する電圧検知工程と、さらに、上記
電圧検知工程を、複数の電極パターンに対して連続して
実施し、上記電圧の変化および該電圧の変化が検知され
た電極パターンの基板上の位置を欠陥情報として、これ
に基づいて電極パターンに生じている断線およびショー
トを検出するとともに、該電極パターンの位置を特定す
る欠陥検出工程とを有する方法である。
との区別がより容易かつ確実となるという効果を奏す
る。また、欠陥が生じている電極パターンを容易かつ確
実に特定することができるという効果も併せて奏する。
ように、複数の電極の一方の端部を互いに接続する共通
電極を接地するステップと、上記複数の電極のうち、検
査対象の電極に対して定電流を印加し、該定電流による
電圧の変化を検知するステップと、上記の検査対象の電
極に隣接する電極の電圧を測定し、該電圧の変化を検知
するステップとを含む方法である。
態により断線とショートとの区別が可能となるため、一
方の端部が共通電極により互いに接続された複数の電極
が形成されている基板に対して、正常・断線・ショート
を容易かつ確実に区別する検査を実施することができる
という効果を奏する。
査方法を実行する検査装置の構成を示す模式図である。
を示すブロック図である。
る透光性基板上の透明電極に発生したショートを示す説
明図であり、(b)は、(a)に示すショートを有する
透明電極の等価回路を示す図である。
明電極に欠陥がない場合の電圧の波形を示すグラフであ
り、(b)は、断線がある場合の電圧の波形を示すグラ
フであり、(c)は、ショートがある場合の電圧の波形
を示すグラフである。
て、端子と透明電極および共通電極との接触状態を示す
説明図であり、(c)・(d)は、従来の検査装置にお
いて、端子と透明電極および共通電極との接触状態を示
す説明図である。
図である。
式図である。
大きい場合に、図3(b)に示す透明電極の等価回路に
電流が流れる状態を示す説明図であり、(b)は、直流
電圧検知回路の内部抵抗が透明電極とほぼ同じである場
合に、図3(b)に示す透明電極の等価回路に電流が流
れる状態を示す説明図である。
Claims (6)
- 【請求項1】基板上に、ストライプ状に等間隔で複数形
成されており、該基板の外周部に形成される共通電極に
その一端が接続されている電極パターンに対し、電流を
印加することによって、該電極パターンの断線およびシ
ョートを検出する電極パターン検査装置において、 被検査対象となる電極パターンの共通電極に対向する側
の端に接触し、該電極パターンに直流定電流を印加する
定電流印加用端子と、 上記電極パターンに隣り合う電極パターンの、共通電極
に対向する側の端に接触し、電圧を測定する電圧検知用
端子と、 アースと接続されており、上記電極パターンの近傍の共
通電極に接触するアース端子と、 上記定電流印加用端子に直流定電流を供給するととも
に、この直流定電流の供給にともなう電圧の変化を検知
する電流印加手段と、 上記電圧検知用端子によって測定された電圧の変化を検
知する電圧検知手段と、 上記電流印加手段および電圧検知手段で検知された電圧
の変化を欠陥情報として記憶し、この欠陥情報に基づい
て、電極パターンに生じている断線およびショートを検
出する記憶判定手段とを備えていることを特徴とする電
極パターン検査装置。 - 【請求項2】上記定電流印加用端子、電圧検知用端子、
およびアース端子を所定方向に走査するとともに、これ
ら各端子の走査により電圧の変化が検知された電極パタ
ーンの基板上の位置を検知する走査手段を備え、 上記記憶判定手段は、電圧の変化に加えて電極パターン
の位置を欠陥情報として記憶し、この欠陥情報に基づい
て、断線およびショートの少なくとも何れか一方が生じ
ている電極パターンを検出し、その位置を特定すること
を特徴とする請求項1記載の電極パターン検査装置。 - 【請求項3】上記定電流印加用端子および電圧検知用端
子は電極パターンと点接触する形状を有しているととも
に、上記アース端子は、共通電極と面状に接触する形状
を有していることを特徴とする請求項1または2記載の
電極パターン検査装置。 - 【請求項4】一方の端部が共通電極により互いに接続さ
れた複数の電極のうち、検査対象の電極に対して定電流
を印加し、該定電流による電圧の変化を検知する電流印
加手段と、 上記の検査対象の電極に隣接する電極の電圧を測定し、
該電圧の変化を検知する電圧検知手段と、 上記共通電極を接地する接地手段とを含んでいることを
特徴とする電極パターン検査装置。 - 【請求項5】基板上に、ストライプ状に等間隔で複数形
成されており、該基板の外周部に形成される共通電極に
その一端が接続されている電極パターンに対し、電流を
印加することによって、該電極パターンの断線およびシ
ョートを検出する電極パターン検査方法において、 被検査対象となる電極パターン近傍の共通電極をアース
し、かつ、該電極パターンの共通電極に対向する側の端
から直流定電流を印加するとともに、この電極パターン
に隣り合う電極パターンの共通電極に対向する側の端で
の電圧の変化と、直流定電流の印加にともなう電圧の変
化とを検知する電圧検知工程と、 さらに、上記電圧検知工程を、複数の電極パターンに対
して連続して実施し、上記電圧の変化および該電圧の変
化が検知された電極パターンの基板上の位置を欠陥情報
として、これに基づいて電極パターンに生じている断線
およびショートを検出するとともに、該電極パターンの
位置を特定する欠陥検出工程とを有することを特徴とす
る電極パターン検査方法。 - 【請求項6】複数の電極の一方の端部を互いに接続する
共通電極を接地するステップと、 上記複数の電極のうち、検査対象の電極に対して定電流
を印加し、該定電流による電圧の変化を検知するステッ
プと、 上記の検査対象の電極に隣接する電極の電圧を測定し、
該電圧の変化を検知するステップとを含むことを特徴と
する電極パターン検査方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000004038A JP3589923B2 (ja) | 1999-01-21 | 2000-01-12 | 電極パターン検査装置および電極パターン検査方法 |
TW089100899A TW533315B (en) | 1999-01-21 | 2000-01-20 | Electrode pattern inspection device and electrode pattern inspecting method |
US09/488,696 US6369580B1 (en) | 1999-01-21 | 2000-01-20 | Electrode pattern inspection device and method for detecting voltage variation |
KR1020000002776A KR100329945B1 (ko) | 1999-01-21 | 2000-01-21 | 전극 패턴 검사 장치 및 전극 패턴 검사 방법 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1350799 | 1999-01-21 | ||
JP11-13507 | 1999-01-21 | ||
JP2000004038A JP3589923B2 (ja) | 1999-01-21 | 2000-01-12 | 電極パターン検査装置および電極パターン検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000275295A true JP2000275295A (ja) | 2000-10-06 |
JP3589923B2 JP3589923B2 (ja) | 2004-11-17 |
Family
ID=26349317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000004038A Expired - Fee Related JP3589923B2 (ja) | 1999-01-21 | 2000-01-12 | 電極パターン検査装置および電極パターン検査方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6369580B1 (ja) |
JP (1) | JP3589923B2 (ja) |
KR (1) | KR100329945B1 (ja) |
TW (1) | TW533315B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006234401A (ja) * | 2005-02-22 | 2006-09-07 | Hioki Ee Corp | 回路配線検査方法および回路配線検査装置 |
JP2007040829A (ja) * | 2005-08-03 | 2007-02-15 | Hioki Ee Corp | 短絡検査装置および短絡検査方法 |
JP2009229467A (ja) * | 2009-04-17 | 2009-10-08 | Oht Inc | 回路パターン検査装置 |
JP2009294232A (ja) * | 2002-12-27 | 2009-12-17 | Hioki Ee Corp | 多層基板のスルーホール断線検出方法 |
JP2012220275A (ja) * | 2011-04-06 | 2012-11-12 | Hioki Ee Corp | 短絡検査装置および短絡検査方法 |
TWI396851B (zh) * | 2009-08-31 | 2013-05-21 | Yamaha Motor Co Ltd | Method and detection device for riveting part of wire terminal |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7216051B2 (en) * | 2005-05-26 | 2007-05-08 | International Business Machines Corporation | Power short circuit testing of an electronics assembly employing pre-characterized power off resistance of an electronic component thereof from a power boundary |
TWI383159B (zh) * | 2009-12-31 | 2013-01-21 | Test Research Inc | 電性連接瑕疵偵測裝置 |
JP5580247B2 (ja) * | 2011-04-27 | 2014-08-27 | 株式会社ユニオンアロー・テクノロジー | パターン検査装置 |
KR20140017392A (ko) * | 2012-08-01 | 2014-02-11 | 삼성전자주식회사 | 디스플레이장치 및 그 전원오류 검출방법 |
US10209136B2 (en) * | 2013-10-23 | 2019-02-19 | Applied Materials, Inc. | Filament temperature derivation in hotwire semiconductor process |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3792383A (en) * | 1971-06-21 | 1974-02-12 | Motorola Inc | Hybrid strip transmission line circuitry and method of making same |
US4686463A (en) * | 1984-12-24 | 1987-08-11 | Logan John K | Microwave probe fixture |
JPH02230188A (ja) | 1989-03-02 | 1990-09-12 | Seiko Epson Corp | 電極検査装置 |
US5565767A (en) * | 1992-04-16 | 1996-10-15 | Mega Chips Corporation | Base substrate of multichip module and method for inspecting the same |
JPH05333357A (ja) | 1992-05-29 | 1993-12-17 | Idemitsu Kosan Co Ltd | 液晶表示素子におけるストライプ電極パターンの検査方法及び検査装置 |
JPH0926461A (ja) * | 1995-07-11 | 1997-01-28 | Pfu Ltd | テスト回路内蔵集積回路装置およびその集積回路装置の試験方法 |
JP3364363B2 (ja) * | 1995-07-12 | 2003-01-08 | 松下電器産業株式会社 | 液晶表示装置の検査方法 |
US5723906A (en) * | 1996-06-07 | 1998-03-03 | Hewlett-Packard Company | High-density wirebond chip interconnect for multi-chip modules |
US5736863A (en) * | 1996-06-19 | 1998-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures |
-
2000
- 2000-01-12 JP JP2000004038A patent/JP3589923B2/ja not_active Expired - Fee Related
- 2000-01-20 US US09/488,696 patent/US6369580B1/en not_active Expired - Lifetime
- 2000-01-20 TW TW089100899A patent/TW533315B/zh active
- 2000-01-21 KR KR1020000002776A patent/KR100329945B1/ko not_active IP Right Cessation
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009294232A (ja) * | 2002-12-27 | 2009-12-17 | Hioki Ee Corp | 多層基板のスルーホール断線検出方法 |
JP2006234401A (ja) * | 2005-02-22 | 2006-09-07 | Hioki Ee Corp | 回路配線検査方法および回路配線検査装置 |
JP4676218B2 (ja) * | 2005-02-22 | 2011-04-27 | 日置電機株式会社 | 回路配線検査方法および回路配線検査装置 |
JP2007040829A (ja) * | 2005-08-03 | 2007-02-15 | Hioki Ee Corp | 短絡検査装置および短絡検査方法 |
JP4629531B2 (ja) * | 2005-08-03 | 2011-02-09 | 日置電機株式会社 | 短絡検査装置および短絡検査方法 |
JP2009229467A (ja) * | 2009-04-17 | 2009-10-08 | Oht Inc | 回路パターン検査装置 |
TWI396851B (zh) * | 2009-08-31 | 2013-05-21 | Yamaha Motor Co Ltd | Method and detection device for riveting part of wire terminal |
JP2012220275A (ja) * | 2011-04-06 | 2012-11-12 | Hioki Ee Corp | 短絡検査装置および短絡検査方法 |
Also Published As
Publication number | Publication date |
---|---|
US6369580B1 (en) | 2002-04-09 |
TW533315B (en) | 2003-05-21 |
KR100329945B1 (ko) | 2002-03-27 |
JP3589923B2 (ja) | 2004-11-17 |
KR20000053553A (ko) | 2000-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5131962B2 (ja) | 非接触シングルサイドプローブ及び、これを用いたパターン電極の断線・短絡検査装置及びその方法 | |
JP2000275295A (ja) | 電極パターン検査装置および電極パターン検査方法 | |
KR101046353B1 (ko) | 콘택트 유닛 및 검사시스템 | |
US20060176071A1 (en) | Inspection probe, inspection device for optical panel and inspection method for the optical panel | |
KR100586007B1 (ko) | 평판형 디스플레이패널 검사용 프로브유니트 | |
US7026823B2 (en) | Magnetic head smear detecting method and device | |
JP2000221227A (ja) | 導電パターン検査装置及び方法 | |
JPH05333357A (ja) | 液晶表示素子におけるストライプ電極パターンの検査方法及び検査装置 | |
JP2001084904A (ja) | 電極検査装置及び電極検査方法 | |
JP3614050B2 (ja) | 導体パターンの検査方法及び電気光学装置 | |
JP5844096B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
JPH03121413A (ja) | 電極基板の製造方法 | |
JP5130782B2 (ja) | 検査治具及び検査装置 | |
JP4255896B2 (ja) | コンタクトユニットおよび検査システム | |
KR20020088450A (ko) | 액정표시장치 어레이 기판 | |
JPH11258562A (ja) | 液晶表示装置および液晶表示装置を検査するための装置 | |
JP2692337B2 (ja) | 電極の検査方法 | |
JPH02251931A (ja) | アクティブマトリックスアレイ | |
JP2003161757A (ja) | 電圧測定方法 | |
JP2002040101A (ja) | 半導体チップ検査装置 | |
JP2002031647A (ja) | 検査用プローブ装置 | |
JP2621549B2 (ja) | 電極およびその検査方法 | |
KR100750685B1 (ko) | 디스플레이 소자용 부도체 캡 부재 | |
JPH04310877A (ja) | 画像表示装置の検査装置の構造 | |
JPH095768A (ja) | 液晶表示素子の検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100827 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110827 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120827 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |