JP2000256094A - シリコンエピタキシャル成長ウェーハ製造方法およびその装置 - Google Patents

シリコンエピタキシャル成長ウェーハ製造方法およびその装置

Info

Publication number
JP2000256094A
JP2000256094A JP6037999A JP6037999A JP2000256094A JP 2000256094 A JP2000256094 A JP 2000256094A JP 6037999 A JP6037999 A JP 6037999A JP 6037999 A JP6037999 A JP 6037999A JP 2000256094 A JP2000256094 A JP 2000256094A
Authority
JP
Japan
Prior art keywords
wafer
plasma etching
silicon
chamber
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6037999A
Other languages
English (en)
Inventor
Michihiko Yanagisawa
道彦 柳澤
Shinji Okawa
真司 大川
Kozo Abe
耕三 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Super Silicon Crystal Research Institute Corp
SpeedFam-IPEC Co Ltd
Original Assignee
Super Silicon Crystal Research Institute Corp
SpeedFam-IPEC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Super Silicon Crystal Research Institute Corp, SpeedFam-IPEC Co Ltd filed Critical Super Silicon Crystal Research Institute Corp
Priority to JP6037999A priority Critical patent/JP2000256094A/ja
Priority to TW89103465A priority patent/TW524867B/zh
Priority to EP00104406A priority patent/EP1035576A3/en
Priority to KR1020000011224A priority patent/KR100634659B1/ko
Publication of JP2000256094A publication Critical patent/JP2000256094A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Abstract

(57)【要約】 (修正有) 【課題】プラズマエッチング方法によるエピタキシャル
成長工程前のシリコンウェーハの処理方法を含んだエピ
タキシャル成長ウェーハの製造方法及びその装置を提供
する。 【解決手段】一次ポリッシング後のシリコンウェーハ1
を、プラズマエッチングによる平坦化工程と、エピタキ
シャル層成長工程とを連続で行なうことを特徴とするシ
リコンエピタキシャル成長ウェーハの製造方法である。
ここにおいて用いられるプラズマエッチングによる平坦
化工程は、ダウンストリームプラズマエッチングである
ことが好ましく、また、使用されるガスとしては六弗化
硫黄と水素ガスを含むものが好ましい。更に、前述の平
坦化工程おいては、シリコンウェーハがエッチング中に
200℃以上1200℃以下に加熱されることが好まし
い。また、本発明の装置は、プラズマエッチングによる
平坦化工程と、エピタキシャル層成長工程およびそれに
付随する装置とを同一の真空室に収納してなるものであ
る。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、表面にエピタキシ
ャル層を成長させた高平坦シリコンウェーハの製造に関
わるものであり、更に詳しくは、プラズマエッチング方
法によるエピタキシャル成長工程前のシリコンウェーハ
の処理方法を含んだエピタキシャル成長ウェーハの製造
方法及びその装置に関するものである。
【0002】
【従来の技術】IC、LSIあるいは超LSI等半導体
素材を原材料とした電子部品は、シリコンあるいはその
他の化合物半導体の単結晶のインゴッドを、薄い円板状
にスライスしたウェーハに多数の微細な電気回路を書き
込み分割した小片状の半導体素子チップを基に製造され
るものであり、これらの原材料となるシリコンウェーハ
等半導体材料の加工においては、その表面部分の加工に
おける面粗さと形状精度を高いレベルで行なうことが必
要である。特に近年においては、LSIデバイスの高集
積化に伴い、表面にエピタキシャル層を成長させたエピ
タキシャル成長ウェーハへの関心が高まりつつある。エ
ピタキシャル成長ウェーハに供せられるバルクウェーハ
の場合、通常のウェーハに比較して平坦度においてより
優れた精度のものが要求されるので、シリコンウェーハ
の加工技術のより一層の向上が要求されて来ている。
【0003】シリコン単結晶のインゴッドからスライス
されたウェーハは、ラッピング、エッチング更にはポリ
ッシングという工程を経て、少なくともその片面が鏡面
仕上げされた鏡面ウェーハに加工され、その上にエピタ
キシャル層の成長を行なうのであるが、エピタキシャル
層の成長を行なうための基板となるシリコンウェーハの
製造工程は大略以下に示す通りである。すなわち、まず
単結晶シリコンインゴットからスライスされたウェーハ
を、ラッピングまたは研削により形状精度を出し、次い
でアルカリ水溶液等の薬液による化学エッチングを行な
い表面の加工変質層や不純物を除去する。その後、ポリ
ッシングにより表面の鏡面化を行なう。このポリッシン
グ工程では平坦度の向上、リップルやヘイズ、マイクロ
ラフネスと呼ばれる粗さ成分の除去のために1次、2次
および仕上げの3段階あるいはそれ以上の段数の加工を
行なっている。然る後、このウェーハを洗浄し、ポリッ
シング工程で付着したスラリー(研磨剤)やパッド(研
磨布)の断片等の異物や不純物を除去したのち、清澄雰
囲気中でウェーハ容器に収納され、エピタキシャル成長
工程に搬送される。
【0004】また、近年では、例えば米国特許USP
5、336、355号公報あるいは特開平9−2462
50公報で提案されているように、超高平坦度を達成す
るために、ポリッシング工程としてプラズマエッチング
による加工を行ない、より高度の平坦化を図ることもあ
る。この場合には、まず通常の1次ポリッシングを行な
った後にプラズマエッチングを行ない、より高い平坦度
を得る。しかしながら、この場合、1次ポリッシングに
おいてウェーハ表面に生ずるヘイズやマイクロラフネス
は、プラズマエッチングによる平坦化では除去すること
はできない。またUSP5、336、355号公報に示
されるような平行平板電極によるプラズマをウェーハ近
傍で生成する方式では、プラズマ中で生ずるイオンが電
極とプラズマとの電位差で加速され電極に入射し電極材
料がはじき飛ばされウェーハ上に付着し汚染の原因とな
ったり、ウェーハに入射する場合にはウェーハの結晶表
面にダメージを及ぼすため、その後に通常の方法による
仕上げポリッシング加工を行なうことが必要不可欠とな
る。プラズマエッチングは、周知の通りプラズマ化した
反応性ガスによる表面除去反応であるから、全て乾式に
よって行なわれるものであり、これに対し、従来より仕
上げポリッシングは湿式において行なうことをその特徴
としているので、本例の場合、工程の流れは、湿式―乾
式―湿式となりその整合性が良くない点が指摘されてい
る。
【0005】エピタキシャル成長工程では、上述の如く
して得られた鏡面ウェーハを、アンモニアと過酸化水素
の混合液等のアルカリ水溶液及び/又はフッ酸等の酸水
溶液で洗浄したのち、ウェーハはエピタキシャル成長チ
ャンバーに投入される。ここで1150℃の水素雰囲気
中で約10分程度の熱処理により炭素系不純物や自然酸
化膜等を除去する。プラズマ平坦化を行なったウェーハ
の場合には、仕上げポリッシング終了後であっても結晶
内部に結晶構造の乱れたダメージ層が多少残っている場
合があるが、この程度のものはこの熱処理によって消失
させることができる。引き続き、例えば1070℃での
トリクロロシランガスと水素ガスとの混合ガス雰囲気内
で処理することによりエピタキシャル層を成長させるこ
とができる。その他、SiH4の熱分解反応を利用した
CVD法でエピタキシャル層の成長を行なう方法もあ
る。
【0006】
【発明が解決しようとする課題】上述したような従来の
方法では、ポリッシングが湿式条件下で行なわれ、一方
プラズマエッチングは乾式条件下で行なわれるのである
から、ポリッシングの終了段階で洗浄し乾燥保管し、さ
らにエピタキシャル成長工程の前において再度洗浄する
というように洗浄工程が重複するという非効率な方法と
なる問題点が指摘されていた。
【0007】この理由の一つは、たとえば次のようなも
のである。即ち、現在電子デバイスに用いられるウェー
ハは、単結晶シリコンをスライス、研磨しただけのバル
クウェーハ、シリコン単結晶−シリコン酸化膜−シリコ
ン薄膜といった3層構造を成すSOI(Silicon
on Insulator)ウェーハ、バルクウェー
ハ表面にエピタキシャル層を成長させたエピタキシャル
成長ウェーハ等があって、これ等の製造工程は、前述の
ポリッシング−洗浄までは共通で、洗浄後バルクウェー
ハは検査工程を経て出荷される。SOIウェーハやエピ
タキシャル成長ウェーハは洗浄後それぞれ固有の工程へ
送られることになる。従って、全てのウェーハは洗浄後
一旦カセット等に保管され、出荷検査工程、SOIウェ
ーハ製造工程、あるいはエピタキシャル成長工程等の、
次工程からの要求に従った数量が供給されることとなる
ためで、数日から長い場合には1ヶ月近く保管状態にあ
る場合がある。
【0008】従来エピタキシャル成長ウェーハの出荷枚
数はバルクウェーハに比較してかなり少なく、上述の非
効率な重複工程はさほど大きな問題にはなっていなかっ
たが、近年のLSIデバイスの高集積化に伴うウェーハ
の結晶品質の高品位化に対応してエピタキシャル成長ウ
ェーハが採用される中でコストダウンのためにはこの不
経済さが新たに大きな問題として指摘されるようになっ
てきている。
【0009】また、第2の問題点として次のようなもの
を挙げることができる。つまり、従来の高平坦化を狙う
鏡面ウェーハの工程はエピタキシャル成長ウェーハを対
象として構築されたものではないため、エピタキシャル
成長を行なうには必ずしも必要でない仕上げ研磨工程を
含んでいる。また、プラズマ平坦化工程を採用した場合
でも、最終工程には湿式工程である仕上げ研磨工程が入
り、乾式工程の後に湿式工程があることになり工程の整
合性が悪い上に、一次ポリッシングの後に洗浄−乾燥の
工程が新たに必要となってしまい、コストアップを引き
起こすという問題点がある。
【0010】本発明者等は、上述のエピタキシャル成長
ウェーハの製造方法の持つ問題点に鑑み、鋭意研究を行
った結果、一次ポリッシングを終え洗浄乾燥を終えたバ
ルクウェーハを、そのまま乾式のまま連続的に加工を行
なってエピタキシャル成長ウェーハとすることにより、
工程の整合性をよくし高効率の加工が行えかつ品質的に
も優れたものが得られることを見出し、本発明を完成し
たものであり、その目的とするところは効率のよいシリ
コンエピタキシャル成長ウェーハの製造方法を提供する
ことにある。
【0011】
【課題を解決するための手段】上述の目的は、シリコン
エピタキシャル成長ウェーハの製造方法において、プラ
ズマエッチングによる平坦化工程と、エピタキシャル層
成長工程とを連続で行なうことを特徴とするシリコンエ
ピタキシャル成長ウェーハの製造方法にて達成される。
本発明方法にて用いられるプラズマエッチングによる平
坦化工程は、ダウンストリームプラズマエッチング法で
あることが好ましく、また、使用されるガスとしては六
弗化硫黄と水素ガスを含むものが好ましい。更に、前述
の平坦化工程おいては、シリコンウェーハがエッチング
中に200℃以上1200℃以下に加熱されることが好
ましい。
【0012】さらに本発明の他の目的は、真空室内に、
プラズマエッチングによるプラズマ平坦化チャンバー
と、エピタキシャル層成長チャンバーと、ウェーハアラ
イニングチャンバーと、枚葉ロードロックチャンバー
と、ウェーハ搬送ロボットとが収納されていることを特
徴とするシリコンエピタキシャル成長ウェーハの製造装
置にて達成される。
【0013】
【発明の実施の形態】本発明の肝要は、プラズマエッチ
ングによる平坦化工程と、エピタキシャル層成長工程と
を連続で行なうことにある。即ち、本発明の工程では、
インゴット製造から、プレポリッシング後の洗浄・乾燥
までは従来と同じ工程をとるが、その後の工程に係わる
装置は全て単一の真空室の中に収納されており、ウェー
ハの加工については一枚ずつ枚葉式で連続して各製造工
程に投入することができる点にあり、その間ウェーハを
大気中に出すことがない。工程間のウェーハの搬送は前
記真空室中に設置されたウェーハ搬送ロボットによって
行われる。
【0014】上述の両工程間では、ウェーハは真空室の
外に取り出されることなくプラズマエッチング装置から
水素等の熱処理炉に直接移動されるため、大気中の酸
素、水分あるいは塵埃等の汚染物質との接触がなく、よ
って、不純物の吸着や粒子の付着等の好ましからざる現
象を避けることができる。両工程は前述の通り一連の工
程として連続で行われるため、その間に時間を置いてウ
ェーハがストックされる従来の方法とは全く異なってお
り、従って工程間に洗浄、乾燥といった工程を設ける必
要がなく、よって工程省略が行なえるとともに、工程省
略に伴なう製品収率の向上も十分に期待できるものであ
る。
【0015】図1は本発明になるプラズマエッチングに
よる平坦化装置の一例を示すものである。図1に示すよ
うに石英反応管内のプラズマ発生部とウェーハとの距離
を離したダウンストリーム法にすると、電極から発生す
る金属不純物を抑えることができ、また前述のノズルと
ウェーハとの距離が長いため、発生したイオンもウェー
ハ表面にまで到達せず消滅し、従来法で見られたイオン
衝撃による基板のダメージ、即ち結晶構造の乱れの発生
も抑制することができる。実際には、従来法では100
0Å程度の深さまで入りこんでいた結晶構造の乱れを実
質的にダメージなしの状態で加工することができる。従
来のプラズマエッチング法においては、この結晶構造の
乱れた層を除去するために湿式での仕上ポリッシング工
程および洗浄工程が必要であったが、本発明の場合これ
を省略することができる。
【0016】本発明にいうプラズマエッチング手法と
は、大略以下の如きものをいう。すなわち、プラズマ発
生管においてプラズマ励起した特定の原子の反応性ラジ
カル種と固体中の原子との反応によって揮発性分子が形
成され、運び去られることに基づいて固体表面が削られ
る現象を応用したものであって、本発明の場合これをシ
リコンウェーハの表面の加工に応用しようというもので
ある。本発明の場合、プラズマ化するガスを水素を含ん
だ六弗化硫黄ガスとしてこれを反応管中で励起しフッ素
ラジカルを発生させ、これをシリコンウェーハを対象と
してその表面に局部的に照射することでポリッシングに
相当する加工を行なうことをその趣旨とする。就中、本
発明方法においてはプラズマ発生部とウェーハとの距離
を具体的には100mm以上離すことを特徴としたダウ
ンストリーム方式のものを選択的に用いることをその特
徴とするのである。
【0017】プラズマ発生管で発生したフッ素ラジカル
はウェーハ表面表面上のノズル直下近傍に局部的に照射
され、ウェーハ表面の珪素原子と反応し揮発性4弗化珪
素分子を形成し系外に除去される。シリコン表面の削れ
量は、ウェーハとノズルの相対速度に関係し、相対速度
が大きい時は削れ量は小さく、相対速度が小さい場合に
は削れ量は大きい。本発明のプラズマ平坦化はこの現象
を利用し、ウェーハの凸部ではウェーハの操作速度を遅
くし、逆に凹部では速くするという方式でウェーハ全面
を走査し平坦化を行なっている。プラズマ発生管で同時
にイオンが発生するが、本発明の場合発生管とウェーハ
表面の距離を長くとったダウンストリーム方式を採用し
てあるので、発生したイオンはその間に消滅し、ウェー
ハ表面に入射し結晶構造を乱すようなことはない。
【0018】ウェーハ全面を加工するには、ウェーハを
XY軸駆動が可能なステージの上に載置し少しずつ移動
しながら上述の加工を行なうことによりウェーハ全面の
加工が可能となる。ウェーハのX軸、Y軸方向への移動
に際しては、ウェーハ表面の形状を検知し制御コンピュ
ータにフィードバックして、凸部先端の高さに合わせて
ノズルの移動速度を変化させるようにステージを駆動さ
せることが好ましい。プラズマ発生用反応管としては例
えば、石英、アルミナあるいはサファイア製のものを使
用することができる。
【0019】上述の如く、プラズマ化するガスを水素ガ
スを含んだ六弗化硫黄ガスとすることにより、平坦化と
同時に、エッチング反応で生成する反応熱による局所的
水素熱処理が行なわれる。これにより後段の熱処理時間
が大幅に削減できる。この時にウェーハを加熱しておけ
ば、この効果は更に促進される。ウェーハの加熱手段に
ついては特に限定を受けるものではないが、加熱温度に
ついては200℃以上1200℃以下の範囲とすること
が好ましい。ウェーハ温度がこれ以下であると、後段の
加熱処理時間にさほど大きな影響を与えることなく、ま
たこれを超えると実質の熱処理温度、すなわち約115
0℃の温度を超える危険性があるので好ましくない。
【0020】プラズマエッチングにより平坦化を終了し
たウェーハは、まず水素ガス雰囲気下で1150℃まで
昇温し前熱処理を行なう。この前熱処理によりウェーハ
中の不純物や酸化膜が除去され、同時に結晶構造の乱れ
た層も消滅する。次いでトリクロロシランと水素との混
合ガス雰囲気中で1070℃まで昇温しエピタキシャル
層の形成を行なうのであるが、ここにおいてトリクロロ
シランは水素ガスで還元されシリコンエピタキシャル薄
膜がウェーハ表面に形成される。加熱手段については特
に限定を受けるものではないが、短時間での昇温、降温
が要求されることを考慮するとハロゲンランプを使用す
ることが好ましい。
【0021】以下本発明の具体的実施例の一例を図面を
用いて説明するが、これにより特に限定を行なうもので
はない。図1はダウンストリームプラズマエッチングを
用いた本発明方法による平坦化装置の一例を示すもので
ある。シリコンウェーハ1はX軸、Y軸方向への駆動が
可能なステージ2の上に載置されており、それ全体がプ
ラズマ平坦化チャンバーCの中に収納されている。シリ
コンウェーハ1の上部にはプラズマ発生用石英放電管4
の先端ノズル5が設置されている。ステージ2はX軸駆
動モータ3、Y軸駆動モータ3’の作用によりX軸、Y
軸方向への駆動が可能であり、それによりシリコンウェ
ーハ1はX軸、Y軸方向への駆動が可能となる。この駆
動は装置の外部に設置されたXY駆動制御コンピュータ
9によって制御される。プラズマ発生用石英放電管4の
先端ノズル5はプラズマ平坦化チャンバーCの中に収納
されている。石英放電管4の他端はプロセスガス供給ラ
イン8に接続されており、また石英放電管のプラズマ発
生領域6に相当する部分にはマイクロ波電源7が配置さ
れている。
【0022】プラズマ平坦化チャンバーCに接続する真
空ポンプ(図示せず)を稼動した状態で、プロセスガス
である水素ガスを含んだ六弗化硫黄ガスをプロセスガス
供給ライン8より導入し、プラズマ発生装置を稼動して
石英放電管4の中でフッ素ラジカルを発生せしめ、その
先端ノズル5より照射せしめる。シリコンウェーハ1は
ステージ2に接続したX軸駆動モータ3、Y軸駆動モー
タ3’により駆動され、前述の石英放電管4の先端ノズ
ル5より照射されるフッ素ラジカルによりエッチング作
用を受ける。フッ素ラジカルはその下に位置するシリコ
ンウェーハの部分に局部的に作用するが、シリコンウェ
ーハが前述の通りXY軸方向に駆動されるので、それに
よりウェーハ全面が加工される。プラズマ発生領域6と
シリコンウェーハ1の間の距離を100mm以上とする
ことにより、放電管において発生したイオンはその間で
消滅し、ウェーハ表面に入射することはない。このよう
にして得られた平坦化ウェーハをそのままの状態で次の
エピタキシャル層成長工程に送り込めば、両工程が連続
で行なえることとなり、その間洗浄、乾燥の工程を設け
る必要がない。
【0023】図2は本発明になるシリコンウェーハエピ
タキシャル成長ウェーハの製造装置の一例を示す説明図
である。エピタキシャル層成長チャンバーDはゲートバ
ルブ10により遮断され真空ポンプ(図示せず)により
内部を高真空に保つことができるようになっている。ま
た、別に設けたライン(図示せず)よりトリクロロシラ
ンガス及び水素ガスがチャンバー内部に導入できるよう
になっている。チャンバー上部に設けたハロゲンランプ
11により高温加熱が可能である。シリコンウェーハは
ステージ2’上に載置され、このチャンバー内にて平坦
化ウェーハの前処理加熱およびシリコンエピタキシャル
層の形成が行なわれる。
【0024】図3は本発明になるシリコンウェーハエピ
タキシャル成長ウェーハの製造装置における、各工程を
組み合わせの一例を示す構成図である。本図の例におい
てはウェーハのプラズマ平坦化工程とエピタキシャル層
成長工程とを同一真空室内に収納して両工程を連続的に
行なうことを容易にした装置の例である。図面において
真空室F内には、ウェーハ搬送ロボットチャンバーBが
ほぼ中央に置かれ、ウェーハアライニングチャンバーA
と、プラズマエッチングによるプラズマ平坦化チャンバ
ーCと、エピタキシャル層成長チャンバーDと、枚葉ロ
ードロックチャンバーEとが収納されており、チャンバ
ーBとの間は各々ゲートバルブ10にて連結されてい
る。上述の各チャンバーはそれぞれ独立に真空ポンプあ
るいは必要に応じてガス供給ラインが設備されており、
各々独立に制御されるようになっている。また、真空室
とは別個にウェーハ厚さ分布測定装置Gが置かれてい
る。
【0025】一次ポリッシング後のウェーハは、まずウ
ェーハ厚さ分布測定装置GによりTTV(トータル、シ
ックネス、バリエーション)が測定され、枚葉ロードロ
ックチャンバーEを介してウェーハアライニングチャン
バーAに送りこまれオリフラの位置合わせを行なう。次
いでウェーハ搬送ロボットチャンバーBの搬送ロボット
アーム12によりプラズマ平坦化チャンバーCに送り込
まれ、ここでプラズマ平坦化加工が施される。平坦化に
おけるウェーハの走査速度は、ウェーハ厚さ分布測定装
置にて測定したデータに基づいて制御され、極めて精度
の高い平坦度が得られるようになっている。エピタキシ
ャル成長チャンバーDはウェーハ投入前に10-6Tor
r程度まで真空排気される。所定値まで真空度が上がっ
た時点でゲートバルブ10を開けてプラズマ平坦化加工
を施されたウェーハをエピタキシャル成長チャンバー中
のステージ2’上にセットする。ゲートバルブ10を閉
じ、チャンバー内に水素ガスを供給し、大気圧になった
時点で、チャンバー上部に設けたハロゲンランプ11を
点灯し1150℃まで加熱し前熱処理を行なう。その後
水素ガス供給を停止し再度10-6Torr程度まで真空
排気した後、トリクロロシランガスと水素ガスとの混合
ガスを供給し、大気圧になった時点で、再度チャンバー
上部に設けたハロゲンランプ11を点灯し1170℃ま
で加熱してエピタキシャル層を形成する。然る後ガス供
給を停止し、10-6Torr程度まで真空排気してから
ゲートバルブ10を開き、ウェーハ搬送ロボットチャン
バーBを経てエピタキシャル成長ウェーハをロードロッ
クチャンバーEにストックする。
【0026】チャンバーDでのエピタキシャル前熱処理
の目的は前述の通り、不純物や酸化膜の除去および結晶
構造の乱れた層の消失を行なうことにあるのであるが、
本装置においてはプラズマ平坦化工程の後真空室Fから
取り出されることなくそのまま連続して送りこまれるの
であるから、不純物の付着や酸化膜の形成の可能性はほ
とんどない。また本発明の場合ダウンストリーム方式の
プラズマエッチング法を用いるため、結晶構造の乱れも
ほとんど発生することもない。従って、この工程での大
幅な時間短縮が可能である。また、エピタキシャル層成
長を施したウェーハが取り出された後のエピタキシャル
成長チャンバーはすでに真空排気されているので、次の
ウェーハはそのまま投入でき、ここにおいても大幅な時
間短縮が可能である。
【0027】
【実施例】以下、前記構成によるシリコンウェーハエピ
タキシャル成長ウェーハの製造装置を用いてエピタキシ
ャル成長ウェーハの製造の実例について説明するが、特
に限定を行なうものではない。 [実施例]従来のスライス、ラッピング、エッチング、
ポリッシング工程を経て鏡面化された8インチサイズの
シリコンウェーハサンプル25枚をADE社製のウルト
ラゲージ9700を用いてTTV(トータルシックネス
バリエーション)を測定した。測定の終了したものから
一枚ずつ順番に図3の枚葉ロードロックチャンバーEに
投入し、プラズマ平坦化処理を行なった。このプラズマ
平坦化されたウェーハを取り出しTTVを測定した。プ
ラズマ平坦化前のTTVの平均値は1.353μmであ
ったが、プラズマ平坦化処理後には0.233μmにま
で向上していた。
【0028】次に、同様にしてシリコンウェーハサンプ
ルを、前述の一連の手順にて加工を行ないエピタキシャ
ル層を成長せしめ、その表面及び結晶性の測定を行なっ
た。測定結果を表1に示す。表1の結果から明らかな通
り、プラズマ平坦化後に、洗浄等の操作を行なわず、直
接エピタキシャル成長を行なっても良好な膜成長が可能
であることが判った。
【0029】
【表1】
【0030】図4は、従来の工程によるエピタキシャル
成長ウェーハの製造工程と、本発明によるエピタキシャ
ル成長ウェーハの製造工程との工程の違いを模式的に示
した工程図である。この工程図から明らかな通り、工程
の大幅な省略が可能である他、プラズマエッチングによ
る平坦化工程以降は全て乾式で進められ、しかも一つの
大型チャンバーの中に全ての装置が収納され連続での加
工を可能としているため、全体として約25%の時間短
縮につながる。
【0031】
【発明の効果】以上述べた通り、本発明になるエピタキ
シャル成長ウェーハの製造方法および製造装置を用いる
ことにより、従来方法では平坦化が湿式法で行なわれ、
エピタキシャル層成長工程が乾式で行われるため整合性
が悪く、さらにその間に洗浄、乾燥工程等が必要である
ため、効率の面でも経済性の面でも問題点が多かったの
が、平坦化を乾式のプラズマエッチング法で、しかもそ
の間にタイムラグを置かず連続的に行なうため、工程を
省略することが可能となった。しかも、エピタキシャル
前処理に要する時間も大幅に短縮することができた。
【図面の簡単な説明】
【図1】本発明になるエピタキシャル成長ウェーハの製
造方法を構成するダウンストリームプラズマエッチング
を用いたウェーハ平坦化装置の一例を示す図面である。
【図2】本発明になるエピタキシャル成長ウェーハの製
造方法を構成するエピタキシャル成長装置の一例を示す
図面である。
【図3】本発明になるシリコンウェーハエピタキシャル
成長ウェーハの製造装置における、各工程の組み合わせ
の一例を示す構成図である。
【図4】従来法と本発明法のエピタキシャル成長ウェー
ハの製造工程図である。
【符号の説明】
1:シリコンウェーハ、 2、2’:ステージ、 3:
X軸駆動モータ、3’:Y軸駆動モータ、 4:石英反
応管、 5:先端ノズル、6:プラズマ発生領域、
7:マイクロ波電源、8:プロセスガス供給ライン、
9:XY駆動制御コンピュータ、10:ゲートバルブ、
11:ハロゲンランプ、12:ウェーハ搬送ロボット
アーム、A:ウェーハアライニングチャンバー、B:ウ
ェーハ搬送チャンバー、C:プラズマ平坦化チャンバ
ー、D:エピタキシャル層成長チャンバー、E:枚葉ロ
ードロックチャンバー、F:真空室、G:ウェーハ厚さ
分布測定装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大川 真司 群馬県安中市中野谷555番地の1 株式会 社スーパーシリコン研究所内 (72)発明者 阿部 耕三 群馬県安中市中野谷555番地の1 株式会 社スーパーシリコン研究所内 Fターム(参考) 4G077 AA03 BA04 DB05 DB21 EE03 5F004 AA11 BA03 BB14 BB18 BB26 BC06 CA04 CA05 DA18 DA24

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】シリコンエピタキシャル成長ウェーハの製
    造方法において、プラズマエッチングによる平坦化工程
    と、エピタキシャル層成長工程とを連続で行なうことを
    特徴とするシリコンエピタキシャル成長ウェーハの製造
    方法。
  2. 【請求項2】プラズマエッチングによる平坦化工程が、
    ダウンストリームプラズマエッチングであることを特徴
    とする請求項第1項記載のシリコンエピタキシャル成長
    ウェーハの製造方法。
  3. 【請求項3】プラズマエッチングによる平坦化工程おい
    て使用されるガスが六弗化硫黄と水素ガスを含むもので
    あることを特徴とする請求項第1項記載のシリコンエピ
    タキシャル成長ウェーハの製造方法。
  4. 【請求項4】プラズマエッチングによる平坦化工程おい
    て、シリコンウェーハがエッチング中に200℃以上1
    200℃以下に加熱されることを特徴とする請求項第1
    項記載のシリコンエピタキシャル成長ウェーハの製造方
    法。
  5. 【請求項5】真空室内に、プラズマエッチングによるプ
    ラズマ平坦化チャンバーと、エピタキシャル層成長チャ
    ンバーと、ウェーハアライニングチャンバーと、枚葉ロ
    ードロックチャンバーと、ウェーハ搬送ロボットとが収
    納されていることを特徴とするシリコンウェーハエピタ
    キシャル成長ウェーハの製造装置。
JP6037999A 1999-03-08 1999-03-08 シリコンエピタキシャル成長ウェーハ製造方法およびその装置 Pending JP2000256094A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP6037999A JP2000256094A (ja) 1999-03-08 1999-03-08 シリコンエピタキシャル成長ウェーハ製造方法およびその装置
TW89103465A TW524867B (en) 1999-03-08 2000-02-29 A processing method of silicon epitaxial growth wafer and a processing apparatus thereof
EP00104406A EP1035576A3 (en) 1999-03-08 2000-03-02 A processing method of silicon epitaxial growth wafer and a processing apparatus thereof
KR1020000011224A KR100634659B1 (ko) 1999-03-08 2000-03-07 실리콘 에피택셜 성장 웨이퍼 제조방법 및 그 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6037999A JP2000256094A (ja) 1999-03-08 1999-03-08 シリコンエピタキシャル成長ウェーハ製造方法およびその装置

Publications (1)

Publication Number Publication Date
JP2000256094A true JP2000256094A (ja) 2000-09-19

Family

ID=13140461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6037999A Pending JP2000256094A (ja) 1999-03-08 1999-03-08 シリコンエピタキシャル成長ウェーハ製造方法およびその装置

Country Status (4)

Country Link
EP (1) EP1035576A3 (ja)
JP (1) JP2000256094A (ja)
KR (1) KR100634659B1 (ja)
TW (1) TW524867B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405536C (zh) * 2004-11-01 2008-07-23 东京毅力科创株式会社 基板处理***
JP2010171330A (ja) * 2009-01-26 2010-08-05 Sumco Techxiv株式会社 エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451217B1 (en) 1998-06-09 2002-09-17 Speedfam-Ipec Co., Ltd. Wafer etching method
KR20000076861A (ko) * 1999-05-12 2000-12-26 호리이케야스히로 웨이퍼 에칭방법
WO2002052643A2 (en) * 2000-12-27 2002-07-04 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP4906018B2 (ja) * 2001-03-12 2012-03-28 株式会社半導体エネルギー研究所 成膜方法、発光装置の作製方法及び成膜装置
JP4078813B2 (ja) 2001-06-12 2008-04-23 ソニー株式会社 成膜装置および成膜方法
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
KR102014876B1 (ko) * 2011-07-08 2019-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN107331610A (zh) * 2016-04-28 2017-11-07 上海新昇半导体科技有限公司 提高硅晶片外延层表面平整度的方法
KR102145276B1 (ko) * 2016-07-22 2020-08-18 어플라이드 머티어리얼스, 인코포레이티드 에피 균일성 조정을 개선하기 위한 가열 변조기
CN111876752A (zh) * 2020-08-03 2020-11-03 中国科学院长春光学精密机械与物理研究所 一种mocvd装置及半导体材料生产设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
JPS6114726A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体基板の処理方法
JPH01172295A (ja) * 1987-12-28 1989-07-07 Toa Nenryo Kogyo Kk エピタキシャル成長によるシリコン結晶薄膜の製造方法
GB2258783A (en) * 1991-08-14 1993-02-17 Dataproducts Corp Colour printer data signals with undercolour removal
US5336355A (en) * 1991-12-13 1994-08-09 Hughes Aircraft Company Methods and apparatus for confinement of a plasma etch region for precision shaping of surfaces of substances and films
JP2911079B2 (ja) * 1992-12-17 1999-06-23 シャープ株式会社 化合物半導体ウェハのエッチング方法
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US5849367A (en) * 1996-12-11 1998-12-15 Texas Instruments Incorporated Elemental titanium-free liner and fabrication process for inter-metal connections
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JPH10284512A (ja) * 1997-04-02 1998-10-23 Japan Energy Corp Ii−vi族化合物半導体単結晶ウェハの製造方法およびii−vi族化合物半導体単結晶ウェハ
JP2000040305A (ja) * 1998-07-21 2000-02-08 Fujitsu Ltd 記録媒体及び記憶装置
KR20040048019A (ko) * 2002-12-02 2004-06-07 주성엔지니어링(주) 실리콘 에피텍셜층 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100405536C (zh) * 2004-11-01 2008-07-23 东京毅力科创株式会社 基板处理***
JP2010171330A (ja) * 2009-01-26 2010-08-05 Sumco Techxiv株式会社 エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ

Also Published As

Publication number Publication date
KR100634659B1 (ko) 2006-10-16
EP1035576A2 (en) 2000-09-13
KR20000062767A (ko) 2000-10-25
EP1035576A3 (en) 2001-01-24
TW524867B (en) 2003-03-21

Similar Documents

Publication Publication Date Title
KR100857751B1 (ko) SiC 모니터 웨이퍼의 제조방법
US6852012B2 (en) Cluster tool systems and methods for in fab wafer processing
US6861360B2 (en) Double-sided polishing process for producing a multiplicity of silicon semiconductor wafers
KR101101480B1 (ko) 에피택셜 코팅 실리콘 웨이퍼의 제조 방법
US7776719B2 (en) Method for manufacturing bonded wafer
JP2001244240A (ja) 半導体ウエハの製造方法
KR20070033888A (ko) 에피택셜 코팅된 실리콘 웨이퍼 및 그의 제조 방법
JP2000186000A (ja) シリコンウェーハ加工方法およびその装置
JP2000256094A (ja) シリコンエピタキシャル成長ウェーハ製造方法およびその装置
US6150762A (en) Method of manufacturing cathode for plasma etching apparatus using chemical surface treatment with potassium hydroxide (KOH), and cathode manufactured thereby
US8420550B2 (en) Method for cleaning backside etch during manufacture of integrated circuits
KR19990087978A (ko) 매우평탄한실리콘반도체웨이퍼및반도체웨이퍼의제조방법
JPH05218053A (ja) 半導体基材の加工方法
JP4558431B2 (ja) 半導体製造装置のクリーニング方法
EP0968081A1 (en) Flattening process for bonded semiconductor substrates
JP2002329690A (ja) 半導体ウェーハの製造方法
US5868853A (en) Integrated film etching/chamber cleaning process
JP2001044154A (ja) 半導体ウェーハの製造方法
JPH1116844A (ja) エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ
JPS6442823A (en) Flattening of semiconductor device surface
JP2000174004A (ja) プラズマエッチングの方法およびその装置
JPH0239523A (ja) 半導体基板への成膜方法
CN110648909B (zh) 回磨方法、衬底晶片以及电子器件
JPS63111630A (ja) 半導体装置の製造方法
KR20230125760A (ko) 에피택셜 웨이퍼들을 생산하기 위한 시스템들 및 방법들

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060307

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20080606

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20080617

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20081111

Free format text: JAPANESE INTERMEDIATE CODE: A02