JP2000215793A

JP2000215793A - 電界放出型冷陰極及びその製造方法

Info

Publication number: JP2000215793A
Application number: JP1354599A
Authority: JP
Inventors: Hiroshi Oki; 博大木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1999-01-21
Filing date: 1999-01-21
Publication date: 2000-08-04

Abstract

(57)【要約】【課題】ＣＭＯＳ等のトランジスタからなる周辺回
路、放出した電子ビームを集束するための集束電極を配
設可能にすると共に、高耐圧なカソード配線を具備した
ＸＹアドレス可能とする。【解決手段】シリコン基板１の凸部に電子放出領域を
形成し、凹部に周辺回路領域を形成する。電子放出領域
においては、カソード１９の先端部周囲を取り囲むよう
に、シリコン基板１にゲート絶縁層１０、ゲート電極１
４が形成され、ゲート電極１４の上層には層間絶縁層２
１、集束電極４３が形成されている。一方、周辺回路領
域（凹部）においては、ＭＯＳトランジスタがロコス６
で素子分離され、ゲート電極１７及びソース及びドレイ
ン１８に対して、層間絶縁層２１上に引き出し配線４
１，４０が設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板の凸部に電子
放出領域、凹部に周辺回路領域を設けると共に、集束電
極及び信頼性の高いカソード配線を配設することによ
り、簡便に、且つ低コストに製造可能な電界放出型冷陰
極及びその製造方法を提供する。

【０００２】

【従来の技術】電子放出源として用いられる電子放出素
子は、超高速マイクロ波素子、平面型画像表示素子など
への応用が進められている。従来、電子放出源として、
熱陰極型の電子放出素子が数多く用いられてきた。しか
し、熱陰極型電子放出素子は、加熱によるエネルギーロ
スが大きいこと、陰極先端の消耗・汚染が激しい等の問
題があった。そこで、近年、冷陰極型の電子放出素子が
提案された。この中でも、鋭利な先端を有する円錐状の
エミッタと、そのエミッタの近傍に形成されたゲート層
からなる電界効果型冷陰極を用いた電子放出素子は、最
近盛んに研究が行われている。

【０００３】特許第２７２８８１３号公報には上記電界
放出型冷陰極が開示されており、図１２はこの電界放出
型冷陰極の製造工程を示す説明図である。この電界放出
型冷陰極は、基板１１１上に突起状の電子放出部の先端
（カソード先端１１０）を取り囲むように、ゲート絶縁
膜１１２及びゲート電極１１３が順次形成されている。
このようなカソード先端部１１０の上部にアノード電極
を配置し、カソード１１０とゲート電極１１３、カソー
ド１１０とアノード電極間に電圧を印加する。鋭利な先
端を有するカソード先端部１１０にカソードとゲート間
の電界が集中し、トンネル現象により電子が真空中に引
き出される。

【０００４】しかし、上述の電界効果型冷陰極は、熱酸
化マスク１１４ａで覆うことによる等方性エッチングを
用いるため、横方向の加工精度があまり高くなく、カソ
ード先端の鋭利さとゲート電極に対するカソード先端の
相対位置の制御を同時に行わなければならなかった。ま
た、ゲート電極１１３の回転斜め蒸着、及びキャップ除
去及びカソード先端１１０の露出のためのリフトオフは
低スループット、ダスト発生等の問題があった。

【０００５】これらの問題を解決するために、本願出願
人は特願平９−２５２４４４号を提案した。図１３は、
この電界放出型冷陰極の製造工程を示す説明図である。
この電界放出型冷陰極は、シリコン基板１２０の表面を
熱酸化して、マスク１２１下方部分以外を酸化シリコン
１２２とし、前記酸化シリコン１２２をエッチング除去
して、カソードを形成する凸部１２３を形成する（図１
３（ａ）〜（ｆ））。したがって、凸部の水平方向の寸
法をマスク形状で制御し、垂直方向の寸法を熱酸化で制
御することができるので、従来の等方性エッチングに比
較して加工精度を向上できる。また、ゲート電極の回転
斜め蒸着をせず、リフトオフ等の工程を用いずにゲート
絶縁膜１２４となる酸化シリコン上にゲート電極１２５
を形成し、シリコンの凸部分以外を被覆する被覆層１２
６を形成するので、蒸着時間や蒸着後の冷却時間がかか
らない（図１３（ｇ）〜（ｉ））。また、前記被覆層１
２６をマスクとして前記露出されたゲート電極１２５を
エッチング除去し、前記カソード上に存在する酸化シリ
コンを除去して電子放出部を露出するので、蒸着物質の
ダストが付着してカソードとゲート電極がショートする
などの不具合も発生しない（図１３（ｊ）〜（ｌ））。
したがって、製造される素子構造の安定性、再現性の点
で有利であると共に、歩留まりが高く、低コストで製造
できる点で利点がある。

【０００６】

【発明が解決しようとする課題】しかしながら、特願平
９−２５２４４４号の電界放出型冷陰極は、上記利点は
有しているものの、冷陰極を駆動するためのＣＭＯＳ等
のトランジスタを同時に形成することが難しく、別工程
で形成した駆動回路を接続する必要がある。また、集束
電極を形成していないため、放出された電子ビームが発
散しやすい。また、カソードはＰＮ接合で基板と電気的
に絶縁することが可能であるものの、耐圧の点では不十
分であり、配線が交差するＸＹアドレスを必要とする素
子、例えば平面型画像表示素子の適用に対して不利であ
った。

【０００７】本発明の目的は、ＣＭＯＳ等のトランジス
タからなる周辺回路、放出した電子ビームを集束するた
めの集束電極を配設可能にすると共に、高耐圧なカソー
ド配線を具備したＸＹアドレス可能な電界放出型冷陰極
及びその製造方法を提供する。

【０００８】

【課題を解決するための手段】請求項１の発明は、電子
を放出する突起状のカソードと、前記カソードから電子
を引き出すためのゲート電極と、前記カソードと前記ゲ
ート電極とを絶縁するためのゲート絶縁膜とから構成さ
れる電界放出型冷陰極である。そして、凸部及び凹部を
形成した基板を備え、前記凸部に前記カソード、ゲート
電極及びゲート絶縁膜を有する電子放出領域を形成し、
前記凹部に該電子放出領域の各部を駆動するための回路
を有する周辺回路領域を形成し、さらに少なくとも前記
電子放出領域には前記カソード及び前記ゲート電極に駆
動電圧を供給する配線をそれぞれ形成したことを特徴と
する。

【０００９】請求項２の発明は、請求項１記載の電界放
出型冷陰極であって、前記ゲート電極が不純物を導入し
たシリコンから形成されていることを特徴とする。

【００１０】請求項３の発明は、請求項１又は２記載の
電界放出型冷陰極であって、前記ゲート電極の抵抗が局
所的に変化していることを特徴とする。

【００１１】請求項４の発明は、請求項１ないし３のい
ずれかに記載の電界放出型冷陰極であって、前記カソー
ド配線が不純物を導入したシリコン基板から形成される
ことを特徴とする。

【００１２】請求項５の発明は、請求項１ないし４のい
ずれかに記載の電界放出型冷陰極であって、前記カソー
ドの基部が絶縁層によって互いに電気的に絶縁された複
数部分に分離され、それぞれの部分がカソード配線を形
成していることを特徴とする。

【００１３】請求項６の発明は、請求項１ないし５のい
ずれかに記載の電界放出型冷陰極であって、前記基板の
構造が順に上部シリコンと、酸化シリコンと、下部シリ
コンから形成されていることを特徴とする。

【００１４】請求項７の発明は、請求項１記載の構造を
有する電界放出型冷陰極の製造方法において、基板に対
して凸部と凹部を形成する工程と、第１の熱酸化マスク
となる材料を堆積する工程と、前記凸部のカソード形成
部及び凹部の周辺回路形成部に第１の熱酸化マスクを形
成する工程と、前記カソード形成部にコーン形状のカソ
ード基体を形成し、且つ周辺回路領域に素子分離領域を
形成するために第１の熱酸化マスク下以外の部分を熱酸
化する工程と、前記周辺回路領域にレジストをマスク
し、前記電子放出領域の前記熱酸化物を除去する工程
と、前記レジストマスクを除去する工程と、前記電子放
出領域に第１のゲート絶縁膜を形成し、突起状のカソー
ドを形成するための熱酸化を行う工程と、前記電子放出
領域及び前記周辺回路領域の前記第１の熱酸化マスクを
除去する工程と、前記周辺回路領域に第２のゲート絶縁
膜を形成する工程と、基板表面にゲート電極材料を堆積
する工程と、前記電子放出領域の第１のゲート電極及び
その配線、及び前記周辺回路領域の第２のゲート電極及
びその配線を形成する工程と、第１及び第２のゲート電
極、及び前記周辺回路領域の拡散層に不純物を導入する
工程と、前記第１及び第２のゲート電極、及び前記拡散
層に導入した不純物を活性化する工程と、層間絶縁膜を
堆積する工程と、前記層間絶縁膜を除去して第１のゲー
ト電極及びその配線を露出する工程と、前記電子放出領
域のカソード及び第１のゲート電極、及び前記周辺回路
領域の第２のゲート電極及び拡散層にコンタクトを形成
する工程と、前記コンタクトに配線材料を埋め込む工程
と、基板表面に集束電極、及び前記電子放出領域及び周
辺回路領域の配線を形成する工程と、前記電子放出領域
の突起状のカソード上部のゲート電極材料を除去する工
程と、前記電子放出領域のカソード形成部のみを窓開け
し、前記突起状のカソードを露出する工程と、を含むこ
とを特徴とする。

【００１５】請求項８の発明は、請求項６記載の構造を
有する電界放出型冷陰極の製造方法において、基板に対
して凸部と凹部を形成する工程と、第１の熱酸化マスク
となる材料を堆積する工程と、前記凸部のカソード形成
部及び凹部の周辺回路形成部に第１の熱酸化マスクを形
成する工程と、前記カソード形成部にコーン形状のカソ
ード基体を形成し、且つ周辺回路領域に基板の酸化シリ
コンに到達する素子分離領域を形成するために熱酸化マ
スク下以外の部分を熱酸化する工程と、前記周辺回路領
域に第１のレジストマスクを形成し、前記電子放出領域
の前記熱酸化物を除去する工程と、前記レジストマスク
を除去する工程と、基板表面に第２の熱酸化マスクとな
る材料を堆積する工程と、前記電子放出領域を素子分離
するための第２のレジストマスクを形成する工程と、前
記第２のレジストマスクで覆われていない第２の熱酸化
マスクを選択的に除去する工程と、前記第２のレジスト
マスクと第２の熱酸化マスクを除去する工程と、前記電
子放出領域に第１のゲート絶縁膜を形成し、突起状のカ
ソードを形成するための熱酸化を行う工程と、前記電子
放出領域及び前記周辺回路領域の前記第１の熱酸化マス
クを除去する工程と、前記周辺回路領域に第２のゲート
絶縁膜を形成する工程と、基板表面にゲート電極材料を
堆積する工程と、前記電子放出領域の第１のゲート電極
及びその配線、及び前記周辺回路領域の第２のゲート電
極及びその配線を形成する工程と、第１及び第２のゲー
ト電極、及び前記周辺回路領域の拡散層に不純物を導入
する工程と、前記第１及び第２のゲート電極、及び前記
拡散層に導入した不純物を活性化する工程と、層間絶縁
膜を堆積する工程と、前記層間絶縁膜を除去して第１の
ゲート電極及びその配線を露出する工程と、前記電子放
出領域のカソード及び第１のゲート電極、及び前記周辺
回路領域の第２のゲート電極及び拡散層にコンタクトを
形成する工程と、前記コンタクトに配線材料を埋め込む
工程と、基板表面に集束電極、及び前記電子放出領域及
び周辺回路領域の配線を形成する工程と、前記電子放出
領域の突起状のカソード上部のゲート電極材料を除去す
る工程と、前記電子放出領域のカソード形成部のみを窓
開けし、前記突起状のカソードを露出する工程と、を含
むことを特徴とする。

【００１６】請求項９の発明は、請求項７又は８記載の
電界放出型冷陰極の製造方法であって、前記基板として
ＳＯＩ(Silicon on Insulator)基板を用いることを特徴
とする。

【００１７】請求項１０の発明は、請求項８記載の電界
型冷陰極の製造方法であって、前記基板に注入マスクを
形成し、酸素とイオン注入する工程と、前記基板をアニ
ールして基板内部に局所的に基板酸化シリコンを形成す
る工程とを含むによってなされることを特徴とする。

【００１８】請求項１１の発明は、請求項７ないし１０
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、前記第１の熱酸化マスクが窒化シリコンで形成され
ることを特徴とする請求項７ないし１０のいずれかに記
載の電界放出型冷陰極の製造方法。

【００１９】請求項１２の発明は、請求項８記載の電界
放出型冷陰極の製造方法であって、前記第２の熱酸化マ
スクが窒化シリコンで形成されることを特徴とする。

【００２０】請求項１３の発明は、請求項８又は１１記
載の電界放出型冷陰極の製造方法であって、前記第２の
熱酸化マスクの形成がＣＶＤ法で行うことを特徴とす
る。

【００２１】請求項１４の発明は、請求項７ないし１３
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、前記第１の熱酸化マスクを形成後、さらに熱酸化マ
スクとなる材料を堆積する工程と、該熱酸化マスクをエ
ッチバックする工程と、基板をリセスエッチングする工
程と、さらに含むことを特徴とする。

【００２２】請求項１５の発明は、請求項７ないし１４
記載の電界放出型冷陰極の製造方法であって、前記突起
状のカソードに不純物を導入する工程をさらに含むこと
を特徴とする。

【００２３】請求項１６の発明は、請求項７ないし１５
記載の電界放出型冷陰極の製造方法であって、前記突起
状のカソード以外をレジストで覆う工程と、前記突起状
のカソードに低仕事関数材料を被覆する工程と、前記レ
ジストと該レジスト表面に被覆された低仕事関数材料を
除去する工程を含むことを特徴とする。

【００２４】請求項１７の発明は、請求項７ないし１６
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、電子ビームを集束するための集束電極と、カソード
配線と電気的に接続した引き出し配線と、ゲート電極と
電気的に接続した引き出し配線と、前記周辺回路領域の
トランジスタを電気的に接続した引き出し配線を同一工
程で形成することを特徴とする。

【００２５】請求項１８の発明は、請求項７ないし１７
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、前記ゲート電極の堆積材料が多結晶シリコンである
ことを特徴とする。

【００２６】請求項１９の発明は、請求項７ないし１８
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、前記ゲート電極の堆積材料が不純物を導入したシリ
コンであることを特徴とする。

【００２７】請求項２０の発明は、請求項１５ないし１
９のいずれかに記載の電界放出型冷陰極の製造方法であ
って、前記ゲート電極の堆積後、高融点金属材料のシリ
サイド形成を行うことを特徴とする。

【００２８】請求項２１の発明は、請求項７ないし２０
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、前記層間絶縁膜堆積工程でＢＰＳＧを堆積し、アニ
ール工程でリフローすることを特徴とする。

【００２９】請求項２２の発明は、請求項７ないし２１
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、前記層間絶縁膜の堆積後、ＣＭＰ法で研磨すること
を特徴とする。

【００３０】請求項２３の発明は、請求項７ないし２２
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、前記コンタクトがラウンドエッチング工程を含むこ
とを特徴とする。

【００３１】請求項２４の発明は、請求項７ないし２３
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、前記コンタクトが金属を埋め込んで形成されるプラ
グ工程を含むことを特徴とする。

【００３２】請求項２５の発明は、請求項７ないし２４
のいずれかに記載の電界放出型冷陰極の製造方法であっ
て、前記電子放出領域のカソード形成部のみを窓開けす
るマスクがフォトレジストであり、前記低仕事関数材料
の被覆がスパッタ法で行われることを特徴とする。

【００３３】請求項２６の発明は、請求項１ないし６の
いずれかの構造を有する電界放出型冷陰極から電子を放
出するバックプレートと、該電子を受けて発光するフェ
イスプレートとを有することを特徴とする平面型画像表
示装置である。

【００３４】請求項２７の発明は、請求項７ないし２５
のいずれかの製造方法により製造された電界放出型冷陰
極から電子を放出するバックプレートと、該電子を受け
て発光するフェイスプレートとを有することを特徴とす
る平面型画像表示装置である。

【００３５】

【発明の実施の形態】以下、本発明による実施の形態に
ついて、図面を参照して説明する。

【００３６】＜第１実施形態＞図１は、本発明の第１の
実施形態の電界放出型冷陰極の断面斜視図であり、図２
は断面図である。この電界放出型冷陰極は、半導体であ
るシリコン基板１の上に形成されている。このシリコン
基板１の一部をエッチングして凹部を形成し、他の部分
を凸部とする。この凹部を周辺回路領域として、冷陰極
を駆動するドライバーからなる周辺回路を形成する。ま
た凸部を電子放出領域として、カソードやゲート電極な
どからなる電子放出部分を形成する。このような凸部と
凹部を形成することにより、電子放出領域と周辺回路領
域を同一シリコン基板上に同時に形成することが可能と
なる。この製造工程については、後述する。

【００３７】以下に、この電子放出型冷陰極の構造につ
いて説明する。電子放出領域（凸部）においては、シリ
コン基板１にシリコンの突起を形成し、そこに不純物を
導入し、低仕事関数材料３５を被覆して、カソード１９
が形成されている。このようなカソード１９の先端部周
囲を取り囲むように、シリコン基板１にゲート絶縁層１
０、ゲート電極１４が形成され、ゲート電極１４の上層
には層間絶縁層２１、集束電極４３が形成されている。
ゲート電極１４を多結晶シリコンで形成し、イオン注入
法で不純物導入すれば、局所的に抵抗値を可変でき、ゲ
ート抵抗を挿入した電流制限機構を電界放出型冷陰極に
付与できる。

【００３８】さらに電子放出領域においては、カソード
１９に駆動電圧を印加するためのカソード配線２０が形
成されている。ゲート電極１４も周辺回路から駆動電圧
が印加されるよう配線される。このゲート電極１４及び
カソード配線２０に対して電気的に接続する引き出し配
線４２，４４が表面に設けられ、外部とのアクセスを可
能としている。

【００３９】一方、周辺回路領域（凹部）においては、
用いられる回路設計に対応したＭＯＳトランジスタが配
設されている。このＭＯＳトランジスタはロコス６で素
子分離され、ゲート電極１７及びソース及びドレイン１
８に対して、層間絶縁層２１上に引き出し配線４１，４
０が設けられて、所望のロジック回路、メモリ回路等を
形成することが可能となる。

【００４０】図３〜図５の（ａ）〜（ｔ）の工程断面図
を用いて、このような電界放出型冷陰極の製造方法につ
いて説明する。まず、シリコン基板１の電子放出領域を
レジスト２でマスクし、周辺回路領域のシリコンをエッ
チングし、シリコン基板１に凸部１ａと凹部１ｂを形成
する。このシリコンエッチングは等方性、異方性エッチ
ングのどちらでも構わない。後工程でのゲート電極の段
差部分での被覆性を考慮に入れれば、等方性エッチング
で穏やかな段差を形成することが好ましい。そこで、図
３（ａ）のように、本実施形態においては、通常条件の
シリコン等方性ドライエッチングを用いて、シリコン基
板１を５０００Åエッチングした。

【００４１】次に、電子放出領域及び周辺回路領域に熱
酸化マスクを形成する。熱酸化マスクとしては、シリコ
ン半導体プロセスで通常用いられている窒化シリコンが
好ましい。堆積方法としては、この熱酸化マスク形成に
関しては、特に限定するような方法はない。本実施形態
においては、１２００Åの窒化シリコンをＣＶＤ法で堆
積した。引き続き、通常のフォト工程、エッチング工程
で所望のパターニングを行い、図３（ｂ）のような熱酸
化マスク３，４，５を形成した。電子放出領域において
は、カソード形成部分（熱酸化マスク４の部分）及びカ
ソード電極配線部分（熱酸化マスク５の部分）を残し、
一方、周辺回路部分においては、ＭＯＳトランジスタの
拡散層形成部分（熱酸化マスク３の部分）に窒化シリコ
ンを残して熱酸化マスクとした。

【００４２】また、上述のように形成した熱酸化マスク
をパッド酸化（２００Å）し、更に窒化シリコン（１２
００Å）を堆積し、エッチバックすることで、サイドウ
ォール付窒化シリコンの酸化マスクを形成する。このこ
とにより、微細パターンのカソードでアスペクト比の高
いコーン形状が得られる。

【００４３】次に、電子放出領域のカソード基体の形成
及び周辺回路領域の素子分離を形成する。まず、図３
（ｂ）の窒化シリコンをマスクとして、さらに熱酸化す
る。図３（ｃ）のように、通常のウエット酸化で５００
０Åの熱酸化膜７を設ける。次に、電子放出領域の熱酸
化膜７を除去し、カソード基体となるコーン形状９を形
成した。このとき、図３（ｄ）のように、周辺回路領域
をレジスト８でマスクし、等方性ドライエッチングで熱
酸化膜７を除去した。

【００４４】次に、電子放出領域のゲート絶縁層１０を
形成すると共に、カソード１９の先端を先鋭化する。す
なわち、図３（ｄ）のレジスト８を剥離し、４０００Å
熱酸化することにより、図３（ｅ）に示すような第１の
ゲート絶縁層１０を形成した。次に、電子放出領域及び
周辺回路領域の熱酸化マスク３，４，５を除去し、シリ
コン表面１１，１２を露出する。図３（ｆ）のように、
リン酸ボイル（１２０℃、２時間）することで、表面に
ある窒化シリコンをすべて除去した。

【００４５】次に、周辺回路領域の第２のゲート絶縁層
１３を形成する。図３（ｆ）に示すように、露出したシ
リコン表面を１００Å熱酸化することにより、図３
（ｇ）に示すような第２のゲート絶縁層１３を形成し
た。次に、ゲート電極１４を堆積する。ゲート電極材料
として、加工性の点で多結晶シリコンが好ましい。多結
晶シリコンをゲート電極１４として用いると、後述する
図４（ｊ）で不純物濃度が可変可能になり、ゲート電極
１４に抵抗を挿入した電流制限機構が付与できる。ま
た、このような電流制限機構を必要としない場合は、あ
らかじめ不純物を導入したドープドシリコンの堆積を行
う。

【００４６】ゲート電極１４の堆積法としては、カソー
ド基体のコーン形状を被覆性良く堆積するという点で、
ＣＶＤ法が好ましい。図３（ｈ）においては、ノンドー
プ多結晶シリコンをＣＶＤ法で１５００Å堆積し、ゲー
ト電極１４を形成した。このようなゲート電極１４の配
線が長い場合、堆積した多結晶シリコンに対しＴｉ、Ｃ
ｏ、Ｎｉ、Ｗ等の高融点金属のシリサイドを形成するこ
とが好ましい。このようなシリサイドの形成は、通常の
シリコン半導体プロセスで用いられているサリサイド工
程を利用すれば良い。

【００４７】次に、電子放出領域のカソードコンタクト
部分の露出、周辺回路領域のトランジスタのゲート電極
１４の形成を行う。図４（ｉ）のように、電子放出領域
のゲート電極部分１４及び周辺回路領域のトランジスタ
のゲート電極部分１７を、それぞれレジスト１５，１６
でマスクし、多結晶シリコンエッチングを行った。この
多結晶シリコンエッチングは通常のＬＳＩのエッチング
条件を用いてよい。

【００４８】次に、レジスト１５，１６を除去した後、
図４（ｊ）に示すように、電子放出領域のゲート電極１
４及びカソード配線コンタクト部２０への不純物の導
入、及び周辺回路領域のトランジスタのゲート電極１７
及び拡散層１８への不純物の導入を行う。不純物の導入
法としては、イオン注入法が好ましく、本実施形態にお
いては、注入エネルギー：５０ＫｅＶ、注入量：３×１
０¹⁵ｃｍ^-2で⁷⁵Ａｓ⁺をイオン注入した。イオン種に関
しては、³¹Ｐ⁺でも構わず、そのイオン注入条件は堆積
した多結晶シリコンの膜厚等で決定されるべきである。
イオン注入後、不純物の活性化のための、アニール（炉
アニール、８５０℃、３０分）を行った。シリコン基板
１としてＰ型シリコン基板を用いれば、電子放出領域の
カソード配線２０はＰＮ接合でシリコン基板と電気的に
絶縁でき、周辺回路領域のＭＯＳトランジスタはＮチャ
ンネルとなる。ＰチャンネルのＭＯＳトランジスタの形
成は、Ｎウェルを高エネルギー注入機（³¹Ｐ⁺イオン注
入）で形成後、Ｐチャンネル形成領域に対して⁴⁹ＢＦ₂ ⁺
を４０ｋｅＶ、２×１０¹⁵ｃｍ^-2程度のイオン注入で行
う。

【００４９】また、上述のイオン注入による不純物の導
入過程において、マスクを用いて電子放出領域のゲート
電極部分１４のレジスト１６を完全には除去せずに一部
を残して不純物を導入する実験も行った。レジスト１６
を残した領域の多結晶シリコン中にはイオン注入が行わ
れず、ゲート電極１４に局所的に高抵抗な部分が形成さ
れるため、ゲート電極１４に抵抗を挿入した電流制限機
構を付与することのできることが確認された。この実験
においては、多結晶シリコンの一部にイオン注入が行わ
れないようにして高抵抗な部分を形成したが、高抵抗な
部分を形成する方法としてはこれに限らず、多結晶シリ
コン中の不純物に濃度変化を与えることにより、ゲート
電極１４の抵抗が局所的に変化するような方法であれ
ば、どのような方法でも用い得ることは言うまでもな
い。

【００５０】次に、図４（ｋ）のように、層間絶縁膜２
１を堆積する。層間絶縁膜２１としては、Ｏ₃−ＴＥＯ
Ｓ、Ｐ−ＴＥＯＳ等種々の酸化シリコンの堆積が考えら
れる。また、スパッタリングと堆積を交互に行えるＥＣ
Ｒ−ＣＶＤ法も好ましい。一方、ＢＰＳＧ、ＳＯＧ等の
堆積でも問題はない。本実施形態においては、Ｐ−ＴＥ
ＯＳを１１５００Å堆積した。

【００５１】次に、図４（ｌ）に示すように、層間絶縁
膜２１を除去し、電子放出領域のゲート電極１４を露出
する。層間絶縁膜２１の除去方法としては、加工精度、
平坦化の点でＣＭＰ法による研磨が好ましい。ＣＭＰ法
で層間絶縁膜２１を５０００Å研磨し、ゲート電極１４
を露出した。一方、層間絶縁膜２１として、ＢＰＳＧを
堆積した場合、リフローのためのアニール（８５０℃、
３０分）を行い、エッチバックすることで、ゲート電極
１４を露出しても構わない。しかし、制御性の点で注意
が必要であることと、製造工程トータルでの熱履歴を考
慮したアニール条件の設定が必要である。

【００５２】次に、図４（ｍ）のように、電子放出領域
のカソード配線２０及びゲート電極１４、及び周辺回路
領域のＭＯＳトランジスタの拡散層１８及びゲート電極
１７に対するコンタクトを形成する。このようなコンタ
クト部分を窓開けしたレジスト２３のパターニング後、
ドライエッチングでコンタクトを形成する。電子放出領
域の層間絶縁膜２１ａは１５００Å程度、周辺回路領域
の層間絶縁膜２１ｂは６５００Å程度であり、ドライエ
ッチングの際のシリコンに対する選択比は５０以上を必
要とする。ドライエッチングでのコンタクト形成後、ウ
エットエッチングでコンタクト上部にラウンドを形成す
ることが好ましい。このようなラウンドを形成したコン
タクトを用いると、次工程での配線材料の埋め込みが容
易になり、簡便で低コストな電界放出型冷陰極の製造が
可能になるからである。

【００５３】次に、図４（ｎ）のように、コンタクトを
埋め込むための配線材料２９を堆積する。本実施形態に
おいては、Ａｌ−Ｓｉ−Ｃｕをスパッタ法で堆積した。
例えば、コンタクトが０．５μｍ以下である場合、Ａｌ
−Ｓｉ−Ｃｕをコンタクト埋め込み、及び配線材料とし
て用いることは難しい。この場合、プラグ工程を採用す
ることが好ましい。このプラグ工程は、Ｗ等をＣＶＤ法
で堆積し、エッチバックすることで、形成可能である。
その後、配線材料を堆積すればよい。プラグ工程を採用
するか、どうかは当業者が電界放出型冷陰極の設計を基
に判断できるものである。

【００５４】次に、配線材料２９をパターニングする。
図４（ｏ）のように、所望の形状のフォトマスクでレジ
スト３０を形成し、配線材料２９をドライエッチングし
た。次に、電子放出領域のカソード先端部分のゲート電
極１４を除去する。図４（ｐ）のように、図４（ｏ）で
形成したレジスト３０をエッチングマスクとし、ドライ
エッチングした。このエッチング量はカソード１９の先
端とゲート電極１４が同一の高さになるように決定され
るべきであり、本実施形態においては、２０００Å相当
のゲート電極１４をエッチングした。

【００５５】次に、図５（ｑ）のように、カソード１９
の先端周辺のゲート絶縁層１０を除去し、カソード先端
を露出する。そのために、電子放出領域のカソード部分
のみを窓開けしたレジスト３３を形成する。レジスト３
３のカソード側のエッジは図４（ｐ）における集束電極
４３に相当する配線材料とその下層に突き出した層間絶
縁層１０の間にアライメントすることが好ましい。これ
を考慮に入れ、集束電極４３を設計すべきであると共
に、アライメント精度に関しても注意が必要である。カ
ソード先端周辺のゲート絶縁層１０の除去は、カソード
１９の先端のダメージ低減のため、ウエットエッチング
を採用することが好ましい。本実施形態においては、バ
ファードフッ酸（ＢＨＦ）で所定量エッチング除去し
た。

【００５６】次に、カソード先端に不純物を導入し、低
抵抗化する。不純物の導入は、図５（ｑ）で形成したレ
ジスト３３を注入マスクとして行う。このカソード先端
への不純物の導入は、電界放出型冷陰極の所望する特
性、基板種を考慮に入れ決定すべきであり、必要としな
い場合、この工程は省略できる。本実施形態において
は、図５（ｒ）のように、注入エネルギー：１２０Ｋｅ
Ｖ、注入量：５×１０¹⁵ｃｍ^-2で³¹Ｐ⁺をイオン注入
し、カソード先端３４をＮ⁺層にした。

【００５７】次に、低仕事関数材料をカソード先端に被
覆する。低仕事関数材料の被覆は、図５（ｑ）で形成し
たレジスト３３を注入マスクとして行う。このような低
仕事関数材料としては、高融点金属、高融点金属酸化
物、高融点金属炭化物、高融点金属窒化物等の材料が素
子特性の点で好ましいが、これらの材料に限定するもの
ではない。また、低仕事関数材料の被覆構造としては、
単一の材料だけではなく、２種以上の材料を被覆した多
層構造でも構わない。更に、被覆法に関しては、スパッ
タ法、蒸着法のどちらでも構わないが、高温、高真空下
という厳しい条件を用いないスパッタ法が好ましい。本
実施形態においては、図５（ｓ）のように、ＨｆＣ／Ｍ
ｏ多層膜（低仕事関数材料）３５を５ｎｍ／１０ｎｍ、
スパッタ法で被覆した。

【００５８】更に、カソード先端３６以外に被覆された
低仕事関数材料３５をリフトオフする。図５（ｑ）で形
成したレジスト３３はレジスト剥離液で剥離し、同時に
不要な低仕事関数材料３５をリフトオフした。レジスト
を用いることは、低仕事関数材料のリフトオフを容易に
するだけでなく、カソード１９の露出のためのゲート絶
縁層１０の除去（図５（ｑ））及びカソード先端への不
純物のイオン注入（図５（ｒ））に対するマスクとして
も有利である。このように低仕事関数材料３５をリフト
オフすると、図５（ｔ）のような電界放出型冷陰極が製
造できる。

【００５９】本実施形態においては、カソード先端を露
出した後、低印加電圧において電界放出が容易に行われ
るように、カソード先端自体が元々低抵抗であったり、
低仕事関数材料で作成されていたり、あるいは、低電圧
動作が必要でない場合などにおいては省略され得るもの
である。

【００６０】＜第２実施形態＞図６は本発明に係る第２
の実施形態の電界放出型冷陰極の断面斜視図であり、図
７は断面図である。図１及び図２と同一部分には同一符
号を付す。この電界放出型冷陰極は、第１の実施形態で
説明したように、シリコン基板の凸部に電子放出領域、
凹部に周辺回路領域を形成している。このシリコン基板
４５は、トップシリコン４６、酸化シリコン層（埋め込
み酸化膜）４７、ボトムシリコン層４８から構成され
る。このようなシリコン基板４５を用いると、カソード
配線を電気的に絶縁することが可能となり、電界放出型
冷陰極のＸＹアドレスを可能にする。

【００６１】電子放出領域（凸部）においては、このト
ップシリコン４６には、突起状のシリコンのカソードに
低仕事関数材料３５が被覆している。このようなカソー
ド１９の先端部周囲を取り囲むように、ゲート絶縁層１
０、ゲート電極１４が形成され、ゲート電極１７の上層
には層間絶縁層２１、集束電極４３が形成されている。
また、カソード配線５５は熱酸化膜５４で横方向の電気
的な絶縁を、基板の埋め込み酸化膜４７で縦方向の電気
的な絶縁を可能にしている。更に、ゲート電極１４及び
カソード配線５５に対して電気的に接続する引き出し配
線４２，４４が設けられている。

【００６２】一方、周辺回路領域（凹部）においては、
ゲート電極１７及びソース及びドレイン１８から構成さ
れるＭＯＳトランジスタが配設され、このＭＯＳトラン
ジスタは基板の埋め込み酸化膜４７にまで到達するロコ
ス５０で素子分離され、回路形成のための配線４１及び
４０が設けられている。

【００６３】図８〜図９（ａ）〜（ｉ）の工程断面図を
用いて、第１の実施形態との相違点を中心に、第２の実
施形態の電界放出型冷陰極の製造方法について説明す
る。まず、本実施形態においては、製造コスト、プロセ
スの簡略化の点で、シリコン基板４５としてＳＯＩ（Si
licon on Insulator）基板を用いて製造した。ＳＯＩ基
板は、ＳＩＭＯＸ、ＦＩＰＯＳ等として容易に入手でき
る。使用したＳＯＩ基板は、Ｐ型基板で、トップシリコ
ン４６が３０００Å、埋め込み酸化膜４７が３７００Å
のＳＩＭＯＸ基板を用いた。一方、局所的に埋め込み酸
化膜を形成したいのであれば、酸素のイオン注入、アニ
ールを行うことで局所的に埋め込み酸化膜の形成は可能
である。

【００６４】次に、第１実施形態の場合の図３（ａ）〜
（ｃ）の工程と同様の工程を用いて図８（ａ）に示すよ
うに、トップシリコン４６に凸部と凹部を形成し、所望
の窒化シリコンより成る第１の熱酸化マスク３，４を形
成した。熱酸化で周辺回路領域のロコス５０を形成し
た。このロコス５０は埋め込み酸化膜４７に到達する膜
厚であることが必要であり、本実施形態の場合、５００
０Å熱酸化した。熱酸化後、図８（ａ）に示すように、
周辺回路領域をレジスト８でマスクし、等方性ドライエ
ッチングで電子放出領域の熱酸化膜を除去することによ
り、カソード基体部９を形成した。

【００６５】次に、電子放出領域のカソード配線の横方
向の電気的な絶縁を行うための第２の熱酸化マスクを堆
積する。熱酸化マスクとしては、第１の実施形態と同様
に窒化シリコンが好ましい。更に、堆積法は、カソード
形成部のコーン形状を考慮するならば、ＣＶＤ法で被覆
性良く堆積することが望ましい。本実施形態において
も、図８（ｂ）のように、２００Åの酸化シリコン５１
をＣＶＤ法で堆積した後、１２００Åの第２の窒化シリ
コン５２をＣＶＤ法で堆積した。この際の、２００Åの
酸化シリコン５１は、第２の熱酸化マスクである窒化シ
リコン５２を選択的に除去するために不可欠である。

【００６６】次に、第２の熱酸化マスクをパターニング
する。図８（ｃ）のように、電子放出領域のカソード配
線の素子分離領域だけを窓開けしたレジストパターン５
３を形成し、通常条件で窒化シリコン５２をドライエッ
チングした。次に、カソード配線を素子分離するための
熱酸化を行う。本実施形態においては、図８（ｄ）のよ
うに、レジスト５３を剥離後、５０００Åの熱酸化を行
い、埋め込み酸化膜４７に到達するロコスト５４を形成
した。

【００６７】次に、電子放出領域のゲート絶縁層を形成
する。図８（ｄ）に示した第２の窒化シリコン熱酸化マ
スク５２を第１の窒化シリコン熱酸化マスク４に対して
選択的に除去する。本実施形態においては、第２の窒化
シリコン熱酸化マスク５２をリン酸ボイル（１２０℃、
２時間）で除去した。リン酸は酸化シリコンに対して高
選択比であり、図８（ｂ）に示す２００Åの酸化シリコ
ンで第１の窒化シリコン熱酸化マスク４を保護できる。
図８（ｅ）に示すように、第１の窒化シリコン熱酸化マ
スク４上の酸化シリコン５２を除去した後、熱酸化を行
うことにより電子放出領域のゲート絶縁層１０を形成し
た。

【００６８】次に、周辺回路領域のゲート絶縁層を形成
する。図８（ｅ）の熱酸化マスク４を除去するために、
リン酸ボイル（１２０℃、２時間）を行った。引き続
き、周辺回路領域のゲート絶縁層１３を形成した。図８
（ｆ）のように、１００Åの熱酸化を行い、ゲート絶縁
層１３を形成した。

【００６９】次に、ゲート電極の堆積及びパターニン
グ、ゲート電極及び周辺回路領域の拡散層への不純物導
入を行う。図９（ｇ）のように、多結晶シリコン１４を
１５００Å堆積し、所望の形状にパターニングし、⁷⁵Ａ
ｓ⁺をイオン注入（注入エネルギー：５０ＫｅＶ、注入
量：３×１０¹⁵ｃｍ^-2）することにより、電子放出領域
ではカソード１９のゲート電極１４を、周辺回路領域で
はＭＯＳトランジスタのゲート電極１７及び拡散層１８
をそれぞれ形成した。

【００７０】次に、図９（ｈ）に示すように、層間絶縁
層２１の堆積、ゲート電極１４の露出、コンタクトの形
成、配線材料の埋め込み及びパターニングを行う。第１
の実施形態のように、層間絶縁層２１としてＰ−ＴＥＯ
Ｓを１１５００Å堆積し、ＣＭＰ法で５０００Å研磨
し、ゲート電極１４を露出した。引き続き、所望のコン
タクトをフォト工程及びエッチング工程で形成し、配線
材料であるＡｌ−Ｓｉ−Ｃｕをスパッタ法で堆積してコ
ンタクトに埋め込んだ。電子放出領域の集束電極４３、
ゲート電極１４及びカソード配線５５の引き出し電極４
４、及び周辺回路領域のゲート電極１７及び拡散層１８
の引き出し電極４１，４２に対応するパターニングをフ
ォト工程とエッチング工程で行うことにより、図９
（ｈ）のような断面構造が得られた。

【００７１】次に、ゲート電極１４の露出部の除去、カ
ソード先端周辺のゲート絶縁層の除去、低仕事関数材料
の被覆及びリフトオフを行う。図９（ｈ）で配線材料を
パターニングした後、カソード先端とゲート電極が同一
の高さになるようにゲート電極２２をドライエッチング
した。この時用いたレジストを剥離し、新たに電子放出
領域のカソード部分のみを窓開けしたレジストを形成し
た。このレジストマスクを用い、カソード先端周辺のゲ
ート絶縁層をＢＨＦでウエットエッチングしてカソード
先端を露出すると共に、５ｎｍ／１０ｎｍのＨｆＣ／Ｍ
ｏ多層膜３５をスパッタ法で被覆した。カソード先端の
みにＨｆＣ／Ｍｏ多層膜３５を被覆するために、レジス
ト剥離液を用い、不要なＨｆＣ／Ｍｏ多層膜をリフトオ
フした。

【００７２】以上のように製造すると、図９（ｉ）に示
すようなカソード配線とゲート電極でＸＹアドレス可能
な電界放出型冷陰極が形成できる。即ち、電子放出領域
においては、低仕事関数材料３５を被覆したカソード３
６、ゲート絶縁層３８、ゲート電極３７から構成される
カソード配線がロコス５０及び埋め込み酸化膜４５で素
子分離される。また、カソード配線及びゲート電極は配
線４４及び４２で引き出され、集束電極４３で放出され
た電子ビームが集束される。一方、周辺回路領域におい
ては、ゲート電極１７、ゲート絶縁層１３、拡散層１８
から構成されるＭＯＳトランジスタがロコス５０と埋め
込み酸化膜４７で素子分離される。また、ＭＯＳトラン
ジスタは配線でロジック回路、メモリー回路が構成さ
れ、周辺回路が形成される。

【００７３】＜その他実施形態＞図１０に、上記実施形
態以外の実施形態を示す。基本構造及び製造方法は、上
記２つの実施形態と同じなので、共通部分には同一符号
を付し、詳しい説明は省略する。（ａ）は、シリコン基
板１において、カソード１９に素子分離がなく、（ｂ）
は、ＳＯＩ基板においてカソード１９に素子分離がな
い。（ｃ）は、シリコン基板４５において、カソード１
９に素子分離５４があり、（ｄ）は、ＳＯＩ基板におい
て、カソード１９に素子分離５４がある。

【００７４】＜平面型画像表示装置＞以下に、上記実施
形態に示した電界効果型冷陰極を用いた平面型画像表示
装置を示す。図１１は、この平面型画像表示装置の構成
を示す構成斜視図である。この平面型画像表示装置は、
第２実施形態の構成を有する電子放出型冷陰極を形成し
たバックプレート６０とＲＧＢの画素を形成したフェイ
スプレート６１とからなる構成である。バックプレート
６０には、前述のようにゲート電極３７とカソード配線
２０がＸＹ方向に交差して形成され、ゲート電極３７に
は周辺回路領域に形成されたドライバ６３が接続されて
いる。カソード配線２０の端部には接続端子６４が設け
られ、ここから駆動信号が入力される。こうしてＸＹア
ドレスで所定のカソードを選択し、そこから電子を放出
させる。飛び出した電子は収束電極で収束されてファイ
スプレート６１に形成された画素に達し、画素６２を発
光させる。こうして、所望の画素６２を発光させて表示
を行う。

【００７５】

【発明の効果】以上説明したように、請求項１〜２７記
載の発明によれば、基板に凸部と凹部を設け、前記凸部
に冷陰極からなる電子放出領域を、凹部に前記冷陰極を
駆動するための周辺回路領域を配設することにより、突
起状のカソードを含む電子放出部分と、周辺回路を同一
製造工程で同一基板上に形成可能となり、生産効率が向
上する。

【００７６】請求項２記載の発明によれば、ゲート電極
が不純物を導入したシリコンから形成されているので、
任意の抵抗を有するゲート電極を加工性及び制限性よく
形成できる。

【００７７】請求項３記載の発明によれば、ゲート電極
の抵抗が局所的に可変にするので、カソード電流に対す
る電流制限機構を設けることができる。

【００７８】請求項４又は１５記載の発明によれば、カ
ソード配線が不純物を導入したシリコン基板から形成さ
れるので、抵抗を下げることが簡単にできるようにな
り、ブレークダウンを防止できる。

【００７９】請求項５記載の発明によれば、カソード基
部が絶縁層によって互いに電気的に絶縁された複数部分
に分離され、それぞれの部分がカソード配線を形成して
いるので、寄生抵抗を低減してカソード及びその配線同
士の絶縁性を向上させることができる。

【００８０】請求項６、８、９又は１０記載の発明によ
れば、上部シリコンに電子放出領域と周辺回路領域を形
成し、基板全面を酸化シリコン部分で絶縁することがで
きるので、縦方向の絶縁性も確保でき、電子放出領域だ
けでなく、周辺回路領域も基板と絶縁することができ
る。

【００８１】請求項１１又は１２記載の発明によれば、
熱酸化マスクが窒化シリコンで形成されることにより、
加工性が向上する。

【００８２】請求項１３記載の発明によれば、第２の熱
酸化マスクの形成をＣＶＤ法で行うので、熱酸化マスク
に良好なサイドウォールを形成できる。

【００８３】請求項１４記載の発明によれば、第１の熱
酸化マスクを形成後、さらに熱酸化マスクとなる材料を
堆積し、該熱酸化マスクをエッチバックし、基板をリセ
スエッチングするので、バーズビークを抑制できる。

【００８４】請求項１６記載の発明によれば、レジスト
と該レジスト表面に被覆された低仕事関数材料を除去
し、カソードに低仕事関数材料を被覆するので、低仕事
関数材料を一挙に除去でき、低コスト、簡略化された製
造方法を実現できる。

【００８５】請求項１７記載の発明によれば、電子ビー
ムを集束するための集束電極と、カソード配線と電気的
に接続した引き出し配線と、ゲート電極と電気的に接続
した引き出し配線と、前記周辺回路領域のトランジスタ
を電気的に接続した引き出し配線を同一工程で形成する
ので、製造方法を簡略化できる。

【００８６】請求項１８記載の発明によれば、ゲート電
極の堆積材料が多結晶シリコンであるので、加工性がよ
く、不純物導入により抵抗値を可変できる。

【００８７】請求項１９記載の発明によれば、ゲート電
極の堆積材料が不純物を導入したシリコンであるので、
簡単に抵抗を一様に形成できる。

【００８８】請求項２０記載の発明によれば、ゲート電
極の堆積後、高融点金属材料のシリサイド形成を行うの
で、ゲート電極の抵抗を低減することができる。

【００８９】請求項２１記載の発明によれば、層間絶縁
膜堆積工程でＢＰＳＧを堆積し、アニール工程でリフロ
ーするので、ＢＰＳＧの段差がアニールによって簡単に
平坦化できる。

【００９０】請求項２２記載の発明によれば、ＣＭＰ法
を用いることにより、完全な平坦化が達成できる。

【００９１】請求項２３記載の発明によれば、コンタク
トがラウンドエッチング工程により角を丸めるので、コ
ンタクト部分に導電材料を埋め込みやすくなる。

【００９２】請求項２４記載の発明によれば、プラグ工
程により、コンタクトが金属を埋め込んで形成されるの
で、微細なホールにもタングステン等の金属を埋め込む
ことが可能となり、コンタクトが可能となる。

【００９３】請求項２５記載の発明によれば、電子放出
領域のカソード形成部のみを窓開けするマスクがフォト
レジストであるので、スパッタ法で被覆した低仕事関数
材料のリフトオフが簡単に選択的に行える。また、スパ
ッタ法によりフォトレジストへのダメージも低減でき
る。

【００９４】請求項２６及び２７記載の発明によれば、
請求項１〜２５の電界放出型冷陰極を用いているので、
製造しやすくい製造効率が増加する。またカソード及ゲ
ート電極をＸＹアドレスで特定でき、制御を行いやす
く、表示品質の高い表示装置が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の電界放出型冷陰極の
断面斜視図である。

【図２】本発明の第１の実施形態の電界放出型冷陰極の
断面図である。

【図３】本発明の第１の実施形態の電界放出型冷陰極の
工程図である。

【図４】図３に続く電界放出型冷陰極の製造工程図であ
る。

【図５】図４に続く電界放出型冷陰極の製造工程図であ
る。

【図６】本発明の第２の実施形態の電界放出型冷陰極の
断面斜視図である。

【図７】本発明の第２の実施形態の電界放出型冷陰極の
断面図である。

【図８】本発明の第２の実施形態の電界放出型冷陰極の
製造工程図である。

【図９】図８に続く電界放出型冷陰極の製造工程図であ
る。

【図１０】他の実施形態である電界放出型冷陰極の断面
図である。

【図１１】本発明の電界放出型冷陰極を利用した平面型
画像表示装置の構成斜視図である。

【図１２】従来の電界放出型冷陰極の製造工程図であ
る。

【図１３】他の従来の電界放出型冷陰極の製造工程図で
ある。

【符号の説明】

１シリコン基板６ロコス（ＭＯＳトランジスタ）１０ゲート絶縁層（電子放出領域）１３ゲート絶縁層（周辺回路領域）１４ゲート電極１７ゲート電極（ＭＯＳトランジスタ）１８拡散層１９カソード２０カソード配線２１層間絶縁層３５低仕事関数材料４０拡散層引き出し電極４１ゲート電極引き出し電極（ＭＯＳトランジスタ）４２ゲート電極引き出し電極（電子放出領域）４３集束電極４４カソード配線引き出し電極

Claims

【特許請求の範囲】

【請求項１】電子を放出する突起状のカソードと、前
記カソードから電子を引き出すためのゲート電極と、前
記カソードと前記ゲート電極とを絶縁するためのゲート
絶縁膜とから構成される電界放出型冷陰極において、凸部及び凹部を形成した基板を備え、前記凸部に前記カ
ソード、ゲート電極及びゲート絶縁膜を有する電子放出
領域を形成し、前記凹部に該電子放出領域の各部を駆動
するための回路を有する周辺回路領域を形成し、さらに
少なくとも前記電子放出領域には前記カソード及び前記
ゲート電極に駆動電圧を供給する配線をそれぞれ形成し
たことを特徴とする電界放出型冷陰極。
【請求項２】前記ゲート電極が不純物を導入したシリ
コンから形成されていることを特徴とする請求項１記載
の電界放出型冷陰極。
【請求項３】前記ゲート電極の抵抗が局所的に変化し
ていることを特徴とする請求項１又は２記載の電界放出
型冷陰極。
【請求項４】前記カソード配線が不純物を導入したシ
リコン基板から形成されることを特徴とする請求項１な
いし３のいずれかに記載の電界放出型冷陰極。
【請求項５】前記カソードの基部が絶縁層によって互
いに電気的に絶縁された複数部分に分離され、それぞれ
の部分がカソード配線を形成していることを特徴とする
請求項１ないし４のいずれかに記載の電界放出型冷陰
極。
【請求項６】前記基板の構造が順に上部シリコンと、
酸化シリコンと、下部シリコンから形成されていること
を特徴とする請求項１ないし５のいずれかに記載の電界
放出型冷陰極。
【請求項７】請求項１記載の構造を有する電界放出型
冷陰極の製造方法において、基板に対して凸部と凹部を形成する工程と、第１の熱酸化マスクとなる材料を堆積する工程と、前記凸部のカソード形成部及び凹部の周辺回路形成部に
第１の熱酸化マスクを形成する工程と、前記カソード形成部にコーン形状のカソード基体を形成
し、且つ周辺回路領域に素子分離領域を形成するために
第１の熱酸化マスク下以外の部分を熱酸化する工程と、前記周辺回路領域にレジストをマスクし、前記電子放出
領域の前記熱酸化物を除去する工程と、前記レジストマスクを除去する工程と、前記電子放出領域に第１のゲート絶縁膜を形成し、突起
状のカソードを形成するための熱酸化を行う工程と、前記電子放出領域及び前記周辺回路領域の前記第１の熱
酸化マスクを除去する工程と、前記周辺回路領域に第２のゲート絶縁膜を形成する工程
と、基板表面にゲート電極材料を堆積する工程と、前記電子放出領域の第１のゲート電極及びその配線、及
び前記周辺回路領域の第２のゲート電極及びその配線を
形成する工程と、第１及び第２のゲート電極、及び前記周辺回路領域の拡
散層に不純物を導入する工程と、前記第１及び第２のゲート電極、及び前記拡散層に導入
した不純物を活性化する工程と、層間絶縁膜を堆積する工程と、前記層間絶縁膜を除去して第１のゲート電極及びその配
線を露出する工程と、前記電子放出領域のカソード及び第１のゲート電極、及
び前記周辺回路領域の第２のゲート電極及び拡散層にコ
ンタクトを形成する工程と、前記コンタクトに配線材料を埋め込む工程と、基板表面に集束電極、及び前記電子放出領域及び周辺回
路領域の配線を形成する工程と、前記電子放出領域の突起状のカソード上部のゲート電極
材料を除去する工程と、前記電子放出領域のカソード形成部のみを窓開けし、前
記突起状のカソードを露出する工程と、を含むことを特
徴とする電界放出型冷陰極の製造方法。
【請求項８】請求項６記載の構造を有する電界放出型
冷陰極の製造方法において、基板に対して凸部と凹部を形成する工程と、第１の熱酸化マスクとなる材料を堆積する工程と、前記凸部のカソード形成部及び凹部の周辺回路形成部に
第１の熱酸化マスクを形成する工程と、前記カソード形成部にコーン形状のカソード基体を形成
し、且つ周辺回路領域に基板の酸化シリコンに到達する
素子分離領域を形成するために熱酸化マスク下以外の部
分を熱酸化する工程と、前記周辺回路領域に第１のレジストマスクを形成し、前
記電子放出領域の前記熱酸化物を除去する工程と、前記レジストマスクを除去する工程と、基板表面に第２の熱酸化マスクとなる材料を堆積する工
程と、前記電子放出領域を素子分離するための第２のレジスト
マスクを形成する工程と、前記第２のレジストマスクで覆われていない第２の熱酸
化マスクを選択的に除去する工程と、前記第２のレジストマスクと第２の熱酸化マスクを除去
する工程と、前記電子放出領域に第１のゲート絶縁膜を形成し、突起
状のカソードを形成するための熱酸化を行う工程と、前記電子放出領域及び前記周辺回路領域の前記第１の熱
酸化マスクを除去する工程と、前記周辺回路領域に第２のゲート絶縁膜を形成する工程
と、基板表面にゲート電極材料を堆積する工程と、前記電子放出領域の第１のゲート電極及びその配線、及
び前記周辺回路領域の第２のゲート電極及びその配線を
形成する工程と、第１及び第２のゲート電極、及び前記周辺回路領域の拡
散層に不純物を導入する工程と、前記第１及び第２のゲート電極、及び前記拡散層に導入
した不純物を活性化する工程と、層間絶縁膜を堆積する工程と、前記層間絶縁膜を除去して第１のゲート電極及びその配
線を露出する工程と、前記電子放出領域のカソード及び第１のゲート電極、及
び前記周辺回路領域の第２のゲート電極及び拡散層にコ
ンタクトを形成する工程と、前記コンタクトに配線材料を埋め込む工程と、基板表面に集束電極、及び前記電子放出領域及び周辺回
路領域の配線を形成する工程と、前記電子放出領域の突起状のカソード上部のゲート電極
材料を除去する工程と、前記電子放出領域のカソード形成部のみを窓開けし、前
記突起状のカソードを露出する工程と、を含むことを特
徴とする電界放出型冷陰極の製造方法。
【請求項９】前記基板としてＳＯＩ(Silicon on Insu
lator)基板を用いることを特徴とする請求項７又は８記
載の電界放出型冷陰極の製造方法。
【請求項１０】前記基板に注入マスクを形成し、酸素
とイオン注入する工程と、前記基板をアニールして基板
内部に局所的に基板酸化シリコンを形成する工程とを含
むによってなされることを特徴とする請求項８記載の電
界型冷陰極の製造方法。
【請求項１１】前記第１の熱酸化マスクが窒化シリコ
ンで形成されることを特徴とする請求項７ないし１０の
いずれかに記載の電界放出型冷陰極の製造方法。
【請求項１２】前記第２の熱酸化マスクが窒化シリコ
ンで形成されることを特徴とする請求項８記載の電界放
出型冷陰極の製造方法。
【請求項１３】前記第２の熱酸化マスクの形成がＣＶ
Ｄ法で行うことを特徴とする請求項８又は１１記載の電
界放出型冷陰極の製造方法。
【請求項１４】前記第１の熱酸化マスクを形成後、さ
らに熱酸化マスクとなる材料を堆積する工程と、該熱酸化マスクをエッチバックする工程と、基板をリセスエッチングする工程と、をさらに含むこと
を特徴とする請求項７ないし１３のいずれかに記載の電
界放出型冷陰極の製造方法。
【請求項１５】前記突起状のカソードに不純物を導入
する工程をさらに含むことを特徴とする請求項７ないし
１４記載の電界放出型冷陰極の製造方法。
【請求項１６】前記突起状のカソード以外をレジスト
で覆う工程と、前記突起状のカソードに低仕事関数材料
を被覆する工程と、前記レジストと該レジスト表面に被
覆された低仕事関数材料を除去する工程を含むことを特
徴とする請求項７ないし１５記載の電界放出型冷陰極の
製造方法。
【請求項１７】電子ビームを集束するための集束電極
と、カソード配線と電気的に接続した引き出し配線と、
ゲート電極と電気的に接続した引き出し配線と、前記周
辺回路領域のトランジスタを電気的に接続した引き出し
配線を同一工程で形成することを特徴とする請求項７な
いし１６のいずれかに記載の電界放出型冷陰極の製造方
法。
【請求項１８】前記ゲート電極の堆積材料が多結晶シ
リコンであることを特徴とする請求項７ないし１７のい
ずれかに記載の電界放出型冷陰極の製造方法。
【請求項１９】前記ゲート電極の堆積材料が不純物を
導入したシリコンであることを特徴とする請求項７ない
し１８のいずれかに記載の電界放出型冷陰極の製造方
法。
【請求項２０】前記ゲート電極の堆積後、高融点金属
材料のシリサイド形成を行うことを特徴とする請求項１
５ないし１９のいずれかに記載の電界放出型冷陰極の製
造方法。
【請求項２１】前記層間絶縁膜堆積工程でＢＰＳＧを
堆積し、アニール工程でリフローすることを特徴とする
請求項７ないし２０のいずれかに記載の電界放出型冷陰
極の製造方法。
【請求項２２】前記層間絶縁膜の堆積後、ＣＭＰ法で
研磨することを特徴とする請求項７ないし２１のいずれ
かに記載の電界放出型冷陰極の製造方法。
【請求項２３】前記コンタクトがラウンドエッチング
工程を含むことを特徴とする請求項７ないし２２のいず
れかに記載の電界放出型冷陰極の製造方法。
【請求項２４】前記コンタクトが金属を埋め込んで形
成されるプラグ工程を含むことを特徴とする請求項７な
いし２３のいずれかに記載の電界放出型冷陰極の製造方
法。
【請求項２５】前記電子放出領域のカソード形成部の
みを窓開けするマスクがフォトレジストであり、前記低
仕事関数材料の被覆がスパッタ法で行われることを特徴
とする請求項７ないし２４のいずれかに記載の電界放出
型冷陰極の製造方法。
【請求項２６】請求項１ないし６のいずれかの構造を
有する電界放出型冷陰極から電子を放出するバックプレ
ートと、該電子を受けて発光するフェイスプレートとを
有することを特徴とする平面型画像表示装置。
【請求項２７】請求項７ないし２５のいずれかの製造
方法により製造された電界放出型冷陰極から電子を放出
するバックプレートと、該電子を受けて発光するフェイ
スプレートとを有することを特徴とする平面型画像表示
装置。