JP2000188351A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000188351A JP2000188351A JP10362715A JP36271598A JP2000188351A JP 2000188351 A JP2000188351 A JP 2000188351A JP 10362715 A JP10362715 A JP 10362715A JP 36271598 A JP36271598 A JP 36271598A JP 2000188351 A JP2000188351 A JP 2000188351A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- electrode pad
- internal electrode
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/8547—Zirconium (Zr) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
の表裏を貫通するスルーホールの配置の自由度を向上さ
せる。 【構成】 半導体素子5の搭載された基板1において、
基板1の表裏面にはそれぞれワイヤボンディングパッド
2と外部電極パッド10が形成されている。これらはス
ルーホール3により電気的に接続されている。このワイ
ヤボンディングパッド2を、外部電極パッド10により
定義される領域に対応する基板1の表面に配置すること
により、スルーホール3の配置の自由度が向上する。
Description
に基板上に半導体素子の搭載される半導体装置に関す
る。
下の構成の半導体装置がある。
板上に半導体素子を搭載し、その半導体素子の電極と基
板上に形成された内部電極とをワイヤを用いて接続され
ている。基板の裏面には外部電極用パッドおよびその上
には外部電極が形成されている。この外部電極と配線と
は基板に形成されたスルーホールを介して接続されてい
る。
1号公報に開示されている。
献に示されるような半導体装置においては、基板の表裏
を電気的に接続するためのスルーホールは外部電極用パ
ッドの部分には形成することができない。このため、内
部電極の配置される位置によって、スルーホールを形成
する位置が制約され、配線の引き回しが困難になるとい
う課題がある。
を作らなければならず、基板の汎用性がなく、開発費用
が高くなるという課題がある。
いため半導体素子を基板に固定する際の接着剤が染み出
し、内部電極を汚染してしまうという課題がある。
に本発明の半導体装置では、第1の表面とこの第1の表
面と反対側の第2の表面とを有する基板と、この基板の
第1の表面に、この基板の外周辺と実質的に平行に配置
された複数の外部電極パッドと、この基板の第2の表面
に形成され、この基板に形成された貫通孔を介して外部
電極と接続される複数の内部電極パッドと、電極パッド
と電気的に接続される複数の電極をその表面に備えてい
る基板の第2の表面上に搭載された半導体素子とを備え
ていて、この外部電極パッドが形成された領域および隣
接する外部電極パッド間の領域により規定される領域に
対応する基板の第2の表面に内部電極パッドが配置され
る構成としている。
面と、この第1の表面と反対側の第2の表面とを有する
基板と、第1の表面上に形成された外部電極パッドと、
第2の表面上に形成され、基板の外周辺と実質的に平行
に配置される第1の内部電極パッド群と、第1の内部電
極パッド群よりも内側に配置される第2の内部電極パッ
ド群と、基板の第2の表面に搭載され、第1あるいは第
2の内部電極パッド群と電気的に接続される電極をその
表面に備えた半導体素子とを備えた構成としている。
面と、この第1の表面と反対側の第2の表面とを有する
基板と、第1の表面上に形成された外部電極パッドと、
第2の表面上に形成された内部電極パッド群と、第2の
表面上に搭載され、内部電極パッド群と電気的に接続さ
れる電極を有する半導体素子と、半導体素子と前記内部
電極パッド群との間に設けられたレジスト層とを有する
構成としている。
ついて図1〜図4を参照しながら説明する。図1は本発
明の半導体装置の断面図、図2は図1に示される半導体
装置の基板部分の透視図、図3は図2の部分拡大図、図
4は図1の部分拡大図である。
の半導体装置は、基板1の表面にワイヤボンディングパ
ッド2が形成されている。このワイヤボンディングパッ
ド2は、基板1表面に銅箔を貼付け、パターニングする
ことにより形成される。このワイヤボンディングパッド
は図示しない配線を介して基板の表裏を貫通するスルー
ホール3に接続される。基板1表面のワイヤボンディン
グパッドを除く領域はレジスト4で覆われている。
接着剤6により固定されている。この半導体素子5は、
その表面に複数の電極パッド7を有している。半導体素
子5の電極パッド7とワイヤボンディングパッド2とは
金などからなるワイヤ8により接続される。
ングパッド2は、樹脂9により封止される。
0が形成されている。この外部電極パッド10は基板裏
面に形成された配線11、スルーホール3、基板4表面
に形成された図示しない配線を介してワイヤボンディン
グパッド2と電気的に接続される。この外部電極パッド
10上には、はんだなどの電極12が形成される。
辺に沿って列状に形成されている。図2においては、3
列に形成されている。第1の実施形態では、この3列に
配列された最外周の外部電極により定義される領域、す
なわち、図2において破線で囲まれた領域13に対応す
る基板4表面の領域にワイヤボンディングパッド2が配
置されている。
図1におけるaで囲まれる部分の拡大図である。図4は
図2におけるbで囲まれる部分の拡大図である。これら
の図では、外部電極パッド10により定義される領域の
長さをA、ワイヤボンディングパッド2の長さをBとし
て示されている。このように、ワイヤボンディングパッ
ド2は、外部電極パッド10により定義される領域に対
応する基板1表面の領域内に形成されている。
ッド10により定義される領域13と、この領域13の
内側に形成されている外部電極パッド10により定義さ
れる領域を除く全ての領域に形成することが可能とな
る。
ッド10により定義される領域に対応させて配置してい
るため、スルーホール3を形成できる範囲が広がり、配
線の引き回しが行いやすくなる。このため、無理な配線
を行うことも無くなり、基板の歩留りが向上する。
実施形態について説明する。
導体装置における基板を半導体素子搭載面側から見た上
面図である。
イヤボンディングパッド21および22が形成されてい
る。ワイヤボンディングパッド21は基板1の外周に沿
って形成され、ワイヤボンディングパッド22はワイヤ
ボンディングパッド21の内側に形成される。これらワ
イヤボンディングパッド21とワイヤボンディングパッ
ド22とはそれぞれ配線23により互いに接続されてい
る。これらワイヤボンディングパッド21、22、配線
23は、基板20表面に銅箔を貼付け、パターニングす
ることにより形成される。
体装置の例が図6に示される。
イヤボンディングパッド22上にレジスト26を介して
搭載されている。この半導体素子25には複数の電極パ
ッド27が形成されていて、この電極パッド27と外側
のワイヤボンディングパッド23とがワイヤ28により
電気的に接続されている。
グパッド22の内側に半導体素子30が搭載されてい
る。この半導体素子30の電極パッド31と内側のワイ
ヤボンディングパッド22とがワイヤ32により接続さ
れる。これにより、ワイヤの長さを必要以上に長くする
ことなく半導体素子30の電極パッド31をワイヤボン
ディングパッドに接続することができる。
気的に接続されているワイヤボンディングパッド21、
22を備えた基板1を用いることにより、半導体素子が
大きい場合は外側のワイヤボンディングパッドを用い、
半導体素子が小さい場合は内側のワイヤボンディングパ
ッドを利用することができる。
コストを削減することが可能となる。
実施形態と同様に、外部電極パッド10によって定義さ
れる領域に対応する基板20表面の領域にワイヤボンデ
ィングパッド21、22を配置することが好ましい。こ
のようにワイヤボンディングパッドを配置すると、スル
ーホール3を形成できる範囲が広がり、配線の引き回し
が行いやすくなる。このため、無理な配線を行うことも
無くなり、基板の歩留りが向上する。
8〜図9を参照しながら説明する。
体装置は、基板40の表面にワイヤボンディングパッド
41が形成されている。このワイヤボンディングパッド
41は、基板40表面に銅箔を貼付け、パターニングす
ることにより形成される。このワイヤボンディングパッ
ドは図示しない配線を介して基板の表裏を貫通するスル
ーホール42に接続される。基板40表面のワイヤボン
ディングパッドを除く領域はレジスト43で覆われてい
る。
ド41との間のレジスト43上には第2のレジスト4
3’が形成されている。この第2のレジスト43’は、
半導体素子を取り囲むように形成される。
が接着剤45により固定されている。この半導体素子4
4は、その表面に複数の電極パッド46を有している。
半導体素子44の電極パッド46とワイヤボンディング
パッド41とは金などからなるワイヤ47により接続さ
れる。
ディングパッド41は、樹脂48により封止される。
49が形成されている。この外部電極パッド49は基板
裏面に形成された配線、スルーホール42、基板40表
面に形成された図示しない配線を介してワイヤボンディ
ングパッド41と電気的に接続される。この外部電極パ
ッド49上には、はんだなどの電極50が形成される。
することにより、接着剤45が流れ出したり、染み出し
たりしてワイヤボンディングパッド41を汚染すること
がなく、安定したワイヤ47とワイヤボンディングパッ
ド41との接合が得られる。
ヤボンディングパッド41洗浄工程を入れる必要がない
ため、工程の簡略化、コスト削減も期待できる。さら
に、段差がついているため、ワイヤ47が垂れ下がるこ
とによる不良も低減することができる。
素子44とワイヤボンディングパッド41との間のレジ
スト43上には第2のレジスト51が形成されている。
また、ワイヤボンディングパッド41の外側にも第2の
レジスト51が形成されている。これら第2のレジスト
は封止樹脂48との密着性のよいエポキシ系の樹脂を用
いる。
よくない。このため、第2のレジストとして封止樹脂と
の密着性のよいエポキシ系の樹脂51をレジストとして
用いることにより、封止樹脂48と基板40との間の剥
離を抑制することができる。
ヤボンディングパッドを外部電極パッドにより定義され
る領域に対応させて配置しているため、スルーホールを
形成できる範囲が広がり、配線の引き回しが行いやすく
なる。このため、無理な配線を行うことも無くなり、基
板の歩留りが向上する。
複数列に配置され、互いに電気的に接続されているワイ
ヤボンディングパッドを備えた基板を用いることによ
り、半導体素子が大きい場合は外側のワイヤボンディン
グパッドを用い、半導体素子が小さい場合は内側のワイ
ヤボンディングパッドを利用することができる。これに
より、基板の汎用性が向上し、開発コストを削減するこ
とが可能となる。
接着剤が流れ出したり、染み出したりしてワイヤボンデ
ィングパッドを汚染することがなく、安定したワイヤと
ワイヤボンディングパッドとの接合が得られる。
ヤボンディングパッド洗浄工程を入れる必要がないた
め、工程の簡略化、コスト削減も期待できる。さらに、
段差がついているため、ワイヤが垂れ下がることによる
不良も低減することができる。
Claims (13)
- 【請求項1】 第1の表面と、この第1の表面と反対側
の第2の表面とを有する基板と、 前記基板の前記第1の表面に、この基板の外周辺と実質
的に平行に配置された複数の外部電極パッドと、 前記基板の前記第2の表面に形成され、前記基板に形成
された貫通孔を介して前記外部電極と接続される複数の
内部電極パッドと、 前記電極パッドと電気的に接続される複数の電極をその
表面に備えた、前記基板の前記第2の表面上に搭載され
た半導体素子とを備え、 前記外部電極パッドが形成された領域および隣接する前
記外部電極パッド間の領域により規定される領域に対応
する前記基板の前記第2の表面に前記内部電極パッドが
配置されることを特徴とする半導体装置。 - 【請求項2】 前記複数の内部電極パッド内の少なくと
も前記半導体素子の電極と電気的に接続される領域が、
前記外部電極パッドが形成された領域および隣接する前
記外部電極パッド間の領域により規定される領域に対応
する前記基板の前記第2の表面に形成されていることを
特徴とする請求項1記載の半導体装置。 - 【請求項3】 前記基板の前記第1の表面において、前
記内部電極と前記半導体素子との間にレジスト層が設け
られていることを特徴とする請求項1記載の半導体装
置。 - 【請求項4】 第1の表面と、この第1の表面と反対側
の第2の表面とを有する基板と、 前記第1の表面上に形成された外部電極パッドと、 前記第2の表面上に形成され、前記基板の外周辺と実質
的に平行に配置される第1の内部電極パッド群と、前記
第1の内部電極パッド群よりも内側に配置される第2の
内部電極パッド群と、 前記基板の前記第2の表面に搭載され、前記第1あるい
は第2の内部電極パッド群と電気的に接続される電極を
その表面に備えた半導体素子と、 を備えたことを特徴とする半導体装置。 - 【請求項5】 前記半導体装置は前記第2の内部電極パ
ッド群の内側に配置され、前記半導体装置の前記電極
は、前記第2の電極パッド群に接続されることを特徴と
する請求項4記載の半導体装置。 - 【請求項6】 前記半導体装置は前記第2の内部電極パ
ッド群上に絶縁層を介して搭載され、前記半導体装置の
前記電極は前記第1の電極パッド群に接続されることを
特徴とする請求項4記載の半導体装置。 - 【請求項7】 前記第1の電極パッド群あるいは前記第
2の電極パッド群は、前記外部電極パッドが形成された
領域および隣接する前記外部電極パッド間の領域により
規定される領域に対応する前記基板の前記第2の表面に
配置されることを特徴とする請求項4記載の半導体装
置。 - 【請求項8】 第1の表面と、この第1の表面と反対側
の第2の表面とを有する基板と、 前記第1の表面上に形成された外部電極パッドと、 前記第2の表面上に形成された内部電極パッド群と、 前記第2の表面上に搭載され、前記内部電極パッド群と
電気的に接続される電極を有する半導体素子と、 前記半導体素子と前記内部電極パッド群との間に設けら
れたレジスト層とを有することを特徴とする半導体装
置。 - 【請求項9】 請求項8記載の半導体装置において、さ
らに前記内部電極パッド群の外側にレジスト層を設けた
ことを特徴とする半導体装置。 - 【請求項10】 前記半導体素子は封止樹脂により封止
され、前記レジスト層は前記封止樹脂と密着性のよい材
料からなることを特徴とする請求項9記載の半導体装
置。 - 【請求項11】 第1の表面と、この第1の表面と反対
側の第2の表面とを有する基板と、 前記第2の表面上に搭載された、その表面に複数の電極
を有する半導体素子と、 前記第2の表面に形成された複数の内部電極パッドと、 前記半導体素子の電極と前記第2の電極パッドとを接続
するワイヤと、 前記第1の表面に形成され、前記内部電極パッドと電気
的に接続される複数の外部電極パッドとを備え、 前記ワイヤは、前記外部電極パッドおよび隣接する外部
電極パッド間により定義される領域に対応する前記第2
の表面において前記第2の電極パッドと接続されること
を特徴とする半導体装置。 - 【請求項12】 前記基板の前記第1の面に形成された
複数の外部電極のうち、最外周に形成された前記外部電
極および最外周に形成された前記外部電極間に対応する
前記基板の前記第2の表面において前記ワイヤと前記第
2の電極パッドが接続されることを特徴とする請求項1
1記載の半導体装置。 - 【請求項13】 前記内部電極パッドと前記外部電極パ
ッドは、前記基板に設けられた貫通孔を介して接続され
ることを特徴とする請求項11記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36271598A JP3554212B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置 |
US09/434,487 US6479901B1 (en) | 1998-12-21 | 1999-11-05 | Semiconductor device having interconnected external electrode pads and wire bonding pads |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36271598A JP3554212B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003208555A Division JP3936681B2 (ja) | 2003-08-25 | 2003-08-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000188351A true JP2000188351A (ja) | 2000-07-04 |
JP3554212B2 JP3554212B2 (ja) | 2004-08-18 |
Family
ID=18477563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36271598A Expired - Fee Related JP3554212B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6479901B1 (ja) |
JP (1) | JP3554212B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879184B2 (en) | 2018-08-30 | 2020-12-29 | Kyocera Corporation | Electronic device mounting board, electronic package, and electronic module |
US11315844B2 (en) | 2018-04-26 | 2022-04-26 | Kyocera Corporation | Electronic device mounting board, electronic package, and electronic module |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW575949B (en) * | 2001-02-06 | 2004-02-11 | Hitachi Ltd | Mixed integrated circuit device, its manufacturing method and electronic apparatus |
DE10148120B4 (de) * | 2001-09-28 | 2007-02-01 | Infineon Technologies Ag | Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers |
JP4613590B2 (ja) * | 2004-11-16 | 2011-01-19 | セイコーエプソン株式会社 | 実装基板及び電子機器 |
JP7176103B2 (ja) * | 2019-03-29 | 2022-11-21 | 京セラ株式会社 | 電子素子実装用基板、および、電子装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5468681A (en) * | 1989-08-28 | 1995-11-21 | Lsi Logic Corporation | Process for interconnecting conductive substrates using an interposer having conductive plastic filled vias |
US5216278A (en) | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
US5241133A (en) | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
US5592025A (en) * | 1992-08-06 | 1997-01-07 | Motorola, Inc. | Pad array semiconductor device |
US5436203A (en) * | 1994-07-05 | 1995-07-25 | Motorola, Inc. | Shielded liquid encapsulated semiconductor device and method for making the same |
JP2570628B2 (ja) * | 1994-09-21 | 1997-01-08 | 日本電気株式会社 | 半導体パッケージおよびその製造方法 |
JP3123638B2 (ja) * | 1995-09-25 | 2001-01-15 | 株式会社三井ハイテック | 半導体装置 |
JP3679199B2 (ja) * | 1996-07-30 | 2005-08-03 | 日本テキサス・インスツルメンツ株式会社 | 半導体パッケージ装置 |
JPH10209321A (ja) | 1997-01-20 | 1998-08-07 | Hitachi Ltd | 半導体集積回路装置 |
KR100309957B1 (ko) * | 1997-09-08 | 2002-08-21 | 신꼬오덴기 고교 가부시키가이샤 | 반도체장치 |
US6009620A (en) * | 1998-07-15 | 2000-01-04 | International Business Machines Corporation | Method of making a printed circuit board having filled holes |
-
1998
- 1998-12-21 JP JP36271598A patent/JP3554212B2/ja not_active Expired - Fee Related
-
1999
- 1999-11-05 US US09/434,487 patent/US6479901B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11315844B2 (en) | 2018-04-26 | 2022-04-26 | Kyocera Corporation | Electronic device mounting board, electronic package, and electronic module |
US10879184B2 (en) | 2018-08-30 | 2020-12-29 | Kyocera Corporation | Electronic device mounting board, electronic package, and electronic module |
Also Published As
Publication number | Publication date |
---|---|
US6479901B1 (en) | 2002-11-12 |
JP3554212B2 (ja) | 2004-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6046495A (en) | Semiconductor device having a tab tape and a ground layer | |
JP2568748B2 (ja) | 半導体装置 | |
JP3415509B2 (ja) | 半導体装置 | |
JPH1131717A (ja) | 半導体チップ及びそれを備えた表示装置 | |
JP3554212B2 (ja) | 半導体装置 | |
JP2001215892A (ja) | 表示装置 | |
JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3936681B2 (ja) | 半導体装置 | |
JPH04216652A (ja) | 半導体装置のパッケージ構造 | |
JP2539763B2 (ja) | 半導体装置の実装方法 | |
JP3048707B2 (ja) | 混成集積回路 | |
JP2522182B2 (ja) | 半導体装置 | |
JPS6141246Y2 (ja) | ||
JP2001215893A (ja) | 表示装置 | |
JP3172393B2 (ja) | 混成集積回路装置 | |
JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
JP3248117B2 (ja) | 半導体装置 | |
JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
JP2692478B2 (ja) | リードレス・チップ・キャリア | |
JPS61125054A (ja) | 半導体装置 | |
JPH09232365A (ja) | 半導体装置およびその製造方法 | |
JPH0738049A (ja) | 複合リードフレーム | |
JPH08316403A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
JPH0758160A (ja) | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040506 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |